TW202412347A

TW202412347A - 記憶裝置及記憶裝置之製造方法

Info

Publication number: TW202412347A
Application number: TW112122449A
Authority: TW
Inventors: 北川英二
Original assignee: 日商鎧俠股份有限公司
Priority date: 2022-09-07
Filing date: 2023-06-15
Publication date: 2024-03-16
Also published as: JP2024037540A; CN117677273A; US20240081156A1

Abstract

一實施方式之記憶裝置包含：第1強磁性層；第1強磁性層上之第1絕緣層；第1絕緣層上之第2強磁性層；第1氧化物，其遍佈第1強磁性層之側面上、第1絕緣層之側面上及第2強磁性層之側面上而擴展；第2氧化物，其覆蓋第1強磁性層、第1絕緣層及第2強磁性層，且具備氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物；及第2氧化物上之矽氮化物。

Description

記憶裝置及記憶裝置之製造方法

實施方式總的來說係關於一種記憶裝置及記憶裝置之製造方法。

使用具有動態可變之電阻之元件來記憶資料之記憶裝置為人所周知。記憶裝置需要準確記憶及讀出資料。

一實施方式之記憶裝置包含：第1強磁性層；上述第1強磁性層上之第1絕緣層；上述第1絕緣層上之第2強磁性層；第1氧化物，其遍佈上述第1強磁性層之側面上、上述第1絕緣層之側面上及上述第2強磁性層之側面上而擴展；第2氧化物，其覆蓋上述第1強磁性層、上述第1絕緣層及上述第2強磁性層，且具備氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物；及上述第2氧化物上之矽氮化物。

以下參照圖式對實施方式進行記述。對於某實施方式或不同實施方式中之具有大致相同功能及構成之複數個構成要素，為了相互區別而有時會於參照符號之末尾進而附加數字或文字。某已記述之實施方式之後續實施方式中，主要記述與已記述之實施方式不同之點。關於某實施方式之全部記述只要未明示或自明地排除，則亦適合用作其他實施方式之記述。

圖式係模式性之圖，厚度與平面尺寸之關係、各層之厚度之比率等可能與現實情況不同。又，圖式相互間亦可能包含相互之尺寸關係、比率不同之部分。

本說明書及申請專利範圍中，某第1要素與另一第2要素「連接」，包含第1要素直接或經由始終或者選擇性地成為導電性之要素而與第2要素連接之情況。

以下，實施方式之記述中使用xyz正交座標系統。以下記述中，「下」之記述及其派生語以及關聯語係指z軸上之更小座標之位置，「上」之記述及其派生語以及關聯語係指z軸上之更大座標之位置。 1.第1實施方式 1.1.構造(構成) 1.1.1.整體構成

圖1表示第1實施方式之磁記憶裝置之功能方塊。記憶裝置1係記憶資料之裝置。記憶裝置1使用表現可變電阻之磁性體之積層體來記憶資料。如圖1所示，記憶裝置1包含記憶胞陣列11、輸入輸出電路12、控制電路13、列選擇電路14、行選擇電路15、寫入電路16及讀出電路17。

記憶胞陣列11係排列之複數個記憶胞MC之集合。記憶胞MC可非揮發地記憶資料。複數個字元線WL及複數個位元線BL位於記憶胞陣列11中。各記憶胞MC與1個字元線WL及1個位元線BL連接。字元線WL與列(row)建立關聯。位元線BL與行(column)建立關聯。藉由選擇1行及1列而特定出1個記憶胞MC。

輸入輸出電路12係進行資料及信號之輸入輸出之電路。輸入輸出電路12自記憶裝置1之外部，例如自記憶體控制器接收控制信號CNT、指令CMD、位址資訊ADD及資料DAT。輸入輸出電路12輸出資料DAT。資料DAT於向記憶裝置1寫入資料之情形時係寫入資料。資料DAT於自記憶裝置1讀出資料之情形時係讀出資料。

控制電路13係控制記憶裝置1之動作之電路。控制電路13自輸入輸出電路12接收控制信號CNT及指令CMD。控制電路13根據由控制信號CNT指示之控制及指令CMD來控制寫入電路16及讀出電路17。具體而言，控制電路13於向記憶胞陣列11寫入資料期間，將用於資料寫入之電壓供給至寫入電路16。又，控制電路13於自記憶胞陣列11讀出資料期間，將用於資料讀出之電壓供給至讀出電路17。

列選擇電路14係選擇記憶胞MC之列之電路。列選擇電路14自輸入輸出電路12接收位址資訊ADD，使與由接收到之位址資訊ADD特定出之列建立關聯的1個字元線WL為被選擇狀態。

行選擇電路15係選擇記憶胞MC之行之電路。行選擇電路15自輸入輸出電路12接收位址資訊ADD，使與由接收到之位址資訊ADD特定出之行建立關聯的1個或複數個位元線BL為被選擇狀態。

寫入電路16自輸入輸出電路12接收寫入資料DAT，根據控制電路13之控制及寫入資料DAT來將用於資料寫入之電壓供給至行選擇電路15。

讀出電路17根據控制電路13之控制，使用用於資料讀出之電壓來決定記憶胞MC中保存之資料。將決定之資料作為讀出資料DAT供給至輸入輸出電路12。讀出電路17包含感測放大器。 1.1.2.記憶胞陣列之電路構成

圖2係第1實施方式之記憶胞陣列11之電路圖。如圖2所示，M＋1(M係自然數)個字元線WL(WL＿0、WL＿1、…、WL＿M)、及N＋1(N係自然數)個位元線BL(BL＿0、BL＿1、…、BL＿N)位於記憶胞陣列11中。

各記憶胞MC與1個字元線WL及1個位元線BL連接。各記憶胞MC包含1個MTJ元件MTJ及1個開關元件SE。各記憶胞MC中，MTJ元件MTJ與開關元件SE串聯連接。各記憶胞MC之開關元件SE與1個位元線BL連接。各記憶胞MC之MTJ元件MTJ與1個字元線WL連接。

MTJ元件MTJ係表現穿隧磁阻效應、且包含例如磁穿隧接面(Magnetic Tunnel Junction；MTJ)之元件。MTJ元件MTJ係可於低電阻狀態與高電阻狀態之間切換的可變電阻元件。MTJ元件MTJ可利用2個電阻狀態之不同來記憶1位元之資料。例如，MTJ元件MTJ藉由低電阻狀態來記憶''0''資料，且藉由高電阻狀態來記憶''1''資料。

開關元件SE係進行自身兩端之電性連接或切斷之元件。開關元件SE具有2個端子。開關元件SE於施加至2端子間之電壓未達某第1閾值之情形時，係高電阻狀態、例如電性非導通狀態(斷開狀態)。當施加至2端子間之電壓上升而成為第1閾值以上時，開關元件SE成為低電阻狀態，例如成為電性導通狀態(接通狀態)。當施加至低電阻狀態之開關元件SE之2端子間的電壓降低而成為第2閾值以下時，開關元件SE成為高電阻狀態。開關元件SE於與第1方向相反之第2方向亦具有與此種根據向第1方向施加之電壓之大小來於高電阻狀態與低電阻狀態之間進行切換之功能相同之功能。即，開關元件SE係雙向開關元件。藉由開關元件SE之接通或斷開，可控制向與該開關元件SE連接之MTJ元件MTJ之電流供給之有無、即MTJ元件MTJ之選擇或非選擇。 1.1.3.記憶胞陣列之構造

圖3係第1實施方式之記憶胞陣列11之一部分之立體圖。如圖3所示，設置有複數個導電體21及複數個導電體22。

導電體21沿x軸延伸，且沿y軸排列。各導電體21作為1個字元線WL發揮功能。

導電體22位於導電體21之上方。導電體22沿y軸延伸，且沿x軸排列。各導電體22作為1個位元線BL發揮功能。

於導電體21與導電體22之各交點處設置有1個記憶胞MC。記憶胞MC沿xy面呈矩陣狀排列。各記憶胞MC包含作為開關元件SE發揮功能之構造、及作為MTJ元件MTJ發揮功能之構造。作為開關元件SE發揮功能之構造及作為MTJ元件MTJ發揮功能之構造分別包含1個或複數個層。例如，作為MTJ元件MTJ發揮功能之構造位於作為開關元件SE發揮功能之構造之上表面上。記憶胞MC之下表面與1個導電體21之上表面相接。記憶胞MC之上表面與1個導電體22之下表面相接。 1.1.4.記憶胞

圖4表示第1實施方式之記憶胞之構造例之剖面。

記憶胞MC如參照圖3於上文所述般，包含MTJ元件MTJ及開關元件SE，進而包含罩蓋層39、氧化物41、氧化物42、導電體44及矽氮化物46。

開關元件SE包含可變電阻材料32。可變電阻材料32係表現動態可變之電阻之材料，例如具有層狀。可變電阻材料32係2端子間開關元件，2端子中之第1端子係可變電阻材料32之上表面及下表面中之一者，2端子中之第2端子係可變電阻材料32之上表面及下表面中之另一者。於施加至2端子間之電壓未達某第1閾值之情形時，可變電阻材料係高電阻狀態、例如電性非導通狀態。當施加至2端子間之電壓上升而成為第1閾值以上時，可變電阻材料成為低電阻狀態、例如電性導通狀態。當施加至低電阻狀態之可變電阻材料32之2端子間的電壓降低而成為第2閾值以下時，可變電阻材料成為高電阻狀態。

可變電阻材料32包含絕緣體、及藉由離子注入而導入至絕緣體之摻雜劑。絕緣體包含例如氧化物，含有SiO ₂或實質上由SiO ₂形成之材料。摻雜劑包含例如砷(As)及鍺(Ge)。本說明書及申請專利範圍中，「實質上由……形成(或由……構成)」之記載及同種記載，意指允許「實質上」由某材料形成之構成要素含有意料外之雜質。

開關元件SE可進而包含下部電極31及上部電極33。圖4表示此種例。可變電阻材料32位於下部電極31之上表面上，上部電極33位於可變電阻材料32之上表面上。下部電極31及上部電極33包含氮化鈦(TiN)，或實質上由氮化鈦形成。

MTJ元件MTJ包含強磁性層35、絕緣層36及強磁性層37。

強磁性層35係表現強磁性之材料之層。強磁性層35位於開關元件SE之上表面上。強磁性層35包含例如鈷鐵硼(CoFeB)或硼化鐵(FeB)，含有鈷鐵硼或硼化鐵之層。強磁性層35亦可包含複數層。此種層包含金屬等導電體之層。金屬之例包含鉑(Pt)及釕(Ru)。

強磁性層35具有沿貫通強磁性層35、絕緣層36及強磁性層37之界面之方向的易磁化軸，例如具有相對於界面為45°以上90°以下之角度之易磁化軸，例如具有沿與界面正交之方向之易磁化軸。故意使強磁性層35之磁化方向不會根據自記憶胞MC讀出資料及向記憶胞MC寫入資料而改變。強磁性層35可作為所謂之參照層(RL)發揮功能。以下，有時將強磁性層35稱為參照層35。強磁性層35具有例如圓錐台形狀。

絕緣層36係絕緣體之層。絕緣層36位於強磁性層35之上表面上。絕緣層36包含例如氧化鎂(MgO)，或實質上由氧化鎂形成，作為所謂之隧道勢壘(TB)發揮功能。以下，有時將絕緣層36稱為隧道勢壘層。絕緣層36具有例如圓錐台形狀。

強磁性層37係表現強磁性之材料之層。強磁性層37包含例如鈷鐵硼(CoFeB)或硼化鐵(FeB)，或實質上由鈷鐵硼或硼化鐵形成。強磁性層37具有沿貫通強磁性層35、絕緣層36及強磁性層37之界面之方向的易磁化軸，例如具有相對於界面為45°以上90°以下之角度之易磁化軸，例如具有沿與界面正交之方向之易磁化軸。強磁性層37之磁化方向可根據向記憶胞MC寫入資料而改變，強磁性層37可作為所謂之記憶層(SL)發揮功能。以下，有時將強磁性層37稱為記憶層37。強磁性層37具有例如圓錐台形狀。

當記憶層37之磁化方向與參照層35之磁化方向平行時，MTJ元件MTJ具有某較低之電阻。當記憶層37之磁化方向與參照層35之磁化方向反平行時，MTJ元件MTJ具有較記憶層37之磁化方向與參照層35之磁化方向平行之情形時的電阻高之電阻。

當自記憶層37向參照層35流動某大小之寫入電流Iwp時，記憶層37之磁化方向與參照層35之磁化方向平行。當自參照層35向記憶層37流動某大小之寫入電流Iwap時，記憶層37之磁化方向與參照層35之磁化方向反平行。

氧化物41位於參照層35之側面、隧道勢壘層36之側面及記憶層37之側面上。氧化物41遍佈參照層35之側面、隧道勢壘層36之側面及記憶層37之側面上而擴展。氧化物41至少覆蓋隧道勢壘層36之側面，且覆蓋MTJ元件MTJ之側面中包含隧道勢壘層36與參照層35之界面的部分、及包含隧道勢壘層36與記憶層37之界面的部分。氧化物41覆蓋例如參照層35之整個側面、隧道勢壘層36之整個側面、及記憶層37之整個側面。

氧化物41包含參照層35中所含之元素之氧化物、及(或)記憶層37中所含之元素之氧化物，或實質上由參照層35中所含之元素之氧化物、及(或)記憶層37中所含之元素之氧化物形成。氧化物41可進而包含上部電極33中所含之元素之氧化物。

罩蓋層39位於記憶層37之上表面及氧化物41之上表面上。罩蓋層39覆蓋例如記憶層37及氧化物41之上表面。罩蓋層39包含含有過渡金屬之層及(或)氧化物之層。過渡金屬之例包含釕(Ru)、鉬(Mo)及銠(Rh)。氧化物之例包含氧化鎂、氧化鋁及氧化釓。

導電體44位於罩蓋層39之上表面上。導電體44覆蓋例如罩蓋層39之上表面。導電體44包含氮化鈦，或實質上由氮化鈦形成。

氧化物42位於氧化物41之側面(與MTJ元件為相反側之表面)上。氧化物42至少遍佈氧化物41之側面中自隧道勢壘層36與參照層35之界面的高度位置至隧道勢壘層36與記憶層37之界面的高度位置而延伸。氧化物42遍佈氧化物41之側面中自記憶層37之上表面的高度位置至參照層35之下表面的高度位置而延伸。氧化物42覆蓋例如氧化物41之整個側面。氧化物42亦可進而覆蓋罩蓋層39及導電體44之側面。

氧化物42包含以下氧化物，或實質上由以下氧化物形成。作為氧化物42之被氧化之元素，使用容易被氧化之如下元素，該元素由於氧化物穩定而不易被氮化，及(或)即便於氮化之狀態下亦能維持絕緣性。進而，作為氧化物42而使用如下氧化物，該氧化物相對於下述第1IBE(Ion Beam Etching，離子束蝕刻)中之離子束而具有較慢之刻蝕速率，即相對於第1IBE具有較高之耐受性，不易被第1IBE刻蝕。氧化物之例包含鹼土類金屬(鈣(Ca)、鍶(Sr)、鋇(Ba)及鐳(Ra))之氧化物、氧化鎂及氧化鋁。由於鹼土類金屬、鎂及鋁容易被氧化，且鹼土類金屬氧化物、氧化鎂、氧化鋁穩定，因此鹼土類金屬、鎂及鋁不易被氮化。進而，鹼土類金屬氧化物、氧化鎂及氧化鋁即便氧化物之一部分被氮化，亦會維持絕緣性。具體而言，氧化物42包含鹼土類金屬氧化物、即氧化鈣、氧化鍶、氧化鋇及(或)氧化鐳、氧化鎂以及(或者)氧化鋁，或實質上由氧化鈣、氧化鍶、氧化鋇、氧化鐳、氧化鎂及(或)氧化鋁形成。氧化物42亦可包含氧化矽，或實質上由氧化矽形成。

氧化物42具有1 nm以下之厚度。下文將對氧化物42之厚度進行詳述。

矽氮化物46位於氧化物42之側面(與MTJ元件為相反側之表面)上。矽氮化物46覆蓋例如氧化物42之側面。 1.2.製造方法

圖5至圖9依序表示第1實施方式之記憶裝置之製造工序之間之狀態。圖5至圖8表示與圖4所示之區域相同之區域。圖9表示圖4之一部分及其附近區域，具體而言，表示圖4所示之記憶胞MC及其鄰近之記憶胞MC之一部分。

如圖5所示，導電體31A、可變電阻材料32A、導電體33A、強磁性體35A、絕緣體36A、強磁性體37A、導電體39A及導電體44A依序沈積。導電體31A、可變電阻材料32A、導電體33A、強磁性體35A、絕緣體36A、強磁性體37A、導電體39A及導電體44A分別係藉由以後之工序而成形為下部電極31、可變電阻材料32、上部電極33、強磁性層35、絕緣層36、強磁性層37及罩蓋層39之要素。導電體44A係藉由以後之工序而成為導電體44之要素。沈積方法之例包含化學氣相生長(Chemical Vapor Deposition；CVD)及濺鍍。

導電體44A殘存於供形成記憶胞MC之預定區域之正上方，且於其他區域具有開口44A1。

如圖6所示，將藉由至此為止之工序而獲得之構造利用IBE而局部去除。圖6之IBE有時被稱為第1IBE。使用導電體44A作為遮罩來進行第1IBE。離子束於開口44A1中前進，對開口44A1中之要素進行刻蝕。藉由第1IBE而將導電體39A、強磁性體37A、絕緣體36A及強磁性體35A分別成形為罩蓋層39、強磁性層37、絕緣層36及強磁性層35。藉由第1IBE，導電體44A之上表面降低並且局部被刻蝕而成為導電體44。又，導電體33A之上表面中開口44A1中之部分露出。導電體33A之上表面中露出之部分藉由第1IBE被刻蝕，被刻蝕之部分之表面位置降低。

IBE可使離子束碰撞到之物體之狀態發生變化。因此，執行第1IBE之結果為，強磁性層37、絕緣層36及強磁性層35之側面之狀態會發生變化。即，IBE於離子束碰撞到之物體引起級聯效應。藉由級聯效應使離子束碰撞到之物體之表面的原子向周圍移動。因此，於強磁性層37、絕緣層36及強磁性層35之側面，形成強磁性層37、絕緣層36及強磁性層35各自中所含之原子混在一起之混合區域51。強磁性體35A、絕緣體36A及強磁性體37A包含參照圖4於上文所述之原子，且所含之原子之若干種為金屬。由此，混合區域51具有導電性。

又，自IBE之離子束碰撞到之物體被去除之原子沈積於周圍的物體上而形成再沈積層52。此類原子包含被自導電體44A、導電體39A、強磁性體37A、絕緣體36A、強磁性體35A及導電體33A刻蝕之原子。再沈積層52遍佈強磁性層37之側面上、絕緣層36之側面上及強磁性層35之側面上而擴展，具體而言遍佈混合區域51之表面上而擴展。強磁性體35A、強磁性體37A、導電體39A及導電體44A包含參照圖4於上文所述之原子，且所含之原子之若干種為金屬。由此，再沈積層52具有導電性。

如圖7所示，混合區域51及再沈積層52被氧化而成為氧化物41。氧化係混合區域51及再沈積層52被氧化之強度即可，無需將除混合區域51及再沈積層52以外之部分、例如強磁性層37及(或)強磁性層35之一部分等氧化。又，混合區域51及再沈積層52極薄。因此，氧化係以非常弱之強度進行。例如，氧化可不經過用於氧化之特殊及(或)專用工序來進行。具體而言，氧化之方法包含使用進行第1IBE之IBE裝置之腔室內之氧的氧化(原位自然氧化)、及於第1IBE後藉由暴露於大氣而進行之大氣氧化。大氣氧化較原位自然氧化強。原位自然氧化係藉由在自開始圖6所示之工序至開始下述圖8所示之工序為止之期間，將製造中之記憶胞MC維持於用以進行圖6及圖8所示之工序的裝置內並直接向裝置內流動氧氣而形成。因此，自開始圖6所示之工序至開始下述圖8所示之工序為止之期間，製造中之記憶胞MC未暴露於大氣中。

如圖8所示，於藉由至此為止之工序而獲得之構造整體沈積氧化物42A。氧化物42A係藉由以後之工序而成形為氧化物42之要素。氧化物42A覆蓋氧化物41及罩蓋層39之側面，且覆蓋導電體44之上表面及側面。又，氧化物42A覆蓋導電體33A之上表面中未被強磁性層35及氧化物41覆蓋之部分。氧化物42A具有與氧化物42之厚度相同之厚度。

如圖9所示，藉由IBE將氧化物42A局部去除。圖9之IBE有時被稱為第2IBE。藉由第2IBE而自氧化物42A形成氧化物42。即，第2IBE將各記憶胞MC之導電體44之上表面上之部分去除。又，第2IBE使氧化物42A中各記憶胞MC之側面上之部分之一部分變薄。

第2IBE之條件、特別是能量與氧化物42(氧化物42A)之厚度相互關聯。第2IBE之條件至少係第2IBE之結果為氧化物42殘存下來之條件。認為因氧化物42A非常薄而引起離子束之一部分通過氧化物42A並到達氧化物41。因此，藉由第2IBE而將氧化物41局部刻蝕，從而氧化物41變薄。進行第2IBE之目的之一係如此使氧化物41變薄。因此，第2IBE之能量下限根據氧化物42A之厚度而具有離子束可通過氧化物42A並將氧化物41局部去除之大小。另一方面，若離子束之能量過高，則離子束亦可能通過氧化物41。通過氧化物41之離子束到達強磁性層37、絕緣層36及(或)強磁性層35而可能破壞強磁性層37、絕緣層36及(或)強磁性層35之結晶構造。該情況將會使MTJ元件MTJ之磁特性劣化。由此，第2IBE之能量上限具有第2IBE之離子束不會將強磁性層37、絕緣層36及強磁性層35之結晶構造破壞至低於MTJ元件MTJ所要求之磁特性的程度之大小。

又，第2IBE使用相對於與強磁性層37、絕緣層36及強磁性層35之界面垂直之軸以10°左右的角度前進之離子束。

第2IBE係使用此種能量條件及角度來進行，進而，氧化物42A相對於第2IBE具有較高之耐受性、即較高之硬度。由此，氧化物42A中導電體33A之上表面上之部分、即相鄰之記憶胞MC之間之部分亦不會被第2IBE完全刻蝕而殘存下來。

使用圖9記述之第2IBE之後，如圖4所示，於氧化物42之表面(與MTJ元件MTJ為相反側之表面)上形成矽氮化物46。接下來，藉由蝕刻將氧化物42A去除，並且將導電體33A、可變電阻材料32A及導電體31A分別成形為上部電極33、可變電阻材料32及下部電極31。蝕刻之例包含RIE(Reactive Ion Etching，反應性離子蝕刻)及IBE。如此完成圖4所示之構造。

圖10表示第1實施方式之記憶裝置之一部分製造工序之間之狀態。圖10放大表示圖6、圖7、圖8、圖9及圖4所示之狀態之一部分。

如參照圖6於上文所述及圖10之部分(a)所示，藉由第1IBE而形成混合區域51及再沈積層52。製造工序中之圖10之部分(a)所示之階段(圖6所示之階段)中，混合區域51及再沈積層52具有導電性。圖10中，藉由混合區域51及再沈積層52中之箭頭來表現混合區域51及再沈積層52之導電性。

如參照圖7於上文所述及圖10之部分(b)所示，藉由混合區域51及再沈積層52被氧化而形成氧化物41。作為混合區域51及再沈積層52之部分因氧化而失去導電性。

如參照圖8於上文所述及圖10之部分(c)所示，於氧化物41之表面上形成氧化物42A。

如參照圖9於上文所述及圖10之部分(d)所示，藉由第2IBE而將氧化物42A局部去除，形成氧化物42。第2IBE之離子束之一部分經由氧化物42A而到達氧化物41，將氧化物41局部去除。其結果，如圖10之部分(d)所示，氧化物41之厚度自進行第2IBE之前之厚度減少。

如參照圖4於上文所述及圖10之部分(e)所示，形成矽氮化物46。 1.3.氧化物42之厚度

氧化物42如以下所記述，具有1 nm以下之厚度。厚度例如係氧化物42之面向氧化物41之面與氧化物42之面向矽氮化物46之面之間的距離。氧化物42之厚度例如係氧化物42之各種位置上之厚度中之最大厚度。

圖11表示第1實施方式之氧化物42之厚度與分路不良率之關係。分路不良係指因隧道勢壘層36之側面上之導電性物質而導致參照層35與記憶層37導通之不良。分路不良率係指某數量之MTJ元件中根據某條件而判斷為產生了分路不良之MTJ元件之比率。條件例如係基於MTJ元件之電阻值及(或)磁阻比(MR比)。即，於具有較複數個MTJ元件之電阻值及(或)MR比之常態分佈小某範圍以上之電阻值及(或)MR比的MTJ元件中判斷為產生分路不良。MR比係某MTJ元件之高電阻狀態時之電阻與低電阻狀態時之電阻之比。

圖11於縱軸以任意單位表示分路不良率。圖11表示氧化物42之形成方法之2種模式。如製造方法之記述中所述，氧化物42係藉由將位於氧化物42之位置之導電性物質氧化而形成。為了抑制分路不良而考慮將導電性物質較強地氧化。另一方面，若可抑制分路不良，則導電性物質之氧化較弱即可。氧化方法包含進行第1IBE之IBE裝置內之原位自然氧化及於第1IBE後藉由暴露於大氣而進行之大氣氧化。

圖11表示氧化物42為氧化鋁之例。

根據圖11可知，於任一模式中，若氧化物42之厚度為1 nm以下，則與超過1 nm之情形相比分路不良率均顯著降低。尤其，於使用原位自然氧化之情形時，1 nm時之分路不良率之降低較為顯著。如參照圖7於上文所述，氧化物42之氧化為較弱之氧化即可。若氧化物42之厚度為1 nm以下，則即便為原位自然氧化般非常弱之氧化，亦可達成與大氣氧化相同程度之較低之分路不良率。由此，氧化物42具有1 nm以下之厚度。 1.4.優點(效果)

根據第1實施方式，如以下所記述般，可提供一種MTJ元件，該MTJ元件可抑制分路不良之產生，並且具有經抑制之電阻。

一般而言，藉由用以將供加工成MTJ元件之材料成形為個別之複數個MTJ元件之IBE(例如上述第1IBE)，不可避免地會形成混合區域51及再沈積層52般之混合區域及再沈積層。混合區域及再沈積層包含導電性原子，因此藉由氧化而成為絕緣體。該些導電性原子可能包含不易氧化之原子。為了將不易氧化之原子氧化，參考用之記憶裝置之製造方法係將混合區域及再沈積層較強地氧化。該較強之氧化可能會導致混合區域及再沈積層以外之部分亦被氧化。圖12表示參考用之記憶裝置之一部分製造工序之間之狀態。

圖12表示參考用之記憶裝置之MTJ元件MTJr，且表示與第1實施方式之圖10相同之區域。MTJ元件MTJr包含參照層35r、隧道勢壘層36r及記憶層37r。圖12之部分(a)與第1實施方式之圖10之部分(a)相同，表示形成有混合區域51r及再沈積層52r。

如圖12之部分(b)所示，與第1實施方式之圖7之工序相同，將混合區域51r及再沈積層52r氧化。與第1實施方式之圖7之工序不同，較強地進行氧化。藉由較強之氧化，不僅混合區域51r及再沈積層52r轉換為氧化物41r，而且參照層35r中面向隧道勢壘層36r之部分及記憶層37r中面向隧道勢壘層36r之部分亦不可避免地被氧化。其結果，於參照層35r中面向隧道勢壘層36r之部分形成氧化區域351，於記憶層37r中面向隧道勢壘層36r之部分形成氧化區域371。氧化區域351及371各自具有較該些區域未被氧化之狀態下之電阻高的電阻。因此，若欲使用寫入電路16對MTJ元件MTJr供給寫入電流，則無法供給MTJ元件MTJr所需之寫入電流Iwp及Iwap。因此，若為了抑制分路不良而將製造中途之MTJ元件MTJr較強地氧化，則於MTJ元件MTJr中不會流動充分大小之寫入電流Iwp及Iwap，而可能產生對MTJ元件MTJr之資料寫入不良。或，若為了對高電阻之MTJ元件MTJr供給充分大小之寫入電流Iwp及Iwap而使用可施加較高電壓之寫入電路，則存在破壞隧道勢壘層36之情形。由此，亦無法對MTJ元件MTJr施加更高電壓。如此，分路不良率與資料寫入不良具有取捨關係。

如圖12之部分(c)所示，於氧化物41r上沈積矽氮化物46r。矽氮化物46r中之氮向氧化物41r擴散。氮可於氧化物41r中置換氧原子。因此，氧化物41r中之某金屬、例如鐵雖於氧化之狀態下為絕緣性，但於氮化之狀態下具有導電性。與此種金屬鍵結之氧原子被置換為自矽氮化物46r擴散而來之氮原子之結果為，氧化物41r可變為導電體61。導電體61可提高MTJ元件MTJr之分路不良率。

根據第1實施方式，氧化物41位於MTJ元件MTJ之側面上，於氧化物41上設置有1 nm以下之厚度之氧化物42，且於氧化物42上設置有矽氮化物46。氧化物42係易於被氧化之元素之氧化物，由於氧化之狀態穩定，故而不易被氮化，即便被氮化亦具有絕緣性。由此，氧化物42難以因自接觸之矽氮化物46擴散而來之氮而變為氮化物。因此，可抑制氧化物42成為氮化物而絕緣性降低從而提高分路不良率之情況。又，氧化物42之被氧化之元素即便於被氮化之狀態下亦具有較高絕緣性，因此即便氧化物42之一部分被氮化，氧化物42亦可保持較高絕緣性而抑制分路不良。

又，氧化物41與矽氮化物46藉由氧化物42而不接觸。藉此，自矽氮化物46擴散而來之氮原子難以到達氧化物41。由此，可抑制氧化物41中之金屬氧化物變為金屬氮化物而降低氧化物41之絕緣性之情況。此可抑制分路不良。

又，氧化物42具有1 nm以下之厚度。因此，離子束容易通過氧化物42。此使得可將位於較氧化物42更靠內側之氧化物41藉由通過氧化物42之離子束而局部去除。即，可將氧化物41局部去除，藉此減少對由氧化物41所致之分路不良之產生的幫助。實際上，如圖12所示及上文所述，當氧化物42為1 nm以下時，分路不良率顯著降低。

由於對由氧化物41所致之分路不良之產生的幫助較小，因此即便氧化物41之氧化程度較低，亦難以產生分路不良。因此，即便混合區域51及再沈積層52之氧化弱於參考用之MTJ元件MTJr之混合區域51r及再沈積層52r之氧化，MTJ元件MTJ之分路不良亦較MTJ元件MTJr之分路不良更難以產生。由此，利用圖7所示之工序之混合區域51及再沈積層52之氧化可較弱地進行。此會抑制參照層35中面向隧道勢壘層36之部分如氧化區域351般被氧化，或記憶層37中面向隧道勢壘層36之部分如氧化區域371般被氧化。由此，可對MTJ元件MTJ供給與MTJ元件MTJr不同之充分大小之寫入電流Iwp及Iwap。由此，對MTJ元件MTJ之寫入不良較對MTJ元件MTJr之寫入不良更難以產生。

圖13表示參考用之MTJ元件中之氧原子之分佈。圖14表示第1實施方式之MTJ元件中之氧原子之分佈。如參照圖12於上文所述及圖13所示，MTJ元件MTJr之側面之區域ASr之氧濃度較低，另一方面，如圖14所示，MTJ元件MTJ之側面之區域AS之氧濃度高於區域ASr之氧濃度。至少部分基於此，MTJ元件MTJ之分路不良率根據發明人等之實驗而為MTJ元件MTJr之分路不良率之18.7%。又，如參照圖12於上文所述及圖13所示，包含隧道勢壘層36r及其上下區域之區域AMr之氧濃度較高，另一方面，如圖14所示，MTJ元件MTJ之包含隧道勢壘層36及其上下區域之區域AM之氧濃度低於區域AMr之氧濃度。

藉由此種氧濃度之分佈，MTJ元件MTJ之區域AT之氧濃度分佈及MTJ元件MTJr之區域ATr之氧濃度分佈如下。

區域AT包含隧道勢壘層36、及MTJ元件MTJ中隧道勢壘層36側邊之區域。隧道勢壘層36側邊之區域係與隧道勢壘層36沿x軸排列之部分(氧化物41及氧化物42之一部分)。

區域ATr包含隧道勢壘層36r、及MTJ元件MTJr中隧道勢壘層36r側邊之區域。隧道勢壘層36r側邊之區域係與隧道勢壘層36r沿x軸排列之部分(氧化物41r)。

如圖13所示，MTJ元件MTJr之區域ATr中，隧道勢壘層36r之部分之氧濃度較高，側邊區域之氧濃度低於隧道勢壘層36r之部分之氧濃度。另一方面，MTJ元件MTJ之區域AT中，隧道勢壘層36之部分之氧濃度較低，側邊區域之氧濃度高於隧道勢壘層36之部分之氧濃度。尤其，區域AT中，側邊區域之氧濃度高於隧道勢壘層36之中央之氧濃度。

又，至少部分基於MTJ元件MTJ之區域AM中之氧濃度較低之情況，如圖15所示，MTJ元件MTJ之最小電阻較低。圖15表示第1實施方式之氧化物42之厚度與MTJ元件MTJ之最小電阻之關係。最小電阻係例如某數量之MTJ元件所表現之最小電阻值之平均值。圖15於縱軸以任意單位表示最小電阻。圖15表示氧化物42為氧化鋁之例。

如圖15所示，最小電阻較低。又，根據圖15得知，較之大氣氧化，原位自然氧化之情況之最小電阻更低，若混合區域51及再沈積層52之氧化較弱，則MTJ元件MTJ之最小電阻較低。根據發明人等之實驗，MTJ元件MTJ之最小電阻為MTJ元件MTJr之最小電阻之44.7%。

如至此為止所記述，根據第1實施方式，可兼顧分路不良之抑制與電阻上升之抑制。 1.5.變化例 1.5.1第1變化例

圖16表示第1實施方式之第1變化例之記憶裝置之功能方塊。如圖16所示，第1變化例之記憶裝置1b包含記憶胞陣列11b。複數個位元線￣BL進而位於記憶胞陣列11b中。1個位元線BL與1個位元線￣BL構成位元線對。各記憶胞MCb連接於1個位元線BL與1個位元線￣BL之間，且與1個字元線WL連接。

圖17表示第1實施方式之第1變化例之記憶胞之電路構成。如圖17所示，各記憶胞MCb包含MTJ元件MTJ與電晶體TR。電晶體TR例如係n型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)。MTJ元件MTJ於第1端與電晶體TR之源極及汲極中之一者連接。MTJ元件MTJ之第2端與1個位元線￣BL連接。電晶體TR之源極及汲極中之另一者與位元線BL連接。電晶體TR之控制端子(閘極電極)與1個字元線WL連接。

圖18表示第1實施方式之第1變化例之記憶胞之構造例之剖面。如圖18所示，於未圖示之半導體基板之上方設置有層間絕緣體64。於層間絕緣體64中設置有導電體65。各導電體65於其下端與形成於基板表面之電晶體TR(未圖示)之1對源極/汲極區域中之一者連接。各電晶體TR之1對源極/汲極區域中之另一者與作為位元線BL發揮功能之導電體連接。

氧化物42A位於層間絕緣體64之上表面上。氧化物42A係於參照圖9於上文所述之工序之間形成之氧化物42A。即，與參照圖8於上文所述者相同，於製造中途之記憶胞MCb各自之導電體44之側面上、各自之罩蓋層39之側面上及各自之氧化物41之表面上形成有氧化物42A。於該工序之階段，氧化物42A部分地位於層間絕緣體64之上表面上。而且，當藉由與參照圖9於上文所述者相同之工序將氧化物42A局部去除時，氧化物42A中之層間絕緣體64之上表面上之部分殘存。其後不會對較MTJ元件MTJ更靠下方之構造進行蝕刻。因此，氧化物42A殘存於層間絕緣體64之上表面上。

1個記憶胞MCb位於各導電體65之上表面上。記憶胞MCb包含自第1實施方式之基本形態之記憶胞MC中所含的構成要素之組去除開關元件SE後之構成要素之組。但，各氮化矽46b遍佈於相鄰之記憶胞MCb各自之氧化物42之表面上。進而，各氮化矽46b亦覆蓋氧化物42A。 1.5.2.第2變化例

作為開關元件SE發揮功能之構造亦可位於作為MTJ元件MTJ發揮功能之構造之上表面上。圖19表示此種例，且表示第1實施方式之第2變化例之記憶胞之構造例之剖面。

如圖19所示，第2變化例之各記憶胞MCc於其下側部分包含MTJ元件MTJ，於其上側部分包含開關元件SE。MTJ元件MTJ位於導電體21之上表面上。開關元件SE位於記憶層37之上表面上。開關元件SE包含可變電阻材料32c，進而可包含下部電極31c及上部電極33c。開關元件SE具有圓錐台形狀。導電體44位於開關元件SE之上表面上。氧化物42c亦位於開關元件SE之側面上，例如覆蓋開關元件SE之側面。

與第1變化例相同，氧化物42A位於導電體21之上表面上。該氧化物42A係於參照圖9與上文所述之工序之間形成的氧化物42A。即，與參照圖8於上文所述者相同，於製造中途之記憶胞MCc各自之導電體44之側面上、各自之開關元件SE之側面上及各自之氧化物41之表面上形成有氧化物42A。於該工序之階段，氧化物42A部分地位於導電體21之上表面上。而且，當藉由與參照圖9於上文所述者相同之工序將氧化物42A局部去除時，氧化物42A中之導電體21之上表面上之部分殘存。其後不會對較MTJ元件MTJ更靠下方之構造進行蝕刻。因此，氧化物42A殘存於導電體21之上表面上。

如圖20所示，各記憶胞MCc亦可包含電極55。電極55位於記憶層37之上表面及氧化物41之上表面上。電極55覆蓋例如記憶層37及氧化物41之上表面。電極55例如包含氮化鈦，或由氮化鈦形成。下部電極31c位於電極55之上表面上。

雖然已經描述了某些實施例，但該些實施例僅以示例之方式呈現，並且不旨在限制本發明之範圍。事實上，本文描述之新穎實施例可以各種其他形式來體現，此外，在不脫離本發明之精神之情況下，可以對本文描述之實施例之形式進行各種省略、替換及改變。隨附之申請專利範圍及其等同物旨在覆蓋落入本發明之範圍及精神內之此類形式或修改。

1:記憶裝置 1b:記憶裝置 11:記憶胞陣列 11b:記憶胞陣列 12:輸入輸出電路 13:控制電路 14:列選擇電路 15:行選擇電路 16:寫入電路 17:讀出電路 21:導電體 22:導電體 31:下部電極 31A:導電體 31c:下部電極 32:可變電阻材料 32A:可變電阻材料 32c:可變電阻材料 33:上部電極 33A:導電體 33c:下部電極 35:強磁性層 35A:強磁性體 35r:參照層 36:絕緣層 36A:絕緣體 36r:隧道勢壘層 37:強磁性層(記憶層) 37A:強磁性體 37r:記憶層 39:罩蓋層 39A:導電體 41:氧化物 41r:氧化物 42:氧化物 42A:氧化物 42c:氧化物 44:導電體 44A:導電體 44A1:開口 46:矽氮化物 46b:氮化矽 46r:矽氮化物 51:混合區域 51r:混合區域 52:再沈積層 52r:再沈積層 61:導電體 64:層間絕緣體 65:導電體 ADD:位址資訊 AM:區域 AMr:區域 AS:區域 ASr:區域 AT:區域 ATr:區域 BL:位元線 BL＿0:位元線 BL＿1:位元線 BL＿N:位元線 CMD:指令 CNT:控制信號 DAT:資料 MC:記憶胞 MCb:記憶胞 MCc:記憶胞 MTJ:MTJ元件 MTJr:MTJ元件 RL:參照層 SE:開關元件 SL:記憶層 TB:隧道勢壘 WL:字元線 WL＿0:字元線 WL＿1:字元線 WL＿M:字元線 x:軸 y:軸 z:軸

圖1表示第1實施方式之記憶裝置之功能方塊。圖2係第1實施方式之記憶胞陣列之電路圖。圖3係第1實施方式之記憶胞陣列之一部分之立體圖。圖4表示第1實施方式之記憶胞之構造例之剖面。圖5～圖9分別表示第1實施方式之記憶裝置之製造工序之間之狀態。圖10(a)～(e)放大表示第1實施方式之記憶裝置之製造工序之間之狀態。圖11表示第1實施方式之氧化物之厚度與分路不良率之關係。圖12(a)～(c)表示參考用之記憶裝置之一部分製造工序之間之狀態。圖13表示參考用之MTJ元件中之氧原子之分佈。圖14表示第1實施方式之MTJ元件中之氧原子之分佈。圖15表示第1實施方式之氧化物之厚度與MTJ元件之最小電阻之關係。圖16表示第1實施方式之第1變化例之記憶裝置之功能方塊。圖17表示第1實施方式之第1變化例之記憶胞之電路構成。圖18表示第1實施方式之第1變化例之記憶胞之構造例之剖面。圖19表示第1實施方式之第2變化例之記憶胞之構造例之剖面。圖20表示第1實施方式之第2變化例之記憶胞之構造例之剖面。

31:下部電極

32:可變電阻材料

33:上部電極

35:強磁性層

36:絕緣層

37:強磁性層(記憶層)

39:罩蓋層

41:氧化物

42:氧化物

44:導電體

46:矽氮化物

MC:記憶胞

MTJ:MTJ元件

RL:參照層

SE:開關元件

SL:記憶層

TB:隧道勢壘

x:軸

y:軸

z:軸

Claims

一種記憶裝置，其具備：第1強磁性層；第2強磁性層；第1絕緣層，其設置於上述第1強磁性層與上述第2強磁性層之間；第1氧化物，其覆蓋上述第1強磁性層之側面、上述第1絕緣層之側面及上述第2強磁性層之側面；第2氧化物，其覆蓋上述第1氧化物，且包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物；及矽氮化物，其覆蓋上述第2氧化物之側面。
如請求項1之裝置，其中上述第2氧化物具有1 nm以下之厚度。
如請求項1之裝置，其中上述第1氧化物包含上述第1強磁性層、上述第1絕緣層及上述第2強磁性層之至少一者中所含之至少一種原子之氧化物。
如請求項1之裝置，其中上述第2氧化物位於上述第1氧化物之與面向上述第1強磁性層、上述第1絕緣層及上述第2強磁性層之面對向之面上。
如請求項1之裝置，其進而具備：導電體，其沿第1方向設置於相對於上述第1強磁性層而言與上述第1絕緣層為相反側；絕緣體，其與上述導電體沿與上述第1方向相交之第2方向排列；及第3氧化物，其設置於上述絕緣體上，包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物。
如請求項1之裝置，其進而具備：導電體，其沿第1方向設置於相對於上述第1強磁性層而言與上述第1絕緣層為相反側；及第3氧化物，其設置於上述導電體上，包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物。
一種記憶裝置，其具備：第1強磁性層；第2強磁性層；第1絕緣層，其設置於上述第1強磁性層與上述第2強磁性層之間；第1氧化物，其覆蓋上述第1強磁性層之側面、上述第1絕緣層之側面及上述第2強磁性層之側面；第2氧化物，其覆蓋上述第1氧化物上，且包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物；及矽氮化物，其覆蓋上述第2氧化物之側面；上述第1絕緣層之面向上述第2氧化物之部分之氧濃度，高於上述第1絕緣層之中央部分之氧濃度。
如請求項7之裝置，其中上述第1氧化物包含上述第1強磁性層、上述第1絕緣層及上述第2強磁性層之至少一者中所含之至少一種原子之氧化物。
如請求項7之裝置，其中上述第2氧化物位於上述第1氧化物之與面向上述第1強磁性層、上述第1絕緣層及上述第2強磁性層之面對向之面上。
如請求項7之裝置，其進而具備：導電體，其沿第1方向設置於相對於上述第1強磁性層而言與上述第1絕緣層為相反側；絕緣體，其與上述導電體沿與上述第1方向相交之第2方向排列；及第3氧化物，其設置於上述絕緣體上，包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物。
如請求項7之裝置，其進而具備：導電體，其沿第1方向設置於相對於上述第1強磁性層而言與上述第1絕緣層為相反側；及第3氧化物，其設置於上述導電體上，包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物。
一種記憶裝置之製造方法，其包括如下步驟：使用第1離子束對第1積層體進行第1蝕刻而形成第2積層體；將上述第2積層體之包含側面之第1區域氧化；於上述第2積層體之側面上，形成包含氧化鎂、氧化鋁、氧化矽或鹼土類金屬氧化物之第2氧化物；及使用第2離子束對上述第2氧化物進行第2蝕刻。
如請求項12之方法，其中上述第2蝕刻係將上述第1區域局部去除。
如請求項12之方法，其進而包括如下步驟：於上述第2蝕刻之後，於上述第2氧化物上形成矽氮化物。
如請求項12之方法，其中自開始上述第1蝕刻起至開始形成上述第2氧化物為止將上述第2積層體維持於處理裝置內，上述第2積層體於沈積上述第2氧化物之前在上述處理裝置內藉由使用氧之自然氧化而氧化。
如請求項12之方法，其中上述第2積層體包含第1強磁性層、上述第1強磁性層上之第1絕緣層、及上述第1絕緣層上之第2強磁性層。
如請求項16之方法，其中上述第1區域包含上述第1強磁性層、上述第1絕緣層及上述第2強磁性層之至少一者中所含之至少一種原子。