TW202409364A - 用於在複數個基材上形成磊晶堆疊之方法及基材處理設備 - Google Patents

用於在複數個基材上形成磊晶堆疊之方法及基材處理設備 Download PDF

Info

Publication number
TW202409364A
TW202409364A TW112125167A TW112125167A TW202409364A TW 202409364 A TW202409364 A TW 202409364A TW 112125167 A TW112125167 A TW 112125167A TW 112125167 A TW112125167 A TW 112125167A TW 202409364 A TW202409364 A TW 202409364A
Authority
TW
Taiwan
Prior art keywords
epitaxial
epitaxial layer
substrates
atomic
forming
Prior art date
Application number
TW112125167A
Other languages
English (en)
Inventor
瑞米 哈莎卡
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202409364A publication Critical patent/TW202409364A/zh

Links

Abstract

提供一種用於在複數個基材上形成磊晶堆疊之方法，包含提供複數個基材至製程室及執行複數個沉積循環。各沉積循環包含第一及第二沉積脈衝。磊晶堆疊包含第一磊晶層，與第二磊晶層交替且重複地堆疊。第一沉積脈衝包含第一反應氣體混合物至製程室之供給，從而形成具有第一晶格參數之第一磊晶層。第二沉積脈衝包含第二反應氣體混合物至製程室之供給，從而形成具有第二晶格參數之第二磊晶層，第一及第二晶格參數係原生晶格參數，且第一原生晶格參數位在1.5%大於至0.9%小於第二原生晶格參數內之範圍內。

Description

用於在複數個基材上形成磊晶堆疊之方法及基材處理設備
本揭露係關於半導體處理之領域。更明確地，其係關於一種在複數個基材上形成一磊晶堆疊之方法。
半導體產業中之裝置尺寸的收縮係持續以便提供更快的處理、改善的裝置性能、增加的密度、以及針對下一世代裝置提供每一基材更高數目的晶片。這些已導致邏輯及記憶體應用（諸如環繞式閘極(GAA)、3D NAND、及3D DRAM）中之三維設計的發展。這些應用依靠形成具有增加的堆疊高度之磊晶層堆疊。然而，就處理及整合而言，此可帶來挑戰。
與增加的磊晶堆疊高度相關聯之一缺點可在於能夠在磊晶堆疊中維持較低應力同時增加其厚度。除非經適當地控制，此可導致堆疊中的應力鬆弛(stress relaxation)。
因此，在所屬技術領域中對於改善厚磊晶堆疊的處理存在需求。此外，對於改善用於下一世代記憶體應用之3D DRAM裝置的製造存在特殊需求。
本揭露之一目標係提供就形成一磊晶層堆疊而言經改善之方法。更明確地，一目標係欲在複數個基材上提供一厚磊晶層堆疊，藉此達成該磊晶堆疊中的一較低應力。欲至少部分地達成此目標，本揭露可提供一種如獨立項中所定義之方法及半導體處理設備。該方法及該半導體處理設備之進一步的實施例係在附屬項中提供。
提供本發明內容來以簡化形式介紹一系列概念。這些概念在下文之本揭露的實例實施例之實施方式中係進一步地詳述。本發明內容不意欲鑑別所主張申請標的之關鍵特徵或基本特徵，亦不意欲用以限制所主張申請標的之範疇。
在一第一態樣中，本揭露係關於一種用於在複數個基材上形成一磊晶堆疊之方法。該方法可包含提供該複數個基材至一製程室。該方法可進一步包含執行複數個沉積循環，從而在該複數個基材上形成該磊晶堆疊。該磊晶堆疊可包含一第一磊晶層，其與一第二磊晶層交替且重複地堆疊。該第二磊晶層可不同於該第一磊晶層。該沉積循環可包含一第一沉積脈衝及一第二沉積脈衝。該第一沉積脈衝可包含一第一反應氣體混合物至該製程室之一供給，從而形成具有一第一晶格參數之該第一磊晶層。該第二沉積脈衝可包含一第二反應氣體混合物至該製程室之一供給，從而形成具有一第二晶格參數之該第二磊晶層。該第二反應氣體混合物可不同於該第一反應氣體混合物。該第一晶格參數可位在1.5%大於至0.9%小於該第二晶格參數的一範圍內。
根據該第一態樣之本發明的方法可允許降低針對該磊晶堆疊中之應力鬆弛的一風險。該方法在形成一厚磊晶堆疊時可係特別有利的，因為降低針對應力鬆弛的風險隨著該磊晶堆疊的厚度增加可變得更為關鍵。減少針對厚磊晶堆疊的應力鬆弛可有利於3D DRAM記憶體裝置的製造。
該第一態樣之實施例的一優點可在於由於降低應力鬆弛的風險，該方法允許在複數個基材上得到一厚磊晶堆疊。此可有利於改善製程產量。經改善的製程產量可進一步貢獻於改善製造產量。
該第一態樣之實施例的一進一步優點可在於該方法允許得到包含複數個第一磊晶層及第二磊晶層之一磊晶堆疊，藉此可在該第一磊晶層與該第二磊晶層之間存在優越的蝕刻選擇性。當該等磊晶層中的一者需要相對於另一者經選擇性地移除時，此可係半導體製造中的一優點。
在一第二態樣中，本揭露係關於一種在複數個基材上形成一磊晶堆疊之方法。該方法可包含提供該複數個基材至一製程室。該方法可進一步包含在該複數個基材上形成該磊晶堆疊。該形成該磊晶堆疊可包含一第一磊晶層之一形成，其與一第二磊晶層之一形成交替且重複地進行。該等第一磊晶層之各者可包含在約0.5原子%至約3原子%之一範圍內的一磷濃度及在約97原子%至約99.5原子%之一範圍內的一矽濃度。該等第二磊晶層之各者可包含約100原子%的一矽濃度。
該第二態樣之實施例的一優點可在於其可允許形成具有減少的應力鬆弛之一磊晶堆疊。進一步地，一優點可在於一厚磊晶堆疊可由於減少的應力鬆弛而得到。
該第二態樣之實施例的一優點因而可在於所形成的該磊晶堆疊可用在3D DRAM記憶體裝置的製造中。
進一步地，該第二態樣之實施例的一優點可在於該磊晶膜形成製程的一良率可由於該磊晶堆疊之減少的應力鬆弛而改善。
該第二態樣之實施例的一進一步優點可在於該方法允許得到一磊晶堆疊，藉此可在該第一磊晶層與該第二磊晶層之間存在優越的蝕刻選擇性。當該等磊晶層中的一者需要相對於另一者經選擇性地移除時，此可係半導體製造中的一優點。
在一第三態樣中，本揭露係關於一種用於在複數個基材上形成一磊晶堆疊之基材處理設備。該設備可包含一製程室，其在一縱向方向上延伸；一基材舟，其用於固持複數個基材，該基材舟可容納在該製程室中。該設備亦可包含一加熱器，其經組態用於在該製程室中加熱及維持製程溫度；及一壓力控制器，其經組態用於在該製程室中達到及維持製程壓力。該設備亦可包含一矽烷前驅物儲存模組。該前驅物儲存模組可包含一單矽烷前驅物、一高階直鏈矽烷前驅物、一高階分支矽烷前驅物、及一環狀前驅物。該設備亦可包含一VA族元素前驅物儲存模組。該設備亦可包含一控制器，其用於執行可包含在一非暫時性電腦可讀媒體中之指令，並致使該基材處理設備根據根據本揭露之實施例之方法在該複數個基材上形成該磊晶堆疊。
該基材處理設備可有利於在該複數個基材上形成該磊晶堆疊，藉此該等基材可具有減少的應力鬆弛。具體地，該基材處理設備可提供在該複數個基材上形成厚磊晶堆疊的優點，藉此該等基材可具有減少的應力鬆弛。
因此，該半導體處理設備可有利於記憶體裝置（例如，諸如3D DRAM裝置）的製造。
該第三態樣之實施例的一優點可在於其可由於一次可處理複數個基材而降低製造成本及減少製造產量。
雖然下文揭示一些實施例及實例，但本領域具通常知識者將理解，本發明延伸超出具體揭示的實施例及/或本發明之用途以及其等明顯的修改及等效物。因此，所意欲者係所揭示本發明的範疇應不受限於下文所描述特定的揭示實施例。
本文中呈現之繪示並非意指任何特定材料、結構、或裝置之實際視圖，而僅係用以描述本揭露之實施例的理想化表示。
所示出及描述之特定實施方案係對本發明及其最佳模式之闡釋，且並非意欲以任何其他方式限制態樣及實施方案之範疇。實際上，為了簡明起見，系統中之習知的製造、連接、製備、及其他功能態樣可能不會詳細描述。此外，在各種圖式中所示出之連接線係意欲表示各種元件之間的例示性功能關係及/或實體耦接。許多替代或額外的功能關係或實體連接可在實際系統中存在，且/或在一些實施例中可不存在。
應理解，本文中所描述之組態及/或方式本質上係例示性，且此等具體實施例或實例不應視為限制意義，因為有眾多可行變化。本文所述之特定例行程序或方法可表示任何數目的處理策略之一或多者。因此，所說明之各種動作可以所說明之序列執行、以其他序列執行或在一些情況下省略。
本發明之標的事項包括本文所揭示之各種製程、系統及組態，及其他特徵、功能、動作及/或性質之所有新式及未顯的組合及子組合以及其等同物之任一者或全部。
須注意，如本文中所使用之用語「包含(comprising)」不應解釋為受限於其後所列出的手段。其並未排除其他組件或步驟。因此，應將其解釋為指定所述特徵、步驟、或組件的存在，如所提及者。然而，其並未阻止一或多個其他步驟、組件、或特徵、或其等之群組的存在或添加。
說明書通篇於各處提及「實施例(embodiments)」不必然全部提及相同實施例，但可全部提及相同實施例。此外，如在所屬技術領域中具有普通技能者將從本揭露明白的，具體的特徵、結構、或特性可在一或多個實施例中以任何合適方式組合。
說明書通篇提及「一些實施例」意謂結合此等實施例描述之具體結構、特徵步驟包括在本發明之一些實施例中。因此，在整個說明書中不同處出現的片語，諸如「在一些實施例中」，不一定指、但可以指實施例之相同集合。
應注意，申請專利範圍中所用的術語「基本上包含」係指可存在、但不一定必須存在的除特別提及之組件之外的的其他組件，亦即，實質上不影響所提及之材料、化合物或組合物之基本特徵的彼等組件。
以下術語僅為了幫助理解本揭露而提供。
如本文中所使用且除非另有提供，用語「立式爐(vertical furnace)」係指相對於地面在垂直方向上延伸之具有製程室的處理設備，且能夠在單一製程運行時處理複數個基材。
如本文中所使用且除非另有提供，用語「原生晶格參數(native lattice parameter)」係指層在其無應變狀態下的鬆弛晶格參數。
如本文中所使用且除非另有提供，用語「實際晶格參數(actual lattice parameter)」係指當其經沉積在基材上時或者換言之當其存在於結構中時的晶格參數。
如本文中所使用且除非另有提供，用語「高階矽烷(high order silane)」係指具有2或更多個矽原子之矽烷。
現返回顯示根據本揭露之第一態樣的實施例之例示性方法的流程圖之圖1及顯示根據本揭露之第一態樣或第二態樣的實施例之具有形成在基材(110)上之磊晶堆疊(150)之半導體結構(100)的示意橫截面之圖2。
在一第一態樣中，在複數個基材上形成磊晶堆疊(150)之方法500可包含提供(510)複數個基材至製程室。在實施例中，複數個基材可配置在基材舟中，該基材舟經建構及配置以固持複數個基材。在實施例中，製程室可在垂直方向上延伸，並可適於收納用於固持複數個基材之基材舟。
在實施例中，製程室可因而包含在立式爐中。此可有利地允許在製程室中同時處理複數個基材。
在實施例中，複數個基材的各基材(110)可包含半導體層。在一些實施例中，半導體層可係矽層。在實施例中，矽層可係Si{100}、Si{110}、或Si{111}層。
在實施例中，複數個基材的各基材(110)可係半導體基材。在一些實施例中，半導體基材可係Si{100}、Si{110}、或Si{111}基材。
該方法可進一步包含執行複數個沉積循環(520)，從而在複數個基材上形成磊晶堆疊(150)。磊晶堆疊(150)可包含第一磊晶層(120)及第二磊晶層(130)。當形成磊晶堆疊(150)時，第一磊晶層(120)及第二磊晶層(130)可彼此交替且重複地堆疊，且第一磊晶層(120)可不同於第二磊晶層(130)。複數個沉積循環的各沉積循環可包含第一沉積脈衝(521)及第二沉積脈衝(522)。第一沉積脈衝(521)可包含第一反應氣體混合物至製程室之供給，從而形成具有第一晶格參數之第一磊晶層(120)。第二沉積脈衝(522)可包含第二反應氣體混合物至製程室之供給，從而形成具有第二晶格參數之第二磊晶層(130)。在磊晶堆疊(150)中，第一磊晶層(120)之各者可呈現夾在第二磊晶層(130)之間，或者第二磊晶層(130)之各者可呈現夾在第一磊晶層(120)之間。第二反應氣體混合物可不同於第一反應氣體混合物。第一晶格參數及第二晶格參數可係原生晶格參數，且第一原生晶格參數可位在1.5%大於至0.9%小於第二原生晶格參數的範圍內。換言之，可說第一原生晶格參數可在從第二原生晶格參數之至少99.1%到第二原生晶格參數之至多101.5%的範圍內。此可有利地允許在形成磊晶堆疊時維持磊晶堆疊(150)中的較低應力。晶格參數測量可藉由使用高解析度X射線繞射(HR-XRD)或藉由如熟習此領域者已知之穿透式電子顯微術(TEM)來實行。
在不希望受理論約束的情況下，可說第一磊晶層(120)及第二磊晶層(130)之實際晶格參數中的差可取決於其等之個別原生晶格參數中的差。因此，個別原生晶格參數之間的差越小，則其等之個別實際晶格參數之間的差可越小。第一磊晶層(120)及第二磊晶層(130)之實際晶格參數中的較小差可因而幫助增加超過其則可發生應力鬆弛的臨界厚度，從而允許形成厚磊晶堆疊(150)。
增加臨界厚度直到應力鬆弛發生在磊晶堆疊(150)中可源自由第一磊晶層(120)發生在第二磊晶層(130)上之較低應力的存在。此之後可有利地導致形成厚磊晶堆疊。
在一些實施例中，第一磊晶層(120)可上覆於複數個基材之各基材。在一些實施例中，第一磊晶層(120)可與複數個基材之各基材直接接觸。
在一些實施例中，第二磊晶層(130)可上覆於複數個基材之各基材。在一些實施例中，第二磊晶層(130)可與複數個基材之各基材直接接觸。
在實施例中，第一原生晶格參數可係0.2%至0.7%小於第二原生晶格參數。在實施例中，第一原生晶格參數可係至少從0.2%至0.3%小於、或至少從0.3%至0.4%小於、或至少從0.4%至0.5%小於、或至少從0.5%至0.6%於、或至少從0.6%至0.7%小於第二原生晶格參數。
此可允許在磊晶堆疊(150)中之第二磊晶層(130)上由第一磊晶層(120)誘發較低應力。由於磊晶堆疊(150)藉由第一磊晶層(120)與第二磊晶層(130)之交替且重複的形成而成長，可由於較低應力而觀察到磊晶堆疊(150)中之應力鬆弛的延遲發生，從而允許形成厚磊晶堆疊(150)。根據本揭露之實施例形成厚磊晶堆疊可致能3D DRAM記憶體裝置的製造。此外，在複數個基材上形成厚磊晶堆疊可貢獻於改善製程產量以及針對這些裝置的製造產量。此可進一步導致製造成本減小。
在實施例中，第一磊晶層(120)及第二磊晶層(130)可形成磊晶對。在實施例中，磊晶堆疊(150)中所包含之磊晶對的數目可係至少50。
在實施例中，第一磊晶層(120)可包含第一半導體材料，且第二磊晶層(130)可包含第二半導體材料。用於形成第一磊晶層(120)之第一反應氣體混合物的供給可包含提供第一半導體材料前驅物氣體及提供包含VA族（5A族）元素之VA族元素前驅物。第一磊晶層(120)中之VA族元素可經選擇，使得其在第一磊晶層(120)中的存在可幫助調整第一磊晶層(120)之原生晶格參數，使得其原生晶格參數維持在0.2%至1.0%小於第二磊晶層(130)的範圍內。此之後可改善磊晶堆疊(150)之形成，因為可減少第一磊晶層(120)與第二磊晶層(130)之間的晶格失配。此可有利地導致磊晶堆疊(150)中之延遲的應力鬆弛，從而導致厚磊晶堆疊(150)之成長。
此外，第一磊晶層(120)中之VA族元素可經選擇，使得第二磊晶層可以高結晶品質磊晶地成長。在不希望受理論約束的情況下，可說一旦單晶第一磊晶層(120)經成長，第二磊晶層(130)亦欲單晶地成長。換言之，各結晶磊晶層可表現為用於下一結晶磊晶層成長之基材。
在實施例中，第一半導體材料前驅物氣體之供給可與包含VA族元素之VA族元素前驅物的供給同時執行。換言之，第一半導體材料前驅物氣體可與包含VA族元素之VA族元素前驅物共伴流(co-flown)。因此，在第一磊晶層(120)的形成期間，可有利地得到VA族元素在第一磊晶層(120)內的均勻分布。第一磊晶層(130)中之VA族元素的均勻分布可幫助在可需要從磊晶堆疊(150)移除第一磊晶層(120)的後續處理中改善選擇性蝕刻特性。
在實施例中，第一半導體材料前驅物氣體可包含實質上第一含矽化合物，且第二半導體材料前驅物氣體可包含實質上第二含矽化合物。
在一些實施例中，第一半導體材料前驅物氣體及第二半導體材料前驅物氣體可與惰性氣體共同提供。換言之，第一半導體材料前驅物氣體及第二半導體材料前驅物氣體可與惰性氣體共伴流。在實施例中，惰性氣體可包含實質上N 2。在一些實施例中，惰性氣體可包含實質上一或多種稀有氣體（例如，諸如He、Ne、Kr、Ar、及Xe）。在一些實施例中，惰性氣體可包含實質上N 2及一或多個稀有氣體中之至少一者。在一些實施例中，第一半導體材料前驅物氣體及第二半導體材料前驅物氣體可與惰性氣體及H 2共伴流。
在實施例中，第一含矽化合物及第二含矽化合物中之至少一者可係單矽烷、高階矽烷、或環狀矽烷。在一些實施例中，高階矽烷可係高階直鏈矽烷。高階直鏈矽烷係由通用分子式Si nH 2n+2表示，其中n係從至少2到至多20的整數，例如，諸如二矽烷(Si 2H 6)、三矽烷(Si 3H 8)、四矽烷(Si 4H 10)、五矽烷(Si 5H 12)、六矽烷(Si 6H 14)、七矽烷(Si 7H 16)、八矽烷(Si 8H 18)、九矽烷(Si 9H 20)、十矽烷(Si 10H 22)、或根據通用分子式Si nH 2n+2之其他高階直鏈矽烷、及其組合。
在一些實施例中，高階直鏈矽烷可係三矽烷。
在一些實施例中，高階矽烷可係高階分支矽烷。高階分支矽烷具有通式Si nH 2n+2，其中n係從至少4到至多20的整數。
在一些實施例中，高階分支矽烷可係新五矽烷。
在一些實施例中，可使用其他高階分支矽烷，諸如2-矽烷基五矽烷、2,2-二矽烷基四矽烷、2-矽烷基三矽烷、2-矽烷基四矽烷、3-矽烷基五矽烷、2,2-二矽烷基三矽烷、2,3-二矽烷基五矽烷、2,2,3-三矽烷基五矽烷、2,3,4-三矽烷基五矽烷、2,3,4-三矽烷基五矽烷、2,3-二矽烷基四矽烷、2,2,3,3-四矽烷基四矽烷、2-矽烷基六矽烷、3-矽烷基六矽烷、3,4-二矽烷基六矽烷、2,3-二矽烷基五矽烷、2,4-二矽烷基六矽烷、4-矽烷基七矽烷、2,2-二矽烷基五矽烷、3,3-二矽烷基五矽烷、3,3-二矽烷基六矽烷、2,2-二矽烷基六矽烷、2,3-二矽烷基六矽烷、2-矽烷基七矽烷、3-矽烷基七矽烷、2,5-二矽烷基六矽烷、2,3,3-三矽烷基五矽烷、及其組合。
環狀矽烷具有通用分子式Si nH 2n，其中n係從至少3到至多20之整數，且其係具有環結構之矽烷。在一些實施例中，環狀矽烷具有一或多個矽烷基取代基。
在一些實施例中，環狀矽烷可係環六矽烷。環六矽烷具有較低的Si-Si及Si-H鍵強度的事實可有利地提供根據本揭露之實施例在較低溫度下形成磊晶層。可使用之其他環狀矽烷包括環三矽烷(Si 3H 6)、環四矽烷(Si 4H 8)、環五矽烷(Si 5H 10)、環六矽烷(Si 6H 12)、環七矽烷(Si 7H 14)、或其組合。在一些實施例中，可使用經矽烷基取代之環狀矽烷，包括矽烷基環四矽烷、1,2-二矽烷基環五矽烷、1,3-二矽烷基環六矽烷、矽烷基六矽烷、及其組合。
在一些實施例中，第一含矽化合物可相同於第二含矽化合物。此可允許更容易地形成磊晶堆疊(150)。此可在實施例中實現，藉此第一半導體材料前驅物氣體可以連續流提供，從而形成第一磊晶層(120)，而包含VA族元素之VA族元素前驅物的供給可間歇地提供至製程室中，從而在形成磊晶堆疊(130)之第一磊晶層(120)的各者之後形成第二磊晶層(130)。
在一些實施例中，第一含矽化合物可不同於第二含矽化合物。
在實施例中，VA族元素前驅物可係氮族元素氫化物(pnictogen hydride)。氮族元素氫化物具有式XH 3，X係氮族元素。在實施例中，氮族元素氫化物可選自由下列組成的群組：胂(AsH 3）、膦(PH 3）、䏲(SbH 3）、及其混合物。在一些實施例中，具有式R xPH 3-x之烷基膦可用作VA族元素，其中x的範圍從零至3，且R係選自由下列組成之群組的烷基：乙基、甲基、丁基、或丙基。在一些實施例中，烷基膦可選自由下列組成之群組：二乙基膦、三乙基膦、二甲基膦、三甲基膦、及其等之混合物。
在一些實施例中，VA族元素前驅物可係膦。
在實施例中，第一磊晶層(120)可具有在0.5原子%至3原子%之範圍內的磷濃度。在實施例中，磷濃度可從至少0.5原子%至1原子%、或從至少1原子%至1.5原子%、或從至少1.5原子%至2原子%、或從至少2原子%至2.5原子%、從至少2.5原子%至3原子%。
由於第一磊晶層(120)中存在此範圍內的磷，其可在第一磊晶層(120)中提供具有減少的應力，同時允許成長厚磊晶堆疊(150)。當磊晶堆疊用在記憶體裝置（例如，諸如3D DRAM）的製造中時，能夠成長厚磊晶堆疊(150)可係有利的。
進一步地，須注意第一磊晶層(120)中所包含之磷的濃度在半導體製造的後續處理中可相對於第二磊晶層(130)在第一磊晶層(120)之選擇性蝕刻特性上扮演重要角色。此外，第一磊晶層(120)中所包含之磷的較低濃度可在第一磊晶層中提供較低應力，從而影響磊晶堆疊(150)中的應力減少。然而，其可相對於第二磊晶層(130)危及自第一磊晶層(120)的蝕刻選擇性。因此，對於與聚焦蝕刻選擇性之增強相關的努力，在0.5原子%至3原子%之範圍內的較高磷濃度可係較佳。
在一例示性實施例中，第一磊晶層(120)中之磷濃度係3原子%，其中第一磊晶層(120)中所包含之第一半導體材料可係矽。具有3原子%磷之SiP的原生晶格參數係5.402埃。在此例示性實施例中，第二磊晶層(130)中所包含之第二半導體材料亦可係矽。矽之原生晶格參數係5.431埃。因此，在包含SiP及Si層之磊晶對中，個別磊晶層(120、130)之原生晶格參數中存在小偏移。在包含具有20原子%濃度的Ge之SiGe及Si的磊晶對中，原生晶格參數係5.502埃，因此，呈現稍微高於Si之原生晶格參數的差。因此，與包含SiGe (20%)及Si之磊晶堆疊相比，包含SiP（3原子%）及Si之磊晶堆疊(150)可由於磊晶堆疊(150)中之導因於SiP（3原子%）與矽的原生晶格參數之間的小偏移而減少的應力鬆弛而有利地允許形成厚磊晶堆疊(150)。用於具有3原子%的磷之SiP、矽、及具有20原子%濃度的Ge之SiGe的原生晶格參數係在300 K的溫度下測量。
在實施例中，第一反應氣體混合物或第二反應氣體混合物均可不包含提供包含前驅物氣體的鍺。此可有利於打開在複數個基材上形成磊晶堆疊的替代路線，藉此可由於減少的應力鬆弛而得到厚磊晶堆疊(150)。此外，在半導體製造中，特別在記憶體裝置（例如，諸如3D DRAM）的製造中，第一磊晶層(120)可充當犧牲層。換言之，可在完成磊晶堆疊(150)的形成之後從磊晶堆疊(150)移除第一磊晶層(120)。第二磊晶層(130)可因而形成記憶體裝置（諸如3D DRAM裝置）的通道層。因此，第一反應氣體混合物或第二反應氣體混合物均可不包含提供包含前驅物氣體的鍺之事實可相對於第二磊晶層(130)為移除第一磊晶層(120)提供增強的選擇性。
在實施例中，第一磊晶層(120)或第二磊晶層(130)中的至少一者可具有在5 nm至50 nm之範圍內的厚度。在實施例中，第一磊晶層(120)或第二磊晶層(130)中的至少一者可具有在從至少5 nm至15 nm、或從至少15 nm至25 nm、或從至少25 nm至35 nm、或從至少35 nm至50 nm之範圍內的厚度。
現回到圖3，其顯示隨結晶SiP（含磷摻雜物的Si，具體係具有3原子%的Si）與結晶本質Si之間的溫度而變化的蝕刻速率。其顯示結晶本質Si的蝕刻速率隨溫度（具體在450 °C至550 °C之溫度範圍內）的變化而增加，而結晶SiP的蝕刻速率顯示從300 °C變化至375 °C（超出該溫度則蝕刻速率維持相對恆定直到550 °C）時蝕刻速率稍微增加。這些膜的蝕刻係使用具備載體氣體的Cl 2氣體執行，該載體氣體係N 2氣體。此圖指示結晶本質Si與結晶SiP間之蝕刻速率的差可有利地向SiP提供蝕刻選擇性。此可有利於使用N 2載體氣體中的Cl 2在低於450 °C的溫度下相對結晶本質Si選擇性地蝕刻結晶SiP（具有3原子%P的Si）。
在實施例中，製程溫度（其係製程室在形成磊晶堆疊(150)期間可維持的溫度）可在300 °C至500 °C的範圍內。在一些實施例中，製程溫度可在400 °C至500 °C的範圍內。由於可存在可非所欲之VA族元素擴散至第二磊晶層(130)中的風險，且由於其可在蝕刻步驟（進一步在半導體製造製程）中削減第一磊晶層(120)與第二磊晶層(130)之間的蝕刻選擇性，在此溫度範圍內實行磊晶堆疊(150)的形成可係一優點。須理解，第一磊晶層(120)及第二磊晶層(130)的個別厚度可經組態使得可降低VA族元素的擴散趨勢，以便可維持第一磊晶層(120)與第二磊晶層(130)之間的蝕刻選擇性。
在實施例中，製程壓力（其係製程室在形成磊晶堆疊(150)期間可維持的壓力）可在0.5托至90托的範圍內。在一些實施例中，製程壓力可在從至少20托到至多30托、或從至少30托到至多40托、或從至少40托到至多50托、或從至少50托到至多60托的範圍內。
在一些實施例中，第一磊晶層(120)可係具有在0.5原子%至3原子%之範圍內的磷之SiP層，而第二磊晶層可係具有100原子%的矽之Si。SiP層(120)及Si層(130)可在450 °C的製程溫度下及在60托的製程壓力下成長。
現回到圖4，其顯示根據本揭露之第二態樣之實施例之例示性方法的流程圖。
在複數個基材上形成磊晶堆疊(150)之方法(600)可包含提供(610)複數個基材至製程室。在實施例中，製程室可在縱向方向上延伸。
在實施例中，製程室可包含在立式爐中，且因此可在垂直方向上縱向地延伸。複數個基材可配置在基材舟中，且基材舟可收納在製程室中。方法(600)可進一步包含在複數個基材上形成磊晶堆疊(150)。形成磊晶堆疊(150)可包含形成第一磊晶層(120)，其與第二磊晶層(130)的形成交替且重複地進行。第一磊晶層(120)之各者可包含在0.5原子%至3原子%之範圍內的磷濃度及在97原子%至99.5原子%之範圍內的矽濃度。第二磊晶層(130)之各者可包含100原子%的矽濃度。此可有利地幫助維持磊晶堆疊(150)中的較低應力鬆弛，從而允許形成厚磊晶堆疊(150)。具有大於10微米之總厚度的磊晶堆疊(1500可視為厚磊晶堆疊。可藉由使用高解析度X射線繞射(HR-XRD)來測量原子百分率。
在實施例中，第一磊晶層(120)之各者可包含在從至少0.5原子%至1原子%、或從至少1原子%至2原子%、或從至少2原子%至3原子%之範圍內的磷濃度，而矽濃度可分別在從至少97原子%至98原子%、或從至少98原子%至99原子%、或從至少99原子%至99.5原子%的範圍內。
在一例示性實施例中，第一磊晶層中之磷濃度係3原子%，其中第一磊晶層(120)中所包含之第一半導體材料可係具有97原子%的矽。具有3原子%磷之SiP的原生晶格參數係5.402埃。在此例示性實施例中，第二磊晶層(130)中所包含之第二半導體材料亦可係具有100原子%濃度的矽。矽的原生晶格參數係5.431埃。因此，在包含SiP（3原子%）及Si層之磊晶對中，個別磊晶層(120、130)之原生晶格參數中存在小偏移。在包含具有20原子%的Ge濃度之SiGe及Si的磊晶對中，SiGe（20原子%）的原生晶格參數係5.502埃，因此，呈現稍微高的對於Si之原生晶格參數的差。因此，與包含SiGe (20%)及Si之磊晶堆疊相比，包含SiP（3原子%）及Si之磊晶堆疊可由於導因於SiP（3原子%）與矽的原生晶格參數之間的小偏移而減少的晶格失配而與包含SiGe（20原子%）之磊晶堆疊相比有利地允許形成厚磊晶堆疊(150)。
在實施例中，第一磊晶層(120)或第二磊晶層(130)中的至少一者可具有在5 nm至50 nm之範圍內的厚度。在實施例中，第一磊晶層(120)或第二磊晶層(130)中的至少一者可具有在從至少5 nm至15 nm、或從至少15 nm至25 nm、或從至少25 nm至35 nm、或從至少35 nm至50 nm之範圍內的厚度。
在實施例中，第一磊晶層(120)及第二磊晶層(130)可形成磊晶對。在實施例中，磊晶堆疊(150)中所包含之磊晶對的數目可係至少50。
在實施例中，形成第一磊晶層(120)可包含提供第一半導體材料前驅物氣體。第一半導體材料前驅物氣體可包含實質上第一含矽化合物。形成第一磊晶層(120)亦可包含提供膦。形成第二磊晶層(130)可包含提供第二半導體材料前驅物氣體。第二半導體材料前驅物氣體可包含實質上第二含矽化合物。
在一些實施例中，第一半導體材料前驅物氣體及第二半導體材料前驅物氣體可與惰性氣體共同提供。換言之，第一半導體材料前驅物氣體及第二半導體材料前驅物氣體可與惰性氣體共伴流。在實施例中，惰性氣體可包含實質上N 2。在一些實施例中，惰性氣體可包含實質上一或多種稀有氣體（例如，諸如He、Ne、Kr、Ar、及Xe）。在一些實施例中，惰性氣體可包含實質上N 2及一或多個稀有氣體中之至少一者。在一些實施例中，第一半導體材料前驅物氣體及第二半導體材料前驅物氣體可與惰性氣體及H 2共伴流。
在一些實施例中，第一含矽化合物可相同於第二含矽化合物。此可允許更容易地形成磊晶堆疊(150)。此可在實施例中實現，藉此第一半導體材料前驅物氣體可以連續流提供，從而形成第一磊晶層(120)，而膦的供給可間歇地提供至製程室中，從而在形成磊晶堆疊(150)之第一磊晶層(120)的各者之後形成第二磊晶層(130)。
在一些實施例中，第一含矽化合物可不同於第二含矽化合物。
在實施例中，第一含矽化合物及第二含矽化合物中之至少一者可係單矽烷、高階矽烷、或環狀矽烷。
在一些實施例中，高階矽烷可係高階直鏈矽烷。高階直鏈矽烷係由通用分子式Si nH 2n+2表示，其中n係從至少2到至多20的整數，例如，諸如二矽烷(Si 2H 6)、三矽烷(Si 3H 8)、四矽烷(Si 4H 10)、五矽烷(Si 5H 12)、六矽烷(Si 6H 14)、七矽烷(Si 7H 16)、八矽烷(Si 8H 18)、九矽烷(Si 9H 20)、十矽烷(Si 10H 22)、或根據通用分子式Si nH 2n+2之其他高階直鏈矽烷、及其組合。
在一些實施例中，高階直鏈矽烷可係三矽烷。
在一些實施例中，高階矽烷可係高階分支矽烷。高階分支矽烷具有通式Si nH 2n+2，其中n係從至少4到至多20的整數。
在一些實施例中，高階分支矽烷可係新五矽烷。
在一些實施例中，可使用其他高階分支矽烷，諸如2-矽烷基五矽烷、2,2-二矽烷基四矽烷、2-矽烷基三矽烷、2-矽烷基四矽烷、3-矽烷基五矽烷、2,2-二矽烷基三矽烷、2,3-二矽烷基五矽烷、2,2,3-三矽烷基五矽烷、2,3,4-三矽烷基五矽烷、2,3,4-三矽烷基五矽烷、2,3-二矽烷基四矽烷、2,2,3,3-四矽烷基四矽烷、2-矽烷基六矽烷、3-矽烷基六矽烷、3,4-二矽烷基六矽烷、2,3-二矽烷基五矽烷、2,4-二矽烷基六矽烷、4-矽烷基七矽烷、2,2-二矽烷基五矽烷、3,3-二矽烷基五矽烷、3,3-二矽烷基六矽烷、2,2-二矽烷基六矽烷、2,3-二矽烷基六矽烷、2-矽烷基七矽烷、3-矽烷基七矽烷、2,5-二矽烷基六矽烷、2,3,3-三矽烷基五矽烷、及其組合。
環狀矽烷具有通用分子式Si nH 2n，其中n係從至少3到至多20之整數，且其係具有環結構之矽烷。在一些實施例中，環狀矽烷具有一或多個矽烷基取代基。
在一些實施例中，環狀矽烷可係環六矽烷。環六矽烷具有較低的Si-Si及Si-H鍵強度的事實可有利地提供根據本揭露之實施例在較低溫度下形成磊晶層。可使用之其他環狀矽烷包括環三矽烷(Si 3H 6)、環四矽烷(Si 4H 8)、環五矽烷(Si 5H 10)、環六矽烷(Si 6H 12)、環七矽烷(Si 7H 14)、或其組合。在一些實施例中，可使用經矽烷基取代之環狀矽烷，包括矽烷基環四矽烷、1,2-二矽烷基環五矽烷、1,3-二矽烷基環六矽烷、矽烷基六矽烷、及其組合。
在實施例中，製程溫度（其係製程室在形成磊晶堆疊(150)期間可維持的溫度）可在300 °C至500 °C的範圍內。在一些實施例中，製程溫度可在400 °C至500 °C的範圍內。由於在高於500 °C的溫度下可存在VA族元素擴散至第二磊晶層(130)中的風險，在此溫度範圍內實行磊晶堆疊(150)的形成可係一優點。VA族元素至第二磊晶層(130)中的擴散可係非所欲的，因為其可在蝕刻步驟（進一步在半導體製造製程）中削減第一磊晶層(120)與第二磊晶層(130)之間的蝕刻選擇性。須理解，第一磊晶層(120)及第二磊晶層(130)的個別厚度可經組態使得可降低VA族元素的擴散概率，以便可維持第一磊晶層(120)與第二磊晶層(130)之間的蝕刻選擇性。
在實施例中，製程壓力（其係製程室在形成磊晶堆疊(150)期間可維持的壓力）可在0.5托至90托的範圍內。在一些實施例中，製程壓力可在從至少20托到至多30托、或從至少30托到至多40托、或從至少40托到至多50托、或從至少50托到至多60托的範圍內。
在一些實施例中，第一磊晶層(120)可係SiP層，而第二磊晶層可係Si層。SiP層(120)及Si層(130)可在450 °C的製程溫度下及在60托的製程壓力下成長。
在實施例中，第一磊晶層(120)或第二磊晶層(130)均可不包含鍺。此可提供在複數個基材上形成磊晶堆疊(150)的替代途徑，藉此可由於減少的應力鬆弛而得到厚磊晶堆疊(150)。此外，在半導體製造中，特別在記憶體裝置（例如，諸如3D DRAM裝置）的製造中，第一磊晶層(120)可充當犧牲層。換言之，可在完成磊晶堆疊(150)的形成之後從磊晶堆疊(150)移除第一磊晶層(120)。第二磊晶層(130)可因而形成記憶體裝置（諸如3D DRAM裝置）的通道層。因此，第一磊晶層(120)或第二磊晶層(130)均可不包含鍺的事實可相對於第二磊晶層(130)為移除第一磊晶層(120)提供增強的選擇性。
現回到圖5，其顯示根據本揭露之第三態樣的實施例之基材處理設備的示意圖。
用於在複數個基材(110)上形成磊晶堆疊(150)的基材處理設備(1000)可包含在縱向方向上延伸的製程室(1300)。在實施例中，縱向方向(1300)可對應於垂直方向。設備(1000)可進一步包含基材舟(1500)，其用於固持複數個基材(110)，基材舟(1500)可收納在製程室(1300)中。
在實施例中，製程室(1300)可因而包含在立式爐中。此可有利地允許在製程室(1300)中同時處理複數個基材(110)。
在實施例中，複數個基材的各基材(110)可包含半導體層。在一些實施例中，半導體層可係矽層。在實施例中，矽層可係Si{100}、Si{111}、或Si{110}層。
在實施例中，複數個基材的各基材(110)可係半導體基材。在一些實施例中，半導體基材可係Si{111}基材、Si{110}、或Si{100}基材。
設備(1000)可進一步包含加熱器(1100)，其經組態用於加熱及維持製程室(1300)中之製程溫度。設備(1000)可進一步包含矽烷前驅物儲存模組(1910)及VA族元素前驅物儲存模組(1920)。矽烷前驅物儲存模組(1910)可包含一單矽烷前驅物、一高階直鏈矽烷前驅物、一高階分支矽烷前驅物、及一環狀矽烷前驅物中之至少一者。儲存模組(1910、1920)可通過氣體供應管線(1810、1820)連接至歧管(1800)，該等氣體供應管線分別經配置用於輸送矽烷前驅物或VA族元素前驅物中的至少一者。歧管(1800)可通過氣體入口(1840)可操作地連接至氣體注射器(1700)。氣體注射器(1700)可經組態及配置用於將矽烷前驅物或VA族元素前驅物提供至製程室(1300)。
壓力控制器亦可包含在設備(1000)中，其經組態用於達到及維持製程室(1300)中的製程壓力。設備(1000)可進一步包含控制器(1200)，其經組態用於執行可包含在非暫時性電腦可讀媒體中之指令，並致使基材處理設備(1000)根據根據本揭露之第一態樣或第二態樣之方法在複數個基材(110)上形成磊晶堆疊(150)。
基材處理設備(1000)可進一步包含氣體出口(1900)，其用於在根據根據本揭露之第一態樣或第二態樣之方法完成第一磊晶層(120)及第二磊晶層(130)的形成之後從製程室(1300)移除矽烷前驅物或VA族元素前驅物。
基材處理設備(1000)可有利於在複數個基材上(110)形成磊晶堆疊，藉此該等基材可具有減少的應力鬆弛。具體地，基材處理設備(1000)可提供在複數個基材(110)上形成厚磊晶堆疊(150)的優點。
因此，半導體處理設備(1000)可有利於記憶體裝置（例如，諸如3D DRAM裝置）的製造。
由於可一次處理複數個基材(110)，半導體處理設備(1000)可進一步幫助降低製造成本及減少製造產量。
110:基材 120:第一磊晶層/SiP層 130:第二磊晶層/Si層 150:磊晶堆疊 500:方法 510:提供複數個基材至製程室 520:沉積循環 521:第一沉積脈衝 522:第二沉積脈衝 600:方法 610:提供複數個基材至製程室 620:在複數個基材上形成磊晶堆疊 1000:設備 1100:加熱器 1200:控制器 1300:製程室 1400:立式爐 1500:基材舟 1700:氣體注射器 1800:歧管 1810、1820:氣體供應管線 1840:氣體入口 1900:氣體出口 1910:儲存模組 1920:儲存模組
應瞭解，圖式中的元件是為了簡單與清楚而繪示，且不必然按比例繪製。例如，圖式中之一些元件的尺寸可能相對於其他元件特別放大，以幫助改善對所繪示本揭露實施例的理解。除非另外陳述，否則在圖中將使用相同符號說明相同元件。 圖1顯示根據本揭露之第一態樣的實施例之例示性方法的流程圖。 圖2係根據本揭露之第一態樣或第二態樣的實施例之磊晶堆疊的示意橫截面。 圖3係結晶SiP（3原子%）與結晶本質Si之間的蝕刻速率對溫度。 圖4顯示根據本揭露之第二態樣的實施例之例示性方法的流程圖。 圖5顯示根據本揭露之第三態樣的實施例之基材處理設備的示意圖。
500:方法
510:提供複數個基材至製程室
520:沉積循環
521:第一沉積脈衝
522:第二沉積脈衝

Claims (17)

  1. 一種在複數個基材上形成磊晶堆疊之方法；該方法包含： 將該複數個基材提供至一製程室； 執行複數個沉積循環，從而在該複數個基材上形成該磊晶堆疊，該磊晶堆疊包含一第一磊晶層，其與一第二磊晶層交替且重複地堆疊，該第二磊晶層不同於該第一磊晶層，其中一沉積循環包含： 一第一沉積脈衝，其包含一第一反應氣體混合物至該製程室的一供給，從而形成具有一第一晶格參數之該第一磊晶層，及； 一第二沉積脈衝，其包含一第二反應氣體混合物至該製程室的一供給，該第二反應氣體混合物不同於該第一反應氣體混合物，從而形成具有一第二晶格參數之該第二磊晶層， 該第一晶格參數及該第二晶格參數係原生晶格參數，且其中該第一原生晶格參數位在1.5%大於至0.9%小於該第二原生晶格參數內的一範圍內。
  2. 如請求項1之方法，其中該第一原生晶格參數係0.2%至0.7%小於該第二原生晶格參數。
  3. 如請求項1或2之方法，其中： 該第一磊晶層包含一第一半導體材料，且其中該第一反應氣體混合物的該供給包含： 提供一第一半導體材料前驅物氣體，及； 提供包含一VA族元素之一VA族元素前驅物，及； 該第二磊晶層包含一第二半導體材料，且其中該第二反應氣體混合物的該供給包含提供一第二半導體材料前驅物氣體。
  4. 如請求項3之方法，其中該第一半導體材料前驅物氣體的該供給係與包含該VA族元素之該VA族元素前驅物的該供給同時執行。
  5. 如請求項3或4之方法，其中該第一半導體材料前驅物氣體包含實質上一第一含矽化合物，且該第二半導體材料前驅物氣體包含實質上一第二含矽化合物。
  6. 如請求項5之方法，其中該第一含矽化合物係相同於該第二含矽化合物。
  7. 如請求項3之方法，其中該第一半導體材料前驅物氣體係以一連續流提供，且其中包含該VA族元素之該VA族元素前驅物係間歇地提供。
  8. 如請求項3之方法，其中該VA族元素前驅物係膦。
  9. 如請求項8之方法，其中該第一磊晶層具有在0.5原子%至3原子%之一範圍內的一磷濃度。
  10. 如請求項1或10之方法，其中該第一反應氣體混合物或該第二反應氣體混合物均不包含提供一包含Ge的前驅物氣體。
  11. 一種在複數個基材上形成磊晶堆疊之方法；該方法包含： 將該複數個基材提供至一製程室； 在該複數個基材上形成該磊晶堆疊，其包含交替且重複地形成一第一磊晶層與形成一第二磊晶層，其中： 該等第一磊晶層之各者包含在0.5原子%至3原子%之一範圍內的一磷濃度及在97原子%至99.5原子%之一範圍內的一矽濃度，及； 該等第二磊晶層之各者包含100原子%的一矽濃度。
  12. 如請求項11之方法，其中該形成該第一磊晶層包含提供包含實質上一第一含矽化合物之一第一半導體材料前驅物氣體及提供膦，且其中該形成該第二磊晶層包含提供包含實質上一第二含矽化合物之一第二半導體材料前驅物氣體。
  13. 如請求項5或12之方法，其中該第一含矽化合物及該第二含矽化合物中之至少一者係一單矽烷、一高階矽烷（諸如三矽烷或新五矽烷）、或一環狀矽烷（諸如環六矽烷）。
  14. 如請求項13之方法，其中在該形成該磊晶堆疊期間，該製程室係維持在300 °C至500 °C之一範圍內的一溫度下。
  15. 如請求項13或14之方法，其中在該形成該磊晶堆疊期間，該製程室係維持在0.5托至90托之一範圍內的一壓力下。
  16. 如請求項1或11之方法，其中該製程室係包含在一立式爐中。
  17. 一種用於在複數個基材上形成磊晶堆疊之基材處理設備，該設備包含： 一製程室，其在一縱向方向上延伸， 一基材舟，其用於固持複數個基材並可收納在該製程室中， 一加熱器，其經組態用於加熱及維持該製程室中之製程溫度， 一矽烷前驅物儲存模組，其包含一單矽烷前驅物、一高階直鏈矽烷前驅物、一高階分支矽烷前驅物、及一環狀矽烷前驅物中之至少一者， 一VA族元素前驅物儲存模組， 一壓力控制器，其經組態用於達到及維持該製程室中的製程壓力， 一控制器，其經組態用於執行包含在一非暫時性電腦可讀媒體中之指令，並致使該基材處理設備根據如請求項1至11之方法在該複數個基材上形成該磊晶堆疊。
TW112125167A 2022-07-13 2023-07-06 用於在複數個基材上形成磊晶堆疊之方法及基材處理設備 TW202409364A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US63/368,309 2022-07-13

Publications (1)

Publication Number Publication Date
TW202409364A true TW202409364A (zh) 2024-03-01

Family

ID=

Similar Documents

Publication Publication Date Title
US11501968B2 (en) Method for providing a semiconductor device with silicon filled gaps
TWI751115B (zh) 形成矽鍺錫膜的方法
KR102390236B1 (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
US10388509B2 (en) Formation of epitaxial layers via dislocation filtering
US9777366B2 (en) Thin film forming method
TW202135319A (zh) 具有經摻雜半導體層之結構及用於形成上述結構之方法及系統
TW202129063A (zh) 用於選擇性沉積經摻雜半導體材料之方法
TWI688060B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US20170263441A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
US9865689B2 (en) Monolithic integrated semiconductor structure
TW202409364A (zh) 用於在複數個基材上形成磊晶堆疊之方法及基材處理設備
US20240026567A1 (en) Method and a substrate processing apparatus for forming an epitaxial stack on a plurality of substrates
CN113725066A (zh) 用于沉积含硼和镓的硅锗层的方法
US20230223255A1 (en) Method and wafer processing furnace for forming an epitaxial stack on a plurality of substrates
US11996289B2 (en) Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US20230349069A1 (en) Structures with boron- and gallium-doped silicon germanium layers and methods and systems for forming same
US20210327704A1 (en) Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TWI751158B (zh) 包括鍺-錫膜之結構與裝置及該膜之形成方法
TW202248476A (zh) 沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體
TW202332814A (zh) 用於在基板的表面上沉積矽鍺應變鬆弛漸變緩衝層的方法
KR20090090100A (ko) 에피택셜 실리콘 박막 제조방법 및 이를 포함하는 전자소자
TW202029294A (zh) 沉積硼摻雜矽鍺膜之方法