TW202347961A - 針對關鍵路徑工作週期和延遲下降的動態老化監測和校正 - Google Patents

針對關鍵路徑工作週期和延遲下降的動態老化監測和校正 Download PDF

Info

Publication number
TW202347961A
TW202347961A TW112104419A TW112104419A TW202347961A TW 202347961 A TW202347961 A TW 202347961A TW 112104419 A TW112104419 A TW 112104419A TW 112104419 A TW112104419 A TW 112104419A TW 202347961 A TW202347961 A TW 202347961A
Authority
TW
Taiwan
Prior art keywords
output
input
duty cycle
clock
coupled
Prior art date
Application number
TW112104419A
Other languages
English (en)
Inventor
夏 李
陳民
建國 姚
彬 楊
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202347961A publication Critical patent/TW202347961A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

在某些態樣，一種工作週期監測器包括：第一振盪器；及觸發器，該觸發器具有訊號輸入、時鐘輸入以及輸出，其中該訊號輸入耦合至該工作週期監測器的輸入，並且該時鐘輸入耦合至該第一振盪器。該工作週期監測器亦包括第一計數器，其具有計數輸入、使能輸入以及計數輸出，其中該第一計數器的該計數輸入耦合至該第一振盪器，並且該第一計數器的該使能輸入耦合至該觸發器的該輸出。該工作週期監測器亦包括第二計數器，其具有計數輸入、使能輸入以及計數輸出，其中該第二計數器的該計數輸入耦合至該第一振盪器，並且該第二計數器的該使能輸入耦合至該觸發器的該輸出。

Description

針對關鍵路徑工作週期和延遲下降的動態老化監測和校正
本專利申請案主張享受於2022年2月22日在美國專利局遞交的、第17/652,092號非臨時專利申請案的優先權和權益，上述非臨時專利申請案此後於2022年12月20日作為專利案第11,533,045號被發出。
概括地說，本案內容的態樣係關於老化，並且更具體地說，本案內容的態樣係關於監測由於老化造成的工作週期下降。
系統可以包括時鐘產生器（例如，鎖相迴路），其被配置用於為系統中的一或多個電路（例如，時序邏輯、處理器、記憶體等）的時序操作產生時鐘訊號。系統亦可以包括用於將時鐘訊號從時鐘產生器分配到一或多個電路的時鐘路徑。時鐘分配面臨的一個挑戰在於：時鐘路徑中不對稱老化會造成時鐘訊號的工作週期下降，從而造成一或多個電路中的時序問題（例如，時序違反）。
下文提供了對一或多個實施方式的簡化的概括以提供對這些實施方式的基本理解。本概括不是對所有預期實施方式的詳盡概述，並且既不意欲標識所有實施方式的關鍵或重要元素亦不意欲描述任何或全部實施方式的範疇。其唯一目的是用簡化的形式呈現一或多個實施方式的一些構思，作為稍後提供的更詳細說明的前序。
第一態樣涉及一種系統。該系統包括工作週期監測器。該工作週期監測器包括：第一振盪器，其具有輸出；及觸發器，其具有訊號輸入、時鐘輸入以及輸出，其中該訊號輸入耦合至該工作週期監測器的輸入，並且該時鐘輸入耦合至該第一振盪器的該輸出。該工作週期監測器亦包括第一計數器，其具有計數輸入、使能輸入以及計數輸出，其中該第一計數器的該計數輸入耦合至該第一振盪器的該輸出，並且該第一計數器的該使能輸入耦合至該觸發器的該輸出。該工作週期監測器亦包括第二計數器，其具有計數輸入、使能輸入以及計數輸出，其中該第二計數器的該計數輸入耦合至該第一振盪器的該輸出，並且該第二計數器的該使能輸入耦合至該觸發器的該輸出。
第二態樣涉及一種工作週期監測的方法。該方法包括：接收時鐘訊號和參考訊號；將該時鐘訊號輸入到觸發器的訊號輸入；將該參考訊號輸入到該觸發器的時鐘輸入；對其中該觸發器的輸出為高位準的該參考訊號的週期數量進行計數以產生第一計數值；及對其中該觸發器的該輸出為低位準的該參考訊號的週期數量進行計數以產生第二計數值。
在下文結合附圖提供的實施方式意欲作為各種配置的描述，而不是意欲表示可以實現本文所述構思的唯一配置。為了提供對各種構思的徹底理解的目的，詳細描述包括了具體的細節。然而，對於本發明所屬領域中具有通常知識者來說顯而易見的是：可以在不使用這些具體細節的情況下實施這些構思。在某些情況下，以方塊圖的形式示出的公知的結構和部件是為了避免模糊這些概念。
圖1圖示根據某些態樣的系統110的實例，包括時鐘產生器115、時鐘路徑120，以及電路130。時鐘產生器115被配置為：產生時鐘訊號以用於電路130的時序操作。電路130可以包括時序邏輯、處理器、記憶體等。時鐘產生器115可以用鎖相迴路（PLL）或其他類型的時鐘產生器來實現。時鐘路徑120被配置為：將時鐘訊號從時鐘產生器115分配到電路130。如本文所使用的，「時鐘訊號」可以是在高位準和低位準之間振盪的週期性訊號。時鐘訊號具有工作週期，其可以表示為時鐘訊號為高（即1）的時鐘時段（即時鐘週期）的百分比或分數。
在一些態樣，系統110包括時鐘閘控電路140，其被配置為在電路130不活動時（例如，處於閒置模式）閘控時鐘訊號以節省功率，並且在電路130活動時使時鐘訊號通過。時鐘閘控是一種用於在電路未活動時降低動態功耗的已知技術。儘管在圖1中在時鐘產生器115和時鐘路徑120之間圖示一個時鐘閘控電路140，但是應當理解，系統110可以包括兩個或兩個以上時鐘閘控電路（例如，在沿時鐘路徑120的不同位置處）。亦應當理解，時鐘路徑120可以包括形成時鐘樹的多個分支（未圖示）用於將時鐘訊號分配到包括電路130的多個電路。
諸如偏置溫度不穩定性（BTI）的老化效應會隨時間降低時鐘路徑120的效能。例如，閒置模式期間時鐘路徑中的BTI應力會造成時鐘路徑中隨時間的工作週期移位，這會造成電路130中的時序問題（例如，時序違反）。
現在將參考圖2A至2E論述由老化造成的工作週期移位的實例。圖2A圖示其中時鐘路徑120包括串聯耦合的時鐘緩衝器220-1至220-4的實例。儘管為簡單起見在圖2A中圖示四個時鐘緩衝器220-1至220-4，但是應當理解，時鐘路徑120可以包括大量時鐘緩衝器。在圖2A所示的實例中，時鐘緩衝器220-1至220-4中的每一個皆用相應的互補反相器來實現，該互補反相器包括電晶體225-1至225-4中的相應一個（例如，n型場效應電晶體）和電晶體230-1至230-4中的相應一個（例如，p型場效應電晶體）。然而，應當理解，時鐘緩衝器220-1至220-4之每一者皆可以用另一種類型的電路或邏輯閘來實現。
當電路130處於活動模式時，時鐘路徑120接收時鐘訊號，並且時鐘訊號經由時鐘緩衝器220-1至220-4傳播到電路130。當電路130處於閒置模式時，時鐘閘控電路140可以在一段閒置時間將時鐘路徑120的輸入停在（亦即，保持）高位準或低位準。
圖2B圖示時鐘路徑120的輸入在閒置模式下停在低位準（亦即，邏輯零）的實例。圖2B亦圖示時鐘緩衝器220-1至220-4中每個的輸入和輸出處的邏輯狀態。在該實例中，時鐘路徑120的輸出在閒置模式下為低位準（亦即，邏輯零）。在該實例中，電晶體230-1、225-2、230-3和225-4在閒置模式中導通，並且電晶體225-1、230-2、225-3和230-4在閒置模式中關斷。在圖2B中，在閒置模式下導通的電晶體230-1、225-2、230-3和225-4以粗線示出。在閒置模式中導通的電晶體230-1、225-2、230-3和225-4在閒置模式中受壓，而在閒置模式下關斷的電晶體225-1、230-2、225-3和230-4在閒置模式下未受壓。這造成不對稱老化，其中在閒置模式下受壓的電晶體 230-1、225-2、230-3和225-4比在閒置模式下未受壓的電晶體225-1、230-2、225-3和230-4老化得更快。
在該實例中，不對稱老化使得在閒置模式下受壓的電晶體230-1、225-2、230-3和225-4的閾值電壓移位，從而造成時鐘路徑120的輸出處的下降沿延遲相對於時鐘路徑120的輸出處的上升沿延遲增加。下降沿延遲相對於上升沿延遲的增加造成時鐘路徑120中的工作週期移位。工作週期移位的實例在圖2C所示的時序圖中示出。在圖2C所示的實例中，具有50％工作週期的時鐘訊號250被輸入到活動模式中的時鐘路徑120。圖2C亦圖示在經由時鐘路徑120傳播之後在時鐘路徑120的輸出處的時鐘訊號260。時鐘路徑120將時鐘訊號250的上升沿延遲了延遲量T r，並將時鐘訊號250的下降沿延遲了延遲量T f。如圖2C所示，由於不對稱老化，下降沿的延遲量T f比上升沿的延遲量T r更長。在該實例中，下降沿的較長的延遲量造成時鐘訊號260在時鐘路徑120的輸出處的工作週期增加（亦即，造成工作週期大於50%）。
在圖2B和2C所示的實例中，時鐘路徑120的輸入在閒置模式下停在低位準。對於時鐘路徑120的輸入在閒置模式下停在高位準的情況，亦會發生不對稱老化。對此，圖2D圖示時鐘路徑的輸入在閒置模式下停在高位準（亦即，邏輯一）的實例。圖2D亦圖示每個時鐘緩衝器220-1至220-4的輸入和輸出處的邏輯狀態。在該實例中，時鐘路徑120的輸出在閒置模式下為高位準（亦即，邏輯一）。在該實例中，電晶體225-1、230-2、225-3和230-4在閒置模式中導通，電晶體230-1、225-2、230-3和225-4在閒置模式中關斷。在圖2D中，在閒置模式下導通的電晶體225-1、230-2、225-3和230-4以粗線示出。在閒置模式中導通的電晶體225-1、230-2、225-3和230-4在閒置模式中受壓，而在閒置模式下關斷的電晶體230-1、225-2、230-3和225-4在閒置模式下未受壓，這造成不對稱老化，其中在閒置模式下受壓的電晶體225-1、230-2、225-3和230-4比電晶體230-1、225-2、230-3和225-4老化得更快。
在該實例中，不對稱老化改變了在閒置模式下受壓的電晶體225-1、230-2、225-3和230-4的閾值電壓，從而造成時鐘路徑120的輸出處的上升沿延遲相對於時鐘路徑120的輸出處的下降沿延遲增加。上升沿延遲相對於下降沿延遲的增加造成時鐘路徑120中的工作週期移位。工作週期移位的實例在圖2E所示的時序圖中示出。在圖2E所示的實例中，具有50％工作週期的時鐘訊號250被輸入到活動模式中的時鐘路徑120。圖2E亦圖示在經由時鐘路徑120傳播之後在時鐘路徑120的輸出處的時鐘訊號270。時鐘路徑120將時鐘訊號250的上升沿延遲了延遲量T r，並在時鐘路徑120的輸出處將時鐘訊號250的下降沿延遲了延遲量T f。如圖2E所示，由於不對稱老化，上升沿的延遲T r比下降沿的延遲T f更長。在該實例中，上升沿的較長的延遲造成時鐘訊號270在時鐘訊號的輸出處的工作週期下降（亦即，造成工作週期小於50%）。
因此，閒置模式下的不對稱老化會造成隨時間的工作週期移位（即工作週期下降）。工作週期移位增加或減小工作週期，例如取決於時鐘路徑120的輸入在閒置模式下是停在低位準亦是高位準，及/或時鐘路徑120中的時鐘緩衝器的數量。工作週期移位會造成電路130中的時序問題。對於其中電路130包括時序邏輯的實例，工作週期移位可造成建立時間及/或保持時間違反。
為了解決由於不對稱老化造成的工作週期移位（即下降），系統可以採用工作週期校正。對此，圖3圖示根據某些態樣的具有工作週期校正的系統310的實例。在該實例中，系統310包括上文論述的時鐘產生器115、時鐘路徑120、電路130以及時鐘閘控電路140。對於工作週期校正，系統310亦包括工作週期監測器320、控制電路330以及工作週期調節器340。
工作週期監測器320具有輸入322和輸出324。在圖3的實例中，工作週期監測器320的輸入322耦合至時鐘路徑120的輸出。工作週期監測器320被配置為：在輸入322處接收時鐘訊號，量測與時鐘訊號的工作週期相關的時鐘訊號的一或多個參數，並在輸出324處輸出指示一或多個經量測的參數的量測訊號。下文根據某些態樣提供了經量測的參數的實例。工作週期監測器320亦可以被稱為工作週期偵測器、工作週期量測電路或其他術語。
工作週期調節器340具有時鐘輸入342、控制輸入346和時鐘輸出344。時鐘輸入342耦合至時鐘產生器115（例如，在活動模式下經由時鐘閘控電路140），並且時鐘輸出344耦合至時鐘路徑120的輸入。工作週期調節器340被配置為：在時鐘輸入342處接收時鐘訊號，並在控制輸入346處接收控制訊號。控制訊號由控制電路330提供，如下文進一步論述的。工作週期調節器340被配置為：基於控制訊號調節時鐘訊號的工作週期，並在輸出344處輸出經工作週期調節的時鐘訊號。工作週期調節器340亦可以被稱為時鐘整形器、工作週期移位器或其他術語。
控制電路330具有輸入332和輸出334。控制電路330的輸入332耦合至工作週期監測器320的輸出324，而控制電路330的輸出334耦合至工作週期調節器340的控制輸入346。控制電路330被配置為：經由輸入332從工作週期監測器320接收指示一或多個經量測的參數的量測訊號。如前述，一或多個經量測的參數與時鐘訊號在時鐘路徑120的輸出處的工作週期有關，並且因此向控制電路330提供關於時鐘訊號在時鐘路徑120的輸出處的工作週期的資訊。
控制電路330被配置為：基於一或多個經量測的參數決定時鐘訊號的工作週期校正，並且基於決定的工作週期校正來產生控制訊號。控制電路330將產生的控制訊號輸出到工作週期調節器340的控制輸入346，工作週期調節器340基於控制訊號來調節時鐘訊號的工作週期。控制訊號使工作週期調節器340在針對由時鐘路徑120造成的工作週期移位進行補償的方向上調節（即移位）時鐘訊號的工作週期。
因此，在該實例中，工作週期監測器320在時鐘路徑120的輸出處監測時鐘訊號的工作週期，並且控制電路330使工作週期調節器340基於監測到的工作週期來調節時鐘訊號的工作週期，以校正由時鐘路徑120造成的工作週期移位。在某些態樣，可以在每次啟動系統310時執行工作週期校正。
已經開發了各種電路來實現工作週期監測器320。在一種方式中，工作週期監測器320使用節拍頻率偵測來計算時鐘訊號由於時鐘路徑120中的老化（亦被稱為應力）而造成的工作週期移位。在該方式中，工作週期監測器320包括參考振盪器，其產生具有頻率F ref的參考訊號。工作週期監測器320使用計數器對參考訊號在一個節拍週期中的週期數量進行計數以產生計數值。一個節拍週期等於1/F beat，其中F beat是參考訊號頻率（即F ref）與時鐘訊號頻率之間的差值。為了決定時鐘訊號的工作週期由於老化而發生的移位，工作週期監測器320產生老化前的計數值和老化後的計數值。控制電路330隨後基於老化前的計數值、老化後的計數值、時鐘訊號的頻率以及時鐘路徑120在老化前的傳播延遲來計算工作週期的移位。
然而，這種方式有幾個缺點。首先，這種方式需要記憶體（例如，Efuse記憶體）來記錄老化前的計數值。此外，這種方式需要知道時鐘訊號的頻率來計算工作週期的移位。時鐘訊號的頻率可能無法準確獲知及/或跨製程角變化，這對控制電路330準確計算時鐘訊號的工作週期的移位的能力產生負面影響。
圖4A圖示根據某些態樣的包括示例性工作週期監測器420的系統410的實例，該工作週期監測器420克服了上文論述的工作週期監測器320的缺點中的一或多個。工作週期監測器420具有輸入422和輸出424。在圖4A所示的實例中，工作週期監測器420包括第一振盪器425、觸發器430（例如，D觸發器）、第一計數器440、第二計數器450和讀出電路460。第一振盪器425被配置為：產生以參考頻率F ref振盪的參考訊號，並且在第一振盪器425的輸出427處輸出該參考訊號。為此，第一振盪器425亦可以被稱為參考振盪器。下文根據某些態樣進一步論述了工作週期監測器420。
在該實例中，系統410亦包括時鐘路徑120、工作週期調節器340、控制電路330、電路130以及上文論述的時鐘產生器115。系統410亦包括第一選擇電路470、第二選擇電路480和第二振盪器465。第二振盪器465被配置為：產生具有接近參考頻率F ref的頻率的測試時鐘訊號，並且在第二振盪器465的輸出467處輸出測試時鐘訊號。例如，測試時鐘訊號的頻率可以在參考頻率F ref的5%以內（亦即，在0.95F ref和1.05F ref之間）。如下文進一步論述的，使測試時鐘訊號的頻率接近參考頻率提高了工作週期監測器420的解析度。第一振盪器425和第二振盪器465中的每一個皆可以用各自的環形振盪器或另一種類型的振盪器來實現。
第一選擇電路470具有耦合至時鐘產生器115的第一輸入472、耦合至第二振盪器465的輸出467的第二輸入474、耦合至工作週期調節器340的輸入342的輸出476，以及選擇輸入478。第一選擇電路470被配置為：在選擇輸入478處接收選擇訊號，基於選擇訊號選擇第一輸入472或第二輸入474，並將第一輸入472和第二輸入474中所選擇的一個耦合至輸出476。選擇訊號可以來自控制電路330或另一控制電路。第一選擇電路470可以用多工器來實現。
第二選擇電路480具有耦合至時鐘路徑120的輸入482、耦合至電路130的第一輸出484、耦合至工作週期監測器420的輸入422的第二輸出486、以及選擇輸入488。在該實例中，時鐘路徑120耦合在工作週期調節器340的輸出344和第二選擇電路480的輸入482之間。第二選擇電路480被配置為：在選擇輸入478處接收選擇訊號，基於選擇訊號選擇第一輸出484或第二輸出486，並且將輸入482耦合至第一輸出484和第二輸出486中所選擇的一個。
在圖4A的實例中，控制電路330的輸入332耦合至工作週期監測器420的輸出424。控制電路330的輸出334耦合至工作週期調節器340的控制輸入346，如上文參考圖3所論述的。儘管未在圖4A中明確示出，但控制電路330可以耦合至選擇電路470和480的選擇輸入478和488以控制選擇電路470和480的選擇。
選擇電路470和480允許系統410根據某些態樣在任務模式和測試模式之間切換。在任務模式中，控制電路330使第一選擇電路470選擇第一輸入472並使第二選擇電路480選擇第一輸出484。結果，第一選擇電路470將時鐘產生器115耦合至工作週期調節器340，並且第二選擇電路480將時鐘路徑120耦合至電路130。這允許由時鐘產生器115（例如，PLL）產生的時鐘訊號經由工作週期調節器340和時鐘路徑120傳播到電路130。如前述，工作週期調節器340可以調節時鐘訊號的工作週期以校正由於老化造成的時鐘路徑120中的工作週期移位。如下文進一步論述的，用於校正工作週期移位的工作週期調節是在測試模式中決定的。測試模式和任務模式亦可以分別被稱為第一模式和第二模式。
儘管未在圖4A中明確示出，但應瞭解，系統410可以在時鐘產生器115和電路130之間的一或多個位置處包括一或多個時鐘閘控電路（例如，時鐘閘控電路140）以在電路130不活動時閘控時鐘訊號。當電路活動時，一或多個時鐘閘控電路將時鐘訊號從時鐘產生器115傳遞到電路130。
在測試模式中，控制電路330使第一選擇電路470選擇第二輸入474並使第二選擇電路480選擇第二輸出486。結果，第一選擇電路470將第二振盪器465的輸出467耦合至工作週期調節器340，並且第二選擇電路480將時鐘路徑120耦合至工作週期監測器420的輸入422。這允許由第二振盪器465產生的測試時鐘訊號經由工作週期調節器340和時鐘路徑120傳播到工作週期監測器420的輸入422。由於測試時鐘訊號經由時鐘路徑120傳播到達工作週期監測器420，因此測試時鐘訊號的工作週期被時鐘路徑120移位。這允許控制電路330基於由工作週期監測器420對測試時鐘訊號的量測來決定由時鐘路徑120造成的工作週期移位，如下文進一步論述的。對於系統410包括一或多個時鐘閘控電路（未圖示）的實例，一或多個時鐘閘控電路可以在測試模式下傳遞測試時鐘訊號。
現在將根據某些態樣論述工作週期監測器420。在圖4A的實例中，觸發器430具有訊號輸入434（標記為「D」）、時鐘輸入432和輸出（標記為「Q」）。訊號輸入434亦可以被稱為D輸入或其他術語。訊號輸入434耦合至工作週期監測器420的輸入422，並且因此在測試模式中接收測試時鐘訊號。時鐘輸入432耦合至第一振盪器425的輸出427，並且因此從第一振盪器425接收參考訊號。
在某些態樣，觸發器430被配置為：鎖存參考訊號的每個上升沿（對於觸發器430的正邊沿觸發的實施方式）或參考訊號的每個下降沿（對於觸發器430的負沿觸發的實施方式）上的訊號輸入434處的測試時鐘訊號的邏輯狀態，並在輸出436處輸出鎖存的邏輯狀態。這造成觸發器430在輸出436處輸出訊號，該訊號具有的頻率近似等於參考訊號的頻率與測試時鐘訊號的頻率之間的差值。在某些態樣，測試時鐘訊號的頻率接近參考訊號的頻率（例如，在參考訊號頻率的5%以內）。如下文進一步論述的，使測試時鐘訊號的頻率接近參考訊號的頻率增加了工作週期監測器420的解析度。觸發器430的輸出訊號用於量測測試時鐘訊號的工作週期，如下文進一步論述的。
在圖4A的實例中，第一計數器440具有計數輸入442、計數輸出446和使能輸入444。計數輸入442耦合至第一振盪器425的輸出427並且因此從第一振盪器425接收參考訊號。使能輸入444耦合至觸發器430的輸出436並且因此接收觸發器430的輸出訊號。計數輸出446耦合至讀出電路460的第一輸入462。在某些態樣，第一計數器440被配置為：當使能輸入444處的輸出訊號為高位準（亦即，邏輯一）時對參考訊號的週期進行計數以產生計數值，並在計數輸出446處輸出計數值。例如，第一計數器440可以在使能輸入444為高位準（亦即，邏輯一）時在參考時鐘訊號的每個上升沿上使計數值遞增。如下文進一步論述的，來自第一計數器440的計數值用於量測測試時鐘訊號的高相位，其中高相位是其中在測試時鐘訊號的每個週期期間測試時鐘訊號為高位準的持續時間。
在圖4A的實例中，第二計數器450具有計數輸入452、計數輸出456和使能輸入454。計數輸入452耦合至第一振盪器425的輸出427並且因此從第一振盪器425接收參考訊號。使能輸入454耦合至觸發器430的輸出436並且因此接收觸發器430的輸出訊號。計數輸出456耦合至讀出電路460的第二輸入464。在某些態樣，第二計數器450被配置為：當使能輸入454處的輸出訊號為低位準（亦即，邏輯零）時對參考訊號的週期進行計數以產生計數值，並在計數輸出456處輸出計數值。例如，第二計數器450可以在使能輸入454為低位準（亦即，邏輯低）時在參考時鐘訊號的每個上升沿上使計數值遞增。如下文進一步論述的，來自第二計數器450的計數值用於量測測試時鐘訊號的低相位，其中低相位是其中在測試時鐘訊號的每個週期期間測試時鐘訊號為低位準的持續時間。下文參考圖4B論述了第二計數器450的替代實施方式。
現在將根據某些態樣參考圖5論述工作週期監測器420的示例性操作。圖5是示出觸發器430的測試時鐘訊號（標記為「Clk」）、參考訊號（標記為「Ref」）和輸出訊號（標記為「Q」）的實例的時序圖。在圖5的實例中，觸發器430是用正沿觸發的觸發器來實現的。然而，應當理解，本案內容不限於該實例，如下文所論述的。
在圖5所示的實例中，參考訊號的上升沿掃過測試時鐘訊號的高相位，在高相位中對於參考時鐘訊號的每個週期，參考訊號的上升沿相對於測試時鐘訊號的移位了ΔT，其中ΔT是測試時鐘訊號的週期（標記為「Tclk」）與參考訊號的週期（標記為「T ref」）之間的差。如圖5所示，當參考訊號的上升沿掃過測試時鐘訊號的高相位時，觸發器430的輸出訊號（標記為「Q」）為高位準。
在圖5的實例中，第一計數器440對參考時鐘訊號的週期的數量進行計數，其中觸發器430的輸出訊號為高位準，從而產生計數值M。因此，在該實例中，參考訊號的上升沿需要M個參考訊號週期來掃過測試時鐘訊號的高相位。由於對於參考時鐘訊號的每個週期，參考訊號的上升沿相對於測試時鐘訊號移位了ΔT，因此參考訊號的上升沿移位了M·ΔT以掃過測試時鐘訊號的高相位。因此，測試時鐘訊號的高相位近似等於M·ΔT。因此，來自第一計數器440的計數值M提供了對測試時鐘訊號的高相位的度量。如前述，高相位是在測試時鐘訊號的每個週期期間測試時鐘訊號為高位準的持續時間。高相位量測的解析度取決於移位ΔT的大小。移位ΔT越小，解析度越高。經由使測試時鐘訊號的頻率接近參考訊號的頻率來實現小的移位ΔT。
在圖5所示的實例中，參考訊號的上升沿亦掃過測試時鐘訊號的低相位，在低相位中對於參考時鐘訊號的每個週期，參考訊號的上升沿相對於測試時鐘訊號移位了ΔT。如圖5所示，當參考訊號的上升沿掃過測試時鐘訊號的低相位時，觸發器430的輸出訊號（標記為「Q」）為低位準。
在圖5的實例中，第二計數器450對參考時鐘訊號的週期的數量進行計數，其中觸發器430的輸出訊號為低位準，從而產生計數值N。因此，在該實例中，參考時鐘訊號的上升沿需要N個參考時鐘訊號週期來掃過測試時鐘訊號的低相位。由於對於參考時鐘訊號的每個週期，參考訊號的上升沿相對於測試時鐘訊號移位了ΔT，因此參考訊號的上升沿移位了N·ΔT以掃過測試時鐘訊號的低相位。因此，測試時鐘訊號的低相位近似等於N·ΔT。因此，來自第二計數器450的計數值N提供了對測試時鐘訊號的低相位的度量。如前述，低相位是在測試時鐘訊號的每個週期期間測試時鐘訊號為低位準的持續時間。低相位量測的解析度取決於移位ΔT的大小。移位ΔT越小，解析度越高。經由使測試時鐘訊號的頻率接近參考訊號的頻率來實現小的移位ΔT。
在圖5的實例中，觸發器430是用正沿觸發的觸發器來實現的。然而，應當理解，本案內容不限於該實例。在另一實例中，觸發器430可以是用負沿觸發的觸發器來實現的。在該實例中，第一計數器440經由對參考訊號的下降沿掃過測試時鐘訊號的高相位所花費的參考訊號的週期的數量進行計數來提供M計數值。此外，在該實例中，第二計數器450經由對參考訊號的下降沿掃過測試時鐘訊號的低相位所花費的參考訊號的週期的數量進行計數來提供N計數值。因此，觸發器430可以是上升沿觸發的或下降沿觸發的。
來自第一計數器440的計數值M和來自第二計數器450的計數值N可用於決定測試時鐘訊號的工作週期。測試時鐘訊號的工作週期由下式提供： （1） 其中T H是測試時鐘訊號的高相位，而T L是測試時鐘訊號的低相位。代入公式（1）中用於高相位的M·ΔT和用於低相位的N·ΔT，結果為： （2） 可以經由消去ΔT來簡化為以下公式： （3）。 因此，來自第一計數器440的計數值M和來自第二計數器450的計數值N能夠使測試時鐘訊號的工作週期被決定。在某些態樣，測試時鐘訊號的工作週期移位可以由下式提供： （4） 其中DC target是目標工作週期（例如，0.5）。在這些態樣，目標工作週期可以是時鐘路徑120的輸出處的期望工作週期。
在某些態樣，讀出電路460被配置為：經由輸入462和464接收來自第一計數器440的計數值M和來自第二計數器450的計數值N，並經由輸出424將計數值M和N輸出至控制電路330。控制電路330可以使用計數值M和N來估計由時鐘路徑120造成的工作週期移位並且決定工作週期移位的校正。由於測試時鐘訊號經由時鐘路徑120傳播以到達工作週期監測器420，因此測試時鐘訊號的工作週期在到達工作週期監測器420之前被時鐘路徑120移位。因此，使用計數值M和N量測的測試時鐘訊號的工作週期使控制電路330能夠決定對由時鐘路徑120造成的工作週期移位的合適校正（例如，基於公式（3）或（4））。控制電路330隨後可以基於決定的工作週期校正來產生控制訊號，並且將控制訊號輸出到工作週期調節器340的控制輸入346以執行校正。如前述，工作週期調節器340經由在對由時鐘路徑120造成的工作週期移位進行補償的方向上對時鐘訊號的工作週期進行移位來校正由時鐘路徑120造成的工作週期移位。例如，控制電路330可以使用計數值M和N（例如，基於公式（4））來估計由時鐘路徑120造成的工作週期移位，並且產生控制訊號，該控制訊號使工作週期調節器340對時鐘訊號應用相反的工作週期移位以校正由時鐘路徑120造成的工作週期移位。
工作週期監測器420具有一或多個優點。例如，工作週期監測器420不需要記錄老化前的計數值，並且因此去除了針對記憶體（例如Efuse記憶體）來儲存老化前的計數值的需要。此外，工作週期監測器420不需要準確知道測試時鐘訊號的頻率或參考訊號的頻率來計算測試時鐘訊號的工作週期。例如，如公式（3）所示，工作週期可以根據來自計數器440和450的計數值M和計數值N來決定。
在某些態樣，第一振盪器425和第二振盪器465以相似的結構實現並且整合在同一晶片上。例如，第一振盪器425和第二振盪器465中的每一個可以用環形振盪器、PLL等來實現。由於在該實例中第一振盪器425和第二振盪器465具有相似的結構並且整合在同一晶片上，因此測試時鐘訊號的頻率和參考訊號的頻率跨製程角以相似的方式受到影響。換言之，由於製程變化，參考訊號的頻率追蹤測試時鐘訊號的頻率中的變化。這允許參考訊號的頻率跨製程角保持接近於測試時鐘訊號的頻率以保持ΔT小並且跨越製程角維持工作週期監測器420的高解析度。
圖4B圖示根據某些態樣的用於產生計數值N的另一示例性實施方式。在該實例中，圖4A中的輸出436包括第一輸出436-1和第二輸出436-2，其中第一輸出436-1（標記為「Q」）耦合至第一計數器440的使能輸入444，而第二輸出436-2（標記為「Qb」）耦合至第二計數器450的使能輸入454。觸發器430在第一輸出436-1處輸出上文論述的輸出訊號，並在第二輸出436-2處輸出輸出訊號的反相（即補數）（亦即，輸出436-1和436-2是互補的）。在該實例中，第一計數器440的使能輸入444接收上文論述的輸出訊號，並且以上文參考圖4A論述的相同方式操作。
第二計數器450的使能輸入454接收反相輸出訊號。在該實例中，第二計數器450被配置為：在反相輸出訊號為高位準時對參考訊號的週期進行計數以產生計數值N。由於當輸出訊號（標記為「Q」）為低位準時反相輸出訊號（標記為「Qb」）為高位準，這等同於在輸出訊號（標記為「Q」）為低位準時對參考訊號的週期數量進行計數以產生計數值N。因此，該實例中的計數值N與圖4A中的實例中的計數值N相同。這在圖5中進行了說明，它表明在反相輸出訊號（標記為「Qb」）為高位準時對參考訊號的週期數量進行計數等同於在輸出訊號（標記為「Q」）為低位準時對參考訊號的週期數量進行計數。
應當理解，在替代實施方式中，當各自的使能輸入444和454為低位準而不是高位準時，圖4B中的第一計數器440和第二計數器450可以各自被啟用。在這種情況下，第一計數器440可以產生計數值N並且第二計數器450可以產生計數值M。因此，應當理解，本案內容不限於觸發器430以及用於產生計數值N和M的計數器440和450的特定實施方式。
圖6圖示根據某些態樣的讀出電路460的示例性實施方式。在該實例中，讀出電路460包括第一讀出鎖存器610和第二讀出鎖存器620。此外，在該實例中，讀出電路460具有耦合至工作週期監測器420的第一輸出424-1的第一輸出466-1，以及耦合至工作週期監測器420的第二輸出424-2的第二輸出466-2。輸出424-2和424-2耦合至控制電路330的輸入332。如下文進一步論述的，計數值M從第一輸出424-1輸出到控制電路330並且計數值N從第二輸出424-2輸出到控制電路330。讀出鎖存器610和620中的每一個可以用D觸發器或其他類型的鎖存器來實現。
第一讀出鎖存器610具有資料登錄614、時鐘輸入612和輸出616。資料登錄614耦合至第一計數器440的輸出446以接收計數值M。在某些態樣，計數值M是多位元的並且第一讀出鎖存器610是多位元鎖存器（亦即，能夠鎖存多位元值的鎖存器）。第一讀出鎖存器610的時鐘輸入612耦合至觸發器430的第一輸出436-1以接收觸發器430的輸出訊號（標記為「Q」）。
在操作中，第一讀出鎖存器610被配置為：在來自觸發器430的輸出訊號（標記為「Q」）的下降沿510上鎖存來自第一計數器440的輸出446的計數值M，作為圖5所示的內容的實例。如圖5所示，輸出訊號的下降沿510出現在輸出訊號從高位準轉變為低位準時。因此，經鎖存的計數值M表示在輸出訊號為高位準的時間期間由第一計數器440計數的參考週期的數量。第一讀出鎖存器610經由第一輸出466-1將經鎖存的計數值M輸出到控制電路330。
第二讀出鎖存器620具有資料登錄624、時鐘輸入622和輸出626。資料登錄624耦合至第二計數器450的輸出456以接收計數值N。在某些態樣，計數值N是多位元的，並且第二讀出鎖存器620是多位元鎖存器。第二讀出鎖存器620的時鐘輸入622耦合至觸發器430的第二輸出436-2以接收觸發器430的反相輸出訊號（標記為「Qb」）。
在操作中，第二讀出鎖存器620被配置為：在來自觸發器430的反相輸出訊號（標記為「Qb」）的下降沿520上鎖存來自第二計數器450的輸出456的計數值N，作為圖5所示的內容的實例。第二讀出鎖存器620經由第二輸出466-2將鎖存的計數值N輸出到控制電路330。
在圖6的實例中，第一讀出鎖存器610和第二讀出鎖存器620之每一者均為下降沿觸發的鎖存器（亦被稱為負沿觸發的鎖存器）。然而，應當理解，本案內容不限於該實例。
圖7圖示根據某些態樣的工作週期監測方法700。
在方塊710處，接收時鐘訊號和參考訊號。例如，時鐘訊號可以對應於來自第二振盪器465的測試時鐘訊號，並且參考訊號可以對應於來自第一振盪器425的參考訊號。在某些態樣，參考訊號是振盪訊號，並且時鐘訊號的頻率在參考訊號的頻率的百分之五以內。
在方塊720處，時鐘訊號被輸入到觸發器的訊號輸入。例如，時鐘訊號可以被輸入到觸發器430的訊號輸入434。訊號輸入434亦可以被稱為D輸入。
在方塊730處，參考訊號被輸入到觸發器的時鐘輸入。例如，參考訊號可以被輸入到觸發器430的時鐘輸入432。
在方塊740處，對其中觸發器的輸出為高位準的參考訊號的週期數量進行計數以產生第一計數值。例如，第一計數器440可以對其中觸發器的輸出為高位準的參考訊號的週期數量進行計數。第一計數值可以對應於計數值M。觸發器的輸出可以對應於觸發器430的輸出436。
在方塊750處，對其中觸發器的輸出為低位準的參考訊號的週期數量進行計數以產生第二計數值。例如，第二計數器450可以對其中觸發器的輸出為低位準的參考訊號的週期數量進行計數。第二計數值可以對應於計數值N。
在某些態樣，基於第一計數值和第二計數值來決定時鐘訊號的工作週期。例如，控制電路330可以基於公式（3）來決定工作週期。
在某些態樣，可以基於決定的工作週期來控制工作週期調節器的工作週期移位。例如，工作週期調節器可以對應於工作週期調節器340，而工作週期調節器的工作週期移位可以由控制電路330基於決定的工作週期來控制。
在某些態樣，觸發器的輸出包括第一輸出和第二輸出，其中第一輸出和第二輸出是互補的。例如，第一輸出可以對應於第一輸出436-1並且第二輸出可以對應於第二輸出436-2。在這些態樣，對其中觸發器的輸出為高位準的參考訊號的週期數量進行計數可以包括：對其中觸發器的第一輸出為高位準或低位準的參考訊號的週期數量進行計數，並且對其中觸發器的輸出為低位準的參考訊號的週期數量進行計數可以包括：對其中觸發器的第二輸出為高位準或低位準的參考訊號的週期數量進行計數。
應當理解，本文揭示的輸出可以包括單個輸出或多個並行輸出。例如，計數器440和450之每一者計數器的計數輸出446和456可以包括單個串列輸出或多個並行輸出（例如，用於並行輸出相應計數值的位元）。類似地，本文揭示的輸入可以包括單個輸入或多個並行輸入。
控制電路330可以用通用處理器、數位訊號處理器（DSP）、特殊應用積體電路 （ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、個別硬體部件（例如，邏輯閘）或者被設計用於執行本文中描述的功能的上述各項的任何組合來實施。處理器可以經由執行包括用於執行這些功能的代碼的軟體來執行本文中描述的功能。軟體可以儲存在電腦可讀取儲存媒體上，該電腦可讀取儲存媒體例如RAM、ROM、EEPROM、光碟及/或磁碟。
在下列編號的條款中描述了實施方式實例：
1、一種系統，包括：
一種工作週期監測器，包括：
第一振盪器，其具有輸出；
觸發器，其具有訊號輸入、時鐘輸入以及輸出，其中該訊號輸入耦合至該工作週期監測器的輸入，並且該時鐘輸入耦合至該第一振盪器的該輸出；
第一計數器，其具有計數輸入、使能輸入以及計數輸出，其中該第一計數器的該計數輸入耦合至該第一振盪器的該輸出，並且該第一計數器的該使能輸入耦合至該觸發器的該輸出；及
第二計數器，其具有計數輸入、使能輸入以及計數輸出，其中該第二計數器的該計數輸入耦合至該第一振盪器的該輸出，並且該第二計數器的該使能輸入耦合至該觸發器的該輸出。
2、根據條款1之系統，其中：
當該第一計數器的該使能輸入為高位準時，該第一計數器被啟用；及
當該第二計數器的該使能輸入為低位準時，該第二計數器被啟用。
3、根據條款1之系統，其中：
該觸發器的該輸出包括第一輸出和第二輸出，其中該第一輸出和該第二輸出是互補的；
該第一計數器的該使能輸入耦合至該觸發器的該第一輸出；並且
該第二計數器的該使能輸入耦合至該觸發器的該第二輸出。
4、根據條款3之系統，其中：
當該第一計數器的該使能輸入為高位準時，該第一計數器被啟用；及
當該第二計數器的該使能輸入為高位準時，該第二計數器被啟用。
5、根據條款3之系統，其中：
當該第一計數器的該使能輸入為低位準時，該第一計數器被啟用；及
當該第二計數器的該使能輸入為低位準時，該第二計數器被啟用。
6、根據條款1至5中任一條款所述的系統，其中該工作週期監測器亦包括讀出電路，該讀出電路耦合至該第一計數器的該計數輸出和該第二計數器的該計數輸出。
7、根據條款6之系統，其中該讀出電路包括：
第一讀出鎖存器，其具有資料登錄、時鐘輸入和輸出，其中該第一讀出鎖存器的該資料登錄耦合至該第一計數器的該計數輸出，該第一讀出鎖存器的該時鐘輸入耦合至該觸發器的該輸出，並且該第一讀出鎖存器的該輸出耦合至該工作週期監測器的第一輸出；及
第二讀出鎖存器，其具有資料登錄、時鐘輸入和輸出，其中該第二讀出鎖存器的該資料登錄耦合至該第二計數器的該計數輸出，該第二讀出鎖存器的該時鐘輸入耦合至該觸發器的該輸出，並且該第二讀出鎖存器的該輸出耦合至該工作週期監測器的第二輸出。
8、根據條款7之系統，其中：
該觸發器的該輸出包括第一輸出和第二輸出，其中該第一輸出和該第二輸出是互補的；
該第一讀出鎖存器的該時鐘輸入耦合至該觸發器的該第一輸出；並且
該第二讀出鎖存器器的該時鐘輸入耦合至該觸發器的該第二輸出。
9、根據條款1至8中任一條款所述的系統，亦包括：
第二振盪器，其具有輸出；及
時鐘路徑，其耦合在該第二振盪器的該輸出和該工作週期監測器的該輸入之間。
10、根據條款9之系統，其中該時鐘路徑包括串聯耦合的時鐘緩衝器。
11、根據條款9或10之系統，其中該第二振盪器的頻率在該第一振盪器的頻率的百分之五以內。
12、根據條款9至11中任一條款所述的系統，亦包括耦合在該第二振盪器的該輸出和該時鐘路徑之間的工作週期調節器。
13、根據條款12之系統，亦包括耦合在該工作週期監測器和該工作週期調節器之間的控制電路。
14、根據條款1至8中任一條款所述的系統，亦包括：
第二振盪器，其具有輸出；
時鐘產生器；
第一選擇電路，其具有第一輸入、第二輸入和輸出，其中該第一輸入耦合至該第二振盪器的該輸出，而該第二輸入耦合至該時鐘產生器；
第二選擇電路，其具有輸入、第一輸出和第二輸出，其中該第一輸出耦合至該工作週期監測器的該輸入，並且該第二輸出耦合至以下各項中的至少一項：時序邏輯、處理器和記憶體；及
時鐘路徑，其耦合在該第一選擇電路的該輸出和該第二選擇電路的該輸入之間。
15、根據條款14之系統，其中該第二振盪器的頻率在該第一振盪器的頻率的百分之五以內。
16、根據條款14或15之系統，亦包括耦合在該第一選擇電路的該輸出和該時鐘路徑之間的工作週期調節器。
17、根據條款16之系統，亦包括耦合在該工作週期監測器和該工作週期調節器之間的控制電路。
18、根據條款14至17中任一條款所述的系統，其中：
在第一模式中，該第一選擇電路被配置為選擇該第一輸入，並且該第二選擇電路被配置為選擇該第一輸出；及
在第二模式中，該第一選擇電路被配置為選擇該第二輸入，並且該第二選擇電路被配置為選擇該第二輸出。
19、一種工作週期監測的方法，包括：
接收時鐘訊號和參考訊號；
將該時鐘訊號輸入到觸發器的訊號輸入；
將該參考訊號輸入到該觸發器的時鐘輸入；
對其中該觸發器的輸出為高位準的該參考訊號的週期數量進行計數以產生第一計數值；及
對其中該觸發器的該輸出為低位準的該參考訊號的週期數量進行計數以產生第二計數值。
20、根據條款19之方法，其中該參考訊號是振盪訊號，並且該時鐘訊號的頻率在該參考訊號的頻率的百分之五以內。
21、根據條款19或20之方法，亦包括：基於該第一計數值和該第二計數值來決定該時鐘訊號的工作週期。
22、根據條款21之方法，亦包括：基於所決定的工作週期來控制工作週期調節器的工作週期移位。
23、根據條款22之方法，其中：
接收該時鐘訊號包括：接收來自時鐘路徑的輸出的時鐘訊號；並且
該工作週期調節器耦合至該時鐘路徑的輸入。
24、根據條款19至23中任一條款所述的方法，其中：
該觸發器的該輸出包括第一輸出和第二輸出；
該第一輸出和該第二輸出是互補的；
對其中該觸發器的該輸出為高位準的該參考訊號的該週期數量進行計數包括：對其中該觸發器的該第一輸出為高位準或低位準的該參考訊號的該週期數量進行計數；及
對其中該觸發器的該輸出為低位準的該參考訊號的該週期數量進行計數包括：對其中該觸發器的該第二輸出為高位準或低位準的該參考訊號的該週期數量進行計數。
在本案內容中，「示例性的」一詞用於表示「用作實例、例子或說明」。在本文中被描述為「示例性的」的任何實現或態樣不一定被解釋為比其他態樣優選的或者更有優勢的。同樣地，術語「態樣」並不要求本案內容的所有態樣包括所論述的特徵、優點或操作模式。在本文中使用術語「耦合的」來代表兩個結構之間的直接或間接電耦合。
為了使本發明所屬領域中任何具有通常知識者能夠實現或使用本案內容，在前面提供了對本案內容的描述。對於本發明所屬領域中具有通常知識者而言，對本案內容的各種修改將是顯而易見的，並且在不背離本案內容的精神或範疇的前提下，本文中定義的整體原理可適用於其他變型。因此，本案內容並非意欲受限於本文中所描述的實例，而是符合與本文中所揭示的原理和新穎特徵相一致的最廣範疇。
110:系統 115:時鐘產生器 120:時鐘路徑 130:電路 140:時鐘閘控電路 220-1:時鐘緩衝器 220-2:時鐘緩衝器 220-3:時鐘緩衝器 220-4:時鐘緩衝器 225-1:電晶體 225-2:電晶體 225-3:電晶體 225-4:電晶體 230-1:電晶體 230-2:電晶體 230-3:電晶體 230-4:電晶體 250:時鐘訊號 260:時鐘訊號 270:時鐘訊號 310:系統 320:工作週期監測器 322:輸入 324:輸出 330:控制電路 332:輸入 334:輸出 340:工作週期調節器 342:輸入 344:輸出 346:控制輸入 410:控制輸入 420:工作週期監測器 422:輸入 424:輸出 424-1:輸出 424-2:輸出 425:第一振盪器 427:輸出 430:觸發器 432:時鐘輸入 434:訊號輸入 436:輸出 436-1:第一輸出 436-2:第二輸出 440:第一計數器 442:計數輸入 444:使能輸入 446:計數輸出 450:第二計數器 452:計數輸入 454:使能輸入 456:計數輸出 460:讀出電路 462:第一輸入 464:第二輸入 465:第二振盪器 466:輸出 466-1:第一輸出 466-2:第二輸出 467:輸出 470:第一選擇電路 472:第一輸入 474:第二輸入 476:輸出 478:選擇輸入 480:第二選擇電路 482:輸入 484:第一輸出 486:第二輸出 488:選擇輸入 510:下降沿 520:下降沿 610:第一讀出鎖存器 612:時鐘輸入 614:資料登錄 616:輸出 620:第二讀出鎖存器 622:時鐘輸入 624:資料登錄 626:輸出 700:工作週期監測方法 710:方塊 720:方塊 730:方塊 740:方塊 750:方塊 Clk:測試時鐘訊號 Q:輸出訊號 Qb:反相輸出訊號 Ref:參考訊號 T clk:測試時鐘訊號的週期 T f:延遲量 T r:延遲量 T ref:參考訊號的週期
圖1圖示根據本案內容的某些態樣的包括時鐘產生器、時鐘路徑和電路的系統的實例。
圖2A圖示根據本案內容的某些態樣的包括時鐘緩衝器的時鐘路徑的實例。
圖2B圖示根據本案內容的某些態樣的、時鐘路徑的輸入在閒置模式下停在低位準的實例。
圖2C是圖示根據本案內容的某些態樣的、由於不對稱老化造成的時鐘路徑中的工作週期移位的實例的時序圖。
圖2D圖示根據本案內容的某些態樣的、時鐘路徑的輸入在閒置模式下停在高位準的實例。
圖2E是圖示根據本案內容的某些態樣的、由於不對稱老化造成的時鐘路徑中的工作週期移位的另一實例的時序圖。
圖3圖示根據本案內容的某些態樣的具有工作週期校正的系統的實例。
圖4A圖示根據本案內容的某些態樣的工作週期監測器的實例。
圖4B圖示根據本案內容的某些態樣的工作週期監測器的另一實例。
圖5是圖示根據本案內容的某些態樣的工作週期監測器的示例性操作的時序圖。
圖6圖示根據本案內容的某些態樣的讀出電路的示例性實施方式。
圖7是圖示根據本案內容的某些態樣的工作週期監測的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
115:時鐘產生器
120:時鐘路徑
330:控制電路
332:輸入
334:輸出
340:工作週期調節器
342:輸入
344:輸出
346:控制輸入
410:控制輸入
420:工作週期監測器
422:輸入
424:輸出
425:第一振盪器
427:輸出
430:觸發器
432:時鐘輸入
434:訊號輸入
436:輸出
440:第一計數器
442:計數輸入
444:使能輸入
446:計數輸出
450:第二計數器
452:計數輸入
454:使能輸入
456:計數輸出
460:讀出電路
462:第一輸入
464:第二輸入
465:第二振盪器
466:輸出
467:輸出
470:第一選擇電路
472:第一輸入
474:第二輸入
476:輸出
478:選擇輸入
480:第二選擇電路
482:輸入
484:第一輸出
486:第二輸出
488:選擇輸入

Claims (24)

  1. 一種系統，包括： 一工作週期監測器，包括： 一第一振盪器，其具有一輸出； 一觸發器，其具有一訊號輸入、一時鐘輸入以及一輸出，其中該訊號輸入耦合至該工作週期監測器的一輸入，並且該時鐘輸入耦合至該第一振盪器的該輸出； 一第一計數器，其具有一計數輸入、一使能輸入以及一計數輸出，其中該第一計數器的該計數輸入耦合至該第一振盪器的該輸出，並且該第一計數器的該使能輸入耦合至該觸發器的該輸出；及 一第二計數器，其具有一計數輸入、一使能輸入以及一計數輸出，其中該第二計數器的該計數輸入耦合至該第一振盪器的該輸出，並且該第二計數器的該使能輸入耦合至該觸發器的該輸出。
  2. 根據請求項1之系統，其中： 當該第一計數器的該使能輸入為高位準時，該第一計數器被啟用；及 當該第二計數器的該使能輸入為低位準時，該第二計數器被啟用。
  3. 根據請求項1之系統，其中： 該觸發器的該輸出包括一第一輸出和一第二輸出，其中該第一輸出和該第二輸出是互補的； 該第一計數器的該使能輸入耦合至該觸發器的該第一輸出；並且 該第二計數器的該使能輸入耦合至該觸發器的該第二輸出。
  4. 根據請求項3之系統，其中： 當該第一計數器的該使能輸入為高位準時，該第一計數器被啟用；及 當該第二計數器的該使能輸入為高位準時，該第二計數器被啟用。
  5. 根據請求項3之系統，其中： 當該第一計數器的該使能輸入為低位準時，該第一計數器被啟用；及 當該第二計數器的該使能輸入為低位準時，該第二計數器被啟用。
  6. 根據請求項1之系統，其中該工作週期監測器亦包括一讀出電路，該讀出電路耦合至該第一計數器的該計數輸出和該第二計數器的該計數輸出。
  7. 根據請求項6之系統，其中該讀出電路包括： 一第一讀出鎖存器，其具有一資料登錄、一時鐘輸入和一輸出，其中該第一讀出鎖存器的該資料登錄耦合至該第一計數器的該計數輸出，該第一讀出鎖存器的該時鐘輸入耦合至該觸發器的該輸出，並且該第一讀出鎖存器的該輸出耦合至該工作週期監測器的一第一輸出；及 一第二讀出鎖存器，其具有一資料登錄、一時鐘輸入和一輸出，其中該第二讀出鎖存器的該資料登錄耦合至該第二計數器的該計數輸出，該第二讀出鎖存器的該時鐘輸入耦合至該觸發器的該輸出，並且該第二讀出鎖存器的該輸出耦合至該工作週期監測器的一第二輸出。
  8. 根據請求項7之系統，其中： 該觸發器的該輸出包括一第一輸出和一第二輸出，其中該第一輸出和該第二輸出是互補的； 該第一讀出鎖存器的該時鐘輸入耦合至該觸發器的該第一輸出；並且 該第二讀出鎖存器的該時鐘輸入耦合至該觸發器的該第二輸出。
  9. 根據請求項1之系統，亦包括： 一第二振盪器，其具有一輸出；及 一時鐘路徑，其耦合在該第二振盪器的該輸出和該工作週期監測器的該輸入之間。
  10. 根據請求項9之系統，其中該時鐘路徑包括串聯耦合的時鐘緩衝器。
  11. 根據請求項9之系統，其中該第二振盪器的一頻率在該第一振盪器的一頻率的百分之五以內。
  12. 根據請求項9之系統，亦包括耦合在該第二振盪器的該輸出和該時鐘路徑之間的一工作週期調節器。
  13. 根據請求項12之系統，亦包括耦合在該工作週期監測器和該工作週期調節器之間的一控制電路。
  14. 根據請求項1之系統，亦包括： 一第二振盪器，其具有一輸出； 一時鐘產生器； 一第一選擇電路，其具有一第一輸入、一第二輸入和一輸出，其中該第一輸入耦合至該第二振盪器的該輸出，而該第二輸入耦合至該時鐘產生器； 一第二選擇電路，其具有一輸入、一第一輸出和一第二輸出，其中該第一輸出耦合至該工作週期監測器的該輸入，並且該第二輸出耦合至以下各項中的至少一項：時序邏輯、一處理器和一記憶體；及 一時鐘路徑，其耦合在該第一選擇電路的該輸出和該第二選擇電路的該輸入之間。
  15. 根據請求項14之系統，其中該第二振盪器的一頻率在該第一振盪器的一頻率的百分之五以內。
  16. 根據請求項14之系統，亦包括耦合在該第一選擇電路的該輸出和該時鐘路徑之間的一工作週期調節器。
  17. 根據請求項16之系統，亦包括耦合在該工作週期監測器和該工作週期調節器之間的一控制電路。
  18. 根據請求項14之系統，其中： 在一第一模式中，該第一選擇電路被配置為選擇該第一輸入，並且該第二選擇電路被配置為選擇該第一輸出；及 在一第二模式中，該第一選擇電路被配置為選擇該第二輸入，並且該第二選擇電路被配置為選擇該第二輸出。
  19. 一種工作週期監測的方法，包括以下步驟： 一接收時鐘訊號和一參考訊號； 將該時鐘訊號輸入到一觸發器的一訊號輸入； 將該參考訊號輸入到該觸發器的一時鐘輸入； 對其中該觸發器的一輸出為高位準的該參考訊號的一週期數量進行計數以產生一第一計數值；及 對其中該觸發器的該輸出為低位準的該參考訊號的一週期數量進行計數以產生一第二計數值。
  20. 根據請求項19之方法，其中該參考訊號是一振盪訊號，並且該時鐘訊號的一頻率在該參考訊號的一頻率的百分之五以內。
  21. 根據請求項19之方法，亦包括以下步驟：基於該第一計數值和該第二計數值來決定該時鐘訊號的一工作週期。
  22. 根據請求項21之方法，亦包括以下步驟：基於所決定的工作週期來控制工作週期調節器的一工作週期移位。
  23. 根據請求項22之方法，其中 接收該時鐘訊號包括：接收來自一時鐘路徑的一輸出的時鐘訊號；並且 該工作週期調節器耦合至該時鐘路徑的一輸入。
  24. 根據請求項19之方法，其中 該觸發器的該輸出包括一第一輸出和一第二輸出； 該第一輸出和該第二輸出是互補的； 對其中該觸發器的該輸出為高位準的該參考訊號的該週期數量進行計數包括：對其中該觸發器的該第一輸出為高位準或低位準的該參考訊號的該週期數量進行計數；及 對其中該觸發器的該輸出為低位準的該參考訊號的該週期數量進行計數包括：對其中該觸發器的該第二輸出為高位準或低位準的該參考訊號的該週期數量進行計數。
TW112104419A 2022-02-22 2023-02-08 針對關鍵路徑工作週期和延遲下降的動態老化監測和校正 TW202347961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/652,092 2022-02-22
US17/652,092 US11533045B1 (en) 2022-02-22 2022-02-22 Dynamic aging monitor and correction for critical path duty cycle and delay degradation

Publications (1)

Publication Number Publication Date
TW202347961A true TW202347961A (zh) 2023-12-01

Family

ID=84492513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104419A TW202347961A (zh) 2022-02-22 2023-02-08 針對關鍵路徑工作週期和延遲下降的動態老化監測和校正

Country Status (3)

Country Link
US (1) US11533045B1 (zh)
TW (1) TW202347961A (zh)
WO (1) WO2023164368A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973506B2 (en) * 2022-06-21 2024-04-30 Micron Technology, Inc. Semiconductor device having duty-cycle corrector

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559514A (en) * 1993-04-27 1996-09-24 Analog Devices, Inc. Analog-to-digital converter with sigma-delta duty cycle encoded output
US6788120B1 (en) * 2003-06-11 2004-09-07 Xilinx, Inc. Counter-based duty cycle correction systems and methods
US7667513B2 (en) * 2004-11-12 2010-02-23 International Business Machines Corporation Digital duty cycle corrector
US7535278B1 (en) * 2007-03-13 2009-05-19 Xilinx, Inc. Circuits and methods of using parallel counter controlled delay lines to generate a clock signal
US9207209B2 (en) * 2011-12-14 2015-12-08 Microchip Technology Incorporated Method and apparatus for detecting smoke in an ion chamber
US10241537B2 (en) * 2017-06-14 2019-03-26 Apple Inc. Digital on-chip duty cycle monitoring device
US10707842B2 (en) * 2017-10-23 2020-07-07 Texas Instruments Incorporated Pulse width modulation technique with time-ratio duty cycle computation

Also Published As

Publication number Publication date
US11533045B1 (en) 2022-12-20
WO2023164368A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US11424736B1 (en) Adaptive clock duty-cycle controller
US10615810B2 (en) Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator
US9564911B2 (en) Integrated circuit having a multiplying injection-locked oscillator
TWI548886B (zh) 老化偵測電路及其方法
US9500534B2 (en) Ring oscillator pulse width modulation circuitry with programmable delay circuitry
KR101184137B1 (ko) 클럭 변환 회로 및 이를 이용한 시험 장치
US7400160B2 (en) Semiconductor integrated circuit device, measurement method therefore and measurement system for measuring AC characteristics thereof
US11855645B2 (en) Adaptive clock duty-cycle controller
KR101270341B1 (ko) 저전력 비동기식 카운터 및 방법
KR100654003B1 (ko) 반도체 장치의 셀프 리프레쉬 주기 측정회로
US10613141B2 (en) Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor devices including the same
Saneyoshi et al. A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect
TW202347961A (zh) 針對關鍵路徑工作週期和延遲下降的動態老化監測和校正
US11398812B1 (en) Adaptive clock duty-cycle controller
US11689203B1 (en) Method and apparatus for symmetric aging of clock trees
CN110198162B (zh) 包括时钟发生电路的半导体器件
JP2005252447A (ja) ロック検出回路、ロック検出方法
US11139802B1 (en) Sequential based ring oscillator
JP5171442B2 (ja) マルチストローブ回路および試験装置
KR100808578B1 (ko) 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
US7977995B2 (en) Configurable pulse generator
JP2003243981A (ja) 位相比較器
JP2003163591A (ja) 半導体集積回路とそのジッタ測定方法
JP2006343345A (ja) 半導体集積回路とそのジッタ測定方法