TW202341366A - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TW202341366A
TW202341366A TW112105533A TW112105533A TW202341366A TW 202341366 A TW202341366 A TW 202341366A TW 112105533 A TW112105533 A TW 112105533A TW 112105533 A TW112105533 A TW 112105533A TW 202341366 A TW202341366 A TW 202341366A
Authority
TW
Taiwan
Prior art keywords
boundary
die stack
die
base structure
semiconductor package
Prior art date
Application number
TW112105533A
Other languages
English (en)
Other versions
TWI834497B (zh
Inventor
張任遠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202341366A publication Critical patent/TW202341366A/zh
Application granted granted Critical
Publication of TWI834497B publication Critical patent/TWI834497B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

提供一種半導體封裝。半導體封裝包括：中介層；系統整合晶片晶粒堆疊，接合至中介層的頂表面，系統整合晶片晶粒堆疊包含接合在一起的兩個或更多個晶粒；及複數個晶片，接合至中介層的頂表面。在第一方向上，系統整合晶片晶粒堆疊的第一邊界與複數個晶片中的鄰近晶片的邊界之間的第一橫向距離大於第一臨限值距離。

Description

包括系統整合晶片晶粒堆疊的半導體封裝
本揭露的實施例大體上係關於半導體封裝，且更特定而言，係關於用於包括晶粒堆疊的半導體封裝的設計規則檢查。
近年來，歸因於各種電子元件(例如電晶體、二極體、電阻器、電容器等)的整合密度不斷提高，半導體行業經歷快速增長。在很大程度上，整合密度的提高由最小特徵大小的迭代減小引起，這種情況允許將更多元件整合至給定區域中。
這些連續縮放的電子元件需要比先前的封裝佔用更少面積的更小的封裝。例示性封裝類型包括四方扁平封裝(quad flat pack，QFP)、針柵陣列(pin grid array，PGA)、球柵陣列(ball grid array，BGA)、覆晶(flip chip，FC)、三維積體電路 (three-dimensional integrated circuit，3D IC)、晶圓級封裝(wafer-level package，WLP)及堆疊封裝(package on package，PoP)裝置。例如，前段3D IC晶片間堆疊技術用於重新整合自系統晶片(System on Chip，SoC)分區的小晶片。所得積體晶片在系統效能方面優於原始SoC。所得積體晶片亦提供整合額外系統功能性的靈活性。如3D晶片間堆疊技術的那些進階封裝技術的優點包括提高的整合密度、較快的速度及較高的帶寬，此係因為堆疊晶片之間的互連長度減少。然而，對於進階封裝技術而言，存在相當多的挑戰需要處理。
無
以下揭露內容提供用於實施所提供的主題的不同特徵的許多不同的實施例或實例。下文描述元件及配置的特定實例以簡化本揭露。當然，這些特定實例僅為實例，而不旨在進行限制。例如，在以下描述中第一特徵在第二特徵上方或上的形成可以包括第一特徵及第二特徵直接接觸地形成的實施例，且亦可以包括額外特徵可以形成於第一特徵與第二特徵之間以使得第一特徵及第二特徵可以不直接接觸的實施例。另外，本揭露可以在各種實例中重複附圖標記及/或字母。此重複係出於簡單及清楚的目的，且其本身並不指示所論述的各種實施例及/或組態之間的關係。
另外，為了便於描述，本文中可以使用空間相對術語(諸如「在...之下」、「在...下方」、「底部」、「在...上方」、「上部」及其類似者)，以描述如圖式中所圖示的一個部件或特徵與另一部件或特徵的關係。除在圖式中所描繪的定向之外，空間相對術語亦旨在涵蓋裝置在使用或操作中的不同定向。設備可以以其他方式定向(旋轉90度或處於其他定向)，且因此可以相應地解釋本文中所使用的空間相對描述詞。
描述本揭露的一些實施例。可以在這些實施例中所描述的階段之前、期間及/或之後提供額外操作。針對不同的實施例，可以置換或消除所描述的一些階段。針對不同的實施例，可以置換或消除下文所描述的一些特徵，且可以添加額外特徵。儘管一些實施例用以特定順序執行的操作來論述，但這些操作可以以另一邏輯順序來執行。
封裝技術曾經被認為僅為後段製程，幾乎為一種不便。時代已經改變。在過去的十年中，計算工作負載的發展可能比先前四十年的發展更多。雲計算、巨量資料分析、人工智慧(artificial intelligence，AI)、神經網路訓練、AI推理、進階智慧手機上的行動計算及甚至自動駕駛汽車皆在推動計算的發展。現代工作負載將封裝技術帶至創新的前沿，且其對產品的效能、功能及成本至關重要。這些現代工作負載推動產品設計採用更全面的方法以在系統級別進行最佳化。
基板上晶圓上晶片(Chip-on-Wafer-on-Substrate，CoWoS)為晶圓級多晶片封裝技術。CoWoS為在矽中介層上並排併入多個晶片以便實現較佳互連密度及效能的封裝技術。單獨晶片通過例如矽中介層上的微凸塊接合，形成晶圓上晶片(chip-on-wafer，CoW)結構。隨後，CoW結構變得更薄，使得暴露矽通孔(through-silicon-via，TSV)，隨後形成凸塊(例如，C4凸塊)及單體化。隨後將CoW結構接合至形成CoWoS結構的封裝基板。由於多個晶片或晶粒通常以並排方式併入，因此 CoWoS被認為係2.5維(2.5-dimensional，2.5D)晶圓級封裝技術。
另一方面，在CoWoS結構中接合至中介層的那些多個晶片可以各自包括具有多層、多晶片大小及多功能的堆疊晶粒或小晶片(即，模組晶粒)。在一種實施方式中，堆疊晶粒使用混合接合(hybrid bonding，HB)接合在一起。混合接合為在進階封裝中使用介電接合層及金屬對金屬互連兩者來堆疊及接合晶粒的製程。由於沒有使用如微凸塊的凸塊，因此混合接合被認為係無凸塊接合技術。混合接合可以提供提高的整合密度、較快的速度及較高的帶寬。除晶粒對晶粒接合之外，混合接合亦可以用於晶圓對晶圓接合及晶粒對晶圓接合。在另一實施方式中，堆疊晶粒使用熔合接合來接合在一起。
以超高密度垂直堆疊(通常使用混合接合)為特徵的堆疊晶粒有時被稱為系統整合晶片(System on Integrated Chip，SoIC)技術。SoIC技術可以實現高效能、低功率及最小電阻-電感-電容(resistance-inductance-capacitance，RLC)。SoIC技術將自系統晶片(System on Chip，SoC)劃分的主動及被動晶片整合至新的積體SoC系統中，該積體SoC系統在電氣上與原生SoC相同，以實現較佳形狀因數及效能。因此，使用混合接合來接合在一起的晶粒堆疊有時稱為SoIC晶粒堆疊(「SoIC晶粒堆疊」及「晶粒堆疊」在整個揭露中可互換使用)。
由於使用混合接合或熔合接合來接合SoIC晶粒堆疊，因此兩個晶粒之間的介面處的接合力可能不如其他接合技術的接合力強。因此，當受到外部衝擊時，兩個晶粒之間的堆疊介面可能部分或甚至完全變松，且接合晶粒可能彼此分離。這種現象有時亦稱為晶片分層。晶片分層將導致兩個晶粒之間的開路或有缺陷的結構。
根據本揭露的一些態樣，提供用於SoIC晶粒堆疊的各種半導體封裝及設計規則檢查方法。獲得SoIC晶粒堆疊資料。SoIC晶粒堆疊資料係關於SoIC晶粒堆疊的資訊且可以包含以下態樣中的一者或多者：(i)接合在一起的晶粒數目；(ii)每一晶粒的尺寸；(iii)所使用的接合技術(例如混合接合、熔合接合等)；(iv) SoIC晶粒堆疊的尺寸；及(v) SoIC晶粒堆疊與半導體封裝之間的空間關係。
SoIC晶粒堆疊與半導體封裝之間的空間關係可以包括以下參數中的一者或多者：(i)在第一方向上SoIC晶粒堆疊的第一邊界與鄰近晶片的邊界之間的第一橫向距離；(ii)在第一方向上SoIC晶粒堆疊的第二邊界與中介層的邊界之間的第二橫向距離；(iii)在第一方向上SoIC晶粒堆疊的第二邊界與第一封裝基板的邊界之間的第三橫向距離；及(iv)在第一方向上SoIC晶粒堆疊的第二邊界與第二封裝基板的邊界之間的第四橫向距離。在SoIC晶粒堆疊的設計規則檢查期間，確定第一橫向距離是否大於第一臨限值距離，第二橫向距離是否大於第二臨限值距離，第三橫向距離是否大於第三閾值距離，第四橫向距離是否等於或大於第四臨限值距離。若滿足所有這些單獨的規則，則SoIC晶粒 通過設計規則檢查。否則，SoIC晶粒堆疊未能通過設計規則檢查，且可以相應地產生設計規則違規報告。
藉由將第一橫向距離、第二橫向距離、第三橫向距離及第四橫向距離設置為大於某些臨限值，與鄰近元件或外部元件發生碰撞的機會顯著降低，從而防止晶片層壓的發生。這些橫向距離、對應的臨限值距離、設計規則檢查的方法的細節將在下文參考第1圖至第9圖進行描述。
第1圖為說明根據一些實施例的實例半導體封裝100的示意圖。在第1圖中所示出的實例中，半導體封裝100包括中介層102、SoIC晶粒堆疊104及多個晶片106a~106d以及其他元件。SoIC晶粒堆疊104及多個晶片106a~106d在垂直方向(即Z方向，如第1圖中所示出)上位於中介層102的頂表面上且接合至該頂表面。SoIC晶粒堆疊104及多個晶片106a~106d以並排方式位於水平面(即，X-Y平面，如第1圖中所示出)中的不同地點處。換言之，半導體封裝100為CoW結構，其可接合至封裝基板以形成上述的CoWoS結構。
中介層102在封裝基板與SoIC晶粒堆疊104及多個晶片106a~106d中的一者或多者之間提供介面電路，該封裝基板可以接合至印刷電路板(printed circuit board，PCB)。在第1圖中所示出的實例中，中介層102包括基板部分112及中介層多層互連(interposer multilayer interconnect，MLI)結構114。基板部分112包括一個或多個穿過基板部分112的矽通孔(through-silicon via，TSV) 118。在第1圖中所示出的實例中，多個深溝槽電容器120位於基板部分112中且可以將電容添加至SoIC晶粒堆疊104及晶片106a~106d。
中介層MLI結構114包括用以形成各種互連結構的介電層及導電層的組合。導電層用以形成垂直互連特徵(例如通孔等)及水平互連特徵(例如在X-Y平面中延伸的導線)。垂直互連特徵通常連接中介層MLI結構114的不同層(例如，通常表示為「M1」的第一金屬層及通常表示為「M5」的第五金屬層)中的水平互連特徵。中介層MLI結構114用以向SoIC晶粒堆疊104及晶片106a~106d中的一者或多者路由訊號及/或分配訊號(例如時鐘訊號、電壓訊號、接地訊號)。應當理解，儘管在第1圖中描繪具有給定數目的介電層及導電層的中介層MLI結構114，但本揭露設想取決於設計要求具有更多或更少的介電層及/或導電層的中介層MLI結構。
另外，第1圖中所示出的中介層102亦包括C4銅凸塊122及微凸塊(即μ凸塊) 124。在中介層102的背面(在第1圖中表示為「B」)，C4銅凸塊用於將中介層102接合至封裝基板。應當理解，C4銅凸塊為例示性的而非限制性的，且在其他實施方式中可以採用其他類型的接合技術。TSV 118中的每一者電連接至至少一個C4銅凸塊122。
在中介層102的前面(在第1圖中表示為「F」)，微凸塊124用於將晶片106a~106d接合至中介層102。應當理解，微凸塊為例示性的而非限制性的，且在其他實施方式中可以採用其他類型的接合技術。至於中介層102與SoIC晶粒堆疊104之間的介面，在一種實施方式中可以使用混合接合將SoIC晶粒堆疊104接合至中介層102。在其他實施方式中，SoIC晶粒堆疊104可以使用諸如微凸塊及熔合接合的其他接合技術接合至中介層102。
因此，封裝基板可以通過中介層102電連接至SoIC晶粒堆疊104及晶片106a~106d中的一者或多者。例示性電路徑包括C4銅凸塊122、TSV 118、中介層MLI結構114及微凸塊124。
晶片106a~106d為實現各種功能的獨立晶片。晶片106a~106d中的每一者為例如邏輯晶片、記憶體晶片、計算晶片、感測器晶片、射頻(radio frequency，RF)晶片、高壓(high voltage，HV)晶片及其類似者中的一者。
在第1圖中所示出的實例中，SoIC晶粒堆疊104包括底部晶粒204及頂部晶粒206。第2圖為說明根據一些實施例的第1圖中所示出的SoIC晶粒堆疊104的圖。在第2圖中所示出的實例中，底部晶粒204具有正面(在第2圖中表示為「F」)及背面(在第2圖中表示為「B」)。在第2圖中所示出的實例中，底部晶粒204已被翻轉，即倒置。接合層256b (「b」代表「底部」)形成在背面及矽基板250上。在一種實施方式中，接合層256b由介電質製成且可以用於與頂部晶粒206處的另一接合層256t (「t」代表「頂部」)接合。
一個或多個半導體裝置(例如電晶體、電阻器、電容器、電感器等)在被翻轉之前在前段製程(front-end-of-line，FEOL)製程中形成在矽基板250上。在被翻轉之前，多層互連(multilayer interconnect，MLI)結構(後稱 MLI結構252)安置在一個或多個半導體裝置上方。MLI結構252包括用以形成各種互連結構的介電層及導電層的組合。導電層用以形成垂直互連特徵(例如裝置級觸點、通孔等)及水平互連特徵(例如在水平平面中延伸的導線)。垂直互連特徵通常連接MLI結構252的不同層(例如，通常表示為「M1」的第一金屬層及通常表示為「M5」的第五金屬層)中的水平互連特徵。在底部晶粒204的操作期間，互連結構用以向一個或多個半導體裝置路由訊號及/或分配訊號(例如時鐘訊號、電壓訊號、接地訊號)以實現某些功能。應當理解，儘管在第2圖中描繪具有給定數目的介電層及導電層的MLI結構252，但本揭露設想取決於底部晶粒204的設計要求具有更多或更少的介電層及/或導電層的MLI結構。
在第2圖中所示出的實例中，底部晶粒204包括形成在接合層256b中的混合接合金屬墊258b，且混合接合金屬墊258b通過矽通孔(through-silicon via，TSV)(後稱TSV 254)連接至MLI結構252，TSV在垂直方向(即Z方向)上穿透矽基板250。應當理解，儘管在第1圖中僅示出一個混合接合金屬墊258b及TSV 254，但這並不旨在為限制性的。在其他實例中，存在許多具有小的臨界尺寸及間距的混合接合金屬墊258b及對應的TSV 254，從而實現較佳互連密度及效能(例如，較快的速度、較高的帶寬及其類似者)。
密封環290為金屬化結構，其位於底部晶粒204的核心電路系統與底部晶粒204的外圍區(或邊緣)之間且將其分開。密封環290在X-Y平面中包圍核心電路系統，且防止裂縫侵入及濕氣滲透或化學損壞，如酸、含鹼或污染物質的擴散。
同樣，頂部晶粒206具有正面(在第1圖中表示為「F」)及背面(在第1圖中表示為「B」)。在第1圖中所示出的實例中，頂部晶粒206已被翻轉，即倒置。在頂部晶粒206被翻轉之前，接合層256t (「t」代表「頂部」)形成在正面處且在MLI結構252上方。在一種實施方式中，接合層256t由介電質製成且可以用於與底部晶粒204處的接合層256b接合，如上文所提及。同樣，頂部晶粒206包括形成在接合層256t中的混合接合金屬墊258t (「t」代表「頂部」)，且混合接合金屬墊258t通過例如通孔連接至MLI結構252。應當理解，儘管在第1圖中僅示出一個混合接合金屬墊258t及TSV 154，但這並不旨在為限制性的。在其他實例中，存在許多具有小的臨界尺寸及間距的混合接合金屬墊258t及對應的TSV 254，從而實現較佳互連密度及效能(例如，較快的速度、較高的帶寬及其類似者)。
針對晶粒對晶粒接合，後段製程，諸如切割、晶粒處理及膜框架上的晶粒運輸，必須適應前段清潔位準，從而允許在晶粒級別上實現高接合良率。例如，銅混合接合在晶圓廠的潔淨室中進行，而非在外包的半導體組裝及測試(outsourced semiconductor assembly and test，OSAT)廠中進行。拾放系統通常用於在晶粒對晶粒接合或晶粒對晶圓接合的上下文中處理晶粒。拾放系統為可以通常以高速方式拾取頂部晶粒且將其置放至底部晶粒或主晶圓上的自動系統。應當理解，儘管混合接合在第2圖中說明為實例，這並非為限制性的。亦可以採用諸如熔合接合的其他接合技術來接合頂部晶粒206及底部晶粒204以形成SoIC晶粒堆疊104。
此外，SoIC晶粒堆疊亦可以包括接合在一起的多於兩個晶粒。例如，SoIC晶粒堆疊可以包括堆疊在一起的三個晶粒，包括頂部晶粒、中間晶粒及底部晶粒。下文將參考第3圖描述該實例的細節。在另一實例中，SoIC晶粒堆疊可以包括三個晶粒，包括底部晶粒及接合在底部晶粒頂部的兩個頂部晶粒。
第3圖為說明根據一些實施例的SoIC晶粒堆疊104'的圖。在第3圖中所示出的實例中，SoIC晶粒堆疊104'包括底部晶粒204、中間晶粒205及頂部晶粒206。中間晶粒205夾在底部晶粒204與頂部晶粒206之間。在第3圖中所示出的實例中，底部晶粒204、中間晶粒205及頂部晶粒206皆被翻轉，即倒置。
底部晶粒204具有正面(在第3圖中表示為「F」)及背面(在第3圖中表示為「B」)。接合層256-1形成在背面及矽基板250上。在一種實施方式中，接合層256-1由介電質製成且可以用於與中間晶粒205處的另一接合層256-2接合。
在第3圖中所示出的實例中，底部晶粒204包括形成在接合層256-1中的混合接合金屬墊258-1，且混合接合金屬墊258-1通過矽通孔(through-silicon via，TSV) 254-1連接至MLI結構252，TSV在垂直方向(即Z方向)上穿透矽基板250。
同樣，中間晶粒205具有正面(在第3圖中表示為「F」)及背面(在第3圖中表示為「B」)。在頂部晶粒206被翻轉之前，接合層256-2形成在正面處且在MLI結構252上方。在一種實施方式中，接合層256-2由介電質製成且可以用於與底部晶粒204處的接合層256-1接合，如上文所提及。同樣，中間晶粒205包括形成在接合層256-2中的混合接合金屬墊258-2，且混合接合金屬墊258-2通過例如通孔連接至MLI結構252。
另一接合層256-3形成在背面及矽基板250上。在一種實施方式中，接合層256-3由介電質製成且可以用於與頂部晶粒206處的另一接合層256-4接合。在第3圖中所示出的實例中，中間晶粒205包括形成在接合層256-3中的混合接合金屬墊258-3，且混合接合金屬墊258-3通過矽通孔(through-silicon via，TSV) 254-2連接至MLI結構252，TSV在垂直方向(即Z方向)上穿透矽基板250。
同樣，頂部晶粒206具有正面及背面。在頂部晶粒206被翻轉之前，接合層256-4形成在正面處且在MLI結構252上方。在一種實施方式中，接合層256-4由介電質製成且可以用於與中間晶粒205處的接合層256-3接合，如上文所提及。
返回參考第1圖，SoIC晶粒堆疊104在X方向上位於晶片106b與晶片106c之間。如上所述，底部晶粒204與頂部晶粒206之間的堆疊介面可能會部分或甚至完全變松，且底部晶粒204與頂部晶粒206在受到諸如變形、碰撞、壓力及應力及其類似者的外部影響時彼此分離。為了防止SoIC晶粒堆疊104發生晶片分層，提供用於SoIC晶粒堆疊104的一些設計規則。
一個設計規則為SoIC晶粒堆疊104與鄰近元件之間的橫向距離應大於第一臨限值距離。如第1圖中所示出，SoIC晶粒堆疊在X方向上位於晶片106b與晶片106c之間。橫向距離，在X方向上SoIC晶粒堆疊104的左邊界172a與晶片106b的右邊界174a之間的距離以及SoIC晶粒堆疊104的右邊界172b與晶片106c的左邊界174b之間的距離，在第1圖中表示為「a1」。亦即，設計規則為a1大於第一臨限值距離。藉由將橫向距離設置為大於第一臨限值距離，顯著降低與鄰近元件發生碰撞的機會，從而防止晶片層壓的發生。在一個實例中，第一臨限值距離為25 μm。在另一實例中，第一臨限值距離為30 μm。在又一實例中，第一臨限值距離為35 μm。
應當理解，鄰近元件可為半導體封裝100中的各種元件，包括但不限於單片晶片(例如，記憶體晶片、邏輯晶片、SoC晶片等)、具有使用混合接合或熔合接合來接合在一起的兩個或更多個晶粒的另一SoIC晶粒堆疊、由諸如微凸塊的凸塊接合的晶片堆疊(例如高帶寬記憶體)、諸如SiC基晶粒或玻璃基晶粒的非矽基晶粒、其他主動元件、被動元件或光電元件。
在另一實施方式中，設計規則為SoIC晶粒堆疊104的密封環290與鄰近元件的密封環290'之間的橫向距離應大於第一臨限值距離。如第2圖中所示出，橫向距離，在X方向上SoIC晶粒堆疊104的密封環290與鄰近元件的密封環290'之間的距離，在第2圖中表示為「a1'」。亦即，設計規則為a1'大於第一臨限值距離。藉由將橫向距離a1'設置為大於第一臨限值距離，顯著降低與鄰近元件發生碰撞的機會，從而防止晶片層壓的發生。在一個實例中，第一臨限值距離為35 μm。在另一實例中，第一臨限值距離為40 μm。在又一實例中，第一臨限值距離為45 μm。
第4圖為說明根據一些實施例的實例半導體封裝400的示意圖。除SoIC晶粒堆疊104在X方向上位於靠近中介層102的邊緣180而非在中介層102的中間之外，半導體封裝400與第1圖中所示出的半導體封裝100相同。晶片106e~106g在X方向上位於SoIC晶粒堆疊104的右側。為簡潔起見，半導體封裝400中的那些相同元件不再重複。
由於SoIC晶粒堆疊靠近中介層102的邊緣180，因此額外的衝擊源為來自中介層102外部在X方向上的衝擊或碰撞。因此，除與a1相關的設計規則或與a1'相關的設計規則之外，亦應遵循另一設計規則。設計規則為SoIC晶粒堆疊104與中介層102的邊緣180之間的橫向距離應大於第二臨限值距離。如第4圖中所示出，橫向距離，在X方向上SoIC晶粒堆疊104的左邊界172a與中介層102的邊緣180之間的距離，在第4圖中表示為「a2」。亦即，設計規則為a2大於第二臨限值距離。藉由將橫向距離a2設置為大於第二臨限值距離，與中介層102外部的元件發生碰撞的機會顯著降低，從而防止晶片層壓的發生。在一個實例中，第二臨限值距離為45 μm。在另一實例中，第一臨限值距離為50 μm。在又一實例中，第一臨限值距離為55 μm。
另外，應該理解，儘管在第4圖中以中介層102為例，但不旨在為限制性的。與a2相關的設計規則可以應用於各種組態，其中a2為在X方向上左邊界172a與SoIC晶粒堆疊104所接合至的第一底座結構的邊緣180之間的橫向距離。在第4圖中所示出的實例中，第一底座結構為中介層102。在其他實例中，第一底座結構可為以下結構中的一者：多晶片模組、多晶片封裝、晶粒堆疊、堆疊封裝(Package on Package，PoP)結構、內裝(Package in Package，PiP)結構、CoWoS結構、整合式扇出(Integrated Fan-Out，InFO)結構、封裝體系(System in Package，SiP)結構、包括TSV的基板及SoIC晶粒堆疊104所接合至的任何基板。
第5圖為說明根據一些實施例的實例半導體封裝500的示意圖。除中介層102進一步附接至封裝基板101之外，半導體封裝500與第4圖中所示出的半導體封裝400相同。為簡潔起見，半導體封裝500中的那些相同元件不再重複。
中介層102使用C4銅凸塊122接合至封裝基板101。在一些實例中，可以使用封裝球128將封裝基板101接合至PCB。在其他實例中，封裝基板101可以接合至諸如電源的電力源的電源節點及電力源的接地節點。封裝基板101包括互連結構，該互連結構在其頂表面上的C4銅凸塊122與其底表面上的封裝球128之間提供電連接。
由於SoIC晶粒堆疊104靠近封裝基板101的邊緣182，因此額外的衝擊源為來自封裝基板101外部在X方向上的衝擊或碰撞。因此，除與a1相關的設計規則(或與a1'相關的設計規則)及與a2相關的設計規則之外，亦應遵循另一設計規則。設計規則為SoIC晶粒堆疊104與封裝基板101的邊緣182之間的橫向距離應大於第三臨限值距離。如第5圖中所示出，橫向距離，在X方向上SoIC晶粒堆疊104的左邊界172a與封裝基板101的邊緣182之間的距離，在第5圖中表示為「a3」。亦即，設計規則為a3大於第三臨限值距離。藉由將橫向距離a3設置為大於第三臨限值距離，與封裝基板101外部的元件發生碰撞的機會顯著降低，從而防止晶片層壓的發生。在一個實例中，第三臨限值距離為75 μm。在另一實例中，第三臨限值距離為80 μm。在又一實例中，第三臨限值距離為85 μm。
另外，應該理解，儘管在第5圖中以封裝基板101為例，但不旨在為限制性的。與a3相關的設計規則可以應用於各種組態，其中a3為在X方向上左邊界172a與第一底座結構所接合至的第二底座結構的邊緣182之間的橫向距離。換言之，SoIC晶粒堆疊104接合至第一底座結構，該第一底座結構接合至第二底座結構。第一底座結構處於SoIC晶粒堆疊104下方，而第二底座結構處於第一底座結構下方。在第5圖中所示出的實例中，第二底座結構為封裝基板101。在其他實例中，第二底座結構可為以下結構中的一者：多晶片模組、多晶片封裝、晶粒堆疊、堆疊封裝(Package on Package，PoP)結構、內裝(Package in Package，PiP)結構、整合式扇出(Integrated Fan-Out，InFO)結構、封裝體系(System in Package，SiP)結構及第一底座結構所接合至的任何基板。
第6圖為說明根據一些實施例的實例半導體封裝600的示意圖。除封裝基板101進一步附接至處於封裝基板101下方的另一封裝基板101'之外，半導體封裝600與第5圖中所示出的半導體封裝500相同。為簡潔起見，半導體封裝600中的那些相同元件不再重複。
封裝基板101使用封裝球128接合至封裝基板101'。在一些實例中，可以將封裝基板101'接合至PCB。在其他實例中，封裝基板101'可以接合至諸如電源的電力源的電源節點及電力源的接地節點。封裝基板101'包括互連結構，該互連結構在其頂表面上的封裝球128與其底表面上的封裝球128之間提供電連接。
由於SoIC晶粒堆疊104靠近封裝基板101'的邊緣184，因此額外的衝擊源為來自封裝基板101'外部在X方向上的衝擊或碰撞。因此，除與a1相關的設計規則(或與a1'相關的設計規則)、與a2相關的設計規則及與a3相關的設計規則之外，亦應遵循另一設計規則。設計規則為SoIC晶粒堆疊104與封裝基板101'的邊緣184之間的橫向距離應等於或大於a3。如第6圖中所示出，橫向距離，在X方向上SoIC晶粒堆疊104的左邊界172a與封裝基板101'的邊緣184之間的距離，在第6圖中表示為「a4」。亦即，設計規則為a4等於或大於a3。藉由將橫向距離a4設置為等於或大於a3，與封裝基板101'外部的元件發生碰撞的機會顯著降低，從而防止晶片層壓的發生。
另外，應該理解，儘管在第6圖中以封裝基板101'為例，但不旨在為限制性的。與a4相關的設計規則可以應用於各種組態，其中a4為在X方向上左邊界172a與第二底座結構所接合至的第三底座結構的邊緣184之間的橫向距離。換言之，SoIC晶粒堆疊104接合至第一底座結構，該第一底座結構接合至第二底座結構，該第二底座結構接合至第三底座結構。第一底座結構處於SoIC晶粒堆疊104下方，第二底座結構處於第一底座結構下方，且第三底座結構處於第二底座結構下方。在第6圖中所示出的實例中，第三底座結構為封裝基板101'。在其他實例中，第三底座結構可為第二底座結構所接合至的其他基板。
第7圖為說明根據一些實施例的用於SoIC晶粒堆疊的設計規則檢查的實例方法700的流程圖。在第7圖中所示出的實例中，方法700包括操作701、702、704、706、708、710、712、714、716、718及720。可以執行額外的操作。此外，應當理解，上文參考第7圖所論述的各種操作的次序係出於說明性目的而提供的，且因此，其他實施例可以利用不同次序。例如，可以在操作702之前執行操作704。這些各種操作次序將包括在實施例的範疇內。
在操作701，獲得SoIC晶粒堆疊資料。SoIC晶粒堆疊資料為關於SoIC晶粒堆疊(例如，SoIC晶粒堆疊104，如第1圖中所示出)的資訊。SoIC晶粒堆疊資料可以包括以下態樣中的一者或多者：(i)接合在一起的晶粒數目；(ii)每一晶粒的尺寸；(iii)所使用的接合技術(例如混合接合、熔合接合等)；(iv) SoIC晶粒堆疊的尺寸；及(v) SoIC晶粒堆疊與半導體封裝(例如半導體封裝600，如第6圖中所示出)之間的空間關係。SoIC晶粒堆疊與半導體封裝之間的空間關係可以包括以下參數中的一者或多者：(i) a1 (或替代地，a1')，如上文所定義；(ii) a2，如上文定義；(iii) a3，如上文定義；及(iv) a4，如上文定義。a1、a2、a3及a4的實例在第6圖中說明。SoIC晶粒堆疊資料為藉由例如用於實施SoIC晶粒堆疊的設計規則檢查的方法700的專用系統獲得的，這將參考第9圖來詳細描述。
在操作702，確定a1是否大於第一臨限值距離。在一個實例中，第一臨限值距離為30 μm。當a1不大於第一臨限值距離時，意謂SoIC晶粒堆疊在水平方向(例如，X方向及Y方向，如在第6圖中所示出)太靠近半導體封裝的鄰近元件，方法700進行至操作712，在此確定設計規則檢查失敗。當a1大於第一臨限值距離時，方法700進行至操作704。
在操作704，確定a2是否大於第二臨限值距離。在一個實例中，第一臨限值距離為50 μm。當a2不大於第二臨限值距離時，意謂SoIC晶粒堆疊在水平方向太靠近半導體封裝的第一底座結構(例如，中介層102，如在第6圖中所示出)的邊緣，方法700進行至操作712，在此確定設計規則檢查失敗。當a2大於第一臨限值距離時，方法700進行至操作706。
在操作706，確定a3是否大於第三臨限值距離。在一個實例中，第三臨限值距離為80 μm。當a3不大於第三臨限值距離時，意謂SoIC晶粒堆疊在水平方向太靠近半導體封裝的第二底座結構(例如，封裝基板101，如在第6圖中所示出)的邊緣，方法700進行至操作712，在此確定設計規則檢查失敗。當a3大於第三臨限值距離時，方法700進行至操作708。
在操作708，確定a4是否等於或大於a3。當a4小於a3時，意謂SoIC晶粒堆疊在水平方向太靠近半導體封裝的第三底座結構(例如，封裝基板101'，如在第6圖中所示出)的邊緣，方法700進行至操作712，在此確定設計規則檢查失敗。當a4等於或大於a3時，方法700進行至操作710。
在操作710，確定設計規則檢查通過。亦即，在操作702、704、706及708檢查的每個單獨的設計規則已經通過之後，設計規則檢查被認為係通過的。隨後，方法700進行至操作714。
在操作714，對半導體封裝中的下一SoIC晶粒堆疊執行設計規則檢查。例如，若半導體封裝具有三個SoIC晶粒堆疊，則對第一SoIC晶粒堆疊、第二SoIC晶粒堆疊及第三SoIC晶粒堆疊依次執行設計規則檢查。
在操作718，製造包括SoIC晶粒堆疊的半導體封裝。下文將參考第10圖描述製造包括SoIC晶粒堆疊的半導體封裝的一個實例。
另一方面，在操作712處確定設計規則檢查失敗之後，方法700進行至操作716。在操作716，產生設計規則違規報告。設計規則違規報告包括關於哪一SoIC晶粒堆疊(例如，第6圖中所示出的SoIC晶粒堆疊104)違反哪一單獨的設計規則(例如，a1應大於第一臨限值距離)的資訊。隨後，半導體封裝設計者或工程師可以利用設計規則違規報告來改進他或她的設計，以防止晶片分層的發生。在一種實施方式中，設計規則違規報告可以以圖形表示的格式可視化。
在操作720，調整包括SoIC晶粒堆疊的半導體封裝的設計。在一種實施方式中，包括SoIC晶粒堆疊的半導體封裝的設計基於在操作716處產生的設計規則違規報告進行調整。因此，半導體封裝設計者或工程師可以重新設計半導體封裝以確保滿足在操作702至708反映的設計規則。
第8A圖為根據一些實施例的實例半導體封裝800的俯視圖。在第8A圖中所示出的實例中，SoIC晶粒堆疊104處於第一底座結構(例如，中介層102)的頂部，該第一底座結構處於第二底座結構(例如，封裝基板101)的頂部。針對SoIC晶粒堆疊104在X方向上的一個邊界801執行設計規則檢查。檢查a2是否大於第二臨限值距離以及a3是否大於第三臨限值距離。
第8B圖為根據一些實施例的實例半導體封裝800'的俯視圖。在第8B圖中所示出的實例中，SoIC晶粒堆疊104處於第一底座結構(例如，中介層102)的頂部，該第一底座結構處於第二底座結構(例如，封裝基板101)的頂部。針對多於一個邊界執行設計規則檢查。針對SoIC晶粒堆疊104在X方向上的一個邊界802執行設計規則檢查。檢查a2是否大於第二臨限值距離以及a3是否大於第三臨限值距離。另外，亦針對SoIC晶粒堆疊104在Y方向上的另一邊界803執行設計規則檢查。檢查a2是否大於第二臨限值距離以及a3是否大於第三臨限值距離。應當理解，在其他實施例中，可以針對SoIC晶粒堆疊104的邊界的任何組合來執行設計規則檢查。
第9圖為根據一些實施例的用於實施對SoIC晶粒堆疊的設計規則檢查的方法的專用系統900的示意圖。系統900包括硬體處理器902a、非暫時性電腦可讀儲存媒體904，該非暫時性電腦可讀儲存媒體904編碼有(即，儲存)電腦程式資料906，即程式變量集合。電腦可讀儲存媒體904亦編碼有指令907，該些指令907用於與其他機器進行介接且用於實施用於SoIC晶粒堆疊的設計規則檢查的方法(例如，第7圖中所示出的方法700)。處理器902經由匯流排908電耦合至電腦可讀儲存媒體904。處理器902亦由匯流排908電耦合至I/O介面910。網路介面912亦經由匯流排908電連接至處理器902。網路介面912連接至網路914，以使得處理器902及電腦可讀儲存媒體904能夠經由網路914連接至外部部件。處理器902用以執行編碼在電腦可讀儲存媒體904中的電腦程式資料906或指令907，以便使系統900可用於執行如第7圖中所示出的方法700中描述的部分或全部操作。在一些實施例中，在方法700的執行期間，額外資訊儲存在電腦可讀儲存媒體904中或自其讀取。
在一些實施例中，處理器902為中央處理單元(central processing unit，CPU)、多處理器、分佈式處理系統、專用積體電路(application specific integrated circuit，ASIC)及/或適合的處理單元。
在一些實施例中，電腦可讀儲存媒體904為電、磁、光、電磁、紅外線及/或半導體系統(或設備或裝置)。例如，電腦可讀儲存媒體904包括半導體或固態記憶體、磁帶、可拆卸電腦磁片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、硬磁碟及/或光碟。在一些實施例中，電腦可讀儲存媒體904包括光碟，諸如光碟唯讀記憶體(compact disk-read only memory，CD-ROM)、光碟讀/寫(compact disk-read/write，CD-R/W)及/或數位視訊光碟(digital video disc，DVD)。
在一些實施例中，電腦可讀儲存媒體904儲存用以使系統900執行第7圖中所示出的方法700的電腦程式資料906或指令907。在一些實施例中，電腦可讀儲存媒體904儲存電腦程式資料906，該電腦程式資料906包括執行第7圖中所示出的方法700所需的資訊以及在執行方法700期間產生的資訊，諸如第一臨限值距離、第二臨限值距離及第三臨限值距離(統稱為916)、SoIC晶粒堆疊資料918、設計規則違規報告920。
在一些實施例中，電腦可讀儲存資料904儲存用於與製造機器介接的指令907。指令907使得處理器902能夠產生製造機器可讀的製造指令以有效地實施第7圖中所示出的方法700。在一些實施例中，在方法700的執行期間，額外資訊儲存在電腦可讀儲存媒體904中或自其讀取。
系統900包括I/O介面910。I/O介面910耦接至外部電路系統。在一些實施例中，I/O介面910包括用於向處理器902傳達資訊及命令的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板及/或標方向鍵。
系統900亦包括耦接至處理器902的網路介面912。網路介面912允許系統900與網路914通訊，一個或多個其他電腦系統連接至該網路914。網路介面912包括無線網路介面，諸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如ETHERNET、USB或IEEE-1394。
系統900為經組態用於執行第7圖中所示出的方法700的專用計算裝置。雖然系統900可以包括在其他計算裝置中可用的元件，但系統900經組態用於執行針對SoIC晶粒堆疊的設計規則檢查的方法的特定目的。
第10圖為根據一些實施例的用於製造半導體封裝的實例方法1000的流程圖。在第10圖中所示出的實例中，方法1000包括操作1002、1004及1006。可以執行額外的操作。此外，應當理解，上文參考第10圖所論述的各種操作的次序係出於說明性目的而提供的，且因此，其他實施例可以利用不同次序。
在操作1002，提供第一底座結構。在一個實施例中，第一底座結構為中介層(例如，第5圖中所示出的中介層102)。
在操作1004，將複數個晶片(例如，第5圖中所示出的晶片106h、106i及106j)接合至第一底座結構的頂表面。在一個實施例中，複數個晶片使用微凸塊接合至第一底座結構的頂表面。
在操作1006，晶粒堆疊(例如，第5圖中所示出的SoIC晶粒堆疊104)接合至第一底座結構的頂表面。晶粒堆疊包括使用熔合接合或混合接合接合在一起的兩個或更多個晶粒(例如，第5圖中所示出的底部晶粒204及頂部晶粒206)。在第一方向上，晶粒堆疊的第一邊界與複數個晶片中的鄰近晶片的邊界之間的第一橫向距離(例如，第5圖中所示出的a1)大於第一臨限值距離。在第一方向上，晶粒堆疊的第二邊界與第一底座結構的邊界之間的第二橫向距離(例如，第5圖中所示出的a2)大於第二臨限值距離。在一個實施例中，第一臨限值距離為30 μm，且第二臨限值距離為50 μm。
應當注意，方法1000在其他實施例中可以包括其他操作。例如，在另一操作，第一底座結構接合至第二底座結構的頂表面。在一個實施例中，第二底座結構為封裝基板(例如，第5圖中所示出的封裝基板101)。在第一方向上，晶粒堆疊的第二邊界與第二底座結構的邊界之間的第三橫向距離(例如，第5圖中所示出的a3)大於第三臨限值距離。在一個實施例中，第三臨限值距離為80 μm。
根據本揭露的一些態樣，提供一種半導體封裝。半導體封裝包括：中介層；系統整合晶片(System on Integrated Chip，SoIC)晶粒堆疊，接合至中介層的頂表面，SoIC晶粒堆疊包含接合在一起的兩個或更多個晶粒；及複數個晶片，接合至中介層的頂表面。在第一方向上，SoIC晶粒堆疊的第一邊界與複數個晶片中的鄰近晶片的邊界之間的第一橫向距離大於第一臨限值距離。
根據本揭露的一些態樣，提供一種半導體封裝。半導體封裝包括：第一底座結構；晶粒堆疊，接合至第一底座結構的頂表面，晶粒堆疊包含使用熔合接合或混合接合來接合在一起的兩個或更多個晶粒；及複數個晶片，接合至第一底座結構的頂表面。在第一方向上，晶粒堆疊的第一邊界與複數個晶片中的鄰近晶片的邊界之間的第一橫向距離大於第一臨限值距離。
根據本揭露的一些態樣，提供一種方法。方法包括：提供第一底座結構；將複數個晶片接合至第一底座結構的頂表面；及將晶粒堆疊接合至第一底座結構的頂表面。晶粒堆疊包括使用熔合接合或混合接合來接合在一起的兩個或更多個晶粒。在第一方向上，晶粒堆疊的第一邊界與複數個晶片中的鄰近晶片的邊界之間的第一橫向距離大於第一臨限值距離。在第一方向上，晶粒堆疊的第二邊界與第一底座結構的邊界之間的第二橫向距離大於第二臨限值距離。
前述概述若干實施例的特徵，以使得熟習此項技術者可以較佳地理解本揭露的態樣。熟習此項技術者應當瞭解，其可以容易地將本揭露用作設計或修改其他製程及結構的基礎，以供實現本文中所引入的實施例的相同目的及/或達成相同優點。熟習此項技術者亦應該認識到，這些等效構造不脫離本揭露的精神及範疇，且在不脫離本揭露的精神及範疇的情況下，熟習此項技術者可以進行各種改變、取代及變更。
100、400、500、600、800、800':半導體封裝 101、101':封裝基板 102:中介層 104、104':SoIC晶粒堆疊 106a~106j:晶片 112:基板部分 114:中介層多層互連結構/中介層MLI結構 118、254、254-1、254-2:矽通孔/TSV 120:深溝槽電容器 122:C4銅凸塊 124:微凸塊 128:封裝球 172a、174b:左邊界 174a、172b:右邊界 180、182、184:邊緣 204:底部晶粒 205:中間晶粒 206:頂部晶粒 250:矽基板 252:多層互連結構/MLI結構 256-1、256-2、256-3、256-4、256b、256t:接合層 258-1、258-2、258-3、258b、258t:混合接合金屬墊 290、290':密封環 700、1000:方法 701、702、704、706、708、710、712、714、716、718、720、1002、1004、1006:操作 801、802、803:邊界 900:系統 902a:硬體處理器 904:電腦可讀儲存媒體 906:電腦程式資料 907:指令 908:匯流排 910:I/O介面 912:網路介面 914:網路 916:第一臨限值距離、第二臨限值距離及第三臨限值距離 918:SoIC晶粒堆疊資料 920:設計規則違規報告 a1、a1'、a2、a3、a4:橫向距離 B:背面 F:正面 M1:第一金屬層 M5:第五金屬層 X、Y、Z:方向
當結合隨附圖式閱讀時，根據以下詳細描述最佳地理解本揭露的態樣。應注意，根據行業中的標準實踐，未按比例繪製各種特徵。實務上，為論述清楚起見，各種特徵的尺寸可以任意增加或減小。 第1圖為說明根據一些實施例的實例半導體封裝的示意圖。 第2圖為說明根據一些實施例的第1圖中所示出的SoIC晶粒堆疊104的圖。 第3圖為說明根據一些實施例的SoIC晶粒堆疊104'的圖。 第4圖為說明根據一些實施例的實例半導體封裝的示意圖。 第5圖為說明根據一些實施例的實例半導體封裝的示意圖。 第6圖為說明根據一些實施例的實例半導體封裝的示意圖。 第7圖為說明根據一些實施例的用於SoIC晶粒堆疊的設計規則檢查的實例方法的流程圖。 第8A圖為根據一些實施例的實例半導體封裝的俯視圖。 第8B圖為根據一些實施例的實例半導體封裝的俯視圖。 第9圖為根據一些實施例的用於實施對SoIC晶粒堆疊的設計規則檢查的方法的專用系統的示意圖。 第10圖為根據一些實施例的用於製造半導體封裝的實例方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1000:方法
1002、1004、1006:操作

Claims (20)

  1. 一種半導體封裝，包含： 一中介層； 一系統整合晶片晶粒堆疊，接合至該中介層的一頂表面，該系統整合晶片晶粒堆疊包含接合在一起的兩個或更多個晶粒；及 複數個晶片，接合至該中介層的該頂表面， 其中在一第一方向上，該系統整合晶片晶粒堆疊的一第一邊界與該些晶片中的一鄰近晶片的一邊界之間的一第一橫向距離大於一第一臨限值距離。
  2. 如請求項1所述之半導體封裝，其中在該第一方向上，該系統整合晶片晶粒堆疊的一第二邊界與該中介層的一邊界之間的一第二橫向距離大於一第二臨限值距離。
  3. 如請求項2所述之半導體封裝，進一步包含： 一第一封裝基板，其中該中介層接合至該第一封裝基板的一頂表面，且其中該在第一方向上，該系統整合晶片晶粒堆疊的該第二邊界與該第一封裝基板的一邊界之間的一第三橫向距離大於一第三臨限值距離。
  4. 如請求項3所述之半導體封裝，進一步包含： 一第二封裝基板，其中該第一封裝基板接合至該第二封裝基板的一頂表面，且其中在該第一方向上，該系統整合晶片晶粒堆疊的該第二邊界與該第二封裝基板的一邊界之間的一第四橫向距離大於該第三橫向距離。
  5. 如請求項1所述之半導體封裝，其中該些兩個或更多個晶粒使用混合接合來接合在一起。
  6. 如請求項1所述之半導體封裝，其中該些兩個或更多個晶粒使用熔合接合來接合在一起。
  7. 如請求項1所述之半導體封裝，其中該系統整合晶片晶粒堆疊使用混合接合來接合至該中介層。
  8. 如請求項1所述之半導體封裝，其中該系統整合晶片晶粒堆疊使用熔合接合來接合至該中介層。
  9. 如請求項1所述之半導體封裝，其中該些晶片使用多個微凸塊來接合至該中介層。
  10. 如請求項1所述之半導體封裝，其中該第一臨限值距離為30 μm。
  11. 如請求項2所述之半導體封裝，其中該第二臨限值距離為50 μm。
  12. 如請求項3所述之半導體封裝，其中該第三臨限值距離為80 μm。
  13. 一種半導體封裝，包含： 一第一底座結構； 一晶粒堆疊，接合至該第一底座結構的一頂表面，該晶粒堆疊包含使用熔合接合或混合接合來接合在一起的兩個或更多個晶粒；及 複數個晶片，接合至該第一底座結構的該頂表面，其中在一第一方向上，該晶粒堆疊的一第一邊界與該些晶片中的一鄰近晶片的一邊界之間的一第一橫向距離大於一第一臨限值距離。
  14. 如請求項13所述之半導體封裝，其中在該第一方向上，該晶粒堆疊的一第二邊界與該第一底座結構的一邊界之間的一第二橫向距離大於一第二臨限值距離。
  15. 如請求項14所述之半導體封裝，進一步包含： 一第二底座結構，其中該第一底座結構接合至該第二底座結構的一頂表面，且其中在該第一方向上，該晶粒堆疊的該第二邊界與該第二底座結構的一邊界之間的一第三橫向距離大於一第三臨限值距離。
  16. 如請求項15所述之半導體封裝，進一步包含： 一第三底座結構，其中該第二底座結構接合至該第三底座結構的一頂表面，且其中在該第一方向上，該晶粒堆疊的該第二邊界與該第三底座結構的一邊界之間的一第四橫向距離大於該第三橫向距離。
  17. 如請求項13所述之半導體封裝，其中該第一底座結構為一中介層。
  18. 一種方法，包含以下步驟： 提供一第一底座結構； 將複數個晶片接合至該第一底座結構的一頂表面；及 將一晶粒堆疊接合至該第一底座結構的該頂表面，該晶粒堆疊包含使用熔合接合或混合接合來接合在一起的兩個或更多個晶粒，其中在一第一方向上，該晶粒堆疊的一第一邊界與該些晶片中的一鄰近晶片的一邊界之間的一第一橫向距離大於一第一臨限值距離，且其中在該第一方向上，該晶粒堆疊的一第二邊界與該第一底座結構的一邊界之間的一第二橫向距離大於一第二臨限值距離。
  19. 如請求項18所述之方法，進一步包含以下步驟： 將該第一底座結構接合至一第二底座結構的一頂表面，且其中在該第一方向上，該晶粒堆疊的該第二邊界與該第二底座結構的一邊界之間的一第三橫向距離大於一第三臨限值距離。
  20. 如請求項18所述之方法，其中該第一臨限值距離為30 μm，且該第二臨限值距離為50 μm。
TW112105533A 2022-04-06 2023-02-16 半導體封裝及其製造方法 TWI834497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/714,147 US20230326888A1 (en) 2022-04-06 2022-04-06 Semiconductor package including soic die stacks
US17/714,147 2022-04-06

Publications (2)

Publication Number Publication Date
TW202341366A true TW202341366A (zh) 2023-10-16
TWI834497B TWI834497B (zh) 2024-03-01

Family

ID=87405349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105533A TWI834497B (zh) 2022-04-06 2023-02-16 半導體封裝及其製造方法

Country Status (3)

Country Link
US (1) US20230326888A1 (zh)
CN (1) CN116525557A (zh)
TW (1) TWI834497B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497689B2 (en) * 2017-08-04 2019-12-03 Mediatek Inc. Semiconductor package assembly and method for forming the same
KR20210100830A (ko) * 2020-02-07 2021-08-18 삼성전자주식회사 반도체 패키지
US11270956B2 (en) * 2020-03-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof
US20220230969A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Also Published As

Publication number Publication date
US20230326888A1 (en) 2023-10-12
CN116525557A (zh) 2023-08-01
TWI834497B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US11652086B2 (en) Packages with stacked dies and methods of forming the same
US11791301B2 (en) Chip package structure
US20230123427A1 (en) Method of Manufacturing an Integrated Fan-out Package having Fan-Out Redistribution Layer (RDL) to Accommodate Electrical Connectors
US20190043792A1 (en) Semiconductor package and method of forming the same
JP2017034065A (ja) 半導体装置
KR20190139746A (ko) 반도체 패키지 및 그 형성 방법
US9811627B2 (en) Method of component partitions on system on chip and device thereof
TW202139423A (zh) 三維積體電路封裝及其製造方法
JP5940578B2 (ja) チップ装置
KR20230049103A (ko) 크로스오버 다이 및 관통 다이 비아를 사용하여 다이 사이의 상호접속 생성
TWI834497B (zh) 半導體封裝及其製造方法
CN116454030A (zh) 半导体封装与其制作方法
US20150303120A1 (en) Semiconductor package structure and method for fabricating the same
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
TWI845318B (zh) 半導體封裝、半導體晶粒組件及其製造方法
US20240006374A1 (en) Semiconductor die assembly having a polygonal linking die
US20230307389A1 (en) Deep trench capacitor (dtc) region in semiconductor package
Velenis et al. Process Complexity and Cost Considerations of Multi-Layer Die Stacks
TWI803071B (zh) 封裝件及其形成方法
KR102666026B1 (ko) 패키지 및 패키지 형성 방법
US20240030168A1 (en) Wafer-on-wafer packaging with continuous seal ring
US20230061418A1 (en) Semiconductor package and method of manufacturing same
CN117476594A (zh) 具有侧壁互连的半导体封装
TW201709411A (zh) 封裝疊層及其製造方法