TW202340740A - 用於辨識電路中洩漏電流路徑的方法 - Google Patents

用於辨識電路中洩漏電流路徑的方法 Download PDF

Info

Publication number
TW202340740A
TW202340740A TW111148901A TW111148901A TW202340740A TW 202340740 A TW202340740 A TW 202340740A TW 111148901 A TW111148901 A TW 111148901A TW 111148901 A TW111148901 A TW 111148901A TW 202340740 A TW202340740 A TW 202340740A
Authority
TW
Taiwan
Prior art keywords
terminal
circuit
high voltage
voltage
path
Prior art date
Application number
TW111148901A
Other languages
English (en)
Inventor
彼得 貝爾
羅素 吉爾斯
英卓吉 曼那
Original Assignee
英商瑞薩設計（英國）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商瑞薩設計（英國）有限公司 filed Critical 英商瑞薩設計（英國）有限公司
Publication of TW202340740A publication Critical patent/TW202340740A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

提出一種用於辨識電路中洩漏電流路徑的方法。該方法可用於辨識類比電路中的並且由高電壓的存在所引起的洩漏電流路徑。該方法包括若干個步驟。接收該電路的電路設計說明。然後查詢該電路設計說明以辨識一組候選部件，該候選部件具有耦接到被適配為提供高於預定義值的電壓的電壓源的第一端子。然後針對該組之每一者電子部件搜索耦接到地的第二端子。在辨識到耦接到地的該第二端子時報告洩漏路徑。該方法可用於辨識由高電壓的存在結合寄生設備的存在所引起的洩漏電流路徑。

Description

用於辨識電路中洩漏電流路徑的方法
相關專利申請
本案涉及提交於2020年9月14日的美國專利申請第17/019,851號，轉讓給與本發明相同的受讓人，並且全文以引用方式併入本文；及提交於2020年10月16日的美國專利申請第17/072,293號，轉讓給與本發明相同的受讓人，並且全文以引用方式併入本文。
本案內容涉及一種用於辨識電子電路中的洩漏電流路徑的方法。特別地，本案內容涉及用於辨識類比電路中的並且由諸如高電壓的電壓的存在所引起的洩漏電流路徑的方法。
在模擬電子電路中，節點在一些刺激條件下可能變得浮動。這可能是由於缺少從節點到幹線電壓Vdd或接地Vss的低電阻DC放電路徑導致的。當這導致浮動節點積累電荷時，它可使連接到它的一些設備的閘極浮動，並在Vdd與Vss之間建立一或多個導電路徑。
在少數情況下，特別是在使用高電壓(HV)設備的電源管理積體電路(IC)中，洩漏可能是由高電壓節點接通與MOSFET並聯的寄生設備(諸如NPN雙極接面晶體管)引起。如果設備的通道端子到Vss之間已經存在導電路徑，則高電壓端子與Vss節點之間可能建立完整的洩漏路徑。這種洩漏由於若干個原因在模擬中很難偵測到。第一，寄生雙極設備通常未經建模，因此僅藉由進行類比無法偵測洩漏路徑。第二，如果存在寄生雙極模型，它們會在電路類比中引入額外的節點、設備和複雜性。這使得模擬更慢並且結果不太直觀。第三，設計者可能只想辨識導致洩漏的指定拓撲結構，而對洩漏的實際值不感興趣。
用於浮動節點偵測的商業工具涉及一些形式的瞬態模擬，並且在沒有寄生雙極建模的情況下通常無法輕鬆辨識高電壓引起的浮動節點。
由於來自指定應用的需求，晶片上的高電壓被放大，電路中預計會出現各種洩漏機制。此類洩漏機制可能不僅源自P主體/深N阱接面，還可能源自閘極引起的汲極洩漏、MOS設備中的亞閾值洩漏、N阱到N阱的洩漏，僅舉幾例。雖然可建立針對洩漏的設備模型，但這耗費時間並且需要製造廠支援，以及附加的電路複雜性和類比時間。
因此存在在不依賴於模型或類比的情況下允許辨識高電壓引起的洩漏路徑的方法的需求。
本案內容的目標是解決一或多個上面提到的問題。
根據本案內容的第一態樣，已經提供一種用於偵測電路中洩漏電流路徑的方法，所述方法包括：接收所述電路的電路設計說明；查詢所述電路設計說明以辨識一組候選部件，所述候選部件具有耦接到被適配為提供高於預定義值的電壓的電壓源的第一端子；針對所述組之每一者電子部件搜索耦接到地的第二端子；並且在辨識到耦接到地的所述第二端子時報告洩漏路徑。
例如，預定義值可由用戶基於電子電路的正常操作電壓和電子部件的任何部分諸如接面的擊穿來限定。
任選地，所述方法還包括：針對所述組之每一者電子部件，查詢所述電路設計說明以辨識被適配為控制所述電子部件的狀態的第三端子。
例如，第三端子可以是控制或使能端子諸如閘極端子。
任選地，所述方法還包括：搜索所述第三端子與地之間或者所述第三端子與被配置為接收供電電壓的電路埠之間的導電路徑，並且在辨識到時報告洩漏路徑。
任選地，其中所述電子部件的列表包括：具有隔離端子和汲極端子的一或多個開關設備，並且其中所述第一端子是隔離端子，並且所述第二端子是汲極端子。
任選地，其中所述一或多個開關設備包括對接源極端子。
任選地，所述方法還包括：查詢所述電路設計說明以辨識所述對接源極端子與地之間或者所述對接源極端子與被配置為接收供電電壓的電路埠之間的導電路徑；並且在辨識到時報告洩漏路徑。
任選地，其中所述一或多個開關設備是N型設備。例如，N型設備可以是NMOS開關。
任選地，所述方法還包括：從電路設計說明辨識包括所述第一端子和所述第二端子兩者的電子部件。
任選地，其中藉由以下中的至少一者辨識兩個節點之間導電路徑：直接連接、電阻性連接、包括處於封閉狀態的一或多個開關的連接、包括一或多個正向偏壓二極體的連接、包括一或多個二極體連接的電晶體的連接；或者此類連接的組合。
任選地，所述預定義值基於所述電路的某部分電子部件的擊穿電壓限定。例如，擊穿電壓可以是電子部件內的接面的擊穿電壓。例如，預定義值可由電路設計和應用來偵測。其可接近但小於擊穿電壓。
任選地，所述電路設計說明包括存在於所述電路的電子部件的列表和連接資訊。例如，電路設計說明可包括由部件資料、連接資料、電路埠資料等組成的網表。電路設計說明還可包括包含關於各個設備類型的結構資訊的技術庫。
任選地，其中所述電路設計說明包括提供節點連接表示的電路資料結構。
任選地，其中查詢所述電路設計說明包括遍歷所述電路資料結構。例如，遍歷電路資料結構可能包括爬取節點連接表示。例如，電壓埠可在資料結構內部反覆地傳播。
根據本案內容的第二態樣，已經提供一種用於偵測電路中洩漏電流路徑的偵測系統，所述偵測系統包括被配置為執行根據第一態樣所述的方法的步驟的處理器。
根據本案內容的第三態樣，已經提供一種非暫態電腦可讀取資料載體，其上有儲存指令，當由電腦執行時，該等指令導致電腦執行根據第一態樣所述的方法。
圖1是高電壓N型金屬氧化物半導體場效應電晶體的橫截面。NMOSFET電晶體100由包括P主體110、深N阱120和代表為N+部分130a和130b的兩個重摻雜區的四個部分構成。電晶體100具有四個端子：閘極端子、連接到N+部分130b的汲極端子、連接到深N阱120的隔離端子以及連接到P主體110和N+部分130a兩者的所提對接源極端子。內部寄生雙極電晶體140由深N阱120、P主體110和汲極端子形成。在一些應用中，隔離端子可耦接到高電壓，從而反向偏置深N阱/P主體接面。如果N阱與P主體之間的反向偏置接面接近擊穿，並且如果從對接源極和從汲極到電源的導電路徑可用，則寄生雙極設備140可接通。結果，洩漏電流可能在隔離端子與汲極端子之間流動(短路洩漏路徑)，從而甚至在由源極/閘極/汲極形成的主場效應電晶體被斷開時，也增加了電池/電源的待機洩漏和功率排出。
需注意，對於大多數高電壓設備，對接源極結構是預設配置。如前述，為了使寄生雙極電晶體接通，必須提供基極電流。由於高電壓NMOS設備的寄生雙極基極是P阱，因此需要將其連接到源極以提供到電源的導電路徑。
隨著技術規模的縮小，接面擊穿電壓預計在每一代中逐漸降低。由於先進技術中發射極、基極和集電極區的摻雜分佈的變化，寄生雙極設備也變得更加強大。這些趨勢，再加上諸如顯示器驅動器、充電器和DC-DC轉換器等應用中對產生晶片上高電壓電源的要求，使得在未來設計中偵測高電壓引起的浮動節點洩漏變得至關重要。
圖2是用於辨識電路中的電壓引起的洩漏電流路徑的方法的流程圖。例如，該方法可用於辨識由高電壓的存在結合寄生設備的存在所引起的洩漏電流路徑。
在步驟210處，接收電路的電路設計說明。例如，電路設計說明可包括存在於電路中的電子部件的列表以及諸如部件資料、連接資料、電路埠資料等連接資訊。電路設計說明可包括網表，該網表是列出電路的所有部件及其連接到的節點的已知結構化文字或其他電路說明。電路設計說明還可包括包含關於各個設備類型的結構資訊的技術庫。
在步驟220處，查詢電路設計說明以辨識一組候選部件。候選部件具有耦接到適用於提供高於預定義值的電壓的電壓源的第一端子。
第一端子可被稱為高電壓端子。預定義值可基於電路的某部分電子部件的擊穿電壓限定。擊穿電壓可以是電子部件內的接面諸如高電壓接面的擊穿電壓。所謂高電壓接面是在給定電路中具有高擊穿電壓和正常操作電壓(即低於高電壓接面的擊穿電壓)的接面。本文中的高電壓是基本上高於標準邏輯和類比電路的正常操作所需的電壓，但低於(但接近)高電壓接面擊穿電壓的電壓。
可選擇接近但小於擊穿電壓的預定義值。擊穿電壓可以是設備/部件預計在其之上失效或損壞的電壓。
在步驟230處，針對組之每一者電子部件，搜索耦接到地的第二端子。一旦辨識到耦接到地的第二端子，就報告洩漏路徑。
在步驟210處接收的電路的電路設計說明可包括網表，其中電路部件可表示為具有一或多個端子的單元或塊。部件可以是例如來自標準單元庫的邏輯單元、電晶體、電阻器、電容器、功能電路塊等。針對每種類型的部件，電路中通常將出現多個實例。
電源連接節點的列表也可作為網表的一部分或單獨提供。電源連接的節點可包括高電源埠，例如高電壓埠Vdd (HV)、較低電源埠，例如較低電壓埠Vdd (非HV)和接地埠Vss。
可將任何電路視覺化為有向圖，其中該圖的每個節點都是一個電路節點，並且每個設備(諸如電晶體、二極體或電阻器)提供進出該節點的可能路徑。可簡單地藉由追蹤電路圖並且檢查上述條件並且報告可能的洩漏路徑，來代替用寄生雙極電晶體的精確模型來類比高電壓設備(例如NMOS電晶體)。
例如，電路設計說明可包括提供節點連接表示的電路資料結構。資料結構可包括節點連接表示，該節點連接表示可具有鄰接矩陣、鄰接表和邊表中的任何一種，並且可以各種方式構造。例如，資料結構可包括締合型陣列，其中鍵是節點的名稱並且每個鍵的值是連接到它的設備部件端子的連接列表。資料結構不一定是圖形表示。較簡單的資料諸如基於堆疊的結構可用於遍歷通過電路連接。
也可轉化網表以建立具有適當屬性的資料結構。資料結構的示例提供於專利申請US17/019,851和US17/072,293中。在一些實施方式中，資料結構包括電路圖，並且查詢資料結構包括藉由一或多個爬行片段爬取所述電路圖。
在電子電路中，可預期在若干種情況下的高電壓引起的洩漏問題。在此示例中，考慮具有若干個NMOSFET電晶體的電路。如果以下狀況中的每一個成真，洩漏可能變成問題。
i) 提供的高電壓接近高電壓N阱的接面擊穿。如前述，高電壓是指顯著高於電路的正常操作電壓但低於擊穿電壓的電壓。
ii) NMOSFET源極與主體對接。如果此端子連接到Vss或連接到不是高電壓供應的供應(直接地或藉由導電路徑)，它可提供來自高電壓設備的洩漏路徑。
iii) 另選地，如果NMOSFET源極是浮動的或者汲極具有直接地或藉由導電路徑到Vss的導電路徑，則如果在反向偏置隔離/P主體接面兩端施加高電壓，則NPN寄生雙極電晶體(由高電壓NMOS的高電壓N阱、P主體和汲極形成)可接通。
圖3是示出圖2的方法的示例性具體實施的流程圖。
偵測電壓引起的洩漏路徑的該方法或演算法300描述為如下：
在步驟310處，接收可包括例如網表的電路的電路設計說明。
在步驟320處，辨識電路的高電壓輸入節點並且藉由從施加高電壓Vdd(HV)的每個主輸入或電路埠追蹤來查詢網表。高電壓可由以下電壓級別限定：i)比驅動標準邏輯和類比電路所需的電壓高得多，以及ii)接近感興趣的高電壓NMOS設備的深N阱的擊穿電壓。標準電池庫和類比電路的正常操作電壓可在約1.5V至3.0V之間的範圍內。高電壓接面擊穿可在約12V至24V的範圍內。應當理解，這些值可根據所使用的的技術變化。
在步驟330處，如果高電壓連接到任何高電壓NMOS設備的隔離端子，則記錄該設備的實例名稱以建立候選高電壓設備的表(步驟340)，否則停止該方法。
在步驟350處，針對候選高電壓設備之每一者高電壓NMOS設備，決定設備是否具有對接源極。然後，針對對接源極設備，查詢電路網表以決定對接源極是直接還是藉由導電路徑連接到電源(無論是Vss節點的電壓還是Vdd節點的電壓都低於高電壓)。如果電壓低於我們考慮的高電壓，則電壓的精確值不重要。
在步驟360處，報告從HV設備到電源的洩漏路徑。
在步驟370處，如果對接源極是浮動節點(即，它不具有到電源Vdd或地Vss的導電路徑)，則查詢網表以搜索相同HV設備的汲極端子，並且藉由電路網表追蹤以搜索是否在汲極端子到Vss節點之間發現導電路徑。
導電路徑可由以下任何部件(或其串聯組合)形成：a)直接短路，b)電阻性短路，c)閘極導通的一般MOSFET，d)正向偏置二極體，e)二極體連接的MOSFET(單個或堆疊設備)。
在步驟380處，如果發現導電路徑，則將此路徑報告為潛在洩漏路徑。
然後對在候選設備列表中辨識的所有高電壓設備重複該程序。當在步驟390處完成所有高電壓設備時，停止該方法。
應當理解，根據NPN電晶體的增益以及N阱/P阱接面的擊穿電壓相對於施加的高電壓有多近，洩漏可能不顯著。例如，如果接面擊穿電壓為24V並且施加的高電壓僅為16V，則NPN將極不可能接通。
圖4A至圖4D示出搜索高電壓引起的洩漏的路徑序列。如上所解釋，搜索可能基於圖搜索。被搜索路徑以虛線示出，並且當發現導電路徑時，將對應連接示出為平直線。電子電路400被示出為具有若干個埠：用於接收低於特定值的電壓並且稱為Vdd(非HV)的第一埠410，用於接收高於特定值的第二電壓、稱為高電壓Vdd(HV)的第二埠420，接地埠Vss 430和用於接收各種輸入的另一個埠440。在埠440處的輸入被假定為非高電壓輸入。埠420也指高電壓埠，例如可從諸如開關功率轉換器(包括降壓-升壓或升壓轉換器)或電荷泵的電源接收供電電壓。
電路400包括設置有閘極端子、汲極端子、對接源極端子和隔離端子的高電壓設備450。在此示例中，高電壓設備450是具有對接源極的高電壓NMOS設備。
在圖4A中，搜索450的隔離端子與高電壓埠420之間的導電路徑451的存在(步驟330)。導電路徑不一定意味著直接連接，並且可藉由若干個導電設備來實現。
當偵測到具有對接源極的高電壓NMOS設備的隔離端子電連接到電路的高電壓端子420時，將設備實例名稱添加到候選高電壓設備的列表中(步驟340)。
在圖4B中，發現了隔離端子450與電路的高電壓端子420之間的電連接451，並且顯示為平直線。
現在查詢網表以搜索候選高電壓設備450的對接源極端子到第一埠410 Vdd (非HV)或接地埠430 Vss之間的導電路徑。在此示例中，在對接源極端子與地之間用虛線表示電勢路徑452，並且在對接源極端子與第一埠410之間用虛線表示電勢路徑453。對於給定節點，路徑452和453不太可能同時存在，因為這將指示從Vdd到Vss的直接短路。如果發現通向Vss的路徑452，則洩漏通常將更高(與通向Vdd的路徑453相比)。
如果在450的對接源極端子與第一埠410 Vdd (非HV)或接地埠430 Vss之間存在導電路徑，則演算法報告洩漏路徑(步驟360)。
如果對接源極端子是浮動的(即，在對接源極端子與埠410或埠430之間沒有發現導電路徑)，則該方法進行到步驟370，並且搜索在450的汲極端子與接地埠430之間的電勢路徑454，如圖4C所示。如果路徑454不存在，則丟棄該設備，並且從列表中選擇下一個候選高電壓設備。
圖4D示出在高電壓設備的汲極與Vss之間發現導電路徑時的情況。路徑454示出為平直線。路徑451和454的存在意指滿足寄生雙極電晶體存在的所需條件，並且報告從高電壓埠420到地Vss 430的洩漏路徑(步驟380)。
以上參考圖3和圖4A至圖4D描述的方法是使用高電壓對接源極NMOS中的反向偏置N阱/P主體接面作為主要的洩漏引起機制來提出的。然而，該方法可用於任何洩漏產生設備，諸如閘極重疊汲極區、亞閾值洩漏、N阱到N阱洩漏，僅舉幾例。
圖5A至圖5C示出可能導致電路中的電壓引起的洩漏的若干個示例性設備。
圖5A示出具有兩個N阱的設備510。第一N阱連接到可施加高電壓、稱為高電壓(HV)端子的第一端子。第二N阱連接到可從高電壓端子建立洩漏路徑並且稱為宿端子的第二端子。當高電壓端子接收高電壓並且當宿端子耦接到地時，在兩個N阱之間可能存在虛線所示的洩漏路徑。
圖5B示出設備520。設備520具有連接到高電壓端子的N+區和連接到宿端子的閘極。當高電壓端子接收高電壓並且當宿端子耦接到地時，在高電壓端子與閘極之間可能發生洩漏路徑。雖然僅示出平面配置，但也可採用垂直配置。
圖5C示出具有高電壓端子、宿端子和使能端子(也稱為控制端子)的任意設備。僅當在高電壓端子處施加高電壓並且使能端子被認定並且當宿端子耦接到地時，任意設備530才會產生洩漏路徑。
圖6是示出圖2的方法的另一示例性具體實施的流程圖。方法600可應用於任意高電壓設備。
在步驟610處，接收電路的電路設計說明。電路設計說明可採取不同形式，例如，它可包括包含關於各個設備類型的結構資訊的技術庫和包含針對設備的連接資訊的網表。
查詢電路設計說明以辨識可施加高電壓、稱為高電壓(HV)端子的設備端子。通常，這將是設備的N+或N阱端子。由於氧化物擊穿電壓，高電壓端子不太可能是閘極端子。然後，辨識可從所辨識的高電壓端子為其建立洩漏路徑的設備端子。此類端子稱為宿端子。可從技術庫中獲得或計算高電壓設備的標識和它們的端子名稱(諸如高電壓、使能和宿端子)。可在分析電路之前執行此步驟。
任性地，該設備可具有需要被設置到特定狀態(例如，接通或斷開)以便啟動洩漏路徑的一或多個控制或使能端子。高電壓設備可能或者可能不具有任何使能端子。如果不存在使能端子，在HV端子處施加高電壓時，洩漏路徑被認為是無條件的。
一旦已經針對設備列表辨識高電壓端子、宿端子和任選地使能端子，則該方法轉到步驟620和630。
在步驟620處，藉由從施加了高電壓Vdd(HV)的每個主輸入或電路埠追蹤網表來查詢網表，並檢視高電壓是否到達設備的HV端子(630)。
在步驟640處，如果高電壓連接到設備的HV端子(630)，則將設備的實例名稱記錄在可能導致洩漏路徑的候選高電壓設備的列表中。
在步驟650處，如果候選設備列表中的設備具有使能端子，則從該候選設備列表中選擇該設備，否則跳過步驟650。然後查詢電路網表以決定設備的使能端子是否連接到適當的電源(Vdd)或地(Vss)以啟動HV設備。如果在步驟660處發現連接，則報告洩漏路徑，否則如果使能端子浮動，則該方法移動到步驟670。
在步驟670處，查詢網表以檢視在設備的宿端子與地(Vss)之間是否存在導電路徑。導電路徑可由以下任何部件(或其串聯組合)形成：a)直接短路，b)電阻性短路，c)閘極導通的一般MOSFET，d)正向偏置二極體，e)二極體連接的MOSFET (單個或堆疊設備)。
在步驟680處，如果發現導電路徑，則將此路徑報告為潛在洩漏路徑。
然後對被列為候選設備的所有高電壓設備反覆地重複該程序。當完成所有高電壓設備時，停止該方法。
參照圖1至圖6描述的本案內容的方法允許快速辨識處於正在發展的電壓引起的浮動節點和洩漏路徑的風險中的電路拓撲。該方法基於對電路網表的結構分析並且不依賴於設備模型，這顯著降低工程管理負擔、成本和類比工作量。
圖7是用於偵測電路中的洩漏電流路徑的偵測系統700的示意圖。偵測系統700包括用於執行本案內容的方法的經修改的部件。
系統700包括被配置為用於實現本案內容的方法的辨識工具的軟體引擎、資料載體或演算法702。提供處理器704以載入和執行辨識工具702。
系統700還包括其他部件，包括存放設備706、RAM 708、ROM 710、資料介面712、通訊介面714、顯示器716、輸入設備718和用於實現不同部件之間的通訊的匯流排720。
使用者可使用顯示器716和輸入設備718與系統700互動，以指示系統700在電路測試中實現本案內容的方法。
圖8是包括電路圖的資料結構的示例。資料結構800包括藉由邊804連接的複數個節點802。節點可另選地稱為頂點或點，並且邊可另選地稱為連結或線。每個節點802表示諸如電路部件的端子的電路節點，並且每個邊804表示電路部件。一個電路部件可由複數個邊表示，其中邊中的每一個表示通過該部件的不同電路徑。在一些實施方式中，邊804是有向邊，如圖8中的箭頭所示，其中方向性表示電流流動或減小電壓的方向。指定邊804的方向可隨著電路的輸入條件變化(例如，由於來回切換數字輸入)而變化。
可配置資料結構800。例如，可基於另一節點處的值修改、添加或移除節點之間的邊。可建立資料結構使得其可遍歷跨所有連接節點。遍歷是從某個節點開始、沿循從該節點傳出的邊到達另一節點(依此類推)並且最後到達目標節點的運程段。遍歷的方向沿循控制方向，該控制方向是沿循反映一個節點對後續節點的控制或影響的事件序列的路徑。當完成所有遍歷時，針對電路決定所有節點的電壓狀態。
遍歷資料結構可藉由設置有指令的資料處理系統來實現，該指令可藉由結構中的連續節點追蹤路徑。
因此，技藝人士將理解，在不脫離本案內容的情況下，本案內容佈置的變型是可能的。因此，對指定實施方式的以上描述僅作為示例進行，而不是出於限制的目的。技藝人士將清楚，可在不對所述操作進行重大改變的情況下進行微小的修改。
100:NMOSFET電晶體 110:P主體 120:深N阱 140:內部寄生雙極電晶體 210:步驟 220:步驟 230:步驟 300:方法 310:步驟 320:步驟 330:步驟 340:步驟 350:步驟 360:步驟 370:步驟 380:步驟 390:步驟 400:電子電路 410:第一埠 420:第二埠 430:接地埠 440:另一個埠 450:高電壓設備 451:導電路徑 452:電勢路徑 453:電勢路徑 454:電勢路徑 510:設備 520:設備 530:設備 600:方法 610:步驟 620:步驟 630:步驟 640:步驟 650:步驟 660:步驟 670:步驟 680:步驟 700:偵測系統 702:辨識工具 704:處理器 706:存放設備 708:RAM 710:ROM 712:資料介面 714:通訊介面 716:顯示器 718:輸入設備 720:匯流排 800:資料結構 802:節點 804:邊 130a:N+部分 130b:N+部分
藉由舉例的方式並且參考附圖在下文進一步詳細描述本案內容，在附圖中：
圖1是具有寄生雙極接面的高電壓NMOS場效應管的橫截面；
圖2是根據本案內容的用於辨識電壓引起的洩漏電流路徑的方法的流程圖；
圖3是示出圖2的方法的示例性具體實施的流程圖；
圖4A至圖4D是示出根據圖3的方法的路徑搜索序列的圖；
圖5A是具有兩個N阱的高電壓設備的圖；
圖5B是具有連接到高電壓端子的N+區和連接到宿端子的閘極的高電壓設備的圖；
圖5C是具有高電壓端子、宿端子和使能端子的高電壓設備的圖；
圖6是示出圖2的方法的另一示例性具體實施的流程圖；
圖7是用於偵測電路中的洩漏電流路徑的偵測系統的示意圖；
圖8是包括電路圖的資料結構的示例。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
210:步驟
220:步驟
230:步驟

Claims (15)

  1. 一種用於偵測一電路中一洩漏電流路徑的方法，該方法包括以下步驟： 接收該電路的一電路設計說明； 查詢該電路設計說明以辨識一組候選部件，該候選部件具有耦接到被適配為提供高於一預定義值的一電壓的一電壓源的一第一端子； 針對該組之每一者電子部件搜索耦接到地的一第二端子；並且在辨識到耦接到地的該第二端子時報告一洩漏路徑。
  2. 根據請求項1之方法，進一步包括以下步驟：針對該組之每一者電子部件，查詢該電路設計說明以辨識被適配為控制該電子部件的一狀態的一第三端子。
  3. 根據請求項2之方法，進一步包括以下步驟：搜索該第三端子與地之間或者該第三端子與被配置為接收一供電電壓的一電路埠之間的一導電路徑，並且在辨識到時報告一洩漏路徑。
  4. 根據請求項1之方法，其中該電子部件的列表包括：具有一隔離端子和一汲極端子的一或多個開關設備，並且其中該第一端子是一隔離端子，並且該第二端子是一汲極端子。
  5. 根據請求項4之方法，其中該一或多個開關設備包括一對接源極端子。
  6. 根據請求項5之方法，進一步包括以下步驟：查詢該電路設計說明以辨識該對接源極端子與地之間或者該對接源極端子與被配置為接收一供電電壓的一電路埠之間的一導電路徑，並且在辨識到時報告一洩漏路徑。
  7. 根據請求項4之方法，其中該一或多個開關設備是N型設備。
  8. 根據請求項1之方法，該方法包括以下步驟：從電路設計說明辨識包括該第一端子和該第二端子兩者的電子部件。
  9. 根據請求項1之方法，其中藉由以下中的至少一者辨識兩個節點之間的一導電路徑：一直接連接、一電阻性連接、包括處於一封閉狀態的一或多個開關的一連接、包括一或多個正向偏壓二極體的一連接、包括一或多個二極體連接的電晶體的一連接或者此類連接的一組合。
  10. 根據請求項1之方法，其中該預定義值基於該電路的某部分一電子部件的一擊穿電壓限定。
  11. 根據請求項1之方法，其中該電路設計說明包括存在於該電路的電子部件的一列表和連接資訊。
  12. 根據請求項11之方法，其中該電路設計說明包括提供一節點連接表示的一電路資料結構。
  13. 根據請求項12之方法，其中查詢該電路設計說明之步驟包括以下步驟：遍歷該電路資料結構。
  14. 一種用於偵測一電路中洩漏電流路徑的偵測系統，該偵測系統包括被配置為執行如請求項1至13中任一項所述的方法的步驟的一處理器。
  15. 一種非暫態電腦可讀取資料載體，該非暫態電腦可讀取資料載體上儲存有指令，該等指令當由一電腦執行時致使電腦執行如請求項1至13中任一項所述的方法。
TW111148901A 2022-04-13 2022-12-20 用於辨識電路中洩漏電流路徑的方法 TW202340740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/719,828 2022-04-13
US17/719,828 US20230333176A1 (en) 2022-04-13 2022-04-13 Method for Identifying a Leakage Current Path in a Circuit

Publications (1)

Publication Number Publication Date
TW202340740A true TW202340740A (zh) 2023-10-16

Family

ID=88308400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148901A TW202340740A (zh) 2022-04-13 2022-12-20 用於辨識電路中洩漏電流路徑的方法

Country Status (3)

Country Link
US (1) US20230333176A1 (zh)
CN (1) CN116908642A (zh)
TW (1) TW202340740A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239607B1 (en) * 1998-10-16 2001-05-29 Agilent Technologies, Inc. Simulation-based method for estimating leakage currents in defect-free integrated circuits
US20100332206A1 (en) * 2009-06-25 2010-12-30 Iyun Leu Method for simulating leakage distribution of integrated circuit design
EP2735026B1 (en) * 2011-07-21 2020-04-01 Microchip Technology Incorporated Multi-channel homogenous path for enhanced mutual triggering of electrostatic discharge fingers
JP2018074817A (ja) * 2016-10-31 2018-05-10 旭化成エレクトロニクス株式会社 整流方法及び整流装置

Also Published As

Publication number Publication date
CN116908642A (zh) 2023-10-20
US20230333176A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US20170271322A1 (en) Area-efficient and robust electrostatic discharge circuit
Simsir et al. Fault modeling for FinFET circuits
KR102470485B1 (ko) 반도체 디바이스의 누설 분석
US9245887B2 (en) Method and layout of an integrated circuit
US9984196B2 (en) Method and apparatus for modeling multi-terminal MOS device for LVS and PDK
US20200072901A1 (en) Fault diagnostics
US8489378B2 (en) Silicon controlled rectifier modeling
KR20080035968A (ko) 반도체집적회로의 설계방법, 반도체집적회로장치, 그리고전자장치
US20050197816A1 (en) Circuit simulation system with simulation models assigned based on layout information and connection information
US7564290B2 (en) Design structure for a high-speed level shifter
US10853543B1 (en) Logical detection of electronic circuit power sequence risks
TW202340740A (zh) 用於辨識電路中洩漏電流路徑的方法
US9178508B2 (en) High voltage switch with two or more outputs
US11537776B2 (en) Computer-implemented method of performing voltage rule check in an electronic design automation platform
CN103178016A (zh) 形成用于减少泄漏的栅极结构的方法
US20220343053A1 (en) Semiconductor structure of cell array with adaptive threshold voltage
Zwerger et al. Verification of the power-down mode of analog circuits by structural voltage propagation
US20160179995A1 (en) Transistor Plasma Charging Eliminator
US6848089B2 (en) Method and apparatus for detecting devices that can latchup
US20120072149A1 (en) Esd verification apparatus, esd verification method and esd verification program
US20140068535A1 (en) System and method for configuring a transistor device using rx tuck
US7685548B2 (en) Detection method for identifying unintentionally forward-biased diode devices in an integrated circuit device design
US8893064B1 (en) System and method for determining merged resistance values for same-type terminals in a complex semiconductor structure
US20230133766A1 (en) Method and device for detecting layout of integrated circuit, and storage medium
Gaitonde et al. Circuit-level modeling of spot defects