TW202339037A - 檢查裝置、積體電路的製造方法以及檢查方法 - Google Patents

檢查裝置、積體電路的製造方法以及檢查方法 Download PDF

Info

Publication number
TW202339037A
TW202339037A TW112100901A TW112100901A TW202339037A TW 202339037 A TW202339037 A TW 202339037A TW 112100901 A TW112100901 A TW 112100901A TW 112100901 A TW112100901 A TW 112100901A TW 202339037 A TW202339037 A TW 202339037A
Authority
TW
Taiwan
Prior art keywords
test
die
semiconductor wafer
semiconductor
sensor
Prior art date
Application number
TW112100901A
Other languages
English (en)
Inventor
蔡宗甫
盧思維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202339037A publication Critical patent/TW202339037A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Pressure Sensors (AREA)

Abstract

一種用於對半導體工件進行檢查的檢查裝置包括測試台、第一密封構件、測試夾具、第二密封構件、半導體工件及傳感器。測試台具有空腔。第一密封構件設置於空腔中。第一密封構件貼合至空腔的側壁。測試夾具以可移動方式耦合至測試台。第二密封構件貼合至測試夾具。半導體工件由第一密封構件及第二密封構件固持於測試台與測試夾具之間。傳感器以可移動方式設置於測試台上方。

Description

檢查裝置、積體電路的製造方法以及檢查方法
本發明實施例是有關於一種檢查裝置、積體電路的製造方法以及檢查方法，且特別是有關於一種防止測試液滲入到半導體工件的接合表面的檢查裝置、積體電路的製造方法以及檢查方法。
在積體電路的製造流程中，將晶粒與晶圓接合於一起以形成接合結構。然而，晶粒與晶圓之間的接合介面可能存在缺陷而通常需要執行檢查流程來確保接合介面的品質及可靠性。
一種用於對半導體工件進行檢查的檢查裝置包括測試台、第一密封構件、測試夾具、第二密封構件、半導體工件及傳感器。所述測試台具有空腔。所述第一密封構件設置於所述空腔中。所述第一密封構件貼合至所述空腔的側壁。所述測試夾具以可移動方式耦合至所述測試台。所述第二密封構件貼合至所述測試夾具。所述半導體工件由所述第一密封構件及所述第二密封構件固持於所述測試台與所述測試夾具之間。所述傳感器以可移動方式設置於所述測試台上方。
以下公開內容提供用於實施所提供標的的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本公開。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重覆使用參考編號及/或字母。此種重覆使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個部件或特徵與另一（其他）部件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括元件在使用或操作中的不同定向。裝置可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣據以進行解釋。
也可包括其他特徵及製程。舉例而言，可包括測試結構以幫助對三維（three-dimensional；3D）封裝或三維積體電路（three-dimensional integrated circuit；3DIC）裝置進行驗證測試。所述測試結構可包括例如在重佈線層中或基板上形成的測試墊（test pad），以便能夠對3D封裝或3DIC進行測試、對探針及/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構及方法可與包含對已知良好晶粒（known good die）進行中間驗證的測試方法接合使用以提高良率並降低成本。
圖1A至圖1J是根據本公開一些實施例的積體電路IC的製造流程的示意性剖視圖。參照圖1A，提供半導體晶圓WS。半導體晶圓WS包括半導體基板102a、內連線結構104、介電層106、多個導電件108及多個半導體穿孔（through semiconductor via；TSV）110。在一些實施例中，半導體基板102a是矽基板。在一些實施例中，半導體基板102a包括形成於其中的主動元件（例如，電晶體等）及/或被動元件（例如，電阻器、電容器、電感器等）。
如圖1A中所示，內連線結構104設置於半導體基板102a上，且介電層106覆蓋內連線結構104。在一些實施例中，內連線結構104包括嵌入於介電材料中的多個導電圖案。在一些實施例中，導電件108嵌入於介電層106中。舉例而言，導電件108被介電層106在側向上包封。導電件108經由內連線結構104電性連接至半導體基板102a。舉例而言，導電件108可經由內連線結構104電性連接至半導體基板102a中的主動元件及/或被動元件。在一些實施例中，導電件108的材料包括銅或其他合適的金屬材料，而介電層106的材料包括氧化矽、氮化矽、氮氧化矽或其他合適的介電材料。
在一些實施例中，可藉由在內連線結構104上沈積介電材料層且對介電材料層進行圖案化以在介電材料層中形成多個開口來形成介電層106。在介電層106中形成的開口暴露出內連線結構104的導電圖案的一部分。在對介電層106進行圖案化之後，可在介電層106上以及內連線結構104被介電層106的開口暴露出的所述一部分的導電圖案上沈積導電材料層。然後，執行研磨製程（例如，化學機械研磨（chemical mechanical polishing；CMP）製程）以局部地移除導電材料層，直至暴露出介電層106的頂表面為止。在執行研磨製程之後，導電件108形成在介電層106的開口中。
在一些實施例中，TSV 110嵌入於半導體基板102a中且未被暴露出。TSV 110電性連接至內連線結構104。在一些實施例中，導電件108的頂表面與介電層106的頂表面被統稱為半導體晶圓WS的主動表面A 100。另一方面，半導體晶圓WS的與主動表面A 100相對的表面可被稱為半導體晶圓WS的後表面R 100。如圖1A中所示，導電件108的頂表面與介電層106的頂表面可實質上位於相同的水平高度處，以為積體晶片上系統（system on integrated chip；SoIC）接合提供適當的主動表面A 100。在一些實施例中，可對主動表面A 100執行混合接合（hybrid bonding）。
參照圖1B，將多個晶粒200拾取並放置至半導體晶圓WS的主動表面A 100上。在一些實施例中，晶粒200在半導體晶圓WS上排列成陣列。在一些實施例中，每一晶粒200的厚度介於約50微米至約775微米的範圍內。舉例而言，每一晶粒的厚度可介於約50微米至約250微米的範圍內。在一些實施例中，每一晶粒200包括半導體基板202、內連線結構204、介電層206及多個導電件208。晶粒200的半導體基板202、內連線結構204、介電層206及導電件208分別與半導體晶圓WS的半導體基板102a、內連線結構104、介電層106及導電件108相似，因此在本文中省略其詳細說明。在一些實施例中，晶粒200能夠執行邏輯功能。舉例而言，晶粒200可為中央處理單元（Central Process Unit；CPU）晶粒、圖形處理單元（Graphic Process Unit；GPU）晶粒、現場可程式化閘陣列（Field-Programmable Gate Array；FPGA）等。在一些實施例中，圖1B中所示的導電件208的底表面與介電層206的底表面被統稱為晶粒200的主動表面A 200。另一方面，晶粒200的與主動表面A 200相對的表面可被稱為晶粒200的後表面R 200。也就是說，晶粒200被放置成使得主動表面A 200面對半導體晶圓WS而後表面R 200面朝上。如圖1B中所示，導電件208的底表面與介電層206的底表面實質上位於相同的水平高度處，以為SoIC接合提供適當的主動表面A 200。
在一些實施例中，將晶粒200預接合（pre-bonded）至半導體晶圓WS上。舉例而言，晶粒200被放置成使得每一晶粒200的主動表面A 200與半導體晶圓WS的主動表面A 100實體接觸，且晶粒200的導電件208與半導體晶圓WS的導電件108中的一些實質上對準且直接接觸。在一些實施例中，為促進半導體晶圓WS與晶粒200之間的接合，執行用於半導體晶圓WS與晶粒200的接合表面（即，主動表面A 100與主動表面A 200）的表面準備。舉例而言，表面準備可包括表面清潔及活化。可對主動表面A 100、A 200執行表面清潔，以移除導電件108、208的頂表面及介電層106、206的頂表面上的顆粒。在一些實施例中，可藉由例如濕式清潔來對主動表面A 100、A 200進行清潔。不僅會移除顆粒，而且亦可移除在導電件108、208的頂表面上形成的自生氧化物（native oxide）。舉例而言，可藉由在濕式清潔製程中使用的化學物質來移除在導電件108、208的頂表面上形成的自生氧化物。
在對半導體晶圓WS的主動表面A 100及晶粒200的主動表面A 200進行清潔之後，可執行介電層106、206的頂表面的活化，以形成高接合強度。在一些實施例中，可執行電漿活化來對介電層106、206的頂表面進行處理。當介電層106的經活化的頂表面與介電層206的經活化的頂表面實體接觸時，半導體晶圓WS的介電層106與晶粒200的介電層206被預接合。換言之，半導體晶圓WS的主動表面A 100與晶粒200的主動表面A 200形成接合表面BS。
在將晶粒200預接合至半導體晶圓WS上之後，得到半導體工件WP。此後，執行用於對半導體工件WP的接合表面BS進行檢查的第一檢查流程。以下將結合圖2、圖3A至圖3E、圖4A至圖4E、圖5A至圖5B以及圖6來闡述第一檢查流程。
圖2是檢查裝置1000的示意性俯視圖。在一些實施例中，用於對圖1B中的半導體工件WP的接合表面BS進行檢查的第一檢查流程由檢查裝置1000執行。參照圖2，檢查裝置1000具有測試腔室TC及與測試腔室TC相鄰的旋轉腔室SC。另外，檢查裝置1000包括控制單元1010、水及氣體供應系統1020、多個前開式晶圓傳送盒（Front Opening Unified Pod；FOUP）1030、傳感器導向軌1040、一對測試夾具導向軌1050、測試台1060、測試夾具1070、傳感器（transducer）1080、乾燥器1090、乾燥台1100及機械手臂RA。在一些實施例中，控制單元1010連接至測試腔室TC，以用於對測試台1060、測試夾具1070、傳感器1080、乾燥器1090及機械手臂RA的移動進行控制。在一些實施例中，控制單元1010進一步連接至旋轉腔室，以對乾燥台1100的旋轉速度進行控制。在一些實施例中，控制單元1010包括能夠對控制單元1010接收/發射的訊號進行處理的處理器等。在一些實施例中，水及氣體供應系統1020亦連接至測試腔室TC，以用於提供在第一檢查流程中利用的水及氣體。
在一些實施例中，FOUP 1030被配置成儲藏經處理/未經處理的半導體工件WP。如圖2中所示，傳感器導向軌1040、所述一對測試夾具導向軌1050、測試台1060、測試夾具1070、傳感器1080及乾燥器1090位於測試腔室TC中。在一些實施例中，測試台1060被配置成對半導體工件WP進行支撐/承載。
如圖2中所示，測試台1060位於所述一對測試夾具導向軌1050之間。另一方面，測試夾具1070以可移動方式耦合至測試夾具導向軌1050。舉例而言，測試夾具1070能夠沿著測試夾具導向軌1050的縱向方向執行往復運動。在本文中，測試夾具導向軌1050的縱向方向是Y方向。亦即，如圖2中所示，測試夾具1070能夠沿著Y方向執行往復運動。在一些實施例中，測試夾具1070能夠移動至測試台1060正上方的位置且能夠沿著Z方向移動以耦合至測試台1060。換言之，測試夾具1070以可移動方式耦合至測試台1060。
在一些實施例中，傳感器1080及乾燥器1090以可移動方式設置於測試台1060上方。舉例而言，傳感器1080及乾燥器1090以可移動方式連接至傳感器導向軌1040，以沿著傳感器導向軌1040的縱向方向及橫向方向執行往復運動。在本文中，傳感器導向軌1040的縱向方向是Y方向，且傳感器導向軌1040的橫向方向是X方向。亦即，傳感器1080及乾燥器1090能夠沿著Y方向及X方向二者執行往復運動。在一些實施例中，傳感器導向軌1040包括沿著X方向延伸的第一導軌（rail）及沿著Y方向延伸的一對第二導軌。傳感器1080及乾燥器1090耦合至第一導軌，以沿著X方向執行往復運動。另一方面，第一導軌耦合至所述一對第二導軌，以沿著Y方向執行往復運動。由於傳感器1080及乾燥器1090耦合至第一導軌，因此沿著Y方向的第一導軌的往復運動亦使得傳感器1080及乾燥器1090能夠沿著Y方向執行往復運動。
在一些實施例中，乾燥台1100位於旋轉腔室SC中。舉例而言，乾燥台1100與測試台1060相鄰。乾燥台1100被配置成對半導體工件WP進行旋轉乾燥。如圖2中所示，機械手臂RA位於FOUP 1030與測試腔室TC之間。在一些實施例中，機械手臂RA被配置成使半導體工件WP在FOUP 1030、測試腔室TC及旋轉腔室SC之間轉移。在一些實施例中，檢查裝置1000可執行「C模式掃描聲波顯微術（C mode scanning acoustic microscopy）」或「共焦掃描聲波顯微術（Confocal Scanning Acoustic Microscopy；CSAM）」。
圖3A至圖3E是根據本公開一些實施例的第一檢查流程的各個階段期間的檢查裝置1000的示意性俯視圖。圖4A至圖4E是圖3A至圖3E中的第一檢查流程的各個階段期間的檢查裝置1000的示意性剖視圖。
參照圖3A及圖4A，由機械手臂RA將半導體工件WP自FOUP 1030轉移至測試台1060。在一些實施例中，半導體工件WP以面朝上的方式儲藏於FOUP 1030中。換言之，半導體工件WP在FOUP 1030中被儲藏成使得晶粒200的後表面R 200面朝上。在一些實施例中，機械手臂RA貼合至半導體晶圓WS的後表面R 100。在半導體工件WP被放置於測試台1060上之前，機械手臂RA旋轉180度以翻轉半導體工件WP。舉例而言，如圖4A中所示，晶粒200的後表面R 200面朝下。在半導體工件WP被機械手臂RA翻轉之後，半導體工件WP被放置於測試台1060上。
在一些實施例中，測試台1060具有空腔C。在一些實施例中，空腔C自俯視圖來看具有圓形形狀。在一些實施例中，空腔C的深度C t介於約50微米至約2000微米的範圍內。另一方面，空腔C的直徑C d介於約280微米至約299.5微米的範圍內。在一些實施例中，檢查裝置1000更包括設置於空腔C中的第一密封構件SM1。在一些實施例中，第一密封構件SM1貼合至空腔C的側壁，如圖3A中所示。由於空腔C自俯視圖來看具有圓形形狀且第一密封構件SM1貼合至空腔C的側壁，因此第一密封構件SM1自俯視圖來看呈現圓環形形狀。在一些實施例中，第一密封構件SM1由橡膠或樹脂製成。舉例而言，第一密封構件SM1是O形環（O-ring）。
在一些實施例中，半導體工件WP被轉移至測試台1060，使得半導體晶圓WS被放置於第一密封構件SM1上。舉例而言，半導體晶圓WS的主動表面A 100與第一密封構件SM1實體接觸。同時，晶粒200被放置於空腔C中。如上所述，半導體工件WP以面朝下的方式放置，因此晶粒200的後表面R 200面對空腔C。然而，晶粒200的後表面R 200與空腔C的底表面間隔開。換言之，晶粒200不與測試台1060接觸。
參照圖3B及圖4B，在半導體工件WP被放置於測試台1060上之後，測試夾具1070沿著Y方向移動至測試台1060正上方的位置。此後，測試夾具1070將半導體工件WP夾持至測試台1060上。換言之，測試夾具1070將半導體工件WP牢固地固定至測試台1060上。在一些實施例中，檢查裝置1000更包括第二密封構件SM2。如圖4B中所示，第二密封構件SM2貼合至測試夾具1070。在一些實施例中，第二密封構件SM2由橡膠或樹脂製成。舉例而言，第二密封構件SM2是O形環。在一些實施例中，半導體工件WP被夾持至測試台1060上，使得半導體工件WP的半導體晶圓WS被固定於第一密封構件SM1與第二密封構件SM2之間。舉例而言，半導體晶圓WS的主動表面A 100與第一密封構件SM1接觸，且半導體晶圓WS的後表面R 100與第二密封構件SM2接觸。換言之，半導體工件WP由第一密封構件SM1及第二密封構件SM2固持於測試台1060與測試夾具1070之間。以下將結合圖5A及圖5B闡述夾持機制。
圖5A及圖5B分別是根據本公開一些實施例的第一檢查流程的一個階段期間的檢查裝置1000的示意性剖視圖。參照圖5A，在一些實施例中，在測試夾具1070沿著Y方向移動至測試台1060正上方的位置之後，測試夾具1070進一步沿著Z方向向下移動（如箭頭所示）以將半導體工件WP牢固地固定於測試台1060與測試夾具1070之間。同時，測試台1060保持不動。然而，本公開並非僅限於此。參照圖5B，在一些替代性實施例中，在測試夾具1070沿著Y方向移動至測試台1060正上方的位置之後，測試台1060沿著Z方向向上移動（如箭頭所示）以將半導體工件WP牢固地固定於測試台1060與測試夾具1070之間。同時，測試夾具1070保持不動。
返回參照圖4B，第一密封構件SM1沿著半導體晶圓WS的主動表面A 100的邊緣延伸。另一方面，第二密封構件SM2沿著半導體晶圓WS的後表面R 100的邊緣延伸。換言之，第一密封構件SM1及第二密封構件SM2自俯視圖來看分別呈現圓環形形狀。
在一些實施例中，在半導體工件WP（即，半導體晶圓WS及晶粒200）被夾持至測試台1060上之後，半導體晶圓WS與測試台1060之間會形成空氣隙AG。換言之，晶粒200被密封於半導體晶圓WS與測試台1060之間且被空氣隙AG環繞。如圖3B及圖4B中所示，測試夾具1070具有暴露出半導體工件WP的開口1070a。舉例而言，測試夾具1070的開口1070a暴露出半導體晶圓WS的後表面R 100。
參照圖3C及圖4C，在半導體工件WP被夾持至測試台1060上之後，由傳感器1080對半導體工件WP的晶粒200與半導體晶圓WS之間的接合表面BS進行檢查。在一些實施例中，傳感器1080耦合至傳感器導向軌1040以沿著X方向及Y方向移動，而對被測試夾具1070的開口1070a暴露出的半導體工件WP進行掃描。在一些實施例中，傳感器1080能夠發射/接收超音波。藉由對所發射及接收的超音波進行分析，可對半導體工件WP的接合表面BS的品質進行評估。舉例而言，可由傳感器1080對半導體工件WP的接合表面BS的缺陷進行偵測。在一些實施例中，由於晶粒200被預接合至半導體晶圓WS，因此若在此階段期間偵測到缺陷，則可輕易地將具有缺陷的接合表面BS的晶粒200自半導體晶圓WS剝除掉且重新進行預接合製程。如此一來，可充分提高隨後形成的積體電路IC的良率且可確保隨後形成的積體電路IC的品質。
在一些實施例中，為促進所發射/接收的超音波的準確性，可在傳感器1080與半導體工件WP之間提供媒介。舉例而言，如圖4C中所示，在半導體工件WP的接合表面BS由傳感器1080進行檢查的同時，在傳感器1080與半導體工件WP之間提供測試液TF。亦即，在傳感器1080與半導體晶圓WS的後表面R 100之間提供測試液TF。在一些實施例中，在傳感器1080對半導體工件WP進行掃描的同時，由傳感器1080噴射出測試液TF。在一些實施例中，測試液TF包括水。然而，本公開並非僅限於此。在一些替代性實施例中，可利用其他合適的液體作為測試液TF。如圖4C中所示，由於半導體工件WP以面朝下的方式放置，因此半導體工件WP的接合表面BS被第一密封構件SM1及半導體晶圓WS密封。換言之，測試液TF將停留於半導體晶圓WS的後表面R 100上，而不會滲透至半導體工件WP的接合表面BS中。如此一來，可充分防止傳統上測試液TF滲透至接合表面BS中以破壞晶粒200與半導體晶圓WS之間的接合的問題且可提高隨後形成的積體電路IC的良率。
參照圖3D及圖4D，在半導體工件WP的接合表面BS由傳感器1080進行檢查之後，移除測試液TF。舉例而言，在不使半導體工件WP移動（即，使得半導體晶圓WS及晶粒200仍能夠被夾持於測試台1060上）的情況下，半導體晶圓WS的後表面R 100可由乾燥器1090進行乾燥。在一些實施例中，乾燥器1090耦合至傳感器導向軌1040以沿著X方向及Y方向移動，以對半導體工件WP進行乾燥。在一些實施例中，乾燥器1090包括吹風乾燥器（blow dryer），所述吹風乾燥器吹送空氣以對半導體工件WP進行乾燥。在一些實施例中，乾燥器1090將熱空氣吹送於半導體晶圓WS的後表面R 100上，以使測試液TF蒸發。與傳感器1080相似，乾燥器1090亦對被測試夾具1070的開口1070a暴露出的半導體工件WP進行掃描，以對半導體工件WP進行乾燥。
參照圖3E及圖4E，在將半導體晶圓WS的後表面R 100吹乾之後，將半導體工件WP自測試夾具1070釋放並轉移至乾燥台1100。在半導體工件WP被放置至乾燥台1100上之後，藉由旋轉乾燥進一步對半導體工件WP（即，半導體晶圓WS及晶粒200）進行乾燥。如圖4E中所示，半導體工件WP由支撐結構SS進行支撐，使得晶粒200的後表面R 200與乾燥台1100間隔開。然而，本公開並非僅限於此。在一些替代性實施例中，晶粒200的後表面R 200可與乾燥台1100實體接觸，且可省略支撐結構SS。在一些實施例中，圖3E及圖4E中所示的步驟可為可選的。舉例而言，若測試液TF在圖3D及圖4D中所示的步驟中被充分移除，則可省略圖3E及圖4E中所示的旋轉乾燥步驟。
在對半導體工件WP進行檢查及乾燥之後，第一檢查流程實質上完成。應注意的是，圖3A至圖3E及圖4A至圖4E中所示的第一檢查流程由檢查裝置1000執行。然而，本公開並非僅限於此。在一些替代性實施例中，第一檢查流程可由圖6中所示的檢查裝置1000’執行。圖6是根據本公開一些替代性實施例的第一檢查流程的一個階段期間的檢查裝置1000’的示意性剖視圖。
參照圖6，檢查裝置1000’與圖3A至圖3E及圖4A至圖4E中的檢查裝置1000相似，因此相似的元件由相同的標號表示且在本文中省略其詳細說明。在一些實施例中，檢查裝置1000’更包括測試槽TT及多個緊固件SCR。在一些實施例中，測試槽TT被配置成容置測試液TF、測試台1060及測試夾具1070。另一方面，緊固件SCR被配置成以可拆卸方式將測試夾具1070緊固至測試台1060上。
在一些實施例中，利用檢查裝置1000’的第一檢查流程由將半導體工件WP轉移至測試台1060上（即，與圖3A及圖4A中所示的步驟相似）開始。應注意的是，在此階段期間，測試台1060及半導體工件WP位於測試槽TT內。此後，由測試夾具1070將半導體工件WP夾持至測試台1060上。應注意的是，在此階段期間，測試夾具1070亦位於測試槽TT內。在一些實施例中，在測試夾具1070將半導體工件WP固持之後，提供緊固件SCR以進一步將測試台1060、半導體工件WP及測試夾具1070固定。在一些實施例中，緊固件SCR穿透過測試夾具1070且延伸至測試台1060中，以確保測試台1060及測試夾具1070的穩固性。換言之，在半導體工件WP（即，半導體晶圓WS及晶粒200）由測試夾具1070夾持至測試台1060上之後，測試夾具1070藉由緊固件SCR牢固地固定至測試台1060上。在一些實施例中，緊固件SCR包括螺釘等。藉由將測試夾具1070牢固地固定至測試台1060上，半導體晶圓WS與測試台1060之間會形成空氣隙AG。同時，晶粒200被密封於半導體晶圓WS與測試台1060之間且被空氣隙AG環繞。換言之，半導體工件WP的接合表面BS被半導體晶圓WS及測試台1060密封。在確保接合表面BS被密封之後，使用測試液TF對測試槽TT進行填充。如圖6中所示，測試液TF被半導體晶圓WS、第一密封構件SM1及測試台1060阻擋，因此測試液TF不會滲透至空氣隙AG中。應注意的是，儘管圖6示出第一密封構件SM1位於測試台1060的空腔C之外，然而本公開並非僅限於此。在一些替代性實施例中，檢查裝置1000’中的第一密封構件SM1可貼合至空腔C的側壁（即，與圖3B中所示的配置相似）。如此一來，可充分防止傳統上測試液TF滲透至接合表面BS中以破壞晶粒200與半導體晶圓WS之間的接合的問題且可提高隨後形成的積體電路IC的良率。
然後，如圖6中所示，由傳感器1080對半導體工件WP的晶粒200與半導體晶圓WS之間的接合表面BS進行檢查。與圖4C中所示的其中傳感器1080噴射出測試液TF的步驟不同，在圖6中，測試液TF已存在於測試槽TT中。藉由對由傳感器1080發射及接收的超音波進行分析，可對半導體工件WP的接合表面BS的品質進行評估。舉例而言，可由傳感器1080對半導體工件WP的接合表面BS的缺陷進行偵測。在一些實施例中，由於晶粒200被預接合至半導體晶圓WS，因此若在此階段期間偵測到缺陷，則可輕易地將具有缺陷的接合表面BS的晶粒200自半導體晶圓WS剝除掉且重新進行預接合製程。如此一來，可充分提高隨後形成的積體電路IC的良率且可確保隨後形成的積體電路IC的品質。
在半導體工件WP的接合表面BS由傳感器1080進行檢查之後，移除測試液TF。舉例而言，可自測試槽TT排出測試液TF。然而，測試液TF的殘餘物可能會殘留於半導體晶圓WS的後表面R 100上。如此一來，可執行圖3D至圖3E及圖4D至圖4E中所示的步驟來對半導體工件WP進行乾燥，且實質上完成第一檢查流程。
在完成第一檢查流程且半導體工件WP的接合表面BS的品質得到確保之後，可繼續進行積體電路IC的製造流程。
參照圖1C，在將晶粒200預接合至半導體晶圓WS上之後，執行半導體晶圓WS與晶粒200的SoIC接合。半導體晶圓WS與晶粒200的SoIC接合包括在第一檢查流程之後對晶粒200及半導體晶圓WS執行熱處理TP，以將晶粒200牢固地接合至半導體晶圓WS上。在一些實施例中，可執行混合接合。舉例而言，熱處理TP包括用於進行介電質接合的熱處置及用於進行導電件接合的熱退火。在一些實施例中，執行用於進行介電質接合的熱處置以加強介電層106、206之間的接合。舉例而言，用於進行介電質接合的熱處置可在介於約100攝氏度至約150攝氏度的範圍內的溫度下執行。在執行用於進行介電質接合的熱處置之後，執行用於進行導電件接合的熱退火以促進導電件108、208之間的接合。舉例而言，用於進行導電件接合的熱退火可在介於約300攝氏度至約400攝氏度的範圍內的溫度下執行。用於進行導電件接合的熱退火的製程溫度高於用於進行介電質接合的熱處置的製程溫度。在執行用於進行導電件接合的熱退火之後，介電層106接合至介電層206且導電件108接合至導電件208。在一些實施例中，半導體晶圓WS的導電件108及晶粒200的導電件208可分別是導通孔（例如，銅通孔）、導電墊（例如，銅墊）或其組合。舉例而言，導電件108、208之間的導電件接合可為通孔對通孔接合、墊對墊接合或通孔對墊接合。在一些實施例中，導電件108的側壁與導電件208的側壁對齊。
在一些實施例中，並非所有的導電件108皆接合至對應的導電件208。舉例而言，如圖1C中所示，一些導電件108未接合至晶粒200，而是被晶粒200暴露出。該些導電件108可用作虛設導電件108且對隨後形成的半導體裝置中的電性傳導或訊號傳輸沒有貢獻。換言之，該些導電件108是電性浮置（electrically floating）的。
應注意的是，儘管圖1B及圖1C中的接合表面BS是藉由混合接合製程作為SoIC接合製程的實例而形成，然而本公開並非僅限於此。在一些替代性實施例中，可藉由金屬對金屬接合、聚合物對聚合物接合、熔融接合（fusion bonding）或其他接合技術形成接合表面BS。換言之，除藉由混合接合形成的接合表面BS之外，第一檢查流程亦可應用於藉由金屬對金屬接合、聚合物對聚合物接合、熔融接合或其他接合技術形成的接合表面BS。
參照圖1D，在執行熱處理TP以加強晶粒200與半導體晶圓WS之間的接合之後，執行第二檢查流程。在一些實施例中，第二檢查流程由檢查裝置2000執行。圖1D中的檢查裝置2000可與圖2、圖3A至圖3E以及圖4A至圖4E中的檢查裝置1000相似，因此在本文中省略其詳細說明。然而，圖2、圖3A至圖3E以及圖4A至圖4E中的測試台1060被測試台2060代替。與測試台1060不同，測試台2060具有平坦的頂表面且不具有空腔。在一些實施例中，檢查裝置2000包括傳感器2080。檢查裝置2000的傳感器2080與檢查裝置1000的傳感器1080相似，因此在本文中省略其詳細說明。在一些實施例中，第二檢查流程與圖3A至圖3E及圖4A至圖4E中所示的第一檢查流程相似，而不同的是半導體工件WP（即，半導體晶圓WS及晶粒200）以面朝上的方式被轉移至測試台2060上。舉例而言，如圖1D中所示，半導體晶圓WS的後表面R 100面對測試台2060，且晶粒200的後表面R 200面朝上。在一些實施例中，半導體晶圓WS的後表面R 100與測試台2060接觸。
如圖1D中所示，半導體工件WP的半導體晶圓WS與晶粒200之間的接合表面BS由傳感器2080進行檢查。在一些實施例中，傳感器2080沿著X方向及Y方向移動，以對半導體工件WP進行掃描。在一些實施例中，傳感器2080能夠發射/接收超音波。藉由對所發射及接收的超音波進行分析，可對半導體工件WP的接合表面BS的品質進行評估。在一些實施例中，為促進所發射/接收的超音波的準確性，可在傳感器2080與半導體工件WP之間提供媒介。舉例而言，如圖1D中所示，在半導體工件WP的接合表面BS由傳感器2080進行檢查的同時，在傳感器2080與半導體工件WP之間提供測試液TF。亦即，在傳感器2080與晶粒200的後表面R 200之間提供測試液TF。在一些實施例中，在傳感器2080對半導體工件WP進行掃描的同時，由傳感器2080噴射出測試液TF。在一些實施例中，測試液TF包括水。然而，本公開並非僅限於此。在一些替代性實施例中，可利用其他合適的液體作為測試液TF。應注意的是，儘管測試液TF會流動至半導體工件WP的主動表面A 100，然而由於接合表面BS已藉由熱處理TP（即，圖1C中所示的步驟）進行熱處置及熱退火，因此測試液TF將不會滲透至半導體晶圓WS與晶粒200之間的接合介面中對接合表面BS造成損壞。在一些實施例中，若在此階段期間偵測到缺陷，則可自半導體晶圓WS移除具有缺陷的接合表面BS的晶粒200且可再次執行圖1B及圖1C中所示的接合製程，直至接合表面BS的品質得到確保。如此一來，可充分提高隨後形成的積體電路IC的良率且可確保隨後形成的積體電路IC的品質。
應注意的是，在一些實施例中，圖1D中所示的第二檢查流程可為可選的。換言之，在一些實施例中，可省略第二檢查流程。
參照圖1E，在確保接合表面BS的品質之後，在半導體晶圓WS上形成包封體300以在側向上包封晶粒200。舉例而言，包封體300被形成為填充在相鄰的晶粒200之間的間隙中。在一些實施例中，包封體300包含模製化合物、模製底部填充膠、樹脂（例如環氧樹脂）等。在一些替代性實施例中，包封體300可包含氧化矽及/或氮化矽。在一些實施例中，藉由化學氣相沈積（chemical vapor deposition；CVD）、電漿增強型化學氣相沈積（plasma-enhanced chemical vapor deposition；PECVD）、原子層沈積（atomic layer deposition；ALD）等形成包封體300。在一些實施例中，包封體300不含填料（filler）。在一些實施例中，包封體300被稱為「間隙填充氧化物（gap fill oxide）」。在一些實施例中，對晶粒200的後表面R 200及包封體300的頂表面T 300執行平坦化製程，以進一步減小隨後形成的積體電路IC的總厚度。舉例而言，包封體300的厚度實質上等於晶粒200的厚度。同時，包封體300的頂表面T 300實質上與晶粒200的後表面R 200共面。亦即，包封體300的厚度介於約50微米至約775微米的範圍內。在一些實施例中，包封體300的厚度介於約50微米至約250微米的範圍內。在一些實施例中，平坦化製程包括機械研磨製程及/或CMP製程。
參照圖1E及圖1F，將圖1E中所示的結構上下翻轉且藉由剝離層DB將所述結構貼合至載板CS。舉例而言，晶粒200的後表面R 200貼合至剝離層DB。在一些實施例中，載板CS是半導體載板，例如矽載板。然而，本公開並非僅限於此。在一些替代性實施例中，載板CS可為玻璃載板。在一些實施例中，剝離層DB是光熱轉換（light-to-heat conversion；LTHC）釋放層。此後，對半導體晶圓WS的後表面R 100執行平坦化製程。在一些實施例中，平坦化製程包括機械研磨製程及/或CMP製程。在一些實施例中，對半導體晶圓WS的半導體基板102a進行研磨，直至暴露出TSV 110為止，以形成半導體基板102。舉例而言，在平坦化製程之後，TSV 110穿透過半導體基板102。TSV 110能夠達成半導體晶圓WS的前側與後側之間的電性連通。在一些實施例中，在暴露出TSV 110之後，對半導體晶圓WS進行進一步研磨以減小半導體晶圓WS的總厚度。舉例而言，在研磨製程之後，半導體晶圓WS的厚度可介於約10微米與約20微米之間的範圍內。在一些實施例中，在暴露出TSV 110之後，使半導體基板102凹陷而使得每一TSV 110自半導體基板102突出。此後，可將介電層（未繪示）填充至凹陷中，以在側向上包繞每一TSV 110的突出部分的周圍。在一些實施例中，填充至凹陷中的介電層包括低溫氮化矽等。
參照圖1G，在半導體晶圓WS的後表面R 100上形成內連線結構400、多個導通孔500及多個導電頂蓋600。內連線結構400包括嵌入於介電材料中的多個導電圖案。在一些實施例中，內連線結構400電性連接至半導體晶圓WS的TSV 110。舉例而言，內連線結構400的導電圖案可與半導體晶圓WS的TSV 110直接接觸，以提供與TSV 110的電性連接。
在一些實施例中，導通孔500形成於內連線結構400上。在一些實施例中，導通孔500形成於內連線結構400的導電圖案上且與所述導電圖案直接接觸。亦即，導通孔500依序經由內連線結構400、TSV 110、內連線結構104及導電件108電性連接至晶粒200。在一些實施例中，導通孔500由導電材料製成且鍍覆於內連線結構400的導電圖案上。舉例而言，導通孔500的材料可包括銅、銅合金等。
在一些實施例中，導電頂蓋600形成於導通孔500上。在一些實施例中，導電頂蓋600由具有低電阻率的導電材料（例如Sn、Pb、Ag、Cu、Ni、Bi或其合金）製成。在一些實施例中，導電頂蓋600暫時形成於導通孔500上以用於電性測試目的。舉例而言，測試探針（未繪示）可被放置成與導電頂蓋600實體接觸，以對圖1G中所示結構的電性傳導及訊號傳輸進行驗證。
參照圖1G及圖1H，在完成測試流程之後，移除導電頂蓋600。可藉由例如蝕刻製程等來移除導電頂蓋600。此後，在內連線結構400上形成保護層700以覆蓋導通孔500。在一些實施例中，保護層700的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯（benzocyclobutene；BCB）、聚苯並噁唑（polybenzoxazole；PBO）或任何其他合適的聚合物系介電材料。舉例而言，可藉由合適的製作技術（例如旋轉塗佈、CVD、PECVD等）形成保護層700。如圖1H中所示，導通孔500隱埋於保護層700內且被保護層700良好地保護住。然而，本公開並非僅限於此。在一些替代性實施例中，保護層700可暴露出導通孔500的頂表面。在一些實施例中，保護層700的厚度介於約15微米至約25微米的範圍內。
參照圖1H及圖1I，將晶粒200及包封體300自剝離層DB剝離，使得晶粒200及包封體300與載板CS分離。在一些實施例中，剝離層DB（例如，LTHC釋放層）被紫外（ultra-violet；UV）雷射照射，使得剝離層DB及載板CS可自晶粒200及包封體300脫落。在剝離製程之後，將剝離的結構放置於框架結構FR上以進行進一步處理。在一些實施例中，框架結構FR包括切割條帶且剝離的結構被放置於所述切割條帶上。
參照圖1I及圖1J，對剝離的結構執行單體化製程以獲得多個積體電路IC。在一些實施例中，單體化製程通常涉及使用旋轉刀片或雷射光束進行切割。換言之，單體化製程是例如雷射切分製程、機械切分製程或其他合適的製程。在一些實施例中，單體化製程將半導體晶圓WS劃分成多個晶粒100。亦即，每一晶粒100包括半導體基板102、內連線結構104、介電層106、導電件108及TSV 110。在一些實施例中，晶粒100能夠執行邏輯功能。舉例而言，晶粒100可為CPU晶粒、GPU晶粒、FPGA等。在一些實施例中，每一積體電路IC包括晶粒100、晶粒200、包封體300、內連線結構400、導通孔500及保護層700。晶粒200堆疊於晶粒100上且接合至晶粒100。同時，包封體300在側向上包封晶粒200。在一些實施例中，內連線結構400在晶粒100上被設置成與晶粒200相對。導通孔500及保護層700設置於內連線結構400上。如圖1J中所示，每一積體電路IC具有前表面FS及與前表面FS相對的後表面RS。舉例而言，晶粒200的後表面R 200與包封體300的底表面B 300構成積體電路IC的後表面RS。同時，保護層700的頂表面T 700構成積體電路IC的前表面FS。
在一些實施例中，積體電路IC可被用於各種應用中。舉例而言，積體電路IC可與其他封裝結構封裝於一起以形成半導體裝置。
根據本公開的一些實施例，一種用於對半導體工件進行檢查的檢查裝置包括測試台、第一密封構件、測試夾具、第二密封構件、半導體工件及傳感器。所述測試台具有空腔。所述第一密封構件設置於所述空腔中。所述第一密封構件貼合至所述空腔的側壁。所述測試夾具以可移動方式耦合至所述測試台。所述第二密封構件貼合至所述測試夾具。所述半導體工件由所述第一密封構件及所述第二密封構件固持於所述測試台與所述測試夾具之間。所述傳感器以可移動方式設置於所述測試台上方。
根據本公開的一些實施例，所述第一密封構件及所述第二密封構件自俯視圖來看分別呈現環形形狀。
根據本公開的一些實施例，所述檢查裝置更包括測試夾具導向軌及傳感器導向軌。所述測試夾具導向軌耦合至所述測試夾具。所述測試夾具沿著所述測試夾具導向軌的縱向方向執行往復運動。所述傳感器導向軌耦合至所述傳感器。所述傳感器沿著所述傳感器導向軌的縱向方向及橫向方向執行往復運動。
根據本公開的一些實施例，所述檢查裝置更包括耦合至所述傳感器導向軌的乾燥器。所述乾燥器沿著所述傳感器導向軌的所述縱向方向及所述橫向方向執行往復運動。
根據本公開的一些實施例，所述檢查裝置更包括測試槽及緊固件。所述測試槽用於容置測試液、所述測試台及所述測試夾具。所述緊固件以可拆卸方式將所述測試夾具緊固至所述測試台上。
根據本公開的一些實施例，所述檢查裝置更包括被配置成對所述半導體工件進行旋轉乾燥的乾燥台。
根據本公開的一些實施例，一種積體電路的製造方法包括至少以下步驟。提供半導體晶圓，且所述半導體晶圓具有主動表面及與所述主動表面相對的後表面。將晶粒預接合至所述半導體晶圓上。每一晶粒具有主動表面及與所述主動表面相對的後表面。所述半導體晶圓的所述主動表面與所述晶粒的所述主動表面形成接合表面。執行用於對所述接合表面進行檢查的第一檢查流程。在所述第一檢查流程之後對所述晶粒及所述半導體晶圓執行熱處理，以將所述晶粒牢固地接合至所述半導體晶圓上。在所述半導體晶圓上形成包封體以在側向上包封所述晶粒。在所述半導體晶圓的所述後表面上形成內連線結構及導通孔。對所述半導體晶圓及所述包封體進行單體化。所述第一檢查流程包括至少以下步驟。將所述半導體晶圓及所述晶粒轉移至第一測試台上。所述第一測試台具有空腔且所述晶粒的所述後表面面對所述空腔。由測試夾具將所述半導體晶圓及所述晶粒夾持至所述第一測試台。由第一傳感器對所述接合表面進行檢查。在所述第一傳感器與所述半導體晶圓的所述後表面之間提供第一測試液。對所述半導體晶圓的所述後表面進行乾燥。
根據本公開的一些實施例，所述積體電路的製造方法更包括用於對所述接合表面進行檢查的第二檢查流程。所述第二檢查流程包括至少以下步驟。將所述半導體晶圓及所述晶粒轉移至第二測試台上，其中所述半導體晶圓的所述後表面面對所述第二測試台。由第二傳感器對所述接合表面進行檢查，其中在所述第二傳感器與所述晶粒的所述後表面之間提供第二測試液。
根據本公開的一些實施例，所述第二檢查流程在所述熱處理之後執行。
根據本公開的一些實施例，所述第一測試液是自所述第一傳感器噴射出。
根據本公開的一些實施例，在所述半導體晶圓及所述晶粒被夾持至所述第一測試台之後，在所述半導體晶圓與所述第一測試台之間形成空氣隙，且所述晶粒被密封於所述半導體晶圓與所述第一測試台之間且被所述空氣隙環繞。
根據本公開的一些實施例，所述第一測試台及所述測試夾具位於測試槽中，且所述第一檢查流程更包括至少以下步驟。在所述半導體晶圓及所述晶粒由所述測試夾具夾持至所述第一測試台之後，藉由緊固件將所述測試夾具牢固地固定至所述第一測試台上，使得在所述半導體晶圓與所述第一測試台之間形成空氣隙，且所述晶粒被密封於所述半導體晶圓與所述第一測試台之間且被所述空氣隙環繞。使用所述第一測試液對所述測試槽進行填充。
根據本公開的一些實施例，對所述半導體晶圓的所述後表面進行乾燥包括至少以下步驟。在所述半導體晶圓及所述晶粒被夾持於所述第一測試台上時將所述半導體晶圓的所述後表面吹乾。在將所述半導體晶圓的所述後表面吹乾之後，將所述半導體晶圓及所述晶粒轉移至乾燥台上。對所述半導體晶圓及所述晶粒進行旋轉乾燥。
根據本公開的一些實施例，所述第一測試液包括水。
根據本公開的一些實施例，一種檢查方法包括至少以下步驟。提供半導體工件。所述半導體工件包括半導體晶圓及晶粒。所述半導體晶圓具有主動表面及與所述主動表面相對的後表面，且所述晶粒接合至所述半導體晶圓的所述主動表面上。使用檢查裝置對所述半導體工件的所述晶粒與所述半導體晶圓之間的接合表面的缺陷進行偵測。所述檢查裝置包括測試台、第一密封構件、測試夾具、第二密封構件及傳感器。所述測試台具有空腔，所述第一密封構件設置於所述空腔中，且所述第二密封構件貼合至所述測試夾具。藉由至少以下步驟對所述缺陷進行偵測。將所述半導體工件轉移至所述測試台上。所述半導體晶圓的所述主動表面與所述第一密封構件接觸。由所述測試夾具將所述半導體工件夾持至所述測試台。所述半導體晶圓的所述後表面與所述第二密封構件接觸。在所述傳感器與所述半導體工件之間提供測試液的同時，由所述傳感器對所述接合表面進行檢查。
根據本公開的一些實施例，對所述缺陷進行偵測更包括在對所述接合表面進行檢查之後，將所述半導體晶圓的所述後表面吹乾。
根據本公開的一些實施例，所述檢查裝置更包括與所述測試台相鄰的乾燥台，且對所述缺陷進行偵測更包括至少以下步驟。在將所述半導體晶圓的所述後表面吹乾之後，將所述半導體工件轉移至所述乾燥台上。對所述半導體工件進行旋轉乾燥。
根據本公開的一些實施例，所述測試液是自所述傳感器噴射出。
根據本公開的一些實施例，所述檢查裝置更包括測試槽，所述測試台及所述測試夾具位於所述測試槽中，且對所述缺陷進行偵測更包括至少以下步驟。在所述半導體工件由所述測試夾具夾持至所述測試台之後，藉由緊固件將所述測試夾具牢固地固定至所述測試台上，使得在所述半導體晶圓與所述測試台之間形成空氣隙，且所述晶粒被密封於所述半導體晶圓與所述測試台之間且被所述空氣隙環繞。使用所述測試液對所述測試槽進行填充。
根據本公開的一些實施例，所述測試液包括水。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本公開的各個態樣。熟習此項技術者應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。
100、200:晶粒 102、102a、202:半導體基板 104、204、400:內連線結構 106、206:介電層 108、208:導電件 110:半導體穿孔 300:包封體 500:導通孔 600:導電頂蓋 700:保護層 1000、1000’、2000:檢查裝置 1010:控制單元 1020:水及氣體供應系統 1030:前開式晶圓傳送盒 1040:傳感器導向軌 1050:測試夾具導向軌 1060、2060:測試台 1070:測試夾具 1070a:開口 1080、2080:傳感器 1090:乾燥器 1100:乾燥台 A 100、A 200:主動表面 AG:空氣隙 B 300:底表面 BS:接合表面 C:空腔 C d:直徑 C t:深度 CS:載板 DB:剝離層 FR:框架結構 FS:前表面 IC:積體電路 R 100、R 200、RS:後表面 RA:機械手臂 SC:旋轉腔室 SCR:緊固件 SM1:第一密封構件 SM2:第二密封構件 SS:支撐結構 T 300、T 700:頂表面 TC:測試腔室 TF:測試液 TP:熱處理 TT:測試槽 WP:半導體工件 WS:半導體晶圓 X、Y、Z:方向
圖1A至圖1J是根據本公開一些實施例的積體電路的製造流程的示意性剖視圖。 圖2是檢查裝置的示意性俯視圖。 圖3A至圖3E是根據本公開一些實施例的第一檢查流程的各個階段期間的檢查裝置的示意性俯視圖。 圖4A至圖4E是圖3A至圖3E中的第一檢查流程的各個階段期間的檢查裝置的示意性剖視圖。 圖5A及圖5B分別是根據本公開一些實施例的第一檢查流程的一個階段期間的檢查裝置的示意性剖視圖。 圖6是根據本公開一些替代性實施例的第一檢查流程的一個階段期間的檢查裝置的示意性剖視圖。
1000:檢查裝置
1010:控制單元
1020:水及氣體供應系統
1030:前開式晶圓傳送盒
1040:傳感器導向軌
1050:測試夾具導向軌
1060:測試台
1070:測試夾具
1080:傳感器
1090:乾燥器
1100:乾燥台
RA:機械手臂
SC:旋轉腔室
TC:測試腔室
X、Y、Z:方向

Claims (1)

  1. 一種用於對半導體工件進行檢查的檢查裝置，包括： 測試台，具有空腔； 第一密封構件，設置於所述空腔中，其中所述第一密封構件貼合至所述空腔的側壁； 測試夾具，以可移動方式耦合至所述測試台； 第二密封構件，貼合至所述測試夾具； 半導體工件，由所述第一密封構件及所述第二密封構件固持於所述測試台與所述測試夾具之間；以及 傳感器，以可移動方式設置於所述測試台上方。
TW112100901A 2022-03-16 2023-01-09 檢查裝置、積體電路的製造方法以及檢查方法 TW202339037A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/696,828 2022-03-16
US17/696,828 US20230298917A1 (en) 2022-03-16 2022-03-16 Inspection apparatus, manufacturing method of integrated circuit, and inspection method

Publications (1)

Publication Number Publication Date
TW202339037A true TW202339037A (zh) 2023-10-01

Family

ID=88067362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100901A TW202339037A (zh) 2022-03-16 2023-01-09 檢查裝置、積體電路的製造方法以及檢查方法

Country Status (2)

Country Link
US (1) US20230298917A1 (zh)
TW (1) TW202339037A (zh)

Also Published As

Publication number Publication date
US20230298917A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
KR102391159B1 (ko) 다이 처리
TW202236439A (zh) 直接接合方法及結構
US9895871B2 (en) De-bonding and cleaning process and system
CN107527891B (zh) 半导体器件和方法
TW201822330A (zh) 晶片封裝結構
US20170092604A1 (en) Semiconductor Device and Method of Manufacture
US10622327B2 (en) Method for manufacturing semiconductor structure
US11855067B2 (en) Integrated circuit package and method
US20220302078A1 (en) System and Method for Bonding Semiconductor Devices
TWI767287B (zh) 半導體封裝結構
US20220157743A1 (en) Package structure with stacked semiconductor dies
TW202002192A (zh) 晶片封裝件
CN110911371A (zh) 半导体封装结构及其形成方法
KR20220168964A (ko) 레이저 디본딩 캐리어들 및 그 복합 캐리어들
US10510668B1 (en) Method of fabricating semiconductor device
TW202339037A (zh) 檢查裝置、積體電路的製造方法以及檢查方法
CN112447531A (zh) 封装结构及其制造方法
US20240113032A1 (en) Packaged interconnect structures
US20170282326A1 (en) Dual-thickness backgrinding tape for backgrinding bumped wafers
US20220367366A1 (en) Semiconductor packages and method of manufacturing the same
KR20230047783A (ko) 웨이퍼와 지지 캐리어 접착용 접착 부재 및 이를 이용한 반도체 소자의 제조 방법