TW202333321A - 包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法 - Google Patents

包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法 Download PDF

Info

Publication number
TW202333321A
TW202333321A TW111139239A TW111139239A TW202333321A TW 202333321 A TW202333321 A TW 202333321A TW 111139239 A TW111139239 A TW 111139239A TW 111139239 A TW111139239 A TW 111139239A TW 202333321 A TW202333321 A TW 202333321A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
monolithic silicon
silicon structure
cavity
assembly
Prior art date
Application number
TW111139239A
Other languages
English (en)
Other versions
TWI846093B (zh
Inventor
庫諾 R 派瑞克
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202333321A publication Critical patent/TW202333321A/zh
Application granted granted Critical
Publication of TWI846093B publication Critical patent/TWI846093B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種半導體裝置總成。該總成包含：一第一半導體裝置，其包含在其之一上表面上之複數個電接觸件；一單塊矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單塊矽結構包含從該下表面延伸至該單塊矽結構之一主體中之一腔；及一第二半導體裝置，其安置於該腔中且包含複數個互連件，該等互連件各自可操作地耦合至該複數個電接觸件之一對應者。

Description

包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法
本發明大體上係關於半導體裝置總成，且更特定言之係關於包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法。
微電子裝置大體上具有一晶粒(即，一晶片)，該晶粒包含具有高密度之極小組件之積體電路。通常，晶粒包含電耦合至積體電路之極小接合墊之一陣列。接合墊係外部電接觸件，供應電壓、信號等透過該等外部電接觸件傳輸至積體電路或從積體電路傳輸。在晶粒形成之後，其等經「封裝」以將接合墊耦合至可更容易耦合至各種電源線、信號線及接地線之一較大電終端陣列。用於封裝晶粒之習知程序包含：將晶粒上之接合墊電耦合至一引線陣列、球墊或其他類型之電終端，及囊封晶粒以保護其等免受環境因素(例如，濕氣、微粒、靜電及實體衝擊)影響。
相關申請案之交叉參考
本申請案含有與標題為「SEMICONDUCTOR DEVICE ASSEMBLIES INCLUDING MONOLITHIC SILICON STRUCTURES FOR THERMAL DISSIPATION AND METHODS OF MAKING THE SAME」之同時申請之美國專利申請案相關之標的物。相關申請案(其之揭示內容以引用的方式併入本文中)讓渡給Micron Technology公司且由代理人檔案號碼010829-9680.US00及010829-9681.US00識別。
下文描述半導體裝置之數項實施例之特定細節以及相關聯系統及方法。熟習相關技術者將認知，可在晶圓級或晶粒級執行本文中所描述之方法之適合階段。因此，取決於所用於之內容背景，術語「基板」可指代一晶圓級基板或一經單粒化之晶粒級基板。此外，除非上下文另有指示，否則本文中所揭示之結構可使用習知半導體製造技術形成。可例如使用化學氣相沈積、物理氣相沈積、原子層沈積、鍍覆、無電式鍍覆、旋塗及/或其他適合技術來沈積材料。類似地，可例如使用電漿蝕刻、濕式蝕刻、化學機械平坦化或其他適合技術來移除材料。
一些半導體裝置總成包含經組態以輔助從總成中之一或多個半導體裝置中提取熱之結構。此等結構通常由具有高熱導率之金屬形成，諸如銅、銀、鋁或其等之合金。因為此等金屬之熱膨脹係數(CTE)可與總成中之半導體裝置之CTE極其不同，所以歸因於熱循環之分層、開裂或其他類型之機械損壞可對此等總成提出一挑戰。此外，用於從此等金屬形成結構且對其等塑形以容納總成中之額外裝置之製造技術需要不同於用於大多數其他總成程序之工具，且可大幅增加將其等整合於其中之總成之費用。
為解決此等缺點及其他，本申請案之各種實施例提供其中提供用於一多晶粒結構中之一下晶粒之表面與總成之一外(例如，上)表面之間之熱耗散的一單塊矽結構之半導體裝置總成。單塊矽結構可包含部分或完全延伸穿過其間之腔，其中可提供額外半導體裝置(例如，晶粒、晶粒堆疊、封裝、總成等)。額外半導體裝置可電耦合至單塊矽結構所附接至之下晶粒之相同表面(例如，藉由氧化物-氧化物接合、混合接合、黏著劑、互連件或類似者)。單塊矽結構憑藉其高熱導率及其熱膨脹係數與下晶粒之熱膨脹係數之緊密匹配而提供經改良之熱管理，而不具有與其他熱管理結構相關聯之損壞風險。
圖1係根據本發明之一實施例之一單塊矽結構100之一簡化部分橫截面示意圖。單塊矽結構100包含至少部分延伸穿過單塊矽結構100之厚度(例如，進入主體中)之一或多個腔(繪示兩個)。結構100可例如由其中已形成腔之一空白矽晶圓形成(例如，藉由遮蔽及定向蝕刻、雷射燒蝕等)。結構100可針對後續晶圓級處理步驟保持在一晶圓級，或可視情況在後續處理步驟之前單粒化。
根據本發明之一個態樣，在整合至一較大半導體裝置總成之前，單塊矽結構100可在其腔中預先填充半導體裝置。圖2係根據本發明之一項實施例之其中已安置數個半導體裝置的一單塊矽結構100之一簡化橫截面示意圖。如參考圖2可見，半導體裝置102 (例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)已安置至單塊矽結構100之腔中。各半導體裝置102可由在半導體裝置之背表面與腔之面向內表面之間的一黏著劑(例如，一熱介面材料)固定於對應腔中。腔可經定大小使得小間隙103 (例如，視情況用一黏著劑、一底部填充物、一囊封劑或類似者填充)保持包圍半導體裝置102，以簡化將其等安置於腔中之程序。在其他實施例中，透過仔細匹配半導體裝置102及腔之外部尺寸，可最小化或甚至消除間隙103。為促進將半導體裝置102及單塊矽結構100整合至一較大總成中，可形成一重佈層104，重佈層104包含與單塊矽結構100對準之一或多個熱墊105 (例如，其包括銅、銀、鋁或與一金屬-金屬接合操作相容之其他金屬)及可操作地耦合至半導體裝置102之一或多個互連件106 (例如，墊、支柱、UBM、接腳、焊球等)。在其他實施例中，可省略重佈層，且半導體裝置102可在填充至單塊矽結構100中(例如，與單塊矽結構100之接合表面共面)之前具備互連件。
轉至圖3，根據本發明之一項實施例，繪示經填充之單塊矽結構100經對準以準備接合至另一半導體裝置(例如，總成中之前述下半導體裝置)。下半導體裝置110包含一介電層109，電接觸件107及熱接觸件108安置於介電層109中。經填充之單塊矽結構100可接合至下半導體裝置110，使得熱墊105耦合至熱接觸件107，且互連件106耦合至電接觸件108，以形成半導體裝置總成400，如圖4中根據本發明之一項實施例繪示。接合操作可為一混合接合操作，其中在重佈層104之介電質與形成於下半導體裝置110上方之介電層109之間形成一介電質-介電質接合(例如，氧化物-氧化物接合)，且在熱墊105與熱接觸件107之對應者之間以及在互連件106與電接觸件108之對應者之間形成金屬-金屬接合。
儘管在前述實例實施例中，半導體裝置總成400已被繪示為透過一混合接合操作形成，但在其他實施例中，一經填充之單塊矽結構與一下半導體裝置之間的接合可用黏著層(例如，熱介面材料(TIM))、具有或不具有底部填充物之焊料互連件、或熟習此項技術者熟知之任何其他接合方法來達成。
根據本發明之一額外態樣，半導體裝置總成400可視情況經受進一步處理，以移除上覆於半導體裝置102已安置於其中之腔之單塊矽結構100之部分，以減小總成之一高度及/或提供額外連接性選項。就此而言，圖5係一半導體裝置總成500之一簡化橫截面示意圖，其中類似於圖4中所繪示之一總成已經受一背面薄化操作(例如，藉由化學機械拋光(CMP)、研磨等)以從單塊矽結構100移除材料之部分，以曝露半導體裝置102之背表面及減小總成500之總高度。
在其中半導體裝置102包含用於進一步連接性之背面接觸件之一實施例中，從覆蓋半導體裝置102之背表面之單塊矽結構100移除材料之部分可允許將額外裝置整合至半導體裝置總成中。圖6中展示一個此配置，其中繪示一半導體裝置總成600之一簡化橫截面示意圖。如參考圖6可見，類似於圖5中所繪示之一總成已具有連接至半導體裝置102之曝露背面接觸件(例如，透過傳統覆晶互連、焊球陣列、混合接合等)之額外半導體裝置111 (例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)。接著，額外半導體裝置111可由一模製材料層112囊封以對其提供機械保護。
替代地，在另一實施例中，一或多個額外之預填充單塊矽結構(例如，類似於圖2中所繪示之結構)可接合至圖5中所繪示之半導體總成500，以提供具有高密度之裝置之一總成同時保持良好之熱效能，而非如圖6中所繪示般將額外半導體裝置個別地連接至半導體裝置102之曝露背面接觸件。圖7中展示一個此總成，其中繪示一半導體裝置總成700之一簡化橫截面示意圖，其中類似於圖5中所繪示之一總成已具有一額外單塊矽結構113，其填充有接合至其之半導體裝置。
如熟習此項技術者將容易瞭解，根據本發明之一個態樣，圖5及圖7中所繪示之程序可反覆地重複，使得一額外經填充單塊矽結構本身可能經受另一背面薄化操作，以曝露其中之半導體裝置之背面接觸件用於接合至又一經填充單塊矽結構。
替代地或額外地，在另一實施例中，覆蓋填充在其腔中之半導體裝置之背表面之一單塊矽結構的材料可僅經充分薄化以允許穿過經薄化材料形成通孔(例如，貫穿矽通孔(TSV))，以連接至半導體裝置之背面接觸件，而非完全移除覆蓋填充在其腔中之半導體裝置之背表面之一單塊矽結構的材料之背面薄化操作。參考圖8可更容易理解此，其中展示類似於圖4之一總成，該總成已經受一背面薄化操作，該操作移除覆蓋腔中之半導體裝置之背表面之材料的一部分，且已進一步經受一TSV形成操作(例如，形成穿過矽材料之開口，對開口進行鈍化，從開口之底部移除鈍化層以曝露背面接觸件，將一導體鍍覆至開口中等)，而提供延伸穿過經薄化材料以接觸半導體裝置之背面接觸件之TSV 114，以促進進一步連接性。
轉至圖9，繪示一半導體裝置總成900之一簡化橫截面示意圖，其中類似於圖8中所展示之一總成已具有連接至延伸穿過單塊矽結構100而至半導體裝置102 (例如，透過傳統覆晶互連、焊球陣列、混合接合等)之TSV 114的額外半導體裝置111 (例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)。接著，額外半導體裝置111可由一模製材料層112囊封以對其提供機械保護，如上文關於圖6更詳細地描述。
替代地，在另一實施例中，一或多個額外之預填充單塊矽結構(例如，類似於圖2中所繪示之結構)可接合至圖8中所繪示之半導體總成，以提供具有高密度之裝置之一總成同時保持良好之熱效能，而非如圖9中所繪示般將額外半導體裝置個別連接至TSV 114。圖10中展示一個此總成，其中繪示一半導體裝置總成100之一簡化橫截面示意圖，其中類似於圖8中所繪示之一總成已具有一額外單塊矽結構113，其填充有接合至其之半導體裝置。
如上所述，可經由用於在矽中形成開口或腔之傳統蝕刻技術來從一空白矽晶圓製造一單塊矽結構。替代地或額外地，根據本發明之各種實施例，用於製造單塊矽結構之方法可包含如下文更詳細闡述之高度可控的且高速的蝕刻程序。
轉至圖11，根據本發明之一項實施例，在形成程序之一步驟以一簡化部分橫截面視圖展示將從其形成一單塊矽結構之一前驅體結構。前驅體結構包含一矽晶圓1100，其上已形成鈍化層1101 (例如，一介電材料)，一或多個熱墊1102形成於鈍化層1101中。一遮罩層1103形成於鈍化層1101上方，其具有對應於待在矽晶圓1100中形成之腔之一圖案。更特定言之，遮罩層1103包含具有小開口之一圖案(例如，其對應於窄柱狀或鰭狀結構)，該等小開口上覆於矽晶圓1100中待形成腔之一區。如參考圖12可見，小開口1104可至少部分蝕刻至矽晶圓1100之一厚度中，以從待形成腔之處移除一些材料。從腔蝕刻少量材料而非整個腔之一優點在於，與遮罩開口對應於最終腔開口之全尺寸相比，可更快地完成定向蝕刻操作。在從矽晶圓1100中各向異性地蝕除此等材料之「薄片(sliver)」之後，可執行一後續各向同性(例如，濕式)蝕刻操作以從矽晶圓1100之待形成腔之處移除剩餘材料。圖13中繪示此一操作之結果，其展示根據本發明之一項實施例之已藉由此兩步驟各向異性及各向同性蝕刻程序形成之腔1105。在移除遮罩層1103之剩餘物(例如，經由一化學及/或機械移除程序)之後，如圖14中展示，包含有熱墊1102及腔1105之單塊矽結構1400準備好用於先前在上文關於圖2至圖10更詳細描述之程序。
作為在將類似於圖1或圖14之單塊矽結構之一單塊矽結構附接至一總成中之一下半導體裝置之前用半導體裝置預填充單塊矽結構之一替代例，本發明之一些實施例可涉及將一單塊矽結構附接至一半導體裝置，將單塊矽結構背面薄化以顯露其中之腔，及隨後將半導體裝置安置於腔內部。根據本發明之各種實施例，在圖15至圖20中之程序中之各個階段展示形成一半導體裝置總成之一種此方法。
轉至圖15，根據本發明之一個態樣，展示在已接合至一下半導體裝置1401之後之圖14之單塊矽結構1400。就此而言，單塊矽結構1400經接合至下半導體裝置1401使得熱墊1102耦合至下半導體裝置1401之熱接觸件1402。接合操作可為一混合接合操作，其中在單塊矽結構之介電質1101與形成於下半導體裝置1401上方之一介電層1403之間形成一介電質-介電質接合(例如，氧化物-氧化物接合)，且在熱墊1102與熱接觸件1402之對應者之間形成金屬-金屬接合。
如圖16中繪示，在接合至下半導體裝置1401之後，單塊矽結構1400可經受一背面薄化操作(例如，藉由化學機械拋光(CMP)、研磨等)，以從單塊矽結構1400移除材料之部分以曝露腔1105。在腔1105因此敞開之情況下，可將半導體裝置(例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等) 1701安置於腔1105中，且可將一囊封劑(例如，模製材料) 1702安置於半導體裝置1701上方(及視情況其周圍，取決於半導體裝置1701及腔1105之相對大小)，以產生半導體裝置總成1700，如圖17中展示。後續處理步驟(例如，從晶圓或面板級單粒化總成1700、進行薄化及提供至下半導體裝置1401之外部連接等)可在此時執行(且為保持本發明之清楚起見並未繪示)。
替代地，半導體裝置總成1700可經受額外處理操作，以移除囊封材料1702之上覆部分及曝露半導體裝置1701之背表面，類似於上文關於圖4及圖5描述之程序，以薄化總成1700及/或使總成準備好用於額外連接性。就此而言，圖18係一半導體裝置總成1800之一簡化橫截面示意圖，其中類似於圖17中所繪示之一總成已經受一背面薄化操作(例如，藉由化學機械拋光(CMP)、研磨等)，以移除囊封劑1702之上覆部分，以曝露(及視情況平坦化)半導體裝置1701之背表面及減小總成1800之總高度。
在其中半導體裝置1701包含用於進一步連接性之背面接觸件之一實施例中，從覆蓋半導體裝置1701之背表面之囊封劑1702移除材料之部分可允許將額外裝置整合至半導體裝置總成中，如上文關於圖6及圖7更詳細描述。就此而言，額外半導體裝置可直接附接至半導體裝置1701之曝露背面接觸件，且接著由一模製材料層囊封(例如，類似於圖6中所繪示之配置)。替代地，在另一實施例中，一或多個額外之預填充單塊矽結構(例如，類似於圖2中所繪示之結構)可接合至圖18中所繪示之半導體總成1800，以提供具有高密度之裝置之一總成同時保持良好之熱效能，而非將額外半導體裝置個別地連接至半導體裝置1701之曝露背面接觸件。在又一實施例中，至圖18之圖中所繪示之程序可在圖18之總成1800上反覆執行(例如，將另一單塊矽結構1400安置於總成1800上，薄化單塊矽結構1400以敞開其中之腔1105，將額外半導體裝置安置於曝露之腔中，用一模製材料囊封，及視情況薄化上覆模製材料)，以提供具有高密度之裝置之一總成同時保持良好之熱效能。如熟習此項技術者將容易瞭解，前述程序可混合、匹配及反覆地重複，使得可提供額外之半導體裝置階層，直至已達到一所要裝置密度。
半導體裝置總成已被繪示為形成於尚未被薄化或具備背面接觸件之下半導體裝置1401上方(例如，在所繪示定向中，在其之一下表面上)。圖19繪示根據本發明之一個態樣之一程序，藉由該程序，下半導體裝置1401可被薄化且具備TSV及背面接觸件。如參考圖19可見，半導體裝置總成1800已由安置於單塊矽結構1400及半導體裝置1701之曝露背表面上方之一黏著層1902接合至一暫時載體晶圓1901。當由載體晶圓1901機械支撐時，可薄化下半導體裝置1401之背表面(例如，藉由CMP、研磨等)以減小總成之一總高度且允許穿過下半導體裝置1401之一剩餘厚度形成TSV 1903。可使用熟習此項技術者已知之若干方法之任一者來形成背面接觸件(例如，墊、支柱、凸塊下金屬化(UBM)等)，諸如承載焊球陣列1904之接觸件。在另一實施例中，可僅藉由圖19中所繪示之薄化操作曝露已在處理之一早期階段形成於下半導體裝置1401中的埋藏TSV，而非在薄化下半導體裝置1401之後形成通孔1904。一旦薄化及接觸形成完成，便可移除暫時載體晶圓1901及黏著劑1902，而導致經完成半導體裝置總成2000，如圖20中繪示。
儘管前述單塊矽結構之矽材料擁有一高熱導率，但在一些情況下，可有利地在一單塊矽結構之一些區中包含銅、銀、鋁或其他高熱導率金屬，以進一步增強其熱管理能力，同時最小化結構與總成中之半導體裝置之間的CTE差異。就此而言，圖21至圖26繪示包含金屬排熱結構之一單塊矽結構之一項實施例之製造及整合。
轉至圖21，根據本發明之一項實施例，在形成程序之一步驟以一簡化部分橫截面視圖展示將從其形成一單塊矽結構之一前驅體結構。前驅體結構包含一矽晶圓2100，其上已形成鈍化層2101 (例如，一介電材料)，一或多個熱墊(未繪示)可視情況形成於鈍化層2101中。一遮罩層2102形成於鈍化層2101上方，其具有對應於待形成於矽晶圓2100中之腔及金屬排熱結構兩者之一圖案。更特定言之，遮罩層2102包含具有小開口之一圖案(例如，其對應於窄柱狀或鰭狀結構)，該等小開口上覆於矽晶圓2100中待形成腔之區及矽晶圓2100中待形成金屬排熱結構之區兩者。
如參考圖22可見，小開口2103可至少部分蝕刻至矽晶圓2100之一厚度中，以從待形成腔之處移除一些材料且產生其中可鍍覆金屬排熱結構之開口。在從矽晶圓2100中各向異性地蝕除此等材料「薄片」之後，接著可形成一鍍覆操作以在待形成腔之區及將保留金屬排熱結構2105之區兩者中用金屬結構填充小開口2103。可移除過量之金屬材料(例如，藉由一CMP操作、一研磨操作、一濕式蝕刻操作等)，且可將另一遮罩結構2106安置於矽晶圓2100上方，其中開口曝露在待形成腔之區中之金屬材料，但未曝露金屬排熱結構2105。
可執行一後續各向同性(例如，濕式)蝕刻操作以從矽晶圓2100之待形成腔之處移除金屬結構及剩餘矽材料。此一操作之結果在圖25中繪示，其展示已藉由根據本發明之一項實施例之此程序形成之腔2107及金屬排熱結構2105。在移除遮罩層2106之剩餘物(例如，經由一化學及/或機械移除程序)之後，包含有金屬排熱結構2105及腔2107之單塊矽結構2500準備好用於先前在上文關於圖2至圖10及/或圖15至圖20更詳細描述之程序。就此而言，圖26繪示根據本發明之一項實施例之一半導體裝置總成2600之一簡化橫截面示意圖。總成2600包含一單塊矽結構2500，金屬排熱結構2105安置於其中以用於從一下半導體裝置2602抽取熱(例如，透過與下半導體裝置2602中之熱接觸件接觸)。總成2600進一步包含在單塊矽結構之腔中之耦合至下半導體裝置2602的一或多個半導體裝置(繪示兩個)。
如熟習此項技術者將容易理解，儘管前述實例以部分橫截面視圖繪示，其中一單一下半導體裝置接合至一單一單塊結構，但本發明之實施例考慮晶圓級處理，其中將包括複數個下半導體裝置之一未單粒化晶圓接合至一晶圓級單塊矽結構，以提供一晶圓級中間結構，可從該中間結構單粒化個別總成。替代地，在另一實施例中，經單粒化之單塊矽結構可個別地接合至包括複數個下半導體裝置之一未單粒化晶圓。在又一實施例中，經單粒化之單塊矽結構可個別地接合至經單粒化之下半導體裝置。
儘管在前述實例實施例中，單塊矽結構已被繪示及描述為包含與一下半導體裝置上之對應熱接觸件接觸之熱墊或金屬排熱結構，但在其他實施例中，可省略此等特徵，且可將一單塊矽結構接合至一下半導體裝置之一表面，而無任何中間金屬結構。
儘管在前述實例實施例中，單塊矽結構已被繪示及描述為包含具有相同深度及平面面積之兩個腔，其中具有相似大小之半導體裝置，但熟習此項技術者將容易瞭解，腔之數量不受此限制，且在其他實施例中，單塊矽結構可具有更多或更少之腔、不同平面面積及/或深度之腔，以容納不同大小及形狀之半導體裝置(或其他電組件，包含被動電路組件)。
此外，儘管在前述實例實施例中，單塊矽結構已被繪示及描述為安置於具有與單塊矽結構相同之一平面面積之一下半導體晶粒上方，但熟習此項技術者將容易瞭解，可採用呈其他配置(例如，接合至一個以上下晶粒，接合至一裝置基板等)之單塊矽結構，且不需要具有與承載其等之裝置相同之一平面面積。
根據本發明之一個態樣，上文所繪示及描述之半導體裝置總成可包含記憶體晶粒，諸如動態隨機存取記憶體(DRAM)晶粒、反及(NOT-AND) (NAND)記憶體晶粒、反或(NOT-OR) (NOR)記憶體晶粒、磁隨機存取記憶體(MRAM)晶粒、相變記憶體(PCM)晶粒、鐵電隨機存取記憶體(FeRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒或類似者。在其中在一單一總成中提供多個晶粒之一實施例中，半導體裝置可為一相同種類之記憶體晶粒(例如，兩個NAND、兩個DRAM等)或不同種類之記憶體晶粒(例如，一個DRAM及一個NAND等)。根據本發明之另一態樣，上文所繪示及描述之總成之半導體晶粒可包含邏輯晶粒(例如，控制器晶粒、處理器晶粒等)，或邏輯及記憶體晶粒之一混合(例如，一記憶體控制器晶粒及由此控制之一記憶體晶粒)。
上文所描述之半導體裝置及半導體裝置總成之任一者可併入至無數較大及/或較複雜系統之任何者中，該等系統之一代表性實例係圖27中示意性地展示之系統2700。系統2700可包含一半導體裝置總成(例如，或一離散半導體裝置) 2702、一電源2704、一驅動器2706、一處理器2708及/或其他子系統或組件2710。半導體裝置總成2702可包含大體上類似於上文所描述之半導體裝置之特徵之特徵。所得系統2700可執行多種功能之任何者，諸如記憶體儲存、資料處理及/或其他適合功能。因此，代表性系統2700可包含但不限於手持式裝置(例如，行動電話、平板電腦、數位閱讀器及數位音訊播放器)、電腦、車輛、家電及其他產品。系統2700之組件可容置於一單一單元中或分佈遍及多個互連單元(例如，透過一通信網路)。系統2700之組件亦可包含遠端裝置及多種電腦可讀媒體之任何者。
本文中所論述之裝置(包含一記憶體裝置)可形成於一半導體基板或晶粒(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)，或在另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於磷、硼或砷)進行摻雜來控制基板或基板之子區之導電性。摻雜可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜手段執行。
本文中所描述之功能可在硬體、由一處理器執行之軟體、韌體或其等之任何組合中實施。其他實例及實施方案在本發明及隨附發明申請專利範圍之範疇內。實施功能之特徵亦可實體定位於各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。
如本文中(包含在發明申請專利範圍中)所使用，如一品項清單(例如，以諸如「至少一者」或「一或多者」之一片語開頭之一品項清單)中所使用之「或」指示一包含清單，使得例如A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。再者，如本文中所使用，片語「基於」不應被解釋為對一條件閉集之參考。例如，在不脫離本發明之範疇之情況下，被描述為「基於條件A」之一例示性步驟可基於一條件A及一條件B兩者。換言之，如本文中所使用，片語「基於」應按相同於片語「至少部分基於」之方式來解釋。
如本文中所使用，鑑於圖中所展示之定向，術語「垂直」、「橫向」、「上」、「下」、「上方」及「下方」可指代半導體裝置中之特徵之相對方向或位置。例如，「上」或「最上」可指代定位成比另一特徵更靠近一頁面之頂部之一特徵。然而，此等術語應被廣義地解釋為包含具有其他定向(諸如倒轉或傾斜定向)之半導體裝置，其中取決於定向，頂部/底部、上面/下面、上方/下方、向上/向下及左/右可互換。
應注意，上文所描述之方法描述可能實施方案，且操作及步驟可經重新配置或以其他方式修改，且其他實施方案係可行的。此外，可組合來自兩個或更多個方法之實施例。
根據上文，將瞭解，已出於繪示目的在本文中描述本發明之特定實施例，但可在不偏離本發明之範疇之情況下作出各種修改。實情係，在前述描述中，論述許多具體細節以提供本技術之實施例之一透徹且詳盡描述。然而，熟習相關技術者將認知，可在不具有該等具體細節之一或多者之情況下實踐本發明。在其他例項中，未展示或未詳細描述通常與記憶體系統及裝置相關聯之熟知結構或操作以避免使本技術之其他態樣不清楚。一般而言，應理解，除本文中所揭示之特定實施例之外，各種其他裝置、系統及方法亦可在本技術之範疇內。
100:單塊矽結構 102:半導體裝置 103:間隙 104:重佈層 105:熱墊 106:互連件 107:熱接觸件 108:電接觸件 109:介電層 110:下半導體裝置 111:額外半導體裝置 112:模製材料層 113:額外單塊矽結構 114:貫穿矽通孔(TSV) 400:半導體裝置總成 500:半導體裝置總成/半導體總成 600:半導體裝置總成 700:半導體裝置總成 900:半導體裝置總成 1100:矽晶圓 1101:鈍化層/介電質 1102:熱墊 1103:遮罩層 1104:小開口 1105:腔 1400:單塊矽結構 1401:下半導體裝置 1402:熱接觸件 1403:介電層 1700:半導體裝置總成 1701:半導體裝置 1702:囊封劑/囊封材料 1800:半導體裝置總成/半導體總成 1901:載體晶圓 1902:黏著層/黏著劑 1903:貫穿矽通孔(TSV) 1904:焊球陣列 2000:經完成半導體裝置總成 2100:矽晶圓 2101:鈍化層 2102:遮罩層 2103:小開口 2105:金屬排熱結構 2106:遮罩結構/遮罩層 2107:腔 2500:單塊矽結構 2600:半導體裝置總成 2602:下半導體裝置 2700:系統 2702:半導體裝置總成 2704:電源 2706:驅動器 2708:處理器 2710:其他子系統或組件
圖1係根據本發明之一項實施例之用於熱耗散之一單塊矽結構之一簡化橫截面示意圖。
圖2至圖10係根據本發明之實施例之在一製造程序中之各個階段的半導體裝置總成之簡化橫截面示意圖。
圖11至圖14係根據本發明之實施例之在一製造程序中之各個階段的用於熱耗散之單塊矽結構之簡化橫截面示意圖。
圖15至圖20係根據本發明之實施例之在一製造程序中之各個階段的半導體裝置總成之簡化橫截面示意圖。
圖21至圖25係根據本發明之實施例之在一製造程序中之各個階段的用於熱耗散之單塊矽結構之簡化橫截面示意圖。
圖26係根據本發明之一項實施例之一半導體裝置總成之一簡化橫截面示意圖。
圖27係展示包含根據本發明之一實施例組態之一半導體裝置總成的一系統之一示意圖。
100:單塊矽結構
102:半導體裝置
500:半導體裝置總成/半導體總成

Claims (20)

  1. 一種半導體裝置總成，其包括： 一第一半導體裝置，其包含在其之一上表面上之複數個電接觸件； 一單塊矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單塊矽結構包含從該下表面延伸至該單塊矽結構之一主體中之一腔；及 一第二半導體裝置，其安置於該腔中且包含複數個互連件，該等互連件各自可操作地耦合至該複數個電接觸件之一對應者。
  2. 如請求項1之半導體裝置總成，其中該單塊矽結構具有在大小及形狀上對應於該第一半導體裝置之一平面區域之一平面區域。
  3. 如請求項1之半導體裝置總成，其中該第一半導體裝置之該上表面包含與該單塊矽結構之該下表面直接接觸之複數個熱接觸件。
  4. 如請求項3之半導體裝置總成，其中該單塊矽結構之該下表面包含對應複數個熱墊，該等熱墊各自與該複數個熱接觸件之對應一或多者直接接觸。
  5. 如請求項4之半導體裝置總成，其中該複數個熱墊之各者藉由一金屬-金屬接合耦合至該複數個熱接觸件之該對應一或多者。
  6. 如請求項1之半導體裝置總成，其中該單塊矽結構之該下表面藉由一介電接合而接合至該第一半導體裝置之該上表面。
  7. 如請求項1之半導體裝置總成，其中該複數個互連件係第一複數個互連件，該腔係一第一腔，該單塊結構包含從該下表面延伸至該單塊矽結構之該主體中之一第二腔，且進一步包括安置於該第二腔中且包含第二複數個互連件之一第三半導體裝置，該第二複數個互連件各自可操作地耦合至該複數個電接觸件之一對應者。
  8. 如請求項1之半導體裝置總成，其中該第二半導體裝置包含經電耦合記憶體裝置之一垂直堆疊。
  9. 如請求項1之半導體裝置總成，其中該第一半導體裝置之該上表面及該單塊矽結構之該下表面之一或多者包含一重佈層。
  10. 一種半導體裝置總成，其包括： 一第一半導體裝置，其包含一上表面； 一單塊矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單塊矽結構包含從該下表面延伸至該單塊矽結構之一主體中之一腔；及 一第二半導體裝置，其直接耦合至該第一半導體裝置且安置於該腔中，使得該第二半導體裝置之一背表面及複數個側壁完全圍封在該腔內。
  11. 如請求項10之半導體裝置總成，其中該腔經設計大小使得一間隙將該複數個側壁之各者與該腔之一內表面分離。
  12. 如請求項10之半導體裝置總成，其中該單塊矽結構之該下表面藉由氧化物-氧化物接合而接合至該第一半導體裝置之該上表面。
  13. 如請求項10之半導體裝置總成，其中該第二半導體裝置之一背表面黏著至該腔之一內表面。
  14. 如請求項10之半導體裝置總成，其中該第二半導體裝置具有與該單塊矽結構之該下表面共面之一接合表面。
  15. 如請求項10之半導體裝置總成，其中該單塊矽結構包含與該第一半導體裝置之外表面共面之複數個外表面。
  16. 一種半導體裝置總成，其包括： 一第一半導體裝置，其包含一上表面； 一第二半導體裝置，其由該第一半導體裝置之一上表面直接承載；及 一單塊矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單塊矽結構包含從該下表面延伸至該單塊矽結構之一主體中且包圍該第二半導體裝置之一腔。
  17. 如請求項16之半導體裝置總成，其中該單塊矽結構具有在大小及形狀上對應於該第一半導體裝置之一平面區域之一平面區域。
  18. 如請求項16之半導體裝置總成，其中該第二半導體裝置具有與該單塊矽結構之該下表面共面之一接合表面。
  19. 如請求項16之半導體裝置總成，其中該單塊矽結構之該下表面藉由氧化物-氧化物接合而接合至該第一半導體裝置之該上表面。
  20. 如請求項16之半導體裝置總成，其中該腔經設計大小使得一間隙將該第二半導體裝置之複數個側壁之各者與該腔之一內表面分離。
TW111139239A 2021-11-01 2022-10-17 包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法 TWI846093B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163274426P 2021-11-01 2021-11-01
US63/274,426 2021-11-01

Publications (2)

Publication Number Publication Date
TW202333321A true TW202333321A (zh) 2023-08-16
TWI846093B TWI846093B (zh) 2024-06-21

Family

ID=

Also Published As

Publication number Publication date
WO2023075952A1 (en) 2023-05-04
CN118103976A (zh) 2024-05-28
KR20240089689A (ko) 2024-06-20
US20230139914A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US11854990B2 (en) Method for forming a semiconductor device having TSV formed through a silicon interposer and a second silicon substrate with cavity covering a second die
US10622321B2 (en) Semiconductor structures and methods of forming the same
TWI780293B (zh) 半導體裝置及其製造方法
US20210057332A1 (en) Semiconductor structure and manufacturing method thereof
KR102622314B1 (ko) 집적 회로 패키지 및 방법
US11699694B2 (en) Method of manufacturing semiconductor package structure
US11855067B2 (en) Integrated circuit package and method
US20230116818A1 (en) Package having multiple chips integrated therein and manufacturing method thereof
TWI830470B (zh) 包括用於散熱之單片矽結構之半導體裝置總成及製造其之方法
US20230139914A1 (en) Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same
US20240021554A1 (en) Integrated circuit package and method of forming thereof
EP4135020A2 (en) Bond pads for semiconductor die assemblies and associated methods and systems
TWI846093B (zh) 包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法
US20230136202A1 (en) Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same
US20220367366A1 (en) Semiconductor packages and method of manufacturing the same
TW202347651A (zh) 積體電路封裝及其形成方法
CN116705630A (zh) 用于细间距和薄blt互连的基于焊料的混合接合