TW202316485A - 半導體結構、半導體裝置及方法 - Google Patents

半導體結構、半導體裝置及方法 Download PDF

Info

Publication number
TW202316485A
TW202316485A TW111123467A TW111123467A TW202316485A TW 202316485 A TW202316485 A TW 202316485A TW 111123467 A TW111123467 A TW 111123467A TW 111123467 A TW111123467 A TW 111123467A TW 202316485 A TW202316485 A TW 202316485A
Authority
TW
Taiwan
Prior art keywords
equal
minutes
semiconductor substrate
less
semiconductor
Prior art date
Application number
TW111123467A
Other languages
English (en)
Inventor
扎赫拉 賈漢莎 拉德
佩卡 路克卡南
尤哈佩卡 雷提歐
馬克 龐基寧
卡萊維 科克
Original Assignee
圖爾庫大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 圖爾庫大學 filed Critical 圖爾庫大學
Publication of TW202316485A publication Critical patent/TW202316485A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本揭露係有關半導體結構、半導體裝置和形成半導體結構的方法。半導體結構(1000)包括結晶III-V族半導體基板(1100)以及化學鍵合到該半導體基板(1100)的結晶顆粒(1200)，該半導體基板(1100)包括第13族後過渡金屬元素和砷化物，該顆粒(1200)包含第13族後過渡金屬元素和氧。

Description

半導體結構、半導體裝置及方法
本揭露係有關半導體技術。具體而言，本揭露係有關III-V族半導體結構、半導體裝置和用於形成III-V族半導體結構的方法。
有幾種III-V族半導體提供優於矽的電子特性。例如，砷化鎵表現出比矽更高的電子移動率和能隙。此外，與矽相反，砷化鎵還具有直接能隙，有利於其在光子學中的應用。
然而，矽具有某些正面的特徵，使其成為半導體工業中的主要產品。這些特徵之一是在矽上自發形成的穩定的天然氧化物，可以在微加工(microfabrication)中加以利用。
有鑑於此，可能需要開發與III-V族半導體結構相關的新解決方案。
提供此發明內容以簡化形式介紹挑選出的概念，這些概念將在下面的實施方式中進一步描述。此發明內容並非旨在識別所要求保護的標的的關鍵特徵或基本特徵，也不旨在用於限制所要求保護的標的的範圍。
根據第一態樣，提供一種半導體結構。該半導體結構包含結晶III-V族半導體基板以及化學鍵合到該半導體基板的結晶顆粒，該半導體基板包含第13族後過渡金屬元素和砷化物，該顆粒包含第13族後過渡金屬元素和氧。
根據第二態樣，提供一種包括根據第一態樣的半導體結構的半導體裝置。
根據第三態樣，提供一種用於形成半導體結構的方法，該半導體結構包括結晶III-V族半導體基板以及化學鍵合到該半導體基板的結晶顆粒，該半導體基板包括第13族過渡金屬元素和砷化物，該顆粒包括第13族後過渡金屬元素和氧。該方法包括在整個浸沒期間使該半導體基板經受水溫大於40℃的水，持續時間至少為2分鐘，以形成該顆粒。
在第三態樣的實施例中，該半導體結構是根據第一態樣的半導體結構。
在第一態樣的實施例中，該半導體結構可通過根據第三態樣的方法獲得。
1000:半導體結構
1100:半導體基板
1200:結晶顆粒、顆粒
1300:塗層
2000:半導體結構
2100:半導體基板
2200:結晶顆粒、顆粒
3000:半導體裝置
3100:半導體晶圓
3110:供體摻雜層
3120:本質層
3130:受體摻雜層
3200:顆粒
3300:塗層
3401:第一金屬接觸
3402:第二金屬接觸
4000:方法
4100:清潔半導體基板
4110:濕清潔
4200:使半導體基板經受水
4300:對顆粒進行退火
4310:將半導體基板保持在真空室
5001:第一半導體結構
5002:第二半導體結構
6003:第三半導體結構
7004:第四半導體結構
8005:第五半導體結構
9006:第六半導體結構
結合附圖閱讀以下實施方式將更好地理解本公開，其中：
圖1顯示一種半導體結構；
圖2描繪另一種半導體結構；
圖3示出一種半導體裝置；
圖4顯示一種用於形成半導體結構的方法；
圖5A和5B分別顯示第一半導體結構和第二半導體結構；
圖6A和6B分別描繪第一半導體結構和第三半導體結構；
圖7A和7B分別示出第三半導體結構和第四半導體結構；
圖8A和8B顯示第五半導體結構；以及
圖9描繪第六半導體結構。
除非有相反的特別說明，否則上述附圖中的任何附圖都可能不是按比例繪製的，因此所述附圖中的任何元件可能以相對於所述附圖中的其他元件的不准確比例來繪製，以強調所述附圖的實施例的某些結構方面。
此外，前述附圖中任意兩張圖的實施例中的對應元件在所述兩張圖中可能彼此不成比例，以強調所述兩張圖的實施例的某些結構方面。
圖1描繪了根據實施例的半導體結構1000。
在本說明書中，“半導體”可以指一種材料，其具有介於導電材料(例如金屬)的導電性和絕緣材料(例如許多塑料和玻璃)的導電性之間的導電性，該種材料係諸如砷化鎵(GaAs)、砷化銦(InAs)或砷化銦鎵(InGaAs)。通常，半導體可以具有或不具有結晶結構。
本文中，材料的“結晶”結構可以指形成有序的三維晶格的所述材料的成分，例如原子核。
此外，“半導體結構”可以指一種結構，其可以包括一完整的、可操作的半導體裝置的結構部件、層和/或其他元件的全部或僅一部分，諸如電晶體，例如功率電晶體或光電電晶體；電容器；二極體，例如光電二極體或功率二極體；微處理器；或光子裝置，例如顯示器、光電偵測器或太陽能電池。在僅形成此類組件、元件或裝置的一部分的情況下，術語“結構”可以被認為是“用於”此類組件、元件或裝置的結構或構建塊。特別地，除了半導體材料之外，半導體結構通常可以包括非半導體材料，例如導體和/或絕緣體。
在圖1的實施例中，半導體結構1000包括結晶III-V族半導體基板1100。半導體基板1100包括第13族後過渡金屬元素和砷化物(As)。
在整個本揭露中，“III-V族半導體基板”可以指一種固體，其由III-V族半導體材料製成並且提供可以讓材料沉積到其上的表面。在一些實施例中，III-V族半導體基板可以包括由III-V族半導體材料(例如GaAs、InAs或InGaAs)形成的半導體晶圓，適用於製造各種半導體結構和/或裝置，例如，積體電路或光子裝置。
此外，“第13族後過渡金屬元素”可以是指鎵(Ga)、銦(In)或鉈(Tl)。
在圖1的實施例中，半導體結構1000包括化學鍵合到半導體基板1100的結晶顆粒1200。顆粒1200包含第13族後過渡金屬元素和 氧(O)。通常，包含第13族後過渡金屬元素和氧的結晶顆粒與包含第13族後過渡金屬元素和砷化物的結晶III-V族半導體基板化學鍵合可降低光反射率和/或增加半導體基板的光致發光強度。
圖1的實施例的半導體基板1100可以包括Ga。在其他實施例中，半導體基板可以包括任何第13族後過渡金屬元素，例如Ga和/或In。
特別地，圖1的實施例的半導體基板1100可以包括GaAs。在一些實施例中，半導體基板可以包括III-V族化合物半導體，例如GaAs或InAs，或基本上由其組成，或由其組成。在其他實施例中，半導體基板可以包括III-V族半導體合金，例如InGaAs。
圖1的實施例的顆粒1200可以包括氧化鎵(Ga2O3)。特別地，顆粒1200可以包括立方缺陷尖晶石結構的γ-Ga2O3。在其他實施例中，顆粒可以包含或可以不包含一種或多種第13族後過渡金屬氧化物、基本上由一種或多種第13族後過渡金屬氧化物組成、或由一種或多種第13族後過渡金屬氧化物組成，例如Ga2O3和/或氧化銦(In2O3)。在實施例中，其中顆粒包含Ga2O3、基本上由Ga2O3組成、或由Ga2O3組成，Ga2O3可以以任何合適的結晶形式存在於顆粒中，例如α-Ga2O3和/或β-Ga2O3和/或γ-Ga2O3和/或δ-Ga2O3和/或ε-Ga2O3。
在圖1的實施例中，顆粒1200具有細長形狀。在其他實施例中，顆粒可具有任何合適的形狀，例如細長或立方體形狀。
圖1的實施例的顆粒1200在半導體基板1100上隨機定向。通常，顆粒的這種隨機定向可以表示用於形成這種顆粒的自下而上的製造 方法。在其他實施例中，顆粒可以或可以不隨機地定向在半導體基板上。例如，在一些實施例中，半導體基板可以設置有引導顆粒沿著一個或多個特定生長方向形成的微米和/或奈米結構。
圖1的實施例的顆粒1200中的每一個具有投影最小直徑 (
Figure 111123467-A0202-12-0006-26
)並且顆粒1200具有約為350奈米(nm)的平均投影最小直徑(
Figure 111123467-A0202-12-0006-22
)。 通常，較高的平均投影最小直徑可有助於降低半導體基板的光反射率。在其他實施例中，顆粒可以具有任何合適的平均投影最小直徑，例如，平均投影最小直徑大於或等於10nm、大於或等於20nm、大於或等於30nm、大於或等於40nm、大於或等於50nm、大於或等於60nm、大於或等於70nm、大於或等於80nm、大於或等於90nm、大於或等於100nm、大於或等於110nm、大於或等於120nm、大於或等於130nm、大於或等於140nm、大於或等於150nm、大於或等於160nm、大於或等於170nm、大於或等於180nm、大於或等於190nm、或大於或等於200nm和/或小於或等於1μm、小於或等於2μm、小於或等於3μm、小於或等於4μm、小於或等於5μm、小於或等於6μm、小於或等於7μm、小於或等於8μm、小於或等於9μm、或小於或等於10μm。
在整個說明書中，複數個顆粒的“平均投影最小直徑”可以指所述複數個顆粒的個別顆粒在測量平面上的投影的最小直徑的平均值。在此，顆粒在測量平面上的投影的最小直徑可以沿著經由所述投影的中心點(例如質心)沿所述測量平面延伸的線來測量。在實施例中，其中半導體基板包括半導體晶圓，測量平面可以平行於所述半導體晶圓的面延伸。
儘管顆粒1200的“
Figure 111123467-A0202-12-0006-23
”在圖1中示意性地示出為沿半導體 基板1100的單個橫截面測量，但複數個顆粒的個別顆粒的投影的最小直 徑通常可以或不可以以這種方式測量。例如，在實施例中，其中顆粒在半導體基板上隨機定向，所述顆粒的投影的最小直徑可以沿著所述半導體基板的不同橫截面測量。
在圖1的實施例中，半導體結構1000包括在半導體基板1100上的塗層1300。塗層1300包括O、Ga和As。通常，在包含第13族後過渡金屬元素和As的半導體基板上的包含O、第13族後過渡金屬元素和As的塗層可以促進增加半導體基板的光致發光。在其他實施例中，半導體結構可以或可以不包括在半導體基板上的塗層，該塗層包括O、第13族後過渡金屬元素和As、基本上由O、第13族後過渡金屬元素和As組成、或由O、第13族後過渡金屬元素和As組成，該半導體基板包括第13族後過渡金屬元素和As、基本上由第13族後過渡金屬元素和As組成、或由第13族後過渡金屬元素和As組成。
在圖1的實施例中，顆粒1200可以具有按質量計(m%)約80%的平均結晶度(wave)。通常，可以使用X射線粉末繞射測量複數個顆粒的平均結晶度。在其他實施例中，顆粒可具有任何合適的平均結晶度，例如，至少40m%、至少45m%、至少55m%、至少60m%、至少65m%、至少70m%、至少75m%、至少80m%、至少85m%、至少90m%、或至少95m%的平均結晶度。
圖2描繪了根據實施例的半導體結構2000。圖2的實施例可以根據參考或結合圖1公開的任何實施例。附加地或替代地，儘管圖2中未明確示出，圖2的實施例或其任何部分通常可以包括圖2中省略的圖1實施例的任何特徵和/或元件。
在圖2的實施例中，半導體結構2000包括結晶III-V族半導體基板2100，其包含第13族後過渡金屬元素和As以及化學鍵合到半導體基板2100的結晶顆粒2200。顆粒2200包含第13族後過渡金屬元素和O。
圖2的實施例的半導體結構2000可以包括In。特別地，半導體結構2000可以包括InAs。
圖2的實施例的顆粒2200可以包括氫氧氧銦(InOOH)。在其他實施例中，顆粒可以包含或可以不包含一種或多種第13族後過渡金屬氫氧化物、基本上由一種或多種第13族後過渡金屬氫氧化物組成、或由一種或多種第13族後過渡金屬氫氧化物組成，例如氫氧氧鎵(GaOOH)和/或InOOH。
在圖2的實施例中，顆粒2200具有立方體形狀。顆粒1200在半導體基板2100上隨機定向。
應當理解，上述第一態樣的實施例可以相互結合使用。幾個實施例可以組合在一起以形成另一個實施例。
圖3描繪了根據實施例的半導體裝置3000。圖3的實施例可以根據參考圖1或圖2或結合圖1或圖2公開的任何實施例。另外或替代地，儘管圖3中未明確示出，但圖3的實施例或其任何部分通常可以包括圖3中省略的圖1和圖2的任何實施例的任何特徵和/或元件。
圖3的實施例的半導體裝置3000是光電二極體並且充當包括根據第一態樣的半導體結構的半導體裝置的示例。在其他實施例中，包括根據第一態樣的半導體結構的半導體裝置可以或可以不與半導體裝置 3000相似或相同。在一些實施例中，包括根據第一態樣的半導體結構的半導體裝置可以實現為電晶體，例如MOSFET或光電電晶體；電容器，例如超級電容器；憶阻器(memristor)、二極體，例如光電二極體、發光二極體、雷射二極體或功率二極體；積體電路，例如微處理器或記憶體晶片；或光子裝置，例如顯示器、光電偵測器、輻射偵測器或太陽能電池。
在圖3的實施例中，半導體裝置3000包括用作半導體基板的結晶GaAs半導體晶圓3100。半導體晶圓3100包括供體摻雜層(donor-doped layer)3110、該供體摻雜層3110上的本質層(intrinsic layer)3120和該本質層3120上的受體摻雜層(acceptor-doped layer)3130。
圖3的實施例的半導體裝置3000還包括與受體摻雜層3130化學鍵合的結晶GaOOH顆粒3200；塗層3300，其可以由可能非化學計量的Ga和As氧化物的混合物形成；以及分別連接到供體摻雜層3110和受體摻雜層3130的第一金屬接觸3401和第二金屬接觸3402。
以上，主要討論了半導體結構和半導體裝置的結構和材料特徵。在下文中，更多的重點將在於形成半導體結構的方法。上述關於實施方式、定義、細節和與半導體結構和半導體裝置相關的優點準用應用於以下討論的方法。反之亦然。
圖4示出了一種用於形成半導體結構的方法4000，該半導體結構包括結晶III-V族半導體基板以及化學鍵合到該半導體基板的結晶顆粒，該半導體基板包括第13族後過渡金屬元素和As，這些顆粒包括第13族後過渡金屬元素和O。在其他實施例中，用於形成這種半導體結構的方法可以與圖4的實施例的方法4000相同、相似或不同。
在方法4000中，半導體結構可以是根據第一態樣的半導體結構或包括根據第一態樣的半導體結構。
在圖4的實施例中，方法4000包括在整個浸沒期間IP中使半導體基板經受水溫TH2O大於40℃的水4200以至少5分鐘(min)的持續時間tIP形成顆粒。在其他實施例中，根據第三態樣的方法可以包括使半導體基板經受大於40℃的任何合適的TH2O，例如，TH2O大於或等於42℃、大於或等於45℃、大於或等於47℃、大於或等於50℃、大於或等於52℃、大於或等於55℃、大於或等於57℃、大於或等於60℃、大於或等於62℃、大於或等於65℃、大於或等於70℃、或大於或等於75℃和/或小於或等於100℃、小於或等於98℃、小於或等於95℃、小於或等於90℃、小於或等於85℃。在所述其他實施例中，IP可以具有至少5分鐘的任何合適的tIP，例如，tIP大於或等於3分鐘、大於或等於5分鐘、大於或等於7分鐘、大於或等於10分鐘、大於或等於12分鐘、大於或等於15分鐘、大於或等於17分鐘、大於或等於20分鐘、大於或等於22分鐘、大於或等於25分鐘、大於或等於30分鐘、大於或等於40分鐘、大於或等於50分鐘、或大於或等於60分鐘和/或小於或等於72小時、小於或等於60小時、小於或等於48小時、小於或等於36小時、小於或等於24小時、小於或等於12小時、小於或等於10小時、小於或等於8小時、小於或等於6小時、小於或等於5小時、小於或等於4小時、或小於或等於3小時。
在圖4的實施例中，用於使半導體基板經受水4200的過程的水是超純水(ultrapure water)。在其他實施例中，可以使用任何足夠純度 的水。例如，在一些實施例中，可以使用超純水，也稱為“高純水(high purity water)”或“高純化水(highly purified water)”。在一些實施例中，可以使用ASTM標準D1193-06(2018)的1、2、3、4或5型超純水。在一些實施例中，可以使用ISO標準ISO 3696：1987的1、2或3級的超純水。
在本說明書中，“過程”可以指一系列的一個或多個步驟，導致最終結果。因此，過程可以是單步驟或多步驟過程。此外，一個過程可以分為多個子過程，其中這樣的複數個子過程的各個子過程可以共享或不共享共同步驟。這裡，“步驟”可以指為實現預定結果而採取的措施。
如圖4中使用虛線所示，圖4的實施例的方法4000可以可選地包括在使半導體基板經受水4200的過程之前清潔半導體基板4100。在其他實施例中，根據第三態樣的方法可以或可以不包括清潔半導體基板。例如，在一些實施例中，可以使用預先清潔的半導體基板。
在圖4的實施例中，清潔半導體基板4100的過程可以包括濕清潔4110步驟，例如鹽酸(HCl)濕清潔步驟和/或異丙醇(IPA)濕清潔步驟。通常，濕清潔步驟的使用增加了形成半導體結構的方法的可擴展性。在其他實施例中，清潔半導體基板的過程可以包括任何合適的步驟，例如，一個或多個濕清潔步驟。在實施例中，其中清潔半導體基板的過程包括一個或多個濕清潔步驟，所述一個或多個濕清潔步驟可包括任何合適的濕清潔步驟，例如HCl濕清潔步驟和/或IPA濕清潔步驟，和/或氫氧化銨(NH4OH)，和/或硫酸(H2SO4)濕清潔步驟。通常，使用不同類型的清潔程 序可能會影響形成在半導體基板上的結晶顆粒的形狀和/或尺寸和/或面數密度(areal number density)。
再次如圖4中使用虛線所示，圖4的實施例的方法4000可以可選地進一步包括藉由在整個退火期間(AP)將顆粒的溫度(Tp)保持在從攝氏200度(℃)到1200℃的退火溫度範圍(△T)內以至少為5分鐘的持續時間tAP來對顆粒進行退火4300。通常，顆粒的退火可以增加所述顆粒中第13族後過渡金屬氧化物的量。在其他實施例中，根據第三態樣的方法可以或可以不包括對顆粒進行退火。在其他實施例中，其中根據第三態樣的方法包括對顆粒進行退火，“△T”可以例如從220℃至1100℃、從250℃至1000℃、從270℃至900℃、從300℃至850℃、從320℃至800℃、從340℃至750℃、從360℃至700℃、從380℃至650℃、或從400℃至600℃。在所述實施例中，“AP”可以具有任何合適的“tAP”，例如，tAP為至少5分鐘、或至少5分鐘、至少10分鐘、至少15分鐘、至少20分鐘、至少25分鐘、至少30分鐘、至少35分鐘、至少40分鐘、至少45分鐘、至少50分鐘、至少55分鐘、或至少60分鐘。
在圖4的實施例中，對顆粒進行退火4300的過程可以可選地包括在整個AP中將半導體基板保持在真空室4310中，使得真空室中的 總壓力(ptot)在整個AP中保持低於1×10-3毫巴(mbar)的最大總壓力(
Figure 111123467-A0202-12-0012-2
)。 在其他實施例中，根據第三態樣的方法可以或可以不包括將半導體基板保 持在真空室中。在其他實施例中，ptot可以保持低於任何合適的
Figure 111123467-A0202-12-0012-27
，例如， 低於1×10-3毫巴、或5×10-4毫巴、或1×10-4毫巴、或5×10-5毫巴、或 1×10-5毫巴、或5×10-6毫巴、或2×10-6毫巴的
Figure 111123467-A0202-12-0012-1
。
在一個實施例中，根據第三態樣的方法包括實施與圖4的實施例的方法4000的過程對應的過程的步驟。在其他實施例中，根據第三態樣的方法可以包括實施與圖4的實施例的方法4000的使半導體基板經受水4200的過程對應的過程的步驟。
一般而言，實施與方法4000的任何過程對應的過程的根據第三態樣的方法的步驟不需要按固定順序執行。然而，實施與方法4000的清潔半導體基板4100的過程對應的過程的任何步驟通常在實施與使半導體基板經受水4200的過程對應的過程的步驟之前執行，並且實施與方法4000的使半導體基板經受水4200的過程對應的過程的任何步驟通常在實施與將半導體基板保持在真空室4310中的過程對應的過程的步驟之前執行。
一般而言，根據第三態樣的方法可以包括與圖4的實施例的方法4000相關的本文未公開的任何數量的附加過程或步驟。
應當理解，上述第三態樣的實施例可以相互結合使用。幾個實施例可以組合在一起以形成另一個實施例。
在下文中，將詳細描述多個示例。
在第一示例中，形成圖5A的電子顯微照片中描繪的第一半導體結構5001和圖5B的電子顯微照片中描繪的第二半導體結構5002。
第一半導體結構5001是通過提供結晶GaAs半導體基板、使用HC1和IPA清洗半導體基板、以及在整個IP中使半導體基板經受80℃的TH2O的水持續30分鐘的tIP以形成化學鍵合到半導體基板的結晶顆 粒而形成的。第一半導體結構5001還通過在整個AP中將顆粒的Tp保持在350℃持續30分鐘的tAP而進行退火。
第二半導體結構5002是通過提供與第一半導體結構5001的半導體基板相同的半導體基板、與第一半導體結構5001的半導體基板類似地使用HCl和IPA清洗半導體基板、以及在整個IP中使半導體基板經受50℃的TH2O的水持續30分鐘的tIP而形成的。
如圖5A和5B中清楚可見，在第二半導體結構5002的情況下觀察到減少的顆粒生長。這種減少的顆粒生長可歸因於較低的TH2O。
進行能量色散X射線光譜(Energy-dispersive X-ray spectroscopy；EDS)測量以確定第一半導體結構5001的顆粒的元素組成。基於測量，顆粒基本上由Ga和O組成。
此外，為了確定第一半導體結構5001的顆粒所經歷的退火過程的效果，使用與用於形成第一半導體5001的方法類似的方法形成另一半導體結構。然而，與該第一半導體結構5001相反，在使半導體基板經受水的過程之後，該另一半導體結構沒有被退火。
進行X射線繞射(XRD)測量以確定第一半導體結構5001的顆粒的結晶結構和形成在另一半導體結構的半導體基板上的顆粒的結晶結構。根據結果，第一半導體結構5001的顆粒包含有缺陷的尖晶石結構的γ-Ga2O3，而另一半導體結構的半導體基板上的顆粒包含GaOOH。
在第二示例中，圖6B的電子顯微照片中描繪的第三半導體結構6003是通過提供結晶GaAs半導體基板、使用HCl和IPA清潔半導 體基板、以及在整個IP中使半導體基板經受80℃的TH2O的水持續150分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒而形成的。
第三半導體結構6003使用與用於形成第一示例的第一半導體結構5001的方法類似的方法形成。然而，第三半導體結構6003經受超純水以獲得更長的“IP”並且不經受退火。第一半導體結構5001在圖6A中示出。
如圖6A和6B中清楚可見，在第三半導體結構6003的情況下觀察到增加的顆粒尺寸。這種增加的顆粒尺寸可歸因於較長的IP。
此外，使用光致發光和光學反射率測量來評估第三半導體結構6003的顆粒對第三半導體結構6003的結晶GaAs半導體基板的光學性質的影響。在測量過程中，塗有天然氧化物層的結晶GaAs半導體基板係用作參考樣本。基於結果，分別與參考樣本之測量的光致發光和反射率進行比較，顆粒在大約850nm的波長處將測得的光致發光強度提高了大約8倍，並且在波長為550nm處將反射率降低了近一半，例如從大約37%降低到大約24%。
在第三示例中，圖7B的電子顯微照片中描繪的第四半導體結構7004是通過提供結晶GaAs半導體基板、使用HCl和IPA清潔半導體基板、以及在整個IP中使半導體基板經受100℃的TH2O的水持續120分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒而形成的。
使用與用於形成第二示例的第三半導體結構6003的方法類似的方法來形成第四半導體結構7004。然而，第四半導體結構7004形成為具有更高的TH2O。第三半導體結構6003在圖7A中示出。
除了顆粒之外，第四半導體結構7004包括覆蓋半導體基板的粗糙的非晶塗層。此外，與第三半導體結構6003相反，顆粒不均勻地分散在整個半導體基板的表面上，使得半導體基板的表面的相當大的部分沒有任何顆粒。
在第四示例中，圖8A和8B的電子顯微照片中描繪的第五半導體結構8005是通過提供結晶InAs半導體基板、使用HCl和IPA清潔半導體基板、以及在整個IP中使半導體基板經受70℃的TH2O的水持續120分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒而形成的，該顆粒具有立方體形狀。
進行EDS測量以確定第五半導體結構8005的顆粒的元素組成。基於測量，顆粒包含In和O。
此外，為了確定TH2O的變化對顆粒生長的影響，形成了另外兩個半導體結構樣本，其中一個是使用60℃的TH2O和另一個是使用80℃的TH2O形成的。在另外兩個半導體結構樣品的情況下觀察到顯著減少的顆粒生長。
在第五示例中，圖9的電子顯微照片中描繪的第六半導體結構9006是通過提供結晶GaAs半導體基板、使用HCl和IPA清潔半導體基板、在整個IP中使半導體基板經受80℃的TH2O的水持續30分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒、通過在整個AP中將顆粒的Tp保持在400℃持續40分鐘的tAP來對顆粒進行退火、以及在整個AP中將半導體基板保持在真空室中而使得真空室中的ptot在整個AP中保持低於 1×10-3毫巴的
Figure 111123467-A0202-12-0016-3
而形成的。觀察到所得之多晶顆粒具有尖刺和鋸齒形狀。
在第六示例中，另一半導體結構係通過提供半導體基板以及通過在整個IP中使半導體基板經受80℃的TH2O的水持續30分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒而形成的，其中，該半導體基板包括n型GaAs射極層、在該射極層上的磷化鎵銦(GaInP)限制層、在該限制層上由GaAs形成的第一阻障層、在該第一阻障層上的砷化鎵銦(GaInAs)量子阱層、以及在該量子阱層上由GaAs形成的第二阻障層。在形成結晶顆粒之後，與沒有這種顆粒的類似參考樣本相比，第六示例的半導體基板表現出增加的光致發光和降低的可見光反射率。甚至在顆粒形成後兩周也觀察到光致發光強度的增加和反射率的降低。
在第七示例中，又一半導體結構係通過在整個IP中使半導體基板經受80℃的TH2O的水持續150分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒之前機械研磨GaAs半導體基板而形成的。由於機械研磨GaAs半導體基板的過程，在半導體基板的未研磨部分上形成具有較高表面密度的結晶顆粒，而在半導體基板的研磨部分上形成具有相當低的表面密度的結晶顆粒。在其他實施例中，用於形成包括晶體III-V族半導體基板和化學鍵合到該半導體基板的結晶顆粒的半導體結構的方法可以包括或不包括在使該半導體基板經受水的過程之前機械地研磨該半導體基板，其中，該半導體基板包含第13族後過渡金屬元素和砷化物，該顆粒包含第13族後過渡金屬元素和氧。
在第八示例中，再一半導體結構係通過在整個IP中使半導體基板經受80℃的TH2O的水持續150分鐘的tIP以形成化學鍵合到半導體基板的結晶顆粒之前使GaAs半導體基板經受氬(Ar)離子濺射而形成的。 離子濺射例如可以在室溫下進行。還發現，如果使用更高的溫度，例如350℃，奈米結晶密度也可能相同。由於對半導體基板進行離子濺射的過程，在半導體基板上形成了具有較低表面密度的結晶顆粒。在其他實施例中，用於形成包括結晶III-V族半導體基板和化學鍵合到該半導體基板的結晶顆粒的半導體結構的方法可以包括或不包括在使該半導體基板經受水的過程之前使該半導體基板經受離子濺射，例如Ar離子濺射，其中，該半導體基板包含第13族後過渡金屬元素和砷化物，該顆粒包含第13族後過渡金屬元素和氧。
其他示例
在下文中，呈現了可以實現各種有利結果的其他示例及其附加特徵。
其他示例1
已經發現，可以通過以下過程減小奈米結晶的尺寸並增加它們的密度。GaAs首先用HCl+IPA化學清洗3分鐘，然後在80℃下進行HW處理150分鐘，然後研磨奈米結晶。研磨後對同一樣本進行第二輪化學清洗和HW。
用以去除奈米結晶的研磨可能是形成更小顆粒的重要因素。在機械去除過程中破壞現有的奈米結晶可能會形成新的核，以便在第二次HW處理期間生長更小的奈米結晶(奈米線)。省略化學清洗步驟是可能的。
其他示例2
HW中As的含量可能會影響奈米結晶的生長。較高的As濃度可能導致較少的生長。例如，通過使HW中的As濃度範圍在0.012- 0.026mg/ml範圍內，並在高As濃度的水中在80℃下進行HW處理150分鐘，已經取得了有利的結果。
其他示例3
已經發現可以通過以下程序在樣本的基板上生長更小的奈米結構，從化學清洗開始->HW在80℃下保持150分鐘->研磨奈米結晶->將奈米結晶儲存在IPA中。然後通過將樣本浸入IPA中繼續該過程，其中，從另一個樣本中收穫奈米結晶。然後對第二個樣本進行HW處理。然後，如在樣本的SEM圖像中所見，較小的奈米結晶可能會在基板上生長。
可選地，在上述過程中，GaAs基板可以在浸入奈米結晶+IPA之前進行清潔，以促進在該GaAs基板上形成更小的奈米結晶。
其他示例4
在80℃的HW處理150分鐘之前，在室溫下使用H2O2：氨(20：1)的化學預處理20秒可能會導致在基板上形成氧化砷奈米結晶。
其他示例5
在對GaOOH奈米結晶進行UHV加熱並將其相轉變為Ga2O3之後，奈米結晶的形態和密度可能與UHV加熱前相同。
在450℃下UHV加熱4小時後，GaAs 45的SEM圖像已經證實了這一點。該樣本是一個GaAs基板，它已經暴露於IPA+HCl清洗，然後在UHV加熱之前在80℃下進行了HW處理150分鐘。
對於本技術領域中具有通常知識者來說顯而易見的是，隨著技術的進步，本發明的基本思想可以以各種方式實施。因此，本發明及其實施例不限於上述示例，而是它們可以在請求項的範圍內變化。
將理解，上述任何益處和優勢可以涉及一個實施例或可以涉及幾個實施例。實施例不限於解決任何或所有所述問題或不限於具有任何或所有所述益處和優點的實施例。
術語“包括”在本說明書中用於表示包括其後的特徵或動作，但不排除一個或多個附加特徵或動作的存在。將進一步理解，提及“一個”項目是指那些項目中的一個或多個。
1000:半導體結構
1100:半導體基板
1200:結晶顆粒、顆粒
1300:塗層

Claims (25)

  1. 一種半導體結構(1000)，包括：
    結晶III-V族半導體基板(1100)，該半導體基板(1100)包含第13族後過渡金屬元素和砷化物As；以及
    結晶顆粒(1200)，與該半導體基板(1100)化學鍵合，該顆粒(1200)包含第13族後過渡金屬元素和氧O。
  2. 如請求項1所述之半導體結構(1000)，其中，該顆粒(1200)包含一種或多種第13族後過渡金屬氧化物，例如氧化鎵Ga2O3和/或氧化銦In2O3。
  3. 如請求項1或2所述之半導體結構(1000)，其中，該顆粒(1200)包含一種或多種第13族後過渡金屬氧化物氫氧化物，例如氫氧氧鎵GaOOH和/或氫氧氧銦InOOH。
  4. 如請求項1至3中任一項所述之半導體結構(1000)，其中，該半導體基板(1100)包括鎵Ga和/或銦In。
  5. 如請求項1至4中任一項所述之半導體結構(1000)，其中，該半導體基板(1100)包括III-V族化合物半導體，例如砷化鎵GaAs或砷化銦InAs；和/或該半導體基板(1100)包括III-V族半導體合金，例如砷化銦鎵InGaAs。
  6. 如請求項1至5中任一項所述之半導體結構(1000)，其中，該顆粒(1200)具有細長形狀、立方體形狀、或尖刺和鋸齒形狀。
  7. 如請求項1至6中任一項所述之半導體結構(1000)，其中，該顆粒(1200)在該半導體基板(1100)上隨機定向。
  8. 如請求項1至7中任一項所述之半導體結構(1000)，其中， 該顆粒(1200)具有平均投影最小直徑
    Figure 111123467-A0202-13-0002-29
    ，大於或等於10nm、大於或等於 20nm、大於或等於30nm、大於或等於40nm、大於或等於50nm、大於或等於60nm、大於或等於70nm、大於或等於80nm、大於或等於90nm、大於或等於100nm、大於或等於110nm、大於或等於120nm、大於或等於130nm、大於或等於140nm、大於或等於150nm、大於或等於160nm、大於或等於170nm、大於或等於180nm、大於或等於190nm、或大於或等於200nm和/或小於或等於1μm、小於或等於2μm、小於或等於3μm、小於或等於4μm、小於或等於5μm、小於或等於6μm、小於或等於7μm、小於或等於8μm、小於或等於9μm、或小於或等於10μm。
  9. 如請求項1至8中任一項所述之半導體結構(1000)，其中，該顆粒(1200)具有平均結晶度wave，至少40m%、至少45m%、至少55m%、至少60m%、至少65m%、至少70m%、至少75m%、至少80m%、至少85m%、至少90m%、或至少95m%。
  10. 如請求項1至9中任一項所述之半導體結構(1000)，其中，該半導體結構(1000)包括在該半導體基板(1100)上的塗層(1300)，該塗層(1300)包含氧O、第13族後過渡金屬元素和砷化物As。
  11. 如請求項1至10中任一項所述之半導體結構(1000)，其中，該半導體結構(1000)可通過如請求項13至25中任一項所述之方法(4000)獲得。
  12. 一種半導體裝置(3000)，包括如請求項1至11中任一項所述之半導體結構(1000)。
  13. 一種形成半導體結構之方法(4000)，該半導體結構包括結晶III-V族半導體基板和化學鍵合到該半導體基板的結晶顆粒，該半導體基板包括第13族後過渡金屬元素和砷化物As，該顆粒包括第13族後過渡金屬元素和氧O，該方法(4000)包括：
    在整個浸沒期間IP中，使該半導體基板經受水溫TH2O大於40℃的水(4200)以至少2分鐘的持續時間tIP形成該顆粒。
  14. 如請求項13所述之方法(4000)，其中，該方法(4000)包括在使該半導體基板經受水(4200)的過程之前，清潔該半導體基板(4100)。
  15. 如請求項14所述之方法(4000)，其中，該清潔該半導體基板(4100)的過程包括濕清潔(4110)步驟。
  16. 如請求項13至15中任一項所述之方法(4000)，其中，藉由在整個退火期間AP，將該顆粒的溫度Tp保持在從200℃到1200℃的退火溫度範圍△T內以至少5分鐘的持續時間tAP來對該顆粒進行退火(4300)。
  17. 如請求項16所述之方法(4000)，其中，該退火溫度範圍△T從220℃至1100℃、從250℃至1000℃、從270℃至900℃、從300℃至850℃、從320℃至800℃、從340℃至750℃、從360℃至700℃、從380℃至650℃、或從400℃至600℃。
  18. 如請求項16或17所述之方法(4000)，其中，該退火期間AP的該持續時間tAP為至少5分鐘、至少10分鐘、至少15分鐘、至少20 分鐘、至少25分鐘、至少30分鐘、至少35分鐘、至少40分鐘、至少45分鐘、至少50分鐘、至少55分鐘、或至少60分鐘。
  19. 如請求項16至18中任一項所述之方法(4000)，其中，對該顆粒進行退火(4300)的過程包括在整個該退火期間AP中，將該半導體基板保持在真空室(4310)中，使得該真空室中的總壓力ptot在整個該退火期 間AP中，保持低於1×10-3毫巴的最大總壓力
    Figure 111123467-A0202-13-0004-4
    。
  20. 如請求項19所述之方法(4000)，其中，該最大總壓力
    Figure 111123467-A0202-13-0004-5
    為5×10-4毫巴、或1×10-4毫巴、或5×10-5毫巴、或1×10-5毫巴、或5×10-6毫巴、或2×10-6毫巴。
  21. 如請求項13至20中任一項所述之方法(4000)，其中，該水溫TH2O係大於或等於42℃、大於或等於45℃、大於或等於47℃、大於或等於50℃、大於或等於52℃、大於或等於55℃、大於或等於57°C、大於或等於60℃、大於或等於62℃、大於或等於65℃、大於或等於70℃、或大於或等於75℃和/或小於或等於100℃、小於或等於98℃、小於或等於95℃、小於或等於90℃、小於或等於85℃。
  22. 如請求項13至21中任一項所述之方法(4000)，其中，該浸沒期間IP的該持續時間tIP大於或等於3分鐘、大於或等於5分鐘、大於或等於7分鐘、大於或等於10分鐘、大於或等於12分鐘、大於或等於15分鐘、大於或等於17分鐘、大於或等於20分鐘、大於或等於22分鐘、大於或等於25分鐘、大於或等於30分鐘、大於或等於40分鐘、大於或等於50分鐘、或大於或等於60分鐘和/或小於或等於72小時、小於或等於60小時、小於或等於48小時、小於或等於36小時、小於或等於24小 時、小於或等於12小時、小於或等於10小時、小於或等於8小時、小於或等於6小時、小於或等於5小時、小於或等於4小時、或小於或等於3小時。
  23. 如請求項13至22中任一項所述之方法(4000)，其中，該方法包括在使該半導體基板經受水的過程之前，機械研磨該半導體基板。
  24. 如請求項13至23中任一項所述之方法(4000)，其中，該方法包括在使該半導體基板經受水的過程之前，使該半導體基板經受離子濺射。
  25. 如請求項13至24中任一項所述之方法(4000)，其中，該半導體結構為如請求項1至11中任一項所述之半導體結構(1000)。
TW111123467A 2021-06-23 2022-06-23 半導體結構、半導體裝置及方法 TW202316485A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20215741 2021-06-23
FI20215741A FI130559B (en) 2021-06-23 2021-06-23 Semiconductor structure, semiconductor device and method

Publications (1)

Publication Number Publication Date
TW202316485A true TW202316485A (zh) 2023-04-16

Family

ID=82492774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123467A TW202316485A (zh) 2021-06-23 2022-06-23 半導體結構、半導體裝置及方法

Country Status (7)

Country Link
EP (1) EP4360121A1 (zh)
KR (1) KR20240024982A (zh)
AU (1) AU2022297769A1 (zh)
CA (1) CA3221889A1 (zh)
FI (1) FI130559B (zh)
TW (1) TW202316485A (zh)
WO (1) WO2022269139A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144004B (zh) * 2008-09-04 2014-11-26 巴斯夫欧洲公司 改性颗粒及包含所述颗粒的分散体
KR101275856B1 (ko) * 2011-06-21 2013-06-18 한국과학기술연구원 금속 산화물 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법
US9608146B2 (en) * 2014-04-09 2017-03-28 The United States Of America, As Represented By The Secretary Of The Navy Method for fabrication of copper-indium gallium oxide and chalcogenide thin films

Also Published As

Publication number Publication date
FI20215741A1 (en) 2022-12-24
FI130559B (en) 2023-11-21
AU2022297769A1 (en) 2023-12-21
KR20240024982A (ko) 2024-02-26
EP4360121A1 (en) 2024-05-01
WO2022269139A1 (en) 2022-12-29
CA3221889A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
Najim et al. Effect Cd doping on the structural and optical properties of ZnO Thin Films
Baxter et al. Synthesis and characterization of ZnO nanowires and their integration into dye-sensitized solar cells
CN100361320C (zh) 含p型掺杂剂的氧化锌膜及其制造方法
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
US20070158661A1 (en) ZnO nanostructure-based light emitting device
CN102791475A (zh) 层合体及其制造方法以及使用其的功能元件
Sun et al. Electrical and electroluminescence properties of As-doped p-type ZnO nanorod arrays
Ray et al. Cadmium telluride (CdTe) thin film for photovoltaic applications
CN109075224A (zh) 半导体晶片
Chavez-Urbiola et al. Effects of aluminum doping upon properties of cadmium sulfide thin films and its effect on ITO/CdS: Al/NiOx/Ni/Au diodes
Al-Douri Optical properties of GaN nanostructures for optoelectronic applications
TW202316485A (zh) 半導體結構、半導體裝置及方法
KR20110094638A (ko) 산화물 박막 내에 양자점이 임베딩된 비휘발성 메모리소자 및 그의 제조방법
CN109346577B (zh) 一种氮化镓基发光二极管外延片及其制备方法
KR102255210B1 (ko) 표면 모폴리지 제어 및 광전 특성이 향상된 산화아연계 p-n 이종접합 구조체 및 이의 제조방법
Terasako et al. Structural and photoluminescence properties of ZnO nanorods grown on ion-plated Ga-doped ZnO seed layers by chemical bath deposition and fabrication of poly (3, 4-ethylenedioxythiophene) poly (styrenesulfonate)/ZnO nanorods heterostructures
Bahar et al. Structural, electrical and optical properties of TiO2 thin film deposited on the Nano porous silicon template
Paudel et al. High Efficiency Sputtered CdS/CdTe Cells without CdCl 2 Activation
CN109301048A (zh) 一种氮化镓基发光二极管外延片及其生长方法
Vadakkedath Gopi et al. Post deposition annealing effect on properties of CdS films and its impact on CdS/Sb2Se3 solar cells performance
Soylu et al. Effect of Doping Thiourea in CdO Thin Films for Electronic Applications
Aprilia et al. Time of Growth Dependent of ZnO-Nanorods by Self-Assembly Methods and its Structural Properties
Korotcenkov II-VI Wide-Bandgap Semiconductor Device Technology: Deposition, Doping, and Etchig
Dhanasekaran et al. Bath temperature effects on the microstructural and morphological properties of SnS thin films
Al-Anssari et al. Fabrication and characterization of n-CdO: In/p-Si thin film solar cell