TW202314699A - 磁性記憶裝置之製造方法 - Google Patents

磁性記憶裝置之製造方法 Download PDF

Info

Publication number
TW202314699A
TW202314699A TW111148513A TW111148513A TW202314699A TW 202314699 A TW202314699 A TW 202314699A TW 111148513 A TW111148513 A TW 111148513A TW 111148513 A TW111148513 A TW 111148513A TW 202314699 A TW202314699 A TW 202314699A
Authority
TW
Taiwan
Prior art keywords
variable resistance
resistance material
dopant
conductor
switching element
Prior art date
Application number
TW111148513A
Other languages
English (en)
Other versions
TWI852225B (zh
Inventor
落合隆夫
吉野健一
澤田和也
秋山直紀
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202314699A publication Critical patent/TW202314699A/zh
Application granted granted Critical
Publication of TWI852225B publication Critical patent/TWI852225B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Magnetic Heads (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)

Abstract

實施形態提供一種包含特性之偏差較少之開關元件的磁性記憶裝置。 一實施形態之磁性記憶裝置包含第1導電體、氧化矽物、第2導電體、及第1積層體。氧化矽物位於第1導電體上，包含摻雜物，且包含第1導電體上之第1部分、及於第1導電體上與第1部分相鄰之第2部分。第2部分較第1部分高，第2部分之摻雜物之濃度較第1部分之摻雜物之濃度高。第2導電體位於氧化矽物之第2部分上。第1積層體位於第2導電體上，包含第1磁性層、第2磁性層、及第1磁性層與第2磁性層之間之第1絕緣層。

Description

磁性記憶裝置之製造方法
實施形態大體關於磁性記憶裝置及磁性記憶裝置之製造方法。
已知有一种使用磁阻效應元件之記憶裝置。
本發明所欲解決之問題在於提供一種包含特性偏差較少之開關元件之磁性記憶裝置。
一實施形態之磁性記憶裝置包含第1導電體、氧化矽物、第2導電體、及第1積層體。上述氧化矽物位於上述第1導電體上，包含摻雜物，且包含上述第1導電體上之第1部分及於上述第1導電體上與上述第1部分相鄰之第2部分。上述第2部分較上述第1部分高，上述第2部分之上述摻雜物之濃度較上述第1部分之上述摻雜物之濃度高。上述第2導電體位於上述氧化矽物之上述第2部分上。上述第1積層體位於上述第2導電體上，包含第1磁性層、第2磁性層、及上述第1磁性層與上述第2磁性層之間之第1絕緣層。
以下，參照圖式記述本實施形態。於以下記述中，有對具有大致相同之功能及構成之構成要素標註相同之參照符號，省略重複之說明之情形。為了相互區分具有大致相同之功能及構成之複數個構成要素，有於參照符號之末尾標註附加數字或文字之情形。
圖式為模式性者，厚度與平面尺寸之關係、各層厚度之比例等可與實際者不同。又，於圖式相互間亦可包含彼此之尺寸關係或比例不同之部分。只要未明確或明白地予以排除，則就某實施形態之記述全部亦適用於記述另外之實施形態。各實施形態係例示用以將該實施形態之技術性思想具體化之裝置或方法者，實施形態之技術性思想不將構成零件之材質、形狀、構造、配置等特定於下述者。
於本說明書及專利申請範圍中，某第1要素「連接」於另外之第2要素包含：第1要素直接、或始終或選擇性地經由導電性之要素連接於第2要素。
以下，使用xyz正交坐標系，記述實施形態。於以下記述中，「下」之記述及其派生詞以及關聯語係指z軸上更小坐標之位置，「上」之記述及其派生詞以及關聯語係指z軸上更大坐標之位置。
1.第1實施形態 1.1.構造(構成) 1.1.1.整體之構造 圖1顯示第1實施形態之磁性記憶裝置之功能區塊。如圖1所示，磁性記憶裝置1包含記憶胞陣列11、輸入輸出電路12、控制電路13、列選擇電路14、行選擇電路15、寫入電路16、及讀出電路17。
記憶胞陣列11包含複數個記憶胞MC、複數個字元線WL、及複數個位元線BL。記憶胞MC可非揮發性記憶資料。各記憶胞MC與1個字元線WL及1個位元線BL連接。字元線WL與列(row)建立關聯。位元線BL與行(column)建立關聯。藉由選擇1列及選擇1行或複數行，特定1個或複數個記憶胞MC。
輸入輸出電路12例如自記憶體控制器2接收各種控制信號CNT、各種指令CMD、位址信號ADD、資料(寫入資料)DAT，例如將資料(讀出資料)DAT發送至記憶體控制器2。
列選擇電路14自輸入輸出電路12接收位址信號ADD，將與由接收到之位址信號ADD特定之列建立關聯之1個字元線WL設為選擇之狀態。
行選擇電路15自輸入輸出電路12接收位址信號ADD，將與由接收到之位址信號ADD特定之行建立關聯之複數個位元線BL設為選擇之狀態。
控制電路13自輸入輸出電路12接收控制信號CNT及指令CMD。控制電路13基於藉由控制信號CNT指示之控制及指令CMD，控制寫入電路16及讀出電路17。具體而言，控制電路13於向記憶胞陣列11寫入資料之期間，將用於資料寫入之電壓供給至寫入電路16。又，控制電路13於自記憶胞陣列11讀出資料之期間，將用於資料讀出之電壓供給至讀出電路17。
寫入電路16自輸入輸出電路12接收寫入資料DAT，並基於控制電路13之控制及寫入資料DAT，將用於資料寫入之電壓供給至行選擇電路15。
讀出電路17包含感測放大器，基於控制電路13之控制，使用用於資料讀出之電壓，算出保持於記憶胞MC之資料。算出之資料作為讀出資料DAT供給至輸入輸出電路12。
1.1.2.記憶胞陣列之電路構成 圖2係第1實施形態之記憶胞陣列11之電路圖。如圖2所示，記憶胞陣列11包含M+1(M為自然數)個字元線WLa(WLa＜0＞、WLa＜1＞、……、WLa＜M＞)及M+1個字元線WLb(WLb＜0＞、WLb＜1＞、……、WLb＜M＞)。記憶胞陣列11還包含N+1(N為自然數)個位元線BL(BL＜0＞、BL＜1＞、……、BL＜N＞)。
各記憶胞MC(MCa及MCb)具有2個節點，第1節點與1個字元線WL連接，第2節點與1個位元線BL連接。更具體而言，對於α為0以上且M以下之整數之所有實例及β為0以上且N以下之整數之所有實例之所有組合，記憶胞MCa包含記憶胞MCa＜α、β＞，記憶胞MCa＜α、β＞連接於字元線WLa＜α＞與位元線BL＜β＞之間。同樣，對於α為0以上且M以下之整數之所有實例及β為0以上且N以下之整數之所有實例之所有組合，記憶胞MCb包含記憶胞MCb＜α、β＞，記憶胞MCb＜α、β＞連接於字元線WLb＜α＞與位元線BL＜β＞之間。
各記憶胞MC包含1個磁阻效應元件VR(VRa或VRb)及1個開關元件SE(SEa或SEb)。更具體而言，對於α為0以上且M以下之整數之所有實例及β為0以上且N以下之整數之所有實例之所有組合，記憶胞MCa＜α、β＞包含磁阻效應元件VRa＜α、β＞及開關元件SEa＜α、β＞。再者，對於α為0以上且M以下之所有實例及β為0以上且N以下之整數之所有實例之所有組合，記憶胞MCb＜α、β＞包含磁阻效應元件VRb＜α、β＞及開關元件SEb＜α、β＞。
於各記憶胞MC中，磁阻效應元件VR與開關元件SE串聯連接。磁阻效應元件VR與1個字元線WL連接，開關元件SE與1個位元線BL連接。
磁阻效應元件VR可於低電阻狀態與高電阻狀態之間切換。磁阻效應元件VR可利用該等2種電阻狀態之差異，保持1位元之資料。
開關元件SE例如可為如以下記述之開關元件。開關元件具有2個端子，當於第1方向對2端子間施加未達第1閾值之電壓之情形時，該開關元件為高電阻狀態，例如電性非導通狀態(斷開狀態)。另一方面，當於第1方向對2端子間施加第1閾值以上之電壓之情形時，該開關元件為低電阻狀態，例如電性導通狀態(接通狀態)。開關元件進而於與第1方向相反之第2方向，亦具有與此種切換基於沿第1方向施加之電壓之大小之高電阻狀態及低電阻狀態之間之功能相同的功能。藉由開關元件之接通或斷開，可控制有無向與該開關元件連接之磁阻效應元件VR供給電流，即該磁阻效應元件VR之選擇或非選擇。
1.1.3.記憶胞陣列之構造 圖3及圖4顯示第1實施形態之記憶胞陣列11之一部分之剖面之構造。圖3顯示沿xz面之剖面，圖4顯示沿yz面之剖面。
如圖3及圖4所示，於半導體基板(未圖示)之上方設置有複數個導電體21。導電體21沿y軸延伸，沿x軸排列。各導電體21作為1個字元線WL發揮功能。
各導電體21於上表面與複數個記憶胞MCb各者之底面連接。記憶胞MCb於各導電體21上沿y軸排列，藉由此種配置，記憶胞MCb於xy面上矩陣狀配置。各記憶胞MCb包含作為開關元件SEb發揮功能之構造、與作為磁阻效應元件VRb發揮功能之構造。作為開關元件SEb發揮功能之構造及作為磁阻效應元件VRb發揮功能之構造如後所述各自包含1層或複數層。作為開關元件SEb發揮功能之構造於包含底面之下部，與另外作為開關元件SEb發揮功能之構造之下部連接。其結果，複數個作為開關元件SEb發揮功能之構造之下部之組沿xy面一體擴展。另一方面，作為各開關元件SEb發揮功能之構造中包含上表面之上部與另外作為開關元件SEb發揮功能之構造獨立。
於記憶胞MCb之上方，設置有複數個導電體22。導電體22沿x軸延伸，沿y軸排列。各導電體22於底面與沿x軸排列之複數個記憶胞MCb各者之上表面接觸。各導電體22作為1個位元線BL發揮功能。
各導電體22於上表面與複數個記憶胞MCa各者之底面連接。記憶胞MCa於各導電體22上沿x軸排列，藉由此種配置，記憶胞MCa於xy面上矩陣狀配置。各記憶胞MCa包含作為開關元件SEa發揮功能之構造、與作為磁阻效應元件VRa發揮功能之構造。作為開關元件SEa發揮功能之構造及作為磁阻效應元件VRa發揮功能之構造如後所述各自包含1層或複數層。作為開關元件SEa發揮功能之構造於包含底面之下部，與另外作為開關元件SEa發揮功能之構造之下部連接。其結果，作為複數個開關元件SEa發揮功能之構造之下部之組沿xy面一體擴展。另一方面，作為各開關元件SEa發揮功能之構造中包含上表面之上部與另外作為開關元件SEa發揮功能之構造獨立。
於沿y軸排列之複數個記憶胞MCa各者之上表面上設置有附加之導電體21。
藉由沿z軸重複設置圖3及圖4所示之最下方之導電體21之層至記憶胞MCa之層之構造，可實現如圖2所示之記憶胞陣列11。
記憶胞陣列11進而於未設置導電體21、導電體22、及記憶胞MC之區域中，包含層間絕緣體。
1.1.4.記憶胞之構造 圖5及圖6顯示第1實施形態之記憶胞之構造例之剖面。圖5顯示沿xz面之剖面，圖6顯示沿yz面之剖面。圖5及圖6顯示某導電體22所在之層、與該層至沿z軸向上1層之導電體21所在之層之構造。即，圖5及圖6所示之記憶胞MC相當於記憶胞MCa。
如圖5及圖6所示，於層間絕緣體23中設置有導電體22。記憶胞MC定位於各導電體22之上表面上。各記憶胞MC包含開關元件SE、開關元件SE上之磁阻效應元件VR、側壁絕緣體36、及硬遮罩35。記憶胞MC亦可包含附加層。
各開關元件SE位於1個導電體22之上表面上。開關元件SE至少包含可變電阻材料(層)25。開關元件SE可進而包含下部電極24及上部電極27。該情形時，下部電極24位於導電體22之上表面上，可變電阻材料25位於下部電極24之上表面上，上部電極27位於可變電阻材料25之上表面上。以下記述基於開關元件SE包含下部電極24及上部電極27之例。
各下部電極24藉由1個導電體之一部分實現。即，作為下部電極24之組發揮功能之導電體位於導電體22之上表面及層間絕緣體23之上表面上，沿xy面擴展。以下，包含作為各下部電極24發揮功能之部分之沿xy面擴展之導電體有被稱為下部電極24之情形。下部電極24例如包含氮化鈦(TiN)，或由TiN組成。
各可變電阻材料25藉由1個絕緣體之一部分實現。即，作為可變電阻材料25之組發揮功能之可變電阻材料25於下部電極24之上表面上，沿xy面擴展。可變電阻材料25例如為2端子間開關元件，2端子中之第1端子相當於可變電阻材料25之上表面及底面之一者，2端子中之第2端子為可變電阻材料25之上表面及底面之另一者。可變電阻材料25由包含絕緣體之材料形成，含有藉由離子注入而導入之摻雜物。絕緣體包含氮化物及(或)氧化物，例如包含氮化矽物(SiN)、氧化鉿物(HfO x)、及(或)SiO 2或由SiO 2實質性構成之材料。摻雜物例如包含砷(As)、鍺(Ge)。
可變電阻材料25包含1個第1部分25a、與複數個第2部分25b。第1部分25a佔據可變電阻材料25中包含底面之下部，於下部電極24之上表面上沿xy面擴展。各第2部分25b佔據可變電阻材料25中包含上表面之上部，位於各導電體22與複數個導電體21各者於xy面相交之區域。第2部分25b互相獨立，於底面與第1部分25a之上表面連接。
可變電阻材料25之第1部分25a包含第3部分25a3、第4部分25a4、及第5部分25a5。各第3部分25a3佔據各第2部分25b之正下方之部分。各第4部分25a4佔據相鄰之第3部分25a3之間之部分。各第5部分25a5位於1個第4部分25a4中，佔據包含第4部分25a4之中心之較大之區域。換言之，第4部分25a4僅佔據包含第4部分25a4與第5部分25a5之區域之表層部分。
可變電阻材料25之第2部分25b具有互為相同之摻雜物濃度。更具體而言，各第2部分25b微觀上具有摻雜物之固有之濃度分佈，但基於第2部分25b極細微，宏觀上可視為遍及第2部分25b全部具有同程度之摻雜物濃度。此種對於某要素可視為遍及整體同程度之摻雜物濃度以下稱為平均摻雜物濃度。某第2部分25b之平均摻雜物濃度例如可為該第2部分25b中之摻雜物之量與該第2部分25b之體積之比。
再者，不同之第2部分25b可具有不同之摻雜物濃度分佈及(或)平均摻雜物濃度。但，如後所述，由於第2部分25b藉由共通之製程形成，故可具有實質性相同之平均摻雜物濃度。此處，於本說明書及申請專利範圍中，「實質性」意指藉由「實質性」形容之特性容許意外之基於製程偏差之值之偏差。
可變電阻材料25之整體中各第2部分25b、與該第2部分25b之正下方之第3部分25a3之組作為1個開關元件SE發揮功能。各開關元件SE之功能之發現及特性依存於該第2部分25b及第3部分25a3各者之平均摻雜物濃度。第2部分25b及第3部分25a3各者之平均摻雜物濃度，具有使藉由該第2部分25b及第3部分25a3之組而實現之開關元件SE具有所要求之特性的大小。第2部分25b及第3部分25a3各者之平均摻雜物濃度，只要具有使開關元件SE具有所要求之特性之大小，則既可互相實質性相同，亦可不同。然而，為了避免記述變得過度繁瑣，以下之記述係基於第2部分25b及第3部分25a3各者之平均摻雜物濃度互相實質性相同之實例。
另一方面，可變電阻材料25之第4部分25a4及第5部分25a5，幾乎不對開關元件SE之特性造成影響。因此，第4部分25a4及第5部分25a5各者之平均摻雜物濃度，具有與開關元件SE所要求之特性無關之大小，且大幅低於任意第2部分25b及第3部分25a3各者之平均摻雜物濃度。第2部分25b及第3部分25a3之平均摻雜物濃度，係與第5部分25a5之平均摻雜物濃度不同。例如，第5部分25a5幾乎不包含摻雜物。
可變電阻材料25之第2部分25b之間之區域，設置有絕緣體29，例如藉由絕緣體29埋入。絕緣體29例如包含氧化矽物，或由氧化矽物構成。
各上部電極27位於包含該上部電極27之開關元件SE之可變電阻材料25之第2部分25b之上表面上。上部電極27互相獨立。上部電極27例如包含TiN，或由TiN構成。各上部電極27例如側面為錐狀，且上表面之沿xy面之面積較底面之沿xy面之面積小。
上部電極27之間之區域設置有絕緣體30，例如藉由絕緣體30埋入。絕緣體30例如包含氧化矽物，或由氧化矽物組成。
各上部電極27之上表面上位有1個磁阻效應元件VR。各磁阻效應元件VR例如側面為錐狀，且例如上表面之沿xy面之面積較底面之沿xy面之面積小。例如，各磁阻效應元件VR之側面，位於該磁阻效應元件VR之下方之上部電極27之側面之延長線上。
本實施形態及後述之變化例中，作為磁阻效應元件VR，就包含具有穿隧磁阻效應之磁穿隧接面(magnetic tunnel junction；MTJ)之MTJ元件之情形進行說明。具體而言，磁阻效應元件VR包含強磁性層31、絕緣層32、及強磁性層33。作為例示，如圖5及圖6所示，絕緣層32位於強磁性層31之上表面上，強磁性層33位於絕緣層32之上表面上。
強磁性層31具有沿貫通強磁性層31、絕緣層32、及強磁性層33之界面之方向之易磁化軸，例如具有相對於界面為45°以上且90°以下之角度之易磁化軸，例如具有沿與界面正交之方向之易磁化軸。意在不使強磁性層31之磁化方向因磁性記憶裝置1中之資料之讀出及寫入而改變。強磁性層31可作為所謂之參考層而發揮功能。強磁性層31可包含複數層。
絕緣層32例如包含氧化鎂(MgO)，或由MgO組成，作為所謂之穿隧障壁發揮功能。
強磁性層33例如包含钴铁硼(CoFeB)或硼化鐵(FeB)、或由CoFeB或FeB組成。強磁性層33具有沿貫通強磁性層31、絕緣層32、及強磁性層33之界面之方向之易磁化軸，例如具有相對於界面為45°以上且90°以下之角度之易磁化軸，例如具有沿與界面正交之方向之易磁化軸。強磁性層33之磁化方向根據資料寫入可變，強磁性層33可作為所謂之記憶層發揮功能。
當強磁性層33之磁化方向與強磁性層31之磁化方向平行時，磁阻效應元件VR具有某低電阻。當強磁性層33之磁化方向與強磁性層31之磁化方向反平行時，磁阻效應元件VR具有較強磁性層33與31之磁化方向為反平行時之電阻高之電阻。
當某大小之寫入電流自強磁性層33朝強磁性層31流動時，強磁性層33之磁化方向與強磁性層31之磁化方向平行。另一方面，當另外之某大小之寫入電流自強磁性層31朝強磁性層33流動時，強磁性層33之磁化方向與強磁性層31之磁化方向反平行。
硬遮罩35位於磁阻效應元件VR之上表面上，例如強磁性層33之上表面上。硬遮罩35包含導電體，例如包含TiN，或由TiN組成。
磁阻效應元件VR之側面及硬遮罩35之側面由側壁絕緣體36覆蓋。側壁絕緣體36例如包含氮化矽物，或由氮化矽物組成。
導電體21定位於沿y軸排列之複數個記憶胞MC各者之硬遮罩35之上表面上。
1.2.製造方法 圖7～圖13依序顯示第1實施形態之磁性記憶裝置之一部分之製造步驟期間之狀態之構造。圖7～圖13顯示與圖5所示之剖面相同之剖面。
如圖7所示，於層間絕緣體23(未圖示)中形成複數個導電體22。接著，於層間絕緣體23之上表面及導電體22之上表面上，依序堆積下部電極24A、及可變電阻材料25A。堆積之方法之例包含CVD(chemical vapor deposition：化學汽相沈積)、及濺鍍。下部電極24A、及可變電阻材料25A分別為可藉由後續之步驟，加工成下部電極24及可變電阻材料25之要素。可變電阻材料25A包含氧化矽物，或由氧化矽物組成。
於可變電阻材料25A之上表面上，形成硬遮罩41。硬遮罩41於預定形成可變電阻材料25之第2部分25b之區域之正上方殘存，於其他區域具有開口41A。開口41A自硬遮罩41之上表面遍及底面。硬遮罩41例如包含絕緣體。
如圖8所示，藉由將硬遮罩41作為遮罩使用之異向性蝕刻，局部去除可變電阻材料25A，形成開口25A1。異向性蝕刻之例包含反應性離子蝕刻(RIE：Reactive Ion Etching)。蝕刻於可變電阻材料25A之底面成形之前停止。即，保留可變電阻材料25A之包含底面之下側之第1部分25Aa，開口25A1未到達可變電阻材料25A之底面。第1部分25Aa相當於藉由後續之步驟加工成可變電阻材料25之第1部分25a之部分。另一方面，藉由蝕刻局部去除可變電阻材料25A之上部，藉此形成可變電阻材料25A之複數個第2部分25Ab。第2部分25Ab相當於藉由後續之步驟加工成可變電阻材料25之第2部分25b之部分。藉由蝕刻，硬遮罩41亦被削除。
如圖9所示，藉由離子注入將摻雜物導入於藉由至此為止之步驟而得之構造。摻雜物為包含於可變電阻材料25之摻雜物。摻雜物之軌跡相對於z軸具有角度。以此種軌跡行進之摻雜物之一部分由實線箭頭顯示，自第2部分25Ab之上表面、及經由開口25A1而自第2部分25Ab之側面進入可變電阻材料25A。離子注入使用能量而進行，該能量可使自第2部分25Ab之上表面及側面進入之摻雜物直接於可變電阻材料25A中停止。即，進入可變電阻材料25A之摻雜物被可變電阻材料25A之原子阻擋，而逐漸減少自身之能量。作為能量減少之結果，進入可變電阻材料25A之摻雜物之大部分停留於可變電阻材料25A中。
一面使對象構造以z軸為中心旋轉一面進行離子注入。圖9顯示旋轉期間之某一狀態。因此，於圖9中，未位於實線箭頭之延長線上之區域，亦被注入摻雜物。
另一方面，藉由調整離子注入之能量、及可變電阻材料25A中之減速，自可變電阻材料25A之第2部分25Ab之側面進入之摻雜物通過第2部分25Ab未到達開口25A1。或，即便自第2部分25Ab之側面進入之摻雜物之一部分通過第2部分25Ab到達開口25A1，亦僅具有稍許能量。因此，如虛線所示，可大幅抑制摻雜物到達可變電阻材料25A中開口25A1下方之部分。
如圖10所示，作為注入離子之結果，由可變電阻材料25A形成可變電阻材料25。即，可變電阻材料25A中停留有大量摻雜物之區域成為可變電阻材料25之第2部分25b及第3部分25a3。另一方面，可變電阻材料25A中幾乎未導入摻雜物之區域成為可變電阻材料25之第5部分25a5。第5部分25a5例如幾乎不包含摻雜物。可變電阻材料25中相鄰之第3部分25a3之間之區域可於表層導入少量之摻雜物。其結果，形成第4部分25a4。第4部分25a4由於與第2部分25b及第3部分25a3相比僅導入稍許摻雜物，故僅具有遠低於第2部分25b及第3部分25a3各者之平均摻雜物濃度之平均摻雜物濃度。
如圖11所示，形成絕緣體29。即，於藉由至此為止之步驟而得之構造之上表面上，堆積絕緣體29A。堆積之方法之例包含CVD及濺鍍。絕緣體29A埋入可變電阻材料25之第2部分25b之間之區域。接著，藉由去除第2部分25b之上表面上之絕緣體29A，形成絕緣體29。
如圖12所示，於可變電阻材料25之第2部分25b之上表面及絕緣體29之上表面上，依序堆積上部電極27A、強磁性層31A、絕緣層32A、強磁性層33A、及硬遮罩35A。堆積之方法之例包含CVD及濺鍍。硬遮罩35A於預定形成磁阻效應元件VR之區域之正上方殘存，於其他區域具有開口35A1。開口35A1自硬遮罩35A之上表面遍及底面。
如圖13所示，藉由離子束蝕刻(IBE：Ion Beam Etching)，蝕刻藉由至此為止之步驟而得之構造。離子束相對於z軸具有角度。此種離子束進入硬遮罩35A之開口35A1中，將開口35A1內露出之要素局部去除。一部分離子束被硬遮罩35A阻止，未到達開口35A1內較深之區域。但，硬遮罩35A亦被IBE局部去除，隨著IBE之進行，硬遮罩35A之上表面逐漸降低。其結果，隨著IBE之進行，離子束到達開口35A1內更深之區域。因此，藉由IBE之進行，強磁性層31A、絕緣層32A、強磁性層33A、及上部電極27A之開口35A1中之部分被蝕刻。作為蝕刻之結果，強磁性層31A、絕緣層32A、強磁性層33A、及上部電極27A各者被分割為複數個部分，形成強磁性層31、絕緣層32、強磁性層33、及上部電極27。
如圖1所示，形成絕緣體30、側壁絕緣體36、及導電體21。
1.3.優點(效果) 根據第1實施形態，如以下所記述，可提供包含特性偏差較少之開關元件SE之磁性記憶裝置1。
如開關元件SE般之雙向動作且藉由導入摻雜物而形成之開關元件可藉由以下方法形成。圖14及圖15顯示磁性記憶裝置之參考用之製造步驟期間之一狀態，顯示相當於磁性記憶裝置1之圖5之部分之局部構造。
如圖14所示，與第1實施形態之圖7同樣，於層間絕緣體123(未圖示)及導電體122之上表面上，依序形成下部電極124A、及可變電阻材料125A。下部電極124A、及可變電阻材料125A為藉由後續之步驟，分別加工成下部電極124、及可變電阻材料125之要素。意在使下部電極124及可變電阻材料125各自具有與第1實施形態之下部電極24及可變電阻材料25同樣之功能。
藉由離子注入將摻雜物導入可變電阻材料125A，形成可變電阻材料125B。於可變電阻材料125A之上表面上，形成上部電極127A。上部電極127A為藉由後續之步驟加工成上部電極127之要素。意在使上部電極127具有與第1實施形態之上部電極27同樣之功能。
如圖15所示，藉由RIE局部去除下部電極124A、可變電阻材料125A、及上部電極127A。藉由該蝕刻，下部電極124A、可變電阻材料125A、及上部電極127A成形為複數組下部電極124、可變電阻材料125、及上部電極127。
觀察到如此形成之複數個可變電阻材料125之特性、尤其電阻值出現偏差。原因之1認為是由RIE引起之摻雜物濃度之減少。即，RIE可對暴露於RIE之要素之表面造成損傷，尤其對可變電阻材料125之側面造成較大之損傷。該損傷可使可變電阻材料125之特性劣化。其原因預想為受損傷之區域中之摻雜物消失及(或)減少。摻雜物濃度影響該部分之電流流動之量。因此，因可變電阻材料125之包含側面之部分之RIE之損傷，該部分之電流量較少。損傷之產生方式、或摻雜物濃度之減少於複數個可變電阻材料125之間可能所有不同。根據此種原因，認為可變電阻材料125之特性出現偏差。
根據第1實施形態，可變電阻材料25A於導入摻雜物之前藉由RIE成形為複數個可變電阻材料25，其後，將摻雜物導入於可變電阻材料25。因此，可抑制因RIE而於可變電阻材料25之側面摻雜物濃度減少。因此，可提供包含特性之偏差較少之開關元件SE之磁性記憶裝置1。
1.4.變化例 不同之記憶胞MC各自之可變電阻材料25可互相獨立。圖16顯示此種例，顯示第1實施形態之變化例之磁性記憶裝置之構造例之剖面，顯示與圖5相同之部分。
如圖16所示，可變電阻材料25不包含第1部分25a。即，各開關元件SE包含可變電阻材料25之獨立之1個第2部分25b。各第2部分25b位於下部電極24之上表面上。
可藉由自參照圖8記述之步驟繼續圖8之步驟之RIE，而形成圖16之構造。
根據變化例，亦可獲得能藉由第1實施形態而得之優點。
2.第2實施形態 第2實施形態與第1實施形態之不同點在於可變電阻材料之構造。第2實施形態之其他點皆與第1實施形態相同。以下，主要記述第2實施形態之構成中與第1實施形態之構成不同之點。
2.1構造 圖17及圖18顯示第2實施形態之記憶胞之構造例之剖面。圖17顯示沿xz面之剖面，圖18顯示沿yz面之剖面。第2實施形態之記憶胞MC、及開關元件SE為了與第1實施形態之記憶胞MC及開關元件SE區分，而有分別稱為記憶胞MCB、及開關元件SEB之情形。各記憶胞MCB代替第1實施形態中之開關元件SE而包含開關元件SEB，開關元件SEB代替第1實施形態中之可變電阻材料25而包含可變電阻材料51。
如圖17及圖18所示，可變電阻材料51位於下部電極24之上表面上。
可變電阻材料51包含1個第1部分51a、與複數個第2部分51b。第1部分51a佔據可變電阻材料51中包含底面之下部，於下部電極24之上表面上沿xy面擴展。
各第2部分51b佔據可變電阻材料51中包含上表面之上部。第2部分51b互相獨立，於底面與第1部分51a之上表面連接。第2部分51b之x軸上之長度(寬度)小於磁阻效應元件VR之至少磁阻效應元件VR之底面之x軸上之長度。
第2部分51b沿y軸延伸。各記憶胞MCB包含開關元件SEB，各開關元件SEB包含複數個第2部分51b。圖17顯示各記憶胞MCB包含4個第2部分51b之例。於各記憶胞MCB中，第2部分51b沿x軸具有間隔地排列。
可變電阻材料51之第2部分51b皆具有實質性相同之平均摻雜物濃度。第2部分51b之平均摻雜物濃度高於第1部分51a。例如，第2部分51b之平均摻雜物濃度、與第1部分51a之平均摻雜物濃度不同。
可變電阻材料51之第2部分51b之間之區域設置有絕緣體29。
2.2.製造方法 圖19～圖23依序顯示第1實施形態之磁性記憶裝置之一部分之製造步驟期間之狀態之構造。圖19～圖23顯示與圖17所示之剖面相同之剖面。
如圖19所示，藉由與第1實施形態之圖7同樣之步驟，形成導電體22、及下部電極24A，接著，於下部電極24A之上表面上堆積可變電阻材料51A。可變電阻材料51A為加工成可變電阻材料51之要素，包含氧化矽物，或由氧化矽物組成。
於可變電阻材料51A之上表面上，形成硬遮罩53。硬遮罩53於預定形成可變電阻材料51之第2部分51b之區域之正上方殘存，於其他區域具有開口53A。開口53A自硬遮罩53上表面遍及底面。硬遮罩53例如包含絕緣體。
如圖20所示，藉由與第1實施形態之圖8同樣之步驟，局部去除可變電阻材料51A，形成開口51A1、及可變電阻材料51A之第1部分51Aa以及複數個第2部分51Ab。第1部分51Aa及第2部分51Ab各自相當於藉由後續之步驟，加工成可變電阻材料51之第1部分51a及第2部分51b之部分。
如圖21示，藉由與第1實施形態之圖9樣之步驟，利用離子注入，將摻雜物導入於藉由至此為止之步驟而得之構造。離子注入使用相對較低之能量進行。因此，摻雜物於進入可變電阻材料51A之第2部分51Ab後，大幅減速，停留於該第2部分51Ab中。一部分摻雜物通過某第2部分51Ab，進入相鄰之第2部分51Ab，並停留於此。如上所述，由於離子注入之能量相對較低，故大部分摻雜物於最初進入之第2部分51Ab中停止，或者，至多於第2次進入之(最初進入之第2部分51Ab相鄰之)第2部分51Ab中停止。換言之，基於第2部分51Ab之尺寸，以可使大部分摻雜物於最初或第2次進入之第2部分51Ab中停止之能量，進行離子注入。因此，大部分摻雜物如虛線所示，未到達第1部分51Aa。因此，第1部分51Aa中，幾乎或完全未導入摻雜物。
與參照圖9記述者相同，一面使對象構造以z軸為中心旋轉一面進行離子注入。因此，於圖21中，未位於實線箭頭之延長線上之區域，亦被導入摻雜物。
如圖22所示，作為注入離子之結果，由可變電阻材料51A形成可變電阻材料51。即，可變電阻材料51A中停留有大量摻雜物之區域，成為可變電阻材料51之第2部分51b。另一方面，可變電阻材料51A中幾乎未導入摻雜物之區域，成為可變電阻材料51之第1部分51a。
如圖23所示，藉由與第1實施形態之圖11所示之步驟相同之步驟，形成絕緣體29。接著，藉由與第1實施形態之圖12所示之步驟相同之步驟，於可變電阻材料51之第2部分51b之上表面及絕緣體29之上表面上，依此序堆積上部電極27A、強磁性體31A、絕緣層32A、強磁性層33A、及硬遮罩35A。
如圖17所示，藉由與第1實施形態之圖13所示之步驟相同之步驟，形成強磁性層31、絕緣層32、強磁性層33、及上部電極27。接著，形成絕緣體30、側壁絕緣體36、及導電體21。
2.3.優點 根據第2實施形態，與第1實施形態相同，可變電阻材料51A於導入摻雜物之前，藉由RIE成形為複數個可變電阻材料51，其後，將摻雜物導入可變電阻材料51。因此，可獲得與第1實施形態相同之優點。
再者，根據第2實施形態，如以下所記述，可提供包含有特性之偏差更少之開關元件SEB之磁性記憶裝置1。
圖24顯示參考用之磁性記憶裝置之製造步驟之期間之可變電阻材料125B及可變電阻材料125之狀態之變化。圖24於左側之部分，顯示圖14之步驟之後之狀態。如圖24所示，摻雜物遍及可變電阻材料125B之整體廣泛分佈，且大致均一地分佈。於圖中，為了促進理解，顯示摻雜物均一地分佈於可變電阻材料125B之整體之例。
圖24於右側之部分中，顯示進行後續步驟之後之可變電阻材料125之狀態。後續步驟包含藉由局部去除可變電阻材料125B而形成可變電阻材料125之第2部分125b、及形成與磁阻效應元件VR同樣之磁阻效應元件，且包含高溫之退火步驟。
又，形成可變電阻材料125之第2部分125b後之退火步驟，係促進第2部分125b中之摻雜物移動，可形成摻雜物塊(團塊)。摻雜物塊存在係意指第2部分125b中之摻雜物之濃度分佈不均一，且存在摻雜物為低濃度之區域。雖摻雜物塊易流動大量電流，但摻雜物之濃度非常低之區域幾乎不或完全不流動電流。此種摻雜物之濃度之不均一性於複數個第2部分125b之間不同，這會引起複數個第2部分125b之特性偏差、進而引起開關元件之特性偏差。
根據第2實施形態，可變電阻材料51包含於各磁阻效應元件VR之下方分開排列之複數個第2部分51b。各第2部分51b之寬度較小，幾乎不或完全不包含摻雜物之絕緣體29位於相鄰之第2部分51b之間。因此，即便於包含有高濃度之摻雜物之第2部分51b中形成摻雜物塊，塊之形成亦被包含低濃度之摻雜物之絕緣體29阻止，而抑制超過形成有該塊之第2部分51b沿x軸擴大。這抑制摻雜物塊之形成無限制地進行，進而抑制複數個第2部分51b相互間之摻雜物塊之形成偏差。因此，可抑制開關元件SEB相互之間之特性偏差。
第2部分51b之x軸上之寬度越小，其中之摻雜物移動越得到抑制，因此，更難以形成摻雜物塊。因此，第2部分51b之x軸上之寬度越小，越能抑制開關元件SEB相互之間之特性偏差。
2.4.變化例 與第1實施形態之變化例相同，不同之記憶胞MC各自之可變電阻材料51可互相獨立。圖25顯示此種例，顯示第2實施形態之第1變化例之磁性記憶裝置之構造例之剖面，顯示與圖17相同之部分。
如圖25所示，可變電阻材料51不包含第1部分51a。即，各開關元件SEB包含可變電阻材料51之第2部分51b。各第2部分51b位於下部電極24之上表面上。
可藉由自參照圖20記述之步驟繼續圖20之步驟中之RIE，而形成圖25之構造。
藉由第1變化例，亦可獲得藉由第2實施形態而得之優點。
可沿y軸進一步分割可變電阻材料51之第2部分51b。圖26顯示此種例，顯示第2實施形態之第2變化例之磁性記憶裝置之構造例之剖面，顯示與圖18相同之部分。
如圖26所示，第2部分51b包含沿y軸排列之複數個第2子部分51b1。第2子部分51b1於xy面中具有不沿x軸或y軸延伸得較長之形狀，且配置成矩陣狀。然而，第2子部分51b1可不配置成矩陣狀，又可為非柱狀。柱狀之第2子部分51b1、與沿y軸延伸之第2部分51b之兩者可設置於1個開關元件SEB中。
根據第2變化例，亦可抑制摻雜物塊之形成沿y軸行進。
雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並未意欲限定發明之範圍。該等實施形態可以其他各種形態實施，於不脫離發明主旨之範圍內可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，同樣地，亦包含於申請專利範圍所記載之發明及其均等之範圍內。 [相關申請案]
本申請案享受以日本專利申請案2020-157296號(申請日：2020年9月18日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
1:磁性記憶裝置 2:記憶體控制器 11:記憶胞陣列 12:輸入輸出電路 13:控制電路 14:列選擇電路 15:行選擇電路 16:寫入電路 17:讀出電路 21:導電體 22:導電體 23:層間絕緣體 24:下部電極 25:可變電阻材料 25a:第1部分 25a3:第3部分 25a4:第4部分 25a5:第5部分 25A:可變電阻材料 25A1:開口 25Aa:第1部分 25Ab:第2部分 25b:第2部分 27:上部電極 27A:上部電極 29:絕緣體 30:絕緣體 31:強磁性層 31A:強磁性層 32:絕緣層 32A:絕緣層 33:強磁性層 33A:強磁性層 35:硬遮罩 35A:硬遮罩 35A1:開口 36:側壁絕緣層 41:硬遮罩 41A:開口 51:可變電阻材料 51a:第1部分 51A:可變電阻材料 51A1:開口 51Aa:第1部分 51Ab:第2部分 51b:第2部分 51b1:第2子部分 53:硬遮罩 53A:開口 122:導電體 124:下部電極 124A:下部電極 125:可變電阻材料 125A:可變電阻材料 125b:第2部分 125B:可變電阻材料 127:上部電極 127A:上部電極 ADD:位址信號 BL:位元線 BL＜0＞～BL＜N＞:位元線 CNT:控制信號 CMD:指令 DAT:資料 MC:記憶胞 MCa:記憶胞 MCa＜α、β＞(0﹤α﹤M;0﹤β﹤N):記憶胞 MCb:記憶胞 MCb＜α、β＞(0﹤α﹤M;0﹤β﹤N):記憶胞 MCB:記憶胞 SE:開關元件 SEa:開關元件 SEa＜α、β＞(0﹤α﹤M;0﹤β﹤N):開關元件 SEb:開關元件 SEb＜α、β＞(0﹤α﹤M;0﹤β﹤N):開關元件 SEB:開關元件 VR:磁阻效應元件 VRa:磁阻效應元件 VRa＜α、β＞(0﹤α﹤M;0﹤β﹤N):磁阻效應元件 VRb:磁阻效應元件 VRb＜α、β＞(0﹤α﹤M;0﹤β﹤N):磁阻效應元件 WL:字元線 WLa＜0＞~WLa＜M＞:字元線 WLb＜0＞~WLb＜M＞:字元線
圖1顯示第1實施形態之磁性記憶裝置之功能區塊。 圖2係第1實施形態之記憶胞陣列之電路圖。 圖3顯示第1實施形態之記憶胞陣列之一部分之剖面之構造。 圖4顯示第1實施形態之記憶胞陣列之一部分之剖面之構造。 圖5顯示第1實施形態之記憶胞之構造例之剖面。 圖6顯示第1實施形態之記憶胞之構造例之另一剖面。 圖7顯示第1實施形態之磁性記憶裝置之一部分於製造步驟期間之某時點之構造。 圖8顯示接續圖7之時點之構造。 圖9顯示接續圖8之時點之構造。 圖10顯示接續圖9之時點之構造。 圖11顯示接續圖10之時點之構造。 圖12顯示接續圖11之時點之構造。 圖13顯示接續圖12之時點之構造。 圖14顯示參考用之磁性記憶裝置之製造步驟期間之一狀態。 圖15顯示接續圖14之時點之構造。 圖16顯示第1實施形態之變化例之磁性記憶裝置之構造例之剖面。 圖17顯示第2實施形態之記憶胞之構造例之剖面。 圖18顯示第2實施形態之記憶胞之構造例之另一剖面。 圖19顯示第2實施形態之磁性記憶裝置之一部分之製造步驟期間的某時點之構造。 圖20顯示接續圖19之時點之構造。 圖21顯示接續圖20之時點之構造。 圖22顯示接續圖21之時點之構造。 圖23顯示接續圖22之時點之構造。 圖24顯示參考用之磁性記憶裝置之製造步驟期間之可變電阻材料之狀態的變化。 圖25顯示第2實施形態之第1變化例之磁性記憶裝置之構造例之剖面。 圖26顯示第2實施形態之第2變化例之磁性記憶裝置之構造例之剖面。
21:導電體
22:導電體
24:下部電極
25:可變電阻材料
25a:第1部分
25a3:第3部分
25a4:第4部分
25a5:第5部分
25b:第2部分
27:上部電極
29:絕緣體
30:絕緣體
31:強磁性層
32:絕緣層
33:強磁性層
35:硬遮罩
36:側壁絕緣層
MC:記憶胞
SE:開關元件
VR:磁阻效應元件

Claims (6)

  1. 一種磁性記憶裝置之製造方法，其包含： 形成氧化矽物，其係使用蝕刻於第1導電體上形成者，且上述氧化矽物係包含第1部分； 於上述氧化矽物導入摻雜物； 於上述氧化矽物之上述第1部分上形成第2導電體；及 形成第1積層體，其係於上述第2導電體上形成者，且上述第1積層體係包含第1磁性層、第2磁性層、及上述第1磁性層與上述第2磁性層之間之第1絕緣層。
  2. 如請求項1之磁性記憶裝置之製造方法，其中 形成上述氧化矽物包含： 於上述第1導電體上，形成第2氧化矽物；及 使用上述蝕刻，局部去除上述第2氧化矽物。
  3. 如請求項1之磁性記憶裝置之製造方法，其中 導入上述摻雜物包含：在相對於上述氧化矽物之上表面之垂線具有角度之軌跡上，導入上述摻雜物。
  4. 如請求項1之磁性記憶裝置之製造方法，其中 上述蝕刻為反應性離子蝕刻。
  5. 如請求項1之磁性記憶裝置之製造方法，其中 上述氧化矽物進而包含第2部分；且 上述製造方法進而包含： 於上述氧化矽物之上述第2部分上形成第3導電體；及 形成第2積層體，其係於上述第3導電體上形成者，且上述第2積層體包含第3磁性層、第4磁性層、及上述第3磁性層與上述第4磁性層之間之第2絕緣層。
  6. 如請求項5之磁性記憶裝置之製造方法，其進而包含： 於上述氧化矽物之上述第1部分與上述第2部分之間，形成第1絕緣體。
TW111148513A 2020-09-18 2021-08-30 磁性記憶裝置之製造方法 TWI852225B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020157296A JP2022051043A (ja) 2020-09-18 2020-09-18 磁気記憶装置及び磁気記憶装置の製造方法
JP2020-157296 2020-09-18

Publications (2)

Publication Number Publication Date
TW202314699A true TW202314699A (zh) 2023-04-01
TWI852225B TWI852225B (zh) 2024-08-11

Family

ID=

Also Published As

Publication number Publication date
TW202213344A (zh) 2022-04-01
JP2022051043A (ja) 2022-03-31
US20220093847A1 (en) 2022-03-24
TWI790729B (zh) 2023-01-21
CN114203699A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US11682441B2 (en) Magnetoresistive memory device and method of manufacturing magnetoresistive memory device
JP2021145075A (ja) 磁気記憶装置
US9680087B2 (en) Methods for manufacturing carbon ribbons for magnetic devices
TWI790729B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
TWI775577B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
TWI815128B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
TWI852225B (zh) 磁性記憶裝置之製造方法
US12102012B2 (en) Magnetoresistance memory device and method of manufacturing magnetoresistance memory device
US11557725B2 (en) Memory device comprising silicon oxide layer and conductor sharing a dopant
TW202429997A (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area
TW202431954A (zh) 磁性記憶裝置
US20230298647A1 (en) Memory device
TWI741340B (zh) 記憶裝置及記憶裝置之製造方法
TW202336751A (zh) 記憶裝置及記憶裝置之製造方法