TW202310296A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202310296A
TW202310296A TW111118860A TW111118860A TW202310296A TW 202310296 A TW202310296 A TW 202310296A TW 111118860 A TW111118860 A TW 111118860A TW 111118860 A TW111118860 A TW 111118860A TW 202310296 A TW202310296 A TW 202310296A
Authority
TW
Taiwan
Prior art keywords
layer
gate
source
drain
metal
Prior art date
Application number
TW111118860A
Other languages
English (en)
Inventor
王聖璁
黃麟淯
莊正吉
王菘豊
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310296A publication Critical patent/TW202310296A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置，包括：基板；閘極結構，包繞奈米結構半導體通道的垂直堆疊；源極/汲極，鄰接垂直堆疊並接觸奈米結構半導體通道；以及閘極導孔，接觸閘極結構，包括：金屬襯層，具有第一流動性；以及金屬填充層，具有第二流動性，第二流動性大於第一流動性。

Description

半導體裝置
本發明實施例係有關於一種半導體裝置及其製造方法，且特別關於一種多閘極半導體裝置及其製造方法。
半導體積體電路產業經歷了快速成長。積體電路材料以及設計的技術進步已經產生數個積體電路世代，其中每一世代都比前一世代具有更小且更複雜的電路。在積體電路演進期間，功能密度(亦即，單位晶片面積的互連裝置數目)通常會增加而幾何尺寸(亦即，可使用製程生產的最小元件(或線))會減少。此微縮化的過程通常會以增加生產效率與降低相關成本而提供助益。此微縮化也增加了積體電路製程以及製造的複雜性。
本發明一些實施例提供一種半導體裝置，包括：基板；閘極結構，包繞(wrapping around)奈米結構半導體通道的垂直堆疊；源極/汲極，鄰接(abutting)垂直堆疊並接觸奈米結構半導體通道；以及閘極導孔，接觸閘極結構，包括：金屬襯層，具有第一流動性(flowability)；以及金屬填充層，具有第二流動性，第二流動性大於第一流動性。
本發明另一些實施例提供一種半導體裝置，包括：基板；第一半導體通道，在基板上方；閘極結構，在第一半導體通道上方並且圍繞第一半導體通道；第二半導體通道，在基板上方並橫向地和第一半導體通道分開；源極/汲極區，鄰接第二半導體通道；源極/汲極接觸件，在源極/汲極區上方，由第一導電材料形成，第一導電材料具有第一導電性(conductivity)；源極/汲極導孔，接觸源極/汲極接觸件，由第一導電材料形成；以及閘極導孔，接觸閘極結構，由至少導電性低於第一導電材料的第二導電材料形成。
本發明又一些實施例提供一種形成半導體裝置的方法，包括：在基板上方形成閘極結構，閘極結構在奈米結構半導體通道上方並圍繞奈米結構半導體通道；在基板上方與之中形成源極/汲極區；形成源極/汲極接觸件與源極/汲極區接觸；形成閘極導孔，藉由：形成第一開口以露出閘極結構；在第一開口中形成金屬襯層；以及在金屬襯層上方形成第一金屬填充層，第一金屬填充層具有與金屬襯層不同的材料；以及形成源極/汲極導孔，藉由：形成第二開口以露出源極/汲極接觸件；以及在第二開口中形成第二金屬填充層，第二金屬填充層具有與第一金屬填充層不同的材料。
以下內容提供了許多不同實施例或範例，以實現本揭露實施例的不同部件。以下描述組件和配置方式的具體範例，以簡化本揭露實施例。當然，這些僅僅是範例，而非意圖限制本揭露實施例。舉例而言，元件的尺寸不限於所揭露的範圍或數值，而是可以取決於製程條件及/或裝置的期望特性。此外，在以下描述中提及於第二部件上方或其上形成第一部件，其可以包含第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包含在第一部件和第二部件之間形成額外的部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
此處可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
表示相對程度的用語，例如「大約(about)」、「大抵(substantially)」等，應被解釋為所屬技術領域具有通常知識者根據當前的技術規範所理解。一般來說，用語「大抵」表示比用語「大約」具有更嚴格的公差(tolerance)。例如，「大約100單位」的厚度將包括較大範圍的數值，例如70單位至130單位(+/-30%)，而「大抵100單位」的厚度將包括較小範圍的數值，例如，95單位至105單位(+/-5%)。同樣地，此類公差(+/-30%、+/-5%等)可以取決於製程及/或設備，且不應被解釋為比所屬技術領域具有通常知識者認為對所討論的技術而言為正常的更多或更少限制，以「大約」作為相對用語之外，在相似上下文中使用時，其不如「大抵」嚴格。
本揭露一般來說關於半導體裝置，並且更具體地關於場效電晶體(field-effect transistors, FETs)，例如平面場效電晶體、三維鰭式場效電晶體(fin-line FETs, FinFETs)或全繞式閘極(gate-all-around, GAA)裝置。在先進的技術節點中，尺寸微縮化會導致難以形成接觸件和導孔至場效電晶體的閘極、源極和汲極電極。金屬間隙填充的問題變得更加嚴重，使得空隙(voids)在閘極導孔中變得普遍。空隙會劣化裝置性能，甚至可能導致開放電路。對於源極/汲極導孔，使用不同的金屬材料用於接觸源極/汲極和源極/汲極導孔的金屬化會使接觸電阻劣化，導致不理想的裝置性能。
在本揭露的一些實施例中，提供一種有效的金屬間隙填充方法，其改善閘極導孔(gate via, VG)中的金屬間隙填充。此外，在源極/汲極導孔(source/drain via, VD)和源極/汲極金屬化(metallization, MD)中使用相同的金屬材料，其顯著降低上述兩個部件之間的接觸電阻。應用兩種不同的金屬襯層和塊體填充金屬以提高閘極導孔間隙填充品質。源極/汲極導孔和源極/汲極金屬化由相同的金屬形成，以最小化接觸電阻。因此，本揭露一些實施例的方法和結構不僅能夠實現進一步的微縮化，而且還提供了更低的接觸電阻。
全繞式閘極(GAA)電晶體結構可以通過任何合適的方法圖案化。例如，可以使用一種或多種微影製程對結構進行圖案化，包括雙重圖案化製程或多重圖案化製程。一般來說，雙重圖案化製程或多重圖案化製程結合了微影製程與自對準製程，以創建出例如，比使用單一、直接微影製程所得的節距(pitch)更小的圖案。例如，在一實施例中，在基板上方形成犧牲層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。之後去除犧牲層，然後可以使用剩餘的間隔物以圖案化全繞式閘極結構。
第1A-1D圖繪示根據本揭露一些實施例所製造的積體電路裝置10的部分示意俯視圖及剖面側視圖，其積體電路裝置10包括全繞式閘極(GAA)裝置20A-20E。第1A圖是積體電路裝置10部分的示意俯視圖，其包括全繞式閘極裝置20A-20E。第1B圖是沿著第1A圖中所示的線B-B截取的積體電路裝置10部分的剖面側視圖。第1C圖是單一閘極導孔184的剖面俯視圖。第1D圖是沿著第1A圖中所示的線D-D截取的積體電路裝置10部分的剖面側視圖。為簡化說明，在第1A-1D圖中，一些部件可以刻意從視圖中移除。
在一些實施例中，全繞式閘極裝置20A-20E可以至少包括N型場效電晶體(NFET)或P型場效電晶體(PFET)。積體電路裝置，例如積體電路裝置10，通常包括電晶體，基於它們在積體電路裝置中的功能而具有不同的臨界電壓。例如，輸入/輸出(IO)電晶體通常具有最高的臨界電壓，核心邏輯電晶體通常具有最低的臨界電壓，輸入/輸出電晶體的電壓和核心邏輯電晶體的電壓之間的第三臨界電壓也可以用於一些其他功能的電晶體，例如靜態隨機存取記憶體(static random access memory, SRAM)電晶體。積體電路裝置10內的一些電路區塊可以包括具有兩個或更多個不同臨界電壓的兩個或更多個N型場效電晶體及/或P型場效電晶體。
參考第1A和1B圖，全繞式閘極裝置20A-20E形成在基板110之上及/或之中，並且一般來說包括跨越(straddling)及/或包繞半導體通道的閘極結構200A-200E，半導體通道替代地稱為「奈米結構」，其位於半導體鰭片322-324上方，半導體鰭片322-324從隔離結構361-364突出並且被隔離結構361-364分開(參考第1D圖)。這些通道被標記為「22AX」至「22BX」，其中「X」是從1至5的整數，分別對應五個電晶體20A-20E。每個閘極結構200A-200E控制流過通道22A1-22B5的電流。
通道22A1-22B5各自包括半導體材料，例如矽或矽化合物，例如矽鍺等。通道22A1-22B5是奈米結構(例如，具有在幾奈米範圍內的尺寸)且可以各自具有細長形狀，並在X方向上延伸。在一些實施例中，通道22A1-22B5各自具有奈米線(nano-wire, NW)形狀、奈米片(nano-sheet, NS)形狀、奈米管(nano-tube, NT)形狀或其他合適的奈米級形狀。通道22A1-22B5的剖面輪廓可以是矩形、圓形、正方形、圓形、橢圓形、六邊形或其組合。
在一些實施例中，通道22A1-22B5的長度(例如，在X方向上測量)可以彼此不同，例如由於在鰭片蝕刻製程期間逐漸呈錐形(tapering)。在一些實施例中，通道22A1的長度可以小於通道22B1的長度。通道22A1-22B5可以各自不具有均一的厚度，例如由於通道修整製程，其用於擴大通道22A1-22B5之間的間距(例如，在Z方向上測量)以增加閘極結構製造製程的寬裕度(window)。例如，通道22A1-22B5各自的中間部分可以比通道22A1-22B5各自的兩端薄。此種形狀可以一同稱為「狗骨(dog-bone)」形狀。
在一些實施例中，通道22A1-22B5之間(例如，通道22B2與通道22A2之間)的間距在大約8奈米(nm)至大約12奈米之間。在一些實施例中，通道22A1-22B5各自的厚度(例如，在Z方向上測量)在大約5奈米至大約8奈米之間。在一些實施例中，通道22A1-22B5各自的寬度(例如，在Y方向上測量，未在第1B圖中示出，垂直於X-Z平面)為至少大約8奈米。
閘極結構200A-200E分別設置在通道22A1-22B5之上和之間。在一些實施例中，閘極結構200A-200E設置在通道22A1-22B5之上和之間，通道22A1-22B5是用於N型裝置的矽通道或用於P型裝置的矽鍺通道。在一些實施例中，閘極結構200A-200E包括界面層(interfacial layer, IL) 210、一個或多個閘極介電層600、一個或多個功函數調整層900和金屬填充層290，參考第12圖更詳細地顯示和描述。
界面層210可以是通道22A1-22B5的材料的氧化物，形成在通道22A1-22B5的暴露區域和鰭片32的頂表面上。界面層210促進閘極介電層600黏著至通道22A1-22B5。在一些實施例中，界面層210具有大約5埃(Å)至大約50埃(Å)的厚度。在一些實施例中，界面層210具有大約10埃的厚度。太薄的界面層210可能呈現空隙或黏著性能不足。太厚的界面層210消耗閘極填充的寬裕度，其與上述的臨界電壓調整以及電阻相關。在一些實施例中，界面層210摻雜有偶極子(dipole)，例如鑭，以用於調整臨界電壓。
在一些實施例中，閘極介電層600包括至少一種高介電常數閘極介電材料，其可以指具有大於氧化矽的介電常數(k≈3.9)的高介電常數介電材料。示例的高介電常數介電材料包括HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO 2、Ta 2O 5或其組合。在一些實施例中，閘極介電層600具有大約5埃至大約100埃的厚度。
在一些實施例中，閘極介電層600可以包括摻質，例如從La 2O 3、MgO、Y 2O 3、TiO 2、Al 2O 3、Nb 2O 5等驅入高介電常數閘極介電質的金屬離子，或從B 2O 3驅入的硼離子，其以達成調整臨界電壓的濃度驅入。作為一個示例，對於N型電晶體裝置，相對於具有較低濃度或不具有鑭離子的層，較高濃度的鑭離子可以降低臨界電壓，而對於P型裝置則相反。在一些實施例中，一些電晶體裝置(例如，輸入/輸出電晶體)的閘極介電層600不具有摻質，上述摻質存在於一些其他電晶體裝置(例如，N型核心邏輯電晶體或P型輸入/輸出電晶體)中。例如，在N型輸入/輸出電晶體中，需要相對高的臨界電壓，使輸入/輸出電晶體的高介電常數介電層傾向不具有鑭離子，否則會降低臨界電壓。
在一些實施例中，閘極結構200B還包括一個或多個功函數金屬層，一同表示為功函數金屬層900(參考第12圖)。當配置為N型場效電晶體時，全繞式閘極裝置20B的功函數金屬層900可以至少包括N型功函數金屬層、原位蓋層以及氧阻擋層。在一些實施例中，N型功函數金屬層是或包括N型金屬材料，例如TiAlC、TiAl、TaAlC、TaAl等。原位蓋層形成在N型功函數金屬層上，並且可以包括TiN、TiSiN、TaN或其他合適的材料。氧阻擋層形成在原位蓋層上以防止氧擴散到N型功函數金屬層中，其將導致臨界電壓不期望的偏移。氧阻擋層可以由可以阻止氧滲入至N型功函數金屬層的介電材料形成，並且可以保護N型功函數金屬層避免進一步的氧化。氧阻擋層可以包括矽、鍺、SiGe或其他合適材料的氧化物。在一些實施例中，功函數金屬層900包括比所述的更多或更少的層。
功函數金屬層900還可以包括一個或多個阻障層，阻障層包括金屬氮化物，例如TiN、WN、MoN、TaN等。一個或多個阻障層可以各自具有大約5埃至大約20埃的厚度。包含一個或多個阻障層提供額外的臨界電壓調整靈活性。一般來說，每個額外的阻障層都會增加臨界電壓。因此，對於N型場效電晶體，較高臨界電壓的裝置(例如，輸入/輸出電晶體裝置)可以具有至少一個或多於兩個額外的阻障層，而較低臨界電壓的裝置(例如，核心邏輯電晶體裝置)可以具有很少或不具有額外的阻障層。對於P型場效電晶體，較高臨界電壓的裝置(例如，輸入/輸出電晶體裝置)可以具有很少或不具有額外的阻障層，而較低臨界電壓的裝置(例如，核心邏輯電晶體裝置)可以具有至少一個或多於兩個額外的阻障層。在先前的討論中，臨界電壓是以數值(magnitude)描述。作為示例，N型場效電晶體的輸入/輸出電晶體和P型場效電晶體的輸入/輸出電晶體在數值方面可以具有相似的臨界電壓，但是極性相反，例如對於N型場效電晶體的輸入/輸出電晶體是+1伏特，而對於P型場效電晶體的輸入/輸出電晶體是-1伏特。因此，由於每個額外的阻障層以絕對值(例如，+0.1伏特/層)增加臨界電壓，所以這種增加使N型場效電晶體的電晶體臨界電壓(數值)增加，並且P型場效電晶體的電晶體臨界電壓(數值)降低。
閘極結構200B還包括金屬填充層290。金屬填充層290可以包括導電材料，例如鎢、鈷、釕、銥、鉬、銅、鋁或其組合。在通道22A1-22B5之間，金屬填充層290被一個或多個功函數金屬層900周向(circumferentially)圍繞(在剖面圖中)，之後這些功函數金屬層900被閘極介電層600周向圍繞。閘極結構200B還可以包括形成在一個或多個功函數層900和金屬填充層290之間的黏著層以增加黏著力。為簡單起見，在第1A-1D圖中未具體示出黏著層。
全繞式閘極裝置20A-20E還包括設置在閘極介電層600和界面層210的側壁上的閘極間隔物41和內間隔物74。內間隔物74也設置在通道22A1-22B5之間。閘極間隔物41和內間隔物74可以包括介電材料，例如低介電常數材料，例如SiOCN、SiON、SiN或SiOC。在一些實施例中，存在一個或多個額外的間隔層以鄰接(abutting)閘極間隔物41。
全繞式閘極裝置20A-20E還可以包括形成在源極/汲極部件82上方的源極/汲極接觸件120M、120S(如第1A圖所示；一同稱為「源極/汲極接觸件120」)。源極/汲極接觸件120可以包括導電材料，例如鎢、釕、鈷、銅、鈦、氮化鈦、鉭、氮化鉭、銥、鉬、鎳、鋁或其組合。源極/汲極接觸件120可以被阻障(或「黏著」)層(未示出)圍繞，例如SiN、TiN、TaN等，其有助於防止或減少材料從源極/汲極接觸件120擴散或擴散至源極/汲極接觸件120中。在一些實施例中，阻障層的厚度為大約3埃至大約30埃。在一些實施例中，不存在阻障層。也可以在源極/汲極部件82和源極/汲極接觸件120之間形成矽化物層118，以降低源極/汲極接觸電阻。在一些實施例中，矽化物層118是或包括鎳、鈷、鈦、鉭、鉑、鎢、其他貴(noble)金屬、其他耐火(refractory)金屬、稀土金屬或其合金的一種或多種。例如，矽化物層118可以是TiSi、NiSi、MoSi、RuSi、WSi等。在一些實施例中，矽化物層118的厚度(在Z方向上)為大約0.5奈米至大約8奈米，例如大約2奈米至大約5奈米。在一些實施例中，源極/汲極接觸件120的高度可以為大約1奈米至大約50奈米。
如第1A和1D圖所示，標記為120M的一個或多個源極/汲極接觸件可以各自覆蓋沿著Y方向的多個全繞式閘極裝置。在一些實施例中，標記為120S的其他源極/汲極接觸件可以各自覆蓋沿著Y方向的單個全繞式閘極裝置。第1D圖示出沿著第1A圖的線D-D在Y-Z平面中的剖面側視圖，其中源極/汲極接觸件120S覆蓋在源極/汲極區82上，並且被源極/汲極接觸隔離結構150分開。在一些實施例中，每個源極/汲極區82形成在相應的鰭片322、323、324上方，每個源極/汲極區82通過形成在隔離區361-364上方的混合鰭片94(或「被動鰭片94」)與其他源極/汲極區82分開。在一些實施例中，隔離區361-364是淺溝槽隔離(「STI(shallow trench isolation)」)區。在一些實施例中，每個混合鰭片94包括襯層93(或「介電層93」)和填充層95(或「氧化物層95」)。每個源極/汲極接觸隔離結構150可以從相應混合鰭片94的上表面延伸至與源極/汲極接觸隔離結構150的任一側鄰接的源極/汲極接觸件120S的至少上表面，使源極/汲極接觸隔離結構150將源極/汲極接觸隔離結構150的第一側上的源極/汲極接觸件120S與源極/汲極接觸隔離結構150的第二相對側上的源極/汲極接觸件120S完全電性隔離。在Y方向上，每個源極/汲極接觸隔離結構150可以從源極/汲極接觸隔離結構150的第一側上的源極/汲極接觸件120S的第一側壁延伸至源極/汲極接觸隔離結構150的第二側上的源極/汲極接觸件120S的第二側壁。在一些實施例中，每個源極/汲極接觸隔離結構150具有在其第一側上與源極/汲極接觸件120S直接實體接觸的第一側壁(或第一側壁部分)，以及在其第二側上與源極/汲極接觸件120S直接實體接觸的第二側壁(或第二側壁部分)。在一些實施例中，每個源極/汲極接觸隔離結構150是或包括SiN、SiCN、SiC、SiOC、SiOCN、HfO 2、ZrO 2、ZrAlOx、HfAlOx、HfSiOx、Al 2O 3或其他合適的介電材料。在一些實施例中，源極/汲極接觸隔離結構150的寬度(沿著Y方向)為大約8奈米至大約30奈米。
再次參考第1A和1B圖，一些全繞式閘極裝置，例如全繞式閘極裝置20D、20E，還包括層間介電質(interlayer dielectric, ILD)130。層間介電質130在上述全繞式閘極裝置20D、20E的各種組件之間提供電性隔離，例如在閘極結構200D、200E和其之間的源極/汲極接觸件120/120M之間。可以在形成層間介電質130之前形成蝕刻停止層131，並且可以橫向地設置在層間介電質130和閘極間隔物41之間，並垂直地設置在層間介電質130和源極/汲極部件82之間。在一些實施例中，蝕刻停止層131是或包括SiN、SiCN、SiC、SiOC、SiOCN、HfO 2、ZrO 2、ZrAlOx、HfAlOx、HfSiOx、Al 2O 3或其他合適的材料。在一些實施例中，蝕刻停止層131的厚度為大約1奈米至大約5奈米。
在第1B圖中，覆蓋每個閘極結構200A-200E的是導電層204、可選的(optional)硬介電層(未示出)和蓋層295。導電層204可以降低閘極導孔184和閘極結構200A-200E的閘極填充層290之間的接觸電阻。在一些實施例中，導電層204包括金屬，例如鎢、鉬、鈷、釕等。在一些實施例中，導電層204的厚度可以為大約1奈米至大約10奈米。在一些實施例中，導電層204為閘極結構200A-200E的一部分。
蓋層295，也稱為「自對準蓋」(self-aligned capping, SAC)層，可以為下方的閘極結構200A-200E提供保護，並且還可以在其形成之後，在平坦化源極/汲極接觸件120時，可以作為化學機械研磨停止層。蓋層295可以是包括介電材料的介電層，例如LaO、AlO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、ZrN、ZrAlO、TiO、TaO、ZrO、HfO、SiN、HfSi、AlON、SiO、SiC、ZnO、HfAlO、HfSiO、BN或其他合適的介電材料。在蓋層295和導電層204之間是可選的硬介電層。硬介電層可以防止在一個或多個蝕刻操作之後的漏電流，可以執行上述蝕刻操作以形成閘極接觸件、源極/汲極接觸件120、隔離結構(例如，源極/汲極接觸隔離結構150)等。在一些實施例中，硬介電層是或包括比，例如，蓋層295更硬的介電材料，例如氧化鋁，或其他合適的介電材料。硬介電層也可以在蓋層295和間隔層41之間。在一些實施例中，在閘極結構200D、200E和通道22A4-22B5上方，蓋層295可以被支撐結構297分開，如圖所示。在一些實施例中，支撐結構297是或包括不同於蓋層295的介電材料的介電材料，例如LaO、AlO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、ZrN、ZrAlO、TiO、TaO、ZrO、HfO、SiN、HfSi、AlON、SiO、SiC、ZnO、HfAlO、HfSiO、BN、或其他合適的介電材料。
如第1B圖所示，蓋層295可以具有比下部寬(在X軸方向上)的上部。下部可以橫向地位於閘極間隔物41之間。在一些實施例中，蓋層295的下部的寬度(X方向)為大約2奈米至大約50奈米。蓋層295的上部沿著相同方向的寬度可以為大約6奈米至大約150奈米。Z軸方向上的上部的厚度可以為大約1奈米至大約30奈米，或者可以小於1奈米，例如當不存在上部時為0奈米。在一些實施例中，下部的厚度為大約1奈米至大約50奈米。在一些實施例中，不存在下部。一般來說，一個或多個蓋層295的上部或下部存在於閘極結構200A-200E各自上方。
2018年12月25日公告標題為「半導體裝置及其製造方法」的美國專利號10,164,012以及2019年7月23日公告標題為「製造半導體裝置的方法及其裝置」的美國專利號10,361,278揭露與全繞式閘極裝置製造有關的其他細節，各自揭露的內容均以引用方式併入本揭露。
如第1B圖所示，一個或多個源極/汲極導孔183和一個或多個閘極導孔184可以分別落置在源極/汲極接觸件120和閘極結構200A-200E上。在第1B圖所示的示例中，源極/汲極導孔183落置在由全繞式閘極裝置20A、20B共享的源極/汲極接觸件120上以及由全繞式閘極裝置20D、20E共享的源極/汲極接觸件120上。閘極導孔184落置在閘極結構200C上。源極/汲極導孔183可以是或包括與源極/汲極接觸件120相同的材料。例如，源極/汲極導孔183和源極/汲極接觸件120可以是或包括W、Ru、Co、Cu、Ti、TiN、Ta、TaN、Mo、Ni、其合金的相同一種或多種。在合金的情況下，源極/汲極導孔183和源極/汲極接觸件120可以是或包括具有大抵相同的元素組成和大抵相同的元素組成比例的合金。通過對源極/汲極接觸件120和源極/汲極導孔183使用大抵相同的材料，源極/汲極接觸件120和源極/汲極導孔183之間的接觸電阻減小，其通過使用所描述的配置增強裝置(例如，裝置10)的電路性能。在一些實施例中，源極/汲極導孔183的上表面的寬度(例如，在X方向上)為大約5奈米至大約40奈米。源極/汲極導孔183的側壁可以大抵為垂直(例如，垂直於基板110的主表面)或可以為錐形(tapered)，如第1B圖所示。
第1C圖是沿著第1B圖所示的線C-C截取的閘極導孔184的剖面俯視圖。參考閘極結構200C描述閘極導孔184，如第1C圖所示。在一些實施例中，其他閘極結構200A、200B、200D、200E中的一個或多個也與上覆的閘極導孔接觸，其具有與本揭露所述的閘極導孔184大抵相同的組成、結構和尺寸。
參考第1B和1C圖，閘極導孔184包括兩個或多個黏著層184G、金屬襯層184M1和金屬填充層184M2。閘極導孔184從第二層間介電質181的上表面延伸，穿過第二層間介電質181，穿過第二層間介電質181下方的蝕刻停止層185，並穿過蓋層295到達導電層204的上表面。閘極導孔184的側壁與第二層間介電質181、蝕刻停止層185(當存在時)和蓋層295中的一個或多個接觸。閘極導孔184的下表面與導電層204接觸。在一些實施例中，第二層間介電質181是或包括LaO、AlO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、ZrN、ZrAlO、TiO、TaO、ZrO、HfO、SiN、HfSi、AlON、SiO、SiC、ZnO等的一種或多種。在一些實施例中，第二層間介電質181在Z軸方向上的厚度為大約3奈米至大約40奈米。在一些實施例中，蝕刻停止層185是或包括LaO、AlO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、ZrN、ZrAlO、TiO、TaO、ZrO、HfO、SiN、HfSi、AlON、SiO、SiC、ZnO等的一種或多種。在一些實施例中，蝕刻停止層185在Z軸方向上的厚度為大約3奈米至大約20奈米。
在一些實施例中，黏著層184G是或包括TiN、TaN、Ru或其他合適材料的一種或多種。黏著層184G可以落置在閘極結構200C上的導電層204上(例如，直接實體接觸)。在一些實施例中，黏著層184G的厚度可以為大約5埃至大約50埃。在一些實施例中，例如第21A圖所示，不存在黏著層184G。在存在黏著層184G的實施例中，黏著層184G與第二層間介電質181、蝕刻停止層185(當存在時)、蓋層295和導電層204直接接觸。
在一些實施例中，金屬襯層184M1是或包括W、Ru、Al、Mo、Ti、TiN、Cu、Co或其他合適材料的一種或多種。在一些實施例中，金屬襯層184M1的厚度可以為大約2奈米至大約20奈米。在一些實施例中，例如第21A圖所示，其不存在黏著層184G，金屬襯層184M1與第二層間介電質181、蝕刻停止層185(當存在時)、蓋層295和導電層204直接接觸。在存在黏著層184G的一些實施例中，金屬襯層184M1具有與黏著層184G直接實體接觸的外側壁。
在一些實施例中，金屬填充層184M2具有與金屬襯層184M1不同的組成，並且是或包括W、Ru、Al、Mo、Ti、TiN、Cu、Co或其他合適材料的一種或多種。在一些實施例中，金屬填充層184M2的上表面的寬度(例如，在X方向上)為大約5奈米至大約40奈米。金屬填充層184M2一般來說被金屬襯層184M1橫向和下方圍繞。
根據本揭露的一個或多個方面，第23及24圖示出用於從工件形成積體電路裝置或其一部分的方法1000、2000的流程圖。方法1000、2000僅是示例，並不旨在將本揭露限制於方法1000、2000中明確說明的內容。可以在方法1000、2000之前、期間和之後提供額外的操作，並且對於方法的額外實施例，可以替換、消除或移動所描述的一些操作。為簡單起見，本揭露並未詳細描述所有操作。以下結合根據方法1000、2000的實施例在不同製造階段的工件的局部視圖及/或剖面圖(如第2A-22圖所示)以描述方法1000、2000。為避免疑義，在所有附圖中，X方向垂直於Y方向，並且Z方向垂直於X方向和Y方向。應當注意的是，因為工件可以被製造成半導體裝置，所以工件可以根據上下文的需要被稱為半導體裝置。
根據本揭露的一些實施例，第2A至11圖是製造奈米場效電晶體的中間階段的視圖和剖面圖。第2A、3A、4A、5A、6A、7A、8A、9A和10A圖繪示視圖。第2B、3B、4B、5B、6B、7B、8B、9B和10B圖繪示第2A、3A和4A圖中所示的參考剖面B-B’(閘極截取)。第4C、5C、6C、7C、8C、9C、10C和11圖繪示第4A圖中所示的參考剖面C-C’(通道/鰭片截取)。
在第2A和2B圖中，提供基板110。基板110可以是半導體基板，例如塊體半導體等，其可以是摻雜的(例如，用p型或n型摻質)或未摻雜的。基板110的半導體材料可以包括矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦；或其組合。可以使用其他基板，例如單層、多層或梯度基板。
此外，在第2A和2B圖中，多層堆疊25或「晶格」形成在第一半導體層21A-21C(一同稱為第一半導體層21)和第二半導體層23A-23C(一同稱為第二半導體層23)的交替層的基板110上方。在一些實施例中，第一半導體層21可以由適用於n型奈米場效電晶體的第一半導體材料形成，例如矽、碳化矽等，並且第二半導體層23可以由適用於p型奈米場效電晶體的第二半導體材料形成，例如矽鍺等。多層堆疊25的每一層可以使用製程磊晶成長，例如化學氣相沉積(chemical vapor deposition, CVD)、原子層沉積(atomic layer deposition, ALD)、氣相磊晶(vapor phase epitaxy, VPE)、分子束磊晶(molecular beam epitaxy, MBE)等。
各自示出三層第一半導體層21和第二半導體層23。在一些實施例中，多層堆疊25可以各自包括一個、兩個、四個或更多個第一半導體層21和第二半導體層23。儘管多層堆疊25被示為包括第二半導體層23C作為最底層，但在一些實施例中，多層堆疊25的最底層可以是第一半導體層21。
由於第一半導體材料和第二半導體材料之間的高蝕刻選擇性，可以去除第二半導體材料的第二半導體層23，而不顯著去除第一半導體材料的第一半導體層21，從而允許第一半導體層21被圖案化以形成奈米場效電晶體的通道區。在一些實施例中，第一半導體層21被去除，並且第二半導體層23被圖案化以形成通道區。高蝕刻選擇性允許去除第一半導體材料的第一半導體層21，而不顯著去除第二半導體材料的第二半導體層23，從而允許第二半導體層23被圖案化以形成奈米場效電晶體的通道區。
在第3A和3B圖中，鰭片32形成在基板110中並且奈米結構22、24形成在多層堆疊25中，對應於第23圖的操作1100。在一些實施例中，奈米結構22、24和鰭片32可以通過在多層堆疊25和基板110中蝕刻溝槽形成。蝕刻可以是任何可接受的蝕刻製程，例如反應離子蝕刻(reactive ion etch, RIE)、中性束蝕刻(neutral beam etch, NBE)等，或其組合。蝕刻可以是非等向性蝕刻。第一奈米結構22A-22C(以下也稱為「通道」)由第一半導體層21形成，第二奈米結構24A-24C由第二半導體層23形成。相鄰鰭片32和奈米結構22、24之間的距離CD1可以為大約18奈米至大約100奈米。為了簡化說明，部分的裝置10，包括兩個鰭片32在第3A和3B圖中示出。第1A-1D圖中所示的裝置10被示為包括三個鰭片322-324。第2A-11圖所示的製程1000可以擴展至任何數量的鰭片，並且不限於第3A-11圖所示的兩個鰭片32，也不限於第1D圖所示的三個鰭片322-324。
鰭片32和奈米結構22、24可以通過任何合適的方法圖案化。例如，可以使用一種或多種微影製程對鰭片32和奈米結構22、24進行圖案化，包括雙重圖案化製程或多重圖案化製程。一般來說，雙重圖案化製程或多重圖案化製程結合了微影製程與自對準製程，以創建出例如，比使用單一、直接微影製程所得的節距更小的圖案。在多重圖案化製程的一示例中，在基板上方形成犧牲層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。之後去除犧牲層，然後可以使用剩餘的間隔物以圖案化鰭片32。
第3A和3B圖示出具有錐形側壁的鰭片32，使得鰭片32及/或奈米結構22、24各自的寬度在朝向基板110的方向上連續地增加。在這樣的實施例中，奈米結構22、24可以各自具有不同的寬度並且為梯形。在其他實施例中，側壁大抵是垂直的(非錐形的)，使得鰭片32和奈米結構22、24的寬度大抵相似，並且奈米結構22、24各自為矩形。
在第3A和3B圖中，可以是淺溝槽隔離(shallow trench isolation, STI)區的隔離區36形成為相鄰鰭片32。隔離區36可以通過在基板110、鰭片32和奈米結構22、24上方以及相鄰鰭片32和奈米結構22、24之間沉積絕緣材料形成。絕緣材料可以是氧化物，例如氧化矽、氮化物等或其組合，並且可以通過高密度電漿化學氣相沉積(high-density plasma CVD, HDP-CVD)、流動式化學氣相沉積(flowable CVD, FCVD)等或其組合形成。在一些實施例中，可以首先沿著基板110、鰭片32和奈米結構22、24的表面形成襯層(未單獨示出)。隨後，可在襯層上方形成填充材料，如上所述。
絕緣材料經歷去除製程，例如化學機械研磨(chemical mechanical polish, CMP)、回蝕製程、其組合等，以去除奈米結構22、24上多餘的絕緣材料。在去除製程完成之後，奈米結構22、24的頂表面可以露出並且與絕緣材料齊平。
之後凹蝕絕緣材料以形成隔離區36。凹蝕之後，奈米結構22、24和鰭片32的上部可以從相鄰的隔離區36之間突出。隔離區36可以具有如圖所示的平坦、凸起(convex)、凹入(concave)或其組合的頂表面。在一些實施例中，隔離區36通過可接受的蝕刻製程凹蝕，例如氧化物去除，例如，使用稀釋氫氟酸(dilute hydrofluoric acid, dHF)，其對絕緣材料具有選擇性，並且使鰭片32和奈米結構22、24大抵不變。
第2A至3B圖示出形成鰭片32和奈米結構22、24的一個實施例(例如，後蝕刻)。在一些實施例中，鰭片32及/或奈米結構22、24在介電層的溝槽中磊晶成長(例如，先蝕刻)。磊晶結構可以包括上述交替的半導體材料，例如第一半導體材料和第二半導體材料。
此外，在第3A和3B圖中，可以在鰭片32、奈米結構22、24及/或隔離區36中形成適當的阱(未單獨示出)。使用遮罩，可以在基板110的p型區域中執行n型雜質佈植，並且可以在基板110的n型區域中執行p型雜質佈植。示例的n型雜質可以包括磷、砷、銻等。示例的p型雜質可以包括硼、氟化硼、銦等。可以在佈植之後執行退火以修復佈植損傷並活化p型及/或n型雜質。在一些實施例中，在鰭片32和奈米結構22、24的磊晶成長期間的原位摻雜可以排除單獨的佈植，儘管原位和佈植摻雜可以一起使用。
在第4A-4C圖中，虛設(或「犧牲」)閘極結構40形成在鰭片32及/或奈米結構22、24之上。虛設閘極層45形成在鰭片32及/或奈米結構22、24之上。虛設閘極層45可以由相對於隔離區36具有高蝕刻選擇性的材料形成。虛設閘極層45可以是導電、半導電或非導電材料，並且可以選自包括非晶矽、多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物以及金屬的群組。可以通過物理氣相沉積(physical vapor deposition, PVD)、化學氣相沉積、濺射沉積或用於沉積所選材料的其他技術以沉積虛設閘極層45。遮罩層47形成在虛設閘極層45上方，並且可以包括例如氮化矽、氮氧化矽等。在一些實施例中，在形成虛設閘極層45之前，在虛設閘極層45與鰭片32及/或奈米結構22、24之間形成閘極介電層(為簡單起見未示出)。
間隔層41形成在遮罩層47和虛設閘極層45的側壁之上。根據一些實施例，間隔層41由絕緣材料形成，例如氮化矽、氧化矽、碳氮化矽、氮氧化矽、碳氮氧化矽等，並且可以具有單層結構或包括多個介電層的多層結構，可以通過在遮罩層47和虛設閘極層45上方沉積間隔材料層(未示出)以形成間隔層41。根據一些實施例，使用非等向性蝕刻製程去除虛設閘極結構40之間的間隔材料層的部分。
第4A-4C圖示出用於形成間隔層41的一種製程。在一些實施例中，替代地或額外地，間隔層41在去除虛設閘極層45之後形成。在這樣的實施例中，去除虛設閘極層45，留下開口，並且可以通過沿著開口的側壁順應地塗佈間隔層41的材料形成間隔層41。之後可以在形成主動閘極，例如任一閘極結構200A-200E之前，從對應最上層通道(例如，通道22A)的頂表面的開口的底部去除順應塗佈的材料。
在第5A-5C圖中，執行蝕刻製程以蝕刻未被虛設閘極結構40覆蓋的突出鰭片32及/或奈米結構22、24的部分，從而產生所示結構。凹蝕可以是非等向性的，使得在虛設閘極結構40和間隔層41正下方的鰭片32部分受到保護，並且不被蝕刻。根據一些實施例，如圖所示，凹蝕的鰭片32的頂表面可以與隔離區36的頂表面大抵共平面。根據一些其他實施例，凹蝕的鰭片32的頂表面可以低於隔離區36的頂表面。為簡單起見，第5C圖示出在蝕刻製程之後的奈米結構22、24的兩個垂直堆疊。第1B、1D、1F圖示出奈米結構22的五個垂直堆疊(奈米結構24被閘極結構200A-200E替代)。一般來說，蝕刻製程可以用於在鰭片32上方(或在鰭片322-324上方)形成任意數量的奈米結構22、24的垂直堆疊。
第6A-6C和7A-7C圖示出形成內間隔物74。執行選擇性蝕刻製程以凹蝕從間隔層41中的開口暴露的奈米結構24的端部，而大抵不凹蝕奈米結構22。在選擇性蝕刻製程之後，凹槽64形成在奈米結構24中，其為被去除的端部先前所在的位置。所得結構如第6A-6C圖所示。
接續，形成內間隔層以填充由先前的選擇性蝕刻製程形成的奈米結構22中的凹槽64。內間隔層可以是適當的介電材料，例如氮碳化矽(SiCN)、氮碳氧化矽(SiOCN)等，且可以通過適當的沉積方法例如物理氣相沉積、化學氣相沉積、原子層沉積等形成。執行蝕刻製程，例如非等向性蝕刻製程，以去除設置在奈米結構24中的凹槽外部的內間隔層的部分。內間隔層的剩餘部分(例如，設置在奈米結構24中的凹槽64內的部分)形成內間隔物74。所得結構如第7A-7C圖所示。
第8A-8C圖示出形成源極/汲極區82，其對應於第23圖的操作1200。在所示實施例中，源極/汲極區82由磊晶材料磊晶成長。在一些實施例中，源極/汲極區82在各個通道22A-22C中施加應力，從而提高性能。形成源極/汲極區82使虛設閘極結構40各自設置在相應相鄰的一對源極/汲極區82之間。在一些實施例中，間隔層41將源極/汲極區82與虛設閘極層45分開適當的橫向距離，以防止電性橋接至隨後形成的所得裝置的閘極。
源極/汲極區82可以包括任何可接受的材料，例如適用於n型裝置或p型裝置的材料。在一些實施例中，對於n型裝置，源極/汲極區82包括在通道區中施加拉伸應變的材料，例如矽、SiC、SiCP、SiP等。根據一些實施例，當形成p型裝置時，源極/汲極區82包括在通道區中施加壓縮應變的材料，例如SiGe、SiGeB、Ge、GeSn等。源極/汲極區82可以具有從鰭片的相應表面凸起的表面並且可以具有刻面(facets)。在一些實施例中，相鄰的源極/汲極區82可以合併以形成單個源極/汲極區82，其與兩個相鄰鰭片32相鄰。
源極/汲極區82可以佈植摻質，之後進行退火。源極/汲極區的雜質濃度可以為大約10 19cm -3至大約10 21cm -3。源極/汲極區82的n型及/或p型雜質可以是先前討論的任何雜質。在一些實施例中，源極/汲極區82在成長期間被原位摻雜。之後可以形成覆蓋虛設閘極結構40和源極/汲極區82的接觸蝕刻停止層(contact etch stop layer, CESL)131和層間介電質(interlayer dielectric, ILD)130，如第11圖所示。為了簡化說明，第8A-10C圖中省略接觸蝕刻停止層131和層間介電質130。
第9A、9B和9C圖示出通過去除奈米結構24A-24C、遮罩層47和虛設閘極層45以釋出鰭片通道22A-22C，其對應於第23圖的操作1300。執行平坦化製程，例如化學機械研磨，以平整虛設閘極層45和閘極間隔層41的頂表面。平坦化製程還可以去除虛設閘極層45上的遮罩層47(參考第8A圖)以及沿著遮罩層47的側壁的部分閘極間隔層41。因此，露出虛設閘極層45的頂表面。
接著，在蝕刻製程中去除虛設閘極層45，形成凹槽92。在一些實施例中，通過非等向性乾式蝕刻製程去除虛設閘極層45。例如，蝕刻製程可以包括乾式蝕刻製程，其使用選擇性蝕刻虛設閘極層45而不蝕刻間隔層41的反應氣體。當虛設閘極介電質存在時，可以在蝕刻虛設閘極層45時作為蝕刻停止層。然後可以在去除虛設閘極層45之後去除虛設閘極介電質。
去除奈米結構24以釋出奈米結構22。在去除奈米結構24之後，奈米結構22形成水平延伸(例如，平行於基板110的主要上表面)的複數個奈米片。奈米片可以一同稱為所形成的全繞式閘極裝置20A-20E的通道22。
在一些實施例中，通過選擇性蝕刻製程去除奈米結構24，其使用對奈米結構24的材料具有選擇性的蝕刻劑，使得奈米結構24被去除，而大抵不蝕刻奈米結構22。在一些實施例中，蝕刻製程為等向性蝕刻製程，使用蝕刻氣體以及可選地承載氣氣，其蝕刻氣體包括F 2和HF，承載氣體可以是惰性氣體，例如Ar、He、N 2、 其組合等。
在一些實施例中，奈米結構24被去除並且奈米結構22被圖案化以形成P型場效電晶體和N型場效電晶體兩者的通道區。然而，在一些實施例中，可以去除奈米結構24並且可以圖案化奈米結構22以形成N型場效電晶體的通道區，以及可以去除奈米結構22並且可以圖案化奈米結構24以形成P型場效電晶體的通道區。在一些實施例中，可以去除奈米結構22並且可以圖案化奈米結構24以形成N型場效電晶體的通道區，以及可以去除奈米結構24並且可以圖案化奈米結構22以形成P型場效電晶體的通道區。在一些實施例中，可以去除奈米結構22並且可以圖案化奈米結構24以形成P型場效電晶體和N型場效電晶體兩者的通道區。
在一些實施例中，奈米片22通過進一步的蝕刻製程被重塑(reshaped)(例如，薄化)以改善閘極填充寬裕度。可以通過對奈米片22選擇性的等向性蝕刻製程以執行重塑。在重塑之後，奈米片22可以呈現狗骨形狀，其沿著X方向，奈米片22的中間部分比奈米片22的周邊部分薄。
在第10A-10C圖中，形成替換閘極200，對應於第23圖的操作1400。第12圖是第10B圖的區域170的詳細視圖，其對應於閘極結構200的一部分。閘極結構200一般來說包括界面層(IL，或以下的「第一IL」)210、至少一個閘極介電層600、功函數金屬層900和閘極填充層290。在一些實施例中，替換閘極200各自還包括第二界面層240或第二功函數層700的至少一者。
參考第12圖，在一些實施例中，第一界面層210包括基板110的半導體材料的氧化物，例如， 氧化矽。在其他實施例中，第一界面層210可以包括另一種合適類型的介電材料。第一界面層210的厚度為大約5埃至大約50埃。
繼續參考第12圖，在第一界面層210上方形成閘極介電層600。在一些實施例中，使用原子層沉積(ALD)製程形成閘極介電層600以精確控制沉積的閘極介電層600的厚度。在一些實施例中，使用大約40至80個沉積循環並在大約攝氏200度至大約攝氏300度的溫度執行原子層沉積製程。在一些實施例中，原子層沉積製程使用HfCl 4及/或H 2O作為前驅物。上述原子層沉積製程可以將第一閘極介電層220形成為具有大約10埃至大約100埃的厚度。
在一些實施例中，閘極介電層600包括高介電常數介電材料，其可以指具有高介電常數的介電材料，其介電常數大於氧化矽的介電常數(k≈3.9)。示例的高介電常數介電材料包括HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO 2、Ta 2O 5或其組合。在其他實施例中，閘極介電層600可以包括非高介電常數介電材料，例如氧化矽。在一些實施例中，閘極介電層600包括多於一個的高介電常數介電層，其中至少一個包括摻質，例如鑭、鎂、釔等，可以通過退火製程驅入上述摻質，以修改全繞式閘極裝置20A-20E的臨界電壓。
進一步參考第12圖，第二界面層240形成在閘極介電層600上，第二功函數層700形成在第二界面層240上。第二界面層240促進閘極介電層600上更好的金屬閘極黏著力。在許多實施例中，第二界面層240進一步為閘極結構200提供改善的熱穩定性，並用於限制金屬雜質從功函數金屬層900及/或功函數阻障層700擴散至閘極介電層600中。在一些實施例中，第二界面層240的形成通過首先在閘極介電層600上沉積高介電常數蓋層(為簡單起見未示出)完成。在各種實施例中，高介電常數蓋層包括以下的一種或多種：HfSiON、HfTaO、HfTiO、HfTaO、HfAlON、HfZrO或其他合適的材料。在一個具體實施例中，高介電常數蓋層包括氮化鈦矽(TiSiN)。在一些實施例中，高介電常數蓋層通過原子層沉積在大約攝氏400度至大約攝氏450度的溫度下使用大約40至大約100個循環沉積。之後執行熱退火以形成第二界面層240，在一些實施例中，第二界面層240可以是或包括TiSiNO。在通過熱退火形成第二界面層240之後，可以循環執行具有人工智能(artificial intelligence, AI)控制的原子層蝕刻(atomic layer etch, ALE)以去除高介電常數蓋層，而大抵不去除第二界面層240。每個循環可以包括WCl 5的第一脈衝，之後是Ar吹洗，之後是O 2的第二脈衝，之後是另一Ar吹洗。去除高介電常數蓋層以增加閘極填充寬裕度，以通過金屬閘極圖案化進一步調整多臨界電壓。
進一步在第12圖中，根據一些實施例，在形成第二界面層240並去除高介電常數蓋層之後，功函數阻障層700可選地形成在閘極結構200上。功函數阻障層700是或包括金屬氮化物，例如TiN、WN、MoN、TaN等。在一個具體實施例中，功函數阻障層700為TiN。功函數阻障層700可以具有大約5埃至大約20埃的厚度。包含功函數阻障層700提供額外的臨界電壓調整靈活性。一般來說，功函數阻障層700增加了N型場效電晶體電晶體裝置的臨界電壓，並降低了P型場效電晶體電晶體裝置的臨界電壓(數值)。
在一些實施例中，功函數金屬層900可以包括N型功函數金屬層、原位蓋層或氧阻擋層的至少一者，形成在功函數阻障層700上。N型功函數金屬層是或包括N型金屬材料，例如TiAlC、TiAl、TaAlC、TaAl等。N型功函數金屬層可以通過一種或多種沉積方法形成，例如化學氣相沉積、物理氣相沉積、原子層沉積、電鍍及/或其他合適的方法，並且具有大約10埃至20埃的厚度。原位蓋層形成在N型功函數金屬層上。在一些實施例中，原位蓋層是或包括TiN、TiSiN、TaN或另一種合適的材料，並且具有大約10埃至20埃的厚度。氧阻擋層形成在原位蓋層上以防止氧擴散到N型功函數金屬層中，其將導致臨界電壓不期望的偏移。氧阻擋層可以由可以阻止氧滲入至N型功函數金屬層的介電材料形成，並且可以保護N型功函數金屬層免於進一步氧化。氧阻擋層可以包括矽、鍺、SiGe或另一種合適材料的氧化物。在一些實施例中，氧阻擋層使用原子層沉積形成並且具有大約10埃至大約20埃的厚度。
第12圖進一步示出金屬填充層290。在一些實施例中，在功函數金屬層的氧阻擋層和金屬填充層290之間形成黏著層(未單獨示出)。黏著層可以促進及/或增強金屬填充層290和功函數金屬層900之間的黏著力。在一些實施例中，黏著層可以使用原子層沉積並由金屬氮化物，例如TiN、TaN、MoN、WN或其他合適的材料形成。在一些實施例中，黏著層的厚度為大約10埃至大約25埃。金屬填充層290可以形成在黏著層上，並且可以包括導電材料，例如鎢、鈷、釕、銥、鉬、銅、鋁或其組合。在一些實施例中，金屬填充層290可以使用例如化學氣相沉積、物理氣相沉積、電鍍及/或其他合適製程的方法沉積。在一些實施例中，垂直地在通道22A、22B之間，在金屬填充層290中形成縫隙(seam)510，其可以是氣隙。在一些實施例中，金屬填充層290順應地沉積在功函數金屬層900上。縫隙510可能由於在順應沉積期間側壁沉積膜合併而形成。在一些實施例中，縫隙510不存在於相鄰通道22A、22B之間。
根據各種實施例，第13A-21B圖示出形成源極/汲極導孔183和閘極導孔184。雖然上述圖式顯示在形成閘極導孔184之後形成源極/汲極導孔183，但在一些實施例中，在形成源極/汲極導孔183之後形成閘極導孔184。
第13B、14B、15B、16B、17B、18B、19B、20B和21B圖是沿著第13A、14A、15A、16A、17A、18A、19A、20A和21A圖所示的線B-B截取的裝置10的剖面俯視圖。第13A、14A、15A、16A、17A、18A、19A、20A和21A圖是沿著第13B、14B、15B、16B、17B、18B、19B、20B和21B圖所示的線A-A截取的裝置10的剖面側視圖。
在第13A和13B圖中，在閘極結構200A-200E形成之後，可以執行額外的製程，使導電層204、可選的硬介電層(未示出)和蓋層295覆蓋閘極介電層600和閘極填充層290。導電層204降低即將形成的閘極導孔184和閘極填充層290之間的接觸電阻。可以通過沉積所述的任何材料，並通過適當的沉積製程，例如物理氣相沉積、化學氣相沉積、原子層沉積等形成導電層204。在閘極結構200A-200E的上表面上形成導電層204之後，可以在蝕刻停止層131、間隔層41和導電層204的側壁上形成可選的硬介電層，其形成為順應襯層。在一些實施例中，硬介電層由物理氣相沉積、化學氣相沉積、原子層沉積等形成。之後在硬介電層(當存在時)或在導電層204上方形成蓋層295並鄰接蝕刻停止層131和間隔層41的側壁。蓋層295可以通過物理氣相沉積、化學氣相沉積、原子層沉積等形成。
進一步參考第13A和13B圖，形成源極/汲極接觸件120穿過層間介電質130和蝕刻停止層131，對應於第23圖的操作1500。在一些實施例中，源極/汲極接觸件120的形成包括遮蔽裝置10，通過去除覆蓋層間介電質130的部分遮罩以在遮罩中形成開口，以及通過一個或多個蝕刻製程在被遮罩暴露的層間介電質130的部分中形成開口。去除層間介電質130的部分(例如，通過蝕刻)可以終止於蝕刻停止層131上，從而暴露蝕刻停止層131。在蝕刻停止層131暴露之後，可以執行一個或多個蝕刻製程以穿過蝕刻停止層131，從而暴露源極/汲極區82。之後可以通過在暴露源極/汲極區82的開口中沉積源極/汲極接觸件120的材料以形成源極/汲極接觸件120。在一些實施例中，矽化物118在沉積源極/汲極接觸件120的材料之前或作為其一部分形成。上述材料可以包括W、Ru、Mo、Co、Cu、其合金等的一種或多種。所形成的矽化物118可以包括WSi、RuSi、MoSi、NiSi、TiSi或其他合適的矽化物材料。在一些實施例中，源極/汲極接觸件120可以具有大抵垂直的側壁(例如，垂直於基板的主表面)，如圖所示。在一些實施例中，一個或多個源極/汲極接觸件120可以具有錐形側壁(例如，與基板的主表面成非90°角)。例如，如第1B圖所示，由於在蝕刻停止層131之間完全去除層間介電質130，裝置10的較高密度區域中的源極/汲極接觸件120，例如在閘極結構200A、200B之間，可以具有大抵垂直的側壁。在較低密度區域中，例如在較長通道22A4-22B5之間，源極/汲極接觸件120可以具有錐形側壁，如第1B圖所示。
參考第1A圖，在一些實施例中，源極/汲極接觸隔離部件150在沉積材料之前形成。例如，形成源極/汲極接觸隔離部件150可以通過在遮蔽裝置10以形成源極/汲極接觸件120之前選擇性地去除層間介電質130的部分，之後以介電材料填充去除的部分，上述介電材料具有與層間介電質130不同的蝕刻選擇性。因此，當去除被遮罩暴露並用於形成源極/汲極接觸件120的部分層間介電質130時，源極/汲極接觸隔離部件150由於具有與層間介電質130不同的蝕刻選擇性而大抵保持完整。TaiSPO
在第14A-14B圖中，在形成源極/汲極接觸件120之後形成蝕刻停止層185和第二層間介電質181，對應於第24圖的操作2100。蝕刻停止層185可以通過毯覆(blanket)沉積製程形成，其在裝置10上方將蝕刻停止層185形成為具有大抵均一的厚度(例如，大約3奈米至大約20奈米)。在一些實施例中，蝕刻停止層185接觸並覆蓋源極/汲極接觸件120、蝕刻停止層131、蓋層295、層間介電質130和支撐結構的一者或多者。在形成蝕刻停止層185之後，第二層間介電質181由具有與蝕刻停止層185不同的蝕刻選擇性的介電材料形成。如上所述，蝕刻停止層185和第二層間介電質181可以由LaO、AlO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、ZrN、ZrAlO、TiO、TaO、ZrO、HfO、SiN、HfSi、AlON、SiO、SiC、ZnO等的不同材料形成。第二層間介電質181可以通過第二毯覆沉積製程形成，其將第二層間介電質181覆蓋蝕刻停止層185並形成為具有大抵均一的厚度(例如，大約3奈米至大約40奈米)。第二層間介電質181一般來說與蝕刻停止層185直接接觸。
第15A-21B圖示出形成閘極導孔184和源極/汲極導孔183，穿過第二層間介電質181、蝕刻停止層185和蓋層295(在閘極導孔184的情況下)，對應於第23圖的操作1600、1700。參考第24圖的方法2000更詳細地描述第23圖的操作1600。在第15A-21B圖中，在形成源極/汲極導孔183之前形成閘極導孔184。在一些實施例中，可以在形成閘極導孔184之前形成源極/汲極導孔183。一般來說，由於形成閘極導孔184和源極/汲極極導孔183的材料不同，閘極導孔184和源極/汲極極導孔183在不同的時間在不同的製程形成。
在第19A、19B圖所示的配置中，閘極導孔184包括至少三層：黏著層184G、金屬襯層184M1和金屬填充層184M2。使用所描述的三層可以提高閘極導孔184的品質(例如，大抵不存在空隙)，同時保持可接受的電性性能，例如導電性。在一些實施例中，相較於源極/汲極導孔183，閘極導孔184的導電性可以較不嚴格。此外，閘極導孔184一般來說具有比源極/汲極導孔183更高的深寬比。因此，閘極導孔184改善的間隙填充性能可以與閘極導孔184的導電性和接觸電阻的略微降低進行權衡，如下所述。
在閘極導孔184中，金屬襯層184M1是高導電層，一般來說具有三層當中最高的導電性，但可能不會表現出最佳的流動性/間隙填充性能。在期望高導電性的配置中，金屬襯層184M1的厚度可以在能提供高導電性的範圍內，同時由於流動性/間隙填充性能較差，在沉積過程中避免金屬襯層184M1的上部合併。在一些實施例中，金屬襯層184M1除了高導電性和較低的流動性/間隙填充性能之外，還可能在與第二層間介電質181、蝕刻停止層185和蓋層295的一者或多者的界面處呈現低黏著力。黏著層184G是或包括與第二層間介電質181、蝕刻停止層185、蓋層295、導電層204以及金屬襯層184M1的材料具有良好黏著力的材料。在金屬襯層184M1與第二層間介電質181、蝕刻停止層185、蓋層295和導電層204的材料具有足夠黏著力的實施例中，黏著層184G可以不存在，如第21A和21B圖所示。良好的黏著力防止閘極導孔184從周圍結構剝離(peeling)。金屬填充層184M2具有比金屬襯層184M1更高的流動性/間隙填充性能，使得在形成金屬襯層184M1之後，剩餘的空間可以被金屬填充層184M2完全填充(例如，大抵不具有空隙)。可以期望將金屬填充層184M2形成為閘極導孔184具有高導電性的厚度範圍(較薄的金屬填充層184M2)，同時在其沉積期間大抵消除空隙的形成(較厚的金屬填充層184M2)。
在第15A和15B圖中，在形成蝕刻停止層185和第二層間介電質181之後，形成開口1550穿過第二層間介電質181、蝕刻停止層185和蓋層295以暴露閘極結構200C上方的導電層204，對應於第24圖的操作2200。在一些實施例中，當不存在導電層204時，開口1550暴露閘極結構200C的填充層290。在一些實施例中，在暴露覆蓋閘極結構200C(在第15B圖中以虛線示出)的部分第二層間介電質181的遮蔽操作之後，通過一個或多個蝕刻製程形成開口1550。可以執行第一蝕刻製程以去除第二層間介電質181的暴露材料直到蝕刻停止層185。之後可以通過第二蝕刻製程穿過蝕刻停止層185以加深開口1550。之後可以通過對蓋層295具有選擇性的第三蝕刻製程加深開口1550以暴露導電層204。在第一、第二和第三蝕刻製程之後，開口1550可以落置在導電層204上並且具有錐形側壁，如第15A圖所示。在一些實施例中，開口1550可以具有大抵垂直的側壁。在形成開口1550之後，可以例如通過灰化製程隨後進行清潔操作以去除遮罩。
第16A和16B圖示出形成可選的黏著層184G，對應於第24圖的操作2300。如上所述，黏著層184G可以是或包括TiN、TaN、Ru或其他合適材料(例如，良好黏著至第二層間介電質181、蝕刻停止層185、蓋層295、導電層204和金屬襯層184M1的材料)。形成黏著層184G可以包括毯覆沉積材料，其通過在導電層204和蓋層295、蝕刻停止層185和第二層間介電質181的側壁上形成材料薄層(例如，大約5埃至大約50埃)以部分地填充開口1550。如圖所示，黏著層184G的多餘材料可以沉積在第二層間介電質181的上表面上。黏著層184G的沉積可以包括化學氣相沉積、原子層沉積或其他合適的製程的一種或多種。黏著層184G的厚度低於大約5埃可能導致黏著層184G不足的均一性，例如空隙。黏著層184G中存在空隙可能導致金屬襯層184M1與第二層間介電質181、蝕刻停止層185、蓋層295和導電層204的一者或多者之間的界面。上述的界面增加閘極導孔184剝離的風險，其可能導致裝置10的故障。黏著層184G的厚度在大約50埃以上，由於，例如，過大的深寬比而導致間隙不足，可能會損害形成大抵不具有空隙的金屬填充層184M2的能力。
在第17A和17B圖中，金屬襯層184M1形成在黏著層184G上，對應於第24圖的操作2400。如上所述，金屬襯層184M1可以是或包括W、Ru、Al、Mo、Ti、TiN、Cu、Co、其合金等的一種或多種材料。形成金屬襯層184M1可以包括毯覆沉積材料，其通過在黏著層184G上形成材料薄層(例如，大約2奈米至大約20奈米)進一步部分填充開口1550。如圖所示，金屬襯層184M1的多餘材料可以沉積在覆蓋第二層間介電質181的黏著層184G的上表面上。金屬襯層184M1的沉積可以包括化學氣相沉積、原子層沉積或其他合適的製程的一種或多種。一般來說，金屬襯層184M1的材料比黏著層184G和金屬填充層184M2的材料具有更高的導電性。厚度低於2奈米的金屬襯層184M1可能導致閘極導孔184的導電性不足。厚度為20奈米以上的金屬襯層184M1可能使金屬填充層184M2無法形成大抵不具有空隙。
在第18A和18B圖中，金屬填充層184M2形成在金屬襯層184M1上，對應於第24圖的操作2500。如上所述，金屬填充層184M2可以是或包括W、Ru、Al、Mo、Ti、TiN、Cu、Co、其合金等的一種或多種材料。金屬填充層184M2是或包括與金屬襯層184M1不同的材料組成(例如，組成元素、元素比例)。一般來說，金屬填充層184M2比金屬襯層184M1具有更好的流動性/間隙填充性能，並且比金屬襯層184M1具有更低的導電性。金屬填充層184M2的導電性可以相似於或大於黏著層184G的導電性。形成金屬填充層184M2可以包括毯覆沉積材料，其通過在金屬襯層184M1上形成材料填充層(例如，大約5奈米至大約40奈米的上尺寸)以完成開口1550的填充。金屬填充層184M2的沉積可以包括化學氣相沉積、原子層沉積或其他合適製程的一種或多種。對於金屬填充層184M2的上尺寸(例如，X軸方向上的寬度)低於大約5奈米，例如，由於在沉積黏著層184G和金屬襯層184M1之後，剩餘的開口1550部分的高深寬比，金屬填充層184M2中可能存在空隙。尺寸在大約40奈米以上，金屬填充層184M2可能佔據閘極導孔184過多的體積，使閘極導孔184的導電性不足。
金屬填充層184M2的多餘材料可以沉積在覆蓋第二層間介電質181的金屬襯層184M1的上表面上。在沉積金屬填充層184M2之後，如第18A圖所示，例如，可以通過化學機械研磨操作去除金屬填充層184M2、金屬襯層184M1和黏著層184G的多餘材料，其對應於第24圖的操作2600。在一些實施例中，化學機械研磨操作在第二層間介電質181上停止。在一些實施例中，化學機械研磨操作在到達第二層間介電質181之後持續一小段時間，使得閘極導孔184和第二層間介電質181的高度在化學機械研磨操作之後減小。一般來說，在化學機械研磨操作之後，閘極導孔184和第二層間介電質181的上表面大抵共平面。
第19A-20B圖示出在源極/汲極接觸件120上形成源極/汲極導孔183，對應於第23圖的操作1700。在第19A和19B圖中，在完成閘極導孔184之後，包括沉積黏著層184G、金屬襯層184M1和金屬填充層184M2，以及去除覆蓋第二層間介電質181的多餘材料，在第二層間介電質181和蝕刻停止層185中形成用於形成源極/汲極導孔183的開口1950。在一些實施例中，在第二層間介電質181和閘極導孔184上方形成一個或多個遮罩層。遮罩層可以包括光阻層、硬遮罩層、抗反射塗層及/或其他合適的材料層。遮罩層被圖案化以暴露第二層間介電質181的部分，其在後續操作中形成開口1950。在一些實施例中，開口1950通過一個或多個蝕刻操作，例如一個或多個原子層蝕刻(ALE)循環形成在第二層間介電質181中。在第二層間介電質181中形成開口1950之後，開口1950藉由穿過蝕刻停止層185而向下擴展，其可以包括一個或多個原子層蝕刻循環，其使用與用於蝕刻第二層間介電質181不同的蝕刻劑。在通過蝕刻停止層185擴展開口1950之後，源極/汲極接觸件120的上表面通過開口1950暴露。如第19A圖所示，在形成暴露源極/汲極接觸件120的開口1950之後，開口1950可以具有錐形側壁。在一些實施例中，開口1950的側壁大抵是垂直的。
在第20A和20B圖中，在形成暴露源極/汲極接觸件120的開口1950之後，通過以源極/汲極導孔183的材料填充開口1950形成源極/汲極導孔183，其材料與源極/汲極接觸件120的材料大抵相同。在一些實施例中，源極/汲極導孔183的材料是或包括W、Ru、Mo、Co、Cu、其合金等的一種或多種。源極/汲極導孔183可以通過使用合適的製程例如化學氣相沉積、原子層沉積等的一種或多種沉積材料而形成。在形成源極/汲極導孔183時沉積的材料層可以稱為「第二金屬填充層」。通過形成與源極/汲極接觸件120相同材料的源極/汲極導孔183，源極/汲極導孔183可以具有高導電性，其提高了裝置性能。由於相較於形成閘極導孔184時使用的開口1550，開口1950的深寬比較低，源極/汲極極導孔183的材料選擇可以更靈活。
第21A和21B圖示出根據本揭露一些其他實施例的閘極導孔184。如上所述，金屬襯層184M1可以是或包括對第二層間介電質181、蝕刻停止層185、蓋層295和導電層204呈現足夠黏著力的材料，以避免閘極導孔184從周圍結構剝離。因此，在一些實施例中，不存在黏著層184G，如第21A圖所示，並且閘極導孔184包括金屬襯層184M1和金屬填充層184M2。金屬襯層184M1的輪廓可以呈現「自下而上(bottom up)」的形狀，其不同於第17A和18A圖所示「順應襯層」的形狀。在第21A圖中，可以沉積金屬襯層184M1，使開口1950底部的金屬襯層184M1的厚度為大約5奈米至大約50奈米，並且開口1950的上側壁處的金屬襯層184M1的厚度為大約1奈米至大約10奈米。一般來說，金屬襯層184M1的底部厚度大於側壁厚度，如圖所示。金屬襯層184M1可以通過化學氣相沉積、原子層沉積或其他合適的沉積製程沉積。金屬襯層184M1可以與第二層間介電質181、蝕刻停止層185和蓋層295的側壁以及導電層204的上表面直接接觸。
進一步參考第21A圖，在沉積金屬襯層184M1之後，金屬填充層184M2形成在金屬襯層184M1上方，其具有與金屬襯層184M1不同的材料。在閘極導孔184上表面處的金屬填充層184M2的寬度可以為大約5奈米至大約40奈米。金屬填充層184M2可以通過適當的沉積製程形成，例如化學氣相沉積、原子層沉積等。在形成金屬填充層184M2之後，覆蓋第二層間介電質181的金屬襯層184M1和金屬填充層184M2的多餘材料可以通過適當去除製程去除，例如蝕刻、化學機械研磨等。在一些實施例中，金屬填充層184M2的上表面與第二層間介電質181和源極/汲極導孔183的上表面共平面。如第21A圖所示，金屬填充層184M2的下表面可以在第二層間介電質181的下表面之上。在一些實施例中，根據金屬襯層184M1的厚度，金屬填充層184M2可以延伸至第二層間介電質181的下表面下方或蝕刻停止層185的下表面下方的水平處。通過以更大體積的金屬襯層184M1填充開口1550，可以增加閘極導孔184的導電性。
可以執行額外的製程以完成全繞式閘極裝置20A-20E的製造。例如，可以在閘極導孔184和源極/汲極導孔183上方形成互連結構。互連結構可以包括圍繞金屬部件的多個介電層，包括導電軌和導電導孔，其在基板110上的裝置(例如全繞式閘極裝置20A-20E)之間以及至積體電路裝置10以外的積體電路裝置之間形成電性連接。
第22A-22C圖示出形成第三層間介電質2281、蝕刻停止層2285、第二閘極導孔2284和第二源極/汲極導孔2283，其覆蓋第二層間介電質181、閘極導孔184和源極/汲極導孔183。
在第22A圖中，蝕刻停止層2285可以沉積在第二層間介電質181、閘極導孔184和源極/汲極導孔183之上。在形成蝕刻停止層2285之後，第三層間介電質2281形成在蝕刻停止層2285之上，例如，通過毯覆沉積製程。之後在第三層間介電質2281中形成開口2250，分別與閘極導孔184和源極/汲極導孔183對齊。開口2250可以延伸穿過蝕刻停止層2285以暴露閘極導孔184和源極/汲極導孔183的上表面。在一些實施例中，在閘極導孔184上方的開口2250暴露金屬填充層184M2、金屬襯層184M1和黏著層184G的一者或多者(參考第20A圖)。例如，開口2250可以暴露金屬襯層184M1的至少一部分，如第20A-20C圖中的虛線所示。在一些實施例中，在開口2250延伸穿過蝕刻停止層2285之後，開口2250暴露金屬填充層184M2的一部分，並且金屬填充層184M2、金屬襯層184M1和黏著層184G(當存在時)的剩餘部分與蝕刻停止層2285直接接觸。在一些實施例中，在源極/汲極導孔183上方的開口2250暴露源極/汲極導孔183的一部分，而源極/汲極導孔183的剩餘部分被蝕刻停止層2285覆蓋並直接接觸蝕刻停止層2285。
在第22B圖中，通過在開口2250中沉積第二閘極導孔2284和第二源極/汲極極導孔2283的材料以填充開口2250。在一些實施例中，第二閘極導孔2284和第二源極/汲極導孔2283使用相同材料在相同製程操作中沉積。在一些實施例中，第二閘極導孔2284和第二源極/汲極極導孔2283的材料與源極/汲極極導孔183和源極/汲極接觸件120的材料相同。一般來說，開口2250具有比開口1550更低的深寬比(例如，較容易在沒有空隙的情況下填充)。因此，第二閘極導孔2284的材料選擇可以比閘極導孔184更靈活。在一些實施例中，第二閘極導孔2284的材料可以具有比金屬填充層184M2的材料更低的流動性/間隙填充性能和更高的導電性。在沉積材料之後，第二閘極導孔2284的下表面可以與金屬填充層184M2、金屬襯層184M1和黏著層184G的一者或多者的上表面接觸。第22B圖示出在相同製程操作中由相同材料形成的第二閘極導孔2284和第二源極/汲極導孔2283。在一些實施例中，可以重複第13A-21B圖所示的製程以在不同時間在不同操作中形成第二閘極導孔2284和第二源極/汲極導孔2283。例如，閘極導孔2284可以包括黏著層、金屬襯層和金屬填充層的一者或多者，其材料和厚度可以分別與黏著層184G、金屬襯層184M1以及金屬填充層184M2相似。
在第22C圖中，沉積第二閘極導孔2284和第二源極/汲極導孔2283之後的多餘材料通過合適的製程去除，例如蝕刻、化學機械研磨等。在一些實施例中，去除製程在Z軸方向上使第三層間介電質2281以及閘極導孔2284和源極/汲極導孔2283薄化。在一些實施例中，在去除製程之後，第二閘極導孔2284的高度(例如，在Z軸方向上)與第二源極/汲極導孔2283的高度大抵相同。
可以執行額外的製程以完成全繞式閘極裝置20A-20E的製造。在一些實施例中，第二蓋層(未示出)存在於源極/汲極接觸件120上方。僅在閘極結構200A-200E上存在蓋層295(例如，在源極/汲極接觸件120上不存在第二蓋層)的配置可以被視為「單自對準蓋」結構，而蓋層295和第二蓋層都存在的配置可以被視為「雙自對準蓋」結構。具有減小的深寬比的源極/汲極接觸隔離結構150與單自對準蓋和雙自對準蓋配置相容。
本揭露一些實施例可以提供一些益處。金屬襯層184M1在閘極導孔184中提供良好的導電性，而金屬填充層184M2提供良好的間隙填充性能，使得閘極導孔184具有良好的導電性並且大抵不具有空隙。可選的黏著層184G確保金屬襯層184M1與周圍結構之間的良好黏著，包括第二層間介電質181、蝕刻停止層185、蓋層295和導電層204。因此，裝置10的製程良率增加，同時保持良好的性能。
根據本揭露至少一個實施例，本揭露提供一種半導體裝置，包括：基板；閘極結構，包繞(wrapping around)奈米結構半導體通道的垂直堆疊；源極/汲極，鄰接(abutting)垂直堆疊並接觸奈米結構半導體通道；以及閘極導孔，接觸閘極結構，包括：金屬襯層，具有第一流動性(flowability)；以及金屬填充層，具有第二流動性，第二流動性大於第一流動性。
在一些實施例中，閘極導孔更包括黏著層，並且金屬襯層在黏著層和金屬填充層之間。
在一些實施例中，黏著層接觸閘極結構的層間介電層、蝕刻停止層、蓋層以及導電層。
在一些實施例中，導電層覆蓋並且接觸閘極結構的介電層以及閘極結構的導電填充層。
在一些實施例中，金屬襯層接觸閘極結構的層間介電層、蝕刻停止層、蓋層以及導電層。
在一些實施例中，金屬填充層的下表面位於層間介電層的上和下表面之間的高度處。
根據本揭露至少另一個實施例，本揭露提供一種半導體裝置，包括：基板；第一半導體通道，在基板上方；閘極結構，在第一半導體通道上方並且圍繞第一半導體通道；第二半導體通道，在基板上方並橫向地和第一半導體通道分開；源極/汲極區，鄰接第二半導體通道；源極/汲極接觸件，在源極/汲極區上方，由第一導電材料形成，第一導電材料具有第一導電性(conductivity)；源極/汲極導孔，接觸源極/汲極接觸件，由第一導電材料形成；以及閘極導孔，接觸閘極結構，由至少導電性低於第一導電材料的第二導電材料形成。
在另一些實施例中，閘極導孔包括金屬填充層，金屬填充層由第二導電材料形成。
在另一些實施例中，閘極導孔更包括金屬襯層，金屬襯層具有比金屬填充層更高的導電性以及更低的流動性。
在另一些實施例中，更包括：第二源極/汲極導孔，接觸源極/汲極導孔，由第三導電材料形成；以及第二閘極導孔，接觸閘極導孔，由第三導電材料形成，並且具有與第二源極/汲極導孔大抵(substantially)相同的高度。
在另一些實施例中，閘極導孔的金屬填充層與第二閘極導孔接觸。
在另一些實施例中，橫向地圍繞金屬填充層的金屬襯層與第二閘極導孔接觸。
在另一些實施例中，第三導電材料與第一導電材料大抵相同。
根據本揭露至少又一個實施例，本揭露提供一種形成半導體裝置的方法，包括：在基板上方形成閘極結構，閘極結構在奈米結構半導體通道上方並圍繞奈米結構半導體通道；在基板上方與之中形成源極/汲極區；形成源極/汲極接觸件與源極/汲極區接觸；形成閘極導孔，藉由：形成第一開口以露出閘極結構；在第一開口中形成金屬襯層；以及在金屬襯層上方形成第一金屬填充層，第一金屬填充層具有與金屬襯層不同的材料；以及形成源極/汲極導孔，藉由：形成第二開口以露出源極/汲極接觸件；以及在第二開口中形成第二金屬填充層，第二金屬填充層具有與第一金屬填充層不同的材料。
在又一些實施例中，更包括在形成金屬襯層之前，在第一開口中形成黏著層。
在又一些實施例中，形成金屬襯層包括形成順應(conformal)層，順應層具有比黏著層以及金屬填充層更高的導電性。
在又一些實施例中，形成第二金屬填充層包括填充第一材料，第一材料具有比第一金屬填充層的第二材料更高的導電性以及更低的流動性。
在又一些實施例中，形成第二金屬填充層包括填充與源極/汲極接觸件大抵相同的材料。
在又一些實施例中，更包括：在閘極導孔和源極/汲極導孔上方形成蝕刻停止層；在蝕刻停止層上方形成層間介電質；形成第三開口以露出閘極導孔和源極/汲極導孔；以及藉由填充第三開口以形成第二閘極導孔和第二源極/汲極導孔。
在又一些實施例中，填充第三開口包括以與源極/汲極接觸件大抵相同的材料填充第三開口。
以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明實施例的精神與範圍，且可在不違背本發明實施例之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10:積體電路裝置 21:半導體層 22:奈米結構(通道/奈米片) 23:半導體層 24:奈米結構 25:堆疊 32:鰭片 36:隔離區 40:虛設閘極結構 41:間隔物(間隔層) 45:虛設閘極層 47:遮罩層 64:凹槽 74:間隔物 82:源極/汲極部件(源極/汲極區) 92:凹槽 93:襯層(介電層) 94:鰭片 95:填充層(氧化物層) 110:基板 118:矽化物(矽化物層) 120:源極/汲極接觸件 130:層間介電質 131:蝕刻停止層 150:隔離結構 170:區域 181:層間介電質 183:導孔 184:導孔 185:蝕刻停止層 200:閘極 204:導電層 210:界面層 220:介電層 240:界面層 290:金屬填充層 295:蓋層 297:支撐結構 322:鰭片 323:鰭片 324:鰭片 361:隔離結構(隔離區) 362:隔離結構(隔離區) 363:隔離結構(隔離區) 364:隔離結構(隔離區) 510:縫隙 600:介電層 700:功函數層(功函數阻障層) 900:功函數調整層(功函數金屬層) 1000:方法 1100:操作 1200:操作 1300:操作 1400:操作 1500:操作 1550:開口 1600:操作 1700:操作 1950:開口 2000:方法 2100:操作 2200:操作 2250:開口 2281:層間介電質 2283:導孔 2284:導孔 2285:蝕刻停止層 2300:操作 2400:操作 2500:操作 2600:操作 120M:源極/汲極接觸件 120S:源極/汲極接觸件 184G:黏著層 184M1:襯層 184M2:填充層 200A:閘極結構 200B:閘極結構 200C:閘極結構 200D:閘極結構 200E:閘極結構 20A:閘極裝置(電晶體) 20B:閘極裝置(電晶體) 20C:閘極裝置(電晶體) 20D:閘極裝置(電晶體) 20E:閘極裝置(電晶體) 21A:半導體層 21B:半導體層 21C:半導體層 22A:奈米結構(通道) 22A1:通道 22A2:通道 22A3:通道 22A4:通道 22A5:通道 22B:奈米結構(通道) 22B1:通道 22B2:通道 22B3:通道 22B4:通道 22B5:通道 22C:奈米結構(通道) 23A:半導體層 23B:半導體層 23C:半導體層 24A:奈米結構(通道) 24B:奈米結構(通道) 24C:奈米結構(通道) A-A:線 B-B:線 B-B’:剖面 C-C:線 C-C’:剖面 CD1:距離 D-D:線
以下將配合所附圖示詳述本揭露之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小單元的尺寸，以清楚地表現出本揭露的特徵。 第1A-1D圖係根據本揭露一些實施例所製造的積體電路裝置的部分示意俯視圖及剖面側視圖。 第2A-2B、3A-3B、4A-4C、5A-5C、6A-6C、7A-7C、8A-8C、9A-9C、10A-10C、11、12、13A-13B、14A-14B、15A-15B、16A-16B、17A-17B、18A-18B、19A-19B、20A-20B、21A-21B及22A-22C圖係根據本揭露的各個方面在製造的各個階段的積體電路裝置的各個實施例的視圖。 第23及24圖係根據本揭露的各個方面製造半導體裝置的方法流程圖。
10:積體電路裝置
74:間隔物
82:源極/汲極部件(源極/汲極區)
110:基板
120:源極/汲極接觸件
130:層間介電質
131:蝕刻停止層
181:層間介電質
183:導孔
184:導孔
185:蝕刻停止層
204:導電層
295:蓋層
297:支撐結構
2281:層間介電質
2283:導孔
2284:導孔
184M1:襯層
184M2:填充層
200C:閘極結構
200D:閘極結構
200E:閘極結構
22A3:通道
22A4:通道
22A5:通道
22B3:通道
22B4:通道
22B5:通道
B-B:線

Claims (1)

  1. 一種半導體裝置，包括： 一基板； 一閘極結構，包繞(wrapping around)多個奈米結構半導體通道的一垂直堆疊； 一源極/汲極，鄰接(abutting)該垂直堆疊並接觸該些奈米結構半導體通道；以及 一閘極導孔，接觸該閘極結構，包括： 一金屬襯層，具有一第一流動性(flowability)；以及 一金屬填充層，具有一第二流動性，該第二流動性大於該第一流動性。
TW111118860A 2021-08-19 2022-05-20 半導體裝置 TW202310296A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/407,083 2021-08-19
US17/407,083 US20230053595A1 (en) 2021-08-19 2021-08-19 Field effect transistor with multi-metal gate via and method

Publications (1)

Publication Number Publication Date
TW202310296A true TW202310296A (zh) 2023-03-01

Family

ID=84695555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118860A TW202310296A (zh) 2021-08-19 2022-05-20 半導體裝置

Country Status (3)

Country Link
US (1) US20230053595A1 (zh)
CN (1) CN115527939A (zh)
TW (1) TW202310296A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177180B2 (en) * 2020-02-11 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Profile control of a gap fill structure

Also Published As

Publication number Publication date
CN115527939A (zh) 2022-12-27
US20230053595A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US11699735B2 (en) Gate structure and method
US20230343847A1 (en) Gate structure and method
US20220344333A1 (en) Field effect transistor and method
TWI835165B (zh) 半導體裝置及其形成方法
TW202310296A (zh) 半導體裝置
US20230052295A1 (en) Field effect transistor with air spacer and method
US20230134741A1 (en) Field effect transistor with disabled channels and method
TWI780649B (zh) 半導體裝置及其形成方法
US20220328625A1 (en) Convergent fin and nanostructure transistor structure and method
US20230014998A1 (en) Field effect transistor with gate isolation structure and method
US20230343699A1 (en) Field effect transistor with source/drain via and method
US20230065208A1 (en) Field effect transistor with inner spacer liner layer and method
TWI817704B (zh) 半導體裝置及其形成方法
US20240234530A1 (en) Field effect transistor with strained channels and method
US20220359677A1 (en) Field effect transistor with source/drain contact isolation structure and method
US20220320280A1 (en) Field effect transistor with inactive fin and method
US20230402536A1 (en) Field effect transistor with gate isolation structure and method
US20230060454A1 (en) Field effect transistor with fin isolation structure and method
US20220336613A1 (en) Field effect transistor with merged epitaxy backside cut and method
CN116314295A (zh) 集成电路器件及其制造方法
CN116631947A (zh) 半导体器件及其形成方法
CN117976716A (zh) 半导体器件
TW202341286A (zh) 半導體裝置及其形成方法
CN116825788A (zh) 半导体器件及其形成方法