TW202248911A - 具有嵌入式讀出的緊湊型矽量子位元單元 - Google Patents

具有嵌入式讀出的緊湊型矽量子位元單元 Download PDF

Info

Publication number
TW202248911A
TW202248911A TW111106486A TW111106486A TW202248911A TW 202248911 A TW202248911 A TW 202248911A TW 111106486 A TW111106486 A TW 111106486A TW 111106486 A TW111106486 A TW 111106486A TW 202248911 A TW202248911 A TW 202248911A
Authority
TW
Taiwan
Prior art keywords
metal
qubit
metal region
region
state
Prior art date
Application number
TW111106486A
Other languages
English (en)
Inventor
札爾巴 米格爾 費爾南多 岡薩雷斯
Original Assignee
英商量子運動科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商量子運動科技有限公司 filed Critical 英商量子運動科技有限公司
Publication of TW202248911A publication Critical patent/TW202248911A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Silicon Compounds (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本發明揭示一種具有用於執行量子位元量測或讀出之一LC諧振器電路之量子裝置。該裝置包括：一矽層601；一介電層603，其安置於該矽層601上且與該矽層601形成一功能介面；一第一金屬區域614，其安置於該介電層603上；及一第二金屬區域624，其安置於該介電層603上且與該第一金屬區域614橫向分離。該第一金屬區域614及該第二金屬區域624經配置為電連接，使得可在該功能介面處之第一金屬區域614及第二金屬區域624下方誘發形成具有一第一狀態及一第二狀態之一量子位元之一雙量子點。該雙量子點在該LC諧振器電路中提供一電容器C1且該雙量子點之電容取決於該量子位元之狀態。該第一金屬區域614在該LC諧振器電路中提供一電感器L1，且該LC諧振器電路之諧振頻率取決於該量子位元之狀態，使得可量測或推斷該量子位元之狀態。

Description

具有嵌入式讀出的緊湊型矽量子位元單元
本發明係關於一種包含一LC諧振器電路之量子裝置。該裝置適合於執行量子位元量測或讀出。
近期中型量子運算或NISQ時代之量子位元處理器可使用50個至100個量子位元。量子位元通常以密集陣列配置以最小化所需處理器大小。
使用量子位元處理器之一量子運算通常涉及在對量子位元執行一操作序列之後讀出各量子位元之狀態。讀出可藉由將一電荷感測器耦合至一LC諧振器或藉由將量子位元嵌入一LC諧振器電路來執行。然而，與一量子位元本身所需之面積相比，讀出量子位元之狀態所需之電路系統佔用一非常大面積。通常，由各量子位元佔用之面積可在100×100 nm 2至1×1 µm 2之間，其中大小取決於所使用材料之性質。相比而言，由一LC諧振器佔用之面積通常為至少100×100 µm 2，其比量子位元佔用面積大幾個數量級。
由LC諧振器電路系統佔用之相對較大面積對技術之可擴展性提出一顯著限制。可期望減小讀出電路系統之大小。
本發明之一態樣提供一種具有用於執行量子位元量測或讀出之一LC諧振器電路之量子裝置。該裝置包括：一半導體層；一介電層，其安置於該半導體層上且與該半導體層形成一功能介面；一第一金屬區域，其安置於該介電層上；及一第二金屬區域，其安置於該介電層上且與該第一金屬區域橫向分離。該第一及第二金屬區域經配置為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發形成具有一第一狀態及一第二狀態之一量子位元之一雙量子點。該雙量子點在該LC諧振器電路中提供一電容器且該雙量子點之電容取決於該量子位元之狀態。該第一金屬區域在該LC諧振器電路中提供一電感器。該LC諧振器電路之諧振頻率取決於該量子位元之該狀態，使得可量測或推斷該量子位元之該狀態。
該第一及第二金屬區域經配置為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發一雙量子點。此藉由將一偏壓電位施加至該第一及第二金屬區域來達成，其修改該第一及第二金屬區域附近之電位情形以局部侷限電荷載子。該半導體層與該介電層之間的該介面通常包括一功能部分及一非功能部分。當一偏壓電位施加至該第一及/或第二金屬區域時，該功能部分通常相對於該非功能部分具有一更大場效應，使得一或多個電荷載子可侷限於該第一及/或第二金屬區域下方之該功能介面處。該等電荷載子可為電子或電洞，取決於該偏壓電位之極性。
該第一金屬區域經配置為電連接，使得可在該功能介面處之該第一金屬區域下方誘發一第一量子點。該第二金屬區域經類似配置為電連接，使得可在功能介面處之該第二金屬區域下方誘發一第二量子點。該第一及第二金屬區域之大小影響該第一及第二量子點之大小且因此影響其電性質，諸如其充電能。充電能與該量子點之大小成反比；一較小金屬區域可用於誘發具有一較大充電能之一較小量子點。
一偏壓電位可視情況施加至該第一金屬區域或該第二金屬區域以誘發一單量子點。然而，較佳地，一偏壓電位施加至該第一及第二金屬區域兩者以誘發一雙量子點。該雙量子點包括該第一量子點及該第二量子點。該第一與第二金屬區域之間的分離使得可穿隧耦合該第一及第二量子點。
該雙量子點形成具有一第一狀態及一第二狀態之一量子位元。例如，該第一狀態可包括具有反平行自旋定向之電子且該第二狀態可包括具有平行自旋定向之電子。在此實例中，由於該雙量子點自旋動態，該第一狀態之電容高於該第二狀態之電容。若電子自旋係平行的，則歸因於自旋阻斷，該第一與第二量子點之間的穿隧被抑制或甚至為零。
該量子位元之狀態可使用包括一電感器及一電容器之一LC諧振器電路來讀出。一LC諧振器電路可另稱為一LC槽路、一LC諧振器、一槽路或一諧振電路。該LC諧振器電路具有一諧振頻率ω 0，其根據以下方程式取決於電感L及電容C：
Figure 02_image001
。在該諧振頻率處，正向電力傳輸最大。在上述裝置中，該雙量子點在該LC諧振器電路中提供一電容器。該電容及因此該諧振頻率取決於該量子位元之狀態。因此，可推斷該量子位元之該狀態。
在上述量子裝置中，該第一金屬區域執行一雙重功能。首先，該第一金屬區域經配置為電連接，使得可在該功能介面處之該第一金屬區域下方誘發一量子點。其次，該第一金屬區域在該LC諧振器電路中提供一電感器。因此，無需一額外電感器。較佳地，僅該第一金屬區域在該LC諧振器電路中提供該電感器。該裝置因此有利地提供一緊湊型量子位元讀出機構來量測或推斷該量子位元之該狀態。
該裝置之該半導體層可為任何適合半導體，諸如砷化鎵(GaAs)、砷化銦(InAs)、矽鍺(SiGe)、碳化矽(SiC)、碳或矽。可使用碳之不同同素異形體，諸如石墨烯或碳奈米管。可使用不同形式之矽，諸如本質矽、同位素純矽Si 28或摻雜矽。該半導體層視情況形成進一步包括該半導體層下方之一絕緣層之一分層基板之部分。該基板可包括該絕緣層下方之額外層。在一實例中，該半導體層係安置於一埋藏氧化物上之一矽層，該埋藏氧化物進一步安置於一矽基板上。替代地，該半導體層下方可不存在絕緣層且該半導體層可形成一塊狀半導體基板之部分。
安置於該半導體層上且與該半導體層形成一功能介面之該介電層可為任何適合電絕緣材料，諸如二氧化矽、氧化鋁、未摻雜砷化鋁鎵(AlGaAs)或具有一高介電常數k之材料，諸如矽酸鉿、矽酸鋯、二氧化鉿及二氧化鋯。
較佳地，該第一金屬區域包括諸如一超導體之一高載子遷移率導體。例如，該第一金屬區域可包括氮化鈦(TiN)、氮化鈮(NbN)或氮化鈮鈦(NbTiN)。此等材料通常具有一高動態電感。在該LC諧振器電路中提供一電感器之該第一金屬區域之電感取決於該第一金屬區域之材料性質及幾何形狀。該第一金屬區域之該電感通常在10奈亨利至100奈亨利之間且較佳地在40奈亨利至60奈亨利之間。例如，該第一金屬區域之該電感可為50奈亨利。該電感取決於該第一金屬區域之該幾何形狀。有利地，當該第一金屬區域包括具有一高動態電感之一材料時，可使該電感器較小以導致一更緊湊裝置。
該第一金屬區域之該動態電感取決於其幾何形狀。該動態電感與該第一金屬區域之厚度及長度成反比且與該第一金屬區域之延伸度成比例。因此，以下任何者將增大該第一金屬區域之該動態電感：一減小厚度；一更窄區域；或一增加延伸度。
較佳地，該第一金屬區域之厚度在1奈米至10奈米之間。一較薄第一金屬區域將具有一較高動態電感，其有利地導致由該第一金屬區域佔用之一較小面積以導致實現一更緊湊裝置。
超導材料(諸如可形成該第一金屬區域之部分之超導材料)具有一臨界溫度，在低於該臨界溫度時，材料之電阻率為零，即，材料變成超導。超導體可具有低於70開爾文(Kelvin)之一臨界溫度，較佳地低於20開爾文且更佳地低於10開爾文。此具有以下優點：具有一較低臨界溫度之超導體通常具有一較高動態電感。然而，超導體之臨界溫度並非一限制因數。
該第一金屬區域因此以低溫在該量子裝置之該LC諧振器電路中提供一電感器，且該雙量子點在該LC諧振器電路中提供一電容器。為量測或推斷該量子位元之狀態，該裝置較佳地進一步包括一電源及一探針。該電源通常經組態以依對應於該LC諧振器電路之一諧振頻率之一頻率供應電力。該電源可連接至該第一金屬區域。該探針可連接至該第一及/或第二金屬區域且通常經組態以量測通過該LC諧振器電路之電力傳輸。通過該LC諧振器電路之該電力傳輸之量測可用於推斷該量子位元之狀態。
該量測電力傳輸可為(例如)正向電力傳輸S 21。在此實例中，該電源連接至該第一金屬區域且該探針連接至該第二金屬區域。S 21係用於判定第一與第二埠之間的關係之一S參數或散射參數。在該LC諧振器電路之該諧振頻率處，該正向電力傳輸係高的。該LC諧振器電路之該諧振頻率取決於該量子位元之狀態。
在另一實例中，該量測電力傳輸可為反射電力傳輸S 11。在此實例中，該電源及該探針連接至該第一金屬區域。S 11係另一S參數，其取決於該LC諧振器電路之該諧振頻率。在該LC諧振器電路之該諧振頻率處，該反射電力傳輸係低的。
在另一實例中，該電源連接至該第一金屬區域且一探針連接至該第一及第二金屬區域。在此實例中，可量測該正向電力傳輸S 21及該反射電力傳輸S 11兩者。
該電源視情況經組態以依對應於該量子位元之該第一狀態之該LC諧振器電路之該諧振頻率供應電力。因此，若該量子位元處於該第一狀態中，則該正向電力傳輸S 21將係高的。若該量子位元處於該第二狀態中，則該正向電力傳輸將係低的。替代地，該電源可經組態以依對應於該量子位元之該第二狀態之該LC諧振器電路之該諧振頻率供應電力。在此實例中，該正向電力傳輸將在該量子位元處於該第二狀態中時為高的及在該量子位元處於該第一狀態中時為低的。
該電源視情況經組態以依對應於該量子位元之該第一狀態之該LC諧振器電路之該諧振頻率供應電力，且該反射電力傳輸S11用於推斷該量子位元之狀態。若該量子位元處於該第一狀態中，則該反射電力傳輸將係低的。若該量子位元處於該第二狀態中，則該反射電力傳輸將係高的。該反射電力傳輸光譜包含該諧振頻率處之一反向峰值。在另一實例中，該電源經組態以依對應於該量子位元之該第二狀態之該LC諧振器電路之該諧振頻率供應電力，且該反射電力傳輸用於推斷該量子位元之狀態：該反射電力傳輸將在該量子位元處於該第二狀態中時為低的及在該量子位元處於該第一狀態中時為高的。
有利地，該裝置可用於基於該電力傳輸量測來敏感推斷該量子位元之狀態。此外，與先前技術相比，該裝置提供一顯著更緊湊量子位元讀出機構。包括適合於支援雙量子點量子位元之該第一及第二金屬區域之量子位元單位單元可為約100奈米乘以10微米。此比具有一類似功能之既有裝置小約10,000倍。
通常，該LC諧振器電路具有兩個諧振頻率：對應於該量子位元之該第一狀態之一第一諧振頻率及對應於該量子位元之該第二狀態之一第二諧振頻率。較佳地，該電源經組態以供應電力所依之該諧振頻率係該第一及第二諧振頻率之較低頻率。選擇一較低頻率之一優點係減少寄生損耗。
該LC諧振器電路之該諧振頻率由該電路中之該等電感器及電容器判定。視情況而定，該第一金屬區域在該LC諧振器電路中提供一第一電感器且該第二金屬區域在該LC諧振器電路中提供一第二電感器。較佳地，僅該第一及第二金屬區域在該LC諧振器電路中提供電感器。使用此配置，無需額外電感器來執行量子位元讀出且因此該裝置可有利地更緊湊。包含由該第一及第二金屬區域提供之第一及第二電感器比僅具有由該第一金屬區域提供之一第一電感器有利地提供額外靈活性，此係因為讀出可在該第一或第二金屬區域處執行之事實。此外，當該第一及第二金屬區域兩者在該LC諧振器電路中提供電感器且該等電感器串聯時，可增大該電路之總電感。此具有可針對一特定電感進一步減小裝置尺寸之優點。
若該第二金屬區域在該LC諧振器電路中提供一第二電感器，則該第二金屬區域較佳地具有實質上相同於該第一金屬區域之特徵。例如，該第二金屬區域較佳地包括具有一高動態電感之一高載子遷移率導體，諸如氮化鈦、氮化鈮或氮化鈮鈦。該第二金屬區域較佳地具有類似於該第一金屬區域之尺寸之尺寸。此具有更易於製造此一裝置之一優點。
該第一及第二金屬區域橫向分離。該橫向分離提供電分離。視情況而定，安置於該半導體層上且與該半導體層形成一功能介面之該介電層係一第一介電層且該裝置進一步包括一第二介電層，其中該第二介電層至少安置於該第一及第二金屬區域上。該第二介電層可至少部分上覆於該第一及第二金屬區域之邊緣。覆蓋該第一金屬區域之該第二介電層之部分可與覆蓋該第二金屬區域之該第二介電層之部分橫向分離。替代地，覆蓋該第一金屬區域之該第二介電層之該部分可連接至覆蓋該第二金屬區域之該第二介電層之該部分，使得該第一與第二金屬區域之間的間隙閉合。該第二介電層可為(例如)氮化矽(Si 3N 4)、氧化鋁(Al 2O 3)或二氧化矽(SiO 2)。一第二介電層之使用可有利地改良該第一及第二金屬區域之電分離且亦可保護該第一及第二金屬區域免受損壞。
該裝置視情況進一步包括覆蓋該第一金屬區域之一遮罩層。該遮罩層可安置於該第一金屬區域上。該遮罩層亦視情況覆蓋該第二金屬區域。該遮罩層可包括(例如)多晶矽、鋁、氧化矽、氮化矽或氧化鋁。包含一遮罩層之一優點係保護該第一及第二金屬區域。當該遮罩層安置於該第一金屬區域及該第二金屬區域兩者上時，該遮罩層可保護該第一及第二金屬區域免受可在該裝置製程期間及/或該裝置之操作期間發生之機械及電損壞。
該裝置之製造較佳地使用一互補金屬氧化物半導體製程執行。此有利地促進該裝置生產。
在本發明之此態樣之一實施方案中，該半導體層包括一奈米線。該奈米線可藉由選擇性蝕刻該基板以界定一奈米線來製造。替代地，在一些實例中，可生長該奈米線，例如可生長碳奈米管。該第一及第二金屬區域可安置於該奈米線之對置側上，使得該第一及第二金屬區域之各者與該奈米線之一個邊緣部分重疊且該第一及第二金屬區域之各自部分遠離該奈米線延伸。該第一及第二金屬區域之該等各自部分可在實質上垂直於該奈米線之一方向上延伸。此可有利地促進製程。
替代地，該第一及第二金屬區域之該等各自部分可依一非線性方式延伸。各金屬區域之該動態電感與其延伸度成比例且因此配置該第一及第二金屬區域之該等各自部分以依一非線性方式(諸如一蜿蜒或彎曲、蛇形方式)延伸具有該裝置可佔用一較小面積之一優點。在另一實例中，該第一及第二金屬區域之該延伸相對於該奈米線成一角度：該延伸之特定配置不影響該裝置之電性質。該介電層安置於該奈米線上以提供該半導體層與該第一及第二金屬區域之間的一電分離。
較佳地，該第一及第二金屬區域經定位使得可在該奈米線之轉角中誘發第一及第二量子點。該雙量子點包括分別位於該第一及第二金屬區域下方之該第一及第二量子點。此配置(其可指稱一分裂閘極電晶體)由於幾何形狀而有利地導致強電荷載子侷限：電荷載子在兩個維度上由形成一轉角之該奈米線之兩側侷限。該第一及第二金屬區域之該延伸之長度根據所要電感來選擇。此配置具有其可易於擴展之另一優點。較佳地，若該等金屬區域經配置使得雙量子點量子位元之一維陣列可沿該奈米線支撐，則該等金屬區域之該延伸係非線性的或實質上垂直於該奈米線。此具有相鄰金屬區域可保持橫向及電分離且不在任何點處接觸之優點。此外，此一組態有利地更易於設計及製造。
為擴展該裝置，該裝置視情況進一步包括安置於該介電層上之第三及第四金屬區域。該第三及第四金屬區域對應於上述該第一及第二金屬區域。該第三及第四金屬區域可安置於該奈米線之對置側上，使得該第三及第四金屬區域之各者與該奈米線之一個邊緣部分重疊且包含遠離該奈米線延伸(較佳地在垂直於該奈米線之方向上)之各自部分。該第三及第四金屬區域較佳地沿該奈米線之縱向軸線與該第一及第二金屬區域橫向分離。通常，該第一及第二金屬區域經配置為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發一第一雙量子點；且該第三及第四金屬區域經配置為電連接，使得可在該功能介面處之該第三及第四金屬區域下方誘發一第二雙量子點。
依此方式，該裝置可在一個維度上擴展。額外量子位元單位單元(其中各量子位元單位單元包括適合於支援一雙量子點量子位元之兩個金屬區域)可依間隔沿該奈米線定位。該等間隔可為規則或不規則的。可擴展架構係有利的且符合用於量子位元處理之量子運算及量子裝置之研究方向。
該第三及第四金屬區域之各者之電感視情況大於該第一及第二金屬區域之各者之電感。為達成此，該第三及第四金屬區域可比該第一及第二區域延伸更遠及/或更窄。替代地，該第三及第四金屬區域可製成比該第一及第二區域薄，但此實際上難以達成。較佳地，該第三及第四金屬區域比該第一及第二金屬區域延伸更遠且具有相同長度。視情況而定，該第一及第二金屬區域依一線性方式(實質上垂直於該奈米線)延伸且該第三及第四金屬區域依一非線性方式延伸，使得該第三及第四金屬區域不佔用超出該第一及第二金屬區域之該延伸之一區域。依此方式，該裝置可有益地被製成更緊湊。
該第一雙量子點在包括該第一及第二金屬區域且形成一第一LC諧振器電路之一第一量子位元單位單元中形成一第一量子位元。該第二雙量子點在包括該第三及第四金屬區域且形成一第二諧振器電路之一第二量子位元單位單元中形成一第二量子位元。該第一及第二金屬區域與該第三及第四金屬區域之間的一電感差之一效應在於：該第一及第二LC諧振器電路之諧振頻率不同。此提供該第一量子位元之狀態及該第二量子位元之狀態可使用頻域多工來同時量測或推斷之一優點。
通常，該裝置進一步包括一源極電極及一汲極電極。針對包括一維陣列之量子位元單位單元之一裝置，該源極及汲極電極較佳地分別配置於該陣列之第一及第二端處。例如，該一維陣列可具有沿一奈米線之縱向軸線自1至n循序配置之n個量子位元單位單元。在此情況中，該源極電極較佳地最靠近該第一量子位元單位單元配置且沿該奈米線之該縱向軸線橫向分離。類似地，該汲極電極較佳地最靠近第n量子位元單位單元配置且沿該奈米線之該縱向軸線橫向分離。此亦可為一裝置包括一單一量子位元單位單元(即，n=1)之情況。通常，該源極及汲極電極經配置為電連接，使得可施加一偏壓電位。將一偏壓電位施加至該源極及/或汲極電極可用於修改該半導體層之電導。
在本發明之此態樣之另一實施方案中，該半導體層包括一奈米線且該第一及第二金屬區域沿該奈米線之該縱向軸線橫向分離。該第一及第二金屬區域之各者可上覆於該奈米線之一個邊緣或兩個邊緣。此具有易於製造之一優點。
該第一及第二金屬區域通常實質上垂直於該奈米線延伸。替代地，該第一及/或第二金屬區域可依任何角度延伸而不影響該裝置之功能。在另一實例中，該第一及/或第二金屬區域可依一非線性方式(諸如一雉堞狀方式)延伸。該第一及第二金屬區域之延伸界定其電感；特定佈局可根據設計要求選擇且不影響裝置功能。出於實際原因，該第一及第二金屬區域之該延伸有利地實質上垂直以易於配置該第一及第二金屬區域，使得其等之間無重疊。
該第一金屬區域之主要部分視情況在相同於該第二金屬區域之主要部分之該奈米線之側上延伸。替代地，該第一及第二金屬區域之主要部分可在該奈米線之對置側上延伸。該裝置通常經設計以減小總面積。
在此實施方案中，該源極電極較佳地更靠近該第一金屬區域配置且沿該奈米線之該縱向軸線橫向分離。該汲極電極較佳地更靠近該第二金屬區域配置且沿該奈米線之該縱向軸線橫向分離。
在本發明之一態樣之另一實施方案中，該介電層包括一薄區域及一厚區域。該介電層可包括一或多個薄區域及一或多個厚區域。該薄及厚區域可經連接使得該介電層係不均勻厚度之一連續層。該(等)薄區域中之該介電層之厚度通常係該(等)厚區域中之該介電層之厚度之至少一半。該(等)薄區域可具有1奈米至10奈米之間的一厚度。該介電層之該(等)厚區域使該第一及第二金屬區域與該半導體層電隔離。該功能介面形成於該半導體層與該介電層之該(等)薄區域之間。因此，當一偏壓電壓施加至該第一及/或第二金屬區域時，可在該介電層之該(等)薄區域下方誘發侷限區域。此具有該裝置可以體效應技術實施之一優點。
該第一金屬區域通常上覆於該介電層之一薄區域及該介電層之一厚區域。當一偏壓施加至該第一金屬區域時，歸因於在該介電層之該厚區域下方減少場效應，一或多個電荷載子可局限於該介電層之該薄區域而非該厚區域下方。該第二金屬區域通常亦上覆於該介電層之一薄及厚區域。
該裝置可包括由該介電層之一厚區域環繞之該介電層之一實質上矩形薄區域。該矩形薄區域通常包括分離達30奈米至200奈米或較佳地分離達30奈米至150奈米之一第一邊緣及一第二邊緣，且可延伸幾微米。該第一及第二金屬區域視情況分別安置於該矩形薄區域之該第一及第二邊緣上，使得該第一及第二金屬區域之各者與該矩形薄區域之一個邊緣部分重疊且包含上覆於該厚區域之遠離該薄區域延伸之各自部分。通常，可分別在該第一及第二金屬區域下方之該介電層之該矩形薄區域之該等邊緣處誘發第一及第二量子點。
上覆於該厚區域之該第一及第二金屬區域之延伸部分之佈局可為線性或非線性的。該佈局通常經配置以減小由該第一及第二金屬區域佔用之面積。該佈局經較佳地配置以促進製程。
該裝置視情況進一步包括安置於該介電層上之第三及第四金屬區域。該第三及第四金屬區域可分別安置於該矩形薄區域之該第一及第二邊緣上，使得該第三及第四金屬區域之各者與該矩形薄區域之一個邊緣部分重疊且包含遠離該薄區域延伸之各自部分。該等各自部分上覆於該厚區域。該第三及第四金屬區域較佳地沿該矩形薄區域之縱向軸線與該第一及第二金屬區域橫向分離。
該第一及第二金屬區域經配置為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發一第一雙量子點。該第三及第四金屬區域經配置為電連接，使得可在該功能介面處之該第三及第四金屬區域下方誘發一第二雙量子點。該功能介面通常形成於該半導體層與該介電層之該薄區域之間。該第三及第四金屬區域之各者之電感視情況大於該第一及第二金屬區域之各者之電感。
在另一實例中，該第一及第二金屬區域沿該介電層之該矩形薄區域之該縱向軸線橫向分離。通常，可在薄介電層與該半導體層之間的介面處之該第一及第二金屬區域下方誘發第一及第二量子點：此介面指稱該功能介面。在此實例中，該第一及第二量子點可實質上形成於該介電層之該矩形薄區域之中心。
本發明之另一態樣提供一種用於使用上述量子裝置來執行量子位元量測或讀出之方法。該方法包括以下步驟：將第一及第二偏壓電位分別施加至該第一及第二金屬區域以誘發一雙量子點以在該功能介面處之該第一及第二金屬區域下方形成具有一第一狀態及一第二狀態之一量子位元；依一選定頻率將一信號施加至該第一金屬區域；將一偏壓差施加於該第一與第二金屬區域之間；及量測該第一或第二金屬區域處之電力傳輸，其中該量測用於量測或推斷該量子位元之狀態。
在此方法中，該第一及第二金屬區域兩者用於誘發一雙量子點且量測或推斷該量子位元之狀態。該第一金屬區域較佳地係用於執行量子位元量測或讀出之該LC諧振器電路中之唯一電感器。由於雙重功能，可有利地減小由該裝置佔用之面積。在一些實施方案中，該第二金屬區域在該LC諧振器電路中提供一額外電感器。
該第一及第二偏壓電位可視情況相同且可(例如)使用一單一源施加。然而，該第一及第二金屬區域係電分離區域。
該雙量子點形成具有一第一狀態及一第二狀態之一量子位元。該量子位元具有取決於該量子位元之狀態之一電容。該量子位元在一LC諧振器電路中形成一電容器，且該第一金屬區域在該LC諧振器電路中提供一電感器。該LC諧振器電路之諧振頻率取決於該量子位元之狀態。在該LC諧振器電路之該諧振頻率處，正向電力傳輸最大且反射電力傳輸最小。
施加至該第一金屬區域之選定頻率較佳地對應於該LC諧振器電路之一諧振頻率。通常，該選定頻率係當該雙量子點之電容最大時之該LC諧振器電路之諧振頻率。此可對應於(例如)該量子位元之該第一狀態。一較大電容導致一較低諧振頻率。施加具有一較低頻率之一信號具有其通常導致較低寄生損耗之一優點。
量測電力傳輸可為正向電力傳輸S 21或反射電力傳輸S 11。較佳地，若該量測電力傳輸係正向電力傳輸，則該方法包括在該第二金屬區域處量測該正向電力傳輸。較佳地，若該量測電力傳輸係反射電力傳輸，則該方法包括在該第一金屬區域處量測該反射電力傳輸。在一實例中，當該量子位元處於該第一狀態中時，該信號之頻率對應於該LC諧振器電路之該諧振頻率。在此實例中，若該量子位元處於該第一狀態中，則該正向電力傳輸S 21將係高的且該反射電力傳輸S 11將係低的。相反地，若該量子位元處於該第二狀態中，則該正向電力傳輸將係低的且該反射電力傳輸將係高的。依此方式，該第一或第二金屬區域處之電力傳輸之量測可用於量測或推斷該量子位元之狀態。
所描述之方法包含量測一個量子位元。若該裝置包括額外量子位元，則該方法可進一步涉及一多工方法以讀出多個量子位元之狀態。在具有多個量子位元之一裝置中，該方法可包括：將第一及第二偏壓電位分別施加至該第一及第二金屬區域以誘發一第一雙量子點以形成一第一量子位元；及將第三及第四偏壓電位分別施加至第三及第四金屬區域以誘發一第二雙量子點以形成一第二量子位元。
該方法視情況包括時域多工。在一第一時間t 0，該方法可包括依一第一選定頻率將一信號施加至該第一金屬區域。在比第一時間晚之一第二時間t 1(t 1＞t 0)，該方法可包括依一第二選定頻率將一信號施加至該第三金屬區域。該第二選定頻率可相同於該第一選定頻率。循序執行分別在該第二及第四金屬區域處量測電力傳輸以推斷該第一及第二量子位元之狀態。執行時域多工之一優點係該裝置及該技術兩者之可擴展性。
替代或結合時域多工，該方法視情況包括頻域多工。為執行頻域多工，該第一及/或第二金屬區域之電感不同於該第三及/或第四金屬區域之電感。因此，各自LC諧振器電路之諧振頻率不同，且跨一頻率範圍之電力傳輸之一量測可用於同時量測或推斷該第一量子位元及該第二量子位元之狀態。執行頻域多工之一優點係歸因於同時讀出多個量子位元而提高處理速度。
較佳地，該方法以低於20開爾文之一溫度執行，且更佳地以低於10開爾文之一溫度。有利地，在低溫處，熱激發對該雙量子點佔用之影響減小。此外，該第一金屬區域可包括在低於一臨界溫度T c時超導之一超導體。該臨界溫度取決於材料但通常係一低溫。因此，當該第一金屬區域之溫度係低溫時，該第一金屬區域通常係超導的。有利地，該第一金屬區域因此適合於在低溫處用作一電感器。
本發明之另一態樣提供一種組裝上述量子裝置之方法。該方法包括以下步驟：將一介電層安置於一半導體層上以形成一功能介面；及將一第一金屬區域安置於該介電層上；及將一第二金屬區域安置於該介電層上，與該第一金屬區域橫向分離。該第一及第二金屬區域經組態為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發形成具有一第一狀態及一第二狀態之一量子位元之一雙量子點。該雙量子點在該LC諧振器電路中提供一電容器且該雙量子點之電容取決於該量子位元之狀態。該第一金屬區域在該LC諧振器電路中提供一電感器。該LC諧振器電路之諧振頻率取決於該量子位元之狀態，使得可量測或推斷該量子位元之狀態。
較佳地，僅該第一金屬區域在該LC諧振器電路中提供該電感器。組裝一量子裝置之此方法有利地導致適合於量子位元讀出之一緊湊型裝置。
該第一金屬區域之安置視情況在不同於該第二金屬區域之安置之一處理步驟中執行。依此方式，該第一及第二金屬區域可由不同材料(諸如分別為氮化鈦及多晶矽)形成。
替代地，該第一及第二金屬區域在相同處理步驟中安置於該介電層上。此具有其可簡化製程之一優點。在此情況中，該第一及第二金屬區域通常由相同材料(諸如氮化鈮或具有一高動態電感之另一材料)製成。
該方法可進一步包括將一遮罩層安置於該第一金屬區域上。該方法視情況亦包括將一遮罩層安置於該第二金屬區域上。當該第一及第二金屬區域以一遮罩層覆蓋時，其等有利地被保護免受損壞。潛在損壞可由額外處理步驟引起。
例如，該裝置通常包含源極及汲極電極。組裝該裝置之該方法視情況包含執行一自對準植入程序以界定源極及汲極歐姆接觸。在此程序期間，該第一及第二金屬層可易受損壞，除非其等被覆蓋。
本發明之態樣有利地提供其中量子位元讀出機構嵌入裝置之金屬區域內之一緊湊型裝置佈局。第一金屬區域提供一雙重功能，因為其可用於誘發一量子點且可用作用於推斷量子位元之狀態之LC諧振器電路系統中之一電感器：與既有裝置相比，此將支援及讀出一量子位元所需之電路系統之大小有利地減小四個數量級。用於支援及讀出一量子位元之電路系統可佔用約100奈米乘以10奈米之一面積。此外，本發明之態樣適合於整合至適合於處理複數個量子位元之一可擴展裝置架構中。
圖1A及圖1B示意性繪示先前技術量子裝置之橫截面側視圖。圖1A中所展示之裝置係一例示性奈米線電晶體。奈米線電晶體包括安置於二氧化矽層2上之一矽奈米線1。二氧化矽層2形成進一步包括一矽層(圖中未展示)之基板之部分。包括二氧化矽之一介電層3覆蓋矽奈米線1。氮化鈦層4覆蓋介電層3。氮化鈦層4之厚度係約5奈米。一多晶矽層5覆蓋氮化鈦層4。多晶矽層5係導電的且自矽奈米線1延伸至一閘極電極6。閘極電極6連接至可用於將一偏壓電位施加至導電多晶矽層5之一電源(圖中未展示)。依此方式，一或多個電荷載子可侷限於矽奈米線1中以形成一量子點。
圖1B中所展示之裝置係一例示性平面電晶體。平面電晶體包括一矽層7及部分覆蓋矽層7之二氧化矽層8。裝置包括沈積於二氧化矽層8中之一間隙中之矽層7上之一介電層3。在此實例中，介電層3係二氧化矽。在另一先前技術實例中，二氧化矽層安置於矽層上且二氧化矽層具有變動厚度。圖1B中所展示之裝置進一步包含氮化鈦層4及連接至一閘極電極6之一多晶矽層5，如圖1A中所展示。氮化鈦層4覆蓋介電層3且多晶矽層5覆蓋氮化鈦層4。多晶矽層5遠離介電層3朝向閘極電極6延伸。使用此裝置，當一偏壓電位施加至導電多晶矽層5時，一或多個電荷載體可侷限於介電層3下方(或可變厚度二氧化矽層之一薄區域下方)。一或多個電荷載子可侷限於一量子點中。
在圖1A及圖1B中，氮化鈦層4可用於臨限電壓工程。臨限電壓工程係用於使臨限電壓偏移使得量子位元之操作值可設定為一適合值之一技術。在替代先前技術實例中，氮化鈦層之厚度可變動，但通常在1奈米至10奈米之間。氮化鈦係具有一高動態電感之一材料。氮化鈦層4之電感取決於幾何形狀，但在既有量子裝置中通常小於1奈亨利。
圖2A及圖2B示意性繪示根據本發明之實施例之量子裝置之橫截面側視圖。
圖2A中所展示之裝置繪示安置於一厚介電層202上之一半導體層201。在此實例中，半導體層201包括矽且厚介電層202包括二氧化矽SiO 2。在替代實例中，半導體層201可為任何適合半導體，諸如GaAs、InAs、SiGe、石墨烯、碳奈米管或SiC；且厚介電層202可為任何適合電絕緣層，諸如氧化矽、氮化矽或氧化鋁。厚介電層202形成包括厚介電層202下方之另一支撐層(圖中未展示)(在此實例中，其由矽製成)之一基板之部分。在一替代實例中，不存在厚介電層且半導體層形成基板之部分。
圖2A中之矽層201包括一矽奈米線，其延伸進入頁面，如圖2A中所展示。一薄介電層203安置於矽層201上。薄介電層203覆蓋矽層201之暴露側且包括熱生長二氧化矽SiO 2。一金屬區域204安置於薄介電層203上。薄介電層203在矽層201與金屬區域204之間提供一靜電障壁。
金屬區域204包括氮化鈦TiN。在替代實例中，金屬區域可包括氮化鈮或氮化鈮鈦。TiN係具有一高動態電感之一超導材料。例如，針對10奈米之一膜厚度，一薄TiN膜之動態電感可超過200皮亨利每平方。金屬區域204之電感取決於其尺寸。電感與金屬區域204之延伸度成比例且與金屬區域204之長度成反比。因此，動態電感與金屬區域204之延伸度與長度之比率成比例。針對具有10奈米之一固定厚度之一TiN薄膜，具有相等長度及延伸度之一區域之電感將超過200皮亨利。TiN之高動態電感意謂金屬區域可相對較小但提供具有一高電感之一電感器。在此實例中，金屬區域204係20奈米厚。電感與厚度成反比，且因此在另一實例中，可藉由減小金屬區域之厚度來增大電感。
金屬區域204之長度沿奈米線之縱向軸線量測且在此實例中係22奈米，但此在橫截面圖中不可見。金屬區域204經電連接使得可在奈米線中之半導體層201與薄介電層203之間的功能介面處之金屬區域204下方誘發一量子點。金屬區域204之長度影響大小且因此影響量子點之性質，諸如充電能。電感與金屬區域204之長度成反比。在另一實例中，可藉由增大金屬區域之長度來增大量子點之大小；此將導致具有一較低充電能之量子點及具有一減小電感之金屬區域。
金屬區域204在實質上垂直於奈米線之一第一方向上延伸。在一替代實例中，金屬區域自奈米線延伸以在金屬區域與奈米線之間形成一銳角。金屬區域204延伸以與一閘極電極206接觸。金屬區域204之延伸度係沿第一方向量測之閘極電極206與矽層201之間的間隔d g。電感由電流自閘極電極206行進至矽層201所沿之長度界定；金屬區域204之電感與其延伸度成比例。因此，為達成此實例中之50奈亨利之一電感，金屬區域204之延伸度係約10.6微米。在另一實例中，金屬區域之延伸度可經增加以增大電感。
金屬區域204可替代地依一非線性方式延伸。例如，金屬區域204可跨厚介電層202之表面蜿蜒。因此，在此實例中，金屬區域204之最遠點小於d g，但金屬區域之延伸度係d g。此可用於設計一更緊湊裝置架構。
圖2B中所展示之裝置具有相同於圖2A中所展示之裝置之結構特徵。然而，在圖2B中，半導體層201包括砷化鎵GaAs，且薄介電層203包括一熱生長氧化物。支撐層(圖中未展示)包括GaAs且厚介電層202包括二氧化矽、氮化矽或氧化鋁。另外，圖2B中之裝置進一步包括一遮罩層205。遮罩層205覆蓋金屬區域204。在此實例中，遮罩層205包括多晶矽。替代地，遮罩層可包括(例如)鋁。遮罩層205用於防止金屬區域204受損。圖2B中所展示之遮罩層205定位於金屬層204與閘極電極206之間。遮罩層205係導電的，使得金屬層204電連接至閘極電極206。
圖3A及圖3B示意性繪示根據本發明之實施例之量子裝置之橫截面側視圖。圖3A中之裝置基板包括一半導體層307，其包括砷化銦InAs。在替代實例中，可使用與互補金屬氧化物半導體製程相容之任何半導體材料。一厚介電層308部分覆蓋半導體層307。此可藉由將厚介電層308選擇性沈積於半導體層307上使得間隙保留來達成。替代地，在一第一處理步驟中，可沈積厚介電層308以完全覆蓋半導體層307，且在一第二處理步驟中，可移除厚介電層308之部分以形成間隙。在此實例中，厚介電層308包括氧化鋁Al 2O 3。在一替代實例中，厚介電層包括二氧化矽或氮化矽。
包括氧化鋁之一薄介電層303安置於半導體層307上。在另一實例中，薄介電層包括二氧化鉿或具有一高介電常數之任何其他材料。在此實例中，在單獨處理步驟中沈積薄介電層303及厚介電層308。替代地，可藉由使用化學或物理程序選擇性移除厚介電層308之部分以形成薄介電層303之區域來形成薄介電層303。
類似於圖2A及圖2B，一金屬區域304安置於薄介電層303上。在圖3A及圖3B中，金屬區域304包括氮化鈮NbN。NbN係具有一高動態電感之一材料。在替代實例中，金屬區域304可包括氮化鈦或氮化鈮鈦。金屬區域304沿厚介電層308延伸以與一閘極電極306電接觸。在圖3A及圖3B中，將一偏壓電位施加至閘極電極306可在半導體層307與薄介電層303之間的功能介面處之金屬區域304下方誘發一量子點。
圖3B中所展示之裝置具有相同於圖3A中所展示之裝置之結構特徵且進一步包含一遮罩層305。遮罩層305包括鋁且安置於金屬區域304上。在另一實例中，遮罩層包括諸如多晶矽之任何導電材料。在圖3B中，半導體層307包括雙層石墨烯。厚介電層308包括選擇性沈積於半導體層307上之二氧化鋁。薄介電層303包括在沈積厚介電層308之後沈積或生長之氧化石墨烯。半導體層307支撐於諸如一矽基板之一基板上。在一替代實例中，薄介電層包括氧化鋁或氧化矽，其等可使用諸如化學氣相沈積(CVD)之一適合技術沈積。
圖4A及圖4B示意性繪示根據本發明之實施例之量子裝置之平面圖。裝置各包括一電晶體，其包括電連接至一奈米線401之一源極電極416及一汲極電極426。在此實例中，奈米線包括矽。在一替代實例中，奈米線包括砷化鎵、一單壁或多壁碳奈米管、矽鍺、砷化銦、石墨烯或碳化矽。源極電極416及汲極電極426電連接至一電壓源。在源極電極416與汲極電極426之間施加一偏壓差可用於修改矽奈米線401之電性質。奈米線401包含高度摻雜區域404及一未摻雜區域405。
裝置各進一步包括一第一金屬區域414及與第一金屬區域414橫向分離之一第二金屬區域424。奈米線401之未摻雜區域405在第一金屬區域414及第二金屬區域424下方延伸至奈米線401之邊緣。奈米線401藉由一薄介電層(圖中未展示)與第一金屬區域414及第二金屬區域424電分離。第一金屬區域在一LC諧振器電路中提供一第一電感器且第二金屬區域在LC諧振器電路中提供一第二電感器。僅第一及第二金屬區域在LC諧振器電路中提供電感器。不存在額外晶片上或晶片外電感器。第一金屬區域414及第二金屬區域424藉由至少定位於第一金屬區域414及第二金屬區域424與奈米線401之間的一薄介電層(圖中未展示)與奈米線401電分離。在替代實例中，薄介電層可覆蓋奈米線之一主要部分，或可僅安置於第一及第二金屬層下方。在此實例中，薄介電層係一熱生長原生氧化物。
第一金屬區域414及第二金屬區域424電連接至各自閘極電極(圖中未展示)，閘極電極連接至一外部電壓源。電壓源可用於將一電壓施加至第一金屬區域414及第二金屬區域424，使得可在功能介面處之第一金屬區域414及第二金屬區域424下方誘發一雙量子點。功能介面由裝置幾何形狀及裝置內之層之電性質界定。在此實例中，奈米線經提供以上覆於由包括矽之另一支撐層支撐之一厚介電層。功能介面位於奈米線之外表面與上覆於奈米線之薄介電層之間。奈米線下方之厚介電層減少遠離奈米線之場效應。在功能介面處誘發之雙量子點形成具有兩個狀態之一量子位元，且具有根據量子位元之狀態變動之一可變電容。雙量子點在裝置之LC諧振器電路中提供可用於量測或推斷量子位元之狀態之一電容器。
在圖4A中，第一金屬區域414及第二金屬區域424沿奈米線401之縱向軸線分離。在一替代實例中，奈米線401用已針對其半導體性質生長及選擇之一碳奈米管替換。第一金屬區域414與第二金屬區域424之間的間隔S gg通常在10奈米至100奈米之間。間隔S gg經組態為足夠大，使得可區分在施加一偏壓電位之後形成於第一金屬區域414及第二金屬區域424下方之第一及第二量子點。另一方面，間隔S gg經組態為足夠小，使得第一及第二量子點可經穿隧耦合以形成一雙量子點量子位元。
第一金屬區域414及第二金屬區域424之各者具有一長度L g及一延伸度d g。通常，第一金屬區域之長度及延伸度相同於第二金屬區域之長度及延伸度。然而，此並非一要求；金屬區域之尺寸可根據所要裝置效能特性來選擇。第一金屬區域414及第二金屬區域424之電感與延伸度成比例且與長度成反比。每單位長度之動態電感L K由以下方程式判定：
Figure 02_image003
其中µ 0係真空磁導率，λ係倫敦穿透深度，且L g及t g係金屬區域之長度及厚度。通常，長度L g在7奈米至100奈米之間且延伸度d g在1奈米至100奈米之間。第一及第二金屬區域之厚度t g通常在1奈米至20奈米之間。一較厚金屬區域具有一較低每平方電感且因此將佔用一較大面積。然而，歸因於製造難度，一較薄金屬區域之製造可導致一較低良率。在一實例中，金屬區域包括TiN且係40奈米長及10奈米厚。在此實例中，電感係金屬區域延伸每微米5奈亨利。
在圖4A中，第一金屬區域414及第二金屬區域424經定位以上覆於奈米線401之兩個邊緣。將一偏壓電位施加至第一金屬區域414及第二金屬區域424可分別在奈米線401中之第一及第二金屬區域下方誘發第一及第二量子點。第一及第二量子點之各者實質上定位於奈米線之中心，遠離邊緣。電荷載子侷限於第一及第二量子點之各者中係使用奈米線401之窄寬度w、各自金屬區域之長度L g及奈米線401與薄介電層(圖中未展示)之間的功能介面達成。奈米線401之寬度w通常在30奈米至140奈米之間。較佳地，w小於100奈米。在此實例中，矽奈米線401之寬度w係約60奈米。奈米線越窄，侷限越強。奈米線之適當寬度將取決於用於裝置中之半導體之性質，諸如電荷載子之有效質量。
在一替代實例中，第一及第二金屬區域經定位以僅上覆於奈米線之一個邊緣且第一及第二金屬區域各上覆於奈米線之相同邊緣。第一及第二金屬區域沿奈米線之縱向軸線橫向分離。在此替代實例中，電荷載子之侷限使用奈米線之轉角及金屬區域之長度L g達成。在此替代實例中，奈米線之寬度w係不相關的且可為幾微米或更大。
在圖4B中，第一金屬區域414及第二金屬區域424定位於奈米線401之對置側上。第一金屬區域414及第二金屬區域424之各者與奈米線401之一個邊緣部分重疊。第一金屬區域414及第二金屬區域424沿奈米線401之寬度分離一間隔S vv。間隔S vv通常在10奈米至100奈米之間。間隔S vv經組態為足夠大，使得可區分在施加一偏壓電位之後形成於第一金屬區域414及第二金屬區域424下方之第一及第二量子點。另一方面，間隔S vv經組態為足夠小，使得第一及第二量子點可經穿隧耦合以形成一雙量子點量子位元。
裝置之電容取決於裝置幾何形狀及量子位元之狀態。總電容由雙量子點量子位元產生之一可變電容、一幾何電容及寄生電容組成。LC諧振器電路之諧振頻率取決於電容。
雙量子點量子位元具有含一第一電容之一第一狀態及含一第二電容之一第二狀態。第一及第二電容值係不同的。在此實例中，電子之自旋定向在量子位元之第一狀態中反平行及在量子位元之第二狀態中平行。在第一狀態中，可在第一與第二量子點之間進行穿隧。在第二狀態中，歸因於自旋阻斷，穿隧被抑制。因此，第一電容比第二電容大得多。第一電容可在飛法(femtofarad)範圍內且將取決於量子位元性質。
幾何電容可使用以下方程式估計：
Figure 02_image005
其中ε die係薄介電層之介電常數，L g及t g分別係金屬區域之長度及厚度，且S vv係垂直於奈米線之縱向軸線之第一與第二金屬區域之間的間隔。使用L g=50奈米、t g=10奈米及S vv=10奈米之例示值，使用二氧化矽薄介電層之裝置之幾何電容係約2阿法。此比第一電容小得多。
寄生電容可產生於任何金屬區域與電基態之間。然而，寄生電容通常較小，例如約0.1飛法至約0.2飛法。寄生電容之值通常由製造商引用且可併入至計算中以最佳化量子位元量測參數。一電容變化對LC諧振器電路之諧振頻率有影響且因此應在執行量測時被考量。
在另一實例中，裝置包括覆蓋第一及第二金屬層且視情況完全或部分佔用第一與第二金屬層之間的間隙之一額外介電層。額外介電層可由氮化矽Si 3N 4製成且用於確保附近金屬區域之間的電分離且提供免受電及/或實體損壞之保護。額外介電層亦可由任何絕緣材料製成。
在另一實例中，第一金屬區域414包括TiN且第二金屬區域424包括多晶矽。在此實例中，第一金屬區域414在LC諧振器中提供一電感器。然而，第二金屬區域424不貢獻電感。
圖5繪示根據本發明之一實施例之組裝一量子裝置之一方法。在步驟501中，將一介電層安置於一半導體層上以形成一功能介面。介電層提供一電絕緣層。在一實例中，半導體層包括矽且介電層包括二氧化矽或一高介電常數材料(諸如二氧化鉿)。在另一實例中，半導體層包括砷化鎵、砷化銦、矽鍺、石墨烯、碳奈米管或碳化矽之任一者且介電層包括一熱生長氧化物或使用原子層沈積來沈積之一高k介電材料。在一個實例中，半導體層係具有30奈米至140奈米之間的一寬度之一奈米線。在另一實例中，半導體層係一平坦平台區域且介電層包括薄區域及厚區域。薄區域之寬度在30奈米至140奈米之間。
在步驟502中，將一第一金屬區域安置於介電層上。在步驟503中，將一第二金屬區域安置於介電層上與第一金屬區域橫向分離。橫向間隔通常在10奈米至100奈米之間。第一及第二金屬區域經配置為電連接，使得可分別在功能介面處之第一及第二金屬區域下方誘發第一及第二侷限區域。第一及第二侷限區域經耦合且形成具有一第一狀態及一第二狀態之一量子位元。量子位元具有一可變電容且在一LC諧振器電路中提供可用於量測或推斷量子位元之狀態之一電容器。
第一及第二金屬區域包括具有一高動態電感之一材料，諸如氮化鈦、氮化鈮或氮化鈮鈦。第一及第二金屬區域在LC諧振器電路中提供第一及第二電感器。在一替代實例中，僅第一金屬區域在LC諧振器電路中提供一電感器。LC諧振器電路具有取決於量子位元之電感及可變電容值之值之第一及第二諧振頻率。
第一及第二金屬區域之尺寸影響其電感。第一及第二金屬區域之長度通常在7奈米至100奈米之間。長度影響第一及第二侷限區域之大小及電感：較長第一及第二金屬區域將導致較大第一及第二侷限區域及一較低電感。第一及第二金屬區域通常遠離侷限區域延伸1微米至100微米，取決於第一及第二金屬區域之所要電感。若需要一較大電感，則將第一及第二金屬區域設計成延伸更遠。
表1提供氮化鈦(TiN)、氮化鈮(NbN)及氮化鈮鈦(NbTiN)之每平方動態電感值。動態電感值已針對表1中所給定之厚度實驗判定且已正規化以提供與厚度無關之材料之動態電感之一比較。亦針對三個材料給定臨界溫度T c。TiN之實驗值公開於Shearrow等人之Applied Physics Letters：Vol 113，212601 (2018)中。NbN之實驗值公開於Hayashi等人之Journal of Physics：Conference Series，Vol. 507，042015 (2014)中。NbTiN之實驗值公開於Samkharadze等人之Physical Review Applied，Vol. 5，044004 (2016)中。
材料 厚度(nm) T c(K) L k*t g(pH*nm/平方)
TiN 8.9 ＜2 2082.6
NbN 150 13-15 183.75
NbTiN 8 9 280
表1：TiN、NbN及NbTiN之材料性質
應注意，具有一高動態電感之任何材料適合用作本文中所描述之裝置之第一及/或第二金屬層。一些超導體具有一高動態電感。通常，無序超導體具有一較高每平方動態電感。此外，具有一較低臨界溫度之超導體通常具有一較高動態電感。
使用下表2中所給定之值可見第一及第二金屬區域之尺寸對其電感之影響。表2指示使用氮化鈦達成50奈亨利之一電感所需之第一及第二金屬區域之各者之厚度t g、長度L g及延伸度d g之例示值。
t g(nm) L g(nm) d g(µm)
10 22 5.3
10 40 9.6
20 22 10.6
20 40 19.2
表2：包括具有50 nH之一電感之TiN之一金屬區域之例示性相對尺寸
在安置第一及第二金屬區域之後，另一例示性組裝方法進一步包含安置一遮罩層以覆蓋第一及第二金屬層之一步驟。遮罩層包括諸如多晶矽或鋁之一導電材料。裝置製程可涉及用於界定裝置之源極及汲極電極之一自對準植入程序。在此情況中，遮罩層保護(若干)下伏金屬區域。
根據本發明之實施例之量子裝置可使用工業標準互補金屬氧化物半導體製程製造。
圖6繪示根據本發明之一實施例之一量子裝置之一橫截面側視圖。在圖6中，裝置包含包括矽之一基板600。裝置包括自基板600突出以形成一鰭式場效電晶體FinFET之一矽鰭片601。在此實例中，矽基板600已經蝕刻以形成自基板之剩餘部分突出之鰭片601。
包括二氧化矽之一薄介電層603安置於鰭片601上。第一金屬區域614及第二金屬區域624經配置以上覆於鰭片601之兩個邊緣。第一金屬區域614及第二金屬區域624在裝置中之一LC諧振器中提供第一及第二電感器。第一金屬區域614及第二金屬區域624分別朝向第一閘極電極616及第二閘極電極626延伸。
一功能介面形成於薄介電層603與鰭片601之間。薄介電層603覆蓋基板600及鰭片601，但當一偏壓施加至第一金屬區域614及/或第二金屬區域624時，鰭片601之幾何形狀加強鰭片601中之場效應。因此，一第一量子點610可支撐於矽鰭片601與薄介電層603之間的功能介面處及第一金屬區域614下方之鰭片601之轉角中。類似地，一第二量子點620可支撐於功能介面處及第二金屬區域624下方之鰭片601之轉角中。第一量子點610及第二量子點620可經穿隧耦合以形成一雙量子點。雙量子點形成具有兩個量子狀態之一量子位元且在裝置之LC諧振器電路中提供一電容器。第一量子點610及第二量子點620可藉由將一偏壓電位分別施加至第一金屬區域614及第二金屬區域624來誘發。
在低溫處，第一量子點610及第二量子點620之各者可用於在將一適合偏壓電位施加至第一金屬區域614及/或第二金屬區域624之後侷限一單一電子。在某些狀況下，電子可在量子點610、620之間來回穿隧。然而，在某些狀況下，歸因於自旋阻斷，穿隧被抑制。因此，雙量子點表現為一可變電容器，在穿隧未被量子機械抑制時具有一高電容。在此實例中，雙量子點之最大電容在1飛法至10飛法之間。裝置之電容取決於量子位元之狀態以及裝置幾何形狀及材料性質。因此，LC諧振器電路之諧振頻率亦取決於量子位元之狀態。量子位元之狀態與LC諧振器電路之諧振頻率之間的關係可用於透過量測頻率相依電力傳輸來推斷量子位元之狀態。
圖7繪示根據本發明之一實施例之一量子裝置之一橫截面側視圖。在圖7中，裝置包含包括矽之一基板700。具有不均勻厚度之一介電層702、703上覆於基板700。介電層702、703包括一薄區域703及一厚區域702。在此實例中，介電層702、703係包括二氧化矽之一連續區域。
介電層之薄區域703佔用一實質上矩形面積。矩形面積具有一第一邊緣及一第二邊緣。裝置包括上覆於第一邊緣處之介電層之薄區域703之一部分及厚區域702之一部分之一第一金屬區域714。裝置包括上覆於第二邊緣處之介電層之薄區域703及厚區域702之一部分之一第二金屬區域724。在此實例中，第一金屬區域714及第二金屬區域724包括NbTiN。在一替代實例中，第一及第二金屬區域包括TiN或NbN。當一偏壓施加至第一及/或第二金屬區域時，介電層之較薄部分中之場效應較強。因此，一功能介面形成於第一金屬區域714及第二金屬區域724下方之薄介電層703與半導體層700之間。可分別在功能介面處之第一金屬區域714及第二金屬區域724下方誘發第一量子點710及第二量子點720。
在另一實例中，當以橫截面展示時，裝置包括兩個薄區域及三個厚區域。薄區域可在裝置之一不同區域中彼此連接且厚區域亦可在別處彼此連接。在此實例中，第一金屬區域上覆於第一厚區域、第一薄區域及視情況第二厚區域之一部分。第二金屬區域上覆於第二薄區域、第三厚區域及視情況第二厚區域之一部分。然而，第一及第二金屬區域經電及實體分離。
圖7中所展示之裝置繪示包括一雙量子點之一單一量子位元。裝置可經擴展以支援一量子位元陣列。進一步金屬區域可經安置以上覆於介電層，至少在介電層之薄區域中。例如，第三及第四金屬區域可經安置以上覆於介電層之薄區域，與第一及第二金屬區域橫向分離。
在另一修改中，介電層之(若干)薄區域可為任何形狀。通常，介電層之各薄區域之形狀包括兩個平行邊緣。然而，邊緣之間的間隔可沿介電層之薄區域之長度變動。(若干)薄區域亦可為非線性以支援二維量子位元陣列。
圖8繪示根據本發明之一實施例之用於執行量子位元量測或讀出之一方法。方法可對根據本文中所描述之本發明之實施例之裝置之任何者執行。在實施下文將詳述之方法之步驟之前，將裝置冷卻至低溫。在此實例中，將裝置冷卻至低於4.2開爾文。然而，在替代實例中，操作溫度(即，可實施方法之溫度)可不同。
操作溫度取決於用於第一金屬區域之材料。為使第一金屬區域展現第一金屬區域在LC諧振器中提供一電感器所需之高動態電感之性質，第一金屬區域必須冷卻至低於臨界溫度T c之一溫度。例如，氮化鈦之估計臨界溫度小於2開爾文；氮化鈮之估計臨界溫度係13開爾文至15開爾文；且氮化鈮鈦之估計臨界溫度係9開爾文。
操作溫度亦取決於量子點之大小。為將電荷載子侷限於量子點中，熱能必須比量子點之充電能小得多。一較大量子點將具有一較小充電能且操作溫度因此將需要較低以侷限電荷載子。
在步驟801中，將一第一偏壓電位施加至一第一金屬區域且將一第二偏壓電位施加至一第二金屬區域。第一及第二金屬區域可如(例如)圖4A中所展示般串聯配置或如(例如)圖4B中所展示般並聯配置。第一及第二偏壓電位之值使得在半導體層與薄介電層之間的功能介面處之第一金屬區域下方誘發一第一量子點且在功能介面處之第二金屬區域下方誘發一第二量子點。在此實例中，第一及第二偏壓電位實質上相同且係約0.5伏。第一及第二偏壓電位之適當值將取決於裝置幾何形狀。
在低溫處，第一及第二偏壓電位之量值經選擇以將一單一電子或幾個電子侷限於第一及第二量子點之各者中。在此實例中，一單一電子侷限於各量子點中。
第一及第二量子點經穿隧耦合以形成一雙量子點。在某些狀況下，單一電子可自第一量子點穿隧至第二量子點及自第二量子點穿隧至第一量子點。當單一電子在兩個量子點之間穿隧時，雙量子點之電容相對較大。
雙量子點形成具有由第一及第二量子點中之相對電子自旋狀態界定之兩個量子狀態之一量子位元。在此實例中，當電子自旋反平行時，量子位元處於一第一狀態中，及當電子自旋平行時，量子位元處於一第二狀態中。第一量子位元狀態之電容大於第二量子位元狀態之電容，因為穿隧在第二狀態中歸因於自旋阻斷而被抑制。
在步驟802中，使用一電源將一高頻信號施加至第一金屬區域。高頻信號之頻率對應於包括雙量子點及第一及第二金屬區域之LC諧振器電路之一諧振頻率。LC諧振器電路之諧振頻率取決於雙量子點之電容。雙量子點之電容取決於量子位元之狀態，如上文所描述。
在此實例中，當量子位元處於第一狀態中時，高頻信號之頻率對應於LC諧振器電路之諧振頻率。較大電容對應於一較低諧振頻率。施加一較低頻率信號導致較少寄生損耗。
在步驟802中，高頻激發之振幅經選擇使其小於量子點之間的穿隧耦合電壓V in。因此，第一與第二量子點之間無電子穿隧。穿隧耦合電壓由以下方程式判定：
Figure 02_image007
其中e係電子之電荷，α係閘極槓桿臂，Δ係穿隧耦合能，且Q係LC諧振器之品質因數。閘極槓桿臂經界定為第一金屬區域之閘極電容分別與第一及第二量子點之比率與各量子點之總電容之間的差。在一實例中，α=0.5，Δ=10 µeV且Q=1000，導致一穿隧耦合電壓V in=10nV。
在步驟803中，將一偏壓差施加於第一與第二金屬區域之間。與步驟801中施加之第一及第二偏壓電位相比，偏壓差係小的。偏壓差大於穿隧耦合電壓。通常，偏壓差係幾毫伏。偏壓差經選擇使得當第一與第二金屬區域之間存在選定偏壓差且一高頻信號施加至第一金屬區域時，若量子位元處於第一狀態中，則電子將在第一與第二量子點之間來回穿隧以導致一高電容狀態。替代地，若量子位元處於第二狀態中，則穿隧將被大幅抑制以導致一低電容狀態。
在步驟804中，使用連接至第一或第二金屬區域之一探針量測通過LC諧振器電路之電力傳輸。若量子位元處於第一狀態中，則諧振頻率將匹配高頻信號之頻率且電力傳輸將係高的。若量子位元處於第二狀態中，則電力傳輸將係低的。反射電力傳輸S 11可使用連接至第一金屬區域之一探針量測。替代地，正向電力傳輸S 21可使用連接至第二金屬區域之一探針量測。
在此實例中，使用一向量網路分析器來執行電力傳輸之量測。在一替代實例中，可使用一高頻電壓源及一電力感測器來量測電力傳輸。電力感測器可為(例如)二極體。
在一替代實例中，步驟802中之高頻信號對應於量子位元之第二狀態之諧振頻率。在此實例中，若量子位元處於第一狀態中，則電路之諧振頻率將不匹配高頻信號之頻率且電力傳輸將係低的。若量子位元處於第二狀態中，則電力傳輸將係高的。
圖9係表示根據本發明之一實施例之一量子裝置的一電路圖。裝置以虛線面積A表示。第一金屬區域在LC諧振器電路中提供具有一第一電感之一第一電感器L1。第二金屬區域在LC諧振器電路中提供具有一第二電感之一第二電感器L2。第一電感器L1及第二電感器L2與在LC諧振器電路中提供一第一電容器C1之雙量子點串聯。應注意，雙量子點之電容根據量子位元之狀態變動。
電路圖中亦繪示晶片外偵測電子器件。電路可使用額外組件設計以調諧電路之操作頻率。第二電容器C2及第三電容器C3表示晶片外偵測電子器件之寄生電容。第二電容器C2及第三電容器C3表示總寄生電容，且在此實例中，第二電容器C2及第三電容器C3之各者之電容係約200飛法。在替代實例中，第二電容器C2之電容可不同於第三電容器C3之電容。
第四電容器C4及第五電容器C5表示解耦合電容器。在此實例中，第四電容器C4及第五電容器C5之各者之電容係約0.25皮法。解耦合電容器允許最大電力傳輸至裝置，其針對量子位元狀態之量測提供最大靈敏度。第四電容器C4及第五電容器C5可用於調諧在諧振時通過電路之最大電力傳輸。
電路可進一步包含第一及第二偏壓三通管(圖中未展示)，其等可用於使第一及第二金屬區域之DC偏壓偏移，使得裝置處於量子位元操作點。偏壓三通管之各者可包括具有大於1百萬歐姆之一電阻之一大電阻器且可定位於解耦合電容器與裝置之間。
圖9中所繪示之電路之諧振頻率取決於第一及第二電感器及第一、第二、第三、第四及第五電容器。最大電力傳輸發生於電路之諧振頻率處。圖10A及圖10B繪示針對第一電容之兩個值之依據頻率而變化之正向電力傳輸S 21。已模擬電路之回應。
圖10A繪示10飛法之一第一電容處之正向電力傳輸。使用此等輸入值，預期電路之諧振頻率係約5.15吉赫。在第一電容器之一第二值5飛法處，預期電路之諧振頻率係約7.20吉赫，如圖10B中所展示。
圖11A及圖11B示意性繪示根據本發明之實施例之量子裝置之平面圖。裝置各包括電連接至一外部電源之一源極電極1002及一汲極電極1003。裝置可包括用於減少讀出複數個量子位元之狀態所需之高頻源及偵測器之數目之高頻多工器。
所展示之裝置架構繪示具有多個量子位元單位單元1021至1024、1041至1043之一個奈米線1001。圖11A及圖11B示意性指示高度摻雜區域1004及一未摻雜區域1005。圖11A繪示四個量子位元單位單元1021至1024；圖11B繪示三個量子位元單位單元1041至1043。作為參考，圖4B及圖6繪示具有一單一量子位元單位單元之類似裝置。
在圖11A中，奈米線係一矽鍺(SiGe)奈米線。在一替代實例中，奈米線係砷化銦(InAs)奈米線。各量子位元單位單元1021至1024包括定位於SiGe奈米線1001之對置側上之兩個金屬區域1011至1018。奈米線1001之未摻雜區域1005在金屬區域1011至1018下方延伸至奈米線1001之邊緣且金屬區域1011至1018藉由一薄介電層(圖中未展示)與奈米線1001電分離。一第一量子位元單位單元1021包括第一金屬區域1011及第二金屬區域1012。一第二量子位元單位單元1022包括第三金屬區域1013及第四金屬區域1014。一第三量子位元單位單元1023包括第五金屬區域1015及第六金屬區域1016。一第四量子位元單位單元1024包括第七金屬區域1017及第八金屬區域1018。在替代實例中，裝置包括更多量子位元單位單元或更少量子位元單位單元。源極電極1002與汲極電極1003之間的間隔可根據量子位元單位單元之數目修改。各金屬區域1011至1018電連接至一閘極電極(圖中未展示)。僅金屬區域1011至1018在裝置中提供電感器。不存在外部電感器。
在此實例中，量子位元單位單元之各者具有實質上相同幾何性質且因此具有類似電子性質。例如，金屬區域1011至1018之各者實質上係相同長度且因此具有實質上相同電感。因此，各量子位元單位單元1021至1024之諧振頻率將係類似的。各量子位元之狀態可藉由執行第一量子位元單位單元1021中之量子位元、第二量子位元單位單元1022中之量子位元、第三量子位元單位單元1023中之量子位元及第四量子位元單位單元1024中之量子位元之一循序量測來量測或推斷。
此外，各對金屬區域(即，第一金屬區域1011與第二金屬區域1012；第三金屬區域1013與第四金屬區域1014；第五金屬區域1015與第六金屬區域1016；及第七金屬區域1017與第八金屬區域1018)之間的間隔實質上相同。接著，可在各量子位元單位單元1021至1024中誘發之雙量子點量子位元將具有類似電子性質以解釋由裝置缺陷引起之變動。裝置缺陷可源於(例如)材料缺陷或處理不規則性。
量子位元單位單元1021至1024沿奈米線1001之縱向軸線分離。第三及第四金屬區域沿奈米線之縱向軸線與第一及第二金屬區域橫向分離。橫向分離位於相鄰金屬區域之各者之間，使得不存在重疊。在此實例中，量子位元單位單元之間的間隔實質上相同。例如，第一量子位元單位單元1021中之第一金屬區域1011與第二量子位元單位單元1022中之第三金屬區域1013之間的間隔在10奈米至100奈米之間。
在替代實例中，相鄰量子位元單位單元之間的間隔可為不同的。例如，第一金屬區域1011與第三金屬區域1013之間的間隔可大於第三金屬區域1013與第五金屬區域1015之間的間隔。然而，金屬區域沿奈米線之配置實質上對稱且因此第一金屬區域1011與第三金屬區域1013之間的間隔相同於第二金屬區域1012與第四金屬區域1014之間的間隔以允許製造容限。
在圖11B中，奈米線1001包括矽。一第一量子位元單位單元1041包括第一金屬區域1031及第二金屬區域1032；一第二量子位元單位單元1042包括第三金屬區域1033及第四金屬區域1034；且一第三量子位元單位單元1043包括第五金屬區域1035及第六金屬區域1036。在替代實例中，裝置包括更多量子位元單位單元或更少量子位元單位單元。各金屬區域1031至1036電連接至一閘極電極(圖中未展示)。金屬區域1031至1036係裝置之LC諧振器電路中之唯一電感器。奈米線1001之未摻雜區域1005在金屬區域1031至1036下方延伸至奈米線1001之邊緣且金屬區域1031至1036藉由一薄介電層(圖中未展示)與奈米線1001電分離。
在此實例中，各量子位元單位單元1041至1043內之金屬區域對之間的間隔實質上相同且沿奈米線之兩個邊緣之相鄰金屬區域之間的間隔實質上相同，如關於圖11A所描述。然而，在圖11B中所展示之裝置中，歸因於金屬區域1031至1036之不同延伸度，各量子位元單位單元1041至1043具有一不同諧振頻率。在此實例中，各對金屬區域延伸實質上相同距離。此促進製程且可簡化資料提取。在此實例中，第一金屬區域1031及第二金屬區域1032延伸最不遠。第三金屬區域1033及第四金屬區域1034之延伸比第一金屬區域1031及第二金屬區域1032之延伸稍遠。第五金屬區域1035及第六金屬區域1036延伸最遠。因此，第一金屬區域1031及第二金屬區域1032之各者之電感小於第三金屬區域1033及第四金屬區域1034之各者之電感，且第五金屬區域1035及第六金屬區域1036之各者之電感最大。
在一替代實例中，第二金屬區域1032、第四金屬區域1034及第六金屬區域1036可延伸實質上相同量，且僅第一金屬區域1031、第三金屬區域1033及第五金屬區域1035具有不同延伸。在此配置中，仍修改各量子位元單位單元之總電感。
在另一實例中，僅第一金屬區域1031、第三金屬區域1033及第五金屬區域1035在其各自量子位元單位單元1041、1042、1043中提供唯一電感器。第二金屬區域1032、第四金屬區域1034及第六金屬區域1036可包括多晶矽且具有任何大小；其大小不影響LC諧振器電路之電感。此外，第一金屬區域1031、第三金屬區域1033及第五金屬區域1035可延伸不同距離以影響LC諧振器電路之間的一電感變動。
歸因於第一量子位元單位單元1041、第二量子位元單位單元1042及第三量子位元單位單元1043之不同電感及因此不同諧振頻率，各量子位元之狀態可使用頻域多工來量測或推斷。
圖8描述用於對具有一單一量子位元單位單元之一裝置執行量子位元量測或讀出之一方法。針對具有複數個量子位元單位單元之一裝置，可採用時域及/或頻域多工來量測或推斷各量子位元單位單元中之量子位元之狀態。
例如，一時域多工方法可用於量測圖11A中所展示之裝置中之量子位元之各者之狀態。在此實例中，一高頻信號施加至第一金屬區域且隨後在第二金屬區域處量測或推斷第一量子位元單位單元中之量子位元之狀態。一高頻信號接著施加至第三金屬區域且在第四金屬區域處量測或推斷第二量子位元單位單元中之量子位元之狀態。
針對圖11B中所展示之裝置，一頻域多工方法可用於量測量子位元之各者之狀態。在此實例中，可同時量測或推斷量子位元之各者之狀態。
在一替代實例中，可採用時域及頻域多工方法之一組合。例如，一裝置可包括具有相同尺寸之一些量子位元單位單元及具有不同尺寸之一些量子位元單位單元。所使用之裝置及方法之特定實施方案將取決於所要裝置特性及任何實際限制(諸如幾何形狀)。例如，針對具有20個量子位元單位單元之一裝置，可能不適合具有20個不同延伸度，因為最小金屬區域之電感可低於一所要值，且最大金屬區域之大小可導致一大寄生電容及/或導致幾何約束。
應瞭解，一種具有用於執行量子位元量測或讀出之一LC諧振器電路之量子裝置與一種用於使用該裝置來執行量子位元量測或讀出之方法及一種組裝該裝置之方法一起揭示。裝置中之LC諧振器電路包括一電容器及一電感器。電感器由包括具有一高動態電感之一材料之一金屬區域提供。金屬區域亦適合於誘發可用於侷限一或多個電子之一量子點。形成具有兩個狀態之一量子位元之一雙量子點可使用兩個鄰近金屬區域誘發。LC諧振器電路中之電容器由具有取決於量子位元之狀態而變動之一電容之雙量子點量子位元提供。LC諧振器電路之諧振頻率取決於電容。通過LC諧振器電路之電力傳輸係頻率相依的且在電路之諧振頻率處最大。量子位元之狀態影響電容，其繼而影響諧振頻率。因此，電路之一諧振頻率處之電力傳輸之量測可用於推斷量子位元之狀態。第一金屬區域之雙重功能(即，誘發一量子點且在LC諧振器中提供一電感器)與使用具有一高動態電感之一材料來形成第一金屬區域一起導致具有量子位元讀出能力之一緊湊型裝置。
1:矽奈米線 2:二氧化矽層 3:介電層 4:氮化鈦層 5:多晶矽層 6:閘極電極 7:矽層 8:二氧化矽層 201:半導體層/矽層 202:厚介電層 203:薄介電層 204:金屬區域/金屬層 205:遮罩層 206:閘極電極 303:薄介電層 304:金屬區域 305:遮罩層 306:閘極電極 307:半導體層 308:厚介電層 401:奈米線 404:高度摻雜區域 405:未摻雜區域 414:第一金屬區域 416:源極電極 424:第二金屬區域 426:汲極電極 501:步驟 502:步驟 503:步驟 600:基板 601:鰭片 603:薄介電層 610:第一量子點 614:第一金屬區域 616:第一閘極電極 620:第二量子點 624:第二金屬區域 626:第二閘極電極 700:基板/半導體層 702:厚區域 703:薄區域/薄介電層 710:第一量子點 714:第一金屬區域 720:第二量子點 724:第二金屬區域 801:步驟 802:步驟 803:步驟 804:步驟 1001:奈米線 1002:源極電極 1003:汲極電極 1004:高度摻雜區域 1005:未摻雜區域 1011:第一金屬區域 1012:第二金屬區域 1013:第三金屬區域 1014:第四金屬區域 1015:第五金屬區域 1016:第六金屬區域 1017:第七金屬區域 1018:第八金屬區域 1021:第一量子位元單位單元 1022:第二量子位元單位單元 1023:第三量子位元單位單元 1024:第四量子位元單位單元 1031:第一金屬區域 1032:第二金屬區域 1033:第三金屬區域 1034:第四金屬區域 1035:第五金屬區域 1036:第六金屬區域 1041:第一量子位元單位單元 1042:第二量子位元單位單元 1043:第三量子位元單位單元 C1:第一電容器 C2:第二電容器 C3:第三電容器 C4:第四電容器 C5:第五電容器 d g:間隔/延伸度 L1:第一電感器 L2第二電感器 L g:長度 S gg:間隔 S vv:間隔 t g:厚度 w:寬度
現將參考附圖描述本發明之實施例，其中：
圖1A係一先前技術量子裝置之一橫截面側視圖；
圖1B係一先前技術量子裝置之一橫截面側視圖；
圖2A係一量子裝置之一橫截面側視圖；
圖2B係一量子裝置之一橫截面側視圖；
圖3A係一量子裝置之一橫截面側視圖；
圖3B係一量子裝置之一橫截面側視圖；
圖4A係一量子裝置之一平面圖；
圖4B係一量子裝置之一平面圖；
圖5係組裝一量子裝置之一方法之一流程圖；
圖6係一量子裝置之一橫截面側視圖；
圖7係一量子裝置之一橫截面側視圖；
圖8係用於執行量子位元量測或讀出之一方法；
圖9係表示一量子裝置之一電路圖；
圖10A係繪示針對一第一電容依據頻率而變化之電力傳輸的一曲線圖；
圖10B係繪示針對一第二電容依據頻率而變化之電力傳輸的一曲線圖；
圖11A係一量子裝置之一平面圖；及
圖11B係一量子裝置之一平面圖。
600:基板
601:鰭片
603:薄介電層
610:第一量子點
614:第一金屬區域
616:第一閘極電極
620:第二量子點
624:第二金屬區域
626:第二閘極電極

Claims (14)

  1. 一種具有用於執行量子位元量測或讀出之一LC諧振器電路之量子裝置，該裝置包括： 一半導體層； 一介電層，其安置於該半導體層上且與該半導體層形成一功能介面； 一第一金屬區域，其安置於該介電層上；及 一第二金屬區域，其安置於該介電層上且與該第一金屬區域橫向分離； 其中該第一及第二金屬區域經配置為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發形成具有一第一狀態及一第二狀態之一量子位元之一雙量子點； 其中該雙量子點在該LC諧振器電路中提供一電容器且該雙量子點之電容取決於該量子位元之狀態； 其中該第一金屬區域在該LC諧振器電路中提供一電感器；且 其中該LC諧振器電路之諧振頻率取決於該量子位元之該狀態，使得可量測或推斷該量子位元之該狀態。
  2. 如請求項1之量子裝置，其中該第一金屬區域包括一超導體。
  3. 如請求項1或2之量子裝置，其進一步包括： 一電源，其經組態以依對應於該LC諧振器電路之一諧振頻率之一頻率供應電力；及 一探針，其連接至該第一及/或第二金屬區域且經組態以量測通過該LC諧振器電路之電力傳輸以推斷該量子位元之該狀態。
  4. 如請求項1或2之量子裝置，其中該第一金屬區域在該LC諧振器電路中提供一第一電感器且該第二金屬區域在該LC諧振器電路中提供一第二電感器。
  5. 如請求項1或2之量子裝置，其進一步包括覆蓋該第一金屬區域之一遮罩層。
  6. 如請求項1或2之量子裝置，其中該半導體層包括一奈米線，且其中該第一及第二金屬區域安置於該奈米線之對置側上，使得該第一及第二金屬區域之各者與該奈米線之一個邊緣部分重疊且包含遠離該奈米線延伸之各自部分。
  7. 如請求項6之量子裝置，其進一步包括： 第三及第四金屬區域，其等安置於該介電層上； 其中該第三及第四金屬區域安置於該奈米線之對置側上，使得該第三及第四金屬區域之各者與該奈米線之一個邊緣部分重疊且包含遠離該奈米線延伸之各自部分； 其中該第三及第四金屬區域沿該奈米線之縱向軸線與該第一及第二金屬區域橫向分離； 其中該第一及第二金屬區域經配置為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發一第一雙量子點；且 其中該第三及第四金屬區域經配置為電連接，使得可在該功能介面處之該第三及第四金屬區域下方誘發一第二雙量子點。
  8. 如請求項7之量子裝置，其中該第三及第四金屬區域之各者之電感大於該第一及第二金屬區域之各者之電感。
  9. 如請求項1或2之量子裝置，其中該半導體層包括一奈米線，且其中該第一及第二金屬區域沿該奈米線之該縱向軸線橫向分離。
  10. 如請求項1或2之量子裝置，其中該介電層包括一薄區域及一厚區域且其中該功能介面形成於該半導體層與該介電層之該薄區域之間。
  11. 一種用於使用如請求項1至10中任一項之裝置來執行量子位元量測或讀出之方法，其包括以下步驟： 將第一及第二偏壓電位分別施加至該第一及第二金屬區域以誘發一雙量子點以在該功能介面處之該第一及第二金屬區域下方形成具有一第一狀態及一第二狀態之一量子位元，其中該第一及第二偏壓電位實質上相同； 依一選定頻率將一信號施加至該第一金屬區域； 將一偏壓差施加於該第一與第二金屬區域之間；及 量測該第一或第二金屬區域處之電力傳輸，其中該量測用於量測或推斷該量子位元之狀態。
  12. 如請求項11之方法，其中該選定頻率係當該雙量子點之電容最大時之該電路之該諧振頻率。
  13. 如請求項11或12之方法，其中該方法以低於20開爾文之一溫度執行。
  14. 一種組裝如請求項1至10中任一項之量子裝置之方法，其包括以下步驟： 將一介電層安置於一半導體層上以形成一功能介面；及 將一第一金屬區域安置於該介電層上；及 將一第二金屬區域安置於該介電層上，與該第一金屬區域橫向分離； 其中該第一及第二金屬區域經組態為電連接，使得可在該功能介面處之該第一及第二金屬區域下方誘發形成具有一第一狀態及一第二狀態之一量子位元之一雙量子點； 其中該雙量子點在該LC諧振器電路中提供一電容器且該雙量子點之電容取決於該量子位元之狀態； 其中該第一金屬區域在該LC諧振器電路中提供一電感器；且 其中該LC諧振器電路之諧振頻率取決於該量子位元之該狀態，使得可量測或推斷該量子位元之該狀態。
TW111106486A 2021-03-08 2022-02-23 具有嵌入式讀出的緊湊型矽量子位元單元 TW202248911A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21161175.1 2021-03-08
EP21161175.1A EP3958188B8 (en) 2021-03-08 2021-03-08 Compact silicon qubit cell with embedded readout

Publications (1)

Publication Number Publication Date
TW202248911A true TW202248911A (zh) 2022-12-16

Family

ID=74859753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106486A TW202248911A (zh) 2021-03-08 2022-02-23 具有嵌入式讀出的緊湊型矽量子位元單元

Country Status (8)

Country Link
US (1) US20240127098A1 (zh)
EP (1) EP3958188B8 (zh)
JP (1) JP2024509556A (zh)
KR (1) KR20230173660A (zh)
CN (1) CN117280355A (zh)
AU (1) AU2022233478A1 (zh)
TW (1) TW202248911A (zh)
WO (1) WO2022189284A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2531517A (en) * 2014-10-20 2016-04-27 Nokia Technologies Oy Method and apparatus for adiabatic quantum annealing
US11011693B2 (en) * 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus

Also Published As

Publication number Publication date
EP3958188B8 (en) 2023-07-19
AU2022233478A1 (en) 2023-10-19
WO2022189284A1 (en) 2022-09-15
EP3958188A1 (en) 2022-02-23
EP3958188B1 (en) 2023-06-07
KR20230173660A (ko) 2023-12-27
EP3958188C0 (en) 2023-06-07
JP2024509556A (ja) 2024-03-04
US20240127098A1 (en) 2024-04-18
CN117280355A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US11561192B2 (en) Ultra-compact, passive, wireless sensor using quantum capacitance effect in graphene
US8492802B2 (en) Multiple orientation nanowires with gate stack sensors
CN110998853B (zh) 改进的量子位的约瑟夫森结
JP4717855B2 (ja) 静電的に制御されるトンネリング・トランジスタ
Lei et al. Nanowire transistors with ferroelectric gate dielectrics: Enhanced performance and memory effects
JP2007519260A (ja) 金属トランジスターデバイス
KR20020092434A (ko) 전계 효과 트랜지스터 및 그 제조 방법
US20230138353A1 (en) Superconducting microwave filters and filter elements for quantum devices
TW202248911A (zh) 具有嵌入式讀出的緊湊型矽量子位元單元
US20230142559A1 (en) Quantum dot device
TW202320182A (zh) 半導體裝置及其製造方法
JP2023518406A (ja) 量子処理素子及びシステム
US11908901B1 (en) Graphene varactor including ferroelectric material
NL2028580B1 (en) Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures
US11569367B1 (en) Graphene LHFETS (lateral heterostructure field effect transistors) on SI compatible with CMOS BEOL process
JP4528398B2 (ja) 負性抵抗電界効果トランジスタ
US10224413B1 (en) Radio-frequency carbon-nanotube field effect transistor devices with local backgates and methods for making same