CN117280355A - 具有嵌入式读出的紧凑硅量子位单元 - Google Patents

具有嵌入式读出的紧凑硅量子位单元 Download PDF

Info

Publication number
CN117280355A
CN117280355A CN202280020220.3A CN202280020220A CN117280355A CN 117280355 A CN117280355 A CN 117280355A CN 202280020220 A CN202280020220 A CN 202280020220A CN 117280355 A CN117280355 A CN 117280355A
Authority
CN
China
Prior art keywords
metal region
metal
qubit
region
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280020220.3A
Other languages
English (en)
Inventor
米格尔·费尔南多·冈萨雷斯·扎尔巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Motion Technologies Ltd
Original Assignee
Quantum Motion Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Motion Technologies Ltd filed Critical Quantum Motion Technologies Ltd
Publication of CN117280355A publication Critical patent/CN117280355A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Silicon Compounds (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

公开了一种具有用于执行量子位测量或读出的LC谐振器电路的量子器件。该器件包括硅层(601)、设置在硅层(601)上并且与硅层(601)形成功能界面的介电层(603)、设置在介电层603上的第一金属区域(614)、以及设置在介电层603上并且与第一金属区域(614)横向分离的第二金属区域624。第一和第二金属区域(614，624)被布置为电连接，使得在功能界面处在第一和第二金属区域(614，624)下方能够诱导形成具有第一状态和第二状态的量子位的双量子点。双量子点在LC谐振器电路中提供电容器C1，双量子点的电容取决于量子位的状态。第一金属区域(614)在LC谐振器电路中提供电感器L1，LC谐振器电路的谐振频率取决于量子位的状态，使得可以测量或推断量子位的状态。

Description

具有嵌入式读出的紧凑硅量子位单元
技术领域
本发明涉及一种包括LC谐振器电路的量子器件。该器件适合于执行量子位测量或读出。
背景技术
在近期的中尺度量子计算或NISQ时代中，量子位处理器可以使用50-100个量子位。量子位通常被排列成密集阵列，以便使必要的处理器尺寸最小化。
使用量子位处理器的量子计算通常涉及在对量子位执行一系列运算之后读出每个量子位的状态。可以通过将电荷传感器耦接到LC谐振器或者通过将量子位嵌入LC谐振器电路来执行读出。然而，与该量子位本身所需要的面积相比，读出量子位的状态所需要的电路占据了非常大的面积。通常，每个量子位所占据的面积可以在100x100nm2与1x1μm2之间，其中该尺寸取决于所使用的材料的特性。相比之下，由LC谐振器占据的面积通常至少是100x100μm2，这比量子位占据面积大几个数量级。
由LC谐振器电路占据的相对大的面积对本技术的可扩展性提出了显著的限制。期望减小读出电路的尺寸。
发明内容
本发明的方面提供了一种量子器件，该量子器件具有用于执行量子位测量或读出的LC谐振器电路。该器件包括：半导体层；设置在半导体层上并与半导体层形成功能界面的介电层；设置在介电层上的第一金属区域；以及设置在介电层上并与第一金属区域横向分离的第二金属区域。第一金属区域和第二金属区域被布置为电连接，使得可以在功能界面处在第一金属区域和第二金属区域下方诱导形成具有第一状态和第二状态的量子位的双量子点。双量子点在LC谐振器电路中提供电容器，并且双量子点的电容取决于量子位的状态。第一金属区域在LC谐振器电路中提供电感器。LC谐振器电路的谐振频率取决于量子位的状态，使得可以测量或推断量子位的状态。
第一金属区域和第二金属区域被布置为电连接，使得可以在功能界面处在第一金属区域和第二金属区域下方诱导双量子点。这通过向第一金属区域和第二金属区域施加偏压电位来实现，该偏压电位改变第一金属区域和第二金属区域附近的电位状况(landscape)以局部地限制电荷载流子。半导体层与介电层之间的界面通常包括功能部分和非功能部分。当将偏压电位施加到第一金属区域和/或第二金属区域时，功能部分通常相对于非功能部分具有更大的场效应，使得一个或更多个电荷载流子可以被限制在第一金属区域和/或第二金属区域下方的功能界面处。取决于偏压电位的极性，电荷载流子可以是电子或空穴。
第一金属区域被布置为电连接，使得可以在功能界面处在第一金属区域下方诱导第一量子点。第二金属区域被类似地布置为电连接，使得可以在功能界面处在第二金属区域下方诱导第二量子点。第一金属区域和第二金属区域的大小影响第一量子点和第二量子点的大小并相应影响它们的电特性，例如，它们的充电能量。充电能量与量子点的大小成反比，可以采用较小的金属区域来诱导充电能量较大的较小量子点。
可选地，可以向第一金属区域或第二金属区域施加偏压电位，以诱导单个量子点。然而，优选地，向第一金属区域和第二金属区域两者施加偏压电位以诱导双量子点。双量子点包括第一量子点和第二量子点。第一金属区域与第二金属区域之间的分离使得第一量子点和第二量子点可以遂穿耦合。
双量子点形成具有第一状态和第二状态的量子位。例如，第一状态可以包括具有反平行自旋取向的电子，第二状态可以包括具有平行自旋取向的电子。在该示例中，由于双量子点自旋动力学，第一状态的电容高于第二状态的电容。如果电子自旋是平行的，则由于自旋阻塞，第一量子点和第二量子点之间的遂穿效应被抑制，或者甚至为零。
可以使用LC谐振器电路读出量子位的状态，该LC谐振器电路包括电感器和电容器。LC谐振器电路也可以被称为LC储能电路、LC谐振器、储能电路或谐振电路。LC谐振器电路具有谐振频率ω0，根据等式谐振频率ω0取决于电感L和电容C：。在谐振频率处，前向功率传输为最大值。在上述器件中，双量子点在LC谐振器电路中提供电容器。电容以及谐振频率取决于量子位的状态。因此，可以推断量子位的状态。
在上述量子器件中，第一金属区域执行双重功能。首先，第一金属区域被布置为电连接，是的在功能界面处在第一金属区域下方诱导量子点。其次，第一金属区域在LC谐振器电路中提供电感器。因此，不需要附加的电感器。优选地，仅第一金属区域在LC谐振器电路中提供电感器。因此，该器件有利地提供了紧凑的量子位读出机构来测量或推断量子位的状态。
器件的半导体层可以是任何合适的半导体，诸如砷化镓(GaAs)、砷化铟(InAs)、硅锗(SiGe)、碳化硅(SiC)、碳或硅。可以使用碳的不同同素异形体，如石墨烯或碳纳米管。可以使用不同形式的硅，例如本征硅、同位素纯硅Si28、或掺杂硅。该半导体层可选地形成层状衬底的一部分，该层状衬底进一步包括在该半导体层下方的绝缘层。衬底可包括绝缘层下方的附加层。在示例中，半导体层是设置在掩埋氧化物上的硅层，掩埋氧化物还设置在硅衬底上。或者，在半导体层下方可不存在绝缘层，并且半导体层可形成体半导体衬底的一部分。
设置在半导体层上并且与半导体层形成功能界面的介电层可以是任何合适的电绝缘材料，诸如二氧化硅、氧化铝、未掺杂的砷化铝镓(AlGaAs)或具有高介电常数κ的材料，诸如硅酸铪、硅酸锆、二氧化铪和二氧化锆。
优选地，第一金属区域包括高载流子迁移率导体，例如超导体。例如，第一金属区域可以包括氮化钛(TiN)、氮化铌(NbN)或氮化铌钛(NbTiN)。这些材料通常具有高动态电感(kinetic inductance)。在LC谐振器电路中提供电感器的第一金属区域的电感取决于第一金属区域的材料特性和几何形状。第一金属区域的电感通常在10至100毫微亨利之间，并且优选在40至60毫微亨利之间。例如，第一金属区域的电感可以是50毫微亨利。电感取决于第一金属区域的几何形状。有利地，当第一金属区域包括具有高动态电感的材料时，电感器可制作得更小，从而产生更紧凑的器件。
第一金属区域的动态电感取决于其几何形状。动态电感与第一金属区域的厚度和长度成反比，与第一金属区域的延伸成正比。因此，以下各项中的任一者将增加第一金属区域的动态电感：减小的厚度；较窄的区域；或增加的延伸。
优选地，第一金属区域的厚度为1至10纳米。较薄的第一金属区域将具有较高的动态电感，这有利地导致第一金属区域占据的面积较小，从而导致实现更紧凑的器件。
诸如可形成第一金属区域的一部分的那些超导材料具有临界温度，在该临界温度以下，材料的电阻率为零，即，该材料变成超导的。该超导体的临界温度可以低于70开尔文、优选低于20开尔文，并且更优选低于10开尔文。这具有以下优点：具有较低临界温度的超导体通常具有较高的动态电感。然而，超导体的临界温度不是限制因素。
因此，第一金属区域在低温下在量子器件的LC谐振器电路中提供电感器，并且该双量子点在LC谐振器电路中提供电容器。为了测量或推断量子位的状态，器件优选地进一步包括电源和探头。电源通常被配置为以与LC谐振器电路的谐振频率对应的频率供电。电源可连接至第一金属区域。探头可连接到第一金属区域和/或第二金属区域，并且通常被配置为测量通过LC谐振器电路的功率传输。通过LC谐振器电路的功率传输的测量可以用于推断量子位的状态。
测量的功率传输可以是例如前向功率传输S21。在该示例中，电源连接到第一金属区域，探头连接到第二金属区域。S21为S参数或散射参数，用于确定第一端口和第二端口之间的关系。在LC谐振器电路的谐振频率下，前向功率传输较高。该LC谐振器电路的谐振频率取决于量子位的状态。
在另一示例中，测量的功率传输可以是反射功率传输S11。在该示例中，电源和探头连接到第一金属区域。S11是取决于LC谐振器电路的谐振频率的另外的S参数。在LC谐振器电路的谐振频率下，反射功率传输较低。
在另一示例中，电源连接至第一金属区域，探头连接至第一金属区域和第二金属区域。在该示例中，可测量前向功率传输S21和反射功率传输S11两者。
可选地，电源被配置为以与量子位的第一状态相对应的LC谐振器电路的谐振频率供电。因此，如果量子位处于第一状态，则前向功率传输S21将是高的。如果量子位处于第二状态，则前向功率传输将是低的。可替代地，电源可以被配置为以与量子位的第二状态相对应的LC谐振器电路的谐振频率供电。在该示例中，如果量子位处于第二状态，则前向功率传输将是高的，如果量子位处于第一状态，则前向功率传输将是低的。
可选地，电源被配置成以与量子位的第一状态相对应的LC谐振器电路的谐振频率供电，反射功率传输S11用于推断量子位的状态。如果量子位处于第一状态，则反射功率传输将是低的。如果量子位处于第二状态，则反射功率传输将是高的。反射功率传输谱包括谐振频率处的反向峰值。在另一示例中，电源被配置为以与量子位的第二状态相对应的LC谐振器电路的谐振频率供电，反射功率传输用于推断量子位的状态：如果量子位处于第二状态，则反射功率传输将是低的，如果量子位处于第一状态，则反射功率传输将是高的。
有利地，该器件可以用于基于功率传输测量来灵敏地推断量子位的状态。此外，与现有技术相比，器件提供了显著更紧凑的量子位读出机制。包括适于支撑双量子点量子位的第一金属区域和第二金属区域的量子位晶胞可以是大约100纳米乘以10微米。这比具有类似功能的现有器件小约10,000倍。
通常，LC谐振器电路具有两个谐振频率：对应于量子位的第一状态的第一谐振频率以及对应于量子位的第二状态的第二谐振频率。优选地，电源被配置为供电的谐振频率是第一谐振频率和第二谐振频率中的较低频率。选择较低频率的优点是减少了寄生损耗。
LC谐振器电路的谐振频率由电路中的电感器和电容器确定。可选地，第一金属区域在LC谐振电路中提供第一电感器，第二金属区域在LC谐振电路中提供第二电感器。优选地，仅第一金属区域和第二金属区域在LC谐振器电路中提供电感器。使用这种布置，不需要附加的电感器来执行量子位读出，因此该器件可以有利地更紧凑。由于读出可以在第一金属区域或第二金属区域处执行，包括第一金属区域和第二金属区域提供的第一电感器和第二电感器有利地提供了优于仅具有第一金属区域提供的第一电感器的附加灵活性。此外，当第一金属区域和第二金属区域两者都在LC谐振器电路中提供电感器并且电感器串联时，电路的总电感可增加。这具有以下优点：对于特定的电感，可以进一步减小器件尺寸。
如果第二金属区域在LC谐振器电路中提供第二电感器，则第二金属区域优选地具有与第一金属区域基本相同的特征。例如，第二金属区域优选地包括具有高动态电感的高载流子迁移率导体，诸如氮化钛、氮化铌或氮化铌钛。第二金属区域优选地具有与第一金属区域相似的尺寸。这具有更容易制造这种器件的优点。
第一金属区域和第二金属区域横向分离。横向分离提供电分离。可选地，设置在半导体层上并且与半导体层形成功能界面的介电层是第一介电层，器件进一步包括第二介电层，其中，第二介电层至少设置在第一金属区域和第二金属区域上。第二介电层可至少部分地覆盖第一金属区域和第二金属区域的边缘。第二介电层的覆盖第一金属区域的部分可与第二介电层的覆盖第二金属区域的部分横向分离。可替代地，第二介电层的覆盖第一金属区域的部分可连接到第二介电层的覆盖第二金属区域的部分，使得第一金属区域与第二金属区域之间的间隙闭合。第二介电层可以例如是氮化硅Si3N4、氧化铝Al2O3、或二氧化硅SiO2。第二介电层的使用可有利地改进第一金属区域与第二金属区域的电分离，并且还可保护第一金属区域和第二金属区域免受损坏。
可选地，该器件进一步包括覆盖该第一金属区域的掩蔽层。掩蔽层可设置在第一金属区域上。可选地，掩蔽层还覆盖第二金属区域。掩蔽层可以包括例如多晶硅、铝、氧化硅、氮化硅或氧化铝。包括掩蔽层的优点是保护第一金属区域和第二金属区域。当掩蔽层设置在第一金属区域和第二金属区域上时，掩蔽层可以保护第一金属区域和第二金属区域免受可能在器件制造过程期间和/或在器件的操作期间发生的机械和电损坏。
器件的制造优选地是使用互补金属氧化物半导体制造工艺来执行的。这有利地促进了器件的生产。
在本发明的这一方面的实施方式中，半导体层包括纳米线。可以通过选择性地蚀刻衬底以限定纳米线来制造纳米线。可替代地，在一些示例中，可以生长纳米线，例如可以生长碳纳米管。第一金属区域和第二金属区域可以设置在纳米线的相对侧上，使得第一金属区域和第二金属区域中的每一个与纳米线的一个边缘部分地重叠，并且第一金属区域和第二金属区域的相应部分远离纳米线延伸。第一金属区域和第二金属区域的相应部分可以在基本垂直于纳米线的方向上延伸。这可以有利地促进制造工艺。
可替代地，第一金属区域和第二金属区域的相应部分可以以非线性方式延伸。每个金属区域的动态电感与其延伸成比例，因此将第一金属区域和第二金属区域的相应部分布置成以非线性方式(如蜿蜒或弯曲、蛇形方式)延伸具有器件可以占据更小的面积的优点。在另一示例中，第一金属区域和第二金属区域的延伸相对于纳米线成角度：延伸的特定布置不影响器件的电特性。介电层设置在纳米线上，从而在半导体层与第一金属区域和第二金属区域之间提供电分离。
优选地，第一金属区域和第二金属区域被定位成使得可以在纳米线的角中诱导第一量子点和第二量子点。双量子点包括分别位于第一金属区域和第二金属区域下方的第一量子点和第二量子点。这种布置(可以被称为分栅晶体管(split-gate transistor))由于几何形状而有利地导致强载流子限制：电荷载流子被纳米线的形成角的两侧限制在二维中。根据期望的电感来选择第一金属区域和第二金属区域的延伸长度。这种布置具有另外的优点：它可以容易地放大。优选地，如果金属区域被布置为使得可以沿着纳米线支撑双量子点量子位的一维阵列，则金属区域的延伸是非线性的或基本垂直于纳米线。这具有以下优点：相邻的金属区域可以保持横向和电性分离，并且在任何点都不接触。此外，这样的构造有利地更容易设计和制造。
为了放大该器件，该器件可选地进一步包括设置在介电层上的第三金属区域和第四金属区域。第三金属区域和第四金属区域对应于上述第一金属区域和第二金属区域。第三金属区域和第四金属区可以设置在纳米线的相对侧上，使得第三金属区域和第四金属区中的每一个与纳米线的一个边缘部分地重叠并且包括远离纳米线(优选地在垂直于纳米线的方向上)延伸的相应部分。第三金属区域和第四金属区域优选地沿着纳米线的纵向轴线与第一金属区域和第二金属区域横向分离。通常，第一金属区域和第二金属区域被布置为电连接，使得可以在功能界面处在第一金属区域和第二金属区域下方诱导第一双量子点；第三金属区域和第四金属区域被布置为电连接，使得可以在功能界面处在第三金属区域和第四金属区域下方诱导第二双量子点。
以此方式，可以在一个维度上缩放该器件。附加的量子位晶胞可以沿纳米线间隔放置，其中每个量子位晶胞包括适合于支持双量子点量子位的两个金属区域。间隔可以是规则的或不规则的。可扩展的架构是有利的，并且符合量子计算和用于量子位处理的量子器件的研究方向。
可选地，第三金属区域和第四金属区域中的每一个的电感大于第一金属区域和第二金属区域中的每一个的电感。为了实现这一点，第三金属区域和第四金属区域可以延伸得比第一金属区域和第二金属区域更远和/或更窄。可替代地，第三金属区域和第四金属区域可以被制成比第一金属区域和第二金属区域更薄，尽管这在实践中可能难以实现。优选地，第三金属区域和第四金属区域延伸得比第一金属区域和第二金属区域更远，并且具有相同的长度。可选地，第一金属区域和第二金属区域以基本垂直于纳米线的线性方式延伸，第三金属区域和第四金属区域以非线性方式延伸，使得第三金属区域和第四金属区域不占据超出第一金属区域和第二金属区域的延伸的区域。以此方式，可以有利地使该器件更紧凑。
第一双量子点在包括该第一金属区域和第二金属区域并且形成第一LC谐振器电路的第一量子位晶胞中形成第一量子位。第二双量子点在包括第三金属区域和第四金属区域并且形成第二谐振器电路的第二量子位晶胞中形成第二量子位。第一金属区域与第二金属区域以及第三金属区域与第四金属区域之间的电感差的影响是第一LC谐振器电路和第二LC谐振器电路的谐振频率不同。这提供了以下优点：可以使用频域多路复用同时测量或推断第一量子位的状态和第二量子位的状态。
通常，器件进一步包括源极电极和漏极电极。对于包括量子位晶胞的一维阵列的器件，源极电极和漏极电极优选地被分别布置在阵列的第一端和第二端。例如，一维阵列可以具有沿着纳米线的纵向轴线从1到n顺序地布置的n个量子位晶胞。在这种情况下，源极电极优选地被布置为最靠近第一量子位晶胞并且沿着纳米线的纵向轴线横向分离。类似地，漏极电极优选地被布置为最靠近第n个量子位晶胞并且沿着纳米线的纵向轴线横向分离。对于包括单个量子位晶胞(即，n＝1)的器件，也可能是这种情况。通常，源极电极和漏极电极被布置为电连接，使得可以施加偏压电位。向源极电极和/或漏极电极施加压电位可以用于改变半导体层的电导。
在本发明的方面的另一实施方式中，半导体层包括纳米线，第一金属区域和第二金属区域沿着纳米线的纵向轴线横向分离。第一金属区域和第二金属区域中的每一个可以覆盖纳米线的一个边缘或两个边缘。这具有易于制造的优点。
第一金属区域和第二金属区域通常基本上垂直于纳米线延伸。可替代地，第一金属区域和/或第二金属区域可以以任何角度延伸，而不影响器件的功能。在另一示例中，第一金属区域和/或第二金属区域可以非线性方式(例如锯齿状方式)延伸。第一金属区域和第二金属区域的延伸限定了它们的电感；可以根据设计要求选择特定的布局而不影响器件功能。出于实际原因，有利的是，第一金属区域和第二金属区域的延伸基本上垂直，以便容易地布置第一金属区域和第二金属区域，使得它们之间没有重叠。
可选地，第一金属区域的主要部分在纳米线的与第二金属区域的主要部分相同的侧上延伸。或者，第一金属区域和第二金属区域的主要部分可以在纳米线的相对侧上延伸。器件通常被设计成减小总面积。
在此实施方式中，源极电极优选地被布置成更靠近第一金属区域并且沿着纳米线的纵向轴线横向分离。漏极电极优选地被布置为更靠近第二金属区域并且沿着纳米线的纵向轴线横向分离。
在本发明的方面的另一实施方式中，介电层包括薄区域和厚区域。介电层可以包括一个或更多个薄区域和一个或更多个厚区域。薄区域和厚区域可以被连接，使得介电层是厚度不均匀的连续层。薄区域中的介电层的厚度通常是厚区域中的介电层的厚度的至少一半。薄区域可以具有1至10纳米之间的厚度。介电层的厚区域将第一金属区域和第二金属区域与半导体层电隔离。功能界面形成在半导体层和介电层的薄区域之间。因此，当向第一金属区域和/或第二金属区域施加偏压电位时，可以在介电层的薄区域下方诱导限制区域。这具有以下优点：器件可以在批量技术中实现。
第一金属区域通常覆盖介电层的薄区域和介电层的厚区域。当将偏压施加到第一金属区域时，由于介电层的厚区域下方的场效应的减少，一个或更多个电荷载流子可被限制在介电层的薄区域下方而非厚区域下方。第二金属区域通常还覆盖介电层的薄区域和厚区域。
器件可以包括由介电层的厚区域包围的介电层的基本上矩形的薄区域。薄矩形区域通常包括分离30至200纳米、或优选分离30至150纳米的第一边缘和第二边缘，并且可以延伸几微米。可选地，第一金属区域和第二金属区域分别设置在薄矩形区域的第一边缘和第二边缘上，使得第一金属区域和第二金属区域中的每一个与薄矩形区域的一个边缘部分地重叠并且包括远离覆盖厚区域的薄区域延伸的相应部分。通常，可以分别在第一金属区域和第二金属区域下方的介电层的薄矩形区域的边缘处诱导第一量子点和第二量子点。
覆盖厚区域的第一金属区域和第二金属区域的延伸部分的布局可以是线性的或非线性的。该布局通常被布置为减小第一金属区域和第二金属区域占据的面积。该布局优选地被布置成方便制造过程。
器件可选地进一步包括设置在介电层上的第三金属区域和第四金属区域。第三金属区域和第四金属区域可以分别设置在薄矩形区域的第一边缘和第二边缘上，使得第三金属区域和第四金属区域中的每一个与薄矩形区域的一个边缘部分地重叠并且包括远离薄区域延伸的相应部分。相应部分覆盖厚区域。第三金属区域和第四金属区域优选地沿着薄矩形区域的纵向轴线与第一金属区域和第二金属区域横向分离。
第一金属区域和第二金属区域被布置成电连接，使得可以在功能界面处在第一金属区域和第二金属区域下方诱导第一双量子点。第三金属区域和第四金属区域被布置为电连接，使得可以在功能界面处在第三金属区域和第四金属区域下方诱导第二双量子点。功能界面通常形成在半导体层和介电层的薄区域之间。可选地，第三金属区域和第四金属区域的每一个的电感大于第一金属区域和第二金属区域的每一个的电感。
在另一示例中，第一金属区域和第二金属区域沿着介电层的薄矩形区域的纵向轴线横向分离。通常，可以在薄介电层与半导体层之间的界面处在第一金属区域和第二金属区域下方诱导第一量子点和第二量子点：此界面被称为功能界面。在该示例中，第一量子点和第二量子点可以基本上在介电层的薄矩形区域的中心形成。
本发明的另一方面提供了一种用于使用上述量子器件进行量子位测量或读出的方法。该方法包括以下步骤：分别向第一金属区域和第二金属区域施加第一偏压电位和第二偏压电位以诱导双量子点，在功能界面处在第一金属区域和第二金属区域下方形成具有第一状态和第二状态的量子位；以选定频率向第一金属区域施加信号；在第一金属区域与第二金属区域之间施加偏压差；以及测量第一金属区域或第二金属区域处的功率传输，其中该测量用于测量或推断量子位的状态。
在该方法中，第一金属区域和第二金属区域用于诱导双量子点并测量或推断量子位的状态。第一金属区域优选地是LC谐振器电路中用于执行量子位测量或读出的唯一的电感器。由于该双重功能，可以有利地减小器件占据的面积。在一些实施方式中，第二金属区域在LC谐振器电路中提供附加电感器。
可选地，第一偏压电位和第二偏压电位可以是相同的，并且可以例如使用单个源来施加第一偏压电位和第二偏压电位。然而，第一金属区域与第二金属区域是电分离的区域。
双量子点形成具有第一状态和第二状态的量子位。量子位的电容取决于量子位的状态。量子位在LC谐振器电路中形成电容器，并且第一金属区域在LC谐振器电路中提供电感器。LC谐振器电路的谐振频率取决于量子位的状态。在LC谐振器电路的谐振频率处，前向功率传输为最大值，反射功率传输为最小值。
施加于第一金属区域的选定频率优选地对应于LC谐振器电路的谐振频率。通常，选定频率是当双量子点的电容最大时LC谐振器电路的谐振频率。这可以例如对应于量子位的第一状态。电容越大，谐振频率越低。施加具有较低频率的信号具有以下优点：通常导致较低的寄生损耗。
测量的功率传输可以是前向功率传输S21或反射功率传输S11。优选地，如果测量的功率传输是前向功率传输，则该方法包括测量在第二金属区域处的前向功率传输。优选地，如果测量的功率传输是反射功率传输，则该方法包括测量在第一金属区域处的反射功率传输。在示例中，当量子位处于第一状态时，信号的频率对应于LC谐振器电路的谐振频率。在该示例中，如果量子位处于第一状态，则前向功率传输S21将是高的并且反射功率传输S11将是低的。相反，如果量子位处于第二状态，则前向功率传输将是低的并且反射功率传输将是高的。以此方式，在第一金属区域或第二金属区域处的功率传输的测量可以用于测量或推断量子位的状态。
所描述的方法包括一个量子位的测量。如果器件包括多个附加的量子位，则该方法可以进一步涉及一种多路复用方法，以读出多个量子位的状态。在具有多个量子位的器件中，该方法可以包括：分别向第一金属区域和第二金属区域施加第一偏压电位和第二偏压电位以诱导第一双量子点，形成第一量子位；以及分别向第三金属区域和第四金属区域施加第三偏压电位和第四偏压电位，以诱导第二双量子点，形成第二量子位。
可选地，该方法包括时域复用。在第一时间t0，方法可包括以第一选定频率向第一金属区域施加信号。在比第一时间晚的第二时间t1(t1>t0)，该方法可以包括以第二选定频率向第三金属区域施加信号。第二选定频率可与第一选定频率相同。顺序地执行分别在第二金属区域和第四金属区域的功率传输的测量，以推断第一量子位和第二量子位的状态。执行时域复用的优点是器件和技术的可扩展性。
可选地，作为时域复用的替代或与时域复用相结合，该方法包括频域复用。为了执行频域复用，第一金属区域和/或第二金属区域的电感与第三金属区域和/或第四金属区域的电感不同。结果，相应的LC谐振器电路的谐振频率是不同的，并且跨频率范围的功率传输的测量可以用于同时测量或推断第一量子位和第二量子位的状态。执行频域复用的优点是由于同时读出多个量子位而提高了处理速度。
优选地，该方法在低于20开尔文的温度下进行，并且更优选地在低于10开尔文的温度下进行。有利地，在低温温度下，减小热激励对双量子点的占用的影响。此外，第一金属区域可以包括在临界温度Tc以下超导的超导体。临界温度取决于材料，但通常为低温。因此，当第一金属区域的温度处于低温温度时，第一金属区域通常是超导的。有利地，第一金属区域因此适合于在低温温度下用作电感器。
本发明的另一方面提供了一种组装上述量子器件的方法。该方法包括以下步骤：在半导体层上设置介电层以形成功能界面；在介电层上设置第一金属区域；在介电层上设置与第一金属区域横向分离的第二金属区域。第一金属区域和第二金属区域被配置成电连接，使得可以在功能界面处在第一金属区域和第二金属区域下方诱导形成具有第一状态和第二状态的量子位的双量子点。双量子点在LC谐振器电路中提供电容器，并且双量子点的电容取决于量子位的状态。第一金属区域在LC谐振器电路中提供电感器。LC谐振器电路的谐振频率取决于量子位的状态，使得可以测量或推断量子位的状态。
优选地，第一金属区域在LC谐振器电路中提供唯一的电感器。这种组装量子器件的方法有利地产生适合于量子位读出的紧凑器件。
可选地，处理第一金属区域是在与处理第二金属区域的不同的处理步骤中执行的。以此方式，第一金属区域和第二金属区域可分别由不同材料(诸如氮化钛和多晶硅)形成。
可替代地，在同一处理步骤中将第一金属区域和第二金属区域设置在介电层上。这具有可以简化制造过程的优点。在这种情况下，第一金属区域和第二金属区域通常由相同的材料(诸如氮化铌或具有高动态电感的另一种材料)制成。
该方法可以进一步包括将掩蔽层设置在第一金属区域上。可选地，该方法还包括在第二金属区域上设置掩蔽层。当第一金属区域和第二金属区域被覆盖在掩蔽层中时，第一金属区域和第二金属区域被有利地保护免受损坏。潜在的损坏可由附加的处理步骤引起。
例如，器件通常包括源极电极和漏极电极。组装器件的方法可选地包括执行自对准注入过程以限定源极欧姆接触和漏极欧姆接触。在此过程中，第一金属层和第二金属层可能受到损坏，除非它们被覆盖。
本发明的方面有利地提供了紧凑的器件布局，其中量子位读出机构被嵌入在该器件的金属区域内。第一金属区域提供了双重功能，因为它可以用于诱导量子点并且可以用作LC谐振器电路中用于推断量子位的状态的电感器：与现有器件相比，这有利地将支持和读出量子位所需要的电路的尺寸减小了四个数量级。用于支持和读出量子位的电路可以占据大约100纳米乘10微米的面积。此外，本发明的方面适合于集成到适合于处理多个量子位的可扩展的器件架构中。
附图说明
现在将参考附图描述本发明的实施例，在附图中：
图1A是现有技术量子器件的截面侧视图；
图1B是现有技术量子器件的截面侧视图；
图2A是量子器件的截面侧视图；
图2B是量子器件的截面侧视图；
图3A是量子器件的截面侧视图；
图3B是量子器件的截面侧视图；
图4A是量子器件的平面图；
图4B是量子器件的平面图；
图5是组装量子器件的方法的流程图；
图6是量子器件的截面侧视图；
图7是量子器件的截面侧视图；
图8是用于执行量子位测量或读出的方法；
图9是表示量子器件的电路图；
图10A是示出作为第一电容的频率的函数的功率传输的曲线图；
图10B是示出作为第二电容的频率的函数的功率传输的曲线图；
图11A是量子器件的平面图；以及
图11B是量子器件的平面图。
具体实施方式
图1A和1B示意性地示出了现有技术量子器件的截面侧视图。图1A中示出的器件是示例性纳米线晶体管。纳米线晶体管包括设置在二氧化硅层2上的硅纳米线1。二氧化硅层2形成衬底的一部分，该衬底进一步包括硅层(未示出)。包含二氧化硅的介电层3覆盖硅纳米线1。氮化钛层4覆盖介电层3。氮化钛层4的厚度约为5纳米。多晶硅层5覆盖氮化钛层4。多晶硅层5是导电的并且从硅纳米线1延伸到栅极电极6。栅极电极6连接到用于向导电多晶硅层5施加偏压电位的电源(未示出)。以这种方式，可以将一个或更多个电荷载流子限制在硅纳米线1中以形成量子点。
图1B中所示的器件是示例性平面晶体管。平面晶体管包括硅层7和部分覆盖硅层7的二氧化硅层8。该器件包括沉积在二氧化硅层8中的间隙中的硅层7上的介电层3。在该示例中，介电层3为二氧化硅。在另一现有技术示例中，在硅层上沉积二氧化硅层，并且二氧化硅层具有不同的厚度。图1B中所示的器件进一步包括连接到栅极电极6的氮化钛层4和多晶硅层5，如图1A中所示。氮化钛层4覆盖介电层3，多晶硅层5覆盖钛层4。多晶硅层5从介电层3朝向栅极电极6延伸。当向导电多晶硅层5施加偏压电位时，使用该装置可以将一个或更多个电荷载流子限制在介电层3下方(或厚度可变的二氧化硅层的薄区域下方)。一个或更多个电荷载流子可以被限制在量子点中。
在图1A和1B中，氮化钛层4可以用于阈值电压工程。阈值电压工程是用于抵消阈值电压的技术，使得量子位的运算值可以被设置为合适的值。在替代的现有技术示例中，氮化钛层的厚度可以变化，但通常在1至10纳米之间。氮化钛是具有高动态电感的材料。氮化钛层4的电感取决于几何形状，但是在现有量子器件中通常小于1毫微亨利。
图2A和2B示意性地示出了根据本发明的实施例的量子器件的截面侧视图。
图2A中所示的器件示出了设置在厚介电层202上的半导体层201。在该示例中，半导体层201包括硅，厚介电层202包括二氧化硅(SiO2)。在替代示例中，半导体层201可以是任何合适的半导体，例如砷化镓、砷化铟、锗化硅、石墨烯、碳纳米管或碳化硅；厚介电层202可以是任何合适的电绝缘层，例如氧化硅、氮化硅或氧化铝。厚介电层202形成衬底的一部分，衬底包括在厚介电层202下方的另一支撑层(未示出)，该支撑层在该示例中由硅制成。在替代示例中，不存在厚介电层，半导体层形成衬底的一部分。
图2A中的硅层201包括硅纳米线，该硅纳米线延伸到页面中，如图2A中所示。薄介电层203设置在硅层201上。薄介电层203覆盖硅层201的暴露侧，并且包括热生长的二氧化硅SiO2。金属区域204设置在薄介电层203上。薄介电层203在硅层201与金属区域204之间提供静电势垒。
金属区域204包括氮化钛TiN。在替代示例中，金属区域可以包括氮化铌或氮化铌钛。TiN是具有高动态电感的超导材料。例如，对于10纳米厚度的膜，TiN薄膜的动态电感可超过200皮亨/平方。金属区域204的电感取决于其尺寸。电感与金属区域204的延伸成比例，并且与金属区域204的长度成反比。因此，动态电感与金属区域204的延伸与长度之比成比例。对于具有10纳米固定厚度的TiN薄膜，具有相等长度和延伸的区域的电感将超过200皮亨。TiN的高动态电感意味着金属区域可以相对较小，但是提供具有高电感的电感器。在该示例中，金属区域204为20纳米厚。电感与厚度成反比，因此在另一示例中，可以通过减小金属区域的厚度而增加电感。
金属区域204的长度是沿着纳米线的纵向轴线测量的，并且在该示例中是22纳米，尽管这在截面视图中不可见。金属区域204被电连接，使得可以在纳米线中半导体层201与薄介电层203之间的功能界面处在金属区域204下方诱导量子点。金属区域204的长度影响量子点的尺寸，从而影响量子点的特性，诸如量子点的充电能量。电感与金属区域204的长度成反比。在另一个示例中，可以通过增加金属区域的长度来增加量子点的尺寸；这将导致量子点具有较低的充电能量并且金属区域具有降低的电感。
金属区域204在基本垂直于纳米线的第一方向上延伸。在替代示例中，金属区域从纳米线延伸以在金属区域与纳米线之间形成锐角。金属区域204延伸以与栅极电极206接触。金属区域204的延伸是沿着第一方向测量的栅极电极206与硅层201之间的间距dg。电感由电流从栅极电极206行进到硅层201的长度来定义；金属区域204的电感与其延伸成比例。因而，在本示例中，为了实现50毫微亨利的电感，金属区域204的延伸约为10.6μm。在另一个示例中，可以增加金属区域的延伸以增加电感。
金属区域204可替代地以非线性方式延伸。例如，金属区域204可以在厚介电层202的表面上蜿蜒。因此，在该示例中，金属区域204的最远点小于dg，尽管金属区域的延伸为dg。这可以用于设计更紧凑的器件架构。
图2B中所示的器件具有与图2A中所示的器件相同的结构特征。然而，在图2B中，半导体层201包括砷化镓GaAs，薄介电层203包括热生长的氧化物。支撑层(未示出)包括砷化镓并且厚介电层202包括二氧化硅、氮化硅或氧化铝。此外，图2B中的器件还包括掩蔽层205。掩蔽层205覆盖金属区域204。在该示例中，掩蔽层205包括多晶硅。可替代地，例如，掩蔽层可以包括铝。掩蔽层205用于防止损坏金属层204。图2B中所示的掩蔽层205位于金属层204与栅极电极206之间。掩蔽层205是导电的，使得金属层204电连接至栅极电极206。
图3A和3B示意性地示出了根据本发明的实施例的量子器件的截面侧视图。图3A中的器件衬底包括包含砷化铟InAs的半导体层307。在替代示例中，可使用与互补金属氧化物半导体制造工艺兼容的任何半导体材料。厚介电层308部分地覆盖半导体层307。这可通过在半导体层307上选择性地沉积厚介电层308使得间隙保留来实现。或者，在第一处理步骤中，可以沉积厚介电层308以完全覆盖半导体层307，并且在第二处理步骤中，可移除厚介电层308的部分以形成间隙。在该示例中，厚介电层308包括氧化铝Al2O3。在替代示例中，厚介电层包含二氧化硅或氮化硅。
包含氧化铝的薄介电层303设置在半导体层307上。在另一示例中，薄介电层包括二氧化铪或具有高介电常数的任何其他材料。在该示例中，薄介电层303和厚介电层308是在单独的处理步骤中沉积。或者，可通过使用化学或物理工艺选择性地移除厚介电层308的部分以形成薄介电层303的区域来形成薄介电层303。
类似于图2A和2B，金属区域304设置在薄介电层303上。在图3A和3B中，金属区域304包括氮化铌NbN。NbN是具有高动态电感的材料。在替代示例中，金属区域304可以包括氮化钛或氮化铌钛。金属区域304沿着厚介电层308延伸以与栅极电极306电接触。在图3A和3B中，向栅极电极306施加偏压电位可以在半导体层307与薄介电层303之间的功能界面处在金属区域304下方诱导量子点。
图3B中所示的器件具有与图3A中所示的器件相同的结构特征并且进一步包括掩蔽层305。掩蔽层305包括铝并且被设置在金属区域304上。在另一示例中，掩蔽层包括任何导电材料，例如多晶硅。在图3B中，半导体层307包括双层石墨烯。厚介电层308包含二氧化铝，二氧化铝被选择性地沉积在半导体层307上。薄介电层303包含氧化石墨烯，该氧化石墨烯在厚介电层308的沉积之后进行沉积或生长。半导体层307被支撑在诸如硅衬底的衬底上。在替代示例中，薄介电层包含氧化铝或氧化硅，可使用诸如化学气相沉积(CVD)的适当技术来沉积氧化铝或氧化硅。
图4A和4B示意性地示出了根据本发明的实施例的量子器件的平面图。每个器件包括晶体管，该晶体管包括电连接到纳米线401的源极电极416和漏极电极426。在该示例中，纳米线包括硅。在替代示例中，纳米线包括砷化镓、单壁或多壁碳纳米管、硅锗、砷化铟、石墨烯或碳化硅。源极电极416和漏极电极426电连接到电压源。在源极电极416与漏极电极426之间施加偏压差可以用于修改硅纳米线401的电特性。纳米线401包括高掺杂区域404和未掺杂区域405。
每个器件还包括第一金属区域414和与第一金属区域414横向分离的第二金属区域424。纳米线401的未掺杂区域405在第一金属区域414和第二金属区域424下方延伸到纳米线401的边缘。纳米线401通过薄介电层(未示出)与第一金属区域414和第二金属区域424电分离。第一金属区域在LC谐振器电路中提供第一电感器，并且第二金属区域在LC谐振器电路中提供第二电感器。第一金属区域和第二金属区域在LC谐振器电路中仅提供电感器。没有附加的片上或片外电感器。通过薄介电层(未示出)将第一金属区域414和第二金属区域424与纳米线401电分离，薄介电层至少位于第一金属层414和第二金属层424与纳米线401之间。在替代示例中，薄介电层可以覆盖纳米线的主要部分，或者可以仅设置在第一和第二金属层下方。在该示例中，薄介电层是热生长的天然氧化物。
第一金属区域414和第二金属区域424电连接至相应的栅极电极(未示出)，栅极电极连接至外部电压源。电压源可以用于向第一金属区域414和第二金属区域424施加电压，使得可以在功能界面处在第一金属区域414和第二金属区域424下方诱导双量子点。功能界面由器件内各层的器件几何形状和电特性来定义。在该示例中，设置覆盖厚介电层的纳米线，厚介电层由包含硅的另一支撑层支撑。功能界面位于纳米线的外表面与覆盖在纳米线上的薄介电层之间。纳米线下方的厚介电层减小了远离纳米线的场效应。在功能界面处诱导的双量子点形成具有两种状态的量子位，并且具有根据量子位的状态而变化的可变电容。双量子点在器件的LC谐振器电路中提供电容器，该电容器可以用于测量或推断该量子位的状态。
在图4A中，第一金属区域414和第二金属区域424沿着纳米线401的纵向轴线分离。在替代示例中，纳米线401被碳纳米管替换，碳纳米管已经生长并且因其半导体特性而被选择。第一金属区域414与第二金属区域424之间的间距Sgg通常在10纳米与100纳米之间。间距Sgg被配置为足够大，使得在施加偏压电位时形成在第一金属区域414和第二金属区域424下方的第一量子点和第二量子点可以被区分。另一方面，间距Sgg被配置为足够小，是的第一量子点和第二量子点可以隧穿耦合(tunnel coupled)，以形成双量子点量子位。
第一金属区域414和第二金属区域424中的每一个具有长度Lg和延伸dg。通常，第一金属区域的长度和延伸与第二金属区域的长度和延伸相同。然而，这不是必需的；金属区域的尺寸可以根据期望的器件特性来选择。第一金属区域414和第二金属区域424的电感与延伸成比例，并且与长度成反比。通过以下等式确定每单位长度的动态电感LK：
其中，μ0是真空的磁导率，λ是伦敦穿透深度，Lg和tg是金属区域的长度和厚度。通常，长度Lg在7纳米和100纳米之间，延伸dg在1纳米和100纳米之间。第一金属区域和第二金属区域的厚度tg通常在1至20纳米之间。较厚的金属区域具有较低的每平方电感，因此将占据较大的面积。然而，由于制造困难，制造较薄的金属区域可能导致较低的产量。在示例中，金属区域包括TiN，长度为40纳米，厚度为10纳米。在该示例中，金属区域延伸的电感是每微米5毫微亨利。
在图4A中，第一金属区域414和第二金属区域424被定位成覆盖纳米线401的两个边缘。向第一金属区域414和第二金属区域424施加偏压电位可以分别在纳米线401中第一金属区域和第二金属区域下方诱导第一量子点和第二量子点。第一量子点和第二量子点中每个量子点均基本上位于纳米线中心，而远离边缘。使用纳米线401的窄宽度w、相应金属区域的长度Lg、以及纳米线401与薄介电层(未示出)之间的功能界面来实现对第一量子点和第二量子点中每个量子点中电荷载流子的限制。纳米线401的宽度w通常在30纳米与140纳米之间。优选地，w小于100纳米。在该示例中，硅纳米线401的宽度w约为60纳米。纳米线越窄，限制越强。纳米线的适当宽度将取决于在器件中使用的半导体的特性，诸如电荷载流子的有效质量。
在替代示例中，第一金属区域和第二金属区域被定位成仅覆盖纳米线的一个边缘，第一金属区域和第二金属区域各自覆盖纳米线的同一边缘。第一金属区域和第二金属区域沿着纳米线的纵向轴线横向分离。在该替代性示例中，使用纳米线的角和金属区域的长度Lg来实现对电荷载流子的限制。在该替代示例中，纳米线的宽度w是不相关的，并且可以是几微米或更大。
在图4B中，第一金属区域414和第二金属区域424位于纳米线401的相对侧上。第一金属区域414和第二金属区域424中的每一个与纳米线401的一个边缘部分地重叠。第一金属区域414和第二金属区域424沿纳米线401的宽度被间距(seperation)Svv隔开。该间距Svv通常是在10与100纳米之间。间距Svv被配置为足够大，以便在施加偏压电位时形成在第一金属区域414和第二金属区域424下方的第一量子点和第二量子点可以被区分。另一方面，间距Svv被配置为足够小，使得第一量子点和第二量子点可以隧穿耦合，以形成双量子点量子位。
该器件的电容取决于器件的几何形状以及量子位的状态。总电容由双量子点量子位产生的可变电容、几何电容以及寄生电容构成。LC谐振器电路的谐振频率取决于电容。
双量子点量子位具有带有第一电容的第一状态和带有第二电容的第二状态。第一电容值和第二电容值不同。在该示例中，电子的自旋取向在量子位的第一状态中是反平行的，在量子位的第二状态中是平行的。在第一状态中，在第一量子点和第二量子点之间可以隧穿。在第二状态中，由于自旋阻塞而抑制隧穿。因此，第一电容远大于第二电容。第一电容可以在毫微微法拉(femtofarad)范围内并且将取决于量子位特性。
可以使用以下等式估计几何电容：
其中，εdie是薄介电层的介电常数，Lg和tg分别是金属区域的长度和厚度，Svv是垂直于纳米线的纵向轴线的第一金属区域与第二金属区域之间的间距。使用Lg＝50纳米、tg＝10纳米以及Svv＝10纳米的示例性值，对于使用二氧化硅薄介电层的器件，几何电容大约为2微微微法拉(attofarads)。这比第一电容小得多。
寄生电容可出现在任何金属区域与电基态(eletric ground state)之间。然而，寄生电容通常较小，例如，大约0.1-0.2毫微微法拉。寄生电容的值通常由制造商引述(quote)，并且可以被结合到计算中以优化量子位测量参数。电容的变化对LC谐振器电路的谐振频率有影响，因此在进行测量时应予以考虑。
在另一示例中，器件包括附加介电层，附加介电层覆盖第一金属层及第二金属层，且可选地完全或部分地占据第一金属层与第二金属层之间的间隙。附加介电层可以由氮化硅Si3N4制成，并且用于确保邻近的金属区域之间的电分离并提供防止电和/或物理损坏的保护。附加介电层也可以由任何电绝缘材料制成。
在另一示例中，第一金属区域414包含TiN，第二金属区域424包含多晶硅。在该示例中，第一金属区域414在LC谐振器中提供电感器。然而，第二金属区域424对电感没有贡献。
图5示出了根据本发明的实施例的组装量子器件的方法。在步骤501中，在半导体层上设置介电层以形成功能界面。介电层提供电绝缘层。在示例中，半导体层包括硅，介电层包括二氧化硅或诸如二氧化铪的高介电常数材料。在另一个示例中，半导体层包括砷化镓、砷化铟、硅锗、石墨烯、碳纳米管或碳化硅中的任意一种，介电层包括热生长的氧化物或使用原子层沉积而沉积的高k介电材料。在一个示例中，半导体层为宽度在30纳米与140纳米之间的纳米线。在另一示例中，半导体层是平坦的平台区域，该介电层包括薄区域和厚区域。薄区域的宽度在30与140纳米之间。
在步骤502中，在介电层上设置第一金属区域。在步骤503中，在介电层上设置第二金属区域，第二金属区域与第一金属区域横向分离。横向间距通常在10纳米和100纳米之间。第一金属区域和第二金属区域被设置为电连接，使得可以在功能界面处分别在第一金属区域和第二金属区域下方诱导第一限制区域和第二限制区域。第一限制区域和第二限制区域被耦接并且形成具有第一状态和第二状态的量子位。量子位具有可变电容并且在LC谐振器电路中提供电容器，该电容器可以用于测量或推断该量子位的状态。
第一金属区域和第二金属区域包括具有高动态电感的材料，诸如氮化钛、氮化铌或氮化铌钛。第一金属区域和第二金属区域在LC谐振器电路中提供第一电感器和第二电感器。在替代示例中，仅第一金属区域在LC谐振器电路中提供电感器。LC谐振器电路具有第一谐振频率和第二谐振频率，这些谐振频率取决于量子位的电感值和可变电容值。
第一金属区域和第二金属区域的尺寸影响其电感。第一金属区域和第二金属区域的长度通常在7纳米与100纳米之间。长度影响第一限制区域和第二限制区域的尺寸以及电感：较长的第一金属区域和第二金属区域将导致较大的第一限制区域和第二限制区域以及较低的电感。根据第一金属区域和第二金属区域的期望电感，第一金属区域和第二金属区域通常远离限制区域延伸1到100微米。如果需要更大的电感，第一金属区域和第二金属区域被设计为进一步延伸。
表1提供氮化钛(TiN)、氮化铌(NbN)和氮化铌钛(NbTiN)的每平方动态电感值。针对表1中给出的厚度，动态电感值已经通过实验被确定并且已经被归一化，以提供独立于厚度的材料的动态电感的比较。针对三种材料也给出了临界温度Tc。TiN的实验值公布于Shearrow等人的Applied Physics Letters(应用物理快报)：第113卷，212601(2018)中。NbN的实验值公布在Hayashi等人的Journal of Physics(物理学杂志)：ConferenceSeries(会议系列)，第507卷，042015(2014)中。NbTiN的实验值公布在Samkharadze等人的Physical Review Applied(应用物理评论)，第5卷，044004(2016)中。
表1：TiN、NbN和NbTiN的材料特性。
应注意，具有高动态电感的任何材料适合用作本文描述的器件的第一金属层和/或第二金属层。一些超导体具有高动态电感。通常，无序的超导体具有更高的每平方动态电感。此外，具有较低临界温度的超导体通常具有较高的动态电感。
使用下表2中给出的值可以看出第一金属区域和第二金属区域的尺寸对其电感的影响。表2示出了使用氮化钛实现50毫微亨利电感所需的第一金属区域和第二金属区域中的每一个的厚度tg、长度Lg和延伸dg的示例性值。
表2：包括具有50nH电感的TiN的金属区域的示例性相对尺寸
在处理第一金属区域和第二金属区域之后，另一示例性组装方法进一步包括设置掩蔽层以覆盖第一金属层和第二金属层的步骤。掩蔽层包括导电材料，诸如多晶硅或铝。器件制造工艺可涉及自对准注入工艺以限定器件的源极电极和漏极电极。在这种情况下，掩蔽层保护下面的金属区域。
根据本发明的实施例的量子器件可以使用工业标准互补金属氧化物半导体制造工艺来制造。
图6示出了根据本发明的实施例的量子器件的截面侧视图。在图6中，器件包括包含硅的衬底600。该器件包括从衬底600突出以形成鳍式场效应晶体管(FinFET)的硅鳍601。在该示例中，硅衬底600已经被蚀刻以形成从衬底的剩余部分突出的鳍601。
包括二氧化硅的薄介电层603被设置在鳍601上。第一金属区域614和第二金属区域624被布置为覆盖鳍601的两个边缘。第一金属区域614和第二金属区域624在器件的LC谐振器中提供第一电感器和第二电感器。第一金属区域614和第二金属区域624分别朝向第一栅极电极616和第二栅极电极626延伸。
在薄介电层603与鳍601之间形成功能界面。薄介电层603覆盖衬底600和鳍601，但是当向第一金属区域614和/或第二金属区域624施加偏压时，鳍601的几何形状增强鳍601中的场效应。因此，可以在硅鳍601与薄介电层603之间的功能界面处并且第一金属区域616下方，在鳍601的角中支撑第一量子点610。类似地，可以在功能界面处并且在第二金属区域626下方，在鳍601的角中支撑第二量子点620。第一量子点610和第二量子点620可以隧穿耦合以形成双量子点。双量子点形成具有两个量子状态的量子位并且在器件的LC谐振器电路中提供电容器。可以通过分别向第一金属区域614和第二金属区域624施加偏压电位来诱导第一量子点610和第二量子点620。
在低温温度下，在向第一金属区域614和/或第二金属区域624施加合适的偏压电位时，第一量子点610和第二量子点620中的每个都可以用于限制单个电子。在某些条件下，电子可以在量子点610、620之间来回隧穿。然而，在某些条件下，由于自旋阻塞而抑制隧穿。因此，双量子点表现为可变电容器，如果遂穿效应不是量子态抑制的，则双量子点具有高电容。在这个示例中，双量子点的最大电容在1至10毫微微法拉之间。器件的电容取决于量子位的状态以及器件的几何形状和材料特性。因此，LC谐振器电路的谐振频率也取决于量子位的状态。量子位的状态与LC谐振器电路的谐振频率之间的关系可以用于通过测量频率相关的功率传输来推断量子位的状态。
图7示出了根据本发明的实施例的量子器件的截面侧视图。在图7中，器件包括包含硅的衬底700。具有非均匀厚度的介电层702、703覆盖衬底700。介电层702、703包括薄区域703和厚区域702。在该示例中，介电层702、703是包含二氧化硅的连续区域。
介电层的薄区域703占据基本上矩形的区域。矩形区域具有第一边缘和第二边缘。该器件包括第一金属区域714，该第一金属区域714覆盖第一边缘处的介电层的薄区域703的一部分和厚区域702的一部分。该器件包括第二金属区域724，该第二金属区域724覆盖第二边缘处的介电层的薄区域703的一部分和厚区域702的一部分。在该示例中，第一金属区域714和第二金属区域724包含NbTiN。在替代示例中，第一金属区域和第二金属区域包含TiN或NbN。当对第一金属区域和/或第二金属区域施加偏压时，在介电层的较薄的部分中场效应较强。因此，在薄介电层703与半导体层700之间并且在第一金属区域714和第二金属区域724下方形成功能界面。可以在功能界面处分别在第一金属区域和第二金属区域714、724下方诱导第一量子点和第二量子点710、720。
在另一个示例中，当以横截面示出时，该器件包括两个薄区域和三个厚区域。薄区域可以在器件的不同区域中彼此连接，而厚区域还可以在别处彼此连接。在这个示例中，第一金属区域覆盖第一厚区域、第一薄区域以及可选地第二厚区域的一部分。第二金属区域覆盖第二薄区域、第三厚区域、以及可选地第二厚区域的一部分。然而，第一金属区域和第二金属区域在电和物理上是分离的。
图7中所示的器件示出了包括双量子点的单量子位。该器件可以被缩放以支持量子位阵列。另外的金属区域可以被设置为覆盖介电层，至少在介电层的薄区域中。例如，第三金属区域和第四金属区域可被设置为覆盖介电层的薄区域，并且与第一金属区域和第二金属区域横向分离。
在进一步的修改中，介电层的薄区域可以是任何形状。通常，介电层的每个薄区域的形状包括两个平行的边缘。然而，边缘之间的间距可沿着介电层的薄区域的长度变化。薄区域还可以是非线性的以支持量子位的二维阵列。
图8示出了根据本发明的实施例的用于执行量子位测量或读出的方法。该方法可以在根据在此描述的本发明的实施例的任何器件上执行。在进行如下详述的方法的步骤之前，将器件冷却至低温。在这个示例中，器件被冷却至低于4.2开尔文。然而，在替代示例中，操作温度(即，可以执行该方法的温度)可以不同。
操作温度取决于用于第一金属区域的材料。为了使第一金属区域呈现出第一金属区域在LC谐振器中提供电感器所必需的高动态电感的特性，第一金属区域必须被冷却至低于临界温度Tc的温度。例如，氮化钛的估计临界温度低于2开尔文；氮化铌的估计临界温度是13-15开尔文；铌氮化钛的估计临界温度是9开尔文。
操作温度还取决于量子点的大小。为了将电荷载流子限制在量子点中，热能必须远远小于量子点的充电能量。较大的量子点将具有较小的充电能量，因此操作温度将需要较低，以便限制电荷载流子。
在步骤801中，对第一金属区域施加第一偏压电位，并对第二金属区域施加第二偏压电位。第一金属区域与第二金属区域可以串联布置，例如如图4A所示，或并联设置，例如如图4B所示。第一偏压电位和第二偏压电位的值使得在半导体层和薄介电层之间的功能界面处在第一金属区域下方诱导第一量子点，并且在功能界面处在第二金属区域下方诱导第二量子点。在该示例中，第一偏压电位和第二偏压电位基本相同，约为0.5伏。第一偏压电位和第二偏压电位的适当值将取决于器件的几何形状。
在低温温度下，可以选择第一偏压电位和第二偏压电位的大小，以将单个电子或几个电子限制在第一量子点和第二量子点的每个中。在这个示例中，单个电子被限制在每个量子点中。
第一量子点和第二量子点被遂穿耦合以形成双量子点。在一定条件下，单个电子可以从第一量子点隧穿至第二量子点，以及从第二量子点隧穿至第一量子点。当单电子在两个量子点之间遂穿时，双量子点的电容较大。
双量子点形成量子位，该量子位具有由第一量子点和第二量子点中的相对电子自旋状态限定的两个量子状态。在这个示例中，当电子自旋反平行时，量子位处于第一状态，并且当电子自旋平行时，量子位处于第二状态。第一量子位状态的电容大于第二量子位状态的电容，因为遂穿效应在第二状态中由于自旋阻塞而被抑制。
在步骤802中，使用电源将高频信号施加到第一金属区域。高频信号的频率对应于包括双量子点以及第一金属区域和第二金属区域的LC谐振电路的谐振频率。LC谐振电路的谐振频率取决于双量子点的电容。如上所述，双量子点的电容取决于量子位的状态。
在这个示例中，当该量子位处于该第一状态中时，高频信号的频率对应于LC谐振器电路的谐振频率。较大的电容对应于较低的谐振频率。较低的频率信号的施加导致较少的寄生损耗。
在步骤802中，选择高频激励的振幅，以便其小于量子点之间的隧穿耦合电压Vin。因此，在第一量子点和第二量子点之间没有电子隧穿。隧穿耦合电压由以下等式确定：
其中，e是电子的电荷，α是栅极杠杆臂，Δ是隧穿耦合能量，Q是LC谐振器的品质因数。栅极杠杆臂被定义为第一金属区域分别与第一量子点和第二量子点的栅极电容之比与每个量子点的总电容之差。在示例中，α＝0.5，Δ＝10μeV，Q＝1000，导致隧穿耦合电压Vin＝10nV。
在步骤803中，在第一金属区域与第二金属区域之间施加偏压差。与步骤801中施加的第一偏压电位和第二偏压电位相比，该偏压差较小。偏压差大于隧穿耦合电压。通常，偏压差是几毫伏。选择偏压差使得当在第一金属区域与第二金属区域之间存在所选择的偏压差并且高频信号被施加到第一金属区域时，如果量子位处于第一状态，电子将在第一量子点与第二量子点之间来回隧穿，从而导致高电容状态。可替代地，如果量子位处于第二状态，隧穿效应将被大大抑制，从而导致低电容状态。
在步骤804中，使用连接到第一金属区域或第二金属区域的探头来测量通过LC谐振器电路的功率传输。如果量子位处于第一状态，则谐振频率将与高频信号的频率相匹配且功率传输将是高的。如果量子位处于第二状态，则功率传输将是低的。可使用连接到第一金属区域的探头来测量反射功率传输S11。可替代地，可以使用连接至第二金属区域的探头来测量前向功率传输S21。
在本示例中，使用向量网络分析器进行功率传输的测量。在替代示例中，可以使用高频电压源和功率传感器来测量功率传输。例如，功率传感器可以是二极管。
在替代性示例中，步骤802中的高频信号对应于量子位的第二状态的谐振频率。在这个示例中，如果该量子位处于第一状态，则电路的谐振频率将与高频信号的频率不匹配，并且功率传输将是低的。如果量子位处于第二状态，则功率传输将是高的。
图9是表示根据本发明的实施例的量子器件的电路图。器件用虚线区域A表示。第一金属区域在LC谐振器电路中提供具有第一电感的第一电感器L1。第二金属区域在LC谐振器电路中提供具有第二电感的第二电感器L2。第一电感器L1和第二电感器L2与双量子点串联，双量子点在LC谐振器电路中提供第一电容器C1。要注意的是，双量子点的电容根据量子位的状态而变化。
在电路图中还示出了片外检测电子器件。可以使用附加组件来设计电路以调谐电路的操作频率。第二电容器C2和第三电容器C3表示片外检测电子器件的寄生电容。第二电容器C2和第三电容器C3表示总寄生电容，并且在该示例中，第二电容器C2和第三电容器C3中每一个的电容为约200毫微微法拉。在替代示例中，第二电容器C2的电容可以不同于第三电容器C3的电容。
第四电容器C4和第五电容器C5表示解耦电容器。在该示例中，第四电容器C4和第五电容器C5中的每一个的电容为约0.25皮法拉。解耦电容器允许到器件的最大功率传输，这为量子位状态的测量提供最大灵敏度。第四电容器C4和第五电容器C5可用于对在谐振时通过电路的最大功率传输进行调谐。
该电路可以进一步包括第一偏置器(bias tee)和第二偏置器(未示出)，第一偏置器和第二偏置器可以用于抵消第一金属区域和第二金属区域的DC偏压，使得器件处于量子位操作点。偏置器中的每一个可以包括电阻大于1兆欧的大电阻器并且可以位于解耦电容器与装置之间。
图9中所示出的电路的谐振频率取决于第一电感器和第二电感器以及第一电容器、第二电容器、第三电容器、第四电容器和第五电容器。最大功率传输发生在电路的谐振频率处。图10A和10B示出了作为第一电容的两个值的频率的函数的前向功率传输S21。已经模拟了电路的响应。
图10A示出了第一电容10毫微微法拉处的的前向功率传输。使用这些输入值，电路的谐振频率预期约为5.15千兆赫。在第一电容的第二值5毫微微法拉处，电路的谐振频率预期约为7.20千兆赫，如图10B中所示。
图11A和11B示意性地示出了根据本发明的实施例的量子器件的平面图。每个器件包括电连接到外部电源的源极电极1002和漏极电极1003。器件可以包括高频复用器，以减少读出多个量子位的状态所需的高频源和检测器的数量。
所示出的器件架构示出了具有多个量子位晶胞(unit cell)1021-1024、1041-1043的一个纳米线1001。图11A和11B示意性地示出了高掺杂区域1004和未掺杂区域1005。图11A示出了四个量子位晶胞1021-1024；图11B示出了三个量子位晶胞1041-1043。作为参考，图4B和图6示出了具有单个量子位晶胞的类似器件。
在图11A中，纳米线是硅锗SiGe纳米线。在替代示例中，纳米线是砷化铟InAs纳米线。每个量子位晶胞1021-1024包括位于SiGe纳米线1001的相对侧上的两个金属区域1011-1018。纳米线1001的未掺杂区域1005在金属区域1011-1018下方延伸到纳米线1001的边缘，金属区域1011-1018通过薄介电层(未示出)与纳米线1001电分离。第一量子位晶胞1021包括第一金属区域1011和第二金属区域1012。第二量子位晶胞1022包括第三金属区域1013和第四金属区域1014。第三量子位晶胞1023包括第五金属区域1015和第六金属区域1016。第四量子位晶胞1024包括第七金属区域1017和第八金属区域1018。在替代示例中，器件包括另外的量子位晶胞、或更少的量子位晶胞。源极电极1002和漏极电极1003之间的间距可以根据量子位单位单元的数量来修改。每个金属区域1011-1018电连接至栅极电极(未示出)。金属区域1011至1018提供器件中唯一的电感器。没有外部电感器。
在这个示例中，量子位晶胞中的每一个具有基本相同的几何特性，并且因此具有相似的电子特性。例如，金属区域1011-1018中的每一个具有基本相同的长度，并且因此具有基本相同的电感。因此，每个量子位晶胞1021-1024的谐振频率将是相似的。可以通过对第一量子位晶胞1021中的量子位、第二量子位晶胞1022中的量子位、第三量子位晶胞1023中的量子位以及第四量子位晶胞1024中的量子位执行顺序测量来测量或推断每个量子位的状态。
此外，每对金属区域(即，第一金属区域1011和第二金属区域1012；第三金属区域1013和第四金属区域1014；第五金属区域1015和第六金属区域1016；以及第七金属区域1017和第八金属区域1018)之间的间距基本相同。由此可见，考虑到由器件缺陷引起的变化，可以在每个量子位晶胞1021-1024中诱导的双量子点量子位将具有相似的电子特性。器件缺陷可起因于例如材料缺陷或工艺不规则性。
量子位晶胞1021-1024沿着纳米线1001的纵向轴线分离。第三金属区域和第四金属区域沿着纳米线的纵向轴线与第一金属区域和第二金属区域横向分离。横向分离在相邻的金属区域中的每一个之间，使得不存在重叠。在该示例中，量子位晶胞之间的间距基本相同。例如，第一量子位晶胞1021中的第一金属区域1011和第二量子位晶胞1022中的第三金属区域1013之间的间距在10纳米至100纳米之间。
在替代示例中，相邻的量子位晶胞之间的间距可以是不同的。例如，第一金属区域1011和第三金属区域1013之间的间距可大于第三金属区域1013和第五金属区域1015之间的间距。然而，沿纳米线的金属区域的布置基本上是对称的，因此第一金属区域1011和第三金属区域1013之间的间距与第二金属区域1012和第四金属区域1014之间的间距相同，允许制造容差。
在图11B中，纳米线1001包含硅。第一量子位晶胞1041包括第一金属区域1031和第二金属区域1032；第二量子位晶胞1042包括第三金属区域1033和第四金属区域1034；第三量子位晶胞1043包括第五金属区域1035和第六金属区域1036。在替代示例中，器件包括另外的量子位晶胞、或更少的量子位晶胞。每个金属区域1031-1036电连接至栅极电极(未示出)。金属区域1031-1036是器件的LC谐振器电路中唯一的电感器。纳米线1001的未掺杂区域1005在金属区域1031-1036下方延伸到纳米线1001的边缘，金属区域1031-1036通过薄介电层(未示出)与纳米线1001电分离。
在该示例中，每个量子位晶胞1041至1043内的金属区域对之间的间距基本相同，并且沿着纳米线的两个边缘的相邻金属区域之间的间距基本相同，如关于图11A所描述的。然而，在图11B所示的器件中，由于金属区域1031-1036的不同延伸，每个量子位晶胞1041-1043具有不同的谐振频率。在该示例中，每对金属区域延伸了基本相同的距离。这有助于制造工艺且可以简化数据提取。在该示例中，第一金属区域1031和第二金属区域1032延伸最小。第三金属区域1033和第四金属区域1034的延伸略大于第一金属区域1031和第二金属区域1032的延伸。第五金属区域1031和第六金属区域1036延伸得最远。因此，第一金属区域1031和第二金属区域1032中的每一个的电感小于第三金属区域1033和第四金属区域1034中的每一个的电感，第五金属区域1035和第六金属区域1036中的每一个的电感最大。
在替代示例中，第二金属区域1032、第四金属区域1034和第六金属区域1036可以延伸基本相同的量，并且仅第一金属区域1031、第三金属区域1033和第五金属区域1035具有不同的延伸。在这个布置中，每个量子位晶胞的总电感仍然被修改。
在另外的示例中，仅第一金属区域1031、第三金属区域1033和第五金属区域1035在其对应的量子位晶胞1041、1042、1043中提供唯一的电感器。第二金属区域1032、第四金属区域1034和第六金属区域1036可以包括多晶硅并且是任何大小的；它们的大小不影响LC谐振器电路的电感。同样，第一金属区域1031、第三金属区域1033和第五金属区域1035可以延伸不同的距离，以实现LC谐振器电路之间的电感变化。
由于第一量子位晶胞、第二量子位晶胞和第三量子位晶胞1041至1043的不同的电感以及因此不同的谐振频率，可以使用频域多路复用来测量或推断每个量子位的状态。
图8描述了用于对具有单个量子位晶胞的器件进行量子位测量或读出的方法。对于具有多个量子位晶胞的器件，可以使用时域和/或频域多路复用来测量或推断每个量子位晶胞中的量子位的状态。
例如，可以使用时域复用方法来测量图11A中所示的器件中的每个量子位的状态。在该示例中，将高频信号施加到第一金属区域上并且随后在第二金属区域处测量或推断出第一量子位晶胞中的量子位的状态。然后，将高频信号施加到第三金属区域，并且在第四金属区域处测量或推断第二量子位晶胞中的量子位的状态。
对于图11B中所示的器件，可以使用频域多路复用方法来测量每个量子位的状态。在该示例中，可以同时测量或推断每个量子位的状态。
在替代示例中，可以采用时域和频域复用方法的组合。例如，器件可以包括一些具有相同尺寸的量子位晶胞和一些具有不同尺寸的量子位晶胞。所使用的器件和方法的具体实现方式将取决于期望的器件特性和诸如几何形状的任何实际限制。例如，对于具有二十个量子位晶胞的器件，可能不适合具有二十个不同的扩展，因为最小金属区域的电感可能低于期望值，并且最大金属区域的大小可能导致大的寄生电容和/或导致几何约束。
如将认识到的，公开了具有用于执行量子位测量或读出的LC谐振器电路的量子器件，使用该器件执行量子位测量或读出的方法以及组装该器件的方法。该器件中的LC谐振器电路包括电容器和电感器。电感器由包括具有高动态电感的材料的金属区域提供。金属区域还适合于诱导可以用于限制一个或更多个电子的量子点。可以使用两个邻近的金属区域诱导形成具有两种状态的量子位的双量子点。LC谐振器电路中的电容器由双量子点量子位提供，该双量子点量子位的电容根据量子位的状态而变化。LC谐振器电路的谐振频率取决于电容。通过LC谐振器电路的功率传输是频率相关的，并且在电路的谐振频率处最大。量子位的状态影响电容，电容反过来影响谐振频率。因此，在电路的谐振频率下的功率传输的测量可以用于推断量子位的状态。第一金属区域的双重功能(即，诱导量子点并在供LC谐振器中提供电感器)，连同使用具有高动态电感的材料形成第一金属区域，产生具有量子位读出能力的紧凑器件。

Claims (14)

1.一种具有用于执行量子位测量或读出的LC谐振器电路的量子器件，所述器件包括：
半导体层；
介电层，设置在所述半导体层上并且与所述半导体层形成功能界面；
第一金属区域，设置在所述介电层上；以及
第二金属区域，设置在所述介电层上并且与所述第一金属区域横向分离；
其中，所述第一金属区域和所述第二金属区域被布置为电连接，使得在所述功能界面处在所述第一金属区域和所述第二金属区域下方能够诱导形成具有第一状态和第二状态的量子位的双量子点；
其中，所述双量子点在所述LC谐振器电路中提供电容器，并且所述双量子点的电容取决于所述量子位的状态；
其中，所述第一金属区域在所述LC谐振器电路中提供电感器；以及
其中，所述LC谐振器电路的谐振频率取决于所述量子位的状态，使得可以测量或推断所述量子位的状态。
2.根据权利要求1所述的量子器件，其中，所述第一金属区域包括超导体。
3.根据前述权利要求中任一项所述的量子器件，还包括：
电源，被配置为以与所述LC谐振器电路的谐振频率相对应的频率供电；以及
探头，连接到所述第一金属区域和/或所述第二金属区域，并且被配置为测量通过所述LC谐振器电路的功率传输以推断所述量子位的状态。
4.根据前述权利要求中任一项所述的量子器件，其中，所述第一金属区域在所述LC谐振器电路中提供第一电感器，并且所述第二金属区域在所述LC谐振器电路中提供第二电感器。
5.根据前述权利要求中任一项所述的量子器件，还包括覆盖所述第一金属区域的掩蔽层。
6.根据前述权利要求中任一项所述的量子器件，其中，所述半导体层包括纳米线，其中，所述第一金属区域和所述第二金属区域被设置在所述纳米线的相对侧上，使得所述第一金属区域和所述第二金属区域中的每一个与所述纳米线的一个边缘部分地重叠，并且包括远离所述纳米线延伸的相应部分。
7.根据权利要求6所述的量子器件，还包括：
第三金属区域和第四金属区域，设置在所述介电层上；
其中，所述第三金属区和所述第四金属区设置在所述纳米线的相对侧上，使得所述第三金属区和所述第四金属区中的每一个与所述纳米线的一个边缘部分地重叠，并且包括远离所述纳米线延伸的相应部分；
其中，所述第三金属区域和所述第四金属区域沿着所述纳米线的纵向轴线与所述第一金属区域和所述第二金属区域横向分离；
其中，所述第一金属区域和所述第二金属区域被布置成电连接，使得在所述功能界面处在所述第一金属区域和所述第二金属区域下方能够诱导第一双量子点；以及
其中，所述第三金属区域和所述第四金属区域被布置为电连接，使得在所述功能界面处在所述第三金属区域和所述第四金属区域下方能够诱导第二双量子点。
8.根据权利要求7所述的量子器件，其中，所述第三金属区域和所述第四金属区域中的每一个的电感大于所述第一金属区域和所述第二金属区域中的每一个的电感。
9.根据权利要求1至5中任一项所述的量子器件，其中，所述半导体层包括纳米线，其中，所述第一金属区域和所述第二金属区域沿着所述纳米线的纵向轴线横向分离。
10.根据权利要求1至5中任一项所述的量子器件，其中，所述介电层包括薄区域和厚区域，其中，在所述半导体层与所述介电层的所述薄区域之间形成所述功能界面。
11.一种使用根据权利要求1至10中任一项所述的器件执行量子位测量或读出的方法，包括：
分别向第一金属区域和第二金属区域施加第一偏压电位和第二偏压电位以诱导双量子点，在功能界面处在所述第一金属区域和所述第二金属区域下方形成具有第一状态和第二状态的量子位，其中，所述第一偏压电位和所述第二偏压电位基本相同；
以选定频率向所述第一金属区域施加信号；
在所述第一金属区域与所述第二金属区域之间施加偏压差；以及
测量所述第一金属区域或所述第二金属区域处的功率传输，其中，该测量用于测量或推断所述量子位的状态。
12.根据权利要求11所述的方法，其中，所述选定频率是当所述双量子点的电容最大时所述电路的谐振频率。
13.根据权利要求11或12所述的方法，其中，在低于20开尔文的温度下执行所述方法。
14.一种组装根据权利要求1-10中任一项所述的量子器件的方法，包括：
在半导体层上设置介电层以形成功能界面；
在所述介电层上设置第一金属区域；以及
在所述介电层上设置第二金属区域，所述第二金属区域与所述第一金属区域横向分离；
其中，所述第一金属区域和所述第二金属区域被配置为电连接，使得在所述功能界面处在所述第一金属区域和所述第二金属区域下方能够诱导形成具有第一状态和第二状态的量子位的双量子点；
其中，所述双量子点在所述LC谐振器电路中提供电容器，并且所述双量子点的电容取决于所述量子位的状态；
其中，所述第一金属区域在所述LC谐振器电路中提供电感器；以及
其中，所述LC谐振器电路的谐振频率取决于所述量子位的状态，使得可以测量或推断所述量子位的状态。
CN202280020220.3A 2021-03-08 2022-03-04 具有嵌入式读出的紧凑硅量子位单元 Pending CN117280355A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21161175.1 2021-03-08
EP21161175.1A EP3958188B8 (en) 2021-03-08 2021-03-08 Compact silicon qubit cell with embedded readout
PCT/EP2022/055531 WO2022189284A1 (en) 2021-03-08 2022-03-04 Compact silicon qubit cell with embedded readout

Publications (1)

Publication Number Publication Date
CN117280355A true CN117280355A (zh) 2023-12-22

Family

ID=74859753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280020220.3A Pending CN117280355A (zh) 2021-03-08 2022-03-04 具有嵌入式读出的紧凑硅量子位单元

Country Status (8)

Country Link
US (1) US20240127098A1 (zh)
EP (1) EP3958188B8 (zh)
JP (1) JP2024509556A (zh)
KR (1) KR20230173660A (zh)
CN (1) CN117280355A (zh)
AU (1) AU2022233478A1 (zh)
TW (1) TW202248911A (zh)
WO (1) WO2022189284A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2531517A (en) * 2014-10-20 2016-04-27 Nokia Technologies Oy Method and apparatus for adiabatic quantum annealing
US11011693B2 (en) * 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus

Also Published As

Publication number Publication date
EP3958188B8 (en) 2023-07-19
TW202248911A (zh) 2022-12-16
AU2022233478A1 (en) 2023-10-19
WO2022189284A1 (en) 2022-09-15
EP3958188A1 (en) 2022-02-23
EP3958188B1 (en) 2023-06-07
KR20230173660A (ko) 2023-12-27
EP3958188C0 (en) 2023-06-07
JP2024509556A (ja) 2024-03-04
US20240127098A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US11561192B2 (en) Ultra-compact, passive, wireless sensor using quantum capacitance effect in graphene
EP3948697B1 (en) Gate voltage-tunable electron system integrated with superconducting resonator for quantum computing device
US10930836B2 (en) Reducing surface loss and stray coupling in quantum devices using dielectric thinning
EP4071676B1 (en) Hybrid kinetic inductance devices for superconducting quantum computing
EP2421043B1 (en) Quantum dot device
US20230138353A1 (en) Superconducting microwave filters and filter elements for quantum devices
CN114626533A (zh) 量子处理单元
EP3958188B1 (en) Compact silicon qubit cell with embedded readout
KR20230011271A (ko) 양자 처리 요소 및 시스템
Guo et al. Longitudinal and transverse frictional drag in graphene/LaAlO 3/SrTiO 3 heterostructures
US11908901B1 (en) Graphene varactor including ferroelectric material
Karg et al. Ballistic transport and high thermopower in one-dimensional InAs nanowires
US20240099161A1 (en) Josephson junction device and method of manufacturing the same
JP2001185559A (ja) 負性抵抗電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination