TW202248115A - 成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置 - Google Patents

成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置 Download PDF

Info

Publication number
TW202248115A
TW202248115A TW111120157A TW111120157A TW202248115A TW 202248115 A TW202248115 A TW 202248115A TW 111120157 A TW111120157 A TW 111120157A TW 111120157 A TW111120157 A TW 111120157A TW 202248115 A TW202248115 A TW 202248115A
Authority
TW
Taiwan
Prior art keywords
film
aforementioned
substrate
forming material
forming
Prior art date
Application number
TW111120157A
Other languages
English (en)
Other versions
TWI820730B (zh
Inventor
金種文
鄭在善
齊俊 陳
延昌峰
Original Assignee
南韓商秀博瑞殷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220063835A external-priority patent/KR20220162068A/ko
Application filed by 南韓商秀博瑞殷股份有限公司 filed Critical 南韓商秀博瑞殷股份有限公司
Publication of TW202248115A publication Critical patent/TW202248115A/zh
Application granted granted Critical
Publication of TWI820730B publication Critical patent/TWI820730B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G27/00—Compounds of hafnium
    • C01G27/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G25/00—Compounds of zirconium
    • C01G25/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明關於一種成膜材料、成膜組合物、使用它們的成膜方法以及由此製造的半導體裝置，根據本發明，具有降低生長率，從而即便在結構複雜的基板上形成薄膜，也能夠提供共形的薄膜，並且提供減少薄膜中的雜質並大幅提高薄膜的密度以大幅減少在先前技術的高溫製程中因下部電極的氧化而產生的洩漏電流的成膜材料、成膜組合物、使用它們的成膜方法以及由此製造的半導體裝置的效果。

Description

成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置
本發明關於一種成膜材料、成膜組合物、使用它們的成膜方法以及由此製造的半導體裝置，具體在藉由成膜組合物中包含的成膜材料來控制薄膜形成速度的同時，誘導與基板上不希望殘留的組分的配體交換，從而以自下而上方式製造高純度的共形且緻密（conformal and denser）的薄膜，並且改善藉由與基板的化學反應而形成的膜質以改善結晶度，減小薄膜中的雜質濃度以減少產生洩漏電流，以及利用該成膜材料的成膜方法及由此製造的半導體基板。
近期，在半導體技術領域，藉由半導體裝置的小型化來追求更高的技術，正在對適當的材料和製程技術進行活躍的研究。尤其是，正在對作為在半導體製程中用於動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）的電容器（Capacitor）中所使用的高介電（high-k）材料的TiO 2、ZrO 2、HfO 2、Al 2O 3等氧化物薄膜製造製程進行大量的研究。
在半導體製造中，作為金屬氧化物薄膜製造製程，常用有機金屬化學氣相沉積法（Metal-organic Chemical Vapor Deposition；MOCVD）和原子層沉積法（atomic layer deposition；ALD），並且在藉由化學氣相沉積法和原子層沉積來形成金屬氧化物薄膜時，顯現出了多種局限性。首先，半導體裝置的小型化和高溫製程導致的下部電極氧化會引發洩漏電流，並且在經限定的溫度下，薄膜的結晶度低，因此，靜電容量受限。
用於DRAM的電容器需要高電容量以及10 -7A/cm 2以下的洩漏電流，尤其是，洩漏電流對滿足持續減小的DRAM單元的嚴格的要求事項並且提供薄膜的介電膜相當於主要的變數（W.Jeon, Journal of Materials Research 35(7), 1 (2019)以及J.Lee, D.Park, S.Yew, S. Shin, J. Noh, H. Kim, B. Choi, IEEE Electron Device Letters 38 (11) (2017)）。
尼尼斯特（Niinisto）等報告了當在500℃下對使用CpHf(NMe 2) 3和臭氧在250℃～400℃條件下藉由HfO 2的ALD來形成的厚度為8.6nm的非晶薄膜和單斜晶（monoclinic）薄膜進行後（post）退火時，在1V下的洩漏電流強度為1×10 -7A/cm 2（J. Niinisto, M. Mantymaki, K. Kukli, L. Costelle, E. Puukilainen, M. Ritala, M. Leskela, Journal of Crystal Growth, 312, 245 (2010)）。
然而，據悉，在ZrO 2及HfO 2等中，諸如陷阱輔助隧穿（TAT）或蒲爾-弗朗克（P-F；Poole-Frenkel）發射等體相（bulk）關聯洩露傳導機制處於支配地位，而非表面關聯洩漏電流傳導（W.Y. Choi, G.Yoon, W.Y.Chung, Y.Cho, S. SHin and K.H.Ahn, Micromachines 10, 256 (2019)），尤其是，載流子傳導機制較大地受諸如晶系、內部雜質（缺氧等）、在沉積製程中侵入薄膜的外部雜質等介電膜缺陷的體相特性左右。
因此，與使用高介電的其他的介電材料或具有其他的功函數的金屬電極相比，減少體相ZrO 2及HfO 2中的這種缺陷來源的技術更為有效。
本發明的薄膜旨在藉由同時提供封端劑和配體交換反應劑的成膜材料來誘導與基板上不希望殘留的組分的配體交換，並且在改善膜質（film quality）和膜共形特性（film conformality）的同時降低洩漏電流，在250℃的低溫下也確保半導體裝置的可靠性。
[技術問題]
本發明的目的在於，即便在結構複雜的基板上形成薄膜，也能夠在降低生長率以提供共形的薄膜的同時，減少薄膜中的雜質，並大幅提高薄膜的密度以降低洩漏電流。
另外，本發明的目的在於，在低溫條件下提供具有高介電常數（high-k）的薄膜的膜質，從而確保半導體裝置的可靠性。 [技術方案]
為了達成上述目的，本發明提供一種成膜材料，其包含封端劑和配體交換反應劑。 前述封端劑可以是在成膜製程中由成膜材料形成的碳原子數為2～15的不飽和烴。
前述配體交換反應劑可以是在成膜製程中由成膜材料形成並與無機前體的配體進行交換反應的鹵化氫或鹵素氣體。
前述成膜材料可以是由化學式1表示的支鏈型化合物、環狀化合物或芳族化合物。 [化學式1] A nB mX oY iZ j其中，前述A為碳或矽，前述B為氫或碳原子數為1～3的烷基，前述X為氟（F）、氯（Cl）、溴（Br）以及碘（I）中的一種以上，前述Y和Z獨立地為選自氧、氮、硫以及氟中的一種以上且彼此不同，前述n為1～15的整數，前述o為1以上的整數，m為0～2n+1，前述i和j為0～3的整數。
另外，本發明提供一種自下而上（bottom up）薄膜組合物，其包含脈衝（pulse）前體。
前述脈衝前體可以是包含上述成膜材料（以下，稱為“有機前體”）及無機前體的混合前體。
前述無機前體可包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上。
前述無機前體可以是選自由化學式2a表示的化合物、由化學式2b表示的化合物以及由化學式2c表示的化合物中的一種以上的薄膜殘留前體。 [化學式2a]
Figure 02_image001
其中，前述M 1為Zr、Hf、Si、Ge或Ti，前述X 1、X 2、X 3獨立地為-NR 1R 2或-OR 3，前述R 1～R 3獨立地為碳原子數為1～6的烷基，前述n為1或2。 [化學式2b]
Figure 02_image003
其中，前述M 2為Zr、Hf、Si、Ge或Ti，R 1獨立地為氫、碳原子數為1～4的烷基，前述n為0～5的整數，X' 1、X' 2以及X' 3獨立地為-NR' 1R' 2或-OR' 3，前述R' 1～R' 3獨立地為碳原子數為1～6的烷基。 [化學式2c]
Figure 02_image005
其中，前述M 1為Zr、Hf、Si、Ge或Ti，X 11和X 12彼此獨立地為選自烷基或-NR 3R 4以及-OR 5中的任一種，前述R 1～R 5各自獨立地為碳原子數為1～6的烷基，前述n 1和n 2各自獨立地為0～5的整數。
前述無機前體與前述成膜材料的重量比可以是1∶99～99∶1。
前述組合物可包含反應氣體脈衝。
前述反應氣體脈衝可以是氧化劑脈衝、氮化劑脈衝或還原劑脈衝。
前述成膜組合物可以用於自下而上成膜或選擇性區域成膜。
另外，本發明提供一種成膜方法，其包括以下步驟： 向腔室內注入上述成膜材料並沉積於所裝載（loading）的基板上； 向前述基板上注入無機前體以進行沉積；以及 向前述基板上注入反應氣體脈衝以進行沉積，其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上的物質。
另外，本發明提供一種成膜方法，其包括以下步驟： 向腔室內注入無機前體並沉積於所裝載（loading）的基板上； 向前述基板上注入上述成膜材料以進行沉積；以及 向前述基板上注入反應氣體脈衝以進行沉積， 其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上的物質。
另外，本發明提供一種成膜方法，其包括以下步驟： 向腔室內注入上述成膜材料以及無機前體並沉積於所裝載（loading）的基板上；以及 向前述基板上注入反應氣體脈衝以進行沉積， 其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上的物質。
前述成膜方法可包括以下步驟：使由前述成膜材料形成的封端劑及配體交換反應劑沉積於基板上；以及前述配體交換反應劑對前述無機前體的配體進行交換反應。
前述無機前體可以殘留在基板上，而前述成膜材料可以不殘留在基板上。
前述基板的縱橫比（aspect ratio）可以是10∶1以上。
可以以脈衝相提供前述成膜材料和前述無機前體。
前述成膜方法可在200℃～800℃下實施。
前述反應氣體脈衝可使用氧化劑、還原劑或氮化劑的脈衝。
前述成膜方法可藉由原子層沉積法、化學氣相沉積法、電漿原子層沉積法或電漿化學氣相沉積法實施。
前述成膜方法可以是自下而上（bottom up）成膜。
前述成膜方法能夠使用金屬氧化物薄膜、金屬氮化物薄膜、金屬薄膜或它們中的兩種以上薄膜來形成具有選擇性區域的薄膜。
另外，本發明提供一種自下而上薄膜形成方法，其包括以下步驟：向腔室內注入脈衝（pulse）前體的自下而上（bottom up）薄膜組合物，以將前述無機前體自下而上地沉積於在前述腔室內所裝載的基板的表面，其中，前述脈衝（pulse）前體包含上述成膜材料和前述前體。
將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上注入前述成膜材料脈衝並進行吹掃；以及向基板上注入反應氣體脈衝並進行吹掃。
將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上注入前述無機前體脈衝並進行吹掃；向基板上注入前述成膜材料脈衝並進行吹掃；以及向基板上注入反應氣體脈衝並進行吹掃。
將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上注入前述成膜材料脈衝並進行吹掃；向基板上注入反應氣體脈衝並進行吹掃；以及向前述基板上注入前述成膜材料脈衝並進行吹掃。
將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上同時注入前述無機前體和前述有機前體並進行吹掃；以及向基板上注入反應氣體脈衝並進行吹掃。
前述基板的縱橫比（aspect ratio）可以是10∶1以上。
可以以脈衝相提供前述成膜材料和前述無機前體。
前述成膜方法可在200℃～800℃下實施。
前述反應氣體脈衝可使用氧化劑、還原劑或氮化劑的脈衝。
前述無機前體可以殘留在基板上，而前述成膜材料可以不殘留在基板上。
前述自下而上薄膜形成方法可藉由原子層沉積法、化學氣相沉積法、電漿原子層沉積法或電漿化學氣相沉積法實施。
前述自下而上薄膜形成方法能夠使用金屬氧化物薄膜、金屬氮化物薄膜、金屬薄膜、非金屬氧化物薄膜、非金屬氮化物薄膜、其他的介電性薄膜或它們中的兩種以上薄膜來形成具有選擇性區域的薄膜。此時，非金屬是指本領域公知的除了金屬以外的材料，作為一例，可以是矽等。
另外，本發明提供一種半導體基板，其藉由上述成膜方法製造。
前述半導體基板可以是低電阻金屬柵極互連（low resistive metal gate interconnects）、高縱橫比3D金屬-絕緣體-金屬（MIM）電容器（high aspect ratio 3D metal-insulator-metal capacitor）、DRAM溝道電容器（DRAM trench capacitor）、3D全環繞柵極（GAA；Gate-All-Around）或3D NAND。
另外，本發明提供一種半導體裝置，其包括上述半導體基板。 [有益效果]
根據本發明，具有提供在成膜製程過程中同時提供封端劑和配體交換反應劑的成膜材料的效果。
根據本發明，具有提供藉由前述成膜材料來誘導與基板上不希望殘留的組分的配體交換，並且即便在結構複雜的基板上形成薄膜，也能夠提供共形的薄膜的成膜組合物的效果。
根據本發明，具有提供更加有效地去除成膜過程中生成的製程副產物和不希望殘留的組分，並且降低沉積速度以適當地降低成膜率並改善薄膜的結晶度從而改善薄膜的質量的成膜組合物的效果。
根據本發明，具有提供自下而上薄膜組合物的效果，該組合物即便在結構複雜的基板上形成薄膜，也能夠以自下而上方式提供共形的薄膜。
根據本發明，具有提供在形成自下而上薄膜時，更有效地去除製程副產物，並且降低沉積速度以適當地降低薄膜生長率並改善薄膜的結晶度從而改善薄膜的質量的薄膜組合物的效果。
根據本發明，具有能夠提供減少薄膜中的雜質並大幅提高薄膜的密度以減少在先前技術的高溫製程中因下部電極的氧化而產生的洩漏電流的成膜組合物，進而提供使用它們的成膜方法及由此製造的半導體裝置的效果。
以下，對本發明的成膜組合物、自下而上薄膜組合物、使用它們的成膜方法、由此製造的半導體基板和半導體裝置進行詳細說明。
除非另作特別定義，否則本發明中使用的術語“封端劑”就指代以與無機前體競爭的方式吸附於基板上以起到控製成膜速度或阻礙無機前體的緻密的吸附的作用的添加劑。具體例可在圖4中的（b）中進行確認。圖4是對由成膜材料在成膜製程過程中生成的封端劑和配體交換反應劑沉積於基板上之後吸附無機前體的第一製程進行概略說明的流程圖。如圖4的（b）所示，在（a）中向基板上注入的成膜材料分為封端劑和配體交換反應劑並分別弱吸附於基板上，從而減少在之後的（c）中提供的無機前體吸附的位置。
除非另作特別定義，否則本發明中使用的術語“配體交換反應劑”就指代與無機前體的配體進行交換反應的添加劑。具體例可在圖5中的（a）及圖5中的（b）中進行確認。圖5是對在前述圖4中的在封端劑和配體交換反應劑沉積於基板上之後吸附無機前體的第一製程的產物中，作為無機前體的配體的二烷基胺和Cp分別被配體交換反應劑交換配體並藉由反應氣體來生成金屬氧化膜的製程進行概略說明的流程圖。
如圖5所示，在上述封端劑和配體交換反應劑沉積於基板上之後吸附無機前體的第一製程的產物（相當於圖4中的（d）或圖5中的（a））中，與作為無機前體的配體的二烷基胺進行交換反應（相當於圖5中的（a））以及與作為無機前體的另一種配體的Cp進行交換反應（相當於圖5中的（b））並在該位置殘留鹵素，之後與所注入的反應氣體進行反應並生成金屬氧化膜。
除非另作特別定義，否則本發明中使用的術語“自下而上”就指代在具有溝道結構的基板上從下部開始生長，其中，作為一例，具有溝道結構的基板可以是指縱橫比（aspect ratio）為10∶1以上或20∶1以上。
除非另作特別定義，否則前述縱橫比（aspect ratio）就指代前述溝道結構的長度/直徑（L/D）之比，其中，長度和直徑分別定義本技術領域中常規指代的部分。
本發明的發明人確認了當利用包含無機前體和成膜材料的成膜組合物在裝載於腔室的內部的基板的表面進行成膜時，即便在低至250℃的溫度下使用，也能夠使沉積之後形成的薄膜的上下部生長率大幅降低，最終使在具有高縱橫比的溝道結構上的共形特性得到大幅的改善。另外，出乎意料地確認了碳和碘的殘留量降低並且薄膜的密度及雜質等大幅改善的結果，並基於此進一步進行研究，從而完成了本發明。
作為一實施例，前述成膜方法可包括以下步驟：將無機前體和成膜材料分別或同時汽化並吸附於裝載於腔室內的基板的表面；利用吹掃氣體對前述腔室的內部進行吹掃；向前述腔室的內部供給反應氣體；以及利用吹掃氣體對前述腔室的內部進行吹掃，此時，其優點在於，適當地降低成膜率，並且即便在進行成膜時沉積溫度降低，也能夠改善薄膜的密度、結晶度、共形特性以及介電特性，並且有效地降低洩漏電流，從而大幅改善膜質。
作為一較佳實施例，前述成膜方法可包括以下步驟：向腔室內注入包含脈衝（pulse）前體的自下而上（bottom up）薄膜組合物並沉積於所裝載（loading）的基板的表面，且前述脈衝前體包含無機前體和有機前體，並且在向基板上同時注入前述無機前體和前述有機前體之後，注入反應氣體脈衝以進行沉積，此時，其優點在於，適當地降低薄膜生長率，並且即便在形成薄膜時沉積溫度降低，也能夠改善自下而上薄膜的密度、結晶度、共形特性以及介電特性，並有效地降低洩漏電流，從而大幅改善膜質。
作為另一較佳實施例，前述成膜方法可包括以下步驟：向腔室內注入成膜材料並沉積於所裝載（loading）的基板上；向前述基板上注入無機前體以進行沉積；以及向前述基板上注入反應氣體脈衝以進行沉積，此時，其優點在於，適當地降低成膜率，並且即便在進行成膜時沉積溫度降低，也能夠改善薄膜的密度、結晶度、共形特性以及介電特性，並且有效地降低洩漏電流，從而大幅改善膜質。
作為另一較佳實施例，前述成膜方法可包括以下步驟：向腔室內注入無機前體並沉積於所裝載（loading）的基板上；向前述基板上注入成膜材料以進行沉積；以及向前述基板上注入反應氣體脈衝以進行沉積，此時，其優點在於，適當地降低成膜率，並且即便在進行成膜時沉積溫度降低，也能夠改善薄膜的密度、結晶度、共形特性以及介電特性，並且有效地降低洩漏電流，從而大幅改善膜質。
作為另一較佳實施例，前述成膜方法可包括以下步驟：向腔室內注入成膜材料以及無機前體並沉積於所裝載（loading）的基板的表面；以及向前述基板上注入反應氣體脈衝以進行沉積，此時，其優點在於，適當地降低成膜率，並且即便在進行成膜時沉積溫度降低，也能夠改善薄膜的密度、結晶度、共形特性以及介電特性，並且有效地降低洩漏電流，從而大幅改善膜質。
作為另一較佳實施例，前述成膜方法可包括以下步驟：向基板上注入成膜材料以進行吹掃；向前述基板上注入無機前體以進行吹掃；向前述基板上注入反應氣體脈衝以進行吹掃並沉積前述無機前體；以及向前述基板上注入前述成膜材料以進行吹掃，此時，其優點在於，適當地降低成膜率，並且即便在進行成膜時沉積溫度降低，也能夠改善薄膜的密度、結晶度、共形特性以及介電特性，並且有效地降低洩漏電流，從而大幅改善膜質。
藉由前述成膜方法製造的薄膜可以是自下而上薄膜，在這種薄膜中，前述無機前體殘留並沉積而形成薄膜，但是成膜材料不殘留。
較佳地，前述無機前體、成膜材料、反應氣體、用於吹掃的氣體可藉由VFC方式、DLI方式或LDS方式獨立地輸送到前述腔室內，更加較佳地，藉由LDS方式輸送到前述腔室內。
前述腔室可以是CVD腔室或ALD腔室，但不限於此。
在本發明的一實施例中，前述成膜材料可包含封端劑和配體交換反應劑。
如圖4中的（b）所示，前述封端劑（blocking agent）可以是在成膜製程中由成膜材料形成的碳原子數為2～15的不飽和烴，並且具有三級結構的碳原子數為2～15的不飽和烴能夠使阻止無機前體吸附於基板的封端效果最大化，因此較佳。
如圖5中的（a）和（b）所示，前述配體交換反應劑可以是在成膜製程中由成膜材料形成並與無機前體的配體進行交換反應的鹵化氫或鹵素氣體，並且鹵化氫能夠同時使阻止無機前體吸附於基板的封端效果和與以相鄰的方式吸附的無機前體的配體進行交換反應的效果最大化，因此較佳。
此時，鹵素可使用F、Cl、Br或I，考慮到後續與反應氣體的反應性等，較佳地使用I或Br。
本發明中使用的成膜材料是指與後述的無機前體沒有實質性的反應性並且不會殘留於薄膜中的材料，作為一例，是由化學式1表示的支鏈型化合物、環狀化合物或芳族化合物，此時，其優點在於，作為不會殘留於薄膜的前體，良好地實現本發明的目標效果，並且提供高介電常數。 [化學式1] A nB mX oY iZ j其中，前述A為碳或矽，前述B為氫或碳原子數為1～3的烷基，前述X為氟（F）、氯（Cl）、溴（Br）以及碘（I）中的一種以上，前述Y和Z獨立地為選自氧、氮、硫以及氟中的一種以上且彼此不同，前述n為1～15的整數，前述o為1以上的整數，m為0～2n+1，前述i和j為0～3的整數。
除非另作特別定義，否則本發明中使用的術語“不殘留”就指代利用XPS分析組分測得C元素小於0.1原子%（atom%）、N元素小於0.1原子%（atom%）。
較佳地，前述成膜材料可以是純度為99.9%以上的化合物、純度為99.95%以上的化合物或純度為99.99%以上的化合物，作為參考，當使用純度小於99%的化合物時，會形成雜質，因此應儘量使用99%以上的材料。
作為由前述成膜材料形成的封端劑和配體交換反應劑的例，當成膜材料為叔丁基碘時，前述封端劑可以是2-甲基丙烯，前述配體交換反應劑可以是碘化氫。
前述成膜材料可使用蒸氣流量控制器（Vapor Flow Controller；VFC）及/或液體輸送系統（Liquid Delivery System；LDS）以脈衝（pulse）相供給，此時，脈衝相只要是本領域中使用的脈衝狀態即可。
在本發明的一實施例中，前述成膜組合物同時可包含前述成膜材料和無機前體。
在本發明的一實施例中，前述成膜組合物可以是自下而上薄膜組合物。
在本發明的一實施例中，前述自下而上薄膜組合物可包含脈衝（pulse）前體。
在本發明中，脈衝（pulse）前體是指可使用蒸氣流量控制器（Vapor Flow Controller；VFC）及/或液體輸送系統（Liquid Delivery System；LDS）以脈衝相供給的前體，此時，脈衝相只要是本領域中常用的脈衝狀態即可。
作為一例，前述脈衝前體可以是包含無機前體和有機前體的混合前體。
本發明中使用的無機前體是指殘留於薄膜並有助於改善傳導性的材料，作為一例，可以是由化學式2表示的材料。此時，其優點在於，良好地實現本發明的目標效果，並且具有高介電常數。 [化學式2] M xL y其中，前述x為1～3的整數，前述M可選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中，前述y為1～6的整數，前述L為由分別獨立地選自H、C、N、O、F、P、S、Cl、Br或I或H、C、N、O、F、P、S、Cl以及Br中的兩種以上的組合組成的配體。
作為較佳實施例，前述無機前體為選自由化學式2a表示的化合物、由化學式2b表示的化合物以及由化學式2c表示的化合物中的一種以上的薄膜殘留前體，此時，在熱穩定性和反應性方面較佳。 [化學式2a]
Figure 02_image001
其中，前述M 1為Zr、Hf、Si、Ge或Ti，前述X 1、X 2、X 3獨立地為-NR 1R 2或-OR 3，前述R 1～R 3獨立地為碳原子數為1～6的烷基，前述n為1或2。 [化學式2b]
Figure 02_image003
其中，前述M 2為Zr、Hf、Si、Ge或Ti，R 1獨立地為氫、碳原子數為1～4的烷基，前述n為0～5的整數，X' 1、X' 2以及X' 3獨立地為-NR' 1R' 2或-OR' 3，前述R' 1～R' 3獨立地為碳原子數為1～6的烷基。 [化學式2c]
Figure 02_image005
其中，前述M 1為Zr、Hf、Si、Ge或Ti，X 11和X 12彼此獨立地為選自烷基或-NR 3R 4以及-OR 5中的任一種，前述R 1～R 5各自獨立地為碳原子數為1～6的烷基，前述n 1和n 2各自獨立地為0～5的整數。
前述無機前體與前述成膜材料的重量比可以是1∶99～99∶1，可以是1∶90～90∶1，可以是1∶85～85∶1，或可以是1∶80～80∶1。
前述組合物包含反應氣體，並且前述反應氣體可以是選自氧化劑、氮化劑以及還原劑中的一種以上。
前述氧化劑、氮化劑、還原劑可以是本技術領域中常用的物質，作為一例，氧化劑可以是O 3、O 2或它們的混合物，氮化劑可以是NH 3、N 2H 2、N 2或它們的混合物，還原劑可以是H 2等，但不限於此。
本發明的成膜方法包括使用成膜材料在基板上沉積無機前體的步驟。
作為一例，在本發明的成膜方法中，在前述基板上沉積前述無機前體的步驟可包括以下步驟：由成膜材料形成的封端劑和配體交換反應劑沉積於基板上；以及前述配體交換反應劑與前述無機前體的配體進行交換反應以在基板上沉積無機前體。
作為較佳例，在本發明的成膜方法中，在前述基板上沉積前述無機前體的步驟可包括以下步驟：由成膜材料形成的封端劑和配體交換反應劑沉積於基板上；前述配體交換反應劑與前述無機前體的配體進行交換反應；以及向前述基板上注入反應氣體的脈衝以沉積無機前體。
此時，前述無機前體可在注入成膜材料之後投入，或在注入成膜材料之前投入，或在注入成膜材料的同時投入。
作為較佳例，在本發明的自下而上成膜方法中，將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上注入前述成膜材料脈衝並進行吹掃；向基板上注入前述無機前體脈衝並進行吹掃；以及向基板上注入反應氣體脈衝並進行吹掃。
此時，當前述無機前體在注入成膜材料之後被投入時，可根據示於圖4及圖5中的流程來進行封端反應和配體交換反應。
作為另一較佳例，在本發明的自下而上成膜方法中，將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上注入前述無機前體脈衝並進行吹掃；向基板上注入前述成膜材料脈衝並進行吹掃；以及向基板上注入反應氣體脈衝並進行吹掃。
另外，作為另一較佳例，在本發明的自下而上成膜方法中，將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上注入前述成膜材料脈衝並進行吹掃；向基板上注入前述無機前體脈衝並進行吹掃；向基板上注入反應氣體脈衝並進行吹掃；以及向前述基板上注入成膜材料脈衝並進行吹掃。
進一步地，作為另一較佳例，在本發明的自下而上成膜方法中，將前述無機前體自下而上地沉積於前述基板上的步驟可包括以下步驟：向基板上同時注入前述無機前體脈衝和前述成膜材料脈衝並進行吹掃；以及向基板上注入反應氣體脈衝並進行吹掃。
前述基板可以是指縱橫比（aspect ratio）為10∶1以上或20∶1以上的溝道結構的基板。
作為一例，前述成膜方法的沉積溫度為200℃～800℃，作為具體例，為200℃～600℃，較佳為250℃～450℃，作為具體例，為250℃～420℃、250℃～320℃、380℃～420℃或400℃～450℃，在該範圍內具有大幅改善薄膜質量及台階覆蓋性等的優點。
作為一例，在前述成膜方法中，可使用還原劑、氮化劑或氧化劑作為反應氣體，並且可根據需要，對一部分選擇區域和其他的區域分別應用不同的反應氣體。
作為一例，前述成膜方法可藉由原子層沉積法或化學氣相沉積法實施，也可根據需要，藉由電漿原子層沉積法或電漿化學氣相沉積法實施。
作為一例，前述成膜方法能夠使用金屬氧化物薄膜、金屬氮化物薄膜、金屬薄膜、非金屬氧化物薄膜、非金屬氮化物薄膜、其他的介電性薄膜或它們中的兩種以上薄膜來形成具有選擇性區域的薄膜。
根據本發明的一實施例，可提供藉由上述成膜方法製造的薄膜。
前述薄膜可用作防擴散膜（barrier）、蝕刻停止膜（etch stop）、電荷陷阱（charge trap）、選擇性區域沉積膜（selective area deposition）、自下而上薄膜等。
根據本發明的一實施例，可提供藉由上述成膜方法製造的半導體基板。
前述半導體基板可以是低電阻金屬柵極互連（low resistive metal gate interconnects）、高縱橫比3D金屬-絕緣體-金屬（MIM）電容器（high aspect ratio 3D metal-insulator-metal capacitor）、DRAM溝道電容器（DRAM trench capacitor）、3D全環繞柵極（GAA；Gate-All-Around）或3D NAND。
進一步地，根據本發明的另一實施例，可提供一種半導體裝置，其包括上述半導體基板。
作為一例，包括本發明的薄膜的電容器可被層疊為兩層至三層以上，此時，構成各層的無機前體可以是不同的種類，也可根據需要，使用相同的種類。
作為一例，可形成在半導體基板的上部依次地形成有下部電極、介電膜、第二電極的電容器。
此時，下部電極可以是DRAM元件或其他的元件的儲存電極或去耦電容器的電極。
作為一例，前述下部電極可被製造成能夠確保大表面積的圓筒形或柱形等，並且可由導電層或金屬層形成。
前述介電膜可以是金屬氧化膜，當使用本發明的成膜組合物進行沉積時，其優點在於，即便形成於具有下部台階或拓撲（topology）的下部電極上，也能夠具有均勻的厚度和適當的黏性。
形成於前述介電膜的上部的上部電極可由與下部電極相同的導電層或金屬層構成。
以下，提出較佳實施例及圖式以幫助理解本發明，然而以下實施例及圖式僅為本發明的示例，本領域技術人員清楚能夠在本發明的範疇及技術思想範圍內進行多種變更及修改，並且這些變形及修改當然屬於所附的發明申請專利範圍。 [實施例]
實施例1
使用示於圖1的左圖中的薄膜製造週期，在具有縱橫比為22.6∶1（長度：直徑）的溝道結構的SiO 2基板上層疊HfO 2自下而上薄膜。
圖1的左圖對應於在投入本發明的自下而上薄膜組合物中的成膜材料脈衝之後投入無機前體脈衝的實驗，因此，稱為第一製程。
具體地，包括如下週期：在注入3秒的成膜材料脈衝之後進行6秒的吹掃，在注入3秒的無機前體脈衝之後進行6秒的吹掃，然後在注入3秒的反應氣體脈衝之後進行6秒的吹掃。
上述HfO 2自下而上薄膜在具備噴淋頭（shower head）的12英寸（inch）的ALD系統中實施了沉積製程。
前述無機前體準備了作為由化學式3-1表示的化合物的CpHf。前述CpHf從西格瑪（Sigma）公司購入，未經提純直接使用。 [化學式3-1]
Figure 02_image010
前述成膜材料準備了作為由化學式3-2表示的化合物的TBI。前述TBI由申請人合成並提純為99.9%的純度後使用。 [化學式3-2]
Figure 02_image012
將所準備的成膜材料裝入罐中，並在常溫下利用液體質量流量控制器（Liquid Mass Flow Controller；LMFC）以0.01g/min的流速供給到被加熱為90℃的汽化器中。將所準備的CpHf裝入另一個罐中，並以0.1g/min的流速供給到被加熱為170℃的另一個汽化器中。
在向裝載有基板的沉積腔室中投入3秒的經汽化器汽化為蒸汽相的成膜材料之後，以300sccm供給6秒的氬氣以進行氬氣吹掃，其中，前述基板為在Si晶圓上生長100nm的SiO 2之後再生長厚度為20nm的TiN而成。將待形成金屬氧化膜的基板加熱為320℃，此時，將反應腔室內的壓力控制為0.74Torr。
下一步，在向沉積腔室中投入3秒的經汽化器汽化為蒸汽相的CpHf之後，以300sccm供給6秒的氬氣以進行氬氣吹掃。將待形成金屬氧化膜的基板加熱為320℃，此時，將反應腔室內控制為0.74Torr。
接下來，在向前述反應腔室中以1000sccm投入3秒的臭氧作為反應性氣體之後，進行了6秒的氬氣吹掃。將待形成金屬氧化膜的基板加熱為320℃，此時，將反應腔室內控制為0.74Torr。
將這種製程重複100次，從而形成了作為自限性原子層的HfO 2薄膜。
實施例2
除了在實施例1中將基板的加熱溫度調整為300℃以外，以與實施例1相同的方法形成了HfO 2薄膜。
實施例3
除了在實施例1中將基板的加熱溫度調整為250℃以外，以與實施例1相同的方法形成了HfO 2薄膜。
實施例4
除了在實施例1中將無機前體替換為作為由化學式3-3表示的化合物的四雙(乙基甲基氨)鉿（Tetrakis(ethylmethylamino) Hafniumb；TEMAHf）以外，以與實施例1相同的方法形成了作為自限性原子層的HfO 2薄膜。 [化學式3-3]
Figure 02_image014
實施例5
除了在實施例1中將成膜材料替換為作為由化學式3-4表示的化合物的TBB以外，以與實施例1相同的方法形成了作為自限性原子層的HfO 2薄膜。前述TBB由申請人合成並提純為99.9%的純度後使用。 [化學式3-4]
Figure 02_image016
實施例6
除了在實施例1中將所使用的示於圖1的左圖中的薄膜製造週期替換為示於圖1的右圖中的薄膜製造週期以外，重複了與實施例1相同的製程。
具體地，使用示於圖1的右圖中的成膜週期，在具有縱橫比為22.6∶1（長度∶直徑）的溝道結構的SiO 2基板上層疊HfO 2自下而上薄膜。
圖1的右圖對應於在投入本發明的無機前體脈衝之後投入成膜材料脈衝的實驗，因此，稱為第二製程。
具體地，包括如下週期：在注入3秒的無機前體脈衝之後進行6秒的吹掃，在注入3秒的成膜材料脈衝之後進行6秒的吹掃，然後在注入3秒的反應氣體脈衝之後進行6秒的吹掃。將待形成金屬氧化膜的基板加熱為320℃，此時，將反應腔室內控制為0.74Torr。
實施例7
除了在實施例6中將基板的加熱溫度調整為300℃以外，以與實施例6相同的方法形成了作為自限性原子層的HfO 2薄膜。
實施例8
除了在實施例6中將基板的加熱溫度調整為250℃以外，以與實施例6相同的方法形成了作為自限性原子層的HfO 2薄膜。
實施例9
除了在實施例1中將無機前體替換為作為由化學式3-5表示的化合物的CpZr，並且以0.1g/min的流速投入成膜材料，並將基板的加熱溫度調整為320℃以外，以與實施例1相同的方法形成了作為自限性原子層的ZrO 2薄膜。 [化學式3-5]
Figure 02_image018
實施例10
除了在實施例9中將基板的加熱溫度調整為300℃以外，以與實施例9相同的方法形成了作為自限性原子層的ZrO 2薄膜。
實施例11
除了在實施例9中將基板的加熱溫度調整為250℃以外，以與實施例9相同的方法形成了作為自限性原子層的ZrO 2薄膜。
實施例12
除了在實施例6中將無機前體替換為作為由化學式3-5表示的化合物的CpZr，並且以0.1g/min的流速投入成膜材料，並將基板的加熱溫度調整為320℃以外，以與實施例6相同的方法形成了作為自限性原子層的ZrO 2薄膜。
實施例13
除了在實施例12中將基板的加熱溫度調整為300℃以外，以與實施例12相同的方法形成了作為自限性原子層的ZrO 2薄膜。
實施例14
除了在實施例12中將基板的加熱溫度調整為250℃以外，以與實施例12相同的方法形成了作為自限性原子層的ZrO 2薄膜。
比較例1
除了在實施例1中未投入成膜材料以外，以與實施例1相同的方法形成了作為自限性原子層的HfO 2薄膜。
比較例2
除了在實施例2中未投入成膜材料以外，以與實施例2與相同的方法形成了作為自限性原子層的HfO 2薄膜。
比較例3
除了在實施例3中未投入成膜材料以外，以與實施例3相同的方法形成了作為自限性原子層的HfO 2薄膜。
比較例4
除了在實施例6中未投入成膜材料以外，以與實施例6相同的方法形成了作為自限性原子層的HfO 2薄膜。
比較例5
除了在實施例7中未投入成膜材料以外，以與實施例7相同的方法形成了作為自限性原子層的HfO 2薄膜。
比較例6
除了在實施例8中未投入成膜材料以外，以與實施例8相同的方法形成了作為自限性原子層的ZrO 2薄膜。
比較例7
除了在實施例9中未投入成膜材料以外，以與實施例9相同的方法形成了作為自限性原子層的ZrO 2薄膜。
比較例8
除了在實施例10中未投入成膜材料以外，以與實施例10相同的方法形成了作為自限性原子層的ZrO 2薄膜。
比較例9
除了在實施例11中未投入成膜材料以外，以與實施例11相同的方法形成了作為自限性原子層的ZrO 2薄膜。
[實驗例]
1）沉積評價
實施例1至實施例3、實施例5至實施例8以及比較例1至比較例5的無機前體為CpHf，實施例4將無機前體替換為TEMAHf，實施例9至實施例14和比較例6至比較例7將無機前體替換為CpZr並進行了實驗，總體而言，表現出了當成膜材料早於無機前體被投入時，沉積速度減小，當成膜材料晚於無機前體被投入時，沉積速度增加的傾向（參照表1及圖2）。
如實施例1至實施例6以及比較例1至比較例3所示，該傾向性在低溫下更加明顯。
另外，如實施例1至實施例8、比較例1至比較例3、實施例9至實施例14以及比較例6至比較例7所示，該傾向性在ZrO 2薄膜中更加明顯。
[表1]
類別 成膜材料 無機前體 沉積速度（Å/週期（cycle））
實施例1 叔丁基碘（Tert-butyl iodide） CpHf 0.564
實施例2 叔丁基碘（Tert-butyl iodide） CpHf 0.583
實施例3 叔丁基碘（Tert-butyl iodide） CpHf 0.628
實施例6 叔丁基碘（Tert-butyl iodide） CpHf 0.845
實施例7 叔丁基碘（Tert-butyl iodide） CpHf 0.849
實施例8 叔丁基碘（Tert-butyl iodide） CpHf 0.942
實施例9 叔丁基碘（Tert-butyl iodide） CpZr -
實施例10 叔丁基碘（Tert-butyl iodide） CpZr 0.643
實施例11 叔丁基碘（Tert-butyl iodide） CpZr 0.705
實施例12 叔丁基碘（Tert-butyl iodide） CpZr -
實施例13 叔丁基碘（Tert-butyl iodide） CpZr 0.870
實施例14 叔丁基碘（Tert-butyl iodide） CpZr 0.896
比較例1 X CpHf 0.716
比較例2 X CpHf 0.712
比較例3 X CpHf 0.685
比較例6 X CpZr 0.755
比較例7 X CpZr 0.737
2）雜質減少特性 C減少率（%）根據數學式2計算。 [數學式2]
Figure 02_image020
從圖6中可知，與未使用成膜材料的比較例1（對照組HfO 2）相比，使用了本發明的成膜材料且使用無機前體作為Hf薄膜前體的實施例1至實施例3的作為薄膜中的污染物質的C強度（intensity）大幅減小，從而能夠確認，雜質減少特性非常出色。
更加具體而言，與作為對照組的比較例1（C（次（Counts）/s）=8227）相比，在320℃下使用CpHf作為無機前體的實施例1（對應圖6中的（a））的作為薄膜中的污染物質的C強度減小了76%，與作為對照組的比較例2相比，在300℃下使用CpHf作為無機前體的實施例2（對應圖6中的（b））的作為薄膜中的污染物質的C強度減小了66%，與作為對照組的比較例3（C（次（Counts）/s）=13745）相比，在250℃下使用CpHf作為無機前體的實施例3（對應圖6中的（c））的作為薄膜中的污染物質的C強度減小了40%，從而能夠再次確認，本發明的Hf薄膜的雜質減少特性非常出色。
3）薄膜密度
如圖7所示，經確認，與作為對照組的比較例2（9.0g/cm 3）以及比較例3（7.7g/cm 3）相比，實施例2（薄膜密度為9.40g/cm 3）、實施例3（薄膜密度為8.0g/cm 3）的基於X射線反射測量（XRR）分析所測得的薄膜密度大幅增加。
由此可見，本發明的Hf薄膜及Zr薄膜能夠在諸如DRAM電容量等具有高縱橫比的集成化的結構體中改善結晶度並最終改善電氣特性。
將在上述實施例1、實施例3以及比較例3中沉積的厚度為7nm的XRD圖案示於圖9中。
如圖9所示，觀測到由非常弱的衍射圖案顯示的非晶，並且未觀測到在320度下相變為結晶相。作為參考，據悉，非常薄的沉積薄膜大部分為非晶狀態，因此，經確認，製造出了適當的薄膜。
4）靜電容量
測量了在實施例1和比較例1中分別製造出的HfO 2薄膜的靜電容量。
具體地，在待測量的介電膜的頂部（Top）和底部（bottom）形成金屬（Metal）薄膜，將頂部（Top）與底部（bottom）的金屬（Metal）彼此電連接，在1MHz的頻率下，利用CV測量儀（Measurement）進行測量，並示於表2中。
5）洩漏電流
在3MV/cm下，測量在實施例1和比較例1中分別製造出的HfO 2薄膜的洩漏電流。
具體地，利用I-V參數分析儀（Parameter Analyzer）（型號：4200-SCS；製造商：吉時利（KEITHLEY））以電壓掃頻模式（Voltage Sweep Mode）（0-15V）方式進行測量，並示於表2中。
6）介電常數
測量了在實施例1和比較例1中分別製造出的HfO 2薄膜的介電常數。
具體地，利用C-V參數分析儀（Parameter Analyzer）（型號：E4980A，LCR Meter：20Hz～2MHz，製造商：是德科技（KEYSIGHT））以直流偏置掃描模式（DC-Bias Sweep Mode）方式進行測量，並示於表2中。
[表2]
類別 靜電容量（F） 洩漏電流（A/cm 2） 介電常數
實施例1 2.67×10 -10 5.18×10 -8 15.1
比較例1 2.54×10 -10 1.13×10 -6 14.4
如表2中所示，能夠確認，與未使用本發明的成膜材料的比較例1相比，使用了本發明的成膜材料的實施例1的介電常數和靜電容量得到了改善，並且洩漏電流顯著地降低。
具體地，洩漏電流為5.18×10 -8A/cm 2，低於DRAM洩漏電流限制，相當於改善了95%，洩漏電流如此大幅降低是源於在上文中確認的薄膜雜質及薄膜密度的改善。
7）自下而上共形特性
確認了在實施例1和比較例1中分別製造出的HfO 2薄膜的自下而上共形特性。
具體地，在320℃下，根據本發明的實施例1和比較例1，在具有縱橫比（長度/直徑）為22.6∶1的溝道結構的基板上沉積了HfO 2薄膜。
在前述HfO 2薄膜的頂部（top）和底部（bottom）形成金屬（Metal）薄膜，並將自頂部（top）向下200nm的位置和自底部（bottom）向上100nm處的位置的剖面的TEM照片示於圖3中。
如圖3所示，使用了本發明的成膜材料的實施例1的頂部（top）的厚度為5.17nm且底部（bottom）的厚度為4.99nm，表現出了97%的共形特性（圖3中的（b）），而未使用本發明的成膜材料的比較例1的頂部（top）的厚度為7.98nm且底部（bottom）的厚度為6.96nm，表現出了87%的共形特性（圖3中的（a）），由此能夠確認經改善的自下而上共形特性。
這種本發明的結果確實證明了混合前體脈衝有能力用於旨在實現優秀的薄膜質量、高薄膜共形性（conformality）以及出色的電氣性能的ALD。
在本發明的ALD製程中，對於輔助前體脈衝的創新性的實現方式能夠在諸如用於未來技術節點（future technology node）的低電阻金屬柵極互連（low resistive metal gate interconnects）、高縱橫比3D金屬-絕緣體-金屬（MIM）電容器（high aspect ratio 3D metal-insulator-metal capacitor）、DRAM溝道電容器（DRAM trench capacitor）等應用領域以及諸如3D全環繞柵極（GAA；Gate-All-Around）及3D NAND等其他的3D裝置架構中提供多種機會。
無
圖1是概略地示出利用本發明的成膜組合物的成膜週期的圖，左圖示出了在投入成膜材料之後投入無機前體的成膜週期（以下，稱為“第一製程”），右圖示出了成膜組合物中在投入無機前體之後投入成膜材料的成膜週期（以下，稱為“第二製程”）。
圖2是示出本發明的實施例1至實施例3、實施例6至實施例8的自下而上薄膜以及比較例1至比較例6（對照組HfO 2）的自下而上薄膜的沉積速度的GPC分析圖。
圖3是對於在具有縱橫比（長度/直徑）為22.6∶1的溝道結構的基板上，在320℃下，根據本發明的實施例1和比較例1沉積的HfO 2薄膜的自頂部（top）向下200nm處的位置和自底部（bottom）向上100nm處的位置的剖面的TEM照片。
圖4是對本發明的實施例1的由成膜材料在成膜製程過程中生成的封端劑和配體交換反應劑沉積於基板上之後吸附無機前體的第一製程進行概略說明的流程圖。
圖5是對在前述圖4中的在封端劑和配體交換反應劑沉積於基板上之後吸附無機前體的第一製程的產物中，作為無機前體的配體的二烷基胺和Cp分別被配體交換反應劑交換配體並藉由反應氣體來生成金屬氧化膜的製程進行概略說明的流程圖。
圖6是示出在320℃（(a)，實施例1和比較例1）、300℃（(b)，實施例2和比較例2）、250℃（(c)，實施例3和比較例3）的沉積溫度下製造的自下而上薄膜的根據不同深度的碳（C）、碘（I）元素等的減少率的SIMS分析圖。
圖7是本發明的實施例1至實施例3和比較例1至比較例3的在320℃、300℃、250℃的沉積溫度下製造的自下而上薄膜的膜密度分析圖。
圖8是對本發明的實施例3和比較例3的在250℃的沉積溫度下製造的自下而上薄膜的根據不同的薄膜深度的組分含量（原子%）進行確認的XPS分析圖。
圖9是本發明的實施例3、比較例1以及比較例3的在250℃的沉積溫度下製造的自下而上薄膜的XRD圖案分析圖。

Claims (23)

  1. 一種成膜材料，其特徵在於，包含封端劑；及配體交換反應劑。
  2. 如請求項1所述之成膜材料，其中，前述封端劑為，在成膜製程中由成膜材料形成的碳原子數為2～15的不飽和烴。
  3. 如請求項1所述之成膜材料，其中，前述配體交換反應劑為，在成膜製程中由成膜材料形成並與無機前體的配體進行交換反應的鹵化氫或鹵素氣體。
  4. 如請求項1所述之成膜材料，其中，前述成膜材料為，由化學式1表示的支鏈型化合物、環狀化合物或芳族化合物， [化學式1] A nB mX oY iZ j其中，前述A為碳或矽，前述B為氫或碳原子數為1～3的烷基，前述X為氟（F）、氯（Cl）、溴（Br）以及碘（I）中的一種以上，前述Y和前述Z獨立地為選自氧、氮、硫以及氟中的一種以上且彼此不同，前述n為1～15的整數，前述o為1以上的整數，前述m為0～2n+1，前述i和j為0～3的整數。
  5. 一種成膜組合物，其特徵在於，包含如請求項1所述之成膜材料；及無機前體。
  6. 如請求項5所述之成膜組合物，其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上。
  7. 如請求項5所述之成膜組合物，其中，前述無機前體為選自由化學式2a表示的化合物、由化學式2b表示的化合物以及由化學式2c表示的化合物中的一種以上的薄膜殘留前體， [化學式2a]
    Figure 03_image001
    其中，前述M 1為Zr、Hf、Si、Ge或Ti，前述X 1、前述X 2、前述X 3獨立地為-NR 1R 2或-OR 3，前述R 1～R 3獨立地為碳原子數為1～6的烷基，前述n為1或2， [化學式2b]
    Figure 03_image003
    其中，前述M 2為Zr、Hf、Si、Ge或Ti，前述R 1獨立地為氫、碳原子數為1～4的烷基，前述n為0～5的整數，前述X' 1、前述X' 2以及前述X' 3獨立地為-NR' 1R' 2或-OR' 3，前述R' 1～R' 3獨立地為碳原子數為1～6的烷基， [化學式2c]
    Figure 03_image005
    其中，前述M 1為Zr、Hf、Si、Ge或Ti，前述X 11和前述X 12彼此獨立地為選自烷基或-NR 3R 4以及-OR 5中的任一種，前述R 1～R 5各自獨立地為碳原子數為1～6的烷基，前述n 1和前述n 2各自獨立地為0～5的整數。
  8. 如請求項5所述之成膜組合物，其中，前述無機前體與前述成膜材料的重量比為1∶99～99∶1。
  9. 如請求項5所述之成膜組合物，其中，前述成膜組合物包含反應氣體，前述反應氣體為選自氧化劑、氮化劑以及還原劑中的一種以上。
  10. 如請求項5所述之成膜組合物，其中，前述成膜組合物用於自下而上成膜或選擇性區域成膜。
  11. 一種成膜方法，其特徵在於，包括以下步驟： 向腔室內注入如請求項1所述之成膜材料並沉積於所裝載的基板上； 向前述基板上注入無機前體以進行沉積；以及 向前述基板上注入反應氣體脈衝以進行沉積， 其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上的物質。
  12. 一種成膜方法，其特徵在於，包括以下步驟： 向腔室內注入無機前體並沉積於所裝載的基板上； 向前述基板上注入如請求項1所述之成膜材料以進行沉積；以及 向前述基板上注入反應氣體脈衝以進行沉積， 其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上的物質。
  13. 一種成膜方法，其特徵在於，包括以下步驟： 向腔室內注入如請求項1所述之成膜材料以及無機前體並沉積於所裝載的基板上；以及 向前述基板上注入反應氣體脈衝以進行沉積， 其中，前述無機前體包含選自Li、Be、C、P、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Se、Rb、Sr、Y、Zr、Nb、Mo、Te、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Th、Pa、U、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Pt、At以及Tn中的一種以上的物質。
  14. 如請求項11至13中的任一項所述之成膜方法，其中，前述基板的縱橫比為10∶1以上。
  15. 如請求項11至13中的任一項所述之成膜方法，其中，前述成膜方法在200℃～800℃下實施。
  16. 如請求項11至13中的任一項所述之成膜方法，其中，前述成膜方法進一步包括以下步驟： 使由前述成膜材料形成的封端劑及配體交換反應劑沉積於基板上；以及 前述配體交換反應劑對前述無機前體的配體進行交換反應。
  17. 如請求項11至13中的任一項所述之成膜方法，其中，前述成膜方法藉由原子層沉積法、化學氣相沉積法、電漿原子層沉積法或電漿化學氣相沉積法實施。
  18. 如請求項11至13中的任一項所述之成膜方法，其中，前述成膜方法使用金屬氧化物薄膜、金屬氮化物薄膜、金屬薄膜、非金屬氧化物薄膜、非金屬氮化物薄膜或它們中的兩種以上薄膜來形成具有選擇性區域的薄膜。
  19. 一種薄膜，其特徵在於，藉由如請求項11至13中的任一項所述之成膜方法製造。
  20. 如請求項19所述之薄膜，其中，前述薄膜為防擴散膜、蝕刻停止膜、電荷陷阱、選擇性區域沉積膜或自下而上薄膜。
  21. 一種半導體基板，其特徵在於，包括如請求項19所述之薄膜。
  22. 如請求項21所述之半導體基板，其中，前述半導體基板為低電阻金屬柵極互連、高縱橫比3D金屬-絕緣體-金屬（MIM）電容器、DRAM溝道電容器、3D全環繞柵極或3D NAND。
  23. 一種半導體裝置，其特徵在於，包括如請求項21所述之半導體基板。
TW111120157A 2021-05-31 2022-05-31 成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置 TWI820730B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0069947 2021-05-31
KR20210069947 2021-05-31
KR10-2022-0063835 2022-05-25
KR1020220063835A KR20220162068A (ko) 2021-05-31 2022-05-25 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
TW202248115A true TW202248115A (zh) 2022-12-16
TWI820730B TWI820730B (zh) 2023-11-01

Family

ID=84323370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120157A TWI820730B (zh) 2021-05-31 2022-05-31 成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置

Country Status (4)

Country Link
US (1) US20240240318A1 (zh)
JP (1) JP2024518597A (zh)
TW (1) TWI820730B (zh)
WO (1) WO2022255734A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240204061A1 (en) * 2022-12-19 2024-06-20 Applied Materials, Inc. Method of reducing metal gate resistance for next generation nmos device application

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027392A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 티타늄 실리사이드 박막 형성방법
US20100273326A1 (en) * 2005-11-30 2010-10-28 Masahiro Nakamura Method for purifying unsaturated fluorocarbon compound, method for forming fluorocarbon film, and method for producing semiconductor device
KR101840293B1 (ko) * 2016-07-29 2018-03-20 주식회사 유진테크 머티리얼즈 박막 증착 방법
KR20210056576A (ko) * 2019-11-11 2021-05-20 솔브레인 주식회사 박막 형성용 금속 전구체, 이를 포함하는 박막 형성용 조성물 및 박막의 형성 방법
KR102254394B1 (ko) * 2020-07-16 2021-05-24 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Also Published As

Publication number Publication date
US20240240318A1 (en) 2024-07-18
WO2022255734A1 (ko) 2022-12-08
JP2024518597A (ja) 2024-05-01
TWI820730B (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
TWI518202B (zh) 使介電膜鈍化的製程
US9231047B2 (en) Capacitors and methods with praseodymium oxide insulators
KR20200072407A (ko) 금속막 형성용 전구체 조성물, 이를 이용한 금속막 형성 방법 및 상기 금속막을 포함하는 반도체 소자.
TWI820730B (zh) 成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置
KR102527535B1 (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
TW202348607A (zh) 活化劑、利用其的薄膜形成方法、由此製造的半導體基板及半導體裝置
KR20220109350A (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR20220162068A (ko) 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자
CN117295846A (zh) 成膜材料、成膜组合物、使用它们的成膜方法以及由此制备的半导体器件
KR20220155922A (ko) 바텀 업 박막 조성물, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 소자
KR20210017069A (ko) 나이오븀 화합물과 이를 이용하는 박막 형성 방법
JP7262912B2 (ja) 金属膜形成用前駆体組成物、これを用いた金属膜形成方法、及び前記金属膜を含む半導体素子
TWI846413B (zh) 薄膜改性組合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR102700990B1 (ko) 활성화제, 이를 사용하여 제조된 반도체 기판 및 반도체 소자
EP4253595A1 (en) Oxide film reaction surface control agent, method for forming oxide film by using same, and semiconductor substrate and semiconductor device manufactured therefrom
KR20230002104A (ko) 보조 전구체, 박막 및 반도체 소자
KR20240049771A (ko) 유전막 활성화제, 이를 사용하여 제조된 반도체 기판 및 반도체 소자
TW202338526A (zh) 遮蔽化合物、利用其的薄膜形成方法、由該方法製造的半導體基板以及半導體裝置
TW202401506A (zh) 薄膜形成方法、由此製造的半導體基板以及半導體裝置
TW202343165A (zh) 薄膜改性組合物、利用其的薄膜形成方法、由該方法製造的半導體基板以及半導體裝置
KR20230139760A (ko) 계단율 개선제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20240132236A (ko) 활성화제, 이를 사용하여 제조된 반도체 기판 및 반도체 소자
KR20230120958A (ko) 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202432873A (zh) 介電膜活化劑、使用其製造的半導體基板以及半導體裝置
KR20230143547A (ko) 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자