TW202247448A - 圖像顯示裝置之製造方法及圖像顯示裝置 - Google Patents

圖像顯示裝置之製造方法及圖像顯示裝置 Download PDF

Info

Publication number
TW202247448A
TW202247448A TW111109844A TW111109844A TW202247448A TW 202247448 A TW202247448 A TW 202247448A TW 111109844 A TW111109844 A TW 111109844A TW 111109844 A TW111109844 A TW 111109844A TW 202247448 A TW202247448 A TW 202247448A
Authority
TW
Taiwan
Prior art keywords
layer
light
wiring
insulating film
image display
Prior art date
Application number
TW111109844A
Other languages
English (en)
Inventor
秋元肇
Original Assignee
日商日亞化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日亞化學工業股份有限公司 filed Critical 日商日亞化學工業股份有限公司
Publication of TW202247448A publication Critical patent/TW202247448A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法。 實施方式之圖像顯示裝置之製造方法包括如下步驟：準備包含電路、及覆蓋上述電路之第1絕緣膜之基板；於上述第1絕緣膜上形成包含石墨烯之層；於上述包含石墨烯之層上形成包含發光層之半導體層；對上述半導體層進行蝕刻，形成發光元件，該發光元件於上述包含石墨烯之層上具有底面，且包含上述底面之相反側之面即發光面；形成覆蓋上述包含石墨烯之層、上述發光元件及上述第1絕緣膜之第2絕緣膜；形成貫通上述第1絕緣膜及上述第2絕緣膜之第1通孔；及於上述第2絕緣膜上形成配線層。

Description

圖像顯示裝置之製造方法及圖像顯示裝置
本發明之實施方式係關於一種圖像顯示裝置之製造方法及圖像顯示裝置。
人們期望實現高亮度、廣視角、高對比度且低耗電之薄型之圖像顯示裝置。為了應對此種市場要求，業界正推進利用自發光元件之顯示裝置之開發。
人們期待出現一種使用微LED(Light Emitting Diode，發光二極體)作為自發光元件之顯示裝置，上述微LED係微細發光元件。作為使用微LED之顯示裝置之製造方法，介紹有將分別形成之微LED依次轉印至驅動電路之方法。然而，當隨著全HD(High Definition，高畫質)或4 K、8 K等高畫質之出現而微LED之元件數量變多時，若分別形成多個微LED並依次轉印至形成有驅動電路等之基板，轉印步驟就會需要大量時間。進而，擔心會產生微LED與驅動電路等之連接不良等而導致良率降低。
已知有一種技術，其係使包含發光層之半導體層於Si基板上生長，於半導體層形成電極之後，貼合至形成有驅動電路之電路基板(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-141492號公報 [非專利文獻]
[非專利文獻1]H. Kim, J. Ohta, K. Ueno, A. Kobayashi, M. Morita, Y. Tokumoto & H. Fujioka, "Fabrication of full-color GaN-based light-emitting diodes on nearly lattice-matched flexible metal foil", SCIENTIFIC REPORTS, 7:2112, 18 May 2017 [非專利文獻2]J. W. Shon, J. Ohta, K. Ueno, A. Kobayashi & H. Fujioka, "Fabrication of full-color InGaN-based light-emitting diodes on amorphous substrates by pulsed sputtering", SCIENTIFIC REPORTS, 4:5325, 23 June 2014
[發明所欲解決之問題]
本發明之一實施方式提供一種縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法。 [解決問題之技術手段]
本發明之一實施方式之圖像顯示裝置之製造方法包括如下步驟：準備包含電路、及覆蓋上述電路之第1絕緣膜之基板；於上述第1絕緣膜上形成包含石墨烯之層；於上述包含石墨烯之層上形成包含發光層之半導體層；對上述半導體層進行蝕刻，形成發光元件，該發光元件於上述包含石墨烯之層上具有底面，且包含上述底面之相反側之面即發光面；形成覆蓋上述包含石墨烯之層、上述發光元件及上述第1絕緣膜之第2絕緣膜；形成貫通上述第1絕緣膜及上述第2絕緣膜之第1通孔；及於上述第2絕緣膜上形成配線層。上述第1通孔設置於上述配線層與上述電路之間，將上述配線層與上述電路電性連接。上述發光元件經由上述配線層而電性連接於上述電路。
本發明之一實施方式之圖像顯示裝置包括：電路元件；第1配線層，其電性連接於上述電路元件；第1絕緣膜，其覆蓋上述電路元件及上述第1配線層；第1部分，其設置於上述第1絕緣膜上且包含石墨烯；發光元件，其於上述第1部分上具有底面，且包含上述底面之相反側之面即發光面；第2絕緣膜，其覆蓋上述發光元件之側面及上述第1絕緣膜；第2配線層，其設置於上述第2絕緣膜上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜而設置。上述第1通孔設置於上述第1配線層與上述第2配線層之間，將上述第1配線層與上述第2配線層電性連接。上述發光元件至少經由上述第1配線層及上述第2配線層之一者而電性連接於上述電路元件。
本發明之一實施方式之圖像顯示裝置包括：複數個電晶體；第1配線層，其電性連接於上述複數個電晶體；第1絕緣膜，其覆蓋上述複數個電晶體及上述第1配線層；第3部分，其設置於上述第1絕緣膜上且包含石墨烯；半導體層，其於上述第3部分上之面之相反側之面包含複數個發光面；第2絕緣膜，其覆蓋上述半導體層之側面及上述第1絕緣膜；第2配線層，其設置於上述第2絕緣膜上；及通孔，其貫通上述第1絕緣膜及上述第2絕緣膜。上述通孔設置於上述第1配線層與上述第2配線層之間，將上述第1配線層與上述第2配線層電性連接。上述半導體層經由上述第1配線層及上述第2配線層而電性連接於複數個電晶體。
本發明之一實施方式之圖像顯示裝置包括：複數個電路元件；第1配線層，其電性連接於上述複數個電路元件；第1絕緣膜，其覆蓋上述複數個電路元件及上述第1配線層；複數個第1部分，其等設置於上述第1絕緣膜上且包含石墨烯；複數個發光元件，其等於上述複數個第1部分上具有底面，且包含上述底面之相反側之面即發光面；第2絕緣膜，其覆蓋上述複數個發光元件各自之側面及上述第1絕緣膜；第2配線層，其設置於上述第2絕緣膜上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜而設置。上述第1通孔設置於上述第1配線層與上述第2配線層之間，將上述第1配線層與上述第2配線層電性連接。上述複數個發光元件至少經由上述第1配線層及上述第2配線層之一者而分別電性連接於上述複數個電路元件。 [發明之效果]
根據本發明之一實施方式，可實現一種縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法。
根據本發明之一實施方式，可實現一種發光元件可小型化且高精細之圖像顯示裝置。
以下，參照圖式對本發明之實施方式進行說明。 再者，圖式係模式圖或概念圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。又，即便於表示相同部分之情形時，亦有根據圖式而將相互之尺寸或比率差別表示之情形。 再者，於本案說明書與各圖中，對與上文關於已出現之圖所描述之要素相同之要素標註相同符號並適當省略詳細說明。
(第1實施方式) 圖1係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於圖1中模式性地示出本實施方式之圖像顯示裝置之子像素20之構成。構成顯示於圖像顯示裝置之圖像之像素包括複數個子像素20。
以下，有時使用XYZ之右手系之三維座標系統進行說明。子像素20排列成二維平面狀。將由子像素20排列而成之二維平面設為XY平面。子像素20沿著X軸方向及Y軸方向排列。圖1表示下述圖4之AA'線上之箭視剖面。方便起見，有時將Z軸之正方向稱為「上」或「上方」，將Z軸之負方向稱為「下」或「下方」，但沿著Z軸之方向未必為受到重力之方向。又，有時將沿著Z軸之方向之長度稱為高度。
子像素20具有與XY平面大致平行之發光面153S。發光面153S係主要朝向與XY平面正交之Z軸之正方向輻射光之面。
如圖1所示，圖像顯示裝置之子像素20包含電晶體(電路元件)103、第1配線層110、第1層間絕緣膜(第1絕緣膜)112、石墨烯層140、發光元件150、第2層間絕緣膜(第2絕緣膜)156、第2配線層160、及通孔(第1通孔)161d。
子像素20進而包含彩色濾光片180。彩色濾光片(波長轉換構件)180設置於表面樹脂層170上。彩色濾光片180較佳為如該例般藉由噴墨方式直接形成於表面樹脂層170上。於代替噴墨方式而將形成有彩色濾光片之膜貼附之情形時，於表面樹脂層與彩色濾光片之間設置透明薄膜接著層。表面樹脂層170設置於第2層間絕緣膜156及配線160a、160k上。
對子像素20之構成詳細地進行說明。 電晶體103形成於基板102。於基板102中，除了形成有發光元件150之驅動用之電晶體103以外，還形成有其他電晶體及電容器等電路元件，藉由配線等構成電路101。例如，電晶體103對應於下述圖3所示之驅動電晶體26，此外，選擇電晶體24及電容器28等係電路元件。
以下，設為電路101包含形成有電路元件之元件形成區域104、絕緣層105、第1配線層110、通孔111d、111s及絕緣膜108。通孔111s、111d將第1配線層110與包含電晶體103之電路元件電性連接。絕緣膜108將第1配線層110與電路元件電性分離，且將電路元件間等電性分離。有時將基板102、電路101及第1層間絕緣膜112等其他構成要素包括在內而稱為電路基板100。
電晶體103包含p型半導體區域104b、n型半導體區域104s、104d、及閘極107。閘極107介隔絕緣層105設置於p型半導體區域104b之上。絕緣層105係為了將元件形成區域104與閘極107絕緣，並且充分獲得與鄰接之其他電路元件之絕緣而設置。若對閘極107施加電壓，則可於p型半導體區域104b形成通道。電晶體103係n通道電晶體，例如為n通道MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半導體場效電晶體)。
元件形成區域104設置於基板102。基板102係半導體基板，例如為Si基板。元件形成區域104係自基板102之表面沿基板102之深度方向、即Z軸之負方向形成。元件形成區域104包含p型半導體區域104b、及n型半導體區域104s、104d。n型半導體區域104s、104d相互隔開地設置於元件形成區域104之表面附近。p型半導體區域104b形成為包圍n型半導體區域104s、104d之周圍，且於XY俯視下設置於n型半導體區域104s、104d之間。p型半導體區域104b亦形成於n型半導體區域104s、104d之各者之下方。
於基板102上設置有絕緣層105。絕緣層105覆蓋元件形成區域104，亦覆蓋p型半導體區域104b上及n型半導體區域104s、104d上。絕緣層105例如為SiO 2。絕緣層105亦可為相應於所覆蓋之區域而包含SiO 2或Si 3N 4等之多層之絕緣層。絕緣層105亦可進而包含具有高介電常數之絕緣材料層。
介隔絕緣層105，於p型半導體區域104b之上設置有閘極107。閘極107設置於n型半導體區域104s、104d之間。閘極107例如為多晶Si。閘極107亦可包含電阻低於多晶Si之W、Mo等高熔點金屬或矽化物等。
於該例中，閘極107及絕緣層105由絕緣膜108覆蓋。絕緣膜108例如為SiO 2或Si 3N 4等。形成第1配線層110時，亦可進而設置PSG(Phosphorus Silicon Glass，磷矽玻璃)或BPSG(Boron Phosphorus Silicon Glass，硼磷矽玻璃)等有機絕緣膜，以使表面平坦化。
通孔111s設置成貫通絕緣膜108，並到達n型半導體區域104s。通孔111d設置成貫通絕緣膜108，並到達n型半導體區域104d。於絕緣膜108上形成有第1配線層110。第1配線層110包含電位可能不同之複數個配線，包含配線110s、110d。配線110s連接於例如圖3之接地線4。如下所述，配線110d經由通孔等而連接於發光元件150。
於圖1之後之剖視圖之配線層中，只要無特別說明，則該配線層之符號顯示於應標註符號之配線層中包含之1個配線之旁邊之位置。
通孔111s設置於配線110s與n型半導體區域104s之間，將配線110s與n型半導體區域104s電性連接。通孔111d設置於配線110d與n型半導體區域104d之間，將配線110d與n型半導體區域104d電性連接。第1配線層110及通孔111s、111d例如由Al或Cu等金屬形成。第1配線層110及通孔111s、111d亦可包含高熔點金屬等。
第1配線層110除了用於執行與電路元件間或電路基板100上所形成之發光元件150等上部構造、外部電路等之電性連接以外，還可用於遮蔽來自發光元件150之散射光。於該例中，藉由在發光元件150與電晶體103之間配置配線110s，可使配線110s作為針對電晶體103之遮光板發揮功能。於該情形時，配線110s之外周被設定為於XY俯視下將發光元件150投影至配線110s時，包含發光元件150之外周。即，於XY俯視下，發光元件150之外周配置於配線110s之外周以內。
於該例中，利用配線110s作為遮光板，但亦可將第1配線層110之其他配線用作遮光板，用作遮光板之配線可連接於任一電位，亦可不連接於任一電位。
於絕緣膜108及第1配線層110上設置有第1層間絕緣膜112。第1層間絕緣膜112作為針對設置在第1層間絕緣膜112上之石墨烯層140的具有平坦化面112F之平坦化膜發揮功能。石墨烯層140包含石墨烯片140a，平坦化面112F具有可供貼附石墨烯片140a之程度之充分之平坦性。第1層間絕緣膜112亦作為於下述圖5A所示之晶圓1100之保管或輸送時等保護其表面之保護膜發揮功能。第1層間絕緣膜112例如係PSG或BPSG等有機絕緣膜。
石墨烯層140設置於平坦化面112F上。石墨烯層140包含石墨烯片(第1部分)140a。石墨烯層140包含複數個石墨烯片140a，石墨烯片140a係針對每一個發光元件150而設置。
石墨烯片140a具有於XY俯視下與發光元件150之外周大致一致之外周。石墨烯層140及石墨烯片140a係單層之石墨烯積層例如數層至10層左右所得之層狀體。
發光元件150包含底面151B與發光面153S。發光元件150係於石墨烯片140a上具有底面151B之角柱狀或圓柱狀之元件。發光面153S係底面151B之相反側之面。
發光元件150包含n型半導體層151、發光層152、及p型半導體層153。n型半導體層151、發光層152及p型半導體層153係自底面151B朝向發光面153S依次積層。
n型半導體層151包含連接部151a。例如，連接部151a係與石墨烯片140a一起於平坦化面112F上自n型半導體層151朝一方向突出而設置。突出方向不限於一方向，亦可為兩個方向以上，還可遍及n型半導體層151之全周突出。連接部151a之高度與n型半導體層151之高度相同或者低於n型半導體層151之高度，發光元件150形成為階梯狀。連接部151a為n型，與n型半導體層151電性連接。於該例中，連接部151a係為了將通孔161k電性連接於n型半導體層151而設置。
於發光元件150為角柱狀之形狀之情形時，發光元件150之XY俯視之形狀例如為大致正方形或長方形。於發光元件150之XY俯視之形狀為包括方形之多邊形之情形時，角部亦可為圓角。於發光元件150之XY俯視之形狀為圓柱狀之形狀之情形時，發光元件150之XY俯視之形狀不限於圓形，例如亦可為橢圓形。藉由適當選定俯視下之發光元件之形狀或配置等，佈局之自由度提高。
對於發光元件150，例如適宜使用包含In XAl YGa 1 － X － YN(0≦X、0≦Y、X＋Y＜1)等發光層之氮化鎵系化合物半導體。以下，有時將上述氮化鎵系化合物半導體簡稱為氮化鎵(GaN)。本發明之一實施方式中之發光元件150係所謂發光二極體。發光元件150發出之光之波長例如為467 nm±30 nm左右。發光元件150發出之光之波長亦可設為410 nm±30 nm左右之藍紫發光。發光元件150發出之光之波長不限於上述值，可設為適當之波長。
發光層152於XY俯視下之面積根據紅色、綠色、藍色之子像素之發光色而設定。以下，有時將XY俯視下之面積簡稱為面積。發光層152之面積係藉由視感度或彩色濾光片180之色轉換部182之轉換效率等適當地設定。即，各發光色之子像素20之發光層152之面積既有設為相同之情形，亦有按照發光色而不同之情形。再者，發光層152之面積係指投影至XY平面之發光層152之外周所包圍之區域之面積。
於該例中，發光元件150直接設置於石墨烯片140a上，但亦可於發光元件150與石墨烯片140a之間設置緩衝層。緩衝層主要為了促進用於形成發光元件150之半導體層之生長而使用。
第2層間絕緣膜156覆蓋平坦化面112F、包含石墨烯片140a之石墨烯層140及發光元件150。第2層間絕緣膜156覆蓋發光元件150之側面及發光面153S，保護發光元件150。第2層間絕緣膜156作為藉由設置於鄰接之發光元件150之間而將發光元件150彼此分離之絕緣材料發揮功能。第2層間絕緣膜156提供用於形成第2配線層160之平坦化面。第2層間絕緣膜156只要具有能夠形成第2配線層160之程度之平坦性即可。
第2層間絕緣膜156由有機絕緣材料形成。用於第2層間絕緣膜156之有機絕緣材料具有透光性，較佳為透明樹脂。作為透明之樹脂材料，可使用SOG(Spin On Glass，旋塗式玻璃)等矽系樹脂或酚醛清漆型酚系樹脂等。
通孔(第1通孔)161d設置成貫通第2層間絕緣膜156及第1層間絕緣膜112，並到達配線110d。通孔161d之一端連接於配線110d，通孔161d電性連接於配線110d。
通孔(第2通孔)161k設置成貫通第2層間絕緣膜156，並到達連接部151a。通孔161k之一端連接於連接部151a，通孔161k經由連接部151a而電性連接於n型半導體層151。
第2配線層160設置於第2層間絕緣膜156上。第2配線層160包含配線160a、160k。配線160a之一部分設置於發光面153S及包含發光面153S之面之上方。配線160a經由連接於包含發光面153S之面之連接構件161a而電性連接於p型半導體層153。配線160a連接於例如下述圖3之電路所示之電源線3。
配線160k連接於通孔161k、161d之另一端。即，通孔161d設置於配線160k與配線110d之間，將配線160k與配線110d電性連接。通孔161k設置於配線160k與連接部151a之間，將配線160k與連接部151a電性連接。因此，n型半導體層151經由連接部151a、通孔161k、配線160k及通孔161d而電性連接於配線110d。
以此方式，p型半導體層153經由連接構件161a及配線160a而電性連接於例如圖3之電路所示之電源線3。n型半導體層151經由連接部151a、通孔161k、配線160k、通孔161d、配線110d及通孔111d而電性連接於作為電晶體103之汲極電極之n型半導體區域104d。
表面樹脂層170覆蓋第2層間絕緣膜156及第2配線層160。表面樹脂層170係透明樹脂，保護第2層間絕緣膜156及第2配線層160，並且具有用於形成彩色濾光片180之平坦化面。
彩色濾光片180包含遮光部181與色轉換部182。色轉換部182係根據發光面153S之形狀而設置於發光元件150之發光面153S之正上方。於彩色濾光片180中，色轉換部182以外之部分設為遮光部181。遮光部181係所謂黑矩陣，可減少因自鄰接之色轉換部182發出之光之混色等引起之模糊而顯示清楚之圖像。
色轉換部182設為1層或2層以上。於圖1中示出了色轉換部182為2層之情形。色轉換部182是1層還是2層係由子像素20發出之光之顏色、即波長決定。於子像素20之發光色為紅色之情形時，較佳為色轉換部182設為色轉換層183及使紅色光通過之濾光片層184這兩層。於子像素20之發光色為綠色之情形時，較佳為色轉換部182設為色轉換層183及使綠色光通過之濾光片層184這兩層。於子像素20之發光色為藍色之情形時，較佳為設為1層。
於色轉換部182為2層之情形時，第1層係色轉換層183，第2層係濾光片層184。第1層之色轉換層183設置於更靠近發光元件150之位置。濾光片層184積層於色轉換層183上。
色轉換層183將發光元件150發出之光之波長轉換成所期望之波長。於發出紅色光之子像素20之情形時，將發光元件150所發出之波長為467 nm±30 nm之光轉換為例如630 nm±20 nm左右之波長之光。於發出綠色光之子像素20之情形時，將發光元件150所發出之波長為467 nm±30 nm之光轉換為例如532 nm±20 nm左右之波長之光。
濾光片層184將未利用色轉換層183進行色轉換而殘存之藍色發光之波長成分遮斷。
於子像素20發出之光之顏色為藍色之情形時，發光元件150可經由色轉換層183輸出光，亦可不經由色轉換層183而直接輸出光。於發光元件150發出之光之波長為467 nm±30 nm左右之情形時，亦可不經由色轉換層183而輸出光。於將發光元件150發出之光之波長設為410 nm±30 nm之情形時，為了將輸出之光之波長轉換為467 nm±30 nm左右，較佳為設置1層色轉換層183。
即便於藍色之子像素20之情形時，子像素20亦可具有濾光片層184。藉由在藍色之子像素20設置供藍色光透過之濾光片層184，可抑制於發光元件150之表面產生之藍色光以外之微小之外界光反射。
圖2A～圖2C係模式性地表示本實施方式之變化例之圖像顯示裝置之一部分的剖視圖。 於圖2A及圖2B所示之例中，與上述第1實施方式之情形之不同點在於，將發光面153S上之第2層間絕緣膜156a之一部分去除，使發光面153S自第2層間絕緣膜156a露出。電性連接至發光面153S之方法亦與第1實施方式之情形不同。對相同之構成要素標註相同符號並適當省略詳細說明。 於圖2A～圖2C中，為了避免圖示之繁雜，對圖1所示之表面樹脂層170至上部之構造省略了圖示，但該部分與第1實施方式之情形相同。
如圖2A所示，子像素20a中，第2配線層160包含配線160a1。配線160a1之一端設置成到達包含發光面153S之面。於本變化例中，發光面153S經由配線160a1而電性連接於例如圖3之電路所示之電源線3。發光面153S可如該例般經表面粗糙化，亦可不經表面粗糙化。於發光面153S經表面粗糙化之情形時，可提高光提取效率。於不經表面粗糙化之情形時，可省略用於表面粗糙化之步驟。
第2層間絕緣膜156a覆蓋平坦化面112F及發光元件150之側面。第2層間絕緣膜156a由具有光反射性之材料形成，較佳為由白色樹脂形成。
白色樹脂係藉由使具有米氏(Mie)散射效應之散射性微粒子分散於SOG(Spin On Glass，旋塗式玻璃)等矽系樹脂或酚醛清漆型酚系樹脂等透明樹脂中而形成。散射性微粒子為無色或白色，具有發光元件150發出之光之波長之1/10左右至數倍左右之直徑。適宜使用之散射性微粒子具有光之波長之1/2左右之直徑。例如，作為此種散射性微粒子，可列舉TiO 2、Al 2O 3、ZnO等。
白色樹脂亦可藉由有效利用分散於透明樹脂內之多個微細之孔隙等而形成。於使第2層間絕緣膜156a白色化之情形時，亦可代替SOG等而使用例如藉由ALD(Atomic-Layer-Deposition，原子層沈積)或CVD(Chemical Vapor Deposition，化學氣相沈積)形成之SiO 2膜等。
第2層間絕緣膜156a亦可由黑色樹脂形成。藉由將第2層間絕緣膜156a設為黑色樹脂，可抑制子像素20內之光之散射，可更有效地抑制雜散光。雜散光得到抑制之圖像顯示裝置可顯示更清晰之圖像。
第2層間絕緣膜156a之一部分被去除，而形成有使發光面153S自第2層間絕緣膜156a露出之開口158。第2配線層160包含配線160a1，配線160a1之一端連接於包含發光面153S之面。配線160a1連接於例如圖3所示之電源線3。
如圖2B所示，於子像素20b中，與圖2A所示之例同樣地，第2層間絕緣膜156a之一部分被去除，而形成有使發光面153S自第2層間絕緣膜156a露出之開口158。第2配線層160包含配線160a2。配線160a2設置於遠離發光面153S之位置。配線160a2連接於例如圖3所示之電路之電源線3。
透光性電極159a係遍及配線160a2上而設置。透光性電極159a係遍及發光面153S而設置。透光性電極159a亦設置於配線160a2與發光面153S之間，將配線160a2與發光面153S電性連接。透光性電極159k係遍及配線160k上而設置。
透光性電極159a、159k由具有透光性之導電膜形成。具有透光性之導電膜適宜使用ITO膜或ZnO膜等。透光性電極159a係遍及發光面153S上而設置，因此，可使與發光面153S之連接面積增大而降低接觸電阻，從而可實質性地提高發光元件150之發光效率。
圖2C示出了電晶體103等電路元件與發光元件150於XY平面上之位置相互偏移而配置之情形。 根據以下原因，有時以俯視下不重疊之方式配置發光元件150與電晶體103。於p型半導體區域104b與n型之基板102之間有時會產生空乏層區域，該空乏層區域作為寄生光電二極體發揮功能。該寄生光電二極體較佳為不與發光元件150之正下方產生之光被照射區域重疊。於該情形時，較佳為使將發光層152於XY俯視下投影至基板102之表面時之端部與p型半導體區域104b之邊界之距離相隔至少約1 μm以上。
如圖2C所示，於子像素20c中，第1配線層110包含配線110s3，配線110s3係遠離載置有發光元件150之位置而設置。即，配線110s3於XY俯視下自Z軸上方投影時，未必包含發光元件150之外周部。另一方面，配線160k3與上述實施方式或其他變化例之情形相比，X軸方向之長度更長。
於如此將發光元件150充分遠離電路元件而配置之情形時，電路元件接收朝向Z軸之負方向之散射光之情況變少，因此，不易產生由光引起之誤動作。於如此不將第1配線層110之配線用於遮光之情形時，電路配置之自由度提高，可提高積體密度。
於本實施方式中，可包含上述所示之子像素20、20a、20b、20c之構成中之任一個。於下述其他實施方式或其變化例中，亦可應用該等中之任一個子像素。即，可藉由透光性電極進行與發光面153S之連接，亦可藉由配線160a1直接連接。
圖3係例示本實施方式之圖像顯示裝置之模式性方塊圖。 如圖3所示，本實施方式之圖像顯示裝置1具備顯示區域2。於顯示區域2排列有子像素20。子像素20例如呈格子狀排列。例如，子像素20沿著X軸排列有n個，且沿著Y軸排列有m個。
像素10包含發出不同顏色之光之複數個子像素20。子像素20R發出紅色光。子像素20G發出綠色光。子像素20B發出藍色光。藉由3種子像素20R、20G、20B以所期望之亮度發光，而決定1個像素10之發光色及亮度。
1個像素10包含3個子像素20R、20G、20B，子像素20R、20G、20B例如如圖3所示，於X軸上呈直線狀排列。各像素10可使相同顏色之子像素排列於同一行，亦可如該例般，於每一行排列不同顏色之子像素。
圖像顯示裝置1進而具有電源線3及接地線4。電源線3及接地線4沿著子像素20之排列而呈格子狀佈線。電源線3及接地線4電性連接於各子像素20，自連接於電源端子3a與GND(ground，接地)端子4a之間之直流電源對各子像素20供給電力。電源端子3a及GND端子4a分別設置於電源線3及接地線4之端部，且與設置於顯示區域2之外部之直流電源電路連接。電源端子3a被供給以GND端子4a為基準而為正之電壓。
圖像顯示裝置1進而具有掃描線6及信號線8。掃描線6沿與X軸平行之方向佈線。即，掃描線6沿著子像素20之列方向之排列而佈線。信號線8沿與Y軸平行之方向佈線。即，信號線8沿著子像素20之行方向之排列而佈線。
圖像顯示裝置1進而具有列選擇電路5及信號電壓輸出電路7。列選擇電路5及信號電壓輸出電路7沿著顯示區域2之外緣而設置。列選擇電路5沿著顯示區域2之外緣之Y軸方向而設置。列選擇電路5經由掃描線6而電性連接於各行之子像素20，對各子像素20供給選擇信號。
信號電壓輸出電路7沿著顯示區域2之外緣之X軸方向而設置。信號電壓輸出電路7經由信號線8而電性連接於各列之子像素20，對各子像素20供給信號電壓。
子像素20包含發光元件22、選擇電晶體24、驅動電晶體26、及電容器28。有如下情況，即，於圖3及下述圖4中，選擇電晶體24顯示為T1，驅動電晶體26顯示為T2，電容器28顯示為Cm。
發光元件22與驅動電晶體26串聯連接。於本實施方式中，驅動電晶體26係n通道之電晶體，於驅動電晶體26之汲極電極連接有發光元件22之陰極電極。驅動電晶體26及選擇電晶體24之主電極係汲極電極及源極電極。發光元件22之陽極電極設置於p型半導體層。發光元件之陰極電極設置於n型半導體層。發光元件22及驅動電晶體26之串聯電路連接於電源線3與接地線4之間。驅動電晶體26對應於圖1中之電晶體103，發光元件22對應於圖1中之發光元件150。流至發光元件22之電流係由施加至驅動電晶體26之閘極-源極間之電壓所決定，發光元件22以與流通之電流對應之亮度發光。
選擇電晶體24經由主電極而連接於驅動電晶體26之閘極電極與信號線8之間。選擇電晶體24之閘極電極連接於掃描線6。於驅動電晶體26之閘極電極與電源線3之間連接有電容器28。
列選擇電路5自m列之子像素20之排列中選擇1列而對掃描線6供給選擇信號。信號電壓輸出電路7供給具有所選擇之列之各子像素20所需之類比電壓值的信號電壓。向所選擇之列之子像素20之驅動電晶體26之閘極-源極間施加信號電壓。信號電壓由電容器28保持。驅動電晶體26使與信號電壓對應之電流流至發光元件22。發光元件22以與流至發光元件22之電流對應之亮度發光。
列選擇電路5依次切換選擇之列並供給選擇信號。即，列選擇電路5對由子像素20排列而成之列進行掃描。與信號電壓對應之電流流至依次掃描之子像素20之發光元件22而發光。各像素10以由RGB各色之子像素20發光之發光色及亮度所決定之發光色及亮度發光而於顯示區域2顯示圖像。
圖4係例示本實施方式之圖像顯示裝置之一部分之模式性俯視圖。 於本實施方式中，如圖1中所說明般，發光元件150與驅動用之電晶體103積層於Z軸方向上，使用通孔161d等將發光元件150之陰極電極與驅動用之電晶體103之汲極電極電性連接。
於圖4之上圖中模式性地顯示第I層之俯視圖，於圖4之下圖中模式性地顯示第II層之俯視圖。於圖4中，將第I層記載為“I”，將第2層記載為“II”。第I層係形成有發光元件150之層。即，第I層包含圖1中於Z軸之正方向上自石墨烯層140至第2配線層160之層。於圖4中，未示出第2層間絕緣膜156。第II層包含圖1中於Z軸之正方向上自基板102至第1層間絕緣膜112之層。於圖4中，未示出基板102、絕緣層105、絕緣膜108及第1層間絕緣膜112。於該圖中，作為元件形成區域104，示出了通道區域104c。
圖1所示之剖視圖示出了第I層及第II層之各者中以單點鏈線表示之部位之AA'線之箭視剖面。
如圖4所示，發光元件150之陰極電極由連接部151a提供，經由通孔161k及接觸孔161k1而連接於配線160k。
配線160k經由接觸孔161d1而連接於通孔161d之一端，通孔161d之另一端經由接觸孔161d2而連接於配線110d。
配線110d經由於圖1所示之絕緣膜108中開口之接觸孔111c1而連接於圖1所示之通孔111d。通孔111d連接於形成在通道區域104c之圖1所示之n型半導體區域104d。n型半導體區域104d提供電晶體103之汲極電極。
以此方式，可藉由貫通第2層間絕緣膜156及第1層間絕緣膜112之通孔161d而將分別形成於不同層即第I層及第II層之發光元件150與電晶體103電性連接。於圖4中，以二點鏈線模式性地示出通孔161d。
發光元件150之陽極電極由p型半導體層153提供。包含發光面153S之面經由連接構件161a而連接於配線160a。
利用圖4，對配線110s之XY俯視下之形狀進行說明。 於該例中，發光元件150呈圖1所示之具有底面151B之帶階差之長方體形狀。底面151B具有X軸方向之長度L1及Y軸方向之長度W1。
於該例中，配線110s具有長方形之遮光板(第2部分)SP，遮光板SP具有X軸方向之長度L2及Y軸方向之長度W2。
上述之各部之長度設定為L2＞L1且W2＞W1。發光元件150設置於遮光板SP之正上方，於XY俯視下，遮光板SP之外周包含發光元件150之外周。即，發光元件150之外周配置於遮光板SP之外周以內。發光元件150之外周只要位於遮光板SP之外周以內即可，遮光板SP之形狀及發光元件150之形狀不限於為方形之情形，亦可設為適當之任意形狀。
發光元件150朝向上方發光，並且存在朝向下方之發光或圖1所示之第2層間絕緣膜156與表面樹脂層170之界面處之反射光或散射光等。因此，藉由發光元件150之外周於XY俯視下位於遮光板SP之外周以內，可抑制包含電晶體103之電路元件之由光引起之誤動作等。
對本實施方式之圖像顯示裝置1之製造方法進行說明。 圖5A～圖7係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖5A所示，於本實施方式之圖像顯示裝置之製造方法中，準備晶圓(基板)1100。晶圓1100包含基板102、電路101及第1層間絕緣膜112。預先於由Si等形成之基板102形成有電路101，且形成有保護電路101並提供平坦化面112F之第1層間絕緣膜112。晶圓1100例如係直徑為約4英吋～12英吋之圓盤狀構件。
如圖5B所示，於平坦化面112F上形成石墨烯層1140。石墨烯層1140係包含石墨烯之層，較佳為由單層之石墨烯層積層數層至10層左右而形成之片狀構件。被裁斷成適當之大小及形狀之石墨烯層1140配置於平坦化面112F之特定位置，藉由其平坦性而吸附於第1層間絕緣膜112。石墨烯層1140例如亦可藉由接著劑等而接著於平坦化面112F上。
如圖6A所示，遍及石墨烯層1140上而形成半導體層1150。半導體層1150係自石墨烯層1140朝向Z軸之正方向依次形成n型半導體層1151、發光層1152及p型半導體層1153。
包含GaN之晶體之半導體層1150之形成係使用蒸鍍、離子束沈積、分子束磊晶(Molecular Beam Epitaxy，MBE)或濺鍍等物理氣相沈積法，較佳為使用低溫濺鍍法。若為低溫濺鍍法，則於成膜時，利用光或電漿進行輔助時，可設為更低之溫度，因而較佳。若為利用MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機化學氣相沈積)進行之磊晶生長，則有時會超過1000℃。與此相對，已知若為低溫濺鍍法，則能夠以400℃左右～700℃左右之低溫使包含發光層之GaN之晶體於單晶金屬層上磊晶生長(參照非專利文獻1、2等)。此種低溫濺鍍法對大口徑化之晶圓處理製程中之良率提高較為有效。
如此，於平坦化面112F形成石墨烯層1140，進而使半導體層1150晶體生長於石墨烯層1140上，因此，理想的是平坦化面112F具有充分之平坦度。
使用適當之成膜技術，使GaN之半導體層1150於石墨烯層1140上生長，藉此，於石墨烯層1140上形成包含發光層1152之單晶化之半導體層1150。雖未圖示，但亦有如下情形，即，於半導體層1150之生長過程中，包含作為生長物種之材料之Ga等之非晶狀態之沈積物沈積於不存在石墨烯層1140之部位。
於本實施方式中，將石墨烯層1140作為晶種，促進GaN之晶體形成。為了進一步促進半導體層1150之生長而使用緩衝層之情形時，例如藉由濺鍍等物理氣相沈積法於石墨烯層1140上形成緩衝層。關於緩衝層，只要為促進GaN之晶體生長之材料，則種類不限，可為絕緣材料，亦可為金屬等導電材料。例如，作為緩衝層，亦可設為包含Hf或Cu等之單晶之金屬層。
於本實施方式中，半導體層1150自n型半導體層1151起形成於石墨烯層1140上。於半導體層1150之生長初期，容易因晶格之失配而產生晶體缺陷，以GaN為主成分之晶體一般會體現出n型半導體特性。因此，藉由自n型半導體層1151起生長於石墨烯層1140上，可提高良率。
如圖6B所示，圖6A所示之半導體層1150藉由蝕刻等而加工成所期望之形狀，形成發光元件150。於發光元件150之形成步驟中，形成連接部151a，其後，藉由進一步進行蝕刻而形成其他部分。藉此，可形成具有於平坦化面112F上自n型半導體層151朝一方向突出之連接部151a的發光元件150。
發光元件150之形成使用例如乾式蝕刻製程，適宜使用各向異性電漿蝕刻(Reactive Ion Etching(反應式離子蝕刻)，RIE)。於不存在石墨烯層1140之部位形成有沈積物之情形時，所形成之沈積物於形成發光元件150之蝕刻步驟中被去除。
圖6A所示之石墨烯層1140於連接部151a之形成步驟中，藉由過蝕刻而成形為外周形狀與發光元件150之底面151B之外周形狀大致一致之石墨烯片140a。底面151B之外周包含n型半導體層151與連接部151a之外周。
如圖7所示，覆蓋平坦化面112F、包含石墨烯片140a之石墨烯層140、發光元件150而形成第2層間絕緣膜(第2絕緣膜)156。
藉由將形成為貫通第2層間絕緣膜156及第1層間絕緣膜112並到達配線110d的導孔利用導電材料填充而形成通孔(第1通孔)161d。藉由將形成為貫通第2層間絕緣膜156並到達連接部151a的導孔利用導電材料填充而形成通孔(第2通孔)161k。
將包含發光面153S之面上之第2層間絕緣膜156中所形成之接觸孔利用導電材料填充，形成連接構件161a。
於第2層間絕緣膜156上形成包含配線160a、160k之第2配線層160。配線160k與通孔161d、161k連接。配線160a與連接構件161a連接。第2配線層160之形成步驟可包含通孔161k、161d及連接構件161a之形成步驟，亦可於通孔161k、161d及連接構件161a之形成之後進行。
之後，藉由設置彩色濾光片等而形成本實施方式之圖像顯示裝置之子像素20。
圖8A及圖8B係例示本實施方式之圖像顯示裝置之變化例之製造方法的模式性剖視圖。 圖8A係表示形成圖2A所示之子像素20a之步驟之一部分的圖。於本變化例中，由於形成開口158之情況、及配線160a1之形狀與第1實施方式之情形不同，故直至第1實施方式之情形之利用圖6B所說明之步驟為止，可應用相同之步驟。圖8A之步驟於執行圖6B之步驟之後執行。
如圖8A所示，覆蓋平坦化面112F、包含石墨烯片140a之石墨烯層140及發光元件150而形成第2層間絕緣膜156a。
將包含發光面153S之面上之第2層間絕緣膜156a之一部分去除，形成開口158。發光面153S經由開口158而自第2層間絕緣膜156a露出。於該例中，包含所露出之發光面153S之面進行粗面加工。
藉由將形成為貫通第2層間絕緣膜156a及第1層間絕緣膜112並到達配線110d的導孔利用導電材料填充而形成通孔161d。藉由將形成為貫通第2層間絕緣膜156a並到達連接部151a的導孔利用導電材料填充而形成通孔161k。
如圖8B所示，於第2層間絕緣膜156a上形成包含配線160a1、160k之第2配線層160。於第2配線層160之形成步驟中，配線160a1之一端形成為連接於包含發光面153S之面。包含發光面153S之面係包含發光面153S及連接有配線160a1之一端之面的面。
配線160k形成為與第1實施方式之情形相同之形狀。亦可於形成第2配線層160時同時形成通孔161d、161k，該方面與第1實施方式之情形相同。
之後，藉由設置彩色濾光片等而形成圖2A所示之子像素20a。
圖9A及圖9B係表示形成圖2B所示之子像素20b之步驟之一部分的圖。本變化例與第1實施方式及圖2A所示之變化例之情形之不同點在於配線160a2之構成及具有透光性電極159a、159k之形成步驟。於本變化例中，直至圖8A所示之變化例之情形之製造步驟為止，可應用相同之步驟。對圖9A之步驟於執行圖8A之步驟之後執行之情況加以說明。
如圖9A所示，於第2層間絕緣膜156a上形成包含配線160a2、160k之第2配線層160。於配線160a2之形成步驟中，於遠離開口158之位置上形成配線160a2。
如圖9B所示，形成透光性電極159a、159k。透光性電極159a係遍及發光面153S上而形成，且遍及配線160a2上而形成。同時，透光性電極159a亦形成於發光面153S與配線160a2之間，以將發光面153S與配線160a2電性連接。以此方式，遠離開口158而設置之配線160a2藉由透光性電極159a而電性連接於發光面153S。透光性電極159k係遍及配線160k上而形成。
之後，藉由設置彩色濾光片等而形成圖2B所示之子像素20b。
圖2C所示之變化例由於發光元件150及電晶體103之配置不同，故配線110s3之形狀不同。即便於圖2C所示之變化例之情形時，晶圓1100之製造步驟亦與第1實施方式之情形相同，省略詳細說明。
對圖1所示之彩色濾光片180之形成步驟進行說明。 於與關於彩色濾光片180之形成步驟之圖10A～圖10D及圖11有關之說明中，將包含發光元件150、第2層間絕緣膜156、通孔161d、161k、第2配線層160及表面樹脂層170之構造物稱為發光電路部172。將包含晶圓1100、石墨烯層140及發光電路部172之構造物稱為構造體1192。於圖10A～圖10D之發光電路部172中，省略發光元件150以外之符號之記載。 圖10A～圖10D係表示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 於圖10A～圖10D中示出利用噴墨方式形成圖1所示之彩色濾光片(波長轉換構件)180之情形時之步驟。
如圖10A所示，準備於晶圓1100形成有石墨烯層140及發光電路部172之構造體1192。
如圖10B所示，於構造體1192上形成遮光部181。遮光部181例如使用網版印刷或光微影技術等而形成。
如圖10C所示，與發光色對應之螢光體自噴墨噴嘴噴出，形成色轉換層183。螢光體將未形成遮光部181之區域著色。螢光體可使用例如利用一般之螢光體材料或鈣鈦礦螢光體材料、量子點螢光體材料的螢光塗料。於使用鈣鈦礦螢光體材料或量子點螢光體材料之情形時，能夠實現各發光色，並且單色性較高而能夠提高色再現性，因而較佳。於利用噴墨噴嘴進行繪圖之後，以適當之溫度及時間進行乾燥處理。著色時之塗膜之厚度設定為較遮光部181之厚度薄。
關於藍色發光之子像素，於不形成色轉換部之情形時，不形成色轉換層183。又，於對藍色發光之子像素形成藍色之色轉換層時，色轉換部宜為1層之情形時，較佳為藍色之螢光體之塗膜之厚度設為與遮光部181之厚度相同之程度。
如圖10D所示，用於濾光片層184之塗料自噴墨噴嘴噴出。塗料反覆塗佈於螢光體之塗膜。螢光體及塗料之塗膜之合計厚度設為與遮光部181之厚度相同之程度。以此方式，形成彩色濾光片180。
對代替噴墨方式之彩色濾光片而形成膜形式之彩色濾光片180a之步驟進行說明。 圖11係例示本實施方式之圖像顯示裝置之製造方法之變化例的模式性剖視圖。 於圖11中，箭頭上方之圖示出了包含彩色濾光片180a之構成，箭頭下方之圖示出了利用上述步驟所形成之包含晶圓1100、石墨烯層140及發光電路部172之構造體1192。圖11之箭頭表示係將形成為膜狀之彩色濾光片180a接著至構造體1192之步驟。 於圖11中，為了避免繁雜，對所圖示之晶圓1100內之構成要素及晶圓1100上所形成之一部分構成要素省略了顯示。省略圖示之晶圓1100內之構成要素係圖1所示之基板102及第1層間絕緣膜112以及包含元件形成區域104、第1配線層110等之電路101。又，省略圖示之發光電路部172之構成要素係通孔161d、161k及第2配線層160。
如圖11所示，彩色濾光片(波長轉換構件)180a包含遮光部181a、色轉換層183R、183G、183B、及濾光片層184a。遮光部181a具有與噴墨方式之情形相同之功能。色轉換層183R、183G、183B由與噴墨方式之情形相同之功能及相同之材料形成。濾光片層184a亦具有與噴墨方式之情形相同之功能。
彩色濾光片180a以一面接著於構造體1192。彩色濾光片180a之另一面接著於玻璃基板186。於彩色濾光片180a之一面設置有透明薄膜接著層188，經由透明薄膜接著層188而接著於構造體1192之表面樹脂層170之露出面。
於該例中，彩色濾光片180a按照紅色、綠色、藍色之順序朝向X軸之正方向排列有色轉換部。關於紅色，於第1層設置有紅色之色轉換層183R，關於綠色，於第1層設置有綠色之色轉換層183G，均於第2層分別設置有濾光片層184a。關於藍色，既可設置有單層之色轉換層183B，亦可設置有濾光片層184a。於各色轉換部之間設置有遮光部181a，當然可針對色轉換部之每一種顏色變更濾光片層184之頻率特性。
將各色之色轉換層183R、183G、183B之位置對準發光元件150之位置而將彩色濾光片180a貼附於構造體1192。
以此方式，於包含發光電路部172等之構造體1192形成彩色濾光片180、180a，從而形成子像素。彩色濾光片選定噴墨方式、膜方式及能夠同等地形成彩色濾光片之其他方式中之適當之方式。根據基於噴墨方式之彩色濾光片180之形成，可省略膜之貼附步驟等，能夠以更低之成本製造圖像顯示裝置1。
不管是藉由噴墨所形成之彩色濾光片180，還是膜型之彩色濾光片180a，為了提高色轉換效率，均期望色轉換層183儘可能地厚。另一方面，若色轉換層183過厚，則色轉換後之光之出射光近似於郎伯，與此相對，未進行色轉換之藍色光之射出角受遮光部181限制。因此，會產生顯示圖像之顯示色產生視角依存性之問題。為了使設置色轉換層183之子像素之光之配光與未進行色轉換之藍色光之配光一致，理想的是色轉換層183之厚度設為遮光部181之開口大小之一半左右。
例如，於250 ppi(pitch per inch，每英吋之間距)左右之高精細之圖像顯示裝置之情形時，子像素20之間距成為30 μm左右，因此，色轉換層183之厚度理想的是設為15 μm左右。此處，於色轉換材料包含球狀之螢光體粒子之情形時，為了抑制來自發光元件150之漏光，較佳為呈最密構造狀積層。為此，至少粒子之層必須設為3層。因此，構成色轉換層183之螢光體材料之粒徑例如較佳為設為約5 μm以下，進而較佳為設為約3 μm以下。
形成彩色濾光片180、180a之後，將圖10A等所示之構造體1192與彩色濾光片180、180a一起切割而形成圖像顯示裝置。再者，彩色濾光片180、180a之形成步驟亦可於構造體1192之切割後進行。
圖12係例示本實施方式之圖像顯示裝置之模式性立體圖。 如圖12所示，本實施方式之圖像顯示裝置於電路基板100上設置有具有多個發光元件150之發光電路部172。圖1所示之石墨烯層140包含石墨烯片140a。石墨烯片140a於電路基板100上針對每一個發光元件150而設置。於發光電路部172上設置有彩色濾光片180。於下述其他實施方式或變化例之情形時，亦具有與圖12所示之構成相同之構成。
對本實施方式之圖像顯示裝置1之效果進行說明。 於本實施方式之圖像顯示裝置1之製造方法中，藉由使半導體層1150晶體生長於晶圓1100上，並對半導體層1150進行蝕刻，而形成發光元件150。預先於晶圓1100中製作包含驅動發光元件150之電晶體103等之電路101。因此，與將單片化之發光元件分別轉印相比，製造步驟明顯縮短。
於本實施方式之圖像顯示裝置1之製造方法中，藉由在晶圓1100之平坦化面112F上形成石墨烯層1140來作為晶種，可使半導體層1150晶體生長。
例如，於4 K畫質之圖像顯示裝置中，子像素之數量超過2400萬個，於8 K畫質之圖像顯示裝置之情形時，子像素之數量超過9900萬個。若逐個地形成如此大量之發光元件並安裝於電路基板，則需要大量時間。因此，難以以實惠之成本實現利用微LED之圖像顯示裝置。又，若逐個地安裝大量之發光元件，則會因安裝時之連接不良等而導致良率降低，無法避免成本之進一步升高。
與此相對，於本實施方式之圖像顯示裝置1之製造方法中，在形成於晶圓1100上之石墨烯層1140上成膜整個半導體層1150之後，形成發光元件150，因此，可削減發光元件150之轉印步驟。因此，本實施方式之圖像顯示裝置1之製造方法相對於先前之製造方法而言，可縮短轉印步驟之時間並削減步驟數。
具有均勻之晶體構造之半導體層1150生長於石墨烯層1140上，因此，藉由將石墨烯層1140適當地圖案化，可自對準地配置發光元件150。因此，無須於晶圓1100上執行發光元件150之對準，發光元件150亦容易小型化，適合於高精細化之顯示器。
於晶圓1100上藉由蝕刻等直接形成發光元件150之後，藉由形成通孔而將發光元件150與形成於發光元件150之晶圓1100內之電路元件電性連接，因此，可實現均勻之連接構造，可抑制良率降低。
於本實施方式中，於製作有電路101之晶圓1100上形成半導體層1150之步驟可使用低溫濺鍍技術。此種成膜技術可設為500℃左右之低溫環境，因此，可將對晶圓1100或晶圓1100內部之電路元件等施加之損害限制於最小限度，從而可提高製品之良率。
於本實施方式中，發光元件150形成於較電晶體103等靠上層。形成於不同層之發光元件150與包含電晶體103等之電路101係藉由貫通第2層間絕緣膜156及第1層間絕緣膜112所形成之通孔161d而相互連接。藉由如此使用技術上確立之多層配線技術，可容易地實現均勻之連接構造，從而可提高良率。因此，可抑制因發光元件等之連接不良而導致良率降低。
(第2實施方式) 圖13係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於本實施方式中，n型半導體層251提供發光面251S之方面及電晶體203之構成與上述其他實施方式之情形不同。對與其他實施方式之情形相同之構成要素標註相同符號並適當省略詳細說明。
如圖13所示，本實施方式之圖像顯示裝置之子像素220包含電晶體203、第1配線層110、第1層間絕緣膜112、石墨烯層140、發光元件250、第2層間絕緣膜156a、第2配線層160、及通孔(第1通孔)161d。
電晶體203形成於基板102。於基板102，除了形成有發光元件250之驅動用之電晶體203以外，還形成有其他電晶體及電容器等電路元件，藉由配線等構成電路101。例如，電晶體203對應於下述圖14所示之驅動電晶體226，該驅動電晶體226及除此以外之選擇電晶體224、電容器228等係電路元件。以下，設為電路101包含形成有電路元件之元件形成區域204、絕緣層105、第1配線層110、通孔111d、111s及絕緣膜108。基板102、絕緣層105、第1配線層110、通孔111d、111s及絕緣膜108具有與上述其他實施方式之情形相同之功能，由相同材料形成。將基板102、電路101及第1層間絕緣膜112等其他構成要素包括在內而稱為電路基板100，該方面亦與上述其他實施方式之情形相同。
電晶體203包含n型半導體區域204b、p型半導體區域204s、204d、及閘極107。閘極107介隔絕緣層105而設置於n型半導體區域204b之上。絕緣層105設置成將元件形成區域204與閘極107絕緣，並且與鄰接之其他電路元件充分分離。若對閘極107施加電壓，則可於n型半導體區域204b形成通道。電晶體203係p通道電晶體，例如為p通道MOSFET。
元件形成區域204設置於基板102。元件形成區域204係自基板102之表面沿基板102之深度方向、即Z軸之負方向形成。元件形成區域204包含n型半導體區域204b、及p型半導體區域204s、204d。p型半導體區域204s、204d係於元件形成區域204之表面附近相互隔開地設置。n型半導體區域204b形成為包圍p型半導體區域204s、204d之周圍，且於XY俯視下亦設置於p型半導體區域204s、204d之間。n型半導體區域204b亦形成於p型半導體區域204s、204d之各者之下方。
於電晶體203，若對閘極107施加較p型半導體區域204s低之電壓，則於n型半導體區域204b形成通道。流至p型半導體區域204s、204d間之電流係由閘極107之相對於p型半導體區域204s之電壓控制。
石墨烯層140設置於平坦化面112F上。石墨烯層140包含複數個石墨烯片140a。石墨烯片140a係針對每一個發光元件250而設置。石墨烯片140a具有於XY俯下與發光元件250之外周大致一致之外周。
發光元件250包含發光面251S。發光元件250與上述其他實施方式之情形同樣地，係於石墨烯片140a上具有底面253B之角柱狀或圓柱狀之元件。於發光元件250中，發光面251S係底面253B之相反側之面。
發光元件250包含p型半導體層253、發光層252、及n型半導體層251。p型半導體層253、發光層252及n型半導體層251係自底面253B朝向發光面251S依次積層。於本實施方式中，發光面251S由n型半導體層251提供。於該例中，發光面251S經表面粗糙化，但亦可如上述其他實施方式之變化例之情形般，發光面251S不經表面粗糙化。
p型半導體層253包含連接部253a。例如，連接部253a係與石墨烯片140a一起於平坦化面112F上自p型半導體層253朝一方向突出而設置。突出方向不限於一方向，亦可為兩個方向以上，還可設置成遍及p型半導體層253之全周突出。連接部253a之高度與p型半導體層253之高度相同或者低於p型半導體層253之高度，發光元件250之側面形成為階梯狀。連接部253a為p型，與p型半導體層253電性連接。於該例中，連接部253a係為了將通孔261a電性連接於p型半導體層253而設置。
發光元件250具有與圖1所示之發光元件150相同之XY俯視之形狀。發光元件250係根據電路元件之佈局等而選定適當之形狀。
發光元件250係與上述其他實施方式之發光元件150相同之發光二極體。即，發光元件250發出之光之波長例如係467 nm±30 nm左右之藍色發光或410 nm±30 nm左右之藍紫發光。發光元件250發出之光之波長不限於上述值，可設為適當之值。
第2層間絕緣膜156a係覆蓋平坦化面112F、包含石墨烯片140a之石墨烯層140及發光元件250而設置。第2層間絕緣膜156a由具有光反射性之材料形成，較佳為白色樹脂。作為白色樹脂之構成例，與圖2A及圖2B所示之變化例之情形相同。
第2配線層160設置於第2層間絕緣膜156a上。第2配線層160包含配線260a、260k。於該例中，配線260a之一部分設置於連接部253a之上方。於該例中，配線260k設置於遠離開口158之位置。
通孔(第1通孔)161d設置成貫通第2層間絕緣膜156a及第1層間絕緣膜112，並到達配線110d。通孔161d設置於配線260a與配線110d之間，將配線260a與配線110d電性連接。
通孔(第2通孔)261a設置成貫通第2層間絕緣膜156a，並到達連接部253a。通孔261a設置於配線260a與連接部253a之間，將配線260a與連接部253a電性連接。
透光性電極259k係遍及配線260k上而形成。透光性電極259k係遍及發光面251S而形成。透光性電極259k設置於配線260k與發光面251S之間，將配線260k與發光面251S電性連接。透光性電極259k及配線260k連接於例如圖14所示之電路之接地線4。
透光性電極259a係遍及配線260a上而形成。
p型半導體層253經由連接部253a、通孔261a、配線260a及通孔161d而電性連接於配線110d。配線110d經由通孔111d而電性連接於作為電晶體203之汲極電極之p型半導體區域204d。
n型半導體層251經由透光性電極259k及配線260k而電性連接於例如圖14所示之電路之接地線4。
亦可與圖2A所示之變化例之情形同樣地，代替透光性電極而藉由第2配線層160之配線直接連接於發光面251S。又，亦可如第1實施方式之情形般，代替第2層間絕緣膜156a而使用由具有透光性之材料形成之第2層間絕緣膜156。
子像素220係於第2層間絕緣膜156a、第2配線層160及透光性電極259k、259a上設置表面樹脂層170，於表面樹脂層170上設置彩色濾光片180。
圖14係例示本實施方式之圖像顯示裝置之模式性方塊圖。 如圖14所示，本實施方式之圖像顯示裝置201具備顯示區域2、列選擇電路205及信號電壓輸出電路207。於顯示區域2，與上述其他實施方式之情形同樣地，例如子像素220於XY平面上呈格子狀排列。
像素10係與上述其他實施方式之情形同樣地，包含發出不同顏色之光之複數個子像素220。子像素220R發出紅色光。子像素220G發出綠色光。子像素220B發出藍色光。藉由3種子像素220R、220G、220B以所期望之亮度發光，而決定1個像素10之發光色及亮度。
1個像素10包含3個子像素220R、220G、220B，子像素220R、220G、220B例如如該例般，於X軸上呈直線狀排列。各像素10可使相同顏色之子像素排列於同一行，亦可如該例般，於每一行排列不同顏色之子像素。
子像素220包含發光元件222、選擇電晶體224、驅動電晶體226、及電容器228。有如下情況，即，於圖14中，選擇電晶體224顯示為T1，驅動電晶體226顯示為T2，電容器228顯示為Cm。
於本實施方式中，發光元件222設置於接地線4側，串聯連接於發光元件222之驅動電晶體226設置於電源線3側。即，驅動電晶體226連接於電位較發光元件222高之一側。驅動電晶體226係p通道之電晶體。
於驅動電晶體226之閘極電極與信號線208之間連接有選擇電晶體224。電容器228連接於驅動電晶體226之閘極電極與電源線3之間。
信號電壓輸出電路207為了驅動作為p通道之電晶體之驅動電晶體226，而將極性與上述其他實施方式不同之信號電壓供給至信號線208。
於本實施方式中，由於驅動電晶體226之極性為p通道，故信號電壓之極性等與上述其他實施方式之情形不同。即，列選擇電路205係以自m列之子像素220之排列中依次選擇1列之方式對掃描線206供給選擇信號。信號電壓輸出電路207供給具有所選擇之列之各子像素220所需之類比電壓值之信號電壓。所選擇之列之子像素220之驅動電晶體226使與信號電壓對應之電流流至發光元件222。發光元件222以與流通之電流對應之亮度發光。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖15A～圖16係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 於該例中，可使用上述其他實施方式之關於圖5A及圖5B所說明之晶圓1100。但是，於本實施方式中，形成於晶圓1100內之電路101包含元件形成區域204及電晶體203。以下，對在圖5B之步驟之後應用圖15A及其以後之步驟之情況加以說明。
如圖15A所示，於本實施方式之圖像顯示裝置之製造方法中，於晶圓1100之平坦化面112F上所形成之石墨烯層1140上形成半導體層1150。半導體層1150係自石墨烯層1140朝向Z軸之正方向依次形成p型半導體層1153、發光層1152及n型半導體層1151。半導體層1150係使用與上述其他實施方式之情形相同之成膜技術而形成。即，半導體層1150之形成較佳為使用低溫濺鍍法，除此以外，可使用蒸鍍、離子束沈積、MBE等物理氣相沈積法。
關於包含生長物種之材料之沈積物有時會沈積於不存在石墨烯層1140之平坦化面112F上的情況，與上述其他實施方式之情形相同。
如圖15B所示，圖15A所示之石墨烯層1140上之半導體層1150係藉由蝕刻而加工成所期望之形狀，形成發光元件250。於發光元件250之形成步驟中，形成連接部253a，其後，形成連接部253a以外之發光元件250之部分。圖15A所示之石墨烯層1140於形成連接部253a時被過蝕刻，形成外周形狀與發光元件250之底面253B之外周形狀大致一致之石墨烯片140a。底面253B之外周包含p型半導體層253與連接部253a之外周。
如圖16所示，覆蓋平坦化面112F、石墨烯層140及發光元件250而形成第2層間絕緣膜156a。
藉由將第2層間絕緣膜156a之一部分去除而形成開口158，以使發光面251S自第2層間絕緣膜156a露出。發光面251S較佳為經表面粗糙化之方面與上述其他實施方式之情形相同。
以貫通第2層間絕緣膜156a及第1層間絕緣膜112並到達配線110d之方式形成通孔161d。以貫通第2層間絕緣膜156a並到達連接部253a之方式形成通孔261a。
於第2層間絕緣膜156a上形成包含配線260a、260k之第2配線層160。配線260a連接於通孔161d、261a。
遍及發光面251S上而形成透光性電極259k，且遍及配線260k上而形成透光性電極259k。同時，亦於發光面251S與配線260k之間形成透光性電極259k，以將發光面251S與配線260k電性連接。遍及配線260a上而形成透光性電極259a。
之後，藉由設置圖13所示之彩色濾光片180等而形成本實施方式之圖像顯示裝置之子像素220。
對本實施方式之圖像顯示裝置之效果進行說明。 本實施方式之圖像顯示裝置具有與上述其他實施方式之情形相同之效果。即，與將單片化之發光元件分別轉印相比，本實施方式之圖像顯示裝置可明顯縮短製造步驟。
除此以外，於本實施方式之圖像顯示裝置中，n型半導體層251可使電阻值低於p型半導體層253，因此，可將厚度加厚。因此，發光面251S之表面粗糙化變得容易。又，藉由將電晶體203之極性設為p通道，可構成驅動將發光面251S設為n型半導體層251之發光元件250之電路。藉此，本實施方式之圖像顯示裝置有電路元件之配置或電路設計上之自由度提高等優點。
(第3實施方式) 圖17係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 本實施方式之圖像顯示裝置與上述其他實施方式之情形之不同點在於，藉由插塞316a將第1配線層110與發光元件250連接。於該例中，利用p通道之電晶體203驅動發光面251S為n型半導體層251之發光元件250。對與上述其他實施方式之情形相同之構成要素標註相同符號，並適當省略詳細說明。
如圖17所示，本實施方式之圖像顯示裝置具備子像素320。子像素320包含電晶體203、第1配線層110、第1層間絕緣膜112、插塞316a、石墨烯層140、發光元件250、第2層間絕緣膜156a、通孔361s、及第2配線層160。
插塞316a設置於配線(第1配線)110d與石墨烯片140a之間。於石墨烯片140a上設置有發光元件250。此處，石墨烯片140a及石墨烯層140足夠薄，因此，石墨烯層140及石墨烯片140a之厚度方向之導電率設為足以使發光元件250以所期望之亮度發光之電流流動之值。因此，發光元件250經由石墨烯片140a以足夠低之電阻值電性連接於配線110d。
插塞316a之側面被第1層間絕緣膜112覆蓋。插塞316a與石墨烯片140a接觸之面設為與平坦化面112F大致相同之平面。即，插塞316a係以埋設於第1層間絕緣膜112之方式設置，於與平坦化面112F大致相同之平面連接於石墨烯片140a。
發光元件250之p型半導體層253於底面253B連接於石墨烯片140a。因此，p型半導體層253經由石墨烯片140a、插塞316a、配線110d及通孔111d而電性連接於與電晶體203之汲極電極對應之p型半導體區域204d。
第2層間絕緣膜156a係以覆蓋平坦化面112F、包含石墨烯片140a之石墨烯層140及發光元件250之方式設置。
設置於第2層間絕緣膜156a上之第2配線層160包含配線360k、360s。配線360k連接於例如圖14之電路之接地線4。配線360s連接於例如圖14之電路之電源線3。
通孔(第1通孔)361s設置成貫通第2層間絕緣膜156a及第1層間絕緣膜112，並到達配線(第2配線)110s。通孔361s設置於配線360s與配線110s之間，將配線360s與配線110s電性連接。
發光面251S係藉由將第2層間絕緣膜156a之一部分去除而形成。發光面251S經由開口158自第2層間絕緣膜156a露出。遍及發光面251S上而設置有透光性電極359k。透光性電極359k係遍及配線360k上而設置，亦設置於發光面251S與配線360k之間。透光性電極359k將發光面251S與配線360k電性連接。
透光性電極359s係遍及配線360s上而設置。透光性電極359s與配線360s一起連接於例如圖14之電路之電源線3。
亦可代替透光性電極359k而將配線之一端直接連接於發光面251。又，亦可代替第2配線層160而設為包含透光性電極359k、359s之透光性導電膜，亦可藉由透光性電極359k及透光性電極359s而分別連接於圖14之電路之接地線4及電源線3。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖18A～圖20B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 於該例中，使用上述其他實施方式之關於圖5A所說明之晶圓1100。但是，形成於晶圓1100內之電路101包含元件形成區域204及電晶體203。以下，對在圖5A之步驟之後應用圖18A及其以後之步驟之情況加以說明。 如圖18A所示，於所準備之晶圓1100之第1層間絕緣膜112形成接觸孔h1。接觸孔h1於XY俯視下形成於設置有配線110d之位置。接觸孔h1形成為到達配線110d。接觸孔h1亦可自配線110d之表面沿配線110d之厚度方向形成得更深。
如圖18B所示，遍及第1層間絕緣膜112之平坦化面112F、接觸孔h1及經由接觸孔h1自第1層間絕緣膜112露出之配線110d而形成金屬層1116。
如圖19A所示，例如藉由化學機械研磨(Chemical Mechanical Polishing，CMP)等對圖18B所示之金屬層1116進行研磨，直至平坦化面112F自金屬層1116露出為止。平坦化面112F無須與圖18A所示之初期之平坦化面112F一致，但以下，以使初期之平坦化面112F露出之情況加以說明。
於圖19A中，藉由研磨而自金屬層1116露出之插塞316a之面316S係相對於平坦化面112F不朝Z軸之正方向突出，且不朝Z軸之負方向形成凹部，而是與平坦化面112F大致同一平面。
如圖19B所示，遍及平坦化面112F及插塞316a之面316S上而形成石墨烯層1140。此時，石墨烯層1140與插塞316a電性連接。
如圖20A所示，於石墨烯層1140上形成半導體層1150。於該例中，半導體層1150係自石墨烯層1140側依次形成p型半導體層1153、發光層1152及n型半導體層1151。
如圖20B所示，藉由蝕刻對圖20A所示之半導體層1150進行加工而形成所期望之形狀之發光元件250。圖20A所示之石墨烯層1140於形成發光元件250時被過蝕刻而形成具有與發光元件250之外周大致一致之外周之石墨烯片140a。
之後，與其他實施方式之情形同樣地，形成圖17所示之第2層間絕緣膜156a、開口158、通孔361s、第2配線層160、透光性電極359k、359s及彩色濾光片180，從而形成子像素320。
對本實施方式之圖像顯示裝置之效果進行說明。 本實施方式之圖像顯示裝置 具有與上述其他實施方式之情形相同之效果。即，與將單片化之發光元件分別轉印相比，本實施方式之圖像顯示裝置可明顯縮短製造步驟。除此以外，於本實施方式之圖像顯示裝置中，代替通孔而藉由插塞316a與形成於較發光元件250靠下層之電晶體203等電路元件電性連接。藉此，子像素320之構造變得更簡單，可使製造步驟更簡單，從而可期待良率提高。
(第4實施方式) 圖21係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於本實施方式中，於包含發光層452之單一之半導體層450形成複數個發光面451S1、451S2，藉此，實現發光效率更高之圖像顯示裝置。於以下之說明中，對與上述其他實施方式之情形相同之構成要素標註相同符號並適當省略詳細說明。
如圖21所示，本實施方式之圖像顯示裝置具備子像素群420。子像素群420包含電晶體(複數個電晶體)203-1、203-2、第1配線層110、第1層間絕緣膜112、石墨烯層140、半導體層450、第2層間絕緣膜156a、第2配線層160、及通孔461d1、461d2。
石墨烯層140包含石墨烯片(第3部分)440a。半導體層450設置於石墨烯片440a上。石墨烯層140與上述其他實施方式之情形同樣地，包含複數個石墨烯片440a，半導體層450係針對每一個石墨烯片440a而設置。於本實施方式及下述變化例之各剖視圖中，為了避免顯示之繁雜，而將石墨烯層140之符號與石墨烯片440a之符號並排地記載。
於本實施方式中，藉由將p通道之電晶體203-1、203-2接通，而自半導體層450之一側注入電子，自半導體層450之另一側注入電洞。半導體層450被注入電洞及電子，藉由電洞及電子之結合而使發光層452發光。
用於驅動發光層452之驅動電路可應用例如圖14所示之電路構成。亦可設為如下構成，即，將半導體層之p型半導體層與n型半導體層上下調換，而利用n通道之電晶體驅動半導體層。於該情形時，驅動電路例如可應用圖3之電路構成。
對子像素群420之構成詳細地進行說明。 電晶體203-1、203-2形成於基板102。電晶體203-1包含元件形成區域204-1、閘極107-1及通孔111s1、111d1。電晶體203-2包含元件形成區域204-2、閘極107-2及通孔111s2、111d2。
於該例中，元件形成區域204-1、204-2係n型半導體區域。元件形成區域204-1、204-2係於基板102內在X軸方向上隔開地形成。元件形成區域204-1、204-2之n型半導體區域分別包含通道區域。於元件形成區域204-1隔開地形成有2個p型半導體區域。形成於元件形成區域204-1內之2個p型半導體區域包含電晶體203-1之源極區域及汲極區域。於元件形成區域204-2隔開地形成有2個p型半導體區域。形成於元件形成區域204-2內之2個p型半導體區域包含電晶體203-2之源極區域及汲極區域。
於元件形成區域204-1、204-2及基板102上設置有絕緣層105，閘極107-1、107-2介隔絕緣層105而分別設置於元件形成區域204-1、204-2上。電晶體203-1、203-2係p通道MOSFET。電晶體203-1、203-2具有與上述之第2、第3實施方式之情形之電晶體203相同之構成，因此，省略進一步之詳細說明。
於絕緣層105及閘極107-1、107-2上設置有絕緣膜108。第1配線層110設置於絕緣膜108上。
於電晶體203-1之2個p型半導體區域與第1配線層110之間分別設置有通孔111s1、111d1。於電晶體203-2之2個p型半導體區域與第1配線層110之間分別設置有通孔111s2、111d2。
第1配線層110包含配線410s、410d1、410d2。通孔111s1設置於與電晶體203-1之源極區域對應之p型半導體區域與配線410s之間，將該p型半導體區域與配線410s電性連接。通孔111s2設置於與電晶體203-2之源極區域對應之p型半導體區域與配線410s之間，將該p型半導體區域與配線410s電性連接。配線410s連接於例如圖14之電路之電源線3。
通孔111d1設置於與電晶體203-1之汲極區域對應之p型半導體區域與配線410d1之間，將該p型半導體區域與配線410d1電性連接。通孔111d2設置於與電晶體203-2之汲極區域對應之p型半導體區域與配線410d2之間，將該p型半導體區域與配線410d2電性連接。
第1層間絕緣膜(第1絕緣膜)112覆蓋絕緣膜108及第1配線層110。包含石墨烯片140a之石墨烯層140設置於第1層間絕緣膜112之平坦化面112F上。
半導體層450設置於石墨烯片140a上。半導體層450包括包含發光面451S1、451S2之面及該面之相反側之底面453B。單一之半導體層450設置於沿著X軸方向配置之2個驅動用之電晶體203-1、203-2之間。
半導體層450包含p型半導體層453、發光層452、及n型半導體層451。半導體層450係自平坦化面112F朝向發光面451S1、451S2依次積層有p型半導體層453、發光層452及n型半導體層451。底面453B係p型半導體層453之面。發光面451S1、451S2係底面453B之相反側之面。
p型半導體層453包含連接部453a1、453a2。連接部453a1設置成於平坦化面112F上與石墨烯片440a一起自p型半導體層453朝一方向突出。連接部453a2設置成於平坦化面112F上與石墨烯片440a一起自p型半導體層453朝與連接部453a1不同之方向突出。連接部453a1、453a2不限於朝一方向突出之情形，亦可朝複數個方向突出而設置。亦可將遍及半導體層450之外周而突出之部分之一部分設為連接部453a1、453a2。連接部453a1、453a2之高度低於半導體層450之高度或者與p型半導體層453之高度相同，如該例般，設定為低於p型半導體層453之高度，半導體層450之側面形成為階梯狀。
連接部453a1為p型，於一端連接於連接部453a1之通孔461a1電性連接於p型半導體層453。連接部453a2為p型，於一端連接於連接部453a2之通孔461a2電性連接於p型半導體層453。
較佳為配線410s作為遮光板發揮功能。配線410s之外周被設定為於XY俯視下將半導體層450投影至配線410s時，包含半導體層450之外周。即，半導體層450之外周於XY俯視下設定於配線410s之外周以內。藉由如此設定，配線410s可將自半導體層450朝下方散射之光遮光而防止包含電晶體203-1、203-2之電路元件之由光之照射引起之誤動作。
第2層間絕緣膜(第2絕緣膜)156a覆蓋平坦化面112F、包含石墨烯片440a之石墨烯層140及半導體層450。發光面451S1經由開口458-1自第2層間絕緣膜156a露出。發光面451S2經由開口458-2自第2層間絕緣膜156a露出。第2層間絕緣膜156a由具有光反射性之材料形成，較佳為由白色樹脂形成。
通孔461d1設置成貫通第2層間絕緣膜156a及第1層間絕緣膜112，並到達配線410d1。通孔461d2設置成貫通第2層間絕緣膜156a及第1層間絕緣膜112，並到達配線410d2。
通孔461a1設置成貫通第2層間絕緣膜156a，並到達連接部453a1。通孔461a2設置成貫通第2層間絕緣膜156a，並到達連接部453a2。
第2配線層160設置於第2層間絕緣膜156a上。第2配線層160包含配線460a1、460a2、460k。配線460a1之一部分設置於連接部453a1之上方。配線460a2之一部分設置於連接部453a2之上方。配線460k設置於發光面451S1與發光面451S2之間。配線460k連接於例如圖14之接地線4。
通孔461d1設置於配線460a1與配線410d1之間，將配線460a1與配線410d1電性連接。通孔461d2設置於配線460a2與配線410d2之間，將配線460a2與配線410d2電性連接。
通孔461a1設置於配線460a1與連接部453a1之間，將配線460a1與連接部453a1電性連接。通孔461a2設置於配線460a2與連接部453a2之間，將配線460a2與連接部453a2電性連接。
如此，連接部453a1經由通孔461a1、配線460a1及通孔461d1而連接於配線410d1。連接部453a2經由通孔461a2、配線460a2及通孔461d2而連接於配線410d2。
透光性電極459a1係遍及配線460a1上而設置。透光性電極459a2係遍及配線460a2上而設置。透光性電極459k係遍及配線460k上而設置。透光性電極459k係遍及發光面451S1上而設置。透光性電極459k亦設置於配線460k與發光面451S1之間，將配線460k與發光面451S1電性連接。透光性電極459k係遍及發光面451S2上而設置。透光性電極459k亦設置於配線460k與發光面451S2之間，將配線460k與發光面451S2電性連接。
開口458-1、458-2於XY俯視下分別形成於與發光面451S1、451S2對應之位置。發光面451S1、451S2形成於n型半導體層451上之隔開之位置。發光面451S1設置於更靠近電晶體203-1之位置。發光面451S2設置於更靠近電晶體203-2之位置。
開口458-1、458-2於XY俯視下呈例如正方形或長方形。並不限於方形，亦可為圓形、橢圓形或六邊形等多邊形。發光面451S1、451S2亦可同樣於XY俯視下呈正方形或長方形、其他多邊形或圓形等。發光面451S1、451S2之形狀可與開口458-1、458-2之形狀相似，亦可設為不同形狀。
如上所述，於經由開口458-1自第2層間絕緣膜156a露出之發光面451S1連接有透光性電極459k。於經由開口458-2自第2層間絕緣膜156a露出之發光面451S2亦連接有透光性電極459k。因此，自透光性電極459k供給之電子自發光面451S1、451S2注入至n型半導體層451。另一方面，經由連接部453a1、453a2向p型半導體層453注入電洞。
p型半導體層453經由連接部453a1、通孔461a1、配線460a1、通孔461d1、配線410d1及通孔111d1而連接於電晶體203-1之汲極電極。電晶體203-1之源極電極經由通孔111s1及配線410s而連接於例如圖14之電源線3。因此，藉由電晶體203-1接通而向p型半導體層453注入電洞。
p型半導體層453經由連接部453a2、通孔461a2、配線460a2、通孔461d2、配線410d2及通孔111d2而連接於電晶體203-2之汲極電極。電晶體203-2之源極電極經由通孔111s2及配線410s而連接於例如圖14之電源線3。因此，藉由電晶體203-2接通而向p型半導體層453注入電洞。
電晶體203-1、203-2係鄰接之子像素之驅動電晶體，其等依次被驅動。因此，自2個電晶體203-1、203-2中之任一者注入之電洞注入至發光層452，自發光面451S1、451S2注入之電子注入至發光層452，從而發光層452發光。
於本實施方式中，漂移電流藉由n型半導體層451及p型半導體層453之電阻部分而與XY平面平行之方向之成分得到抑制。因此，自發光面451S1、451S2注入之電子或自連接部453a1、453a2注入之電洞均沿著半導體層450之積層方向行進。較發光面451S1、451S2靠外側幾乎不會成為發光源，因此，可藉由電晶體203-1、203-2使1個半導體層450中所設置之複數個發光面451S1、451S2分別選擇性地發光。
如此，半導體層450中之發光源幾乎由發光面451S1、451S2之配置所決定。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖22A～圖23B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖22A所示，準備晶圓4100。晶圓4100包含基板102、電路101及第1層間絕緣膜112。於該例中，電路101包含複數個元件形成區域204-1、204-2。電路101由第1層間絕緣膜112覆蓋。配線410s以用於將朝向圖21所示之半導體層450之下方之散射光遮光的形狀形成。於所準備之晶圓4100中，於平坦化面112F上形成石墨烯層1140。
如圖22B所示，於石墨烯層1140上形成半導體層1150。半導體層1150係自石墨烯層1140側依次形成p型半導體層1153、發光層1152及n型半導體層1151。關於石墨烯層1140及半導體層1150之形成，可應用與上述其他實施方式之情形相同之技術。
如圖23A所示，藉由蝕刻對圖22B所示之半導體層1150進行加工，而形成半導體層450。於半導體層450之形成步驟中，形成連接部453a1、453a2，其後，形成連接部453a1、453a2以外之部分。於半導體層450之形成步驟中，以將半導體層450投影至配線410s時配線410s之外周包含半導體層450之外周的方式，形成半導體層450。即，半導體層450形成為半導體層450之外周於XY俯視下位於配線410s之外周以內。圖22B所示之石墨烯層1140於形成連接部453a1、453a2時被過蝕刻，成形為與半導體層450之外周大致一致。
如圖23B所示，以覆蓋平坦化面112F、包含石墨烯片440a之石墨烯層140及半導體層450之方式形成第2層間絕緣膜156a。
以貫通第2層間絕緣膜156a及第1層間絕緣膜112並到達配線410d1之方式形成通孔461d1。以貫通第2層間絕緣膜156a及第1層間絕緣膜112並到達配線410d2之方式形成通孔461d2。以貫通第2層間絕緣膜156a並到達連接部453a1之方式形成通孔461a1。以貫通第2層間絕緣膜156a並到達連接部453a2之方式形成通孔461a2。
將第2層間絕緣膜156a之一部分去除，而形成開口458-1、458-2，發光面451S1、451S2經由開口458-1、458-2分別自第2層間絕緣膜156a露出。
於第2層間絕緣膜156a上形成包含配線460a1、460a2、460k之第2配線層160，配線460a1連接於通孔461d1、461a1。配線460a2連接於通孔461d2、461a2。配線460k形成於發光面451S1與發光面451S2之間。
遍及配線460a1上而形成透光性電極459a1。遍及配線460a2上而形成透光性電極459a2。遍及配線460k上而形成透光性電極459k。遍及發光面451S1、451S2上而形成透光性電極459k。透光性電極459k形成於配線460k與發光面451S1之間，以將配線460k與發光面451S1電性連接。透光性電極459k形成於配線460k與發光面451S2之間，以將配線460k與發光面451S2電性連接。
之後，藉由設置彩色濾光片180，而形成本實施方式之圖像顯示裝置之子像素群420。
於本實施例中，於1個半導體層450中設置2個發光面451S1、451S2，但發光面之數量並不限制於2個，亦可於1個半導體層450中設置3個或3個以上之發光面。作為一例，亦可以單一之半導體層450實現1行或2行之子像素。藉此，如下所述，可削減無助於每一個發光面之發光之再結合電流，並且可使實現更微細之發光元件之效果增大。
(變化例) 圖24係例示本變化例之圖像顯示裝置之一部分之模式性剖視圖。 本變化例與上述第4實施方式之情形之不同點在於，於發光層452上設置有2個n型半導體層4451a1、4451a2。其他方面與第4實施方式之情形相同，對相同之構成要素標註相同符號並適當省略詳細說明。
如圖24所示，本變化例之圖像顯示裝置具備子像素群420a。子像素群420a包含半導體層450a。半導體層450a包含p型半導體層453、發光層452、及n型半導體層4451a1、4451a2。發光層452積層於p型半導體層453上。n型半導體層4451a1、4451a2均積層於發光層452上。
n型半導體層4451a1、4451a2於發光層452上形成為島狀，於該例中，沿著X軸方向分開地配置。於n型半導體層4451a1與n型半導體層4451a2之間設置有第2層間絕緣膜156a，n型半導體層4451a1、4451a2藉由第2層間絕緣膜156a而分離。
於該例中，n型半導體層4451a1、4451a2於XY俯視下具有大致相同之形狀，其形狀呈大致正方形或長方形，亦可呈其他多邊形或圓形等。
n型半導體層4451a1具有發光面4451S1。n型半導體層4451a2具有發光面4451S2。發光面4451S1係經由開口458-1自第2層間絕緣膜156a露出之n型半導體層4451a1之面。發光面4451S2係經由開口458-2自第2層間絕緣膜156a露出之n型半導體層4451a2之面。
發光面4451S1、4451S2於XY俯視下之形狀與第4實施方式之情形之發光面之形狀同樣地，具有大致相同之形狀，具有大致正方形等形狀。發光面4451S1、4451S2之形狀不限於如本實施方式般之方形，亦可呈圓形、橢圓形或六邊形等多邊形。發光面4451S1、4451S2之形狀可與開口458-1、458-2之形狀相似，亦可設為不同形狀。
透光性電極459k係遍及發光面4451S1上而設置，且遍及配線460k上而設置。透光性電極459k設置於發光面4451S1與配線460k之間，將發光面4451S1與配線460k電性連接。透光性電極459k係遍及發光面4451S2上而設置，設置於發光面4451S2與配線460k之間，將發光面4451S2與配線460k電性連接。
對本變化例之製造方法進行說明。 圖25A及圖25B係例示本變化例之圖像顯示裝置之製造方法之模式性剖視圖。 於本變化例中，對如下情況加以說明，即，直至圖22B所示之步驟為止，設為與第4實施方式之情形相同之步驟，在圖22B所示之步驟之後，應用圖25A及其以後之步驟。
如圖25A所示，對圖22B所示之半導體層1150進行蝕刻，形成連接部453a1、453a2，其後，自剩餘之部分形成發光層452及p型半導體層453。進一步進行蝕刻，形成2個n型半導體層4451a1、4451a2。圖22B所示之石墨烯層1140於形成半導體層450a時被過蝕刻，成形為具有與半導體層450a之外周大致一致之外周之石墨烯片440a。
於形成n型半導體層4451a1、4451a2之情形時，亦可更深地進行蝕刻。例如，用於形成n型半導體層4451a1、4451a2之蝕刻亦可超過到達發光層452或p型半導體層453之深度而進行。於如此藉由較深之蝕刻而形成n型半導體層之情形時，理想的是對較圖24所示之發光面4451S1、4451S2之外周靠外側1 μm以上的部位進行蝕刻。藉由使蝕刻位置離開至較發光面4451S1、4451S2之外周靠外側，可抑制再結合電流。
如圖25B所示，覆蓋平坦化面112F、包含石墨烯片440a之石墨烯層140及半導體層450a而形成第2層間絕緣膜156a。其後，與第4實施方式同樣地，形成開口458-1、458-2、通孔461d1、461d2、461a1、461a2、第2配線層160及透光性電極459a1、459a2、459k。
進而，與第4實施方式之情形同樣地，形成彩色濾光片等上部構造。
以此方式，形成具有2個發光面4451S1、4451S2之子像素群420a。
本變化例之情形亦與第4實施方式之情形同樣地，發光面之數量並不限定於2個，亦可於1個半導體層450a中設置3個或3個以上之發光面。
(第5實施方式) 圖26係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 本實施方式與第4實施方式之情形之不同點在於，利用插塞516k將第1配線層110之配線510k與半導體層550連接。關於半導體層550與插塞516k之連接，於導體層550與插塞516k之間設置石墨烯片540a。又，於本實施方式中，於利用p通道之電晶體203-1、203-2驅動半導體層而發光之方面與第4實施方式之情形相同，但半導體層550之構成與第4實施方式之情形不同。對與第4實施方式之情形相同之構成要素標註相同符號並適當省略詳細說明。再者，以下，對如下實施方式進行說明，即，於第2配線層160中，於配線560a1之一端與包含發光面553S1之面連接，於配線560a2之一端與包含發光面553S2之面連接，但對於第2配線層160與發光面553S1、553S2之連接，亦可使用透光性電極。又，亦可使發光面553S1、553S2表面粗糙化。
如圖26所示，本實施方式之圖像顯示裝置具備子像素群520。子像素群520包含電晶體(複數個電晶體)203-1、203-2、第1配線層110、第1層間絕緣膜112、石墨烯層140、半導體層550、第2層間絕緣膜156a、第2配線層160、及通孔461d1、461d2。於子像素群520中，第1配線層110包含配線510s1、510s2、510k。配線510k設置於配線510s1與配線510s2之間。配線510s1、510s2連接於例如圖14之電路之電源線3。配線510k連接於例如圖14之電路之接地線4。再者，第1配線層110亦包含配線410d1、410d2，配線410d1、410d2具有與第4實施方式之情形之配線410d1、410d2相同之功能。
配線510s1、510s2、510k設置於半導體層550之下方，設置成將自半導體層550輻射之朝向下方之散射光遮光。配線510s1與配線510k之間隔設為能夠確保配線510s1與配線510k之間可能產生之電位差之程度之較窄之間隔。配線510s2與配線510k之間隔亦設為能夠確保配線510s2與配線510k之間可能產生之電位差之程度之較窄之間隔。而且，較佳為各配線510s1、510k、510s2於XY俯視下之外周之包絡線設定為於XY俯視下將半導體層550投影至包絡線所包圍之區域時，包含半導體層550之外周。即，較佳為半導體層550之外周於XY俯視下設定於各配線510s1、510k、510s2之包絡線之外周以內。
石墨烯層140包含石墨烯片(第3部分)540a。石墨烯層140包含複數個石墨烯片540a，石墨烯片540a係針對每一個半導體層550而設置。
於配線510k(第1配線)與石墨烯片540a之間設置有插塞516k。插塞516k將配線510k與石墨烯片540a電性連接。石墨烯片540a足夠薄，因此，石墨烯片540a及石墨烯層140之厚度方向之導電率設為足以使發光面553S1、553S2以所期望之亮度發光之電流流動之值。半導體層550經由插塞516k及石墨烯片540a以低電阻電性連接於配線510k。
半導體層550包含n型半導體層551、發光層552、及p型半導體層553。半導體層550係自平坦化面112F朝向發光面553S1、553S2依次積層有n型半導體層551、發光層552及p型半導體層553。底面551B係n型半導體層551之面，n型半導體層551於底面551B電性連接於石墨烯片540a。底面551B係包含發光面553S1、553S2之面之相反側之面。
於該例中，n型半導體層551包含階梯狀之連接部551a1、551a2，但半導體層550亦可設為不包含連接部551a1、551a2之單一之角柱或圓柱形狀。
第2層間絕緣膜156a係覆蓋平坦化面112F、包含石墨烯片540a之石墨烯層140及半導體層550而設置。開口558-1係藉由將第2層間絕緣膜156a之一部分去除而形成。發光面553S1經由開口558-1自第2層間絕緣膜156a露出。開口558-2係藉由將第2層間絕緣膜156a之一部分去除而形成。發光面553S2經由開口558-2自第2層間絕緣膜156a露出。
第2配線層160設置於第2層間絕緣膜156a上。第2配線層160包含配線560a1、560a2。配線560a1之一端連接於包含發光面553S1之面。通孔461d1設置於配線560a1與配線410d1之間，將配線560a1與配線410d1電性連接。因此，p型半導體層553之發光面553S1經由配線560a1、通孔461d1、配線410d1及通孔111d1而電性連接於電晶體203-1之汲極電極。配線560a2之一端連接於包含發光面553S2之面。通孔461d2設置於配線560a2與配線410d2之間，將配線560a2與配線410d2電性連接。p型半導體層553之發光面553S2經由配線560a2、通孔461d2、配線410d2及通孔111d2而電性連接於電晶體203-2之汲極電極。
於本實施方式中，n型半導體層551經由石墨烯片540a及插塞516k而連接於配線510k，因此，有能夠以低電阻電性連接之優點。
於本變化例中，藉由應用於第3實施方式中利用圖18A～圖20A所說明之製造方法，可形成插塞516k，且可將插塞516k與石墨烯片140a電性連接。
(變化例) 圖27係例示本變化例之圖像顯示裝置之一部分之模式性剖視圖。 本變化例與第5實施方式之情形之不同點在於，與第4實施方式之變化例之情形同樣地，將分別提供發光面5553S1、5553S2之p型半導體層5553a1、5553a2分離成島狀。其他方面與第5實施方式之情形相同。
如圖27所示，本變化例之圖像顯示裝置具備子像素群520a。子像素群520a包括包含配線510s1、510s2、510k之第1配線層110、插塞516k及半導體層550a。
半導體層550a包含n型半導體層551、發光層552、及p型半導體層5553a1、5553a2。發光層552積層於n型半導體層551上。p型半導體層5553a1、5553a2均積層於發光層552上。
p型半導體層5553a1、5553a2於發光層552上形成為島狀，於該例中，沿著X軸方向分開地配置。於p型半導體層5553a1與p型半導體層5553a2之間設置有第2層間絕緣膜156a，p型半導體層5553a1、5553a2藉由第2層間絕緣膜156a而分離。
於該例中，p型半導體層5553a1、5553a2於XY俯視下具有大致相同之形狀，其形狀呈大致正方形或長方形，亦可呈其他多邊形或圓形等。
p型半導體層5553a1具有發光面5553S1。p型半導體層5553a2具有發光面5553S2。發光面5553S1係經由開口558-1自第2層間絕緣膜156a露出之p型半導體層5553a1之面。發光面5553S2係經由開口558-2自第2層間絕緣膜156a露出之p型半導體層5553a2之面。
發光面5553S1、5553S2於XY俯視下之形狀與第4實施方式之變化例之情形之發光面之形狀同樣地，具有大致相同之形狀，具有大致正方形等形狀。發光面5553S1、5553S2之形狀不限於如本實施方式般之方形，亦可呈圓形、橢圓形或六邊形等多邊形。發光面5553S1、5553S2之形狀可與開口558-1、558-2之形狀相似，亦可設為不同形狀。
關於其他構成要素，與第5實施方式之情形相同。又，關於插塞516k之形成步驟或插塞516k與石墨烯片540a之連接步驟，亦可同樣應用第5實施方式之情形。關於半導體層550a之形成步驟，可藉由變更半導體層之極性而容易地應用第4實施方式之變化例中所說明之步驟。
對第4、第5實施方式及其等之變化例之圖像顯示裝置之效果進行說明。 圖28係例示像素LED元件之特性之曲線圖。 圖28之縱軸表示像素LED元件之發光效率[%]。橫軸係以相對值表示流至像素LED元件之電流之電流密度。 如圖28所示，於電流密度之相對值小於1.0之區域，像素LED元件之發光效率大致固定或單調遞增。於電流密度之相對值大於1.0之區域，發光效率單調遞減。即，於像素LED元件存在如發光效率成為最大之適當之電流密度。
期待藉由將電流密度抑制為能夠自發光元件獲得充分之亮度之程度而實現高效率之圖像顯示裝置。然而，由圖28示出如下情況，即，於低電流密度下，有發光效率隨著電流密度降低而降低之傾向。
如第1實施方式至第3實施方式中所作說明，發光元件係藉由如下方法形成：藉由蝕刻等將包含發光層之半導體層1150之整層個別地分離。此時，發光層與p型半導體層之接合面於發光元件之端部露出。同樣地，發光層與n型半導體層之接合面於端部露出。
於存在此種端部之情形時，電子及電洞於端部處再結合。另一方面，此種再結合無助於發光。端部處之再結合之產生與流至發光元件之電流幾乎無關。認為再結合係相應於端部之有助於發光之接合面之長度而產生。
於使2個相同尺寸之立方體形狀之發光元件發光之情形時，四方之側面於每一個發光元件中均成為端部，因此，2個發光元件具有合計8個端部，而可能會於8個端部處產生再結合。
與此相對，於第4、第5實施方式及其等之變化例中，半導體層450、450a、550、550a均具有四方之側面，於2個發光面中端部為4個。但是，2個開口之間之區域中，電子或電洞之注入量較少，幾乎無助於發光，因此，可認為有助於發光之端部為6個。如此，於本實施方式中，藉由實質性地減少半導體層之端部之數量，而減少無助於發光之再結合。藉由減少無助於發光之再結合，可使每一發光面之驅動電流降低。
於如為了圖像顯示裝置之高精細化等而縮短子像素間之距離之情形或電流密度相對較高之情形等時，於第4、第5實施方式之子像素群420、520中，2個發光面之間之距離實質上變短。於此種情形時，若共有提供發光面之n型半導體層451或p型半導體層553，則擔心注入至驅動之發光面之電子或電洞之一部分分流而導致未驅動之發光面微發光。與此相對，於該等實施方式之變化例之子像素群420a、520a中，提供發光面之半導體層於每一發光面分離，因此，電流幾乎不流至未驅動之側之發光面，可減少於未驅動之側之發光面產生微發光之情況。
於第4、第5實施方式及其等之變化例中，包含發光層之半導體層晶體生長於石墨烯層1140上，與將所形成之半導體層分別轉印相比，降低製造成本，就該觀點而言較佳。又，如上所述，亦可與第1～第3實施方式之情形同樣地，代替n型半導體層與p型半導體層之積層順序，而自石墨烯片140a側按照p型半導體層、發光層及n型半導體層之順序積層。
於第5實施方式及其變化例中，可使用插塞將半導體層與下層之電路101連接，可實現電路元件之高密度配置。又，可使用於與外部配線連接之配線之引出構造簡化，因此，可期待良率提高。
關於上述各實施方式之圖像顯示裝置之子像素及子像素群，分別說明了具體例。各具體例係一例，藉由將該等實施方式之構成或步驟之步序適當組合而可設為其他構成例。
(第6實施方式) 上述圖像顯示裝置例如可製成電腦用顯示器、電視、智慧型手機之類的攜帶用終端或汽車導航等，作為具有適當之像素數之圖像顯示模組。
圖29係例示本實施方式之圖像顯示裝置之方塊圖。 於圖29中示出了電腦用顯示器之構成之主要部分。 如圖29所示，圖像顯示裝置601具備圖像顯示模組602。圖像顯示模組602係例如具備上述第1實施方式之情形之構成的圖像顯示裝置。圖像顯示模組602包含顯示區域2、列選擇電路5及信號電壓輸出電路7，上述顯示區域2由包含子像素20之複數個子像素排列而成。
圖像顯示裝置601進而具備控制器670。控制器670藉由未圖示之介面電路而輸入分離、產生之控制信號，並對列選擇電路5及信號電壓輸出電路7控制各子像素之驅動及驅動順序。
(變化例) 上述圖像顯示裝置例如可製成電腦用顯示器、電視、智慧型手機之類的攜帶用終端或汽車導航等，作為具有適當之像素數之圖像顯示模組。
圖30係例示本實施方式之變化例之圖像顯示裝置之方塊圖。 於圖30中示出了高精細薄型電視之構成。 如圖30所示，圖像顯示裝置701具備圖像顯示模組702。圖像顯示模組702係例如具備上述第1實施方式之情形之構成的圖像顯示裝置1。圖像顯示裝置701具備控制器770及圖框記憶體780。控制器770基於藉由匯流排740供給之控制信號，控制顯示區域2之各子像素之驅動順序。圖框記憶體780儲存1圖框量之顯示資料，用於順利之動畫播放等處理。
圖像顯示裝置701具有I/O(Input/Output，輸入/輸出)電路710。於圖30中，I/O電路710簡單地記載為「I/O」。I/O電路710提供用於與外部之終端或裝置等連接之介面電路等。I/O電路710中包含例如連接外部安裝之硬碟裝置等之USB(Universal Serial Bus，通用串列匯流排)介面或聲頻介面等。
圖像顯示裝置701具有接收部720及信號處理部730。於接收部720連接有天線722，自天線722所接收之電波中分離、產生所需之信號。信號處理部730包含DSP(Digital Signal Processor，數位信號處理器)或CPU(Central Processing Unit，中央處理單元)等，利用接收部720分離、產生之信號藉由信號處理部730而分離、產生為圖像資料或音頻資料等。
藉由將接收部720及信號處理部730設為行動電話之收發用或WiFi用、GPS(Global Positioning System，全球定位系統)接收器等高頻通信模組，亦可製成其他圖像顯示裝置。例如，具備適當之畫面尺寸及解像度之圖像顯示模組之圖像顯示裝置可製成智慧型手機或汽車導航系統等攜帶型資訊終端。
本實施方式之情形之圖像顯示模組不限於第1實施方式之情形之圖像顯示裝置之構成，亦可設為其變化例或第2～第5實施方式或其變化例之情形之圖像顯示裝置。又，當然，本實施方式及變化例之情形之圖像顯示模組如圖12所示，為包含多個子像素之構成。
根據以上所說明之實施方式，可實現縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法及圖像顯示裝置。
以上，對本發明之若干實施方式進行了說明，但該等實施方式係作為示例而提出，並不意圖限定發明之範圍。該等新穎之實施方式能夠以其他各種形態實施，可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施方式或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等物之範圍內。又，上述各實施方式可相互組合而實施。
1,201:圖像顯示裝置 2:顯示區域 3:電源線 3a:電源端子 4:接地線 4a:GND端子 5,205:列選擇電路 6,206:掃描線 7,207:信號電壓輸出電路 8,208:信號線 10:像素 20,20a,20b,20c,220,320:子像素 20B:子像素 20G:子像素 20R:子像素 22,222:發光元件 24,224:選擇電晶體 26,226:驅動電晶體 28,228:電容器 100:電路基板 101:電路 102:基板 103,203,203-1,203-2:電晶體 104,204,204-1,204-2:元件形成區域 104b:p型半導體區域 104c:通道區域 104d:n型半導體區域 104s:n型半導體區域 105:絕緣層 107,107-1,107-2:閘極 108:絕緣膜 110:第1配線層 110d,110s,510k:配線 110s3:配線 111c1:接觸孔 111d:通孔 111d1:通孔 111d2:通孔 111s:通孔 111s1:通孔 111s2:通孔 112:第1層間絕緣膜 112F:平坦化面 140:石墨烯層 140a,440a,540a:石墨烯片 150,250:發光元件 151:n型半導體層 151a:連接部 151B,253B,453B,551B:底面 152:發光層 153:p型半導體層 153S,251S,451S1,451S2,4451S1,4452S2,553S1,553S2,5553S1,5553S2:發光面 156,156a:第2層間絕緣膜 158,458-1,458-2,558-1,558-2:開口 159a,159k,259a,259k,359k,359s,459a1,459a2,459k:透光性電極 160:第2配線層 160a:配線 160a1:配線 160a2:配線 160k:配線 160k3:配線 161a:連接構件 161d,161k,261a,361s,461d1,461d2,461a1,461a2:通孔 161d1:接觸孔 161d2:接觸孔 161k1:接觸孔 170:表面樹脂層 172:發光電路部 180,180a:彩色濾光片 181:遮光部 181a:遮光部 182:色轉換部 183:色轉換層 183B:色轉換層 183G:色轉換層 183R:色轉換層 184:濾光片層 184a:濾光片層 186:玻璃基板 188:透明薄膜接著層 204b:n型半導體區域 204d:p型半導體區域 204s:p型半導體區域 220B:子像素 220G:子像素 220R:子像素 251:n型半導體層 252:發光層 253:p型半導體層 253a:連接部 260a:配線 260k:配線 316a,516k:插塞 316S:面 360k:配線 360s:配線 410d1:配線 410d2:配線 410s:配線 420,420a,520b,520c:子像素群 450:半導體層 450a:半導體層 451:n型半導體層 452:發光層 453:p型半導體層 453a1:連接部 453a2:連接部 458-1:開口 458-2:開口 460a1:配線 460a2:配線 460k:配線 510s1:配線 510s2:配線 520:子像素群 520a:子像素群 550:半導體層 550a:半導體層 551:n型半導體層 552:發光層552 553:p型半導體層 551a1:連接部 551a2:連接部 560a1:配線 560a2:配線 601:圖像顯示裝置 602:圖像顯示模組 670:控制器 701:圖像顯示裝置 702:圖像顯示模組 710:I/O電路 720:接收部 722:天線 730:信號處理部 740:匯流排 770:控制器 780:圖框記憶體 1100,4100:晶圓 1116:金屬層 1140:石墨烯層 1150:半導體層 1151:n型半導體層 1152:發光層 1153:p型半導體層 1192:構造體 4451a1:n型半導體層 4451a2:n型半導體層 5553a1:p型半導體層 5553a2:p型半導體層 Cm:電容器 h1:接觸孔 L1:長度 L2:長度 SP:遮光板 T1:選擇電晶體 T2:驅動電晶體 W1:長度 W2:長度
圖1係例示第1實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖2A係模式性地表示第1實施方式之變化例之圖像顯示裝置之一部分的剖視圖。 圖2B係模式性地表示第1實施方式之變化例之圖像顯示裝置之一部分的剖視圖。 圖2C係模式性地表示第1實施方式之變化例之圖像顯示裝置之一部分的剖視圖。 圖3係例示第1實施方式之圖像顯示裝置之模式性方塊圖。 圖4係例示第1實施方式之圖像顯示裝置之一部分之模式性俯視圖。 圖5A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖5B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖6A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖6B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖7係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖8A係例示第1實施方式之圖像顯示裝置之變化例之製造方法的模式性剖視圖。 圖8B係例示第1實施方式之圖像顯示裝置之變化例之製造方法的模式性剖視圖。 圖9A係例示第1實施方式之圖像顯示裝置之變化例之製造方法的模式性剖視圖。 圖9B係例示第1實施方式之圖像顯示裝置之變化例之製造方法的模式性剖視圖。 圖10A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖10B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖10C係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖10D係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖11係例示第1實施方式之圖像顯示裝置之製造方法之變化例的模式性剖視圖。 圖12係例示第1實施方式之圖像顯示裝置之模式性立體圖。 圖13係例示第2實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖14係例示第2實施方式之圖像顯示裝置之模式性方塊圖。 圖15A係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖15B係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖16係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖17係例示第3實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖18A係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖18B係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖19A係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖19B係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖20A係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖20B係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖21係例示第4實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖22A係例示第4實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖22B係例示第4實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖23A係例示第4實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖23B係例示第4實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖24係例示第4實施方式之變化例之圖像顯示裝置之一部分的模式性剖視圖。 圖25A係例示第4實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖25B係例示第4實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖26係例示第5實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖27係例示第5實施方式之變化例之圖像顯示裝置之一部分的模式性剖視圖。 圖28係例示像素LED元件之特性之曲線圖。 圖29係例示第6實施方式之圖像顯示裝置之方塊圖。 圖30係例示第6實施方式之變化例之圖像顯示裝置之方塊圖。
20:子像素
100:電路基板
101:電路
102:基板
103:電晶體
104:元件形成區域
104b:p型半導體區域
104d:n型半導體區域
104s:n型半導體區域
105:絕緣層
107:閘極
108:絕緣膜
110:第1配線層
110d:配線
110s:配線
111d:通孔
111s:通孔
112:第1層間絕緣膜
112F:平坦化面
140:石墨烯層
140a:石墨烯片
150:發光元件
151:n型半導體層
151a:連接部
151B:底面
152:發光層
153:p型半導體層
153S:發光面
156:第2層間絕緣膜
160:第2配線層
160a:配線
160k:配線
161a:連接構件
161d:通孔
161k:通孔
170:表面樹脂層
180:彩色濾光片
181:遮光部
182:色轉換部
183:色轉換層
184:濾光片層

Claims (20)

  1. 一種圖像顯示裝置之製造方法，其包括如下步驟： 準備包含電路、及覆蓋上述電路之第1絕緣膜之基板； 於上述第1絕緣膜上形成包含石墨烯之層； 於上述包含石墨烯之層上形成包含發光層之半導體層； 對上述半導體層進行蝕刻，形成發光元件，該發光元件於上述包含石墨烯之層上具有底面，且包含上述底面之相反側之面即發光面； 形成覆蓋上述包含石墨烯之層、上述發光元件及上述第1絕緣膜之第2絕緣膜； 形成貫通上述第1絕緣膜及上述第2絕緣膜之第1通孔；及 於上述第2絕緣膜上形成配線層；且 上述第1通孔設置於上述配線層與上述電路之間，將上述配線層與上述電路電性連接，且 上述發光元件經由上述配線層而電性連接於上述電路。
  2. 如請求項1之圖像顯示裝置之製造方法，其中於形成上述半導體層之步驟中，藉由濺鍍而形成上述半導體層。
  3. 如請求項1之圖像顯示裝置之製造方法，其進而包括形成貫通上述第2絕緣膜之第2通孔之步驟， 上述第2通孔自上述發光元件起設置於連接部與上述配線層之間，上述連接部形成於上述包含石墨烯之層上，且 上述發光元件經由上述連接部、上述第2通孔、上述配線層及上述第1通孔而連接於上述電路。
  4. 如請求項1之圖像顯示裝置之製造方法，其中上述基板包含電性連接於上述電路之插塞，且 於形成上述包含石墨烯之層之步驟中，於上述插塞及上述第1絕緣膜上形成上述包含石墨烯之層。
  5. 如請求項1之圖像顯示裝置之製造方法，其進而包括使上述發光面露出之步驟。
  6. 如請求項5之圖像顯示裝置之製造方法，其進而包括於露出之上述發光面上形成透光性電極之步驟。
  7. 如請求項1之圖像顯示裝置之製造方法，其中上述半導體層包含氮化鎵系化合物半導體。
  8. 如請求項1之圖像顯示裝置之製造方法，其進而包括於上述發光元件上形成波長轉換構件之步驟。
  9. 一種圖像顯示裝置，其包括： 電路元件； 第1配線層，其電性連接於上述電路元件； 第1絕緣膜，其覆蓋上述電路元件及上述第1配線層； 第1部分，其設置於上述第1絕緣膜上且包含石墨烯； 發光元件，其於上述第1部分上具有底面，且包含上述底面之相反側之面即發光面； 第2絕緣膜，其覆蓋上述發光元件之側面及上述第1絕緣膜； 第2配線層，其設置於上述第2絕緣膜上；及 第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜而設置； 上述第1通孔設置於上述第1配線層與上述第2配線層之間，將上述第1配線層與上述第2配線層電性連接，且 上述發光元件至少經由上述第1配線層及上述第2配線層之一者而電性連接於上述電路元件。
  10. 如請求項9之圖像顯示裝置，其進而包括貫通上述第2絕緣膜而設置之第2通孔， 上述第2通孔自上述發光元件起設置於連接部與上述第2配線層之間，將上述連接部與上述第2配線層電性連接，上述連接部形成於上述第1部分上，且 上述發光元件經由上述連接部、上述第2通孔、上述第2配線層、上述第1通孔及上述第1配線層而電性連接於上述電路元件。
  11. 如請求項9之圖像顯示裝置，其中上述第1配線層包含連接有上述第1通孔之第1配線及與上述第1配線分離之第2配線， 該圖像顯示裝置進而包括設置於上述第1部分與上述第1配線之間之插塞，且 上述發光元件經由上述第1部分及上述插塞而電性連接於上述第1配線。
  12. 如請求項9之圖像顯示裝置，其中上述第1配線層包含具有遮光性之第2部分， 上述發光元件設置於上述第2部分上，且 上述發光元件之外周於俯視下將上述發光元件投影至上述第2部分時，設定於上述第2部分之外周以內。
  13. 如請求項9之圖像顯示裝置，其中 上述第2絕緣膜具有使上述發光面露出之開口，且 該圖像顯示裝置進而包括設置於上述發光面上之透光性電極。
  14. 如請求項9之圖像顯示裝置，其中上述發光元件包含第1半導體層、設置於上述第1半導體層上之發光層、及設置於上述發光層上之第2半導體層，且自上述底面朝向上述發光面依次積層上述第1半導體層、上述發光層及上述第2半導體層，且 上述第1半導體層係n型，上述第2半導體層係p型。
  15. 如請求項9之圖像顯示裝置，其中上述發光元件包含氮化鎵系化合物半導體。
  16. 如請求項9之圖像顯示裝置，其於上述發光元件上進而包括波長轉換構件。
  17. 一種圖像顯示裝置，其包括： 複數個電晶體； 第1配線層，其電性連接於上述複數個電晶體； 第1絕緣膜，其覆蓋上述複數個電晶體及上述第1配線層； 第3部分，其設置於上述第1絕緣膜上且包含石墨烯； 半導體層，其於上述第3部分上之面之相反側之面包含複數個發光面； 第2絕緣膜，其覆蓋上述半導體層之側面及上述第1絕緣膜； 第2配線層，其設置於上述第2絕緣膜上；及 通孔，其貫通上述第1絕緣膜及上述第2絕緣膜；且 上述通孔設置於上述第1配線層與上述第2配線層之間，將上述第1配線層與上述第2配線層電性連接，且 上述半導體層經由上述第1配線層及上述第2配線層而電性連接於複數個電晶體。
  18. 如請求項17之圖像顯示裝置，其中上述第1配線層包含與上述通孔絕緣之第1配線， 該圖像顯示裝置進而包括設置於上述第3部分與上述第1配線之間之插塞，且 上述半導體層經由上述第3部分及上述插塞而電性連接於上述第1配線。
  19. 如請求項17之圖像顯示裝置，其中上述半導體層包含第1半導體層、設置於上述第1半導體層上之發光層、以及設置於上述發光層上且導電型與上述第1半導體層不同之第2半導體層，且自上述第3部分朝向上述複數個發光面依次積層上述第1半導體層、上述發光層及上述第2半導體層，且 上述第2半導體層藉由上述第2絕緣膜而分離成複數個。
  20. 一種圖像顯示裝置，其包括： 複數個電路元件； 第1配線層，其電性連接於上述複數個電路元件； 第1絕緣膜，其覆蓋上述複數個電路元件及上述第1配線層； 複數個第1部分，其等設置於上述第1絕緣膜上且包含石墨烯； 複數個發光元件，其等於上述複數個第1部分上具有底面，且包含上述底面之相反側之面即發光面； 第2絕緣膜，其覆蓋上述複數個發光元件各自之側面及上述第1絕緣膜； 第2配線層，其設置於上述第2絕緣膜上；及 第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜而設置； 上述第1通孔設置於上述第1配線層與上述第2配線層之間，將上述第1配線層與上述第2配線層電性連接，且 上述複數個發光元件至少經由上述第1配線層及上述第2配線層之一者而分別電性連接於上述複數個電路元件。
TW111109844A 2021-03-17 2022-03-17 圖像顯示裝置之製造方法及圖像顯示裝置 TW202247448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021043514 2021-03-17
JP2021-043514 2021-03-17

Publications (1)

Publication Number Publication Date
TW202247448A true TW202247448A (zh) 2022-12-01

Family

ID=83320504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109844A TW202247448A (zh) 2021-03-17 2022-03-17 圖像顯示裝置之製造方法及圖像顯示裝置

Country Status (3)

Country Link
US (1) US20230420630A1 (zh)
TW (1) TW202247448A (zh)
WO (1) WO2022196446A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
CN107331670A (zh) * 2017-07-10 2017-11-07 深圳市华星光电技术有限公司 显示面板及其制作方法、显示设备
TWI644420B (zh) * 2017-11-08 2018-12-11 友達光電股份有限公司 元件基板及其製造方法
JP2021506108A (ja) * 2017-12-04 2021-02-18 トンシュー グループ カンパニー リミテッドＴｕｎｇｈｓｕ Ｇｒｏｕｐ Ｃｏ．， Ｌｔｄ． マイクロｌｅｄデバイス用上部基板、マイクロｌｅｄデバイス及びマイクロｌｅｄ表示装置
US10497685B2 (en) * 2017-12-26 2019-12-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Micro LED display panel and manufacturing method thereof
WO2020188851A1 (ja) * 2019-03-15 2020-09-24 三菱電機株式会社 Ｌｅｄディスプレイ
CN113994484A (zh) * 2019-05-08 2022-01-28 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置
CN110783365B (zh) * 2019-11-19 2022-05-24 西华大学 一种显示基板以及制备方法

Also Published As

Publication number Publication date
US20230420630A1 (en) 2023-12-28
WO2022196446A1 (ja) 2022-09-22

Similar Documents

Publication Publication Date Title
US20220059518A1 (en) Image display device and method for manufacturing image display device
CN114072914A (zh) 图像显示装置的制造方法及图像显示装置
US20230290808A1 (en) Method for manufacturing image display device and image display device
US20230006001A1 (en) Method for manufacturing image display device and image display device
US20220149113A1 (en) Method for manufacturing image display device and image display device
US20220069188A1 (en) Method for manufacturing image display device and image display device
JP7489605B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2021065917A1 (ja) 画像表示装置の製造方法および画像表示装置
TW202247448A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
WO2022196448A1 (ja) 画像表示装置の製造方法および画像表示装置
TWI843898B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
US20220069187A1 (en) Image display device manufacturing method and image display device
TWI842889B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TWI839491B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
JP7507373B2 (ja) 画像表示装置の製造方法および画像表示装置
TWI841730B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
US20230122669A1 (en) Production method for image display device and image display device
US20220149228A1 (en) Image display device manufacturing method and image display device
US20230108577A1 (en) Method for manufacturing image display device and image display device
US20230343813A1 (en) Method for manufacturing image display device and image display device
JP2024088732A (ja) 画像表示装置の製造方法