TW202242608A - 判定非揮發性記憶體快速（ｎｖｍｅ）固態驅動器（ｓｓｄ）之斷電持續時間 - Google Patents

判定非揮發性記憶體快速（ｎｖｍｅ）固態驅動器（ｓｓｄ）之斷電持續時間 Download PDF

Info

Publication number
TW202242608A
TW202242608A TW110148439A TW110148439A TW202242608A TW 202242608 A TW202242608 A TW 202242608A TW 110148439 A TW110148439 A TW 110148439A TW 110148439 A TW110148439 A TW 110148439A TW 202242608 A TW202242608 A TW 202242608A
Authority
TW
Taiwan
Prior art keywords
power
ssd
controller
time stamp
host
Prior art date
Application number
TW110148439A
Other languages
English (en)
Inventor
傑德拉 德偉高達
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202242608A publication Critical patent/TW202242608A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/466—Metadata, control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

一種SSD包括具有儲存斷電時戳之第一非揮發性記憶體的控制器以及可由主機存取的硬體暫存器。所述SSD亦包括耦接至控制器之第二非揮發性記憶體，所述第二非揮發性記憶體儲存用於SSD之至少一啟動模式的指令。在控制器之電力開啟時並且在控制器執行用於SSD之至少一啟動模式的指令之前，控制器在硬體暫存器中接收來自主機之通電時戳，並且基於通電時戳及儲存的斷電時戳判定SSD的啟動模式。

Description

判定非揮發性記憶體快速（ＮＶＭＥ）固態驅動器（ＳＳＤ）之斷電持續時間
本發明大致上係有關於用於判定固態驅動器(「SSD」)之斷電持續時間之系統和方法。
SSD和其他耦接至快閃記憶體之裝置將資料和指令作為電荷儲存在快閃記憶體中。隨著時間的推移，如果SSD保持閒置，電荷可能會洩漏，從而給儲存的資料和指令引入錯誤，在一些情況下會導致經編碼的資料和指令無法解碼。如果SSD嘗試基於儲存在快閃記憶體中含有過多錯誤的代碼來電力開啟，SSD的電力開啟可能會失敗並且SSD可能無法使用。
當SSD驅動器不經常或不立即使用時，這尤其成問題，例如作為替換或備份驅動器保存在資料中心的驅動器。如果驅動器長時間斷電，NAND將處於不活動並且驅動器的資料保留可能受到影響。如果驅動器斷電時間過長，則可能會導致驅動器啟動時無法從記憶體中讀取資料。驅動器可能無法處理寫入至NAND的指令或元資料，驅動器將變得不活動且無法使用。
儘管SSD可含有使裝置能夠像第一次通電一樣啟動進入出廠模式的額外指令，但裝置無法在啟動之前判定是否需要出廠啟動模式。
因此，需要開發一種用於SSD之機制來判定SSD啟動之前的斷電持續時間。
在一態樣中，SSD包括具有儲存斷電時戳之第一非揮發性記憶體的控制器以及可由主機存取的硬體暫存器。所述SSD亦包括耦接至控制器之第二非揮發性記憶體，所述第二非揮發性記憶體儲存用於SSD之至少一啟動模式的指令。在控制器之電力開啟時並且在控制器執行用於SSD之至少一啟動模式的指令之前，控制器在硬體暫存器中接收來自主機之通電時戳，並且基於通電時戳及儲存的斷電時戳判定SSD的啟動模式。
在另一態樣中，一種判定SSD之啟動模式的方法包括在控制器之電力開啟時，在控制器之硬體暫存器處從主機接收通電時戳，以及從耦接至所述控制器的第一非揮發性記憶體檢索斷電時戳。所述方法亦包括將通電時戳和斷電時戳進行比較來判定差量時間，以及基於差量時間和臨限的比較來判定SSD的啟動模式。
耦接至快閃記憶體之SSD或其他裝置可使用儲存在非揮發性記憶體中的微碼或指令啟動，然後它可使用儲存在快閃記憶體中的碼和元資料(例如，邏輯至實體映射表)來啟動。當裝置從非揮發性記憶體啟動並且然後使用來自快閃記憶體之碼及/或資料繼續啟動時，如果快閃記憶體含有不可恢復的錯誤(例如，因為它已關閉和休眠時間過長)，SSD可能無法正確地執行指令並變得無法使用。使SSD控制器能夠在控制器初始化時以及在使用快閃記憶體中的碼及/或資料執行啟動之指令之前判定斷電持續時間，這允許SSD控制器判定是否有可能將不可恢復的錯誤引入到快閃儲存的啟動模式指令中，使得SSD必須從儲存在非揮發性控制器記憶體中的出廠指令啟動。然後SSD可基於斷電持續時間選擇是如往常一樣從快閃啟動還是恢復到如其首次通電一樣的出廠啟動，以避免驅動器變得不可用。
圖1顯示支持SSD之斷電持續時間的判定之SSD記憶體裝置系統100的方塊圖。SSD記憶體裝置系統100包括主機102和SSD 104。SSD 104具有包括唯讀記憶體(ROM)107和暫存器108的控制器106。控制器106係藉由連接114耦接至非揮發性記憶體110、以及藉由連接115耦接至快閃記憶體111。主機102係藉由匯流排112通訊地耦接至SSD104之控制器106。
暫存器108可為硬體暫存器，其不需要軟體組態或系統韌體。暫存器108作為有效暫存器對主機102可見，一旦SSD 104通電，在SSD 104啟動或存取快閃記憶體111之前，主機102就可向其寫入時戳。因為暫存器108係基層硬體暫存器，SSD控制器106可在啟動時存取時戳。SSD控制器106可為NVMe(非揮發性記憶體快速)控制器106，並且控制器晶片中的NVMe核心依賴於硬體暫存器和微碼來運行和解釋命令。主機102能夠將通電時戳寫入至暫存器108，而僅將電源施加至SSD 104。
控制器106存取來自暫存器108的通電時戳，以及在SSD 104先前斷電時儲存在非揮發性記憶體110中的斷電時戳。控制器106藉由計算在暫存器108中由主機102提供的通電時戳和儲存在非揮發性記憶體110中的斷電時戳之間的差異來判定斷電持續時間。基於所計算的斷電持續時間，控制器106判定SSD 104之合適的啟動模式。用於啟動控制器晶片和SSD 104的微碼和韌體可接著從在非揮發性記憶體110(例如，串列NOR ROM或NOR快閃記憶體)、其他非揮發性記憶體、或諸如暫存器108之硬體暫存器中的儲存載入至控制器106。非揮發性記憶體110或硬編碼的微碼及韌體不會遭受NAND快閃記憶體常見的資料保留問題，諸如隨時間的電荷洩漏。從主機102接收通電時戳及判定對於SSD 104的啟動模式之程序的細節係在圖3和4中。
圖2顯示SSD之習知啟動程序的流程圖200。當SSD控制器通電時，程序開始於步驟202。SSD控制器接著在步驟204執行在晶片上唯讀記憶體(「ROM」)中的啟動程式碼。在步驟206，啟動程式碼嘗試載入儲存在外部非揮發性記憶體中的起始碼。如果啟動程式碼無法載入初始碼(步驟208)，則執行停止並且SSD無法正確地啟動。
在步驟210，執行來自外部非揮發性記憶體的碼，並且在步驟212，非揮發性記憶體檢查是否設定出廠模式。如果設定出廠模式(是)，則程序跳至步驟222，其中SSD控制器執行出廠模式設置，包括對NAND快閃的測試。如果沒有設定出廠模式(否)，則程序繼續至步驟214，其中非揮發性記憶體碼嘗試載入儲存在快閃記憶體中的進一步碼和元資料。如果此處非揮發性記憶體碼失敗(步驟216)，則正常執行停止並且SSD無法正確地啟動。如果非揮發性記憶體碼成功地載入儲存在快閃記憶體中的進一步碼和元資料，則程序繼續到步驟218，其中SSD控制器執行來自外部快閃記憶體的碼和元資料，導致成功啟動，其中SSD正常操作(步驟220)。
圖3顯示利用SSD之經判定的斷電持續時間之啟動程序的流程圖300。當SSD控制器通電時，程序開始於步驟302。在步驟304，主機將時戳寫入至SSD控制器暫存器。在步驟306，SSD控制器執行在內部ROM中的啟動程式碼。在步驟308，啟動程式碼嘗試載入儲存在外部非揮發性記憶體中的起始碼。如果啟動程式碼未能載入碼，則SSD無法正確地啟動(步驟310)。如果啟動程式碼成功載入初始碼，則程序繼續至步驟312並且SSD控制器執行從外部非揮發性記憶體載入的碼。在步驟314，非揮發性記憶體檢查是否設定出廠模式。如果設定出廠模式，則程序跳至步驟320並且SSD控制器執行包括NAND快閃之測試的出廠模式設置，並且步驟322繼續成功啟動，其中SSD正常地操作。
如果未設定出廠模式，在步驟316，SSD控制器基於由主機在步驟304中寫入的時戳及控制器中儲存的斷電時戳來判定上次斷電以來的時間。在步驟318，控制器判定自上次斷電以來的時間是否大於限制或臨限。臨限可以是預先判定的、或者可為基於SSD的操作參數(包括(但不限於)NAND快閃記憶體111之類型、NAND快閃記憶體111已經歷的編程/抹除循環的數量、NAND快閃記憶體111先前操作之溫度條件和當前溫度)所計算的值。如果自上次斷電以來的時間大於臨限，則程序跳至步驟320並且SSD控制器執行包括NAND快閃之測試的出廠模式設置，並且步驟322繼續成功啟動，其中SSD正常地操作。如果自上次斷電以來的時間沒有大於限制(即，係小於或等於限制)，則在步驟324，非揮發性記憶體碼嘗試載入在外部NAND快閃記憶體中的碼及/或元資料。在步驟326，SSD控制器執行從外部NAND快閃記憶體載入的碼和元資料，並且成功地啟動，使得SSD在步驟322正常操作。
與習知的啟動程序相比，圖3繪示使用來自主機之當前時戳來判定自SSD上次斷電以來已經過去多長的時間(步驟316)。如果在步驟318時間超過限制，則執行跳至出廠模式設置，這將包括對NAND快閃的測試以確保正確地讀取和寫入。這種使用時戳來判定SSD的斷電持續時間，最佳化晶片內部記憶體的利用率。晶片上記憶體可能很貴，但它是不可變的，一旦晶片製造完成就無法更改。這是碼功能的一個優點，例如用於檢查外部儲存的碼是否合法並且未被駭客入侵或以其他方式篡改的安全功能。外部串列NOR非揮發性記憶體的使用補充了內部記憶體並且降低了內部或晶片上記憶體所需的成本。串列NOR非揮發性記憶體可被重新編程及更改以升級儲存在其中的碼，或者可以為不同產品提供不同版本的碼。為了降低NOR的成本，在將執行轉移到儲存在快閃記憶體中的碼之前，NOR中的碼執行所需的最少功能。然而，如果SSD斷電時間太長，快閃記憶體可能會出現故障，因為超過快閃記憶體指明的保留期可能會導致在讀取快閃以檢索碼及/或元資料以進行啟動時發生不可恢復的錯誤。在存取快閃記憶體之前利用時戳判定是否已超過保留期可降低啟動程序中SSD故障的風險。
圖4顯示判定SSD之斷電持續時間以用於判定SSD之啟動模式之程序400的方塊圖。SSD可為圖1之SSD。SSD記憶體裝置系統400包括主機402(例如，圖1之主機102)和SSD 404(例如，圖1之SSD 104)。SSD 404具有包括晶片上ROM 407(例如，圖1之ROM 107)和暫存器408(例如，圖1之暫存器108)的控制器406(例如，圖1之控制器106)。控制器406係耦接至非揮發性記憶體410(例如，圖1之非揮發性記憶體110)。主機402係通訊地耦接至SSD 404之控制器406。SSD 404亦可包括快閃記憶體以及其他組件，儘管為了清楚起見從圖4中省略了這些。
在步驟1，作為在主機402初始化時控制器406之初始設置的一部分，主機402將當前時戳寫入至暫存器408中。此時戳係通電時戳，其反應控制器為通電而初始化的時間。通電時戳可為自UTC 1971年1月1日午夜以來經過之毫秒數的形式。此步驟由從主機402至控制器406的箭頭420繪示。用開始執行命令之控制器的初始化可包括一系列的動作，包括基於系統組態設定暫存器、向主機指示先前重置已完成、組態隊列(諸如，管理隊列)、以及組態控制器設定。主機402在初始化程序期間將通電時戳寫入至暫存器408作為控制器406之設定之組態的一部分。在步驟2，主機402接著藉由在控制器組態暫存器之啟用位元(「EN位元」)中寫入1來啟用控制器。此步驟由從主機至控制器的箭頭422繪示。
在步驟3，控制器406檢索保存在SSD 404之非揮發性記憶體410中的斷電時戳。斷電時戳係在SSD 404之斷電之前被保存。步驟3係由從控制器406至非揮發性記憶體410的箭頭424繪示。在步驟4，控制器406計算所檢索的斷電時戳和由主機402寫入暫存器408之通電時戳之間的差異或差量。所檢索的斷電時戳和通電時戳之間的差異係SSD 404之斷電持續時間，或SSD 404已經斷電的時間長度。基於所計算的斷電持續時間和設定臨限或限制(其可根據NAND快閃記憶體111之類型、NAND快閃記憶體111已經歷的編程/抹除循環的數量、NAND快閃記憶體111先前操作的溫度條件和在當前溫度)，控制器406執行啟動程序必需的操作，如箭頭426所示。
如將關於圖6和7進一步敘述的，控制器406藉由計算斷電持續時間、將持續時間和設定臨限進行比較、以及基於該比較判定如何進行控制器的初始化來判定SSD 404之合適的啟動模式。如果所計算的斷電持續時間滿足臨限，則控制器406繼續進行出廠重置開機模式，並且如果所計算的斷電持續時間未能滿除臨限，則控制器406照常初始化控制器406和SSD 404，包括存取快閃記憶體中的開機指令。
具體而言，如果所計算的斷電持續時間符合或超過SSD 404之離線資料保留時間，則控制器406可選擇不嘗試從NAND(未圖示)檢索SSD 404的先前狀態，因為存在導致SSD 404無法使用的不可恢復錯誤的風險。相反，控制器406可選擇使用出廠啟動模式來啟動SSD 404，就好像其首次通電一樣。SSD 404之離線資料保留時間係由控制器406藉由載入儲存在非揮發性記憶體中的值來判定，該值可為默認的、預先判定的值、或基於SSD之操作參數(包括(但不限於)NAND快閃記憶體111之類型、NAND快閃記憶體111已經歷的編程/抹除循環的數量、NAND快閃記憶體111先前操作之溫度條件和當前溫度)所計算的值。該值在控制器406中被變成為與斷電持續時間相比的臨限。SSD 404之離線資料保留時間可以為數週、數月或數年。在一些實施方案中，SSD 404之離線資料保留時間係三個月。在一些實施方案中，SSD 404之離線資料保留時間係取決於溫度。
知道SSD 404之確切斷電持續時間允許控制器406準確地判定SSD 404是否應該以安全模式啟動。如果SSD 404的儲存時間超過SSD 404的離線資料保留時間，則快閃記憶體中的電荷洩漏可能導致快閃記憶體中的指令在驅動器的正常啟動模式下具有發展的無法恢復的錯誤，導致SSD 404無法正常啟動。
在一些實施方案中，可以在控制器406內預先判定和設定額外的臨限，以供控制器406與斷電持續時間進行比較以判定SSD 404啟動的其他態樣，諸如錯誤校正程序或是否刷新部分寫入的方塊。這些臨限可能比SSD 404臨限之離線資料保留時間短得多，大約數小時、數天、或數週。
控制器406亦可使用所計算的SSD 404之斷電持續時間來判定在存取快閃記憶體時遇到讀取錯誤的錯誤校正方法或除錯方法。關於最近的電源循環和斷電持續時間的資訊使控制器406能夠基於與臨限相比的斷電持續時間來預測SSD 404中可能發生的問題。控制器406可接著選擇合適的錯誤校正方法來基於自SSD 404上次斷電以來經過的時間來除錯預期的問題。
此外，控制器406可用的斷電持續時間資訊可允許控制器406來判定對快閃記憶體之方塊之合適的寫入模式。快閃記憶體係按順序寫入頁的，並且需要填充每一方塊，而不是留下部分寫入的方塊，這樣寫入的頁數就不是完整的方塊。在每一電力循環期間，SSD 404在啟動時藉由將資料從部分寫入的方塊移動至新方塊並回收部分寫入的方塊來刷新任何開放或部分填反的方塊以避免可靠性問題。在由主機發出訊號的乾淨關閉程序中，該方塊不會被部分填充。然而，在未預期的電力切斷情況下(諸如，斷電)，快閃記憶體之方塊可能在關閉時被部分填充。如果SSD 404斷電很長一段時間，部分寫入的方塊中的資料可能變得不可靠並且必須移動到下一個方塊並且應該繼續下一個方塊的寫入。然而，如果斷電持續時間足夠短，則不需要刷新方塊，並且控制器406可允許寫入繼續至相同之部分填充的方塊，因為電力循環之間的時間延遲不足以使寫入至部分填充的方塊之資料不可靠。控制器406將所計算的斷電持續時間與基於在斷電期間方塊可處於抹除狀態之持續時間所設定的臨限進行比較，以判定是否需要刷新，或是否可以用部分填充的方塊繼續寫入。這樣做可以提高SSD 404的準備時間，因為開啟的方塊不需要刷新，並且避免了不必要的NAND耗損。在這種情況下，控制器406還可以使用斷電持續時間來判定合適的錯誤校正方法來校正部分寫入的方塊中的錯誤。控制器為此目的使用斷電持續時間資訊需要準確的斷電時戳。
當控制器406完成執行啟動程序操作時，控制器406設定主機402可存取的狀態位元以發送訊號通知控制器406準備好從主機402接收命令(諸如，儲存命令)。具體而言，控制器406設定控制器狀態暫存器(未圖示)中的RDY狀態位元。RDY狀態位元指示準備好接受NVMe I/O命令，儘管控制器406可能能夠在設定狀態位元之前接受NVMe Admin命令。主機402等待來自控制器406的訊號，表明控制器406已經完成初始化並且準備好接收和處理命令，例如來自主機402的NVMe I/O命令。
在步驟5，如箭頭428所示，從主機402至控制器406，主機402向控制器406發送I/O命令。此時，主機402還可以將NVMe命令時戳作為「設定特徵時戳」命令的一部分提供給SSD 404。在大多數情況下，因為NVMe「設定特徵時戳」命令在執行用於啟動SSD 404的指令之後從主機402到達，所以不能依賴NVMe「設定特徵時戳」命令來提供啟動模式，控制器406將從該時戳中做出選擇SSD 404的啟動模式的決定。
在一些實施方案中，控制器406可包括用於兩階段啟動程序的指令，最初使用儲存在SPI快閃中的啟動碼以使控制器406能夠從主機接收NVMe「設定特徵時戳」命令，並且基於接收到的時戳判定斷電持續時間並開始執行從非揮發性記憶體存取的主啟動碼。在這種情況下，「設定特徵時戳」命令作為I/O命令被接收，該命令需要在控制器406中設定提交隊列和完成隊列來處理該命令，並且控制器406可以在存取來自快閃記憶體的啟動指令之前存取時戳。
在步驟6，如從控制器406到非揮發性記憶體410之箭頭430所示，控制器406將斷電時戳記錄在非揮發性記憶體中。在一些實施方案中，斷電時戳在控制器406斷電之前立即地保存在非揮發性記憶體410中。在一些實施方案中，控制器406週期性地更新非揮發性記憶體410中的斷電時戳。例如，控制器406可以每小時、每24小時、每週或每月或在任何其他合適的時間段更新斷電時戳。為了週期性地更新時戳，控制器406在內部追蹤SSD 404已通電的時間並將在步驟1中從主機所接收的時戳添加至其中以獲得當前時間。
對於具有在意外斷電後提供備用電力之斷電保護(PLP)電容器的SSD，如果電力意外斷電，則控制器406使用剩餘電容器電力更新斷電時戳作為PLP關閉程序的一部分。在其他實施方式中，對於沒有PLPP電容器的SSD，當電力意外斷電時，控制器406不會更新斷電時戳，而依賴於在時戳的週期性更新期間保存至非揮發性記憶體410的最後斷電時戳。
雖然圖4繪示控制器406將斷電時戳保存在非揮發性記憶體410中，但是斷電時戳可保存在SSD 404之另一永久非揮發性記憶體中。例如，斷電時戳可以在ROM 407、外部NOR ROM、控制器暫存器、或斷電時戳暫存器中更新。斷電時戳可被保存在控制器406的任何永久記憶體，在驅動器完全啟動之前可由控制器406存取。NOR ROM含有無法保存在NAND中的啟動碼和元資料。在NOR中的資訊足以讓驅動器通電並存取快閃記憶體，或者允許驅動器像剛從出廠安裝一樣啟動。通常，NOR ROM係控制器406本身的分開的外部記憶體，其可用於更新韌體。在一些實施方案中，控制器406週期地更新斷電時戳，並且還在SSD 404關閉時更新斷電時戳。
在另一實施方式中，時戳被保存在控制器406的暫存器中，例如微碼可存取的PCIe/NVMe控制器暫存器。無論微碼和韌體如何載入，主機都可以在施加電力時存取硬編碼的暫存器。SSD 404對於主機402可視為有效NVMe或PCIe裝置，並且主機可以在NOR碼或啟動ROM碼已經啟動之前存取暫存器。在一些實施方案中，斷電時戳和通電時戳分開保存。在一些實施方案中，斷電時戳和通電時戳以起保存在暫存器408中。
在一些實施方案中，通電時戳和斷電時戳的歷史由控制器406維持在SSD 404之非揮發性記憶體410及/或暫存器408中。控制器406可使用歷史來判定SSD 404之累積的斷電持續時間，以用於判定合適的啟動方法或其他SSD程序，諸如錯誤校正程序。在一些實施方案中，控制器406將通電和斷電時戳的歷史保存為通電時戳和斷電時戳的完整歷史，及/或作為斷電持續時間的完整歷史。在一些實施方案中，歷史被保存為通電和斷電時戳或斷電持續時間的子集，例如最後10個時戳或持續時間。在一些實施方案中，控制器406將歷史保存為累積的斷電時間以用於判定SSD 404之通電模式或其他程序。藉由儲存和考慮斷電時間，控制器406可判定多個短斷電期間是否共同地等同於需要刷新部分寫入的方塊或特定錯誤校正或除錯策略實施方式的較長斷電持續時間。
為了在NVMe裝置中實施關於圖4敘述的程序，將對控制器暫存器組下的時戳暫存器408的支持添加至NVMe規範中。應用層的NVMe驅動器將需要執行記憶體寫入異動以將時戳暫存器408寫入當前主機系統時間，並且SSD控制器406將需要隨著時間在電力循環和重置命令中永久之記憶體中的時戳。這藉由如上所述將斷電時戳保存到SSD 404的非揮發性記憶體410中來完成。
儘管圖1、3、和4敘述在SSD之上下文中判定斷電持續時間，但計算斷電持續時間以用於判定合適的啟動模式或其他程序在使用快閃記憶體正常啟動程序所必需的資料的各種裝置中很有用。例如，接收通電時戳、檢索保存的斷電時戳、及從中判定斷電持續時間的方法將適用於一般使用的PCIe快速匯流排的裝置，諸如網路介面控制器(NIC)，例如乙太網路NIC，其依賴於正常啟動程序中所需之儲存在NAND中的資料。如果乙太網路NIC在斷電時間過長後嘗試讀取NAND則乙太網路NIC在嘗試讀取NAND時可能會遇到不可恢復的錯誤。乙太網路NIC、PCIe裝置、或在正常啟動程序中依賴的任何其他具有NAND快閃記憶體的類似裝置可受益於結合上述圖1、3、和4中敘述的方法來控制它的裝置接收通電時間並儲存斷電時間以用於判定啟動模式。
圖5顯示在由SSD執行啟動模式指令之前在裝置504從主機接收通電時戳之程序的方塊圖500。方塊圖500包括主機502和裝置504。主機可為圖1之主機102、圖4之主機402、或控制使用快閃記憶體來儲存對正常啟動程序必不可少的資料之裝置的任何裝置。裝置504可為圖1之SSD 104、圖4之SSD 404、或使用快閃記憶體來儲存對正常啟動程序必不可少的資料的任何裝置，例如乙太網路NIC或PCIe裝置。主機502和裝置504係通訊地耦接。
主機502對裝置504執行PCIe基底位址暫存器(BAR)組態532以藉由讀取和寫入其BAR暫存器來開始裝置504的組態。在暫存器之組態之後裝置枚舉期間，主機502執行對記憶體映射的裝置暫存器執行記憶體讀取和記憶體寫入。主機502然後傳輸記憶體寫入當前時戳命令534至裝置504，以將當前時間寫入至時戳暫存器(即，如本申請中所揭露之新的暫存器)作為通電時間。主機502藉由向裝置504傳輸記憶體寫入CC.EN=1命令536以將啟用位元設定為1來繼續初始化裝置504，從而開始初始化和啟動程序。裝置504初始化繼續540，使用時戳來判定斷電持續時間並根據需要用於驅動器初始化。裝置504使用當前時戳資訊以及在裝置504上次斷電之保存的時戳的資訊來判定裝置在斷電之前斷電多長時間、以及基於斷電持續時間之合適的啟動模式。此程序係關於圖4敘述的。最終地，主機502在裝置504上執行記憶體讀取538來判定裝置504是否已初始化並準備好接收來自主機502的命令。主機502針對CSTS.RDY=1執行記憶體讀取，以判定裝置504是否以將就緒位元設定為1，來指示用於啟動之初始化和執行指令已完成並且裝置504已準備好從主機502接收I/O命令。
圖6顯示基於斷電持續時間判定SSD之啟動模式的決策圖600。程序開始於步驟602，例如在像SSD的控制器供電時。在步驟604，控制器從主機接收通電時戳至控制器的暫存器中。在步驟606，控制器在控制器最後一次電力切斷時檢索儲存在非揮發性記憶體中的斷電時戳。在步驟608，控制器基於由主機供應之通電時戳和儲存在記憶體中的斷電時戳來判定SSD之斷電持續時間。在步驟610，控制器判定斷電持續時間是否滿足第一臨限。第一臨限係預定值或由控制器計算及更新的並設定在非揮發性記憶體中的值。默認初始值臨限可以是預先判定的並儲存在ROM或非揮發性記憶體中，之後可基於SSD的操作參數計算更新值，包括但不限於SSD中NAND快閃記憶體之類型、NAND快閃記憶體已經歷的編程/抹除循環的數量、NAND快閃記憶體先前通電時操作之溫度條件、當前溫度等。在一些實施方案中，除了將通電時戳寫入SSD之外，主機亦可將溫度曲線寫入額外的暫存器，諸如在SSD斷電時發生的最大/最小/平均環境溫度，以便SSD更好地估計或計算在SSD中NAND快閃記憶體的保留時間。第一臨限可以是SSD之NAND快閃記憶體111的離線資料保留時間。
如果控制器在步驟610判定斷電持續時間滿足第一臨限(是)並且斷電持續時間比離線資料保留時間長使得可能出現不可恢復的錯誤，則程序繼續到步驟612，並且控制器使用微碼和儲存在非揮發性記憶體(諸如，NOR ROM)中的指令來執行出廠啟動模式的指令。出廠啟動模式指令啟動控制器和SSD，就好像它第一次通電一樣。如果控制器在步驟610判定斷電持續時間沒有滿足第一臨限(否)因為斷電持續時間等於或小於離線資料保留時間，則程序繼續至步驟614，其中控制器判定斷電持續時間是否滿足第二臨限。第二臨限可為SSD記憶體中的方塊在斷電期間可以處於抹除狀態的持續時間。
如果控制器在步驟614判定斷電持續時間未能滿足第二臨限(否)，使得斷電持續時間短於或等於在SSD記憶體中的方塊可在斷電期間處於抹除狀態的最大持續時間，則控制器繼續至步驟616並基於儲存在快閃記憶體中的指令執行正常啟動程序，並且繼續寫入部分寫入的方塊而無需刷新。如果控制器在步驟614判定斷電持續時間滿足第二臨限(是)並且斷電持續時間長於方塊可在斷電期間處於抹除狀態的持續時間，則控制器繼續至步驟616並且控制器基於儲存在快閃記憶體中的指令執行正常啟動程序，並且藉由將寫入方塊的資料寫入新的方塊並抹除舊方塊來執行部分寫入的方塊的刷新。然後控制器繼續寫入新的方塊。在開始驅動器之啟動程序之前具有控制器可用之用以判定SSD之斷電持續時間的資訊可使控制器能夠做決定以忽略快閃記憶體讀取錯誤並且在出廠模式下啟動，或者使用一些錯誤校正方法從快閃記憶體正常啟動。此外，資訊使控制器能夠在成功執行啟動磨是指令之後做出關於要利用程序的額外決定，諸如是否刷新部分寫入的方塊。
圖7顯示用於判定SSD之啟動模式之方法700的流程圖。在步驟702，控制器(例如，圖1之控制器106或圖4之控制器406)在控制器電力開啟時在控制器的硬體暫存器處從主機接收通電時戳。主機在控制器初始化程序期間和空置器已完全地啟動或存取快閃記憶體之前將時戳寫入硬體暫存器。在步驟704，控制器從耦接至控制器的第一非揮發性記憶體檢索斷電時戳。在SSD的上次斷電之前，控制器先前以將斷電時戳保存到非揮發性記憶體中。
在步驟706，控制器將通電時戳與斷電時戳進行比較，來判定差量時間。SSD將從主機接收的通電時戳減去從第一非揮發性記憶體檢索的斷電時戳，來判定差量時間。差量時間係SSD的斷電持續時間。在步驟708，控制器基於差量時間與臨限的比較來判定SSD的啟動模式。在一些實施方案中，臨限可以是預先設定的默認臨限，或其可是由SSD控制器所計算並基於SSD之操作條件更新的臨限，指示SSD的離線資料保留時間。臨限可為數天、數週、數月或數年。在一些實施方案中，臨限係三個月。在一些實施方案中，臨限係溫度相依。在一些實施方案中，臨限取決於SSD之NAND快閃記憶體已經經歷的編程/抹除循環的數量。
如果差量時間滿足臨限，則控制器進行出廠重置開機模式，並且如果所計算的差量時間未能滿足臨限，則控制器照常初始化控制器和SSD，包括存取快閃記憶體中的開機指令和元資料。如果所計算的差量時間符合或超過SSD之離線資料保留時間，則控制器選擇不嘗試從NAND檢索SSD的先前狀態，因為存在導致SSD無法使用的不可恢復錯誤的高風險。相反，控制器使用出廠啟動模式來啟動SSD，就好像SSD首次通電一樣。
藉由讓SSD之控制器來判定斷電持續時間，可以避免驅動器在長時間斷電後啟動時出現故障。SSD能夠基於斷電持續時間與設定臨限的比較來決定啟動模式，以判定是否使用儲存在快閃記憶體中的指令正常啟動，或斷電持續時間是否過長並且可能出現不可恢復的錯誤，以在出廠模式下啟動。將斷電持續時間提供至控制器進一步允許控制器判定是刷新部分寫入的方塊還是繼續寫入，這可以提供SSD的就緒時間並減少NAND之不必要的損耗。此外，提供與斷電持續時間相關的資訊在使用快閃記憶體來儲存啟動模式指令的數個裝置中可能是有用的，諸如乙太網路控制器和其他PCIe裝置。提供資訊以允許計算斷電持續時間可提高此裝置的效率和壽命。
對於所屬技術領域中具有通常知識者，本發明之各種態樣的其他物件、優點、和實施例將是顯而易見的，並且在說明書和附圖的範圍內。例如，但不限於，可以依據本發明重新配置結構或功能元件。類似地，根據本發明的原理可以應用於其他實例，即使在這裡沒有詳細描述，其他實例也將落入本發明的範圍內。
100,400:SSD記憶體裝置系統 102,402,502:主機 104,404:SSD 106,406:控制器 107,407:唯讀記憶體(ROM) 108,408:暫存器 110,410:非揮發性記憶體 111:快閃記憶體 112:匯流排 114,115:連接 200,300:流程圖 202,204,206,208,210,212,214,216,218,220,222,302,304,306,308,310,312,314,316,318,320,322,324,326,602,64,606,608,610,612,614,616,618,702,704,706,708:步驟 420,422,424,426,428,430:箭頭 500:方塊圖 504:裝置 532:PCIe基底位址暫存器(BAR)組態 534:記憶體寫入當前時戳命令 536:記憶體寫入CC.EN=1命令 538:記憶體讀取 600:決策圖 700:方法
結合附圖考慮以下詳細描述，上述和其他目的和優點將變得顯而易見，其中相同的元件編號指的是相同的部分，其中：
[圖1]顯示支持SSD之斷電持續時間的判定之固態驅動器(「SSD」)記憶體裝置系統的方塊圖；
[圖2]顯示SSD之習知啟動程序的流程圖；
[圖3]顯示利用SSD之經判定的斷電持續時間之啟動程序的流程圖；
[圖4]顯示判定SSD之斷電持續時間以用於判定SSD之啟動模式之程序的方塊圖；
[圖5]顯示在執行用於SSD之啟動模式指令之前，在SSD從主機接收通電時戳之程序的方塊圖；
[圖6]顯示基於斷電持續時間判定SSD之啟動模式的決策圖；以及
[圖7]顯示用於判定SSD之啟動模式之方法的流程圖。
100:SSD記憶體裝置系統
102:主機
104:SSD
106:控制器
107:唯讀記憶體(ROM)
108:暫存器
110:非揮發性記憶體
111:快閃記憶體
112:匯流排
114,115:連接

Claims (20)

  1. 一種固態驅動器(「SSD」)，包含： 控制器，其包含： 第一非揮發性記憶體，其組態以儲存斷電時戳；以及 硬體暫存器，其可由主機存取；以及 第二非揮發性記憶體，其耦接至該控制器，該第二非揮發性記憶體組態以儲存用於該SSD之至少一啟動模式的指令； 其中在該控制器之電力開啟時並且在控制器執行用於該SSD之至少一啟動模式的該等指令之前，該控制器係組態以在該硬體暫存器中接收來自該主機之通電時戳，並且基於該通電時戳及儲存的該斷電時戳判定該SSD的啟動模式。
  2. 如請求項1之SSD，其中該控制器係組態以在設定該主機可存取的狀態位元之前從該主機接收該通電時戳，以指示準備好從該主機接收儲存命令。
  3. 如請求項2之SSD，其中該控制器係組態以判定該通電時戳和儲存的該斷電時戳之間的差量時間並且將該差量時間與臨限進行比較來判定該啟動模式。
  4. 如請求項3之SSD，其中 如果該差量時間係大於該臨限，則該控制器係組態以進入出廠啟動模式，以及 如果該差量時間係小於或等於該臨限，則該控制器係組態以藉由存取該第二非揮發性記憶體進入正常啟動模式。
  5. 如請求項1之SSD，其中該第一非揮發性記憶體係組態以儲存斷電和通電時戳的歷史。
  6. 如請求項5之SSD，其中該控制器係組態以基於斷電和通電時戳的該歷史來判定累積的斷電持續時間。
  7. 如請求項1之SSD，其中該控制器係組態以基於該通電時戳和儲存的該斷電時戳來判定錯誤校正模式。
  8. 如請求項1之SSD，其中該控制器係組態以基於該通電時戳和儲存的該斷電時戳來判定是否刷新一或多個記憶體方塊。
  9. 如請求項1之SSD，其中在關機時，該控制器係組態以將斷電時戳儲存在該第一非揮發性記憶體中。
  10. 如請求項1之SSD，其中該硬體暫存器係PCIe硬體暫存器。
  11. 如請求項1之SSD，其中該控制器係組態以週期地更新在該第一非揮發性記憶體中的當前時戳。
  12. 如請求項1之SSD，其中從該主機接收的該通電時戳係作為具有當前主機系統時戳之記憶體寫入命令接收。
  13. 一種判定固態驅動器(SSD)之啟動模式的方法，該方法包含： 當控制器之電力開啟時，在控制器之硬體暫存器處從主機接收通電時戳； 從耦接至該控制器的第一非揮發性記憶體檢索斷電時戳； 將該通電時戳與該斷電時戳進行比較，來判定差量時間；以及 基於該差量時間與臨限的比較，判定該SSD的啟動模式。
  14. 如請求項13之方法，更包含： 如果該差量時間係大於該臨限，則進入出廠啟動模式，以及 如果該差量時間係小於或等於該臨限，則藉由存取在通訊地耦接至該控制器的第二非揮發性記憶體中的啟動指令而進入正常啟動模式。
  15. 如請求項13之方法，其中接收該通電時戳更包含在設定該主機可存取的狀態位元之前從該主機接收該通電時戳，以指示準備好從該主機接收儲存命令。
  16. 如請求項13之方法，更包含基於該差量時間與該臨限的該比較來判定錯誤校正模式。
  17. 如請求項13之方法，更包含基於該通電時戳和儲存的該斷電時戳，來判定是否刷新該第二非揮發性記憶體的一或多個方塊。
  18. 如請求項13之方法，更包含週期地更新儲存在該第一非揮發性記憶體中的當前時戳。
  19. 如請求項13之方法，更包含將通電和斷電時戳之歷史儲存在該第一非揮發性記憶體。
  20. 如請求項13之方法，更包含當電力切斷時將斷電時戳儲存在該第一非揮發性記憶體。
TW110148439A 2020-12-30 2021-12-23 判定非揮發性記憶體快速（ｎｖｍｅ）固態驅動器（ｓｓｄ）之斷電持續時間 TW202242608A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/137,754 2020-12-30
US17/137,754 US11422825B2 (en) 2020-12-30 2020-12-30 Determination of power-off duration of NVMe SSD

Publications (1)

Publication Number Publication Date
TW202242608A true TW202242608A (zh) 2022-11-01

Family

ID=82119872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148439A TW202242608A (zh) 2020-12-30 2021-12-23 判定非揮發性記憶體快速（ｎｖｍｅ）固態驅動器（ｓｓｄ）之斷電持續時間

Country Status (3)

Country Link
US (2) US11422825B2 (zh)
CN (1) CN114694728A (zh)
TW (1) TW202242608A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094357B2 (en) * 2019-05-07 2021-08-17 Micron Technology, Inc. Memory devices with user-defined tagging mechanism
US11422825B2 (en) * 2020-12-30 2022-08-23 Kioxia Corporation Determination of power-off duration of NVMe SSD
US11762771B2 (en) * 2021-04-27 2023-09-19 Micron Technology, Inc. Advanced power off notification for managed memory
US11513814B1 (en) * 2021-06-28 2022-11-29 Nvidia Corporation State suspension for optimizing start-up processes of autonomous vehicles
US11670394B2 (en) * 2021-08-18 2023-06-06 Nxp B.V. Temperature exposure detection based on memory cell retention error rate
US11868632B2 (en) * 2021-12-30 2024-01-09 Micron Technology, Inc. Power control for boot-up of memory systems
US11681478B1 (en) * 2022-03-09 2023-06-20 Toshiba Tec Kabushiki Kaisha Image forming device
US20240256438A1 (en) * 2023-01-31 2024-08-01 Qualcomm Incorporated Smart extended reality data of usage (xr-dou) framework for competitive power solution scheme

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727473B2 (en) * 2008-09-30 2017-08-08 Intel Corporation Methods to communicate a timestamp to a storage system
US8645773B2 (en) * 2011-06-30 2014-02-04 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory
US9280419B2 (en) * 2013-12-16 2016-03-08 International Business Machines Corporation Dynamic adjustment of data protection schemes in flash storage systems based on temperature, power off duration and flash age
US20170062023A1 (en) * 2015-08-26 2017-03-02 Intel Corporation Systems and methods to rejuvenate nonvolatile memory using timestamps
US10379747B2 (en) * 2015-12-21 2019-08-13 Western Digital Technologies, Inc. Automated latency monitoring
US10650885B2 (en) * 2017-03-07 2020-05-12 Alibaba Group Holding Limited Extending flash storage lifespan and data quality with data retention protection
US11099760B2 (en) * 2017-12-14 2021-08-24 Intel Corporation Background data refresh using a system timestamp in storage devices
KR20200129467A (ko) * 2019-05-08 2020-11-18 삼성전자주식회사 스토리지 컨트롤러 및 이를 포함하는 스토리지 장치
US20200210207A1 (en) * 2020-03-06 2020-07-02 Intel Corporation Negotiated power-up for ssd data refresh
US11422825B2 (en) * 2020-12-30 2022-08-23 Kioxia Corporation Determination of power-off duration of NVMe SSD

Also Published As

Publication number Publication date
US20220206821A1 (en) 2022-06-30
US20230016285A1 (en) 2023-01-19
US11422825B2 (en) 2022-08-23
US11853769B2 (en) 2023-12-26
CN114694728A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
TW202242608A (zh) 判定非揮發性記憶體快速（ｎｖｍｅ）固態驅動器（ｓｓｄ）之斷電持續時間
TWI514408B (zh) 於裝置開機期間處置來自非揮發性記憶體之錯誤
TWI515660B (zh) 韌體變量更新方法
JP4822440B2 (ja) 不揮発性メモリシステムのための内部メンテナンススケジュール要求
US8341386B2 (en) Method for updating basic input/output system and method for repairing thereof
TWI428739B (zh) 記憶卡之壽命終點恢復及尺寸重整
TWI404054B (zh) 處理微碼程式更新錯誤的裝置及其方法
US8086841B2 (en) BIOS switching system and a method thereof
TWI710952B (zh) 韌體更新方法及電腦系統
JP6753257B2 (ja) 情報処理装置、情報処理システム、情報処理装置の制御方法および情報処理装置の制御プログラム
CN102024502B (zh) 闪存器件测试方法、装置及板卡和网络设备
JP2010170197A (ja) ファームウェア管理プログラム、記憶装置およびファームウェア管理方法
JP2010186341A (ja) メモリシステム
JP2010198252A (ja) 不揮発メモリ装置、不揮発メモリの書込み方法、及び不揮発メモリ書込みプログラム
TW202209124A (zh) 於斷電保護備份失敗後支援唯讀模式之固態硬碟
JP2012174061A (ja) 情報処理装置、情報処理方法、スキャナ装置、スキャナ装置の制御方法
TW202344994A (zh) 從中斷模式恢復
US20060288154A1 (en) Data clearing methods and computer systems utilizing the same
JPH06222986A (ja) メモリ制御装置
CN113835512B (zh) 存储器存储装置的电源控制方法与存储器存储系统
TWI817502B (zh) 固態硬碟系統
CN111435305B (zh) 存储装置、控制器及操作存储装置的方法
TWI777565B (zh) 伺服器
CN111831474A (zh) 计算机开机启动侦测系统及方法
CN113986261A (zh) 一种数据刷写的方法、相关装置、设备以及可读存储介质