TW202236384A - 晶圓接合對準的方法 - Google Patents

晶圓接合對準的方法 Download PDF

Info

Publication number
TW202236384A
TW202236384A TW110116980A TW110116980A TW202236384A TW 202236384 A TW202236384 A TW 202236384A TW 110116980 A TW110116980 A TW 110116980A TW 110116980 A TW110116980 A TW 110116980A TW 202236384 A TW202236384 A TW 202236384A
Authority
TW
Taiwan
Prior art keywords
substrate
width
subset
semiconductor elements
semiconductor
Prior art date
Application number
TW110116980A
Other languages
English (en)
Other versions
TWI780698B (zh
Inventor
許希丞
翁睿均
李國豪
胡景翔
蔣季宏
林家妤
洪嘉駿
涂延傑
蘇健泰
陳信宇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202236384A publication Critical patent/TW202236384A/zh
Application granted granted Critical
Publication of TWI780698B publication Critical patent/TWI780698B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

通過在所述元件之間使用切割道來實現將被接合的基底上形成的元件的對準，其中切割道的尺寸從基底中的一者或多者的中心到邊緣逐漸增加或減小，以補償基底的熱膨脹率的差異。由於切割道的尺寸逐漸增加或減小，在接合操作期間，隨著基底被加熱，基底上的元件被對準。切割道能夠在基底中沿單個方向排列以補償基底沿著單個軸的熱膨脹，或者能夠沿多個方向排列以補償輻射對稱的熱膨脹。

Description

晶圓接合對準
半導體工業中的接合是一種可用於形成堆疊式半導體元件及三維積體電路的技術。接合的一些實例包括晶圓到晶圓接合、晶片到晶圓接合及晶粒到晶接合。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。下文闡述構件及排列的具體實例以簡化本揭露。當然，這些僅是實例且不旨在進行限制。例如，在以下說明中將第一特徵形成在第二特徵之上或形成在第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且還可包括其中在第一特徵與第二特徵之間可形成附加特徵以使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複使用參考編號及/或字母。此重複使用是出於簡明及清晰目的，而並非自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可使用例如“在…下面（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所例示的一個構件或特徵與另一（其他）構件或特徵的關係。除圖中所繪示的取向以外，所述空間相對性用語還旨在囊括元件在使用或操作中的不同取向。可以其他方式對設備行取向（旋轉90度或處於其他取向），且同樣地可據此對本文中所使用的空間相對性描述語加以解釋。
一些半導體接合技術包括將基底（例如，半導體晶圓）加熱到高溫。實例包括熔融接合、共熔接合及混合接合。在接合程式期間，由於隨著作為接合程式的一部分加熱基底而發生的熱膨脹，基底可能會在尺寸上膨脹。有一些基底可能比其他基底膨脹得更多。如果具有不同膨脹率的基底被接合在一起，則膨脹率的差異可能使得在基底上形成的元件及/或結構未對準。這可能導致基底之間的元件連接不良，可能使得基底之間的接合強度降低，可能使得所得三維積體電路的結構完整性減弱，可能得到不良品質的電連接，及/或可能造成元件故障。
本文中闡述的一些實施方案提供用於晶圓接合對準的技術及設備。如本文中所述，對在將被接合的基底上形成的元件的接合對準可通過在所述元件之間使用切割道（scribe line）來實現，其中切割道的尺寸從基底中的一者或多者的中心到邊緣逐漸增加或減小，以補償基底的熱膨脹率的差異。由於切割道的逐漸增加或減小的尺寸，在接合操作期間，隨著基底被加熱，基底上的元件被對準。切割道可在基底中沿單個方向排列以補償基底沿著單個軸的熱膨脹，或者可沿多個方向排列以補償輻射對稱的熱膨脹。這樣一來，本文中闡述的技術及設備可減少元件圖案未對準，可提高被接合的基底之間的接合強度，可提高元件的結構完整性及電連接，及/或可減少基底的元件故障。
圖1是其中可實施本文中闡述的系統及/或方法的示例性環境100的圖。如圖1所示，環境100可包括多個半導體處理機台102至110及晶圓/晶片運輸機台112。多個半導體處理機台102至110可包括沉積機台102、曝光機台104、顯影機台106、蝕刻機台108、接合機台110及/或另一種類型的半導體處理機台。示例性環境100中包括的機台可包括於半導體潔淨室、半導體代工廠、半導體處理及/或製造設施中及/或另一種類型的半導體處理環境中。
沉積機台102是包括半導體處理腔室及能夠將各種類型的材料沉積到基底上的一個或多個元件的半導體處理機台。在一些實施方案中，沉積機台102包括能夠在例如晶圓等基底上沉積光阻層的旋轉塗布機台。在一些實施方案中，沉積機台102包括化學氣相沉積（CVD）機台，例如電漿增強CVD（PECVD）機台、高密度電漿CVD（HDP-CVD）機台、次大氣壓CVD（SACVD）機台、原子層沉積（ALD）機台、電漿增強原子層沉積（PEALD）機台或另一種類型的CVD機台。在一些實施方案中，沉積機台102包括物理氣相沉積（PVD）機台，例如濺鍍機台或另一種類型的PVD機台。在一些實施方案中，示例性環境100包括多種類型的沉積機台102。
曝光機台104是能夠將光阻層暴露於輻射源（例如紫外光（UV）源（例如，深UV光源、極UV光（EUV）源及/或另一種類型的UV源）及/或x射線源、電子束（e-beam）源等等）的半導體處理機台。曝光機台104可將光阻層暴露於輻射源，以將圖案從光罩轉移到光阻層。所述圖案可包括用於形成一個或多個半導體元件的一個或多個半導體元件層圖案，可包括用於形成半導體元件的一個或多個結構的圖案，可包括用於蝕刻半導體元件的各個部分的圖案等。在一些實施方案中，曝光機台104包括掃描器、步進機或相似類型的曝光機台。
顯影機台106是能夠將已暴露於輻射源的光阻層顯影以顯影出從曝光機台104轉移到光阻層的圖案的半導體處理機台。在一些實施方案中，顯影機台106通過移除光阻層的未曝光部分來顯影出圖案。在一些實施方案中，顯影機台106通過移除光阻層的經曝光部分來顯影出圖案。在一些實施方案中，顯影機台106通過使用化學顯影劑溶解光阻層的經曝光或未曝光部分來顯影出圖案。
蝕刻機台108是能夠對基底、晶圓或半導體元件的各種類型的材料進行蝕刻的半導體處理機台。例如，蝕刻機台108可包括濕式蝕刻機台、乾式蝕刻機台等。在一些實施方案中，蝕刻機台108包括填充有蝕刻劑的腔室，且基底被放置在腔室中達特定的時間段，以移除基底中特定量的一個或多個部分。在一些實施方案中，蝕刻機台108可使用電漿蝕刻或電漿輔助蝕刻來蝕刻基底的一個或多個部分，這可涉及使用離子化氣體來等向性地或定向地蝕刻所述一個或多個部分。
接合機台110是能夠將兩個或更多個基底（例如，兩個或更多個半導體基底、兩個或更多個半導體晶圓、兩個或更多個半導體元件）接合在一起的半導體處理機台。例如，接合機台110可包括共熔接合機台，所述共熔接合機台能夠通過加熱兩個或更多個基底以在所述兩個或更多個基底的材料之間形成共熔系統來在所述兩個或更多個基底之間一起形成共熔接合。作為另一實例，接合機台110可包括熔融接合機台，所述熔融接合機台可通過預接合兩個或更多個基底（例如，在室溫或接近室溫下）並將基底回火以完成直接接合而在所述基底之間形成直接接合（例如，在所述兩個或更多個基底之間不使用附加的中間層）。在一些實施方案中，接合機台110使用接合技術的組合（這可被稱為混合接合）來接合兩個或更多個基底。
晶圓/晶片運輸機台112包括移動機器人、機器人臂、有軌電車或軌道車、高架起重機運輸（overhead hoist transport，OHT）系統、自動化材料搬運系統（automated material handling system，AMHS）及/或用於在半導體處理機台102至110之間及/或往來於例如晶圓架（wafer rack）、儲藏室（storage room）等其他位置運輸晶圓及/或晶片的另一種類型的元件。在一些實施方案中，晶圓/晶片運輸機台112可為被程式設計以行進特定路徑的元件，及/或可半自主或自主地進行操作。
圖1所示的元件的數目及排列是作為一個或多個實例提供。實際上，與圖1所示的元件相比，可存在附加的元件、更少的元件、不同的元件或以不同方式排列的元件。此外，圖1所示的兩個或更多個元件可在單個元件內實施，或者圖1所示的單個元件可實施為多個分散式元件。另外或作為另一選擇，環境100的一組元件（例如，一個或多個元件）可執行被闡述為由環境100的另一組元件執行的一個或多個功能。
圖2A至圖2C是本文中闡述的示例性實施方案200的圖。示例性實施方案200可包括被包括於將被接合的兩個基底中的單個基底上的尺寸逐漸變化的切割道的實例。此外，尺寸逐漸變化的切割道可沿單個方向包括於基底上，以補償基底在單個方向上的熱膨脹。這樣一來，尺寸逐漸變化的切割道可用於實現兩個基底上的半導體元件在所述單個方向上的近似對準。
圖2A示出將被接合的基底210及基底220的俯視圖（或平面圖）。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種半導體基底接合技術）中的一種或多種來接合基底210與基底220。基底210及基底220可各自包括半導體晶圓、半導體基底或者可在其中及/或其上形成半導體元件的另一種類型的基底。基底210及基底220可各自由矽（Si）、包含矽的材料、三-五族化合物半導體材料（例如砷化鎵（GaAs）、絕緣體上覆矽（SOI））或另一種類型的半導體材料形成。基底210及基底220可各自為近似圓形的，且可各自包括200毫米的晶圓（例如，直徑為近似200毫米的晶圓）、300毫米的晶圓（例如，直徑為近似300毫米的晶圓）或另一種尺寸的晶圓。
如圖2A所示，基底210可包括多個半導體元件212，且基底220可包括多個半導體元件222。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件212及222。通過接合基底210與基底220，相應對的半導體元件212及222可形成為三維半導體元件，所述三維半導體元件包括電晶體（例如，平面電晶體、鰭式場效電晶體（fin field effect transistor，finFET）、全環繞閘極（gate all around，GAA）電晶體）、記憶體元件、微機電系統（micro electro-mechanical system，MEMs）、應用專用積體電路（application specific integrated circuit，ASIC）、系統晶圓（system on chip，SoC）及/或其他類型的半導體元件。
半導體元件212可在基底210上排列成柵格，使得多個切割道214分隔半導體元件212的列（或行），且多個切割道216分隔半導體元件212的行（或列）。切割道214可在基底210中沿第一方向（例如，沿著圖2A所示的x軸）形成，且切割道216可在基底210中沿第二（例如，垂直）方向（例如，沿著圖2A所示的y軸）形成，使得切割道214及切割道216在跨基底210的各種位置處相交。相似地，半導體元件222可在基底220上排列成柵格，使得多個切割道224分隔半導體元件222的列（或行），且多個切割道226分隔半導體元件222的行（或列）。切割道224可在基底220中沿第一方向（例如，沿著圖2A所示的x軸）形成，且切割道226可在基底220中沿第二（例如，垂直）方向（例如，沿著圖2A所示的y軸）形成，使得切割道224及切割道226在跨基底220的各種位置處相交。
切割道可包括用作將基底切割成多個單獨晶粒的導引件的溝渠、凹槽、層及/或其他結構。例如，基底210中的切割道214及基底220中的切割道224可用作在基底210及基底220的第一方向上（例如，沿著圖2A所示的x軸）將成對的半導體元件212及222切割（或切分）成單獨晶粒的導引件。作為另一實例，基底210中的切割道216及基底220中的切割道226可用作在基底210及基底220的第二方向上（例如，沿著圖2A所示的y軸）將成對的半導體元件212及222切割（或切分）成單獨晶粒的導引件。此外，切割道214、216、224及226可在半導體元件212及222之間提供緩衝區域，以適應模切元件的切口（或刀片寬度），使得模切元件可將半導體元件212及222切割成單獨晶粒，而不切割至半導體元件212及222的區域中。切割道214、216、224及/或226可包括其他特徵，例如微影對準標記、疊蓋標記、厚度測量結構、電測試點及/或用以輔助製造半導體元件212及222的其他特徵。
可通過各種半導體製作製程形成切割道214、216、224及/或226。在一些實施方案中，沉積機台102在基底210上形成光阻層，曝光機台104將光阻層暴露於輻射源以圖案化光阻層，顯影機台106顯影並移除光阻層的部分以暴露出圖案，且蝕刻機台108蝕刻基底210的部分以在基底310中形成開口或凹槽。在一些實施方案中，沉積機台102使用各種PVD技術、CVD技術及/或ALD技術（例如濺鍍、PECVD、HDP-CVD、SACVD及/或PEALD等等）在開口或凹槽中沉積一或多個層。在一些實施方案中，可使用例如多晶矽蝕刻、金屬蝕刻及/或另一種類型的蝕刻技術等技術來蝕刻（例如，使用蝕刻機台108）在切割道214、216、224及/或226中形成的一個或多個層。
如圖2A進一步所示，切割道214、216、224及226中的每一者可沿著切割道214、216、224及226的短尺寸具有特定的寬度。切割道214、224及226可均具有相似的寬度（ w1），所述寬度可在近似60微米至近似80微米的範圍內或者在近似30微米至近似100微米的範圍內等等。
在接合操作期間，由於基底210及/或基底220的熱膨脹，基底210及/或基底220的直徑可能會增加。作為實例，對於200毫米的基底，基底可膨脹近似10微米至近似100微米。基底的膨脹率可基於基底的各種因素及/或屬性，例如基底的尺寸、基底的材料組成及/或基底的結構組成（例如，越大壓縮應力的膜可誘發越低的膨脹率）等等。
基底210可被稱為低膨脹晶圓，且基底220可被稱為高膨脹晶圓，因為基底220可具有相對於基底210的膨脹率更大的膨脹率。因此，切割道216可具有相對於切割道226（以及切割道214及224）的寬度（ w1）更大的寬度，以補償基底220相對於基底210的熱膨脹更大的熱膨脹。切割道216相對於切割道226增加的寬度可使得半導體元件212及半導體元件222在接合基底210與基底220的接合操作中開始時沿著x軸（例如，在第一方向上）未對準。然而，隨著基底210及基底220在接合操作中被加熱（這使基底210及基底220膨脹），切割道216的增加的寬度與基底220的更大的膨脹率的組合使得半導體元件212及半導體元件222移動成沿著x軸近似對準。
為了進一步促進半導體元件212與半導體元件222之間的對準，切割道216的寬度可從基底210的中心附近朝向基底210的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償從基底220的中心附近到基底220的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底220的邊緣附近的半導體元件222相對於基底220的中心附近的半導體元件222具有更大的位移。因此，切割道216的寬度可朝向基底210的邊緣增加，使得半導體元件212之間的間隔朝向基底210的邊緣增加，以補償在接合期間基底220的邊緣附近的半導體元件222的更大的位移。這樣一來，基底210可包括切割道216的多個子集，其中每一子集相對於切割道216的其他子集具有不同的寬度。
作為實例，切割道216可包括由一個或多個切割道形成的第一子集216a及由一個或多個切割道形成的第二子集216b。第一子集216a可相對於第二子集216b位於更靠近基底210的中心處。切割道216的第二子集216b的寬度（ w2）可相對於切割道216的第一子集216a的寬度（ w3）更大。在一些實施方案中，自基底210的中心附近開始朝向基底210的邊緣增加，從切割道到切割道，切割道216的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道214、224及226的寬度（ w1）為近似80微米，則第一子集216a的寬度（ w3）可在近似81微米至近似84微米的範圍內，第二子集216b的寬度（ w2）可在近似82微米至近似88微米的範圍內，以此類推。在一些實施方案中，切割道216包括從基底210的中心附近到基底210的邊緣附近，寬度逐漸增加的更大數量的子集。
圖2B及圖2C示出接合基底210與基底220的接合操作的剖視立面圖（沿著圖2A所示x軸）。可結合接合機台110執行接合操作。如圖2B所示，可將基底210及基底220排列成使得半導體元件212面對半導體元件222。可通過將半導體元件212放置在及/或抵靠在半導體元件222上（反之亦然）來預接合基底210與基底220。如圖2B進一步所示，半導體元件212的至少一個子集與半導體元件222的至少一個子集在預接合階段不對準。這是由於切割道216（例如，子集216a及子集216b）的寬度相對於切割道226的寬度更大。此外，由於子集216a及子集216b的寬度逐漸增加，未對準的量值或量可從基底210及基底220的中心附近到基底210及基底220的邊緣附近增加。
如圖2C所示，在接合操作之後，半導體元件212與半導體元件222可近似對準。如上所闡釋，基底210與基底220不同的膨脹率可使得半導體元件222的橫向位移量（例如，沿著圖2A中的x軸）相對於半導體元件212更大。切割道216（例如，子集216a及子集216b）的寬度的逐漸增加可補償半導體元件222的更大的橫向位移量，因為半導體元件222的橫向位移可使半導體元件222與半導體元件212對準，如圖2C所示。
可基於在一個或多個方向上及/或沿著一個或多個軸的對準來確定半導體元件212與半導體元件222在接合之後近似對準。例如，可針對沿著x軸的對準（也可稱為左/右對準）及/或沿著y軸的對準（也可稱為頂/底對準）來分析半導體元件212與半導體元件222的對準。在一些實施方案中，x軸被定義為自基底上的對準標記（例如晶圓凹口）開始從基底的第一邊緣跨基底上的最寬點延伸到基底的第二邊緣的向量。在一些實施方案中，y軸近似垂直於x軸，且被定義為從基底的第一邊緣跨基底上的最寬點延伸到基底的第二邊緣的向量。
在一些實施方案中，元件（例如，接合機台110、結合圖10A至圖10D闡述的處理元件1002及/或另一元件）產生對準資料，並基於所述對準資料來判斷半導體元件212與半導體元件222是否近似對準。對準資料可包括基於基底210及基底220的疊蓋測試圖案的未對準指數（例如，對於x軸及y軸）。對準指數可表示半導體元件212與半導體元件222的非重疊面積（例如，半導體元件212的不與半導體元件222的表面積重疊的表面積，反之亦然）的百分比、或者半導體元件212及半導體元件222的非重疊面積與總表面積之間的比率。
在一些實施方案中，元件可基於半導體元件212與半導體元件222的非重疊面積的百分比等於或小於近似0.005%來確定半導體元件212與半導體元件222近似對準。在一些實施方案中，元件可基於半導體元件212與半導體元件222的非重疊面積的百分比等於或小於近似0.002%來確定半導體元件212與半導體元件222近似對準。本文中闡述的技術可使接合在一起的半導體元件之間的未對準能夠減少近似60%或更多。
如上所指示，圖2A至圖2C是作為實例提供。其他實例可能與關於圖2A至圖2C闡述的內容不同。
圖3是本文中闡述的示例性實施方案300的圖。示例性實施方案300與示例性實施方案200的相似之處可在於，示例性實施方案300在將被接合的兩個基底中的單個基底上包括尺寸逐漸變化的切割道。另外，示例性實施方案300在單個基底上沿多個方向包括多組尺寸逐漸變化的切割道，以補償基底在多個方向上的熱膨脹。這樣一來，所述多組尺寸逐漸變化的切割道可用於補償輻射對稱的熱膨脹，以實現兩個基底上的半導體元件在多個方向上的近似對準。
如圖3所示，示例性實施方案300可包括將被接合的基底310及基底320。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底310與基底320。基底310可包括多個半導體元件312，且基底320可包括多個半導體元件322。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件312及322。通過接合基底310與基底320，相應對的半導體元件312及322可形成為三維半導體元件，所述三維半導體元件包括電晶體、記憶體元件、MEMs、ASIC、SoC及/或其他類型的半導體元件。
半導體元件312可在基底310上排列成柵格，使得多個切割道314分隔半導體元件312的列（或行），且多個切割道316分隔半導體元件312的行（或列）。切割道314可在基底310中沿第一方向（例如，沿著圖3所示的x軸）形成，且切割道316可在基底310中沿第二（例如，垂直）方向（例如，沿著圖3所示的y軸）形成，使得切割道314及切割道316在跨基底310的各種位置處相交。相似地，半導體元件322可在基底320上排列成柵格，使得多個切割道324分隔半導體元件322的列（或行），且多個切割道326分隔半導體元件322的行（或列）。切割道324可在基底320中沿第一方向（例如，沿著圖3所示的x軸）形成，且切割道326可在基底320中沿第二（例如，垂直）方向（例如，沿著圖3所示的y軸）形成，使得切割道324及切割道326在跨基底320的各種位置處相交。
如圖3進一步所示，切割道314、316、324及326中的每一者可沿著切割道314、316、324及326的短尺寸具有特定的寬度。切割道324及326可具有相似的寬度（ w1），所述寬度可在近似60微米至近似80微米的範圍內或者在近似30微米至近似100微米的範圍內等等。
在接合操作期間，由於基底310及基底320的熱膨脹，基底310及基底320可能經歷輻射對稱的熱膨脹。因此，基底310及基底320中的每一者的尺寸可以徑向對稱的方式增加，使得基底310及基底320各自的直徑可沿著圖3所示的x軸及y軸增加。此外，基底310可被稱為低膨脹晶圓，且基底320可被稱為高膨脹晶圓，因為基底320可具有相對於基底310的膨脹率更大的膨脹率。為了補償基底320的更大的輻射對稱的熱膨脹，切割道314及切割道316可具有相對於切割道324及326的寬度（ w1）更大的寬度。
切割道316相對於切割道326增加的寬度可使得半導體元件312及半導體元件322在接合基底310與基底320的接合操作中開始時沿著x軸（例如，在第一方向上）未對準。然而，隨著基底310及基底320在接合操作中被加熱（這使基底310及基底320膨脹），切割道316的增加的寬度與基底320的更大的膨脹率的組合使得半導體元件312及半導體元件322移動成沿著x軸近似對準。
相似地，切割道314相對於切割道324增加的寬度可使得半導體元件312及半導體元件322在接合基底310與基底320的接合操作中開始時沿著y軸（例如，在第二方向上）未對準。然而，隨著基底310及基底320在接合操作中被加熱（這使基底310及基底320膨脹），切割道314的增加的寬度與基底320的更大的膨脹率的組合使得半導體元件312及半導體元件322移動成沿著y軸近似對準。
為了進一步促進半導體元件312與半導體元件322之間沿著x軸（例如，在第一方向上）的對準，切割道316的寬度可從基底310的中心附近朝向基底310的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償沿著x軸（例如，在第一方向上）從基底320的中心附近到基底320的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底320的邊緣附近的半導體元件322相對於基底320的中心附近的半導體元件322具有更大的位移。因此，切割道316的寬度可朝向基底310的邊緣增加，使得半導體元件312之間的間隔朝向基底310的邊緣增加，以補償在接合期間基底320的邊緣附近的半導體元件322的更大的位移。這樣一來，基底310可包括切割道316的多個子集，其中每一子集相對於切割道316的其他子集具有不同的寬度。
作為實例，切割道316可包括由一個或多個切割道形成的第一子集316a及由一個或多個切割道形成的第二子集316b。第一子集316a可相對於第二子集316b位於更靠近基底310的中心處。切割道316的第二子集316b的寬度（ w2）可相對於切割道316的第一子集316a的寬度（ w3）更大。在一些實施方案中，自基底310的中心附近開始朝向基底310的邊緣增加，從切割道到切割道，切割道316的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道324及326的寬度（ w1）為近似60微米，則第一子集316a的寬度（ w3）可在近似61微米至近似64微米的範圍內，第二子集316b的寬度（ w2）可在近似62微米至近似68微米的範圍內，以此類推。在一些實施方案中，切割道316包括從基底310的中心附近到基底310的邊緣附近，寬度逐漸增加的更大數量的子集。
為了進一步促進半導體元件312與半導體元件322之間沿著y軸（例如，在第二方向上）的對準，切割道314的寬度可從基底310的中心附近朝向基底310的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償沿著y軸（例如，在第二方向上）從基底320的中心附近到基底320的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底320的邊緣附近的半導體元件322相對於基底320的中心附近的半導體元件322具有更大的位移。因此，切割道314的寬度可朝向基底310的邊緣增加，使得半導體元件312之間的間隔朝向基底310的邊緣增加，以補償在接合期間基底320的邊緣附近的半導體元件322的更大的位移。這樣一來，基底310可包括切割道314的多個子集，其中每一子集相對於切割道314的其他子集具有不同的寬度。
作為實例，切割道314可包括由一個或多個切割道形成的第一子集314a及由一個或多個切割道形成的第二子集314b。第一子集314a可相對於第二子集314b位於更靠近基底310的中心處。切割道314的第二子集314b的寬度（ w4）可相對於切割道314的第一子集314a的寬度（ w5）更大。在一些實施方案中，自基底310的中心附近開始向基底310的邊緣附近增加，從切割道到切割道，切割道314的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道324及326的寬度（ w1）為近似70微米，則第一子集314a的寬度（ w5）可在近似71微米至近似74微米的範圍內，第二子集314b的寬度（ w4）可在近似72微米至近似78微米的範圍內，以此類推。在一些實施方案中，切割道314包括從基底310的中心附近朝向基底310的邊緣，寬度逐漸增加的更大數量的子集。
如上所指示，切割道314及316的寬度可從基底310的中心附近到基底310的邊緣附近逐漸增加，以補償基底320的輻射對稱的熱膨脹。因此，切割道314與316的寬度的增加可近似相等，以補償基底320的徑向對稱熱膨脹。在一些實施方案中，切割道314與316的寬度的增加可不同，以補償基底320的不對稱熱膨脹，例如在沿著基底320的x軸及y軸形成不同類型的元件（這可使得沿著基底320的x軸及y軸具有不對稱的熱膨脹率）的情況下。
如上所指示，圖3是作為實例提供。其他實例可能與關於圖3闡述的內容不同。
圖4是本文中闡述的示例性實施方案400的圖。示例性實施方案400可包括被包括於將被接合的兩個基底中的單個基底上的尺寸逐漸變化的切割道的實例。此外，尺寸逐漸變化的切割道可沿單個方向包括於基底中，以補償基底在單個方向上的熱膨脹。示例性實施方案400與示例性實施方案200的不同之處可在於，尺寸逐漸變化的切割道的寬度從將與低膨脹率基底接合的高膨脹率基底的中心朝向高膨脹率基底的邊緣減小。這樣一來，寬度減小的尺寸逐漸變化的切割道便利於使將被接合在一起的基底上的半導體元件對準，同時減小的切割道尺寸可使得基底上的半導體元件密度能夠增加。
圖4示出將被接合的基底410及基底420的俯視圖（或平面圖）。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底410與基底420。基底410及基底420可各自包括半導體晶圓、半導體基底或者可在其中及/或其上形成半導體元件的另一種類型的基底。
如圖4所示，基底410可包括多個半導體元件412，且基底420可包括多個半導體元件422。半導體元件412可在基底410上排列成柵格，使得多個切割道414分隔半導體元件412的列（或行），且多個切割道416分隔半導體元件412的行（或列）。切割道414可在基底410中沿第一方向（例如，沿著圖4所示的x軸）形成，且切割道416可在基底410中沿第二（例如，垂直）方向（例如，沿著圖4所示的y軸）形成，使得切割道414及切割道416在跨基底410的各種位置處相交。相似地，半導體元件422可在基底420上排列成柵格，使得多個切割道424分隔半導體元件422的列（或行），且多個切割道426分隔半導體元件422的行（或列）。切割道424可在基底420中沿第一方向（例如，沿著圖4所示的x軸）形成，且切割道426可在基底420中沿第二（例如，垂直）方向（例如，沿著圖4所示的y軸）形成，使得切割道424及切割道426在跨基底420的各種位置處相交。
如圖4進一步所示，切割道414、416、424及426中的每一者可沿著切割道414、416、424及426的短尺寸具有特定的寬度。切割道414、416及424可均具有相似的寬度（ w1），所述寬度可在近似60微米至近似80微米的範圍內或者在近似30微米至近似100微米的範圍內等等。
基底410可被稱為低膨脹晶圓，且基底420可被稱為高膨脹晶圓，因為基底420可具有相對於基底410的膨脹率更大的膨脹率。因此，基底420的尺寸（例如，直徑）可相對於基底410膨脹更大的量。在示例性實施方案400中，切割道426可具有相對於切割道414、416及424的寬度（ w1）更小的寬度，以補償基底420的相對於基底410的熱膨脹更大的熱膨脹。切割道426相對於切割道416減小的寬度可使得半導體元件412及半導體元件422在接合基底410與基底420的接合操作中開始時沿著x軸（例如，在第一方向上）未對準。然而，隨著基底410及基底420在接合操作中被加熱（這使基底410及基底420膨脹），切割道426的減小的寬度與基底420的更大的膨脹率的組合使得半導體元件412及半導體元件422移動成沿著x軸近似對準。
為了進一步促進半導體元件412與半導體元件422之間的對準，切割道426的寬度可從基底420的中心附近朝向基底420的邊緣（或外周）逐漸減小。寬度的逐漸減小可補償從基底420的中心附近朝向基底420的邊緣增加的膨脹率。增加的膨脹可使得在接合期間基底420的邊緣附近的半導體元件422相對於基底420的中心附近的半導體元件422具有更大的位移。因此，切割道426的寬度可朝向基底420的邊緣減小，使得半導體元件422之間的間隔朝向基底420的邊緣減小，以補償在接合期間基底420的邊緣附近的半導體元件422的更大的位移。這樣一來，基底420可包括切割道426的多個子集，其中每一子集相對於切割道426的其他子集具有不同的寬度。
作為實例，切割道426可包括由一個或多個切割道形成的第一子集426a及由一個或多個切割道形成的第二子集426b。第一子集426a可相對於第二子集426b位於更靠近基底420的中心處。切割道426的第二子集426b的寬度（ w2）可相對於切割道426的第一子集426a的寬度（ w3）更小。在一些實施方案中，自基底420的中心附近開始朝向基底420的邊緣減小，從切割道到切割道，切割道426的寬度可在近似1微米至近似4微米的範圍內逐漸減小。作為實例，如果切割道414、416及424的寬度（ w1）為近似90微米，則第一子集426a的寬度（ w3）可在近似86微米至近似89微米的範圍內，第二子集426b的寬度（ w2）可在近似82微米至近似88微米的範圍內，以此類推。在一些實施方案中，切割道426包括從基底420的中心附近到基底420的邊緣附近，寬度逐漸減小的更大數量的子集。
如上所指示，圖4是作為實例提供。其他實例可能與關於圖4闡述的內容不同。
圖5是本文中闡述的示例性實施方案500的圖。示例性實施方案500與示例性實施方案400的相似之處可在於，示例性實施方案500在將被接合的兩個基底中的單個基底上包括寬度逐漸減小的切割道。另外，示例性實施方案500在單個基底上沿多個方向包括寬度逐漸減小的多組切割道，以補償多個方向上的熱膨脹。這樣一來，寬度逐漸減小的所述多組切割道可用於補償輻射對稱的熱膨脹，以實現兩個基底上的半導體元件在多個方向上的近似對準。
如圖5所示，示例性實施方案500可包括將被接合的基底510及基底520。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底510與基底520。基底510可包括多個半導體元件512，且基底520可包括多個半導體元件522。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件512及522。通過接合基底510與基底520，相應對的半導體元件512及522可形成為三維半導體元件，所述三維半導體元件包括電晶體、記憶體元件、MEMs、ASIC、SoC及/或其他類型的半導體元件。
半導體元件512可在基底510上排列成柵格，使得多個切割道514分隔半導體元件512的列（或行），且多個切割道516分隔半導體元件512的行（或列）。切割道514可在基底510中沿第一方向（例如，沿著圖5所示的x軸）形成，且切割道516可在基底510中沿第二（例如，垂直）方向（例如，沿著圖5所示的y軸）形成，使得切割道514及切割道516在跨基底510的各種位置處相交。相似地，半導體元件522可在基底520上排列成柵格，使得多個切割道524分隔半導體元件522的列（或行），且多個切割道526分隔半導體元件522的行（或列）。切割道524可在基底520中沿第一方向（例如，沿著圖5所示的x軸）形成，且切割道526可在基底520中沿第二（例如，垂直）方向（例如，沿著圖5所示的y軸）形成，使得切割道524及切割道526在跨基底520的各種位置處相交。
如圖5進一步所示，切割道514、516、524及526中的每一者可沿著切割道514、516、524及526的短尺寸具有特定的寬度。切割道514及516可具有相似的寬度（ w1），所述寬度可在近似60微米至近似80微米的範圍內或者在近似30微米至近似100微米的範圍內等等。
在接合操作期間，由於基底510及基底520的熱膨脹，基底510及基底520可能經歷輻射對稱的熱膨脹。因此，基底510及基底520中的每一者的尺寸可以徑向對稱的方式增加，使得基底510及基底520各自的直徑可沿著圖5所示的x軸及y軸增加。此外，基底510可被稱為低膨脹晶圓，且基底520可被稱為高膨脹晶圓，因為基底520可具有相對於基底510的膨脹率更大的膨脹率。為了補償基底520的更大的輻射對稱的熱膨脹，切割道524及切割道526可具有相對於切割道514及516的寬度（ w1）更小的寬度。
切割道526相對於切割道516減小的寬度可使得半導體元件512及半導體元件522在接合基底510與基底520的接合操作期間開始時沿著x軸（例如，在第一方向上）未對準。然而，隨著基底510及基底520在接合操作中被加熱（這使基底510及基底520膨脹），切割道526的減小的寬度與基底520的更大的膨脹率的組合使得半導體元件512及半導體元件522移動成沿著x軸近似對準。
相似地，切割道524相對於切割道514減小的寬度可使得半導體元件512及半導體元件522在接合基底510與基底520的接合操作期間開始時沿著y軸（例如，在第二方向上）未對準。然而，隨著基底510及基底520在接合操作中被加熱（這使基底510及基底520膨脹），切割道524的減小的寬度與基底520的更大的膨脹率的組合使得半導體元件512及半導體元件522移動成沿著y軸近似對準。
為了進一步促進半導體元件512與半導體元件522之間沿著x軸（例如，在第一方向上）的對準，切割道526的寬度可從基底520的中心附近朝向基底520的邊緣（或外周）逐漸減小。寬度的逐漸減小可補償沿著x軸（例如，在第一方向上）從基底520的中心附近朝向基底520的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底520的邊緣附近的半導體元件522相對於基底520的中心附近的半導體元件522具有更大的位移。因此，切割道526的寬度可朝向基底520的邊緣減小，使得半導體元件522之間的間隔朝向基底520的邊緣減小，以補償在接合期間基底520的邊緣附近的半導體元件522的更大的位移。這樣一來，基底520可包括切割道526的多個子集，其中每一子集相對於切割道526的其他子集具有不同的寬度。
作為實例，切割道526可包括由一個或多個切割道形成的第一子集526a及由一個或多個切割道形成的第二子集526b。第一子集526a可相對於第二子集526b位於更靠近基底520的中心處。切割道526的第二子集526b的寬度（ w2）可相對於切割道526的第一子集526a的寬度（ w3）更小。在一些實施方案中，自基底520的中心附近開始朝向基底520的邊緣減小，從切割道到切割道，切割道526的寬度可在近似1微米至近似4微米的範圍內逐漸減小。作為實例，如果切割道514及516的寬度（ w1）為近似100微米，則第一子集526a的寬度（ w3）可在近似96微米至近似99微米的範圍內，第二子集526b的寬度（ w2）可在近似92微米至近似98微米的範圍內，以此類推。在一些實施方案中，切割道526包括從基底520的中心附近朝向基底520的邊緣，寬度逐漸減小的更大數量的子集。
為了進一步促進半導體元件512與半導體元件522之間沿著y軸（例如，在第二方向上）的對準，切割道524的寬度可從基底520的中心附近朝向基底520的邊緣（或外周）逐漸減小。寬度的逐漸減小可補償沿著y軸（例如，在第二方向上）從基底520的中心附近朝向基底520的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底520的邊緣附近的半導體元件522相對於基底520的中心附近的半導體元件522具有更大的位移。因此，切割道524的寬度可朝向基底520的邊緣減小，使得半導體元件522之間的間隔沿著y軸（例如，在第二方向上）朝向基底520的邊緣減小，以補償在接合期間基底520的邊緣附近的半導體元件522的更大的位移。這樣一來，基底520可包括切割道524的多個子集，其中每一子集相對於切割道524的其他子集具有不同的寬度。
作為實例，切割道524可包括由一個或多個切割道形成的第一子集524a及由一個或多個切割道形成的第二子集524b。第一子集524a可相對於第二子集524b位於更靠近基底520的中心處。切割道524的第二子集524b的寬度（ w4）可相對於切割道524的第一子集524a的寬度（ w5）更小。在一些實施方案中，自基底520的中心附近開始朝向基底520的邊緣減小，從切割道到切割道，切割道524的寬度可在近似1微米至近似4微米的範圍內逐漸減小。作為實例，如果切割道514及516的寬度（ w1）為近似100微米，則第一子集524a的寬度（ w5）可在近似96微米至近似99微米的範圍內，第二子集524b的寬度（ w4）可在近似92微米至近似98微米的範圍內，以此類推。在一些實施方案中，切割道524包括從基底520的中心附近到基底520的邊緣附近，寬度逐漸減小的更大數量的子集。
如上所指示，切割道524及526的寬度可從基底520的中心附近到基底520的邊緣附近逐漸減小，以補償基底520的輻射對稱的熱膨脹。因此，切割道524與526的寬度的減小可近似相等，以補償基底520的徑向對稱熱膨脹。在一些實施方案中，切割道524與526的寬度的減小可不同，以補償基底520的不對稱熱膨脹，例如在沿著基底520的x軸及y軸形成不同類型的元件（這可使得沿著基底520的x軸及y軸具有不對稱的熱膨脹率）的情況下。
如上所指示，圖5是作為實例提供。其他實例可能與關於圖5闡述的內容不同。
圖6是本文中闡述的示例性實施方案600的圖。示例性實施方案600包括如下實例：在低膨脹率基底上包括寬度逐漸增加的第一組切割道以補償第一方向上的熱膨脹，且在高膨脹率基底上包括寬度逐漸減小的第二組切割道以補償第二方向上的熱膨脹。這樣一來，多組切割道可用於補償輻射對稱的熱膨脹，以實現兩個基底上的半導體元件在多個方向上的近似對準。
如圖6所示，示例性實施方案600可包括將被接合的基底610及基底620。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底610與基底620。基底610可包括多個半導體元件612，且基底620可包括多個半導體元件622。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件612及622。通過接合基底610與基底620，相應對的半導體元件612及622可形成為三維半導體元件，所述三維半導體元件包括電晶體、記憶體元件、MEMs、ASIC、SoC及/或其他類型的半導體元件。
半導體元件612可在基底610上排列成柵格，使得多個切割道614分隔半導體元件612的列（或行），且多個切割道616分隔半導體元件612的行（或列）。切割道614可在基底610中沿第一方向（例如，沿著圖6所示的x軸）形成，且切割道616可在基底610中沿第二（例如，垂直）方向（例如，沿著圖6所示的y軸）形成，使得切割道614及切割道616在跨基底610的各種位置處相交。相似地，半導體元件622可在基底620上排列成柵格，使得多個切割道624分隔半導體元件622的列（或行），且多個切割道626分隔半導體元件622的行（或列）。切割道624可在基底620中沿第一方向（例如，沿著圖6所示的x軸）形成，且切割道626可在基底620中沿第二（例如，垂直）方向（例如，沿著圖6所示的y軸）形成，使得切割道624及切割道626在跨基底620的各種位置處相交。
如圖6進一步所示，切割道614、616、624及626中的每一者可沿著切割道614、616、624及626的短尺寸具有特定的寬度。切割道614及626可具有相似的寬度（ w1），所述寬度可在近似60微米至近似80微米的範圍內或者在近似30微米至近似100微米的範圍內等等。
在接合操作期間，由於基底610及基底620的熱膨脹，基底610及基底620可能經歷輻射對稱的熱膨脹。因此，基底610及基底620中的每一者的尺寸可以徑向對稱的方式增加，使得基底610及基底620各自的直徑可沿著圖6所示的x軸及y軸增加。此外，基底610可被稱為低膨脹晶圓，且基底620可被稱為高膨脹晶圓，因為基底620可具有相對於基底610的膨脹率更大的膨脹率。為了補償基底620的更大的輻射對稱的熱膨脹，切割道616可具有相對於切割道614及626的寬度（ w1）更大的寬度，且切割道624可具有相對於切割道614及626的寬度（ w1）更小的寬度。
切割道616的更大的寬度及切割道624的更小的寬度可使得半導體元件612及半導體元件622在接合基底610與基底620的接合操作中開始時沿著x軸（例如，在第一方向上）及沿著y軸（例如，在第二方向上）未對準。然而，隨著基底610及基底620在接合操作中被加熱（這使基底610及基底620徑向膨脹），切割道616的增加的寬度與基底620的更大的膨脹率的組合使得半導體元件612及半導體元件622移動成沿著x軸近似對準。此外，切割道624的減小的寬度與基底620的更大的膨脹率的組合使得半導體元件612及半導體元件622移動成沿著y軸近似對準。
為了進一步促進半導體元件612與半導體元件622之間沿著x軸（例如，在第一方向上）的對準，切割道616的寬度可從基底610的中心附近朝向基底610的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償沿著x軸（例如，在第一方向上）從基底620的中心附近朝向基底620的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底620的邊緣附近的半導體元件622相對於基底620的中心附近的半導體元件622具有更大的位移。因此，切割道616的寬度可朝向基底610的邊緣增加，使得半導體元件612之間的間隔朝向基底610的邊緣增加，以補償在接合期間基底620的邊緣附近的半導體元件622的更大的位移。這樣一來，基底610可包括切割道616的多個子集，其中每一子集相對於切割道616的其他子集具有不同的寬度。
作為實例，切割道616可包括由一個或多個切割道形成的第一子集616a及由一個或多個切割道形成的第二子集616b。第一子集616a可相對於第二子集616b位於更靠近基底610的中心處。切割道616的第二子集616b的寬度（ w2）可相對於切割道616的第一子集616a的寬度（ w3）更大。在一些實施方案中，自基底610的中心附近開始朝向基底610的邊緣增加，從切割道到切割道，切割道616的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道614及626的寬度（ w1）為近似80微米，則第一子集616a的寬度（ w3）可在近似81微米至近似84微米的範圍內，第二子集616b的寬度（ w2）可在近似82微米至近似88微米的範圍內，以此類推。在一些實施方案中，切割道616包括從基底610的中心附近到基底610的邊緣附近，寬度逐漸增加的更大數量的子集。
為了進一步促進半導體元件612與半導體元件622之間沿著y軸（例如，在第二方向上）的對準，切割道624的寬度可從基底620的中心附近朝向基底620的邊緣（或外周）逐漸減小。寬度的逐漸減小可補償沿著y軸（例如，在第二方向上）從基底620的中心附近到基底620的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底620的邊緣附近的半導體元件622相對於基底620的中心附近的半導體元件622具有更大的位移。因此，切割道624的寬度可朝向基底620的邊緣減小，使得半導體元件622之間的間隔沿著y軸（例如，在第二方向上）朝向基底620的邊緣減小，以補償在接合期間基底620的邊緣附近的半導體元件622的更大的位移。這樣一來，基底620可包括切割道624的多個子集，其中每一子集相對於切割道624的其他子集具有不同的寬度。
作為實例，切割道624可包括由一個或多個切割道形成的第一子集624a及由一個或多個切割道形成的第二子集624b。第一子集624a可相對於第二子集624b位於更靠近基底620的中心處。切割道624的第二子集624b的寬度（ w4）可相對於切割道624的第一子集624a的寬度（ w5）更小。在一些實施方案中，自基底620的中心附近開始朝向基底620的邊緣減小，從切割道到切割道，切割道624的寬度可在近似1微米至近似4微米的範圍內逐漸減小。作為實例，如果切割道614及626的寬度（ w1）為近似80微米，則第一子集624a的寬度（ w5）可在近似76微米至近似79微米的範圍內，第二子集624b的寬度（ w4）可在近似72微米至近似78微米的範圍內，以此類推。在一些實施方案中，切割道624包括從基底620的中心附近到基底620的邊緣附近，寬度逐漸減小的更大數量的子集。
如上所指示，切割道616的寬度可逐漸增加且切割道624的寬度可逐漸減小，以補償基底610與基底620之間輻射對稱的熱膨脹的差異。因此，切割道616的寬度的增加可近似等於切割道624的寬度的減小，以補償基底610及基底620的徑向對稱熱膨脹。在一些實施方案中，切割道616的寬度的增加可相對於切割道624的寬度的減小不同，以補償基底610及/或基底620的不對稱熱膨脹，例如在沿著基底610及/或基底620的x軸及y軸形成不同類型的元件（這可使得沿著基底610及/或基底620的x軸及y軸具有不對稱的熱膨脹率）的情況下。
如上所指示，圖6是作為實例提供。其他實例可能與關於圖6闡述的內容不同。
圖7是本文中闡述的示例性實施方案700的圖。示例性實施方案700可包括如下示例：在低膨脹率基底上包括寬度逐漸增加的切割道，且在高膨脹率基底上包括寬度逐漸減小的切割道。寬度逐漸增加的切割道及寬度逐漸減小的切割道在同一方向上（例如，沿著同一軸）排列，以補償低膨脹率基底與高膨脹率基底的熱膨脹差異。這樣一來，低膨脹率基底中寬度逐漸增加的切割道及高膨脹率基底中寬度逐漸減小的切割道可用於補償低膨脹率基底與高膨脹率基底之間在單個方向上的大的膨脹率差異（例如，相對於僅包括寬度逐漸增加的切割道或僅包括寬度逐漸減小的切割道，可用於補償更大的膨脹率差異）。
如圖7所示，示例性實施方案700可包括將被接合的基底710及基底720。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底710與基底720。基底710可包括多個半導體元件712，且基底720可包括多個半導體元件722。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件712及722。通過接合基底710與基底720，相應對的半導體元件712及722可形成為三維半導體元件，所述三維半導體元件包括電晶體、記憶體元件、MEMs、ASIC、SoC及/或其他類型的半導體元件。
半導體元件712可在基底710上排列成柵格，使得多個切割道714分隔半導體元件712的列（或行），且多個切割道716分隔半導體元件712的行（或列）。切割道714可在基底710中沿第一方向（例如，沿著圖7所示的x軸）形成，且切割道716可在基底710中沿第二（例如，垂直）方向（例如，沿著圖7所示的y軸）形成，使得切割道714及切割道716在跨基底710的各種位置處相交。相似地，半導體元件722可在基底720上排列成柵格，使得多個切割道724分隔半導體元件722的列（或行），且多個切割道726分隔半導體元件722的行（或列）。切割道724可在基底720中沿第一方向（例如，沿著圖7所示的x軸）形成，且切割道726可在基底720中沿第二（例如，垂直）方向（例如，沿著圖7所示的y軸）形成，使得切割道724及切割道726在跨基底720的各種位置處相交。
如圖7進一步所示，切割道714、716、724及726中的每一者可沿著切割道714、716、724及726的短尺寸具有特定的寬度。切割道714及724可具有相似的寬度（ w1），所述寬度可在近似60微米至近似80微米的範圍內或者在近似30微米至近似100微米的範圍內等等。
基底710可被稱為低膨脹晶圓，且基底720可被稱為高膨脹晶圓，因為基底720可具有相對於基底710的膨脹率更大的膨脹率。為了補償基底720沿著圖7所示的x軸的更大熱膨脹，切割道716及切割道726可具有相對於切割道714及724的寬度（ w1）不同的寬度。具體來說，由於基底710是低膨脹率基底，因此切割道716的寬度可相對於切割道714及724的寬度（ w1）更大。此外，由於基底720是高膨脹率基底，因此切割道726的寬度可相對於切割道714及724的寬度（ w1）（以及切割道716的寬度）更小。如上所述，切割道716的更大的寬度與切割道726的更小的寬度的組合可通過補償基底710與基底720之間較大的熱膨脹率差異來使半導體元件712與半導體元件722能夠對準。
切割道716的更大的寬度及切割道726的更小的寬度可使得半導體元件712及半導體元件722在接合基底710與基底720的接合操作中開始時沿著x軸（例如，在第一方向上）未對準。然而，隨著基底710及基底720在接合操作中被加熱（這使基底710及基底720膨脹），切割道716的增加的寬度、切割道726的減小的寬度及基底720的更大的膨脹率的組合使得半導體元件712及半導體元件722移動成沿著x軸近似對準。
為了進一步促進半導體元件712與半導體元件722之間沿著x軸（例如，在第一方向上）的對準，切割道716的寬度可從基底710的中心附近朝向基底710的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償沿著x軸（例如，在第一方向上）從基底720的中心附近朝向基底720的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底720的邊緣附近的半導體元件722相對於基底720的中心附近的半導體元件722具有更大的位移。因此，切割道716的寬度可朝向基底710的邊緣增加，使得半導體元件712之間的間隔朝向基底710的邊緣增加，以補償在接合期間基底720的邊緣附近的半導體元件722的更大的位移。這樣一來，基底710可包括切割道716的多個子集，其中每一子集相對於切割道716的其他子集具有不同的寬度。
作為實例，切割道716可包括由一個或多個切割道形成的第一子集716a及由一個或多個切割道形成的第二子集716b。第一子集716a可相對於第二子集716b位於更靠近基底710的中心處。切割道716的第二子集716b的寬度（ w2）可相對於切割道716的第一子集716a的寬度（ w3）更大。在一些實施方案中，自基底710的中心附近開始朝向基底710的邊緣增加，從切割道到切割道，切割道716的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道714及724的寬度（ w1）為近似40微米，則第一子集716a的寬度（ w3）可在近似41微米至近似44微米的範圍內，第二子集716b的寬度（ w2）可在近似42微米至近似48微米的範圍內，以此類推。在一些實施方案中，切割道716包括從基底710的中心附近到基底710的邊緣附近，寬度逐漸增加的更大數量的子集。
此外，切割道726的寬度可從基底720的中心附近朝向基底720的邊緣（或外周）逐漸減小。寬度的逐漸減小可補償沿著x軸（例如，在第一方向上）從基底720的中心附近朝向720的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底720的邊緣附近的半導體元件722相對於基底720的中心附近的半導體元件722具有更大的位移。因此，切割道726的寬度可朝向基底720的邊緣減小，使得半導體元件722之間的間隔朝向基底720的邊緣減小，以補償在接合期間基底720的邊緣附近的半導體元件722的更大的位移。這樣一來，基底720可包括切割道726的多個子集，其中每一子集相對於切割道726的其他子集具有不同的寬度。
作為實例，切割道726可包括由一個或多個切割道形成的第一子集726a及由一個或多個切割道形成的第二子集726b。第一子集726a可相對於第二子集726b位於更靠近基底720的中心處。切割道726的第二子集726b的寬度（ w4）可相對於切割道726的第一子集726a的寬度（ w5）更小。在一些實施方案中，自基底720的中心附近開始向基底720的邊緣附近減小，從切割道到切割道，切割道726的寬度可在近似1微米至近似4微米的範圍內逐漸減小。作為實例，如果切割道714及724的寬度（ w1）為近似40微米，則第一子集726a的寬度（ w5）可在近似36微米至近似39微米的範圍內，第二子集726b的寬度（ w4）可在近似32微米至近似38微米的範圍內，以此類推。在一些實施方案中，切割道726包括從基底720的中心附近到基底720的邊緣附近，寬度逐漸減小的更大數量的子集。
在一些實施方案中，切割道716的寬度的逐漸增加在量值上等於切割道726的寬度的逐漸減小。例如，切割道716的寬度可以3微米的增量逐漸增加，且切割道726的寬度可以3微米的減量減小。在一些實施方案中，切割道716的寬度的逐漸增加與切割道726的寬度的逐漸減小在量值上不同，這可允許對半導體元件712與半導體元件722之間的對準進行更精細的微調。例如，切割道716的寬度可以2微米的增量逐漸增加，且切割道726的寬度可以4微米的減量減小。
如上所指示，圖7是作為實例提供。其他實例可能與關於圖7闡述的內容不同。
圖8是本文中闡述的示例性實施方案800的圖。示例性實施方案800與示例性實施方案700的相似之處可在於，示例性實施方案800包括如下實例：在低膨脹率基底上沿第一方向包括寬度逐漸增加的第一組切割道，且在高膨脹率基底上沿第一方向包括寬度逐漸減小的第二組切割道。另外，在示例性實施方案800中，在低膨脹率基底上沿第二（例如，近似垂直的）方向包括寬度逐漸增加的第三組切割道。第一組切割道、第二組切割道及第三組切割道可補償高膨脹率基底及/或低膨脹率基底的不對稱熱膨脹，因為第一組切割道與第二組切割道的組合可補償沿著第一軸的較大熱膨脹差異，且第三組切割道可補償沿著第二軸的較小熱膨脹差異。
如圖8所示，示例性實施方案800可包括將被接合的基底810及基底820。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底810與基底820。基底810可包括多個半導體元件812，且基底820可包括多個半導體元件822。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件812及822。通過接合基底810與基底820，相應對的半導體元件812及822可形成為三維半導體元件，所述三維半導體元件包括電晶體、記憶體元件、MEMs、ASIC、SoC及/或其他類型的半導體元件。
半導體元件812可在基底810上排列成柵格，使得多個切割道814分隔半導體元件812的列（或行），且多個切割道816分隔半導體元件812的行（或列）。切割道814可在基底810中沿第一方向（例如，沿著圖8所示的x軸）形成，且切割道816可在基底810中沿第二（例如，垂直）方向（例如，沿著圖8所示的y軸）形成，使得切割道814及切割道816在跨基底810的各種位置處相交。相似地，半導體元件822可在基底820上排列成柵格，使得多個切割道824分隔半導體元件822的列（或行），且多個切割道826分隔半導體元件822的行（或列）。切割道824可在基底820中沿第一方向（例如，沿著圖8所示的x軸）形成，且切割道826可在基底820中沿第二（例如，垂直）方向（例如，沿著圖8所示的y軸）形成，使得切割道824及切割道826在跨基底820的各種位置處相交。
基底810可被稱為低膨脹晶圓，且基底820可被稱為高膨脹晶圓，因為基底820可具有相對於基底810的膨脹率更大的膨脹率。為了補償基底820沿著圖8所示的x軸的更大的熱膨脹，切割道816及切割道826可具有相對於切割道824的寬度（ w1）不同的寬度。具體來說，由於基底810是低膨脹率基底，因此切割道816的寬度可相對於切割道824的寬度（ w1）更大。此外，由於基底820是高膨脹率基底，因此切割道826的寬度可相對於切割道824的寬度（ w1）（以及切割道816的寬度）更小。如上所述，切割道816的更大的寬度與切割道826的減小的寬度的組合可通過補償基底810與基底820之間沿著x軸（例如，在與切割道816及切割道826的長度近似垂直的方向上）的較大熱膨脹率差異來使半導體元件812與半導體元件822能夠對準。
為了進一步促進半導體元件812與半導體元件822之間沿著x軸（例如，在第一方向上）的對準，切割道816的寬度可從基底810的中心附近朝向基底810的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償沿著x軸（例如，在第一方向上）從基底820的中心附近朝向基底820的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底820的邊緣附近的半導體元件822相對於基底820的中心附近的半導體元件822具有更大的位移。因此，切割道816的寬度可朝向基底810的邊緣增加，使得半導體元件812之間的間隔朝向基底810的邊緣增加，以補償在接合期間基底820的邊緣附近的半導體元件822的更大的位移。這樣一來，基底810可包括切割道816的多個子集，其中每一子集相對於切割道816的其他子集具有不同的寬度。
作為實例，切割道816可包括由一個或多個切割道形成的第一子集816a及由一個或多個切割道形成的第二子集816b。第一子集816a可相對於第二子集816b位於更靠近基底810的中心處。切割道816的第二子集816b的寬度（ w2）可相對於切割道816的第一子集816a的寬度（ w3）更大。在一些實施方案中，自基底810的中心附近開始向基底810的邊緣附近增加，從切割道到切割道，切割道816的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道814及824的寬度（ w1）為近似55微米，則第一子集816a的寬度（ w3）可在近似56微米至近似59微米的範圍內，第二子集816b的寬度（ w2）可在近似57微米至近似63微米的範圍內，以此類推。在一些實施方案中，切割道816包括從基底810的中心附近到基底810的邊緣附近，寬度逐漸增加的更大數量的子集。
此外，切割道826的寬度可從基底820的中心附近朝向基底820的邊緣（或外周）逐漸減小。寬度的逐漸減小可補償沿著x軸（例如，在第一方向上）從基底820的中心附近朝向基底820的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底820的邊緣附近的半導體元件822相對於基底820的中心附近的半導體元件822具有更大的位移。因此，切割道826的寬度可朝向基底820的邊緣減小，使得半導體元件822之間的間隔朝向基底820的邊緣減小，以補償在接合期間基底820的邊緣附近的半導體元件822的更大的位移。這樣一來，基底820可包括切割道826的多個子集，其中每一子集相對於切割道826的其他子集具有不同的寬度。
作為實例，切割道826可包括由一個或多個切割道形成的第一子集826a及由一個或多個切割道形成的第二子集826b。第一子集826a可相對於第二子集826b位於更靠近基底820的中心處。切割道826的第二子集826b的寬度（ w4）可相對於切割道826的第一子集826a的寬度（ w5）更小。在一些實施方案中，自基底820的中心附近開始朝向基底820的邊緣減小，從切割道到切割道，切割道826的寬度可在近似1微米至近似4微米的範圍內逐漸減小。作為實例，如果切割道824的寬度（ w1）為近似55微米，則第一子集826a的寬度（ w5）可在近似51微米至近似54微米的範圍內，第二子集826b的寬度（ w4）可在近似47微米至近似53微米的範圍內，以此類推。在一些實施方案中，切割道826包括從基底820的中心附近到基底820的邊緣附近，寬度逐漸減小的更大數量的子集。
在一些實施方案中，切割道816的寬度的逐漸增加在量值上等於切割道826的寬度的逐漸減小。在一些實施方案中，切割道816的寬度的逐漸增加與切割道826的寬度的逐漸減小在量值上不同，這可允許對半導體元件812與半導體元件822之間的對準進行更精細的微調。
為了進一步促進半導體元件812與半導體元件822之間沿著y軸（例如，在第二方向上）的對準，切割道814的寬度可從基底810的中心附近朝向基底810的邊緣（或外周）逐漸增加。寬度的逐漸增加可補償沿著y軸（例如，在第二方向上）從基底820的中心附近朝向基底820的邊緣增加的膨脹率，而這種膨脹率可使得在接合期間基底820的邊緣附近的半導體元件822相對於基底820的中心附近的半導體元件822具有更大的位移。因此，切割道814的寬度可朝向基底810的邊緣增加，使得半導體元件812之間的間隔朝向基底810的邊緣增加，以補償在接合期間基底820的邊緣附近的半導體元件822的更大的位移。這樣一來，基底810可包括切割道814的多個子集，其中每一子集相對於切割道814的其他子集具有不同的寬度。
作為實例，切割道814可包括由一個或多個切割道形成的第一子集814a及由一個或多個切割道形成的第二子集814b。第一子集814a可相對於第二子集814b位於更靠近基底810的中心處。切割道814的第二子集814b的寬度（ w6）可相對於切割道814的第一子集814a的寬度（ w7）更大。在一些實施方案中，自基底810的中心附近開始朝向基底810的邊緣增加，從切割道到切割道，切割道814的寬度可在近似1微米至近似4微米的範圍內逐漸增加。作為實例，如果切割道824的寬度（ w1）為近似55微米，則第一子集814a的寬度（ w7）可在近似56微米至近似59微米的範圍內，第二子集814b的寬度（ w6）可在近似57微米至近似63微米的範圍內，以此類推。在一些實施方案中，切割道814包括從基底810的中心附近到基底810的邊緣附近，寬度逐漸增加的更大數量的子集。
如上所指示，切割道814及816的寬度可從基底810的中心附近朝向基底810的邊緣逐漸增加，以補償基底820的輻射對稱的熱膨脹。因此，切割道814與816的寬度的增加可近似相等，以補償基底820的徑向對稱熱膨脹。在一些實施方案中，切割道814及816的寬度的增加可不同，以補償基底810的不對稱熱膨脹，例如在沿著基底820的x軸及y軸形成不同類型的元件（這可使得沿著基底820的x軸及y軸具有不對稱的熱膨脹率）的情況下。
如上所指示，圖8是作為實例提供。其他實例可能與關於圖8闡述的內容不同。
圖9是本文中闡述的示例性實施方案900的圖。示例性實施方案900是在待接合的每一基底上沿多個方向包括多組切割道的實例。這可使得能夠補償沿著多個軸的較大熱膨脹差異，及/或可使得能夠對半導體元件對準進行更精細的調整。
如圖9所示，示例性實施方案900可包括將被接合的基底910及基底920。可使用本文中闡述的接合技術（例如共熔接合、熔融（或直接）接合、混合接合或另一種類型的半導體基底接合技術）中的一種或多種來接合基底910與基底920。基底910可包括多個半導體元件912，且基底920可包括多個半導體元件922。可通過本文中闡述的一種或多種半導體處理技術形成半導體元件912及922。通過接合基底910與基底920，相應對的半導體元件912及922可形成為三維半導體元件，所述三維半導體元件包括電晶體、記憶體元件、MEMs、ASIC、SoC及/或其他類型的半導體元件。
半導體元件912可在基底910上排列成柵格，使得多個切割道914分隔半導體元件912的列（或行），且多個切割道916分隔半導體元件912的行（或列）。切割道914可在基底910中沿第一方向（例如，沿著圖9所示的x軸）形成，且切割道916可在基底910中沿第二（例如，垂直）方向（例如，沿著圖9所示的y軸）形成，使得切割道914及切割道916在跨基底910的各種位置處相交。相似地，半導體元件922可在基底920上排列成柵格，使得多個切割道924分隔半導體元件922的列（或行），且多個切割道926分隔半導體元件922的行（或列）。切割道924可在基底920中沿第一方向（例如，沿著圖9所示的x軸）形成，且切割道926可在基底920中沿第二（例如，垂直）方向（例如，沿著圖9所示的y軸）形成，使得切割道924及切割道926在跨基底920的各種位置處相交。
基底910可被稱為低膨脹晶圓，且基底920可被稱為高膨脹晶圓，因為基底920可具有相對於基底910的膨脹率更大的膨脹率。為了補償基底920沿著圖9所示的x軸的更大的熱膨脹，切割道916可具有從基底910的中心附近朝向基底910的邊緣逐漸增加的寬度，且切割道926可具有從基底920的中心附近朝向基底920的邊緣逐漸減小的寬度。為了補償基底920沿著圖9所示的y軸的更大的熱膨脹，切割道914可具有從基底910的中心附近朝向基底910的邊緣逐漸增加的寬度，且切割道924可具有從基底920的中心附近朝向基底920的邊緣逐漸減小的寬度。
切割道916可包括由一個或多個切割道形成的第一子集916a及由一個或多個切割道形成的第二子集916b。第一子集916a可相對於第二子集916b位於更靠近基底910的中心處。切割道916的第二子集916b的寬度（ w1）可相對於切割道916的第一子集916a的寬度（ w2）更大。在一些實施方案中，自基底910的中心附近開始朝向基底910的邊緣增加，從切割道到切割道，切割道916的寬度可在近似1微米至近似4微米的範圍內逐漸增加。
切割道926可包括由一個或多個切割道形成的第一子集926a及由一個或多個切割道形成的第二子集926b。第一子集926a可相對於第二子集926b位於更靠近基底920的中心處。切割道926的第二子集926b的寬度（ w3）可相對於切割道926的第一子集926a的寬度（ w4）更小。在一些實施方案中，自基底920的中心附近開始朝向基底920的邊緣減小，從切割道到切割道，切割道926的寬度可在近似1微米至近似4微米的範圍內逐漸減小。
切割道914可包括由一個或多個切割道形成的第一子集914a及由一個或多個切割道形成的第二子集914b。第一子集914a可相對於第二子集914b位於更靠近基底910的中心處。切割道914的第二子集914b的寬度（ w5）可相對於切割道914的第一子集914a的寬度（ w6）更大。在一些實施方案中，自基底910的中心附近開始朝向基底910的邊緣增加，從切割道到切割道，切割道914的寬度可在近似1微米至近似4微米的範圍內逐漸增加。
切割道924可包括由一個或多個切割道形成的第一子集924a及由一個或多個切割道形成的第二子集924b。第一子集924a可相對於第二子集924b位於更靠近基底920的中心處。切割道924的第二子集924b的寬度（ w7）可相對於切割道924的第一子集924a的寬度（ w8）更小。在一些實施方案中，自基底920的中心附近開始朝向基底920的邊緣減小，從切割道到切割道，切割道924的寬度可在近似1微米至近似4微米的範圍內逐漸減小。
在一些實施方案中，切割道916的寬度的逐漸增加在量值上等於切割道926的寬度的逐漸減小。在一些實施方案中，切割道916的寬度的逐漸增加與切割道926的寬度的逐漸減小在量值上不同，這可允許對半導體元件912與半導體元件922之間的對準進行更精細的微調。
在一些實施方案中，切割道914的寬度的逐漸增加在量值上等於切割道924的寬度的逐漸減小。在一些實施方案中，切割道914的寬度的逐漸增加與切割道924的寬度的逐漸減小在量值上不同，這可允許對半導體元件912與半導體元件922之間的對準進行更精細的微調。
如上所指示，圖9是作為實例提供。其他實例可能與關於圖9闡述的內容不同。
圖10A至圖10D是本文中闡述的示例性實施方案1000的圖。示例性實施方案1000可為接合低膨脹率基底（例如，基底210至910中的一者或多者）與高膨脹率基底（例如，基底220至920中的一者或多者）的示例性實施方案。如圖10A所示，示例性實施方案1000可包括處理元件1002。在一些實施方案中，處理元件1002包括處理器、計算元件及/或控制器等等。在一些實施方案中，處理元件1002包括於接合機台110中。在一些實施方案中，處理元件1002與接合機台110分離，且通信地耦合到接合機台110（例如，通過直接連接或網路）。在一些實施方案中，處理元件1002包括於另一機台（例如晶圓分析機台、掃描電子顯微鏡（scanning electron microscopy，SEM）元件、透射電子顯微鏡（transmission electron microscopy，TEM）元件及/或另一機台）中。
如圖10A中通過參考編號1004進一步所示，接合機台110可執行多個接合操作，以將第一多個基底（例如，多個低膨脹率基底）上的第一多個半導體元件與第二多個基底（例如，多個高膨脹率基底）上的第二多個半導體元件接合。接合操作可包括熔融接合操作、共熔接合操作及/或一種或多種其他類型的接合操作。
處理元件1002可接收與所述多個接合操作相關聯的資訊。另外及/或作為另一選擇，處理元件1002可產生與所述多個接合操作相關聯的資訊。所述資訊可包括在第一多個基底與第二多個基底被接合之後所述第一多個基底及所述第二多個基底的SEM圖像、在第一多個基底與第二多個基底被接合之後所述第一多個基底及所述第二多個基底的TEM圖像及/或其他類型的資訊。
如圖10A中通過參考編號1006進一步所示，處理元件1002可基於與所述多個接合操作相關聯的資訊產生第一多個基底的熱膨脹資料及第二多個基底的熱膨脹資料。第一多個基底可包括相同類型的基底，使得可在對所述相同類型的基底的多個接合操作中產生熱膨脹資料。相似地，第二多個基底可包括相同類型的基底，使得可在對所述相同類型的基底的多個接合操作中產生熱膨脹資料。
多個基底的熱膨脹資料可包括所述多個基底中的每一者各自的半導體膨脹測量值。半導體膨脹測量值可例如包括基底的總尺寸膨脹的測量值（例如，基底的直徑增加的測量值或基底的例如沿著某一軸的尺寸增加的測量值）、基底上的半導體元件的位移的測量值（或基底的不同位置處各自的位移的測量值）、及/或一種或多種其他類型的膨脹測量值。在這些實例中，處理元件1002可基於在第一多個基底與第二多個基底被接合之後所述第一多個基底及所述第二多個基底的SEM圖像及/或TEM圖像來執行半導體膨脹測量。
在一些實施方案中，半導體膨脹測量包括跨基底（例如，從基底的中心附近到基底的邊緣附近）在一個或多個方向上或者沿著一個或多個軸進行的半導體元件未對準測量。圖10A示出由處理元件1002產生的示例性半導體未對準圖。示例性半導體未對準圖可以視覺方式指示由接合機台110接合的基底的各個部分的未對準量及/或未對準方向。未對準量可被指示為未對準百分比或另一參數，且可通過不同的顏色編碼、通過高亮顯示、通過編號、通過陰影及/或通過另一種視覺技術在未對準圖中以視覺方式指示。作為實例，圖10A所示的未對準圖包括多個未對準區1008a至1008h，其中每一未對準區包括未對準圖中不同顏色的區，以便以視覺方式指示多個未對準區1008a至1008h中的未對準量及/或未對準方向。在一些實施方案中，未對準圖可以視覺方式指示被接合的每一單獨對的半導體元件的未對準量及/或未對準方向。
如圖10B中通過參考編號1010所示，處理元件1002可為用於接合第三基底與第四基底的多個切割道確定調整後的寬度。第三基底可為與第一多個基底相同類型的基底，且第四基底可為與第二多個基底相同類型的基底，使得調整後的寬度可用於減小第三基底與第四基底的半導體元件之間的未對準。調整後的寬度可為相對於第一多個基底及/或第二多個基底上的切割道的寬度而言的。例如，處理元件1002可為第三基底上可與第一多個基底上寬度為近似80微米的切割道對應的切割道確定近似84微米的調整後的寬度。處理元件1002可為第一多個基底及/或第二多個基底上的切割道中的一者或多者確定調整後的寬度。處理元件1002可基於第一多個基底的熱膨脹資料及第二多個基底的熱膨脹資料來確定調整後的寬度。可將調整後的寬度疊蓋在未對準圖上，如圖10B中的實例所示。作為實例，調整後的寬度可以視覺方式被指示為未對準圖上的多個調整區1012a至1012f，其中每一調整區對應於寬度調整的量及方向（例如，寬度的增加或寬度的減小）。
在一些實施方案中，處理元件1002通過基於第一多個基底中的每一者各自的半導體膨脹測量值及第二多個基底中的每一者各自的半導體膨脹測量值確定調整參數並基於調整參數為所述多個切割道確定調整後的寬度來確定調整後的寬度。
作為實例，第一多個基底的熱膨脹資料可指示第一多個基底的為 a微米的基底膨脹，且第二多個基底的熱膨脹資料可指示第二多個基底的為 b微米的基底膨脹。跨第三基底（例如，低膨脹基底）的切割道可從第三基底的中心附近朝向第三基底的邊緣被編號為1至 x。處理元件1002可將從第三基底的中心附近到第三基底的邊緣附近的切割道各自的寬度確定為 y+ 1 z、 y+ 2 z、… y + xz，其中 y對應於第一多個基底上未調整的切割道的寬度，且 z對應於第三基底的調整參數。處理元件1002可基於以下來確定第三基底的總切割道增加：
Figure 02_image001
處理元件1002可確定調整參數（ z），使得：
Figure 02_image003
處理元件1002可基於調整參數將從第四基底（例如，高膨脹基底）的中心附近到第四基底的邊緣附近的切割道各自的寬度確定為 y– 1 z、 y– 2 z、… y– xz 。
在一些實施方案中，當確定調整參數及/或一個或多個調整後的寬度時，處理元件1002使用機器學習及/或神經網路處理來作出決策。機器學習涉及電腦從執行任務及/或作出決策的資料中學習。使用機器學習演算法基於樣本資料（被稱為“訓練資料”）來訓練機器學習模型。一旦經過訓練，機器學習模型就可用於作出預測、決策或與新觀測值相關的分類。此處，處理元件1002可基於第一多個基底及第二多個基底的循環間熱膨脹資料、來自一個或多個歷史接合操作的調整後的寬度及/或其他類型的資料來訓練機器學習模型。作為另一選擇，單獨的元件（例如，伺服器元件）可訓練機器學習模型，且可提供訓練後的機器學習模型供處理元件1002使用。
可使用監督式學習技術及/或非監督式學習技術基於來自數千（或更多）個接合操作的資料來訓練機器學習模型。在一些實施方案中，處理元件1002通過指定將從獨立的一組變數預測的目標或結果變數來訓練回歸模型、決策樹模型、樸素貝葉斯分類器（Naïve Bayes classifier）、k最近鄰（k nearest neighbor，KNN）模型或另一種類型的監督式機器學習模型。在一些實施方案中，處理元件1002使用神經網路（例如，包括數千或數百萬（或更多）人工神經元或處理節點的人工神經網路）來使用深度學習技術訓練機器學習模型。神經網路中的節點可被分層及加權。神經網路的一層中的節點可連接到神經網路的下層中的多個節點，且可從下層中的節點中的每一者接收權重。如果權重滿足閾值（這可被稱為節點的“點火（firing）”），則節點可更新權重並將權重前饋到神經網路中更高層的一個或多個節點。隨著神經網路繼續處理提供給機器學習模型的訓練資料，可調整及/或更新神經網路中的權重，直到相似的訓練資料參數通過神經網路得到相似的權重為止。
機器學習模型可產生將機器學習模型的輸入（例如，第一多個基底及第二多個基底的循環間熱膨脹資料、來自一個或多個歷史接合操作的調整後的寬度及/或其他類型的資料）映射到來自機器學習模型的指定輸出（例如，第三基底及第四基底上所包括的半導體元件的對準結果）的函數。這樣一來，處理元件1002使用所述函數（例如，由機器學習模型確定）來確定調整參數及/或一個或多個調整後的寬度。
如圖10C所示，處理元件1002可將對用於形成用於接合第三基底與第四基底的多個切割道的調整後的寬度的指示提供到一個或多個半導體處理機台（例如，半導體處理機台102至108中的一者或多者）。如參考編號1014所示，一個或多個半導體處理機台（例如，半導體處理機台102至108中的一者或多者）可基於調整後的寬度在第三基底及/或第四基底中形成所述多個切割道。在一些實施方案中，所述一個或多個半導體處理機台如上述示例性實施方案200至900中的一者或多者所示的那樣來形成所述多個切割道。例如，所述一個或多個半導體處理機台在第三基底及/或第四基底中沿一個或多個方向形成所述多個切割道，使得所述多個切割道逐漸增加或逐漸減小，以補償第三基底的熱膨脹及第四基底的熱膨脹。
如圖10D中通過參考編號1016所示，接合機台110可接合第三基底與第四基底。接合機台110可在基於調整後的寬度在第三基底及/或第四基底中形成所述多個切割道之後接合第三基底與第四基底。
如上所指示，圖10A至圖10D是作為實例提供。其他實例可能與關於圖10A至圖10D闡述的內容不同。
圖11是元件1100的示例性構件的圖。在一些實施方案中，半導體處理機台102至110、晶圓/晶片運輸機台112及/或處理元件1002可包括（或可被包括於）一個或多個元件1100及/或元件1100的一個或多個構件。如圖11所示，元件1100可包括匯流排1110、處理器1120、記憶體1130、儲存構件1140、輸入構件1150、輸出構件1160及通信構件1170。
匯流排1110包括使得能夠在元件1100的構件之間進行有線及/或無線通訊的構件。處理器1120包括中央處理器（central processing unit）、圖形處理單元（graphics processing unit）、微處理器、控制器、微控制器、數位訊號處理器、現場可程式設計閘陣列、應用專用積體電路及/或另一種類型的處理構件。處理器1120以硬體、固件或硬體與軟體的組合來實施。在一些實施方案中，處理器1120包括能夠被程式設計為執行功能的一個或多個處理器。記憶體1130包括隨機存取記憶體、唯讀記憶體及/或另一種類型的記憶體（例如，閃速記憶體、磁性記憶體及/或光學記憶體）。
儲存構件1140儲存與元件1100的操作相關的資訊及/或軟體。例如，儲存構件1140可包括硬碟驅動器、磁碟機、光碟驅動器、固態硬碟驅動器、小型光碟（compact disc）、數位通用光碟（digital versatile disc）及/或另一種類型的非暫時性電腦可讀介質。輸入構件1150使元件1100能夠接收輸入，例如用戶輸入及/或所感測的輸入。例如，輸入構件1150可包括觸控式螢幕（touch screen）、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統構件、加速度計、陀螺儀及/或致動器。輸出構件1160使元件1100能夠例如經由顯示器、揚聲器及/或一個或多個發光二極體來提供輸出。通信構件1170使元件1100能夠例如經由有線連接及/或無線連接與其他元件進行通信。例如，通信構件1170可包括接收器、發射器、收發器、數據機、網路介面卡及/或天線。
元件1100可執行本文中闡述的一個或多個過程。例如，非暫時性電腦可讀介質（例如，記憶體1130及/或儲存構件1140）可儲存一組指令（例如，一個或多個指令、代碼、軟體代碼及/或程式碼）以供由處理器1120執行。處理器1120可執行所述一組指令來執行本文中闡述的一個或多個過程。在一些實施方案中，由一個或多個處理器1120執行所述一組指令使得所述一個或多個處理器1120及/或元件1100執行本文中闡述的一個或多個過程。在一些實施方案中，可使用硬連線電路系統（hardwired circuitry）代替所述指令或與所述指令相結合地來執行本文中闡述的一個或多個過程。因此，本文中闡述的實施方案並非僅限於硬連線電路系統及軟體的任何特定組合。
圖11所示構件的數目及排列是作為實例來提供。與圖11所示構件相比，元件1100可包括附加的構件、更少的構件、不同的構件或以不同方式排列的構件。另外或作為另一選擇，元件1100的一組構件（例如，一個或多個構件）可執行被闡述為由元件1100的另一組構件執行的一種或多種功能。
圖12是與晶圓接合對準相關聯的示例性製程1200的流程圖。在一些實施方案中，圖12所示的一個或多個製程框可由一個或多個半導體處理機台（例如，一個或多個半導體處理機台102至110）來執行。在一些實施方案中，圖12所示的一個或多個製程框可由與所述一個或多個半導體處理機台分離或者包括所述一個或多個半導體處理機台的另一元件或元件群組（例如處理元件1002）來執行。另外或作為另一選擇，圖12所示的一個或多個製程框可由元件1100的一個或多個構件（例如處理器1120、記憶體1130、儲存構件1140、輸入構件1150、輸出構件1160及/或通信構件1170）來執行。
如圖12所示，製程1200可包括形成第一基底的第一多個半導體元件（框1210）。例如，所述一個或多個半導體處理機台102至110可形成第一基底（例如，基底210、310、610及/或710）的第一多個半導體元件（例如，半導體元件212、312、612及/或712），如上所述。
如圖12進一步所示，製程1200可包括在第一基底中沿第一方向在第一多個半導體元件之間形成第一多個切割道（框1220）。例如，所述一個或多個半導體處理機台102至110可在第一基底中沿第一方向在第一多個半導體元件之間形成第一多個切割道（例如，切割道214、314、614及/或714），如上所述。
如圖12進一步所示，製程1200可包括在第一基底中沿第二方向在第一多個半導體元件之間形成第二多個切割道，其中第二多個切割道的第一子集的第一寬度相對於第二多個切割道的第二子集的第二寬度更大（框1230）。例如，所述一個或多個半導體處理機台102至110可在第一基底中沿第二方向在第一多個半導體元件之間形成第二多個切割道（例如，切割道216、316、616、716），如上所述。在一些實施方案中，第二多個切割道的第一子集（例如，子集216b、316b、616b及/或716b）的第一寬度相對於第二多個切割道的第二子集（例如，子集216a、316a、616a及/或716a）的第二寬度更大。
如圖12進一步所示，製程1200可包括執行接合操作，以接合第一多個半導體元件與第二基底的第二多個半導體元件，其中第一寬度相對於第二寬度更大且第一寬度及第二寬度相對於第二多個半導體元件之間的第三多個切割道的第三寬度更大使得在接合操作期間第一多個半導體元件與第二多個半導體元件近似對準（框1240）。例如，所述一個或多個半導體處理機台102至110可執行接合操作，以接合第一多個半導體元件與第二基底（例如，基底220、320、620及/或720）的第二多個半導體元件（例如，半導體元件222、322、622及/或722），如上所述。在一些實施方案中，第一寬度相對於第二寬度更大且第一寬度及第二寬度相對於第三多個切割道（例如，切割道226、326、626及/或726）的第三寬度更大使得在接合操作期間第一多個半導體元件與第二多個半導體元件近似對準。
製程1200可包括附加的實施方案，例如下文闡述的及/或結合本文別處闡述的一個或多個其他製程而闡述的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，形成第二多個切割道包括相對於第二多個切割道的第一子集更靠近第一基底的中心形成第二多個切割道的第二子集。在第二實施方案中，單獨地或與第一實施方案相結合地，形成第一多個切割道包括將第一多個切割道形成為與第三多個切割道的第三寬度相同的寬度。在第三實施方案中，單獨地或與第一實施方案及第二實施方案中的一者或多者相結合地，形成第一多個切割道包括將第一多個切割道的第一子集形成為第四寬度，並將第一多個切割道的第二子集形成為第五寬度，其中第五寬度相對於第四寬度更大。
在第四實施方案中，單獨地或與第一實施方案至第三實施方案中的一者或多者相結合地，形成第一多個切割道包括形成第一多個切割道的第一子集及第一多個切割道的第二子集，使得第四寬度及第五寬度相對於第二多個半導體元件之間的第四多個切割道的第六寬度更大。在第五實施方案中，單獨地或與第一實施方案至第四實施方案中的一者或多者相結合地，第三多個切割道在第二基底中沿第二方向，且製程1200包括在第二基底中沿第一方向在第二多個半導體元件之間形成第四多個切割道（例如，切割道624），其中第四多個切割道的第一子集（例如，子集624b）的第四寬度相對於第四多個切割道的第二子集（例如，子集624a）的第五寬度更小，且其中第四多個切割道的第二子集相對於第四多個切割道的第一子集更靠近第二基底的中心。
在第六實施方案中，單獨地或與第一實施方案至第五實施方案中的一者或多者相結合地，第三多個切割道在第二基底中沿第二方向，且製程1200包括在第二基底中沿第一方向在第二多個半導體元件之間形成第四多個切割道（例如，切割道726），其中第四多個切割道的第一子集（例如，子集726b）的第四寬度相對於第四多個切割道的第二子集（例如，子集726a）的第五寬度更小。在第七實施方案中，單獨地或與第一實施方案至第六實施方案中的一者或多者相結合地，第四多個切割道的第二子集相對於第四多個切割道的第一子集更靠近第二基底的中心。
儘管圖12示出製程1200的示例性框，但在一些實施方案中，與圖12中所繪示的框相比，製程1200可包括附加的框、更少的框、不同的框或以不同方式排列的框。另外或作為另一選擇，製程1200的框中的兩個或更多個框可並行執行。
圖13是與晶圓接合對準相關聯的示例性製程1300的流程圖。在一些實施方案中，圖13所示的一個或多個製程框可由一個或多個半導體處理機台（例如，所述一個或多個半導體處理機台102至110）來執行。在一些實施方案中，圖13所示的一個或多個製程框可由與所述一個或多個半導體處理機台分離或者包括所述一個或多個半導體處理機台的另一元件或元件群組（例如處理元件1002）來執行。另外或作為另一選擇，圖13所示的一個或多個製程框可由元件1100的一個或多個構件（例如處理器1120、記憶體1130、儲存構件1140、輸入構件1150、輸出構件1160及/或通信構件1170）來執行。
如圖13所示，製程1300可包括形成第一基底的第一多個半導體元件（框1310）。例如，所述一個或多個半導體處理機台102至110可形成第一基底（例如，基底420、520、820、920）的第一多個半導體元件（例如，半導體元件422、522、822及/或922），如上所述。
如圖13進一步所示，製程1300可包括沿著第一基底的第一軸在第一多個半導體元件之間形成第一多個切割道（框1320）。例如，所述一個或多個半導體處理機台102至110可沿著第一基底的第一軸在第一多個半導體元件之間形成第一多個切割道（例如，切割道424、524、824及/或924），如上所述。
如圖13進一步所示，製程1300可包括沿著第一基底的第二軸在第一多個半導體元件之間形成第二多個切割道，其中第二多個切割道的第一子集的第一寬度相對於第二多個切割道的第二子集的第二寬度更小（框1330）。例如，所述一個或多個半導體處理機台102至110可沿著第一基底的第二軸在第一多個半導體元件之間形成第二多個切割道（例如，切割道426、526、826及/或926），如上所述。在一些實施方案中，第二多個切割道的第一子集（例如，子集426b、526b、826b及/或926b）的第一寬度相對於第二多個切割道的第二子集（例如，子集426a、526a、826a及/或926a）的第二寬度更小。
如圖13進一步所示，製程1300可包括執行接合操作，以接合第一多個半導體元件與第二基底的第二多個半導體元件，其中第一寬度相對於第二寬度更小且第一寬度及第二寬度相對於第二多個半導體元件之間的第三多個切割道的第三寬度更小使得在接合操作期間第一多個半導體元件與第二多個半導體元件近似對準（框1340）。例如，所述一個或多個半導體處理機台102至110可執行接合操作，以接合第一多個半導體元件與第二基底（例如，基底410、510、810及/或910）的第二多個半導體元件（例如，半導體元件412、512、812及912），如上所述。在一些實施方案中，第一寬度相對於第二寬度更小且第一寬度及第二寬度相對於第三多個切割道（例如，切割道416、516、816及/或916）的第三寬度更小使得在接合操作期間第一多個半導體元件與第二多個半導體元件近似對準。
製程1300可包括附加的實施方案，例如下文闡述的及/或結合本文別處闡述的一個或多個其他製程而闡述的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，形成第一多個切割道包括將第一多個切割道的第一子集（例如，子集524a）形成為第四寬度，並將第一多個切割道的第二子集（例如，子集524b）形成為第五寬度，其中第五寬度相對於第四寬度更小。在第二實施方案中，單獨地或與第一實施方案相結合地，形成第一多個切割道包括相對於第一多個切割道的第二子集更靠近第一基底的中心形成第一多個切割道的第一子集。在第三實施方案中，單獨地或與第一實施方案及第二實施方案中的一者或多者相結合地，第一寬度相對於第二寬度更小且第一寬度及第二寬度相對於第三寬度更小使得第一多個半導體元件與第二多個半導體元件沿著第二軸近似對準，且其中第五寬度相對於第四寬度更小使得第一多個半導體元件與第二多個半導體元件沿著第一軸近似對準。
在第四實施方案中，單獨地或與第一實施方案至第三實施方案中的一者或多者相結合地，第三多個切割道在第二基底中沿著第二軸，第三多個切割道的第一子集（例如，子集816b及/或916b）的第四寬度相對於第三多個切割道的第二子集（例如，子集816a及/或916a）的第五寬度更大，且製程1300包括在第二基底中沿著第一軸在第二多個半導體元件之間形成第四多個切割道（例如，切割道814及/或914），其中第四多個切割道的第一子集（例如，子集814b及/或914b）的第六寬度相對於第四多個切割道的第二子集（例如，子集814a及/或914a）的第七寬度更大。在第五實施方案中，單獨地或與第一實施方案至第四實施方案中的一者或多者相結合地，第三多個切割道的第七寬度從第二基底的中心到第二基底的邊緣增加。
儘管圖13示出製程1300的示例性框，但在一些實施方案中，與圖13中所繪示的框相比，製程1300可包括附加的框、更少的框、不同的框或以不同方式排列的框。另外或作為另一選擇，製程1300的框中的兩個或更多個框可並行執行。
圖14是與晶圓接合對準相關聯的示例性製程1400的流程圖。在一些實施方案中，圖14所示的一個或多個製程框可由一個或多個半導體處理機台（例如，所述一個或多個半導體處理機台102至110）來執行。在一些實施方案中，圖14所示的一個或多個製程框可由與所述一個或多個半導體處理機台分離或者包括所述一個或多個半導體處理機台的另一元件或元件群組（例如處理元件1002）來執行。另外或作為另一選擇，圖14所示的一個或多個製程框可由元件1100的一個或多個構件（例如處理器1120、記憶體1130、儲存構件1140、輸入構件1150、輸出構件1160及/或通信構件1170）來執行。
如圖14所示，製程1400可包括接收與接合第一多個基底上的第一多個半導體元件與第二多個基底上的第二多個半導體元件的多個接合操作相關聯的資訊（框1410）。例如，處理元件1002可接收與接合第一多個基底（例如，基底210至910中的一者或多者）上的第一多個半導體元件（例如，半導體元件212至912中的一者或多者）與第二多個基底（例如，基底220至920中的一者或多者）上的第二多個半導體元件（例如，半導體元件222至922中的一者或多者）的多個接合操作相關聯的資訊，如上所述。接合機台110可執行所述多個接合操作。
如圖14進一步所示，製程1400可包括基於與所述多個接合操作相關聯的資訊來產生第一多個基底的熱膨脹資料及第二多個基底的熱膨脹資料（框1420）。例如，處理元件1002可基於與所述多個接合操作相關聯的資訊來產生第一多個基底的熱膨脹資料及第二多個基底的熱膨脹資料，如上所述。
如圖14進一步所示，製程1400可包括基於第一多個基底的熱膨脹資料及第二多個基底的熱膨脹資料來為第三基底或第四基底中的至少一者的多個切割道確定調整後的寬度（框1430）。例如，處理元件1002可基於第一多個基底的熱膨脹資料及第二多個基底的熱膨脹資料來為第三基底或第四基底中的至少一者的多個切割道（例如，切割道214至914、切割道216至916、切割道224至924及/或切割道226至926中的一或多者）確定調整後的寬度，如上所述。
如圖14進一步所示，製程1400可包括將對調整後的寬度的指示提供到一個或多個半導體處理機台，以基於調整後的寬度形成所述多個切割道（框1440）。例如，處理元件1002可將對調整後的寬度的指示提供到一個或多個半導體處理機台，以基於調整後的寬度形成所述多個切割道，如上所述。所述一個或多個半導體處理機台102至110可基於調整後的寬度形成所述多個切割道。
製程1400可包括附加的實施方案，例如下文闡述的及/或結合本文別處闡述的一個或多個其他製程而闡述的任何單個實施方案或實施方案的任何組合。
在第一實施方案中，製程1400包括在形成所述多個切割道之後，接合（例如，使用接合機台110）第三基底上的第三多個半導體元件與第四基底上的第四多個半導體元件，其中所述多個切割道位於第三多個半導體元件或第四多個半導體元件中的至少一者之間。在第二實施方案中，單獨地或與第一實施方案相結合地，第一多個基底的熱膨脹資料包括第一多個基底中的每一者各自的半導體膨脹測量值，且第二多個基底的熱膨脹資料包括第二多個基底中的每一者各自的半導體膨脹測量值。在第三實施方案中，單獨地或與第一實施方案及第二實施方案中的一者或多者相結合地，為多個切割道確定調整後的寬度包括基於第一多個基底中的每一者各自的半導體膨脹測量值及第二多個基底中的每一者各自的半導體膨脹測量值來確定調整參數，並基於調整參數來為所述多個切割道確定調整後的寬度。
在第四實施方案中，單獨地或與第一實施方案至第三實施方案中的一者或多者相結合地，形成所述多個切割道包括在第三基底中沿著第一軸形成所述多個切割道的第一子集，並在第三基底中沿著與第一軸近似垂直的第二軸形成所述多個切割道的第二子集。在第五實施方案中，單獨地或與第一實施方案至第四實施方案中的一者或多者相結合地，形成所述多個切割道包括在第三基底中形成所述多個切割道的第一子集，並在第四基底中形成所述多個切割道的第二子集。
儘管圖14示出製程1400的示例性框，但在一些實施方案中，與圖14中所繪示的框相比，製程1400可包括附加的框、更少的框、不同的框或以不同方式排列的框。另外或作為另一選擇，製程1400的框中的兩個或更多個框可並行執行
這樣一來，對在將被接合的基底上形成的元件的接合對準可通過在所述元件之間使用切割道來實現，其中切割道的尺寸從基底中的一者或多者的中心到邊緣逐漸增加或減小，以補償基底的熱膨脹率的差異。由於切割道的逐漸增加或減小的尺寸，在接合操作期間，隨著基底被加熱，基底上的元件被對準。切割道可在基底中沿單個方向排列以補償基底沿著單個軸的熱膨脹，或者可沿多個方向排列以補償輻射對稱的熱膨脹。這樣一來，本文中闡述的技術及設備可減少元件圖案未對準，可提高被接合的基底之間的接合強度，可提高元件的結構完整性及電連接，及/或可減少基底的元件故障。
如上文更詳細闡述，本文中闡述的一些實施方案提供一種方法。所述方法包括形成第一基底的第一多個半導體元件。所述方法包括在所述第一基底中沿第一方向在所述第一多個半導體元件之間形成第一多個切割道。所述方法包括在所述第一基底中沿第二方向在所述第一多個半導體元件之間形成第二多個切割道，其中所述第二多個切割道的第一子集的第一寬度大於所述第二多個切割道的第二子集的第二寬度。所述方法包括執行接合操作，以接合所述第一多個半導體元件與第二基底的第二多個半導體元件，其中所述第一寬度大於所述第二寬度且所述第一寬度及所述第二寬度大於所述第二多個半導體元件之間的第三多個切割道的第三寬度使得在所述接合操作期間所述第一多個半導體元件與所述第二多個半導體元件近似對準。
如上文更詳細闡述，本文中闡述的一些實施方案提供一種方法。所述方法包括形成第一基底的第一多個半導體元件。所述方法包括沿著所述第一基底的第一軸在所述第一多個半導體元件之間形成第一多個切割道。所述方法包括沿著所述第一基底的第二軸在所述第一多個半導體元件之間形成第二多個切割道，其中所述第二多個切割道的第一子集的第一寬度小於所述第二多個切割道的第二子集的第二寬度。所述方法包括執行接合操作，以接合所述第一多個半導體元件與第二基底的第二多個半導體元件，其中所述第一寬度小於所述第二寬度且所述第一寬度及所述第二寬度小於所述第二多個半導體元件之間的第三多個切割道的第三寬度使得在所述接合操作期間所述第一多個半導體元件與所述第二多個半導體元件近似對準。
如上文更詳細闡述，本文中闡述的一些實施方案提供一種方法。所述方法包括由處理元件接收與接合第一多個基底上的第一多個半導體元件與第二多個基底上的第二多個半導體元件的多個接合操作相關聯的資訊；由所述處理元件基於與所述多個接合操作相關聯的所述資訊產生所述第一多個基底的熱膨脹資料及所述第二多個基底的熱膨脹資料；由所述處理元件基於所述第一多個基底的所述熱膨脹資料及所述第二多個基底的所述熱膨脹資料，確定第三基底或第四基底中的至少一者的多個切割道的調整後的寬度。所述方法包括由所述處理元件將所述調整後的寬度的指示提供到一個或多個半導體處理機台，以基於所述調整後的寬度形成所述多個切割道。
前述內容概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本揭露的各方面。所屬領域中的技術人員應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應意識到此種等效構造並不背離本揭露的精神及範圍，且他們可在不背離本揭露的精神及範圍的情況下在本文中作出各種改變、替代及更改。
100:環境 102:半導體處理機台/沉積機台 104:半導體處理機台/曝光機台 106:半導體處理機台/顯影機台 108:半導體處理機台/蝕刻機台 110:半導體處理機台/接合機台 112:晶圓/晶片運輸機台 200、300、400、500、600、700、800、900、1000:實施方案 210、220、310、320、410、420、510、520、610、620、710、720、810、820、910、920:基底 212、222、312、322、412、422、512、522、612、622、712、722、812、822、912、922:半導體元件 214、216、224、226、314、316、324、326、414、416、424、426、514、516、524、526、614、616、624、626、714、716、724、726、814、816、824、826、914、916、924、926:切割道 216a、316a、426a、524a、526a、616a、624a、716a、726a、814a、816a、826a、914a、916a、924a、926a:切割道的第一子集/子集 216b、316b、426b、524b、526b、616b、624b、716b、726b、814b、816b、826b、914b、916b、924b、926b:切割道的第二子集/子集 314a:切割道的第一子集 314b:切割道的第二子集 1002:處理元件 1004、1006、1010、1014、1016:操作 1008a、1008b、1008c、1008d、1008e、1008f、1008g、1008h:未對準區 1012a、1012b、1012c、1012d、1012e、1012f:調整區 1100:元件 1110:匯流排 1120:處理器 1130:記憶體 1140:儲存構件 1150:輸入構件 1160:輸出構件 1170:通信構件 1200、1300、1400:製程 1210、1220、1230、1240、1310、1320、1330、1340、1410、1420、1430、1440:步驟 w1、 w2、 w3、 w4、 w5、 w6、 w7、 w8:寬度 x、y:軸
結合附圖閱讀以下詳細說明，會最好地理解本揭露的各個方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是其中可實施本文中闡述的系統及/或方法的示例性環境的圖。 圖2A至圖2C、圖3至圖9及圖10A至圖10D是本文中闡述的示例性實施方案的圖。 圖11是圖1所示一個或多個元件的示例性構件的圖。 圖12至圖14是與晶圓接合對準相關的示例性製程的流程圖。
200:實施方案
210、220:基底
212、222:半導體元件
216a:切割道的第一子集/子集
216b:切割道的第二子集/子集
226:切割道

Claims (20)

  1. 一種晶圓接合對準的方法，包括： 形成第一基底的第一多個半導體元件； 在所述第一基底中沿第一方向在所述第一多個半導體元件之間形成第一多個切割道； 在所述第一基底中沿第二方向在所述第一多個半導體元件之間形成第二多個切割道， 其中所述第二多個切割道的第一子集的第一寬度大於所述第二多個切割道的第二子集的第二寬度；以及 執行接合操作，以接合所述第一多個半導體元件與第二基底的第二多個半導體元件， 其中所述第一寬度大於所述第二寬度，且所述第一寬度及所述第二寬度大於所述第二多個半導體元件之間的第三多個切割道的第三寬度，使得在所述接合操作期間所述第一多個半導體元件與所述第二多個半導體元件近似對準。
  2. 如請求項1所述的晶圓接合對準的方法，其中形成所述第二多個切割道包括： 相對於所述第二多個切割道的所述第一子集，更靠近所述第一基底的中心形成所述第二多個切割道的所述第二子集。
  3. 如請求項1所述的晶圓接合對準的方法，其中形成所述第一多個切割道包括： 將所述第一多個切割道形成為與所述第三多個切割道的所述第三寬度相同的寬度。
  4. 如請求項1所述的晶圓接合對準的方法，其中形成所述第一多個切割道包括： 將所述第一多個切割道的第一子集形成為第四寬度；以及 將所述第一多個切割道的第二子集形成為第五寬度， 其中所述第五寬度大於所述第四寬度。
  5. 如請求項4所述的晶圓接合對準的方法，其中形成所述第一多個切割道包括： 形成所述第一多個切割道的所述第一子集及所述第一多個切割道的所述第二子集，使得所述第四寬度及所述第五寬度大於所述第二多個半導體元件之間的第四多個切割道的第六寬度。
  6. 如請求項1所述的晶圓接合對準的方法，其中所述第三多個切割道在所述第二基底中沿所述第二方向；且 其中所述方法更包括： 在所述第二基底中沿所述第一方向在所述第二多個半導體元件之間形成第四多個切割道， 其中所述第四多個切割道的第一子集的第四寬度小於所述第四多個切割道的第二子集的第五寬度，且 其中對於所述第四多個切割道的所述第一子集，所述第四多個切割道的所述第二子集相更靠近所述第二基底的中心。
  7. 如請求項1所述的晶圓接合對準的方法，其中所述第三多個切割道在所述第二基底中沿所述第二方向；且 其中所述方法更包括： 在所述第二基底中沿所述第一方向在所述第二多個半導體元件之間形成第四多個切割道， 其中所述第四多個切割道的第一子集的第四寬度小於所述第四多個切割道的第二子集的第五寬度。
  8. 如請求項7所述的晶圓接合對準的方法，其中相對於所述第四多個切割道的所述第一子集，所述第四多個切割道的所述第二子集更靠近所述第二基底的中心。
  9. 一種晶圓接合對準的方法，包括： 形成第一基底的第一多個半導體元件； 沿著所述第一基底的第一軸在所述第一多個半導體元件之間形成第一多個切割道； 沿著所述第一基底的第二軸在所述第一多個半導體元件之間形成第二多個切割道， 其中所述第二多個切割道的第一子集的第一寬度小於所述第二多個切割道的第二子集的第二寬度；以及 執行接合操作，以接合所述第一多個半導體元件與第二基底的第二多個半導體元件， 其中所述第一寬度小於所述第二寬度且所述第一寬度及所述第二寬度小於所述第二多個半導體元件之間的第三多個切割道的第三寬度，使得在所述接合操作期間所述第一多個半導體元件與所述第二多個半導體元件近似對準。
  10. 如請求項9所述的晶圓接合對準的方法，其中形成所述第一多個切割道包括： 將所述第一多個切割道的第一子集形成為第四寬度；以及 將所述第一多個切割道的第二子集形成為第五寬度， 其中所述第五寬度小於所述第四寬度。
  11. 如請求項10所述的晶圓接合對準的方法，其中形成所述第一多個切割道包括： 相對於所述第一多個切割道的所述第二子集，更靠近所述第一基底的中心形成所述第一多個切割道的所述第一子集。
  12. 如請求項10所述的晶圓接合對準的方法，其中所述第一寬度小於所述第二寬度且所述第一寬度及所述第二寬度小於所述第三寬度，使得所述第一多個半導體元件與所述第二多個半導體元件沿著所述第二軸近似對準；且 其中所述第五寬度小於所述第四寬度，使得所述第一多個半導體元件與所述第二多個半導體元件沿著所述第一軸近似對準。
  13. 如請求項9所述的晶圓接合對準的方法，其中所述第三多個切割道在所述第二基底中沿著所述第二軸； 其中所述第三多個切割道的第一子集的第四寬度大於所述第三多個切割道的第二子集的第五寬度；且 其中所述方法更包括： 在所述第二基底中沿著所述第一軸在所述第二多個半導體元件之間形成第四多個切割道， 其中所述第四多個切割道的第一子集的第六寬度大於所述第四多個切割道的第二子集的第七寬度。
  14. 如請求項13所述的晶圓接合對準的方法，其中所述第三多個切割道的第七寬度從所述第二基底的中心到所述第二基底的邊緣增加。
  15. 一種晶圓接合對準的方法，包括： 由處理元件接收與接合第一多個基底上的第一多個半導體元件與第二多個基底上的第二多個半導體元件的多個接合操作相關聯的資訊； 由所述處理元件基於與所述多個接合操作相關聯的所述資訊產生所述第一多個基底的熱膨脹資料及所述第二多個基底的熱膨脹資料； 由所述處理元件基於所述第一多個基底的所述熱膨脹資料及所述第二多個基底的所述熱膨脹資料，確定第三基底或第四基底中的至少一者的多個切割道的調整後的寬度；以及 由所述處理元件將所述調整後的寬度的指示提供到一個或多個半導體處理機台，以基於所述調整後的寬度形成所述多個切割道。
  16. 如請求項15所述的晶圓接合對準的方法，更包括： 在形成所述多個切割道之後，接合所述第三基底上的第三多個半導體元件與所述第四基底上的第四多個半導體元件， 其中所述多個切割道位於所述第三多個半導體元件或所述第四多個半導體元件中的至少一者之間。
  17. 如請求項15所述的晶圓接合對準的方法，其中所述第一多個基底的所述熱膨脹資料包括所述第一多個基底中的每一者各自的半導體膨脹測量值；且 其中所述第二多個基底的所述熱膨脹資料包括所述第二多個基底中的每一者各自的半導體膨脹測量值。
  18. 如請求項17所述的晶圓接合對準的方法，其中確定所述第三基底或所述第四基底中的至少一者的所述多個切割道的所述調整後的寬度包括： 基於所述第一多個基底中的每一者各自的所述半導體膨脹測量值及所述第二多個基底中的每一者各自的所述半導體膨脹測量值來確定調整參數；以及 基於所述調整參數來確定所述多個切割道的所述調整後的寬度。
  19. 如請求項15所述的晶圓接合對準的方法，更包括： 在所述第三基底中沿著第一軸形成所述多個切割道的第一子集；以及 在所述第三基底中沿著與所述第一軸近似垂直的第二軸形成所述多個切割道的第二子集。
  20. 如請求項15所述的晶圓接合對準的方法，更包括： 在所述第三基底中形成所述多個切割道的第一子集；以及 在所述第四基底中形成所述多個切割道的第二子集。
TW110116980A 2021-03-11 2021-05-11 晶圓接合對準的方法 TWI780698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/249,758 US11742320B2 (en) 2021-03-11 2021-03-11 Wafer bonding alignment
US17/249,758 2021-03-11

Publications (2)

Publication Number Publication Date
TW202236384A true TW202236384A (zh) 2022-09-16
TWI780698B TWI780698B (zh) 2022-10-11

Family

ID=82167019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116980A TWI780698B (zh) 2021-03-11 2021-05-11 晶圓接合對準的方法

Country Status (3)

Country Link
US (2) US11742320B2 (zh)
CN (1) CN114709140A (zh)
TW (1) TWI780698B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240170411A1 (en) * 2022-11-18 2024-05-23 Adeia Semiconductor Bonding Technologies Inc. Scribe lane reinforcement
CN117116914B (zh) * 2023-10-24 2023-12-22 苏州芯慧联半导体科技有限公司 一种用于晶圆对位的测量标记及测量方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529097B (en) 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
US8736039B2 (en) * 2006-10-06 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of forming stacked structures
US7888236B2 (en) * 2007-05-14 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
KR20100052167A (ko) 2008-11-10 2010-05-19 삼성전자주식회사 웨이퍼 본딩 방법 및 웨이퍼 본딩 장비
KR100945800B1 (ko) 2008-12-09 2010-03-05 김영혜 이종 접합 웨이퍼 제조방법
US10134793B1 (en) * 2017-05-16 2018-11-20 Xerox Corporation Method of forming two-dimensional and three-dimensional semiconductor chip arrays
KR20210027670A (ko) * 2019-08-30 2021-03-11 삼성전자주식회사 반도체 다이 및 반도체 웨이퍼
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place

Also Published As

Publication number Publication date
US20230352445A1 (en) 2023-11-02
US11742320B2 (en) 2023-08-29
US20220293557A1 (en) 2022-09-15
TWI780698B (zh) 2022-10-11
CN114709140A (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
TWI780698B (zh) 晶圓接合對準的方法
US10036948B2 (en) Environmental-surrounding-aware OPC
US10312109B2 (en) Lithographic technique incorporating varied pattern materials
US9673055B2 (en) Method for quadruple frequency FinFETs with single-fin removal
US9311443B2 (en) Correcting for stress induced pattern shifts in semiconductor manufacturing
US12009247B2 (en) Heterogeneous integration of components onto compact devices using moiré based metrology and vacuum based pick-and-place
US20230419010A1 (en) Nanofabrication and design techniques for 3d ics and configurable asics
CN102446708A (zh) 半导体多项目或多产品晶片制造工艺
CN109426083B (zh) 光刻工艺的优化方法及其优化系统和光刻方法
JP2019534550A (ja) ＦｉｎＦＥＴにおけるレイアウトの影響の緩和
KR20180070322A (ko) 멀티플 패터닝 리소그래피를 위한 집적 회로, 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
TWI770831B (zh) 半導體結構的形成方法及晶圓
US9406665B2 (en) Integrated passive devices for finFET technologies
US20210217743A1 (en) Integrated circuit and method of generating integrated circuit layout
US20120162622A1 (en) Field extension to reduce non-yielding exposures of wafer
CN103578970A (zh) 制造半导体器件的方法
TWI855074B (zh) 量子資訊處理器之處理器元件
KR20230032840A (ko) 관통 실리콘 비아와 통합된 정전기 방전 보호 셀 및 안테나
KR20220079649A (ko) 패턴들을 형성하는 방법 및 리소그래피 시스템
JPH0590111A (ja) 半導体装置
JPH04137548A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent