TW202234830A - 用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法 - Google Patents

用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法 Download PDF

Info

Publication number
TW202234830A
TW202234830A TW110113804A TW110113804A TW202234830A TW 202234830 A TW202234830 A TW 202234830A TW 110113804 A TW110113804 A TW 110113804A TW 110113804 A TW110113804 A TW 110113804A TW 202234830 A TW202234830 A TW 202234830A
Authority
TW
Taiwan
Prior art keywords
clock
frequency
output
multiplexer
frequency synthesizer
Prior art date
Application number
TW110113804A
Other languages
English (en)
Other versions
TWI763440B (zh
Inventor
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI763440B publication Critical patent/TWI763440B/zh
Publication of TW202234830A publication Critical patent/TW202234830A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一種頻率合成器，包含：一時脈倍頻器單元，用來接收一第一時脈並根據一倍數輸出一第二時脈；一比三分頻電路，用來接收該第二時脈並輸出一第三時脈；一第一一比二分頻電路，用來接收該第二時脈並輸出一第四時脈；一第二一比二分頻電路，用來接收該第四時脈並輸出一第五時脈；一第一多工器，用來接收該第三時脈及該第四時脈，並根據一第一選擇訊號輸出一第七時脈；一第二多工器，用來接收該第三時脈及該第五時脈，並根據一第二選擇訊號輸出一第八時脈；以及一混頻器，用來接收該第七時脈及該第八時脈並輸出一輸出時脈。

Description

用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法
本案關於頻率合成器，尤其是關於具有可調壓控振盪器（voltage-controlled oscillator, VCO）的頻率合成器及方法。
無線區域網路（wireless local area network, WLAN）無線電收發器用來發送和接收無線電訊號的射頻合成器（radio frequency synthesizer）約涵蓋4.8 GHz至7.2 GHz的範圍。在零中頻（zero intermediate frequency (zero-IF)）無線電收發器中，需要一種可以產生與無線電訊號相同頻率的時脈的頻率合成器。因此，零中頻無線區域網路無線電收發器需要一個頻率合成器，該頻率合成器可以生成頻率範圍約為4.8 GHz至7.2 GHz的時脈。頻率合成器通常以包含鎖相迴路（phase lock loo, PLL）的時脈倍頻器單元（clock multiplier unit, CMU）來實現。鎖相迴路的關鍵組件是壓控振盪器，壓控振盪器用來輸出時脈，時脈的頻率可調且在閉迴路狀態下控制，因此可以精確地決定時脈的頻率。對壓控振盪器而言，其可調範圍越廣，設計就越困難。
舉例來說，美國專利10,404,316公開了一種利用頻率合成器的零中頻無線區域網路無線電收發器，該頻率合成器需要一個可調範圍從7.68 GHz至9.60 GHz的壓控振盪器。
因此需要一種頻率合成器，該頻率合成器降低了對壓控振盪器的可調範圍的要求，但仍可以滿足零中頻無線區域網路無線電收發器所需的頻率範圍。
本發明之一實施例提供一種頻率合成器，包含：一時脈倍頻器單元，用來接收一第一時脈並根據一倍數輸出一第二時脈；一比三分頻電路，用來接收該第二時脈並輸出一第三時脈；一第一一比二分頻電路，用來接收該第二時脈並輸出一第四時脈；一第二一比二分頻電路，用來接收該第四時脈並輸出一第五時脈；一第一多工器，用來接收該第三時脈及該第四時脈，並根據一第一選擇訊號輸出一第七時脈；一第二多工器，用來接收該第三時脈及該第五時脈，並根據一第二選擇訊號輸出一第八時脈；以及一混頻器，用來接收該第七時脈及該第八時脈並輸出一輸出時脈。
本發明之另一實施例提供一種頻率合成方法，包含：接收一第一時脈；根據一倍數，使用一時脈倍頻器單元將該第一時脈倍頻為一第二時脈；使用一比三分頻電路將該第二時脈分頻為一第三時脈；使用一第一一比二分頻電路將該第二時脈分頻為一第四時脈；使用一第二一比二分頻電路將該第四時脈分頻為一第五時脈；使用一第一多工器根據一第一選擇訊號在該第三時脈及該第四時脈之間進行選擇來輸出一第七時脈；使用一第二多工器根據一第二選擇訊號在包含該第三時脈及該第五時脈的複數個時脈中進行選擇來輸出一第八時脈；以及藉由使用一混頻器混頻該第七時脈與該第八時脈來產生一輸出時脈。
本案是關於頻率合成器。雖然說明書描述了本案中實施本發明的數個示例性的實施例，但是應當理解，本發明可以以多種方式實現，並且不限於以下描述的特定示例或是實作該些示例的任何特徵的特定方式。在其他情況下，為了專注於討論本案的各個層面，不顯示或描述眾所周知的細節。
本技術領域具有通常知識者理解本案中所使用的與微電子有關的術語和基本概念，例如「電壓」、「訊號」、「時脈」、「頻率」、「鎖相迴路」、「資料正反器（data flip flop）」、「邊緣觸發（edge trigger）」、「反及閘（NAND Gate）」、「混頻器（mixer）」、「邏輯訊號」、「三態訊號（ternary signal）」、「四相時脈」、「多工器」及「時脈倍頻器單元（clock multiplier unit, CMU）」。這類的術語在微電子學的領域中使用，並且相關的概念對於本技術領域具有通常知識者而言是顯而易見的，因此這裡將不進行詳細說明。
本技術領域具有通常知識者可以閱讀包含諸如資料正反器及反及閘等元件的電路的示意圖，並且不需要關於在示意圖中一個元件如何連接另一元件的詳細描述。本技術領域具有通常知識者亦暸解諸如吉赫茲（giga-Hertz, GHz）等單位，並且不需要進一步的說明。
一個電路是電晶體、電容器、電阻器及/或其他電子裝置的集合，以某種方式互連以實現某種功能。
所謂的訊號，指的是準位可變的電壓，其準位承載某個信息，並且會隨時間變化。訊號在某一時刻的準位表示該時刻該訊號的狀態。
邏輯訊號是有兩種狀態的電壓訊號：低準位狀態和高準位狀態。低準位狀態也稱為「0」狀態，而高準位也稱為「1」狀態。關於邏輯訊號Q，當人們說「Q為高準位」或「Q為低準位」時，意思是指「Q處於高準位狀態」或「Q處於低準位狀態」。同樣，當人們說「Q為1」或「Q為0」時，意思是「Q處於1的狀態」或「Q處於0的狀態」。
當邏輯訊號從低準位切換到高準位時，會呈現上升緣。當邏輯訊號從高準位切換到低準位時，會呈現下降緣。
如果第一邏輯訊號和第二邏輯訊號總是處於相反的狀態，則第一邏輯訊號被稱作是第二邏輯訊號的反相或反相邏輯。也就是說，當第一邏輯訊號為1時，第二邏輯訊號為0；當第一邏輯訊號為0時，第二邏輯訊號為1。當第一邏輯訊號是第二邏輯訊號的反相邏輯時，意思是第一邏輯訊號與第二邏輯訊號互補。
三態訊號是可以由兩個邏輯訊號表示的有三種狀態的一個復合訊號。
時脈是一種在低準位和高準位之間週期性地來回切換的邏輯訊號。當時脈從低準位切換到高準位，然後再從高準位切換到低準位，即完成了一個週期。時脈的頻率代表時脈在一秒內完成的週期數。
資料正反器（data flip-flop, DFF）在標記為「D」的資料腳位上接收輸入訊號，並根據以楔形符號標記的觸發腳位上的觸發訊號在標記為「Q」的輸出腳位上輸出輸出訊號，以及在標記為「QB」的互補輸出腳位上輸出互補輸出訊號。輸入訊號，輸出訊號，互補輸出訊號和觸發訊號均為邏輯訊號。對於正（負）緣觸發的資料正反器而言，其在觸發訊號的上升（下降）緣時，將輸入訊號的狀態載入（loaded）輸出訊號，而將輸入訊號的相反狀態載入互補輸出訊號。資料正反器的預設是正緣觸發的。當資料正反器為負緣觸發時，在觸發腳位上會放置一個小圓圈，以標示觸發訊號的邏輯反相。
多工器接收若干個輸入，並根據選擇訊號在該若干個輸入中進行選擇來產生一輸出，該選擇訊號具有若干個狀態，分別對應到該若干個輸入。二對一多工器接收兩個輸入，並根據選擇訊號產生一輸出，該選擇訊號是邏輯訊號，並且具有分別對應到該兩個輸入的兩個狀態。三對一多工器接收三個輸入，並根據選擇訊號產生一輸出，該選擇訊號是三態訊號（ternary signal），並且具有分別與該三個輸入相對應的三個狀態。
圖1顯示本案一實施例之頻率合成器100的功能方塊圖。頻率合成器100包含時脈倍頻器單元（以「CMU」表示）120、一比三分頻電路（以「1/3」表示）130、第一一比二分頻電路（以「1/2」表示）140、第二一比二分頻電路（以「1/2」表示）150、第三一比二分頻電路（以「1/2」表示）160、二對一多工器（以「2:1 mux」表示）170、三對一多工器（以「3:1 mux」表示）180，以及混頻器（以「mixer」表示）190。時脈倍頻器單元120用來接收第一時脈
Figure 02_image001
並根據倍數（multiplication factor）N輸出第二時脈
Figure 02_image003
。舉例來說（但不以此為限），第一時脈
Figure 02_image001
由晶體振盪器（以「XO」表示）110產生。一比三分頻電路130用來接收第二時脈
Figure 02_image003
並輸出第三時脈
Figure 02_image005
。第一一比二分頻電路140用來接收第二時脈
Figure 02_image003
並輸出第四時脈
Figure 02_image007
。第二一比二分頻電路150用來接收第四時脈
Figure 02_image007
並輸出第五時脈
Figure 02_image009
。第三一比二分頻電路160用來接收第五時脈
Figure 02_image009
並輸出第六時脈
Figure 02_image011
。二對一多工器170用來接收第三時脈
Figure 02_image005
及第四時脈
Figure 02_image007
，並根據第一選擇訊號
Figure 02_image013
輸出第七時脈
Figure 02_image015
。三對一多工器180用來接收第三時脈
Figure 02_image005
、第五時脈
Figure 02_image009
及第六時脈
Figure 02_image011
，並根據第二選擇訊號
Figure 02_image017
輸出第八時脈
Figure 02_image019
。混頻器190用來接收第七時脈
Figure 02_image015
及第八時脈
Figure 02_image019
，並輸出第九時脈
Figure 02_image021
。第九時脈
Figure 02_image021
即頻率合成器100的輸出。在一些實施例中（作為示例而非限制），頻率合成器100的目的是使第九時脈
Figure 02_image021
是可調的（覆蓋從4.80 GHz到7.2 GHz的（頻率）範圍），而無需時脈倍頻器單元120具有寬廣的可調（頻率）範圍。
一比二分頻電路（例如一比二分頻電路140、150及160）接收輸入時脈並輸出輸出時脈，使得輸出時脈的頻率等於輸入時脈的頻率的一半。圖2顯示一比二分頻電路之一範例的示意圖，一比二分頻電路200可以用來實現一比二分頻電路140、150及160。一比二分頻電路200包含一個資料正反器210，其具有資料腳位（標記為「D」）、輸出腳位（標記為「Q」）、互補輸出腳位（標記為「QB」）以及觸發腳位（以楔形符號標記）。資料正反器210以負回授的方式配置，以根據輸入時脈的觸發來輸出輸出時脈。一比二分頻電路200以及資料正反器（例如資料正反器210）的符號、功能、原理及電路實現方式為本技術領域具有通常知識者所熟知，因此這裡不再詳細描述。
一比三分頻電路（例如一比三分頻電路130）接收輸入時脈並輸出輸出時脈，使得輸出時脈的頻率等於輸入時脈的頻率的三分之一。圖3顯示一比三分頻電路之一範例的示意圖，一比三分頻電路300可以用來實現一比三分頻電路130。一比三分頻電路300包含三個資料正反器310、320及330，以及反及閘（NAND gate）340與350。資料正反器310、資料正反器320以及反及閘340實現了除以三的功能，該功能是現有技術中眾所周知的，因此在此不進行詳細描述。資料正反器330和反及閘350用於使輸出時脈具有50%的工作週期（非必須，但有幫助）。這些在現有技術中是眾所周知的，因此這裡不再詳細描述。需注意的是，資料正反器330是負緣觸發的（如在觸發腳位上的小圓圈所示，表示邏輯反相），而資料正反器310及資料正反器320是正緣觸發的。
令時脈
Figure 02_image001
、
Figure 02_image003
、
Figure 02_image005
、
Figure 02_image007
、
Figure 02_image009
、
Figure 02_image011
、
Figure 02_image015
、
Figure 02_image019
及
Figure 02_image021
的頻率分別為
Figure 02_image023
、
Figure 02_image025
、
Figure 02_image027
、
Figure 02_image029
、
Figure 02_image031
、
Figure 02_image033
、
Figure 02_image035
、
Figure 02_image037
及
Figure 02_image039
。
Figure 02_image001
是由晶體振盪器110輸出，其頻率
Figure 02_image023
精準度高且穩定。晶體振盪器在現有技術中是眾所周知的，因此這裡不再詳細描述。時脈倍頻器單元120用來使
Figure 02_image003
的頻率等於
Figure 02_image001
的頻率乘以倍數N，即
Figure 02_image041
(1)
在一個實施例中，倍數N是一個包含整數部分和小數部分的數字。在一個實施例中，時脈倍頻器單元120是分數-N鎖相迴路（fractional-N PLL），包含用來生成第二時脈
Figure 02_image003
的壓控振盪器。第二時脈
Figure 02_image003
以閉迴路方式被控制以追踪第一時脈
Figure 02_image001
的相位。分數-N鎖相迴路在現有技術中是眾所周知的，因此這裡不再詳細描述。分數-N鎖相迴路的例子可以參閱美國專利7,498,856。
一比三分頻電路130用來使
Figure 02_image005
的頻率等於
Figure 02_image003
的頻率的三分之一，即
Figure 02_image043
(2)
第一一比二分頻電路140用來使
Figure 02_image007
的頻率等於
Figure 02_image003
的頻率的一半，即
Figure 02_image045
(3)
第二一比二分頻電路150用來使
Figure 02_image009
的頻率等於
Figure 02_image007
的頻率的一半，即
Figure 02_image047
(4)
第三一比二分頻電路160用來使
Figure 02_image011
的頻率等於
Figure 02_image009
的頻率的一半，即
Figure 02_image049
(5)
二對一多工器170執行時脈選擇功能；第一選擇訊號
Figure 02_image013
為邏輯訊號（可能的狀態為0或1）。當
Figure 02_image013
為0時，
Figure 02_image005
被選取；當
Figure 02_image013
為1時，
Figure 02_image007
被選取。即：
Figure 02_image051
(6)
二對一多工器在現有技術中是眾所周知的，因此這裡不再詳細描述。現有技術中已知有許多實現方式，本技術領域具有通常知識者可以自行選擇。
三對一多工器180執行時脈選擇功能；第二選擇訊號
Figure 02_image017
是一個三態訊號（ternary signal）（可能的狀態為0、1或2）。當
Figure 02_image017
為0時，
Figure 02_image005
被選取；當
Figure 02_image017
為1時，
Figure 02_image009
被選取；當
Figure 02_image017
為2時，
Figure 02_image011
被選取。即：
Figure 02_image053
(7)
三對一多工器在現有技術中是眾所周知的，因此這裡不再詳細描述。現有技術中已知有許多實現方式，本技術領域具有通常知識者可以自行選擇。
混頻器190執行
Figure 02_image015
和
Figure 02_image019
的頻率混合，使得
Figure 02_image021
的頻率等於
Figure 02_image015
的頻率與
Figure 02_image019
的頻率之和，即：
Figure 02_image055
(8)
基於方程式(2)、(3)、(4)、(5)、(6)、(7)及(8)，
Figure 02_image025
與
Figure 02_image039
之間的關係可以根據
Figure 02_image013
和
Figure 02_image017
的狀態建立如下表所示：
 
Figure 02_image057
Figure 02_image059
Figure 02_image061
Figure 02_image063
Figure 02_image065
Figure 02_image067
Figure 02_image069
Figure 02_image065
Figure 02_image071
Figure 02_image073
Figure 02_image065
Figure 02_image075
Figure 02_image077
Figure 02_image079
Figure 02_image081
Figure 02_image067
Figure 02_image083
Figure 02_image081
Figure 02_image071
Figure 02_image085
Figure 02_image081
Figure 02_image075
Figure 02_image087
因此，
Figure 02_image039
的範圍很廣：可以低至
Figure 02_image089
，以及高至
Figure 02_image091
。
混頻器在現有技術中是眾所周知的，因此這裡不再詳細描述。現有技術中已知有許多實施方式，本技術領域具有通常知識者可以自行選擇來實現混頻器190。在一個實施例中，混頻器190包含諧振電路（resonant tank），該諧振電路被調諧（tune）到期望的頻率
Figure 02_image021
以抑制不想要的混合產物。此概念以及實施方式在現有技術中是眾所周知的，因此這裡不再詳細描述。在一個實施例中，混頻器190是單邊帶（single-sideband, SSB）混頻器，並且
Figure 02_image005
、
Figure 02_image007
、
Figure 02_image009
、
Figure 02_image011
、
Figure 02_image015
及
Figure 02_image019
都是四相時脈。「單邊帶混頻器」及「四相時脈」是本技術領域具有通常知識者眾所周知的，因此這裡不再詳細描述。在美國專利10,250,189中可以找到單邊帶混頻器的實施方式，這也是使用諧振電路來抑制不想要的混合產物的一個例子。在一個實施例中，美國專利10,613,575中公開的正交時脈產生器被用於實現一比二分頻電路140、150及160；在此情況下，
Figure 02_image007
、
Figure 02_image009
及
Figure 02_image011
即為四相時脈。在一個實施例中，美國專利10,469,061所公開的正交時脈產生器被整合進一比三分頻電路130中，使得
Figure 02_image005
可以是四相時脈。
在一個實施例中（作為示例而非限制）：頻率合成器100被用於零中頻無線區域網路無線電收發器中，在該零中頻無線區域網路無線電收發器中，需要頻率範圍為4.80 GHz至7.20 GHz的時脈；
Figure 02_image023
是40 MHz；倍數N介於192和216之間；
Figure 02_image025
介於7.680 GHz與8.640 GHz之間；
Figure 02_image039
介於4.80 GHz與7.20 GHz之間；以及
Figure 02_image013
和
Figure 02_image017
的狀態列於下表：
Figure 02_image039
 (GHz)
Figure 02_image025
 (GHz)
Figure 02_image013
Figure 02_image035
 (GHz)
Figure 02_image017
Figure 02_image037
 (GHz)
4.80~5.12 7.680~8.192 1 3.840~4.096 2 0.960~1.024
5.12~5.76 7.680~8.640 0 2.560~2.880 0 2.560~2.880
5.76~6.48 7.680~8.640 1 3.840~4.320 1 1.920~2.160
6.48~7.20 7.776~8.640 1 3.888~4.320 0 2.592~2.880
也就是說，藉由適當地設置
Figure 02_image013
和
Figure 02_image017
的狀態，
Figure 02_image039
可以覆蓋從4.80 GHz到7.20 GHz的範圍，而
Figure 02_image025
的範圍從7.680 GHz到8.640 GHz。這意味著，當時脈倍頻器單元120由包含壓控振盪器的分數-N鎖相迴路實現時，對壓控振盪器的可調範圍的要求是從7.680 GHz到8.640 GHz。如此一來，相較於美國專利10,404,316的揭露內容，本發明大大降低了對壓控振盪器的可調範圍的要求。
請注意，某些無線電收發器可能不需要（
Figure 02_image039
之）介於4.80 GHz與5.12 GHz之間的頻率範圍。在這種情況下，不需要第六時脈
Figure 02_image011
及
Figure 02_image017
=2的狀態，因此可以藉由去除第三一比二分頻電路160來簡化頻率合成器100，並且由於第六時脈
Figure 02_image011
可以從最初的選項中移除，所以三對一多工器180可以化簡為二對一多工器，以及第二選擇訊號
Figure 02_image017
成為邏輯訊號。換句話說，第三一比二分頻電路160可視情況選擇要不要有，取決於是否需要介於4.80 GHz與5.12 GHz之間的頻率範圍。
如圖4的流程圖400所示，一種頻率合成方法包含以下步驟：（步驟410）接收第一時脈；（步驟420）基於一個倍數，利用時脈倍頻器單元將第一時脈倍頻為第二時脈；（步驟430）使用一比三分頻電路將第二時脈分頻為第三時脈；（步驟440）使用第一一比二分頻電路將第二時脈分頻為第四時脈；（步驟450）使用第二一比二分頻電路將第四時脈分頻為第五時脈；（步驟470）藉由使用第一多工器根據第一選擇訊號在第三時脈和第四時脈之間進行選擇來輸出第七時脈；（步驟480）藉由使用第二多工器根據第二選擇訊號從複數個時脈（包含第三時脈及第五時脈）中進行選擇來輸出第八時脈；（步驟490）藉由使用混頻器混頻第七時脈與第八時脈來產生輸出時脈。
本領域技術人員將容易地觀察到，在保持本案的教導的同時，可以對裝置和方法進行多種修改和變更。因此，以上的公開內容不應被解釋為僅由所附的申請專利範圍的界限來限定。
100:頻率合成器 110:晶體振盪器（「XO」） 120:時脈倍頻器單元（「CMU」） 130:一比三分頻電路（「1/3」） 140,150,160:一比二分頻電路（「1/2」） 170:二對一多工器（「2:1 mux」） 180:三對一多工器（「3:1 mux」） 190:混頻器（「mixer」） 200:一比二分頻電路 210:資料正反器 300:一比三分頻電路 310,320,330:資料正反器 340,350:反及閘 400:流程圖 410,420,430,440,450,470,480,490:步驟
圖1顯示本案一實施例之頻率合成器的功能方塊圖； 圖2顯示一比二分頻電路的示意圖； 圖3顯示一比三分頻電路的示意圖；以及 圖4顯示本案一實施例之頻率合成方法的流程圖。
100:頻率合成器
110:晶體振盪器(「XO」)
120:時脈倍頻器單元(「CMU」)
130:一比三分頻電路(「1/3」)
140,150,160:一比二分頻電路(「1/2」)
170:二對一多工器(「2：1 mux」)
180:三對一多工器(「3：1 mux」)
190:混頻器(「mixer」)

Claims (10)

  1. 一種頻率合成器，包含： 一時脈倍頻器單元，用來接收一第一時脈並根據一倍數輸出一第二時脈； 一比三分頻電路，用來接收該第二時脈並輸出一第三時脈； 一第一一比二分頻電路，用來接收該第二時脈並輸出一第四時脈； 一第二一比二分頻電路，用來接收該第四時脈並輸出一第五時脈； 一第一多工器，用來接收該第三時脈及該第四時脈，並根據一第一選擇訊號輸出一第七時脈； 一第二多工器，用來接收該第三時脈及該第五時脈，並根據一第二選擇訊號輸出一第八時脈；以及 一混頻器，用來接收該第七時脈及該第八時脈並輸出一輸出時脈。
  2. 如請求項1之頻率合成器，其中該倍數包含一整數部分及一小數部分，該時脈倍頻器單元包含一分數-N鎖相迴路，該分數-N鎖相迴路包含用來生成該第二時脈的一壓控振盪器，該第二時脈以閉迴路方式被控制以追踪該第一時脈的一相位。
  3. 如請求項1之頻率合成器，其中該第一選擇訊號係一邏輯訊號，並且該第一多工器係一二對一多工器。
  4. 如請求項1之頻率合成器，其中該第二選擇訊號係一邏輯訊號，並且該第二多工器係一二對一多工器。
  5. 如請求項1之頻率合成器，其中該混頻器包含調諧到該輸出時脈之一指定頻率的一諧振電路。
  6. 如請求項1之頻率合成器，其中該混頻器係一單邊帶混頻器。
  7. 如請求項6之頻率合成器，其中該第三時脈、該第四時脈、該第五時脈、該第七時脈及該第八時脈均為四相時脈。
  8. 如請求項1之頻率合成器，更包含一第三一比二分頻電路，用來接收該第五時脈並輸出一第六時脈。
  9. 如請求項8之頻率合成器，其中該第二選擇訊號係一三態（ternary）訊號，該第二多工器係一三對一多工器，並且該第八時脈係選自該第三時脈、該第五時脈及該第六時脈。
  10. 一種頻率合成方法，包含： 接收一第一時脈； 根據一倍數，使用一時脈倍頻器單元將該第一時脈倍頻為一第二時脈； 使用一比三分頻電路將該第二時脈分頻為一第三時脈； 使用一第一一比二分頻電路將該第二時脈分頻為一第四時脈； 使用一第二一比二分頻電路將該第四時脈分頻為一第五時脈； 使用一第一多工器根據一第一選擇訊號在該第三時脈及該第四時脈之間進行選擇來輸出一第七時脈； 使用一第二多工器根據一第二選擇訊號在包含該第三時脈及該第五時脈的複數個時脈中進行選擇來輸出一第八時脈；以及 藉由使用一混頻器混頻該第七時脈與該第八時脈來產生一輸出時脈。
TW110113804A 2021-02-26 2021-04-16 用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法 TWI763440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/186,120 US11356109B1 (en) 2021-02-26 2021-02-26 Wide-band frequency synthesizer for zero-IF WLAN radio transceiver and method thereof
US17/186120 2021-02-26

Publications (2)

Publication Number Publication Date
TWI763440B TWI763440B (zh) 2022-05-01
TW202234830A true TW202234830A (zh) 2022-09-01

Family

ID=81852563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113804A TWI763440B (zh) 2021-02-26 2021-04-16 用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法

Country Status (3)

Country Link
US (1) US11356109B1 (zh)
CN (1) CN115001487A (zh)
TW (1) TWI763440B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6096029A (ja) 1983-10-31 1985-05-29 Anritsu Corp 信号発生器
FR2559970B2 (fr) 1984-02-22 1986-06-13 Adret Electronique Synthetiseur de frequence quaternaire
TW429686B (en) * 1998-05-12 2001-04-11 Mitsubishi Electric Corp Circuit and method for generating clock
KR100769678B1 (ko) 2005-07-05 2007-10-24 삼성전자주식회사 주파수 합성 장치
US7498856B2 (en) 2005-12-05 2009-03-03 Realtek Semiconductor Corporation Fractional-N frequency synthesizer
KR100883382B1 (ko) 2007-09-20 2009-02-11 한양대학교 산학협력단 초광대역 시스템의 주파수 합성 장치
JP4965473B2 (ja) * 2008-01-30 2012-07-04 ルネサスエレクトロニクス株式会社 周波数シンセサイザ
EP2237423A1 (fr) 2009-03-24 2010-10-06 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Synthétiseur de fréquence
CN101820250B (zh) * 2010-04-15 2012-05-30 复旦大学 一种宽带正交双模压控振荡器
US10250189B1 (en) 2018-08-24 2019-04-02 Realtek Semiconductor Corp. Single sideband mixer and method thereof
US10404316B1 (en) * 2018-10-02 2019-09-03 Realtek Semiconductor Corp. Wide-band WLAN transceiver and method thereof
US10469061B1 (en) 2019-03-29 2019-11-05 Realtek Semiconductor Corp. Quadrature clock generator and method thereof
US10613575B1 (en) 2019-05-03 2020-04-07 Realtek Semiconductor Corp. Method and apparatus for generating high-speed quadrature clock

Also Published As

Publication number Publication date
US11356109B1 (en) 2022-06-07
CN115001487A (zh) 2022-09-02
TWI763440B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
Park et al. A 1.8-GHz self-calibrated phase-locked loop with precise I/Q matching
Ding et al. A 21-GHz 8-modulus prescaler and a 20-GHz phase-locked loop fabricated in 130-nm CMOS
JP2004173177A (ja) Ｐｌｌ回路
Yang et al. A quantization noise suppression technique for $ DeltaSigma $ fractional-$ N $ frequency synthesizers
Leung et al. A 1-V 5.2-GHz CMOS synthesizer for WLAN applications
TW200926606A (en) All digital phase-locked loop with widely locked frequency
US7332945B2 (en) Divider having dual modulus pre-scaler and an associated method
TWI513195B (zh) 震盪信號提供器、同相與正交震盪信號提供器以及相關之信號處理方法
US9088285B2 (en) Dynamic divider having interlocking circuit
TWI763440B (zh) 用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
EP1671423B1 (en) Phase-switching dual modulus prescaler
Manthena Ultra low power cmos phase-locked loop frequency synthesizers
Susan et al. Design of a High Speed PLL using LC VCO in a 180nm CMOS technology
Cheung et al. A 5.4-GHz 2/3/4-modulus fractional frequency divider circuit in 28-nm CMOS
US10560053B2 (en) Digital fractional frequency divider
Kim et al. Low phase noise and Fast locking PLL Frequency Synthesizer for a 915MHz ISM Band
Chang et al. A 2.4 GHz quadrature-input programmable fractional frequency divider
Majek et al. A programmable CMOS RF frequency synthesizer for multi-standard wireless applications
Chang et al. A single-PLL UWB frequency synthesizer using multiphase coupled ring oscillator and current-reused multiplier
Kang et al. A 20-GHz integer-N frequency synthesizer for 60-GHz transceivers in 90nm CMOS
US7643580B2 (en) Signal generator circuit having multiple output frequencies
Kishore et al. Implementation of Digital Phase Locked Loop using CMOS Technology
Ambarish et al. A Wide-Band Digital Phase-Locked Looop
Lee et al. A 15-GHz 7-channel SiGe: C PLL for 60-GHz WPAN Application