TW202223144A - 半導體層疊體、半導體元件及半導體元件的製造方法 - Google Patents

Abstract

本發明提供一種半導體層疊體，其至少包含：基體；緩衝層；及含有至少1種金屬元素且含有具有剛玉結構的結晶性金屬氧化物半導體膜；且在前述基體之主表面之上直接或經由另一層而具有前述緩衝層，在前述緩衝層之上具有前述結晶性金屬氧化物半導體膜，其特徵為：前述緩衝層是組成各自為不同的多層緩衝膜的層疊結構體，並且前述多層緩衝膜之中至少2層的緩衝膜之膜厚為200nm以上且650nm以下。藉此即使是藉由異質磊晶成長來形成時，也能夠提供抑制了晶體缺陷、翹曲、和裂紋且具有高品質的剛玉型結晶性金屬氧化物半導體膜的半導體層疊體。

Description

半導體層疊體、半導體元件及半導體元件的製造方法

本發明關於半導體層疊體、半導體元件及半導體元件的製造方法。

作為可實現高耐壓、低損耗和高耐熱性的下一代開關元件，使用帶隙(Band gap)大的氧化鎵(Ga ₂O ₃)的半導體元件備受關注，有望應用於逆變器等功率半導體裝置。

特別是剛玉型(Corundum type)α-Ga ₂O ₃金屬氧化物可以使用相對便宜的藍寶石基體進行磊晶(Epitaxial)成長，進而可以應用霧狀CVD(化學氣相沉積)法(專利文獻1)或HVPE(氫化物氣相成長)法(專利文獻2)等之常壓製程，和現有之功率半導體元件比較可望以較低成本製造。 [先前技術文獻] [專利文獻]

[專利文獻1]日本特開2013-28480號公報 [專利文獻2]日本特開2019-34882號公報 [專利文獻3]日本特開2018-002544號公報

[發明所欲解決的課題]

另一方面，在如上所述的異質磊晶成長中，由於基體與磊晶層之間的晶格失配或熱膨脹係數之差異所引起的應力，存在出現諸如錯位等晶體缺陷或翹曲或裂紋的問題。特別是在大面積之基體上進行成膜之情況下這些問題變為更明顯，使得生產困難。

在專利文獻3中揭示使用在其上形成有2層以上之氧化物層的底層基板，在300μm平方以上的區域形成具有不包含裂紋且膜厚為3μm以上之剛玉結構的InAlGaO系半導體膜的例子。但是，根據專利文獻3所示的例子，僅在直徑小於4英吋(約10cm)的小直徑基板中能夠抑制裂紋，當使用實用尺寸(直徑4英吋以上)的基板時效果不充分。此外，即使是小直徑的基板，也無法抑制基板的翹曲。

本發明係為了解決上述問題而完成者，目的在於提供即使是藉由異質磊晶成長來形成之情況下，也能夠抑制晶體缺陷、翹曲、和裂紋且具有高品質的剛玉型結晶性金屬氧化物半導體膜的半導體層疊體及高性能的半導體元件。 [用於解決課題的手段]

本發明係為了達成上述目的而完成者，提供一種半導體層疊體，係至少包含：基體；緩衝層；及含有至少1種金屬元素且具有剛玉結構的結晶性金屬氧化物半導體膜；在前述基體之主表面之上直接或透過另一層而具有前述緩衝層，且在前述緩衝層之上具有前述結晶性金屬氧化物半導體膜的半導體層疊體，其中，前述緩衝層係由組成各自為不同的多層緩衝膜構成的層疊結構體，並且前述多層緩衝膜之中至少2層的緩衝膜之膜厚為200nm以上且650nm以下。

又，本發明提供一種半導體層疊體，係至少包含：基體；緩衝層；及含有至少1種金屬元素且具有剛玉結構的結晶性金屬氧化物半導體膜；在前述基體之主表面之上直接或透過另一層而具有前述緩衝層，且在前述緩衝層之上具有前述結晶性金屬氧化物半導體膜的半導體層疊體，其中，前述緩衝層是組成各自為不同的多層緩衝膜的層疊結構體，並且前述多層緩衝膜之膜厚均為200nm以上且650nm以下。

藉由具有如上所示的緩衝層，可以有效地緩解由於基體與結晶性金屬氧化物半導體膜之間的晶格失配引起的應力，因此可以獲得減少了晶體缺陷之引入，並且抑制了裂紋和翹曲，且具有高品質的結晶性金屬氧化物半導體膜的半導體層疊體。

此時，優選是前述緩衝膜含有前述結晶性金屬氧化物半導體膜中所含的金屬元素中含量最多的主成分金屬元素。

此外，優選是前述緩衝層為，隨著該緩衝層從前述基體側向前述結晶性金屬氧化物半導體膜側，以使前述結晶性金屬氧化物半導體膜之前述主成分金屬元素之組成比變大的方式將前述多層緩衝膜層疊而成的層疊結構體。

藉此可以進一步提高緩衝層之應力緩解效果，因此緩衝層上之結晶性金屬氧化物半導體膜可以成為更高品質者。

此時，優選是前述緩衝膜含有前述緩衝層的底層所含的金屬元素中含量最多的主成分金屬元素。

此外，優選是前述緩衝層為，隨著該緩衝層從前述基體側向前述結晶性金屬氧化物半導體膜側，以使前述緩衝層的底層之前述主成分金屬元素之組成比變小的方式將前述多層緩衝膜層疊而成的層疊結構體。

藉此可以進一步提高緩衝層之應力緩解效果，因此緩衝層上之結晶性金屬氧化物半導體膜可以成為更高品質者。

此時，優選是前述緩衝層的底層為前述基體，前述基體之前述主成分金屬元素為鋁。

以鋁為主成分的金屬元素例如藍寶石晶圓這樣的晶圓，從品質及成本之方面考慮都適合用作為基體。

此時，優選是前述結晶性金屬氧化物半導體膜之前述主成分金屬元素為鎵。

氧化鎵膜，由於具有大的帶隙可以適合用作本發明的結晶性金屬氧化物半導體膜。

此時，優選是前述結晶性金屬氧化物半導體膜之膜厚為1μm以上。

藉此結晶性金屬氧化物半導體膜可以成為更高品質者。

此時，優選是前述基體之主表面之面積為10cm ²以上。

藉此結晶性金屬氧化物半導體膜進一步成為更高品質者。此外，可以提高部件設計之自由度。

此時，優選提供在上述記載的半導體層疊體中具備至少前述緩衝層和前述結晶性金屬氧化物半導體膜的半導體元件。

藉此能夠成為電氣特性良好且高性能的半導體元件。

此外，本發明提供一種半導體元件的製造方法，該半導體元件至少具有結晶性金屬氧化物半導體膜和電極，該製造方法具有以下工程：在基體之主表面之上形成多層緩衝膜來作為緩衝層的工程，該多層緩衝膜係包含：2層以上的各自具有不同組成並且厚度為200nm以上且650nm以下的緩衝膜；在前述緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜的工程；及至少在前述結晶性金屬氧化物半導體膜之上形成電極的工程。

此外，本發明進一步提供一種半導體元件的製造方法，該半導體元件至少具有結晶性金屬氧化物半導體膜和電極，該製造方法具有以下工程：在基體之主表面之上形成多層緩衝膜來作為緩衝層的工程，該多層緩衝膜係各自具有不同組成並且厚度為200nm以上且650nm以下的緩衝膜；在前述緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜的工程；及至少在前述結晶性金屬氧化物半導體膜之上形成電極的工程。

藉由形成如上所示的緩衝層，可以有效地緩解由於基體與結晶性金屬氧化物半導體膜之間的晶格失配引起的應力，因此可以獲得使用減少了晶體缺陷之引入，進一步抑制了裂紋與翹曲且具有高品質的結晶性金屬氧化物半導體膜的高性能的半導體元件。 [發明效果]

如以上所述，根據本發明可以提供，即使是藉由異質磊晶成長來形成之情況下，也能夠抑制晶體缺陷、翹曲、和裂紋且具有高品質的剛玉型結晶性金屬氧化物半導體膜的半導體層疊體、半導體元件及半導體元件的製造方法。此外，藉由使用具有本發明的結晶性金屬氧化物半導體膜的半導體層疊體，可以製造高性能的半導體元件。

以下，詳細說明本發明，但本發明不限定於這些。

如上所述，期待著即使是藉由異質磊晶成長來形成之情況下，也具有抑制了晶體缺陷、翹曲、和裂紋的高品質的剛玉型結晶性金屬氧化物半導體膜的半導體層疊體。

本發明人，針對上述課題進行了廣泛研究結果發現，一種半導體層疊體，其至少包含：基體；緩衝層；及含有至少1種金屬元素且具有剛玉結構的結晶性金屬氧化物半導體膜；在前述在基體之主表面之上直接或透過另一層而具有前述緩衝層，且在前述緩衝層之上具有前述結晶性金屬氧化物半導體膜的半導體層疊體中，前述緩衝層是組成各自為不同的多層緩衝膜的層疊結構體，並且前述多層緩衝膜之中至少2層的緩衝膜之膜厚為200nm以上且650nm以下的半導體層疊體，或者，前述緩衝層是組成各自為不同的多層緩衝膜的層疊結構體，且前述多層緩衝膜的膜厚均為200nm以上且650nm以下的半導體層疊體，藉此，可以有效地緩解基體與半導體膜之間的晶格失配引起的應力，因此可以獲得減少了晶體缺陷之引入，並且抑制了裂紋和翹曲的高品質的半導體層疊體，而完成了本發明。

此外，本發明人發現一種半導體元件的製造方法，該半導體元件至少具有結晶性金屬氧化物半導體膜和電極，該製造方法具有以下工程：在基體之主表面之上形成包含2層以上的各自具有不同組成並且厚度為200nm以上且650nm以下的緩衝膜之多層緩衝膜來作為緩衝層的工程；在前述緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜的工程；及至少在前述結晶性金屬氧化物半導體膜之上形成電極的工程。或者，該製造方法具有以下工程：在基體之主表面之上形成多層各自具有不同組成並且厚度為200nm以上且650nm以下的緩衝膜來作為緩衝層的工程；在前述緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜的工程；及至少在前述結晶性金屬氧化物半導體膜之上形成電極的工程。藉由上述半導體元件的製造方法，可以獲得使用減少了晶體缺陷，且抑制了裂紋或翹曲的高品質的結晶性金屬氧化物半導體膜的半導體元件，而完成了本發明。

以下，參照圖面進行說明。

(半導體層疊體) 圖1、圖2分別表示本發明的半導體層疊體之結構之一形態的圖。本發明的具有結晶性金屬氧化物半導體膜的半導體層疊體(以下，有時簡單稱為「半導體層疊體」)100、200，基本上包含：基體101、201；緩衝層112、212；及結晶性金屬氧化物半導體膜103、203；由形成在基體101、201之主表面之上的緩衝層112、212，以及形成於其上的結晶性金屬氧化物半導體膜103、203構成。

(基體) 基體101、201只要包含結晶物作為主成分就沒有特別限定，可以使用公知之基板。也可以是絕緣體、導電體、半導體、單晶、或多晶。此外，優選使用基體所含金屬元素之中含量最多的主成分金屬元素為鋁的基體。其中，從品質及成本之方面考慮，優選使用藍寶石晶圓。

基體之主面之面方位沒有特別限定，藍寶石晶圓之情況下例如可以使用c面、m面、a面等主面。此外，也可以是相對於恰好面(just surface)具有偏角(Off angle)者。偏角沒有特別限定，優選為0˚~15˚。

基體101、201之厚度沒有特別限定，從成本面考量優選為200~800μm左右。此外，基體101、201之主表面之面積優選為10cm ²以上，更優選為直徑約10cm(4英吋)以上。這樣如果基體101、201以這樣的方式具有大直徑，則在基體101、201之上形成的結晶性金屬氧化物半導體膜103、203將具有更高品質且具有高生產率。此外，可以提高部件設計之自由度。本發明中，基體101、201之形狀沒有特別限定。

(緩衝層) 如圖1所示，緩衝層112、212可以直接形成在基體101上，或透過另一層形成亦可。作為另一層，例如當導入用於將結晶性金屬氧化物半導體膜從基體分離的剝離層時等，如圖2所示，可以形成在剝離層204上。

(緩衝膜) 緩衝層112、212係組成各自為不同的多層緩衝膜102a、102b、102c、202a、202b、202c之層疊結構體。每層緩衝膜具有不同的組成。更優選為，包含後述結晶性金屬氧化物半導體膜103、203所含的金屬元素中含量最多的主成分金屬元素，或是包含緩衝層112、212之底層所含的金屬元素中含量最多的主成分金屬元素。當然也可以包含結晶性金屬氧化物半導體膜103、203之主成分金屬元素和緩衝層112、212之底層之主成分金屬元素之雙方。於此，緩衝層112、212之底層之主成分金屬元素，在圖1之形態中係指基體101之主成分金屬元素，在圖2之形態中係指剝離層204之主成分金屬元素。

又，在圖1及圖2之形態中，緩衝層係由3層的緩衝膜構成，但本發明不限定於此，只要形成組成各自為不同的2層以上(多層)的緩衝膜即可，根據結晶性金屬氧化物半導體膜之厚度等條件，可以適當調整緩衝膜整體之層數及組成。此時，2層以上(多層)的緩衝膜之中至少2層的緩衝膜之膜厚都是200nm以上且650nm以下。至少2層的緩衝膜之厚度可以是相同的厚度，也可以是不同的厚度，如果厚度小於200nm則無法獲得充分的效果，如果大於650nm應力變為明顯有可能導入翹曲與缺陷。優選是2層以上(多層)的緩衝膜之膜厚全部為200nm以上且650nm以下。

此外，緩衝膜包含結晶性金屬氧化物半導體膜103、203之主成分金屬元素之情況下，優選是隨著從基體101、201側向結晶性金屬氧化物半導體膜103、203側，以使結晶性金屬氧化物半導體膜103、203之主成分金屬元素之組成比變大的方式來層疊緩衝膜。此外，緩衝膜包含緩衝層112、212之底層之主成分金屬元素之情況下，隨著從基體101、201側向結晶性金屬氧化物半導體膜103、203側，以使緩衝層112、212之底層之主成分金屬元素之組成比變小的方式而層疊緩衝膜。例如在圖1之形態中，在Al ₂O ₃晶圓上形成α-Ga ₂O ₃之結晶性金屬氧化物半導體膜之情況下，優選用(Al _xGa _1-x) ₂O ₃(0＜x＜1)形成緩衝膜，並且從緩衝膜102a向緩衝膜102c減小x之值。

此外，優選是，使用基體所含金屬元素之中含量最多的主成分金屬元素為鋁的基體，以緩衝層的底層作為基體。具有品質及成本之方面的優勢。

(結晶性金屬氧化物半導體膜) 結晶性金屬氧化物半導體膜103、203之主成分只要是具有剛玉結構的結晶性金屬氧化物則沒有特別限定，例如可以是以包含鋁、鈦、釩、鉻、鐵、鎵、銠、銦、銥之任一的結晶性金屬氧化物為主成分者。結晶性金屬氧化物半導體膜103、203所含的金屬元素中含量最多的主成分金屬元素為鎵則更好。具體而言，Al ₂O ₃、Ti ₂O ₃、V ₂O ₃、Cr ₂O ₃、Fe ₂O ₃、Ga ₂O ₃、Rh ₂O ₃、In ₂O ₃、Ir ₂O ₃，本發明中特別優選Ga ₂O ₃。由於Ga ₂O ₃具有大的帶隙，可以期待用作為各種半導體元件。此外，當選自上述金屬元素的2元素為A、B之情況下也可以是以(A _xB _1-x) ₂O ₃(0＜x＜1)表示的2元金屬氧化物，或者，當選自上述金屬元素的3元素為A、B、C之情況下也可以是以(A _xB _yC _1-x-y) ₂O ₃(0＜x＜1，0＜y＜1)表示的3元金屬氧化物。

此外，結晶性金屬氧化物半導體膜103、203可以是上述金屬氧化物之單層結構，也可以是含有不同成分(組成或摻雜劑等)的多層晶體膜之層疊結構。

結晶性金屬氧化物半導體膜103、203之膜厚較佳為1μm以上，優選為3μm以上。藉由具有這樣的膜厚，可以改善晶體之配向性，可以獲得更高品質的結晶性金屬氧化物半導體膜。

此外，本發明的半導體層疊體中，可以根據應用的半導體元件等之設計，摻雜雜質以賦予導電性。在該情況下，例如半導體膜103、203至少包含鎵之情況下，該雜質可以使用矽、鍺、錫、鎂、銅之任一，或彼等的組合。又，在該情況下之導電型為n型。藉由摻雜而添加的雜質之濃度，雖亦取決於作為目的之最終製品之設計，但通常為1×10 ¹⁶cm ^-3以上且8×10 ²²cm ^-3以下。特別是結晶性金屬氧化物半導體膜103、203可以是以不同濃度添加有雜質的晶體膜之層疊。此外，緩衝層102、202也可以藉由同樣之摻雜而具備導電性。

(半導體元件) 此外，藉由使用如上所述的本發明的半導體層疊體，可以提供在半導體層疊體中至少具有緩衝層和結晶性金屬氧化物半導體膜的半導體元件。這樣的半導體元件可以包含基體者，也可以是除去基體者。本發明的半導體元件，係使用減少了晶體缺陷之引入，且進一步抑制了裂紋或翹曲的高品質的結晶性金屬氧化物半導體膜者，因此，是高品質的半導體元件。半導體元件之應用例子(具體例子)，如後述詳細說明。

(半導體層疊體之製造方法) 本發明的半導體層疊體之製造方法沒有特別限定。可以根據結晶性金屬氧化物半導體膜之種類、或應用的半導體元件，適當地選擇基體、緩衝層，藉由在基體上進行成膜可以獲得半導體層疊體。成膜方法沒有特別限定，可以藉由電漿CVD、LPCVD(減壓CVD)、APCVD(大氣壓CVD)、霧狀CVD、HVPE、濺射，離子鍍等公知之廣泛方法來實現。

(半導體元件的製造方法) 此外，在基體之主表面之上直接或透過另一層形成緩衝層。緩衝層藉由形成膜以包含具有不同組成且厚度為200nm以上且650nm以下的2層以上的緩衝膜而形成。優選構成緩衝層的多個緩衝膜之全部都具有200nm以上且650nm以下的厚度。在該緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜，而獲得本發明的半導體層疊體。之後，進一步在結晶性金屬氧化物半導體膜之上形成電極，而製造半導體元件。此時，可以使用包含有基體、緩衝層、和結晶性金屬氧化物半導體膜的半導體層疊體，也可以除去基體僅殘留緩衝層和結晶性金屬氧化物半導體膜，或除去基體和緩衝層僅殘留結晶性金屬氧化物半導體膜亦可。如此則，可以製造使用減少了晶體缺陷之引入，並且抑制了裂紋或翹曲且具有高品質的結晶性金屬氧化物半導體膜的高性能的半導體元件。

(可以應用的半導體元件之例子) 具有如上所述結晶性金屬氧化物半導體膜的半導體層疊體，由於降低了缺陷密度，具有優異的電氣特性，工業上有用。具有這樣的結晶性金屬氧化物半導體膜的半導體層疊體，可以適合用作為各種半導體元件等，特別適用於功率部件。

此外，具有本發明的結晶性金屬氧化物半導體膜的半導體層疊體，可以分類為電極形成在結晶性金屬氧化物半導體膜之一面側的水平元件(水平部件)，及在結晶性金屬氧化物半導體膜之表面和背面之兩面分別具有電極的垂直元件(垂直部件)。本發明中不論是水平部件或垂直部件都可以適用，其中，優選用作為垂直部件。作為半導體元件例如可以舉出蕭特基障壁二極體(SBD)、金屬半導體場效電晶體(MESFET)、高電子遷移率電晶體(HEMT)、半導體場效電晶體(MOSFET)、接合場效電晶體(JFET)、絕緣閘型雙極電晶體(IGBT)或發光二極體(LED)等。

以下，參照圖面說明本發明之結晶性金屬氧化物半導體膜應用於n型半導體層(n+型半導體或n-半導體層等)之情況之較佳例子，但本發明不限定於這些例子。又，在以下示出的半導體元件中，進一步可以包含其他層(例如絕緣體層或導體層)等，也可以適當地省略中間層或緩衝層等。

圖3係本發明的SBD之一例。SBD300具備摻雜濃度相對較低的n-型半導體層301a，摻雜濃度相對較高的n+型半導體層301b，及蕭特基電極302和歐姆電極303。

蕭特基電極302和歐姆電極303之材料可以是公知之電極材料，作為前述電極材料例如可以舉出鋁、鉬、鈷、鋯、錫、鈮、鐵、鉻、鉭、鈦、金、鉑、釩、錳、鎳、銅、鉿、鎢、銥、鋅、銦、鈀、釹或銀等金屬或這些的合金、氧化錫、氧化鋅、氧化錸、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜，聚苯胺、聚噻吩或聚吡咯等有機導電性化合物，或這些的混合物以及層疊體等。

蕭特基電極302和歐姆電極303之形成可以藉由例如真空蒸着法或濺射法等公知之手段進行。更具體而言，例如使用前述金屬之中2種類之第一金屬與第二金屬來形成蕭特基電極之情況下，將第一金屬形成的層與第二金屬形成的層層疊，並使用微影成像之方法對第一金屬形成的層和第二金屬形成的層實施圖案化而進行。

當對SBD300施加反向偏壓時，空乏層(未圖示)在n-型半導體層301a之中擴展，因此成為高耐壓之SBD。此外，當施加順向偏壓時，電子從歐姆電極303流向蕭特基電極302。因此，本發明之SBD具有優異的高耐壓、大電流特性，開關速度快，耐壓性和可靠性也優異。

圖4係本發明的HEMT之一例。HEMT400具備寬帶隙的n型半導體層401、窄帶隙的n型半導體層402、n+型半導體層403、半絕緣體層404、緩衝層405、閘極電極406、源極電極407及汲極電極408。

圖5係本發明的MOSFET之一例。MOSFET 500具備n-型半導體層501、n+型半導體層502及503、閘極絕緣膜504、閘極電極505、源極電極506及汲極電極507。

圖6係本發明的IGBT之一例。IGBT600具備n型半導體層601、n-型半導體層602、n+型半導體層603、p型半導體層604、閘極絕緣膜605、閘極電極606、射極電極607及集極電極608。

圖7係本發明的LED之一例。LED700具備第一電極701、n型半導體層702、發光層703、p型半導體層704、透光性電極705、第二電極706。

作為透光性電極之材料可以舉出包含銦或鈦的氧化物之導電性材料等。更具體而言，可以舉出例如In ₂O ₃，ZnO，SnO ₂，Ga ₂O ₃，TiO ₂，CeO ₂或彼等2種以上之混晶或在彼等中實施摻雜者等。藉由濺射等公知之手段來設置彼等材料，可以形成透光性電極。此外，在形成透光性電極之後，可以實施熱退火達成使透光性電極透明化之目的。

作為第一電極701及第二電極706之材料可以舉出例如鋁、鉬、鈷、鋯、錫、鈮、鐵、鉻、鉭、鈦、金、鉑、釩、錳、鎳、銅、鉿、鎢、銥、鋅、銦、鈀，釹或者銀等金屬或彼等合金、氧化錫、氧化鋅、氧化錸、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或彼等混合物等。電極之製膜法沒有特別限定，可以根據與前述材料的適應性而適當地從印刷方式、噴塗法、塗佈方式等濕式方式、真空蒸鍍法、濺射法、離子鍍法等物理方式、CVD、電漿CVD法等化學方式等之中選擇適用的方法並在前述基體上形成。 [實施例]

以下，舉出實施例具體說明本發明，但本發明不限定於這些實施例。

(實施例1) 使用霧狀CVD裝置，如以下所示製作半導體層疊體。準備2台霧化器(霧化器A、霧化器B)與石英製之管狀反應爐，2台霧化器經由石英管連接，此外，石英管從那裡分支並連接到反應器。

接著，在乙醯丙酮鎵水溶液0.04mol/L中加入體積比1%的濃度為34%的鹽酸，用攪拌器攪拌60分鐘，得到前驅物(precursor)。將該前驅物填充到霧化器A中。接著，在乙醯丙酮鋁水溶液0.06mol/L中加入體積比1%的濃度為34%的鹽酸，用攪拌器攪拌60分鐘，得到前驅物。將該前驅物填充到霧化器B中。

接著，將0.6mm(毫米)厚的4英寸c面藍寶石基板靠在石英製基座上的同時裝入反應爐中，並加熱至基板溫度450˚C。接著，藉由2.4MHz之超音波振動器將超音波振動經由水傳播到霧化器A、B的前驅物以霧化前驅物體。

之後，向霧化器A和霧化器B中加入總流量為20L/min的氮氣，向反應爐中供給霧氣和氮氣的混合氣體，進一步在基板上形成膜厚為400 nm的緩衝膜。接著，藉由減少向霧化器B的氮氣流量來降低混合氣中的Al比率，同時重複進行3次同樣的成膜而層疊第2層~第4層的緩衝膜。從第1層到第4層，每一層緩衝膜中的Al/Ga比率為0.60、0.30、0.15、0.05。接著，停止向霧化器B供給氮氣，將向霧化器A供給氮氣的流量設為20L/min，向反應器供給霧氣和氮氣的混合物180分鐘，形成厚度約為7μm的半導體膜。

接著，停止氮氣供給和基體的加溫，將基板冷卻至室溫附近，然後將基板從反應爐中取出。藉由X-射線繞射測量確認獲得的半導體膜是α-Ga ₂O ₃。

之後，對製備的膜的裂紋、翹曲和錯位密度進行評價。在光學顯微鏡的明視野下，在基板的整個表面上以有無觀察到長度為1mm以上的直線狀缺陷來評價裂紋，翹曲係以連接基板兩端的直線與凹或凸頂點之間的最短距離作為評價。錯位密度則藉由TEM方法使用層疊體之垂直截面被切成厚度為100nm之薄片的樣品來量化。

(實施例2、3) 除了每層緩衝膜的膜厚為200nm(實施例2)和650nm(實施例3)以外，與實施例1同樣地製作半導體層疊體。藉由X射線繞射測量確認了所製作的半導體膜是α-Ga ₂O ₃。之後，進行了與實施例1相同的評價。

(比較例1、2) 除了每層緩衝膜的膜厚為150nm(比較例1)和700nm(比較例2)以外，與實施例1同樣地製作了半導體層疊體。藉由X射線繞射測量確認了所製作的半導體膜是α-Ga ₂O ₃。之後，進行了與實施例1相同的評價。

(實施例4) 除了第1層和第2層的緩衝膜的膜厚為150nm以外，與實施例1同樣地製作了半導體層疊體。藉由X射線繞射測量確認了所製作的半導體膜是α-Ga ₂O ₃。之後，進行了與實施例1相同的評價。

(比較例3) 除了第1層、第2層、和第3層的緩衝膜的膜厚為150nm以外，與實施例1同樣地製作了半導體層疊體。藉由X射線繞射測量確認了所製作的半導體膜是α-Ga ₂O ₃。之後，進行了與實施例1相同的評價。

實施例1、2、3和比較例1、2的裂紋、翹曲、錯位密度的評價結果如表1所示。表2示出了實施例4和比較例3的裂紋、翹曲和錯位密度的評價結果。

如表1及表2示出的實施例之結果所示，本發明的半導體層疊體確認為抑制了裂紋和翹曲，並且減少了錯位密度的高品質的膜。另一方面，藉由現有技術的比較例所獲得的半導體層疊體存在裂紋和顯著翹曲，並且錯位密度高。

又，本發明不限定於上述實施形態。上述實施形態僅為例示，具有與本發明之申請專利範圍中記載的技術思想實質上相同的構成，且達成同樣的作用效果的任何事物都包含在本發明之技術範圍中。

100:半導體層疊體 101:基體 102a,102b,102c:緩衝膜 103:結晶性金屬氧化物半導體膜 112:緩衝層

[圖1]表示本發明的半導體層疊體之結構之一形態的圖。 [圖2]表示本發明的半導體層疊體之結構之另一形態的圖。 [圖3]表示本發明的蕭特基障壁二極體(Schottky barrier diode)之一例的圖。 [圖4]表示本發明的高電子遷移率電晶體之一例的圖。 [圖5]表示本發明的半導體場效電晶體之一例的圖。 [圖6]表示本發明的絕緣閘型雙極電晶體之一例的圖。 [圖7]表示本發明的發光元件二極體之一例的圖。

100:半導體層疊體

101:基體

102a,102b,102c:緩衝膜

103:結晶性金屬氧化物半導體膜

112:緩衝層

Claims (13)

1. 一種半導體層疊體，其至少包含：基體；緩衝層；及含有至少1種金屬元素且具有剛玉結構的結晶性金屬氧化物半導體膜； 在該半導體層疊體中，在前述基體之主表面之上直接或透過另一層而具有前述緩衝層，且在前述緩衝層之上具有前述結晶性金屬氧化物半導體膜， 並且，前述緩衝層是組成各自為不同的多層緩衝膜的層疊結構體， 並且，前述多層緩衝膜之中至少2層的緩衝膜之膜厚為200nm以上且650nm以下。
2. 一種半導體層疊體，其至少包含：基體；緩衝層；及含有至少1種金屬元素且具有剛玉結構的結晶性金屬氧化物半導體膜； 在該半導體層疊體中，在前述基體之主表面之上直接或透過另一層而具有前述緩衝層，且在前述緩衝層之上具有前述結晶性金屬氧化物半導體膜， 並且，前述緩衝層是組成各自為不同的多層緩衝膜的層疊結構體， 並且，前述多層緩衝膜之膜厚均為200nm以上且650 nm以下。
3. 如請求項1或2之半導體層疊體，其中 前述緩衝膜含有前述結晶性金屬氧化物半導體膜中所含的金屬元素中含量最多的主成分金屬元素。
4. 如請求項3之半導體層疊體，其中 前述緩衝層為，隨著該緩衝層從前述基體側朝向前述結晶性金屬氧化物半導體膜側，以使前述結晶性金屬氧化物半導體膜之前述主成分金屬元素之組成比變大的方式將前述多層緩衝膜層疊而成的層疊結構體。
5. 如請求項3或4之半導體層疊體，其中 前述緩衝膜含有前述緩衝層的底層所含的金屬元素中含量最多的主成分金屬元素。
6. 如請求項5之半導體層疊體，其中 前述緩衝層為，隨著該緩衝層從前述基體側朝向前述結晶性金屬氧化物半導體膜側，以使前述緩衝層的底層之前述主成分金屬元素之組成比變小的方式將前述多層緩衝膜層疊而成的層疊結構體。
7. 如請求項5或6之半導體層疊體，其中 前述緩衝層的底層為前述基體，且前述基體之前述主成分金屬元素為鋁。
8. 如請求項3至7之中任一項之半導體層疊體，其中 前述結晶性金屬氧化物半導體膜之前述主成分金屬元素為鎵。
9. 如請求項1至8之中任一項之半導體層疊體，其中 前述結晶性金屬氧化物半導體膜之膜厚為1μm以上。
10. 如請求項1至9之中任一項之半導體層疊體，其中 前述基體之主表面之面積為10cm ²以上。
11. 一種半導體元件，該半導體元件是在如請求項1至10之中任一項之半導體層疊體中具備至少前述緩衝層和前述結晶性金屬氧化物半導體膜。
12. 一種半導體元件的製造方法，該半導體元件至少具有結晶性金屬氧化物半導體膜和電極， 該製造方法具有以下工程： 在基體之主表面之上形成多層緩衝膜來作為緩衝層的工程，該多層緩衝膜係包含：2層以上的各自具有不同組成並且厚度為200nm以上且650nm以下的緩衝膜； 在前述緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜的工程；及 至少在前述結晶性金屬氧化物半導體膜之上形成電極的工程。
13. 一種半導體元件的製造方法，該半導體元件至少具有結晶性金屬氧化物半導體膜和電極， 該製造方法具有以下工程： 在基體之主表面之上形成多層緩衝膜來作為緩衝層的工程，該多層緩衝膜係各自具有不同組成並且厚度為200 nm以上且650nm以下的緩衝膜； 在前述緩衝層之上形成具有剛玉結構的結晶性金屬氧化物半導體膜的工程；及 至少在前述結晶性金屬氧化物半導體膜之上形成電極的工程。

Images