TW202219846A - 量子位元洩漏錯誤之減少 - Google Patents

量子位元洩漏錯誤之減少 Download PDF

Info

Publication number
TW202219846A
TW202219846A TW110120984A TW110120984A TW202219846A TW 202219846 A TW202219846 A TW 202219846A TW 110120984 A TW110120984 A TW 110120984A TW 110120984 A TW110120984 A TW 110120984A TW 202219846 A TW202219846 A TW 202219846A
Authority
TW
Taiwan
Prior art keywords
qubit
energy
quantum
energy dissipating
dissipating structure
Prior art date
Application number
TW110120984A
Other languages
English (en)
Inventor
奧利 阿霍恩
約翰內斯 海因索
米柯 莫托嫩
佳米 羅恩柯伊
佳科 沙洛
賈尼 托里拉
Original Assignee
芬蘭商Ｉｑｍ芬蘭有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 芬蘭商Ｉｑｍ芬蘭有限公司 filed Critical 芬蘭商Ｉｑｍ芬蘭有限公司
Publication of TW202219846A publication Critical patent/TW202219846A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本發明提供一種用於減少量子計算系統中的量子位元洩漏錯誤的裝置。根據一種實施例，用於減少量子位元洩漏錯誤的裝置包括：能夠選擇性地彼此耦合的第一量子位元和第二量子位元。該裝置還可包括第一能量耗散結構，其能夠選擇性地與第一量子位元耦合，其中，第一能量耗散結構配置成耗散傳遞到第一能量耗散結構的能量。該裝置還可包括控制單元，其配置成：執行第一量子操作以將量子態的至少一種屬性從第一量子位元傳遞到第二量子位元；將第一量子位元耦合於第一能量耗散結構，持續一時間間隔；以及在所述時間間隔之後，執行第二量子操作以將量子態的至少一種屬性從第二量子位元傳遞到第一量子位元。

Description

量子位元洩漏錯誤之減少
本揭露係關於量子計算，並且更具體地，關於一種用於減少量子計算系統中的量子位元洩漏錯誤的裝置。
在量子計算中，二進制信息通常儲存在兩級量子系統中。但是，這種量子位元的許多實現或實施具有兩個以上的能階。在這種情況下，通常將量子位元分配給兩個最低能階，這形成了計算基礎。為了使系統準確地實施量子位元，應避免激發較高的能階。這些較高能階中的任何一個成為激發的情況可以稱為洩漏錯誤。例如，這可能是由於應用於量子位元的閘操作(gate operation)或系統-環境的相互作用而發生的。洩漏錯誤無法藉由典型量子錯誤校正解決，該典型量子錯誤校正僅在計算基礎內處理錯誤。
提供本發明是為了以簡化的形式介紹一些概念，這些概念將在下面的詳細描述中進一步描述。本發明既不旨在確定要求保護的主題的關鍵特徵或必要特徵，也不旨在用於限制要求保護的主題的範圍。
本發明的目的是提供一種用於減少量子計算系統中的量子位元洩漏錯誤的裝置。由獨立請求項的特徵實現前述目的和其他目的。另外的實施形式根據附屬請求項、說明書和附圖是顯而易見的。
根據第一態樣，一種用於減少量子位元洩漏錯誤的裝置包括：第一量子位元和第二量子位元，其能夠選擇性地耦合到彼此；第一能量耗散結構，其能夠選擇性地耦合到第一量子位元，其中第一能量耗散結構配置成耗散傳遞到第一能量耗散結構的能量；和控制單元，其配置成：執行第一量子操作以將量子態的至少一種屬性(property)從第一量子位元傳遞到第二量子位元；將第一量子位元耦合到第一能量耗散結構，持續一時間間隔；以及在所述時間間隔之後執行第二量子操作以將量子態的至少一種屬性從第二量子位元傳遞到第一量子位元。該裝置可以例如減少第一量子位元中的洩漏錯誤。
在第一態樣的一種實施形式中，裝置進一步包括第二能量耗散結構，第二能量耗散結構能夠選擇性耦合到第二量子位元，其中第二能量耗散結構配置成耗散傳遞到第二能量耗散結構的能量；並且其中控制單元還配置成：在執行第一量子操作之前，藉由將第二量子位元耦合到第二能量耗散結構將第二量子位元初始化為基態；和/或在執行第二量子操作之後，藉由將第二量子位元耦合到第二能量耗散結構將第二量子位元初始化為基態。該裝置可以例如有效地初始化第二量子位元，用於儲存來自第一量子位元的至少一種屬性。
在第一態樣的另一實施形式中，第一能量耗散結構和/或第二能量耗散結構包括至少一個正常金屬-絕緣體-超導體NIS接面。該裝置可以例如有效地將能量從第一量子位元傳遞到能量耗散結構，從而減少第一量子位元的非計算狀態的居量(population)。
在第一態樣的另一種實施形式中，第一能量耗散結構和/或第二能量耗散結構包括量子電路致冷器(quantum circuit refrigerator，QCR)，其中QCR包括電壓偏置的超導體-絕緣體-正常金屬-絕緣體-超導體SINIS接面，並且其中第一量子位元電耦合到第一能量耗散結構的SINIS接面的正常金屬，和/或第二量子位元電耦合到第二能量耗散結構的SINIS接面的正常金屬。該裝置可以例如有效地並且以可控制的方式將能量從第一量子位元傳遞到能量耗散結構，從而減少第一量子位元的非計算狀態的居量。
在第一態樣的另一實施形式中，控制單元配置成，藉由調節第一能量耗散結構的SINIS接面的偏置電壓，將第一量子位元耦合到第一能量耗散結構，持續一時間間隔。該裝置可以例如有效地控制能量耗散結構與第一量子位元之間的耦合。
在第一態樣的另一實施形式中，第一能量耗散結構和/或第二能量耗散結構配置成經由NIS/SINIS接面中光子輔助的電子隧穿耗散傳遞至能量耗散結構的光子能量。該裝置可以例如有效地耗散傳遞到第一能量耗散結構的光子能量。
在第一態樣的另一實施形式中，第一量子位元和/或第二量子位元包括超導量子位元。
在第一態樣的另一實施形式中，第一量子位元和/或第二量子位元包括傳輸子量子位元(transmon qubit)。
在第一態樣的另一實施形式中，控制單元配置成，在第一量子位元和第二量子位元之間藉由執行SWAP或iSWAP操作，執行第一量子操作和/或 第二量子操作。該裝置可以例如有效地在第一量子位元和第二量子位元之間傳遞量子態的至少一種屬性。
在第一態樣的另一種實施形式中，控制單元配置成，藉由經由移位(shift)第一量子位元/第二量子位元的共振頻率使第一量子位元和第二量子位元進入共振，執行第一量子操作和/或第二量子操作。該裝置可以例如有效地控制在第一量子位元和第二量子位元之間的量子態的至少一種屬性的傳遞。
在第一態樣的另一實施形式中，控制單元配置成經由通量調諧移位第一量子位元/第二量子位元的共振頻率。該裝置可以例如有效地移位第一量子位元/第二量子位元的共振頻率。
在第一態樣的另一實施形式中，該裝置進一步包括：第一複數個量子位元，其包括第一量子位元；第二複數個量子位元，其包括第二量子位元，其中第二複數個量子位元中的每個量子位元能夠選擇性地耦合到第一複數個量子位元中對應的量子位元；和複數個能量耗散結構，其包括第一能量耗散結構，其中複數個能量耗散結構中的每個能量耗散結構能夠選擇性地耦合到第一複數個量子位元中對應的量子位元，並且其中複數個能量耗散結構中的每個能量耗散結構配置成耗散傳遞到所述能量耗散結構的能量；其中控制單元還配置成：執行第一量子操作以將量子態的至少一種屬性從第一複數個量子位元中的每個量子位元傳遞到第二複數個量子位元中對應的量子位元；將第一複數個量子位元中的每個量子位元耦合到複數個能量耗散結構中對應的能量耗散結構，持續一時間間隔；並且執行第二量子操作以將量子態的至少一種屬性從第二複數個量子位元中的每個量子位元傳遞到第一複數個量子位元中對應的量子位元。當量子態由第一複數個量子位元集體形成時，該裝置可以例如減少洩漏錯誤。
根據第二態樣，一種量子計算系統包括根據第一態樣的裝置。
根據第三態樣，一種用於減少量子位元洩漏錯誤的方法包括：執行第一量子操作以將量子態的至少一種屬性從第一量子位元傳遞到第二量子位元；將第一量子位元耦合到能量耗散結構，持續一時間間隔；以及在所述時間間隔之後，執行第二量子操作以將量子態的至少一種屬性從第二量子位元傳遞到第一量子位元。
根據第四態樣，一種計算機程式產品包括程式代碼，程式代碼配置成，當在計算機上執行所述計算機程式產品時，執行根據第三態樣的方法。
因為許多附帶特徵藉由參考以下結合附圖考慮的詳細描述變得更好理解，因此將更容易地領會到許多附帶特徵。
100:裝置
101:第一量子位元；計算量子位元
102:第二量子位元；輔助量子位元
103:能量耗散結構
104:控制單元
201:第二能量耗散結構
301:正常金屬；金屬島
302:絕緣體；絕緣屏障
303:超導體
401:單閘錯誤
402:矩形
601,602:曲線
701:處理器
702:儲存器
800:方法
801:執行第一量子操作
802:第一量子位元耦合
803:執行第二量子操作
在下文中，將參考附圖更詳細地描述示例實施例，其中：
圖1示出根據一種實施例的用於減少量子位元洩漏錯誤的裝置的示意圖；
圖2示出根據另一實施例的用於減少量子位元洩漏錯誤的裝置的示意圖；
圖3示出根據一種實施例的能量耗散結構的示意圖；
圖4示出根據一種實施例的單閘錯誤(single-gate error)的曲線圖表示；
圖5示出根據一種實施例的電路參數表；
圖6示出根據一種實施例的在第一量子位元和第二量子位元之間調諧、在第一量子位元和第一能量耗散結構之間調諧以及狀態佔有的曲線圖表示；
圖7示出根據一種實施例的控制單元的示意圖；以及
圖8示出根據一種實施例的減少量子位元洩漏錯誤的方法的流程圖。
在下文中，在附圖中相同的附圖標記用於指相同的部分。
在以下描述中，參考附圖，附圖形成本揭露的一部分，並且在附圖中藉由示例的方式示出了本揭露可以放置的特定態樣。應當理解的是，在不脫離本揭露範圍的情況下，可以利用其他態樣，並且可以進行結構或邏輯上的改變。因此，以下詳細描述不應被理解為限制性的，因為本揭露的範圍由所附專利範圍限定。
例如，應當理解的是，與描述的方法有關的公開對於配置成執行該方法的相應器件或系統也適用，以及反之亦然。例如，如果描述了特定的方法步驟，則相應的裝置可以包括執行描述的方法步驟的單元，即使該單元未明確描述或未在圖中示出。另一態樣，例如，如果基於功能單元描述特定裝置，則即使該步驟未明確描述或在圖中示出，相應的方法也可以包括執行描述的功能的步驟。此外，應當理解的是，除非另外特別指出，否則本文描述的各種示例態樣的特徵可以彼此組合。
圖1示出根據一種實施例的用於減少量子位元洩漏錯誤的裝置100的示意圖。
根據一種實施例，裝置100包括第一量子位元101和第二量子位元102，第一量子位元101和第二量子位元102能夠選擇性地彼此耦合。第一量子位元101和第二量子位元102可以例如彼此電耦合。第一量子位元101也可以稱為計算量子位元，以及第二量子位元102也可以稱為輔助量子位元。
在本文中，當兩個元件電耦合時，這些元件彼此之間可以具有電連接。電連接可以包括任何數量的電氣部件/元件，例如電容器、電感器、傳輸線等。
第一量子位元101/第二量子位元102可以具有基態|g〉。在本文中，基態可以指具有最低能量的量子位元的量子態。
第一量子位元101/第二量子位元102可以進一步具有複數個激發態。複數個激發態可以包括最低激發態|e〉。在本文中，最低激發態可以指具有第二最低能量的量子位元的量子態。
量子位元的基態和最低激發態可以對應於量子位元的計算基礎。例如，基態|g〉可以對應於量子位元的|0〉態，並且最低激發態|e〉可以對應於量子位元的|1〉態，或反之亦然。量子位元的其他量子態可以稱為非計算狀態。
基態和最低激發態之間的能隙可以對應於量子位元的共振頻率。
複數個激發態還可以包括第二最低激發態|f〉。第二最低激發態具有比基態|g〉和最低激發態|e〉更高的能量。
裝置100還可以包括第一能量耗散結構103，第一能量耗散結構103能夠選擇性地耦合到第一量子位元101。第一能量耗散結構103可以配置成耗散傳遞到第一能量耗散結構103的能量。
第一能量耗散結構103也可以稱為環境、工程環境、浴(bath)、耗散源或類似物。
儘管本文所揭露的一些實施例和分析可能指第一能量耗散結構103的特定實施，但是應當理解的是，例如，可以使用具有可控耦合到第一量子位元101的任何耗散結構實施第一能量耗散結構103。
第一能量耗散結構103可以電耦合到第一量子位元101。例如，藉由調節第一能量耗散結構103與第一量子位元101之間的耦合強度，第一能量耗散結構103能夠選擇性地耦合到第一量子位元101。
應當理解的是，儘管第一量子位元101和第一能量耗散結構103可以連續地電耦合，但是如果第一量子位元101和第一能量耗散結構103之間的耦合強度是可以控制，則第一量子位元101和第一能量耗散結構103之間的耦合仍然可以是選擇性的。
在本文中，當兩個對象能夠選擇性地耦合時，可以控制和/或打開和關閉兩個對象之間的相互作用的強度。例如，能夠選擇性地耦合的兩個對象可以調諧進入共振或從共振中失諧，和/或耦合的幅度可以控制。應當理解的是，即使在兩個元件之間存在連續的連接，例如電氣/電容/電感連接，如果可以調節元件之間的相互作用，則這些元件仍然能夠選擇性地可耦合。例如，第一量子位元101和第二量子位元102可以是電容耦合的，但是量子位元之間的耦合可以 是選擇性的，因為量子位元之間的相互作用可以例如通過將量子位元移位進出共振進行調節。
裝置100還可以包括控制單元104。控制單元104可以配置成執行第一量子操作，以將量子態的至少一種屬性從第一量子位元101傳遞到第二量子位元102。
控制單元104可以耦合到第一量子位元101、第二量子位元102、第一能量耗散結構103和/或裝置100的任何其他元件/部件。
第一量子操作可以例如包括第一交換操作。
量子態的至少一種屬性可以例如包括量子態的任何單一屬性、量子態的多種屬性、或整個量子態。
量子態可以包括局部屬性或非局部屬性中的至少一種。對於一般的多體量子態，即以多個量子位元編碼的量子態，局部屬性可以指可以經由每個單獨量子位元的局部測量擷取(retrieve)的那些屬性。這些屬性例如包括所述量子位元的居量或相干性。反過來，非局部屬性可以指以兩個或更多量子位元編碼的屬性，並且其只能經由在所述兩個或更多量子位元上的非局部測量檢索，所述非局部屬性例如包括糾纏(entanglement)。
控制單元104可以例如使第一量子位元101和第二量子位元102進入共振以便執行第一量子操作。在本文中，當第一量子位元101和第二量子位元102處於共振時，它們可以稱為耦合。當第一量子位元101和第二量子位元102處於共振/耦合時，可以對量子位元執行量子邏輯閘操作。
根據一個實施例，控制單元104配置成，通過經由移位第一量子位元/第二量子位元的共振頻率使第一量子位元101和第二量子位元102進入共振，執行第一量子操作和/或第二量子操作。
根據一個實施例，控制單元104配置成，經由通量調諧移位第一量子位元/第二量子位元的共振頻率。在通量調諧中，控制單元104可以通過使磁通量穿過第一量子位元101/第二量子位元102調諧第一量子位元101/第二量子位元102的共振頻率。
第一量子操作可以例如包括SWAP閘操作或iSWAP閘操作。可以通過單量子位元操作將iSWAP門轉換為SWAP門。因此，術語SWAP和iSWAP在本文中可以互換使用。
第一量子位元101和第二量子位元102最初可以解耦。第一量子位元101最初可以處於某種未知的量子態，而第二量子位元102最初可以處於基態。量子操作可以將計算信息從第一量子位元101傳遞到第二量子位元102。對於理想的閘操作，在量子操作期間在量子位元之間的任何非計算佔用的傳遞可以忽略不計。
控制單元104還可以配置成將第一量子位元101耦合到能量耗散結構103，持續一時間間隔。控制單元104可以例如通過調節第一量子位元101與能量耗散結構103之間的耦合強度耦合第一量子位元101與能量耗散結構103。
時間間隔可以足夠長以確保第一量子位元101的非計算狀態耗盡。
在該時間間隔之後，控制單元104可以切斷第一量子位元101與第一能量耗散結構103之間的耦合。
第一量子位元101與第一能量耗散結構103之間的耦合可以迅速減少在第一量子位元101的非計算狀態下的佔用。該耦合可以增加第一量子位元101的計算狀態下的佔用。因此，可以減少第一量子位元101的洩漏錯誤。
控制單元104還可配置成執行第二量子操作，以在該時間間隔之後將量子態的至少一種屬性從第二量子位元102傳遞到第一量子位元101。
第一量子操作/第二量子操作也可以稱為第一量子門/第二量子門、第一/量子閘操作第二量子閘操作或類似物。
在第一量子操作期間，可以將計算信息從第一量子位元101傳遞到第二量子位元102。可以在第一量子位元101與第二量子位元101之間的耦合期間減少第一量子位元101的非計算狀態的佔用。然後，可以經由第二量子操作將計算信息從第二量子位元102傳遞回第一量子位元101。在耦合到能量耗散結構103的期間，將非計算信息從第一量子位元101移除，但是在耦合之後的最低激發態中總是存在非零佔有。這是位元翻轉錯誤(bit-flip error)。此外，對於任意初始狀態，非對角線元素在計算基礎上也將為非零的，包括相位翻轉錯誤(phase-flip error)。SWAP操作中還會發生一些不可避免的位元翻轉錯誤和相位翻轉錯誤。因此，第一量子位元101中的洩漏錯誤可以轉換為位元翻轉錯誤和相位錯誤。可以使用例如量子錯誤校正碼來校正位元翻轉錯誤和相位錯誤。
根據一種實施例，第一量子位元101和/或第二量子位元102包括超導量子位元。
根據一種實施例，第一量子位元101和/或第二量子位元102包括傳輸子量子位元。替代地，第一量子位元101/第二量子位元102可以包括任何其他類型的量子位元，例如超導量子干涉裝置(SQUID)量子位元、通量量子位元、電荷量子位元、或相位量子位元。
雖然本文可能參考某種類型的量子位元揭露一些實施例，但是這些量子位元類型僅是示例性的。在本文公開的任何實施例中，可以以各種方式和使用各種技術實施第一量子位元/第二量子位元。
裝置100可以實施在例如量子計算系統中。這種量子計算系統可以包括用於執行量子計算的複數個量子位元。每個這種量子位元可以使用裝置100實施。
裝置100可以例如以超導電路架構實現。
根據一種實施例，控制單元104配置成，藉由經由移位第一量子位元101和第二量子位元102的共振頻率使第一量子位元101和第二量子位元102進入共振，執行第一量子操作和/或第二量子操作。
當裝置100運轉時，第一量子位元101、第二量子位元102和能量耗散結構103可物理地位於低溫恒溫器或類似物中。低溫恒溫器可以將裝置100的量子位元101、102和其他部件(例如，能量耗散結構103)冷卻至低溫。如果量子位元101、102對應於例如超導量子位元，這可能是需要的。控制單元104可以位於低溫恒溫器的外部。
根據一種實施例，裝置100進一步包括第一複數個量子位元和第二複數個量子位元，第一複數個量子位元包括第一量子位元101，第二複數個量子位元包括第二量子位元102。第二複數個量子位元中的每個量子位元能夠選擇 性地耦合到第一複數個量子位元中對應的量子位元。裝置100還可包括複數個能量耗散結構，複數個能量耗散結構包括第一能量耗散結構103，其中複數個能量耗散結構中的每個能量耗散結構能夠選擇性地耦合到第一複數個量子位元中對應的量子位元，並且其中複數個能量耗散結構中的每個能量耗散結構配置成耗散傳遞到該能量耗散結構的能量。
控制單元104還可配置成執行第一量子操作，以將量子態的至少一種屬性從第一複數個量子位元中的每個量子位元傳遞到第二複數個量子位元中對應的量子位元，將第一複數個量子位元中的每個量子位元耦合到複數個能量耗散結構中對應的能量耗散結構，持續一時間間隔，以及執行第二量子操作以便將量子態的至少一種屬性從第二複數個量子位元中的每個量子位元傳遞到第一複數個量子位元中對應的量子位元。
圖2示出根據另一實施例的裝置的示意圖。
裝置100還可以包括第二能量耗散結構201，其能夠選擇性地耦合到第二量子位元102。第二能量耗散結構201可以配置成耗散傳遞到第二能量耗散結構201的能量。
控制單元104還可配置成，通過在第一量子操作之前將第二量子位元102耦合到第二能量耗散結構201將第二量子位元102初始化為基態。
可替代地或另外地，控制單元104可以進一步配置成，通過在第二量子操作之後將第二量子位元102耦合到第二能量耗散結構201將第二量子位元102初始化為基態。
控制單元104還可以配置成，將第二量子位元102耦合到第二能量耗散結構201，持續第二時間間隔。控制單元104可以例如通過調節第二量子 位元102和第二能量耗散結構201之間的耦合強度耦合第二量子位元102和第二耗能結構201。
第二時間間隔可以足夠長以確保非計算狀態和/或第二量子位元102的基態以外的狀態耗盡。
圖3示出根據一種實施例的能量耗散結構的示意圖。第一能量耗散結構103和/或第二能量耗散結構201可以例如如圖3的實施例中那樣實施。
根據一種實施例，第一能量耗散結構103和/或第二能量耗散結構201包括至少一個正常金屬-絕緣體-超導體(NIS)接面。
例如，在圖3的實施例中，能量耗散結構103包括兩個NIS接面。這兩個NIS接面形成一個超導體303-絕緣體302-正常金屬301-絕緣體302-超導體303(SINIS)接面。SINIS接面可通過偏置電壓VB偏置。
可以通過控制偏置電壓VB對金屬島301充電和放電，偏置電壓VB由於跨過絕緣屏障(insulating barriers)302的電子隧穿而產生。這些隧穿躍遷還可能關於光子的吸收或發射。SINIS接面可稱為量子電路致冷器(QCR)。
第一量子位元101可以電耦合到第一能量耗散結構103的NIS/SINIS接面的正常金屬301。因此，第一能量耗散結構103可以從第一量子位元101吸收光子能量。
第二量子位元102可以電耦合到第二能量耗散結構201的NIS/SINIS接面的正常金屬301。因此，第二能量耗散結構201可以從第二量子位元102吸收光子能量。
根據一種實施例，第一能量耗散結構103和/或第二能量耗散結構201包括量子電路致冷器(QCR)，其中QCR包括電壓偏置的SINIS接面。第一量 子位元101可以電耦合到第一能量耗散結構103的SINIS接面的正常金屬，和/或第二量子位元102可以電耦合到第二能量耗散結構201的SINIS接面的正常金屬。
控制單元104可配置成，通過調節第一能量耗散結構103的SINIS接面的偏置電壓，將第一量子位元101耦合到第一能量耗散結構103，持續一時間間隔。
根據一種實施例，第一能量耗散結構103和/或第二能量耗散結構201配置成經由NIS/SINIS接面中光子輔助的電子隧穿耗散傳遞到能量耗散結構的光子能量。
第一能量耗散結構103可以在偏置電壓下從第一量子位元101吸收光子，其中電子需要從第一量子位元101接收額外的能量量子，以克服超導體303中的Bardeen-Cooper-Schrieffer能隙。因此，控制單元104可以經由偏置電壓VB調節第一能量耗散結構103和第一量子位元101之間的耦合強度。
在下文中，分析裝置100的實施例的行為。
裝置100可以用系統哈密頓量建模：
Figure 110120984-A0202-12-0015-2
其中：
Figure 110120984-A0202-12-0015-3
其中
Figure 110120984-A0202-12-0015-58
是用於模式i={1,2}的消滅運算子(annihilation operator)；以及
Figure 110120984-A0202-12-0015-73
Figure 110120984-A0202-12-0016-5
其中
Figure 110120984-A0202-12-0016-55
是量子位元i的約瑟夫森接面的約瑟夫森能量，
Figure 110120984-A0202-12-0016-56
是量子位元i的充電能量，C c 是量子位元之間的電容，以及C i 是單個量子位元i的電容。在上面的方程中傳輸子量子位元已建模為具有頻率ω i 的非諧Duffing振盪器。此外，非諧性參數定義為α i =ω12,i -ω01,i ，以及耦合頻率定義為g。
在下文中，分析在iSWAP操作下非計算狀態的佔用的演變。
在此，在相互作用繪景(interaction picture)中考慮了上面呈現的系統哈密頓量
Figure 110120984-A0202-12-0016-57
，其可以通過么正旋轉(unitary rotation)獲得：
Figure 110120984-A0202-12-0016-6
因此，系統哈密頓量可以寫成：
Figure 110120984-A0202-12-0016-8
其中相互作用繪景中的消滅運算子可以定義為：
Figure 110120984-A0202-12-0016-9
其中在最後一個方程中，消滅運算子以Duffing振盪器的Fock基{|n〉}表示，其中n=0，1，2，......。類似於典型的iSWAP實現，假定量子位元處於共振狀態，即ω1=ω2=ω q 。因此，在相互作用繪景中共振躍遷與時間無關。這可以實現門的高保真度。如果g≪ω q ，則可以進行旋轉波近似，並且對於不保留佔用數量的躍遷可以忽略哈密頓量
Figure 110120984-A0202-12-0016-59
的矩陣元素。
為了量化在iSWAP閘操作期間對非計算狀態的影響，我們考慮具有三態截斷(three-state truncation)的上述方法用於傳輸子量子位元。因此，在相互作用繪景中獲得以下系統哈密頓量：
Figure 110120984-A0202-12-0017-10
非零元素是：
Figure 110120984-A0202-12-0017-11
其中顯示了在旋轉波近似中忽略的項，並為了清楚起見標記了傳輸子狀態|n〉，其中n=g,e,f。因此，可以將系統哈密頓量寫為
Figure 110120984-A0202-12-0017-12
其中消滅運算子定義為
Figure 110120984-A0202-12-0017-74
和
Figure 110120984-A0202-12-0017-76
。
通常，當第一量子位元101和第二量子位元102處於共振(ω1=ω2)，持續持續時間τ=π/(2g)時，可以藉由演變上述系統實現iSWAP操作。在用於傳輸子的二態截斷(two-state truncation)中，僅考慮相互作用繪景哈密頓量
Figure 110120984-A0202-12-0018-61
的第一項，並且在相互作用繪景中可以將用於這種過程的時間演變算子寫為：
Figure 110120984-A0202-12-0018-15
其中
Figure 110120984-A0202-12-0018-17
。
為了計算在iSWAP閘操作期間由到非計算狀態的傳遞產生的錯誤，我們再次考慮完整的相互作用繪景哈密頓量
Figure 110120984-A0202-12-0018-62
。我們進一步假設輔助量子位 元最初處於基態，而計算量子位元處於第二激發態，
Figure 110120984-A0202-12-0018-16
，以分析 從計算量子位元到輔助位元的非計算信息洩漏。對於短時間間隔，上面方程中的系統哈密頓量的第三項主導時間演變，並且驅動系統從|f,g〉到|e,e〉。忽略其他項，可以獲得有效的系統哈密頓量，其回到薛定諤繪景(Schrödinger picture)中寫為：
Figure 110120984-A0202-12-0018-14
可以從馮．諾依曼方程中解出在計算量子位元的|f〉狀態下的佔用P f (t)的動力學，並且該結果可以寫為
Figure 110120984-A0202-12-0019-23
在下文中，用
Figure 110120984-A0202-12-0019-24
表示iSWAP門的傳遞 的非計算信息的最壞情況估計。這可以稱為閘錯誤。由於這是在P f (t)中的余弦項等於-1時獲得的，並且這可能與閘時間τ的余弦值不一致，所以上述數量高估了單閘錯誤。另一態樣，裝置100可以執行兩個iSWAP閘，因此，在這些閘操作期間，從計算量子位元傳遞到輔助位元並返回的總洩漏錯誤由
Figure 110120984-A0202-12-0019-63
給出。
圖4示出了根據一種實施例的單閘錯誤
Figure 110120984-A0202-12-0019-22
401的曲線圖表示。
矩形402表示單閘錯誤401為
Figure 110120984-A0202-12-0019-21
>0.1的區域。特別地，對於 |α1|/(
Figure 110120984-A0202-12-0019-64
gs)>3，
Figure 110120984-A0202-12-0019-19
<0.1，並且因此
Figure 110120984-A0202-12-0019-65
<0.01。
圖5示出根據一種實施例的電路參數表。
在以下部分中給出的數值模擬中，使用了圖5表中給出的電路參 數。對於這些參數，
Figure 110120984-A0202-12-0019-18
，其給出的單閘錯誤為
Figure 110120984-A0202-12-0019-20
0.03，並且 因此給出的兩閘錯誤為
Figure 110120984-A0202-12-0019-68
0.001。
在旋轉波近似中，從輔助位元的基態開始，非計算信息的動力學僅限於由狀態{|f,g〉,|e,e〉,|g,f〉}跨越的希爾伯特空間(Hilbert space)。因此，可以通過選擇α2≫α1來抑制佔用從|f,g〉到|g,f〉的傳遞，這可以保證|f,g〉→|e,e〉和|e,e〉→|g,f〉之間的拉比頻率(Rabi frequency)不相稱。
當第一量子位元101耦合到第一能量耗散結構103時，產生另一可能的錯誤源。理想地，能量耗散結構103僅耦合到計算量子位元，並且與輔助 量子(ancilla qubit)位元解耦，從而在從計算量子位元101耗盡非計算信息期間保留了受到保護的儲存的量子信息。然而，由於計算量子位元101和輔助量子位元102之間的耦合g，QCR也間接耦合到輔助量子位元102。此時，計算輔助量子位元102的不期望的有效衰減率及其對電路參數的依賴性。
可以使用Caldeira-Leggett模型來模擬兩量子位元系統與QCR之間的相互作用，其中能量耗散結構103由無限的諧波振蕩器的集合描述，該諧波 振蕩器雙線性且電容性地耦合到計算量子位元101。該物理學是由哈密頓量
Figure 110120984-A0202-12-0020-30
Figure 110120984-A0202-12-0020-28
捕獲的；
其中：
Figure 110120984-A0202-12-0020-25
並且
Figure 110120984-A0202-12-0020-69
是上面所揭露的系統哈密頓量。如果g=0，則能量耗散結構103僅耦合到計算量子位元101。使用例如Born-Markov近似(在能量耗散結構103上追蹤)和久期近似(secular approximation)的方法，可以為計算量子位元101導出林德布拉德主方程(Lindblad master equation)。該方程包含耗散項和相干項，該耗散項描述量子位元的耗散和去相干(decoherence)，該相干項描述對由環境產生的量子位元的能量的校正。因此，計算量子位元101與能量耗散結構103之間的相互作用由能量耗散結構103的耗散率κ和溫度描述。
當計算量子位元101和輔助量子位元102耦合g>0時，可能會由於輔助量子位元102的不期望的衰減產生錯誤。為了對此進行分析，我們考慮了兩個限制機制。在g>>κ的情況下，可以解析地計算輔助量子位元102的耗散 率γ。此時，對於共振極限(δ=0)和耗散(δ≫g)極限的結果總結為(δ=|ω1-ω2|)
Figure 110120984-A0202-12-0021-34
在g≪κ的相反情況下，為了獲得分析結果，需要將計算量子位元101視為由輔助量子位元看到的浴的一部分。因此，計算量子位元101作為輔助量子位元102和能量耗散結構103之間的濾波器。將計算量子位元101近似為線性共振器，可以導出對於共振極限和耗散極限的輔助衰減率，
Figure 110120984-A0202-12-0021-32
在以上結果中，假設T=0。我們注意到，在上述兩種情況下，輔助量子位元102在耗散極限(κ,g≪δ)中的衰減率均由γ=κg 2/δ2給出。
在此，假設在第一量子位元101的非計算狀態耗盡期間，當QCR脈衝導通並且第一量子位元耦合到能量耗散結構103並且因此以速率為κ=κ on 耗散時，g
Figure 110120984-A0202-12-0021-70
κ on <<δ=ω2(0)-ω1。因此，使用林德布拉德主方程的簡化版本(局部林德布拉德主方程)就足夠了，其假定浴僅耦合到計算量子位元101，並且僅在主方程的相干部分中考慮與輔助量子位元102的耦合。結果，由輔助量子位元的不希望的衰減引起的錯誤可以近似為
Figure 110120984-A0202-12-0021-33
其中QCR脈衝的持續時間用τκ=10/κ on =30ns表示，並且使用了來自圖5的參數值。這些結果已經使用局部林德布拉德主方程在初始狀態
Figure 110120984-A0202-12-0021-35
|g,e〉〈g,e|下進行了數值驗證。即使參數服從κ on >g，在共振情況下其可能導致強耦合耗散效應，但由於κ on ≪δ，這些貢獻可以忽略不計。
圖6示出根據實施例的在第一量子位元和第二量子位元之間調諧、在第一量子位元和第一能量耗散結構之間調諧、以及狀態佔有的曲線圖表示。在圖6的實施例中，假設兩個傳輸子量子位元都包括三個狀態，並且使用來自圖5的參數。協議持續時間為T=2000/(2π×5GHz)
Figure 110120984-A0202-12-0022-71
64ns。
假設可以經由例如約瑟夫森能量
Figure 110120984-A0202-12-0022-72
的通量調諧來調諧輔助量子位元102的共振頻率。另外，假設第一量子位元101可以耦合到QCR，這允許以幾個數量級調節耗散率κ(t)。還考慮到ω2(t)的調節也改變耦合頻率g。在協議開始時，兩個量子位元都失諧，即g<<δ(0)=ω2(0)-ω1。
在圖6的模擬中，假定初始狀態為乘積狀態
Figure 110120984-A0202-12-0022-37
Figure 110120984-A0202-12-0022-43
，其中第一量子位元101處於狀態
Figure 110120984-A0202-12-0022-38
並且第二量子位元102處於由
Figure 110120984-A0202-12-0022-42
給出的基態。
曲線601表示第二量子位元的共振頻率ω2與第一量子位元的共振頻率ω1之間的比率。在時間間隔ω1 t=[0,500]期間，對於第一交換操作ω2/ω1=1以及第一量子位元101和第二量子位元102處於共振。在時間間隔ω1 t=[500,1500]期間，ω2/ω1=1.2以及第一量子位元和第二量子位元不共振。在時間間隔ω1 t=[1500,2000]期間，再次ω2/ω1=1以及第一量子位元101和第二量子位元102共振，用於第二閘操作。
曲線602表示比率κ/ω1。因此，曲線602對應於第一量子位元101與QCR之間的耦合，並且QCR以ω1為單位。在時間間隔ω1 t=[500,1500]期间，κ/ω1=0.01，否則κ/ω1=0。
曲線603表示計算量子位元101的基態|g〉的佔用，曲線604表示計算量子位元101的最低激發態|e〉的佔用，以及曲線605表示計算量子位元101的第二最低激發態|f〉的佔用。
在圖6的實施例中，對於計算量子位元101，已經使用局部林德布拉德方程為耗散建模。結果，非相干動力學或耗散動力學忽略了輔助量子位元102，在κ>g的極限下、即如果可以將計算量子位元101視為由輔助位元看到的浴的一部分這是有效的。對於圖5的參數，耦合角頻率為g=2π×0.016GHz， 以及QCR導通狀態下的耗散率的值為
Figure 110120984-A0202-12-0023-44
，導致
Figure 110120984-A0202-12-0023-45
。
從本文公開的結果可以觀察得出，至少在使用的參數值下和初始狀態下，由裝置100執行的協議導致計算量子位元101的第二激發態下的佔用降低。對於能量耗散結構103誘導衰減率(T 1 min =3ns)的使用值可能太高。在示例性參數下，協議的持續時間為T=64ns，這為參數優化留出了空間。通過增加第一量子位元101和能量耗散結構103之間的耦合g和耦合中的耗散率κ的值，可以提高協議速度。但是，大的g可能需要大的δ(0)=ω2(0)-ω1，其最大值可能受電路參數和其他實驗限制的制約。
圖7示出根據一種實施例的控制單元104的示意圖。
控制單元104可以包括至少一個處理器701。至少一個處理器701可以例如包括各種處理裝置中的一個或複數個，例如協處理器、微處理器、控制單元104、數字信號處理器(DSP)、具有或不具有隨附DSP的處理電路、或各種 其他包括積體電路的處理裝置，積體電路例如是特殊應用積體電路(ASIC)、現場可編程門陣列(FPGA)、微處理器單元(MCU)、硬件加速器、專用計算機芯片等。
控制單元104還可以包括記憶體702。記憶體702可以配置成儲存例如計算機程式等。記憶體702可以包括一個或複數個易失性記憶體裝置、一個或複數個非易失性記憶體裝置、和/或一個或複數個易失性記憶體裝置與非易失性記憶體裝置的組合。例如，記憶體702可以實施為磁記憶體裝置(例如硬盤驅動器、軟盤、磁帶等)、光磁記憶體裝置、以及半導體記憶體(例如掩模ROM、PROM(可編程ROM)、EPROM(可擦除PROM)、閃存ROM、RAM(隨機存取記憶體)等)。
控制單元104還可以包括在圖7的實施例中未示出的其他部件。控制單元104可以例如包括輸入/輸出總線，用於將控制單元104連接到裝置100。此外，用戶可以經由輸入/輸出總線對控制單元104進行控制。用戶可以例如經由控制單元104和輸入/輸出總線控制由裝置100執行的量子計算操作。
當控制單元104配置成實施某些功能時，控制單元104的一些部件或複數個部件(例如，至少一個處理器702和/或記憶體702)可以配置成實施該功能。此外，當至少一個處理器701配置成實施某些功能時，可以使用例如包含在儲存器中的程式代碼實施該功能。
可以例如使用計算機、一些其他計算裝置或類似物實施控制單元104。
圖8示出根據一種實施例的減少量子位元洩漏錯誤的方法800的流程圖。
根據一種實施例，方法800包括執行801第一量子操作，以將量子態的至少一種屬性從第一量子位元傳遞到第二量子位元。
方法800還可以包括將第一量子位元耦合802到能量耗散結構，持續一時間間隔。
方法800還可以包括執行803第二量子操作，以在該時間間隔之後將量子態的至少一種屬性從第二量子位元傳遞到第一量子位元。
例如，方法800可以由裝置100和/或控制單元104執行。
在沒有失去尋求的效果的情況下，本文給出的任何範圍或裝置值都可以擴展或更改。除非明確禁止，否則任何實施例都可以與另一實施例組合。
儘管已經用具體到結構特徵和/或動作的語言描述了主題，但是應該理解的是，所附專利範圍中定義的主題不必限於上述具體的特徵或動作。而是，以上描述的具體的特徵和動作作為實施請求項的示例公開，並且其他等效特徵和動作旨在落入專利範圍的範圍內。
將理解的是，上述益處和優勢可以關於一個實施例或可以關於複數個實施例。實施例不限於解決所陳述的問題的任何一個或所有的那些實施例，或不限於具有所述益處和優勢的任何一個或所有的那些實施例。還將理解的是，對術語“一種”的提及可以指那些項目中的一個或複數個。
本文描述的方法的步驟可以以任何合適的順序執行，或者在適當的情況下同時執行。另外，在不脫離本文描述的主題的精神和範圍的情況下，可以從任何方法中刪除各個框。在沒有失去尋求的效果的情況下，可以將以上描述的任一實施例的態樣與描述的任一其他實施例的態樣相結合以形成另外的實施例。
本文使用的術語“包括”是指包括確定的方法、框或元件，但是這樣的框或元件不包括排他性列舉，並且方法或裝置可以包含附加的框或元件。
將理解的是，以上描述僅作為示例給出，並且本領域技術人員可以做出各種修改。上面的說明書、示例和數據提供了示例性實施例的結構和使用的完整描述。儘管以上已經以某種程度的特殊性或參考一個或複數個單獨的實施例描述了各種實施例，但是本領域技術人員可以在不脫離本說明書的精神或範圍的情況下對公開的實施例進行多種改變。
100:裝置
101:第一量子位元
102:第二量子位元
103:能量耗散結構
104:控制單元

Claims (15)

  1. 一種用於減少量子位元洩漏錯誤的裝置(100)，包括：
    第一量子位元(101)和第二量子位元(102)，該第一量子位元(101)和該第二量子位元(102)能夠選擇性地耦合到彼此；
    第一能量耗散結構(103)，能夠選擇性地耦合到該第一量子位元，其中，該第一能量耗散結構(103)配置成對傳遞到該第一能量耗散結構(103)的能量進行耗散；以及
    控制單元(104)，配置成：
    執行第一量子操作以將量子態的至少一種屬性從該第一量子位元(101)傳遞到該第二量子位元(102)；
    將該第一量子位元(101)耦合於該第一能量耗散結構(103)，持續一時間間隔；以及
    在所述時間間隔之後，執行第二量子操作以將該量子態的至少一種屬性從該第二量子位元(102)傳遞到該第一量子位元(101)。
  2. 如請求項1所述的裝置(100)，進一步包括第二能量耗散結構(201)，該第二能量耗散結構(201)能夠選擇性耦合到該第二量子位元(102)，其中，該第二能量耗散結構(201)配置成對傳遞到該第二能量耗散結構的能量進行耗散，且其中，該控制單元(104)進一步配置成：
    在執行該第一量子操作之前，藉由將第二量子位元(102)耦合到該第二能量耗散結構(201)，將該第二量子位元(102)初始化為基態；以及/或
    在執行該第二量子操作之後，藉由將該第二量子位元(102)耦合到該第二能量耗散結構(201)，將該第二量子位元(102)初始化為基態。
  3. 如請求項1或2所述的裝置(100)，其中，該第一能量耗散結構(103)和/或該第二能量耗散結構(201)包括至少一個正常金屬-絕緣體-超導體NIS接面。
  4. 如請求項1至3中任一項所述的裝置(100)，其中，該第一能量耗散結構(103)和/或該第二能量耗散結構(201)包括量子電路致冷器QCR，其中，該QCR包括電壓偏置的超導體-絕緣體-正常金屬-絕緣體-超導體SINIS接面，且其中，該第一量子位元(101)電耦合到該第一能量耗散結構(103)的SINIS接面的該正常金屬，和/或該第二量子位元(102)電耦合到該第二能量耗散結構(201)的SINIS接面的該正常金屬。
  5. 如請求項4所述的裝置(100)，其中，該控制單元(104)配置成，藉由調節該第一能量耗散結構(103)的該SINIS接面的偏置電壓，將該第一量子位元(101)耦合於該第一能量耗散結構(103)，持續所述時間間隔。
  6. 如請求項1至5中任一項所述的裝置(100)，其中，該第一能量耗散結構(103)和/或該第二能量耗散結構(201)配置成經由NIS/SINIS接面中光子輔助的電子隧穿耗散傳遞至能量耗散結構的光子能量。
  7. 如請求項1至6中任一項所述的裝置(100)，其中，該第一量子位元(101)和/或該第二量子位元(102)包括超導量子位元。
  8. 如請求項1至7中任一項所述的裝置(100)，其中，該第一量子位元(101)和/或該第二量子位元(102)包括傳輸子量子位元。
  9. 如請求項1至8中任一項所述的裝置(100)，其中，該控制單元(104)配置成，在該第一量子位元(101)和該第二量子位元(102)之間通過執行SWAP或iSWAP操作，執行該第一量子操作和/或該第二量子操作。
  10. 如請求項1至9中任一項所述的裝置(100)，其中，該控制單元(104)配置成，藉由經由移位該第一量子位元/第二量子位元的共振頻率使該第一量子位元(101)和該第二量子位元(102)進入共振，執行該第一量子操作和/或該第二量子操作。
  11. 如請求項10所述的裝置(100)，其中，該控制單元(104)配置成經由通量調諧來移位該第一量子位元(101)/第二量子位元(102)的該共振頻率。
  12. 如請求項1至11中任一項所述的裝置(100)，進一步包括：
    第一複數個量子位元，包含該第一量子位元(101)；
    第二複數個量子位元，包含該第二量子位元(102)，其中，該第二複數個量子位元中的每個量子位元能夠選擇性地耦合到該第一複數個量子位元中對應的量子位元；以及
    複數個能量耗散結構，包含該第一能量耗散結構(103)，其中，該複數個能量耗散結構中的每個能量耗散結構能夠選擇性地耦合到該第一複數個量子位元中該對應的量子位元，且其中，該複數個能量耗散結構中的每個能量耗散結構配置成對傳遞到所述能量耗散結構的能量進行耗散；
    其中，該控制單元(104)進一步配置成：
    執行第一量子操作，以將量子態的至少一種屬性從該第一複數個量子位元中的每個量子位元傳遞到該第二複數個量子位元中對應的量子位元；
    將該第一複數個量子位元中的每個量子位元耦合於該複數個能量耗散結構中對應的能量耗散結構，持續一時間間隔；以及
    執行第二量子操作，以將該量子態的至少一種屬性從該第二複數個量子位元中的每個量子位元傳遞到該第一複數個量子位元中該對應的量子位元。
  13. 一種量子計算系統，包括如請求項1至12中任一項所述的裝置。
  14. 一種用於減少量子位元洩漏錯誤的方法(800)，包括：
    執行(801)第一量子操作，以將量子態的至少一種屬性從第一量子位元傳遞到第二量子位元；
    將該第一量子位元耦合(802)於能量耗散結構，持續一時間間隔；以及
    在所述時間間隔之後，執行(803)第二量子操作，以將該量子態的至少一種屬性從該第二量子位元傳遞到該第一量子位元。
  15. 一種計算機程式產品，包括程式代碼，係配置成，當在計算機上執行該計算機程式產品時，執行如請求項14所述的方法。
TW110120984A 2020-07-07 2021-06-09 量子位元洩漏錯誤之減少 TW202219846A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20184473.5A EP3937092A1 (en) 2020-07-07 2020-07-07 Qubit leakage error reduction
EP20184473.5 2020-07-07

Publications (1)

Publication Number Publication Date
TW202219846A true TW202219846A (zh) 2022-05-16

Family

ID=71527578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120984A TW202219846A (zh) 2020-07-07 2021-06-09 量子位元洩漏錯誤之減少

Country Status (7)

Country Link
US (1) US11456741B2 (zh)
EP (1) EP3937092A1 (zh)
JP (1) JP2023533164A (zh)
KR (1) KR20230034405A (zh)
CN (2) CN113919502A (zh)
TW (1) TW202219846A (zh)
WO (1) WO2022008796A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112262398B (zh) * 2018-11-19 2024-05-24 谷歌有限责任公司 通过双局域哈密顿量控制的三量子比特纠缠门
EP3937092A1 (en) * 2020-07-07 2022-01-12 IQM Finland Oy Qubit leakage error reduction
JP7242743B2 (ja) * 2021-04-08 2023-03-20 株式会社メルカリ システム、情報処理方法及びプログラム
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
WO2023064481A1 (en) * 2021-10-13 2023-04-20 Rigetti & Co, Llc Performing parametric dissipation operations in a quantum computing system
WO2024054258A2 (en) * 2022-04-22 2024-03-14 Google Llc Qubit leakage removal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475352B (zh) * 2015-10-27 2022-05-27 D-波系统公司 用于量子处理器中的简并减轻的系统和方法
FI20165492A (fi) * 2015-12-29 2017-06-30 Aalto-Korkeakoulusäätiö (Aalto Univ Foundation) Piirikokoonpano, järjestelmä ja menetelmä sähköisten kvanttilaitteiden jäähdyttämiseksi
US10467544B2 (en) * 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
US10352992B1 (en) * 2016-01-11 2019-07-16 Rigetti & Co, Inc. Quantum error-correction in microwave integrated quantum circuits
CN111164619B (zh) * 2017-08-09 2023-10-31 谷歌有限责任公司 减少量子比特网格中的寄生相互作用以用于表面代码错误校正
US10749096B2 (en) * 2018-02-01 2020-08-18 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly via tunable coupling
US10354198B1 (en) * 2018-03-21 2019-07-16 International Business Machines Corporation Fast quantum gates with first-order transitions via frequency-modulated tunable coupling element
WO2020106312A1 (en) * 2018-11-19 2020-05-28 Google Llc CASCADE PROTOCOL FOR iSWAP GATE IN A TWO-QUBIT SYSTEM
CN111260068A (zh) * 2020-01-17 2020-06-09 中国科学院物理研究所 超导量子比特和超导量子电路
EP3937092A1 (en) * 2020-07-07 2022-01-12 IQM Finland Oy Qubit leakage error reduction

Also Published As

Publication number Publication date
CN113919502A (zh) 2022-01-11
JP2023533164A (ja) 2023-08-02
US11456741B2 (en) 2022-09-27
WO2022008796A1 (en) 2022-01-13
CN213211075U (zh) 2021-05-14
US20220014192A1 (en) 2022-01-13
EP3937092A1 (en) 2022-01-12
KR20230034405A (ko) 2023-03-09

Similar Documents

Publication Publication Date Title
TW202219846A (zh) 量子位元洩漏錯誤之減少
US10050630B2 (en) Flux-tunable qubit device with multiple Josephson junctions
Smith et al. Superconducting circuit protected by two-Cooper-pair tunneling
US20150349780A1 (en) Hybrid quantum circuit assembly
US10374612B1 (en) Ancilla qubit devices in a superconducting quantum processor
Holmes et al. Superconducting computing in large-scale hybrid systems
Yang et al. Realization of an n-qubit controlled-U gate with superconducting quantum interference devices or atoms in cavity QED
JP2005527902A (ja) 共鳴制御キュビット・システム
Cai et al. A majority logic synthesis framework for adiabatic quantum-flux-parametron superconducting circuits
US20230409942A1 (en) Applying Two-qubit Quantum Logic Gates in a Superconducting Quantum Processing Unit
Pajouhi et al. Exploring spin-transfer-torque devices for logic applications
Waseem et al. Three-qubit Grover’s algorithm using superconducting quantum interference devices in cavity-QED
US20230024983A1 (en) Qubit leakage error reductions
Salehi et al. Aqurate: Mram-based stochastic oscillator for adaptive quantization rate sampling of sparse signals
Wilhelm et al. Decoherence of flux qubits coupled to electronic circuits
Sarvaghad-Moghaddam et al. A multi-objective synthesis methodology for majority/minority logic networks
US20220399890A1 (en) Topologically protected quantum circuit with superconducting qubits
Waseem et al. Realization of quantum gates with multiple control qubits or multiple target qubits in a cavity
Su et al. One-step implementation of a multi-target-qubit controlled-phase gate with photonic qubits encoded via eigenstates of the photon-number parity operator
Pang et al. An efficient method to synthesize reversible logic by using positive davio decision diagrams
US20240242103A1 (en) Qubit reset
Awad et al. A comparative analysis of binary decision diagram reordering algorithms for reversible circuit synthesis
Wang et al. Minimal majority gate mapping of four-variable functions for quantum-dot cellular automata
Stinchcombe Selfconsistent approximations for the Heisenberg model
Coggins et al. A Software Method For Mitigating Single Qubit Errors On Superconducting Quantum Devices