JP7242743B2 - システム、情報処理方法及びプログラム - Google Patents

Description

本発明は、システム、情報処理方法及びプログラムに関する。

近年、量子エラー訂正が行える量子コンピュータの前段階に位置付けられるＮＩＳＱ（Noisy Intermediate-Scale Quantum）デバイスが用いられている。また、多数の物理量子ビットによって一つの論理量子ビットを構成し、量子エラー訂正を行うための研究が行われている。

例えば、下記特許文献１には、複数の量子プロセッサを接続して、表面符号によりエンコードされた一つの論理量子ビットを構成する研究が記載されている。

Ying Li and Simon C. Benjamin, "Hierarchical surface code for network quantum computing with modules of arbitrary size", Phys. Rev. A 94, 042303, 2016

非特許文献１に記載の技術のように、複数の量子プロセッサを接続してスケーラブルな量子コンピュータを構成する場合、個々の量子プロセッサが適切に稼働することが前提となる。しかしながら、個々の量子プロセッサは、故障したり、マルウェアによる攻撃を受けたりして、意図しない動作をするおそれがある。

そこで、本発明は、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、不適切な動作が起こりづらいシステム、情報処理方法及びプログラムを提供する。

本開示の一態様に係るシステムは、それぞれ複数の物理量子ビットを備える複数の量子プロセッサを含み、複数の量子プロセッサのうち第１群の量子プロセッサが、複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、論理量子ビットに関するエラー検査を行い、複数の量子プロセッサのうち第２群の量子プロセッサが、複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、少なくとも第１群の量子プロセッサに関するエラー検査においてエラーが検出された場合に、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップし、論理量子ビットに関するエラー検査を行う、処理を実行する。

本発明によれば、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、不適切な動作が起こりづらいシステム、情報処理方法及びプログラムを提供することができる。

本開示の実施形態に係るシステムの概要を示す図である。 本実施形態に係る複数の量子プロセッサの一例を示す図である。 本実施形態に係る第１群の量子プロセッサに生じるエラーの第１例を示す図である。 第１群の量子プロセッサに生じるエラーの第２例を示す図である。 本実施形態に係る第２群の量子プロセッサに生じるエラーの例を示す図である。 従来の３次元トポロジカル符号の一例を示す図である。 本実施形態の変形例に係る複数の量子プロセッサの一例を示す図である。 本実施形態に係るクライアントコンピュータの構成を示す図である。 本実施形態に係るサーバコンピュータの構成を示す図である。 本実施形態に係るシステムにより実行される処理のフローチャートである。 本実施形態に係るシステムにより実行される処理のフローチャートである。

以下、本開示の実施形態について図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

本実施形態では、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、第１群の量子プロセッサにおいてエラーが検出されても、第２群の量子プロセッサによって再度エラー検査を行い、不適切なエラー訂正が行われる確率を低減するシステム１０について説明する。

＜システムの適用例＞
図１は、本開示の実施形態に係るシステム１０の概要を示す図である。システム１０は、クライアントコンピュータ５００、サーバコンピュータ６００及び量子プロセッサ２０を含む。クライアントコンピュータ５００及びサーバコンピュータ６００は、後に詳細に説明するように、汎用の古典コンピュータで構成される。量子プロセッサ２０は、第１量子プロセッサ２１、第２量子プロセッサ２２及び第Ｎ量子プロセッサ２９を含み（Ｎは３以上の自然数）、複数の物理量子ビットを備え、量子ビットに対してゲート操作を行うことで量子演算を行う量子コンピュータであってよい。量子プロセッサ２０は、第１量子プロセッサ２１、第２量子プロセッサ２２及び第Ｎ量子プロセッサ２９が備える複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、当該論理量子ビットについてエラー検査及びエラー訂正を行いつつ、ゲート操作を行い、量子演算を行う。

クライアントコンピュータ５００は、インターネット等の通信ネットワークを介してサーバコンピュータ６００と接続される。サーバコンピュータ６００は、ＬＡＮ（Local Area Network）等の通信ネットワークを介して量子プロセッサ２０と接続される。クライアントコンピュータ５００のユーザは、クライアントコンピュータ５００を操作することで、間接的に量子プロセッサ２０に指令を送り、量子プロセッサ２０を用いて、量子演算を実行する。なお、システム１０の構成は本適用例に示すものに限られず、例えば、量子プロセッサ２０は、サーバコンピュータ６００を介さずに、ＬＡＮ等の通信ネットワークを介してクライアントコンピュータ５００と接続されてもよい。

図２は、本実施形態に係る複数の量子プロセッサの一例を示す図である。本例では、第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４を示しているが、複数の量子プロセッサの数はこれに限定されない。

第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４は、それぞれ複数の物理量子ビットを備える。本実施形態に係る複数の量子プロセッサは、トポロジカル表面符号によって符号化された論理量子ビットを用いて、エラー検査、エラー訂正及び量子演算を行う。そのため、複数の物理量子ビットは、データ量子ビット２０ａと、Ｚ測定量子ビット２０ｂと、Ｘ測定量子ビット２０ｃとを含む。

第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４は、第１群の量子プロセッサの例であり、第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４に含まれる複数の物理量子ビットによって１つの論理量子ビットを構成する。第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４の周縁に配置されるＺ測定量子ビット２０ｂ及びＸ測定量子ビット２０ｃは、隣接するプロセッサにまたがって配置される。例えば、第１量子プロセッサ２１の右端に配置されるＺ測定量子ビット２０ｂ及びＸ測定量子ビット２０ｃと、第２量子プロセッサ２２の左端に配置されるＺ測定量子ビット２０ｂ及びＸ測定量子ビット２０ｃとは、第１量子プロセッサ２１及び第２量子プロセッサ２２にまたがって配置される。第１群の量子プロセッサに含まれる複数の物理量子ビットは、第１群の量子プロセッサにわたって結合されている。

第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４は、論理量子ビットに関するエラー検査を行う。エラー検査は、複数のエラーシンドローム測定を含む。具体的には、エラーシンドローム測定は、全てのＺ測定量子ビット２０ｂ及びＸ測定量子ビット２０ｃを測定し、そのパリティを検査することで行われてよい。パリティの偶奇が反転する箇所がある場合、Ｚエラー又はＸエラーが存在する。

図３は、本実施形態に係る第１群の量子プロセッサに生じるエラーの第１例を示す図である。同図では、第１群の量子プロセッサ（第１量子プロセッサ２１、第２量子プロセッサ２２、第３量子プロセッサ２３及び第４量子プロセッサ２４）を模式的に示しており、エラーが生じている複数のデータ量子ビットをエラー量子ビットＥ１として示し、Ｚ測定量子ビット又はＸ測定量子ビットのパリティが反転している第１反転箇所Ｐ１として示している。

本例では、第３量子プロセッサ２３がマルウェア等によって不適切な動作をしており、実際には第３量子プロセッサ２３にエラーが生じていないが、偽の情報として第２反転箇所Ｐ２をシステム１０に通知する。このため、システム１０は、第１反転箇所Ｐ１及び第２反転箇所Ｐ２に挟まれる区間にエラーが生じていると仮定して、エラー訂正を試みる。すなわち、システム１０は、第３量子プロセッサ２３及び第４量子プロセッサ２４にまたがるように、第１反転箇所Ｐ１及び第２反転箇所Ｐ２に挟まれる区間のデータ量子ビットにＸオペレータ又はＺオペレータを作用させる。

図４は、第１群の量子プロセッサに生じるエラーの第２例を示す図である。同図では、実際に生じているエラー量子ビットＥ１と、第１反転箇所Ｐ１及び第２反転箇所Ｐ２に挟まれる区間のデータ量子ビットに対してエラー訂正を行った区間Ｏ１とを示している。ここで、マルウェア等によって不適切な動作をしている第３量子プロセッサ２３は、区間Ｏ２について、区間Ｏ１と同様のオペレータを作用させる。これにより、第３量子プロセッサ２３及び第４量子プロセッサ２４を横断するようにＸオペレータ又はＺオペレータが作用され、論理量子ビットに対してＸ演算又はＺ演算が行われることになる。このようにして、第１群の量子プロセッサのうち第３量子プロセッサ２３のみがマルウェア等によって不適切な動作をするだけで、論理量子ビットに対して意図しない量子演算が行われることになる。

図５は、本実施形態に係る第２群の量子プロセッサに生じるエラーの例を示す図である。本実施形態に係るシステム１０では、複数の量子プロセッサのうち一部の量子プロセッサがマルウェア等によって不適切な動作をする場合であっても、論理量子ビットに対して意図しない量子演算が行われないように、二重以上のエラー検査を行う。

図５では、第５量子プロセッサ２５、第６量子プロセッサ２６、第７量子プロセッサ２７及び第８量子プロセッサ２８を模式的に示している。第５量子プロセッサ２５、第６量子プロセッサ２６、第７量子プロセッサ２７及び第８量子プロセッサ２８は、第２群の量子プロセッサの例であり、第５量子プロセッサ２５、第６量子プロセッサ２６、第７量子プロセッサ２７及び第８量子プロセッサ２８に含まれる複数の物理量子ビットによって１つの論理量子ビットを構成する。第５量子プロセッサ２５、第６量子プロセッサ２６、第７量子プロセッサ２７及び第８量子プロセッサ２８の周縁に配置されるＺ測定量子ビット及びＸ測定量子ビットは、隣接するプロセッサにまたがって配置される。例えば、第５量子プロセッサ２５の右端に配置されるＺ測定量子ビット及びＸ測定量子ビットと、第６量子プロセッサ２６の左端に配置されるＺ測定量子ビット及びＸ測定量子ビットとは、第５量子プロセッサ２５及び第６量子プロセッサ２６にまたがって配置される。第２群の量子プロセッサに含まれる複数の物理量子ビットは、第２群の量子プロセッサにわたって結合されている。

本実施形態に係るシステム１０は、少なくとも第１群の量子プロセッサに関するエラー検査においてエラーが検出された場合に、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップし、第２群の量子プロセッサによって構成される論理量子ビットに関するエラー検査を行う。第２群の量子プロセッサには、マルウェア等によって不適切な動作をする量子プロセッサが含まれない場合、第２群の量子プロセッサによって構成される論理量子ビットに関してエラー検査を行うと、第１反転箇所Ｐ１のみが検出される。

システム１０は、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果との比較に基づいて、複数のエラーシンドローム測定の結果を選択し、選択された複数のエラーシンドローム測定の結果に基づいて、エラー訂正を行う。例えば、システム１０は、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果との両方に含まれるエラーシンドローム測定の結果に基づいて、エラー訂正を行ってよい。

本例の場合、第１反転箇所Ｐ１が第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果及び第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果に含まれている。そこで、システム１０は、エラー量子ビットＥ１に対してＸオペレータ又はＺオペレータを作用させてエラー訂正を行う。これにより、実際にエラーが生じているエラー量子ビットＥ１を適切に訂正することができる。換言すると、本実施形態に係るシステム１０によれば、ビザンチン・フォルトトレランス性を有する量子プロセッサが得られる。

システム１０は、第１群の量子プロセッサ及び第２群の量子プロセッサだけでなく、第３群の量子プロセッサを用いてエラー検査を行ってもよい。その場合、第３群の量子プロセッサが、複数の物理量子ビットにより少なくとも１つの論理量子ビットを構成し、少なくとも第１群の量子ビットに関するエラー検査においてエラーが検出された場合に、第２群の量子プロセッサの量子状態と第３群の量子プロセッサの量子状態とのスワップを実行する。そして、第３群の量子プロセッサは、論理量子ビットに関するエラー検査を実行する。

システム１０は、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第３群の量子プロセッサにおける複数のエラーシンドローム測定の結果との多数決によってエラーシンドローム測定の結果を選択し、エラー訂正を行ってよい。また、システム１０は、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第３群の量子プロセッサにおける複数のエラーシンドローム測定の結果との全てに含まれるエラーシンドローム測定の結果に基づいて、エラー訂正を行ってよい。このように、３群以上の量子プロセッサを用いることで、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、不適切な動作がさらに起こりづらくなる。

ここまで、２次元的に配置される物理量子ビットによってトポロジカル表面符号の論理量子ビットを構成し、エラー検査、エラー訂正及び量子演算を行う例について説明したが、本実施形態に係る量子プロセッサは、このような例に限定されない。以下では、本実施形態の変形例として、３次元的に配置される物理量子ビットによって論理量子ビットを構成し、エラー検査、エラー訂正及び量子演算を行う例について説明する。

図６は、従来の３次元トポロジカル符号の一例を示す図である。同図では、Benjamin J. Brown, Naomi H. Nickerson and Dan E. Browne, "Fault-tolerant error correction with the gauge color code", Nature Communications volume 7, 12302, 2016に記載されている３次元トポロジカル符号の例を示している。

本例の量子符号は、複数の物理量子ビットにより構成され、複数のデータ量子ビット３０ａと、複数のデータ量子ビット３０ａが６面体（立方体）の頂点に配置されて構成される第１Xエラーシンドローム測定量子ビット３０ｂと、複数のデータ量子ビット３０ａが１８面体（立方体）の頂点に配置されて構成される第２Xエラーシンドローム測定量子ビット３０ｃ、６面体の各面に構成される第１Zエラーシンドローム測定量子ビット３０ｄ、１８面体の各面に構成される第２Zエラーシンドローム測定量子ビット３０ｅとを含む。

本例の量子符号におけるエラー検査は、複数のエラーシンドローム測定を含む。具体的には、エラーシンドローム測定は、全ての第１Xエラーシンドローム測定量子ビット３０ｂ、第２Xエラーシンドローム測定量子ビット３０ｃ、第１Zエラーシンドローム測定量子ビット３０ｄ及び第２Zエラーシンドローム測定量子ビット３０ｅを測定し、そのパリティを検査することで行われてよい。パリティの偶奇が反転する箇所がある場合、Ｚエラー又はＸエラーが存在する。

図７は、本実施形態の変形例に係る複数の量子プロセッサの一例を示す図である。本変形例に係る量子プロセッサ３０は、第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８を含む。なお、複数の量子プロセッサの数はこれに限定されない。また、第８量子プロセッサ３８は第６量子プロセッサ３６の後方に配置されているため、図示されていない。

第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８は、それぞれ複数の物理量子ビットを備える。本変形例に係る複数の量子プロセッサは、３次元トポロジカル符号によって符号化された論理量子ビットを用いて、エラー検査、エラー訂正及び量子演算を行う。そのため、複数の物理量子ビットは、データ量子ビット３０ａと、第１Xエラーシンドローム測定量子ビット３０ｂと、第２Xエラーシンドローム測定量子ビット３０ｃと、第１Zエラーシンドローム測定量子ビット３０ｄ及び第２Zエラーシンドローム測定量子ビット３０ｅとを含む。

第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８は、第１群の量子プロセッサの例であり、第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８に含まれる複数の物理量子ビットによって１つの論理量子ビットを構成する。第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８の周縁に配置される第１Xエラーシンドローム測定量子ビット３０ｂ、第２Xエラーシンドローム測定量子ビット３０ｃ、第１Zエラーシンドローム測定量子ビット３０ｄ及び第２Zエラーシンドローム測定量子ビット３０ｅは、隣接するプロセッサにまたがって配置される。例えば、第１量子プロセッサ３１の周縁に配置される第１Xエラーシンドローム測定量子ビット３０ｂ及び第２Xエラーシンドローム測定量子ビット３０ｃと、第２量子プロセッサ３２の周縁に配置される第１Xエラーシンドローム測定量子ビット３０ｂ及び第２Xエラーシンドローム測定量子ビット３０ｃとは、第１量子プロセッサ３１及び第２量子プロセッサ３２にまたがってパリティを検査する。第１群の量子プロセッサに含まれる複数の物理量子ビットは、第１群の量子プロセッサにわたって結合されている。

第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８は、論理量子ビットに関するエラー検査を行う。エラー検査は、複数のエラーシンドローム測定を含む。具体的には、エラーシンドローム測定は、全ての第１Xエラーシンドローム測定量子ビット３０ｂ、第２Xエラーシンドローム測定量子ビット３０ｃ、第１Zエラーシンドローム測定量子ビット３０ｄ及び第２Zエラーシンドローム測定量子ビット３０ｅを測定し、そのパリティを検査することで行われてよい。パリティの偶奇が反転する箇所がある場合、Ｚエラー又はＸエラーが存在する。

本変形例に係るシステムは、第１群の量子プロセッサ（第１量子プロセッサ３１、第２量子プロセッサ３２、第３量子プロセッサ３３、第４量子プロセッサ３４、第５量子プロセッサ３５、第６量子プロセッサ３６、第７量子プロセッサ３７及び第８量子プロセッサ３８）と同様の構成を有する第２群の量子プロセッサを含む。本変形例に係るシステムは、少なくとも第１群の量子プロセッサに関するエラー検査においてエラーが検出された場合に、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップし、第２群の量子プロセッサによって構成される論理量子ビットに関するエラー検査を行う。本変形例に係るシステムは、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果との比較に基づいて、複数のエラーシンドローム測定の結果を選択し、選択された複数のエラーシンドローム測定の結果に基づいて、エラー訂正を行う。例えば、システムは、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果との両方に含まれるエラーシンドローム測定の結果に基づいて、エラー訂正を行ってよい。これにより、実際にエラーが生じているエラー量子ビットを適切に訂正することができ、ビザンチン・フォルトトレランス性を有する量子プロセッサが得られる。

本変形例に係るシステムは、第１群の量子プロセッサ及び第２群の量子プロセッサだけでなく、第３群の量子プロセッサを用いてエラー検査を行ってもよい。その場合、第３群の量子プロセッサが、複数の物理量子ビットにより少なくとも１つの論理量子ビットを構成し、少なくとも第１群の量子ビットに関するエラー検査においてエラーが検出された場合に、第２群の量子プロセッサの量子状態と第３群の量子プロセッサの量子状態とのスワップを実行する。そして、第３群の量子プロセッサは、論理量子ビットに関するエラー検査を実行する。

本変形例に係るシステムは、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第３群の量子プロセッサにおける複数のエラーシンドローム測定の結果との多数決によってエラーシンドローム測定の結果を選択し、エラー訂正を行ってよい。また、システムは、第１群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第２群の量子プロセッサにおける複数のエラーシンドローム測定の結果と、第３群の量子プロセッサにおける複数のエラーシンドローム測定の結果との全てに含まれるエラーシンドローム測定の結果に基づいて、エラー訂正を行ってよい。このように、３群以上の量子プロセッサを用いることで、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、不適切な動作がさらに起こりづらくなる。

＜構成の一例＞
図８は、ある実施形態に係るクライアントコンピュータ５００を示すブロック図である。クライアントコンピュータ５００は典型的には、１つ又は複数の処理装置（ＣＰＵ）５０２、１つ又は複数のネットワーク又は他の通信インタフェース５０８、メモリ５０４、及びこれらの構成要素を相互接続するための１つ又は複数の通信バス５１４を含む。

クライアントコンピュータ５００はまた、ディスプレイ装置５１０及びキーボード及び／又はマウス（又は他の何らかのポインティングデバイス）５１２を備えるユーザインタフェース５０６も含み得る。

メモリ５０４は、例えば、ＤＲＡＭ、ＳＲＡＭ、ＤＤＲ ＲＡＭ又は他のランダムアクセス固体記憶装置などの高速ランダムアクセスメモリであり、また、１つ又は複数の磁気ディスク記憶装置、光ディスク記憶装置、フラッシュメモリデバイス、又は他の不揮発性固体記憶装置などの不揮発性メモリでもよい。

また、メモリ５０４の他の例として、ＣＰＵ５０２から遠隔に設置される１つ又は複数の記憶装置でもよい。ある実施形態において、メモリ５０４は次のプログラム、モジュール及びデータ構造、又はそれらのサブセットを格納する。

オペレーティングシステム５１６は、例えば、様々な基本的なシステムサービスを処理するとともにハードウェアを用いてタスクを実行するためのプロシージャを含む。

ネットワーク通信モジュール５１８は、例えば、クライアントコンピュータ５００を他のコンピュータに、１つ又は複数のネットワーク通信インタフェース５０８及び、インターネット、他の広域ネットワーク、ローカルエリアネットワーク、メトロポリタンエリアネットワークなどの１つ又は複数の通信ネットワークを介して接続するために使用される。

量子プロセッサ制御モジュール５２０は、例えば、量子プロセッサ２０によって論理量子ビットを構成するための情報及びエラー検査を行うための情報の入力をキーボード及び／又はマウス５１２により受け付けて、サーバコンピュータ６００に送信する。量子プロセッサ制御モジュール５２０は、第１群の量子プロセッサによって構成される論理量子ビットに関するエラー検査を行い、少なくとも第１群の量子ビットに関するエラー検査においてエラーが検出された場合に、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップし、第２群の量子プロセッサによって構成される論理量子ビットに関するエラー検査を行った結果を、サーバコンピュータ６００を介して量子プロセッサ２０から取得したり、サーバコンピュータ６００を介さずに量子プロセッサ２０から直接取得したりする。

クライアントアプリケーション５３０は、例えば、ウェブブラウザなどを含む。

１つ又は複数の処理装置（ＣＰＵ）５０２は、メモリ５０４から、必要に応じて各モジュールを読み出して実行する。例えば、１つ又は複数の処理装置（ＣＰＵ）５０２は、メモリ５０４に格納されているネットワーク通信モジュール５１８を実行することで、通信部を構成してもよい。また、１つ又は複数の処理装置（ＣＰＵ）５０２は、メモリ５０４に格納されている量子プロセッサ制御モジュール５２０を実行することで、量子プロセッサ制御部を構成してもよい。ここで、量子プロセッサ制御部は、ＣＰＵ５０２の内部に構成してよい。

他の実施形態において、量子プロセッサ制御モジュール５２０は、クライアントコンピュータ５００のメモリ５０４に格納されるスタンドアロンアプリケーションであってもよい。スタンドアロンアプリケーションとしては、限定はされないが、量子プロセッサ制御アプリケーションが挙げられる。さらに他の実施形態において、量子プロセッサ制御モジュール５２０は別のアプリケーションへのアドオン又はプラグインであってもよい。例えば、量子プロセッサ制御モジュール５２０は、ウェブブラウザアプリケーション又は電子メールアプリケーションへのプラグインであってもよい。

ある実施形態において、受信されたデータ項目はメモリ５０４に局所的にキャッシュされ得る。同様に、量子プロセッサ２０による演算結果は、メモリ５０４に局所的にキャッシュされ得る。

上記に示した要素の各々は、先述の記憶装置の１つ又は複数に格納され得る。上記に示したモジュールの各々は、上述される機能を実行するための命令のセットに対応する。上記に示したモジュール又はプログラム（すなわち、命令のセット）は別個のソフトウェアプログラム、プロシージャ又はモジュールとして実装される必要はないとともに、従ってこれらのモジュールの様々なサブセットは様々な実施形態で組み合わされるか、或いは再構成されてもよい。ある実施形態において、メモリ５０４は上記に示されるモジュール及びデータ構造のサブセットを格納し得る。さらには、メモリ５０４は上述されない追加的なモジュール及びデータ構造を格納し得る。

図９は、ある実施形態に係るサーバコンピュータ６００を示すブロック図である。サーバコンピュータ６００は典型的には、１つ又は複数の処理装置（ＣＰＵ）６０２、１つ又は複数のネットワーク又は他の通信インタフェース６０８、メモリ６０４、及びこれらの構成要素を相互接続するための１つ又は複数の通信バス６１０を含む。

サーバコンピュータ６００は場合によりユーザインタフェース６０６を含んでもよく、これとしては、ディスプレイ装置（図示せず）、及びキーボード及び／又はマウス（図示せず）を挙げることができる。

メモリ６０４は、例えば、ＤＲＡＭ、ＳＲＡＭ、ＤＤＲ ＲＡＭ又は他のランダムアクセス固体記憶装置などの高速ランダムアクセスメモリであり、また、１つ又は複数の磁気ディスク記憶装置、光ディスク記憶装置、フラッシュメモリデバイス、又は他の不揮発性固体記憶装置などの不揮発性メモリでもよい。

また、メモリ６０４の他の例は、ＣＰＵ６０２から遠隔に設置される１つ又は複数の記憶装置を挙げることができる。ある実施形態において、メモリ６０４は次のプログラム、モジュール及びデータ構造、又はそれらのサブセットを格納する。

オペレーティングシステム６１２は、例えば、様々な基本的なシステムサービスを処理するとともにハードウェアを用いてタスクを実行するためのプロシージャを含む。

ネットワーク通信モジュール６１４は、例えば、サーバコンピュータ６００を他のコンピュータに、１つ又は複数のネットワーク通信インタフェース６０８及びインターネット、他の広域ネットワーク、ローカルエリアネットワーク、メトロポリタンエリアネットワークなどの１つ又は複数の通信ネットワークを介して接続するために使用される。

量子プロセッサ制御モジュール６１６は、例えば、量子プロセッサ２０によって論理量子ビットを構成するための情報及びエラー検査を行うための情報をクライアントコンピュータ５００から受信し、量子プロセッサ２０を制御する。量子プロセッサ制御モジュール６１６は、第１群の量子プロセッサによって構成される論理量子ビットに関するエラー検査を行い、少なくとも第１群の量子ビットに関するエラー検査においてエラーが検出された場合に、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップし、第２群の量子プロセッサによって構成される論理量子ビットに関するエラー検査を行った結果を、量子プロセッサ２０から取得する。

上記に示した要素の各々は先述される記憶装置の１つ又は複数に格納され得る。上記に示したモジュールの各々は、上述される機能を実行するための命令のセットに対応する。上記に示したモジュール又はプログラム（すなわち、命令のセット）は別個のソフトウェアプログラム、プロシージャ又はモジュールとして実装される必要はないとともに、従ってこれらのモジュールの様々なサブセットが様々な実施形態で組み合わされるか、或いは再構成され得る。ある実施形態において、メモリ６０４は上記に示されるモジュール及びデータ構造のサブセットを格納し得る。さらには、メモリ６０４は上述されない追加的なモジュール及びデータ構造を格納し得る。

図９は「サーバコンピュータ」を示すが、図９は、本明細書に記載される実施形態の構造的な概略としてよりも、サーバのセットに存在し得る様々な特徴についての説明が意図されている。実際には、及び当業者により認識されるとおり、別個に示される項目が組み合わされ得るであろうとともに、ある項目が別個にされ得るであろう。例えば、図９において別個に示される項目は単一サーバ上に実装され得るであろうとともに、単一の項目が１台又は複数のサーバにより実装され得るであろう。

＜動作説明＞
次に、本実施形態に係るシステム１０の動作について説明する。図１０及び１１は、本実施形態に係るシステム１０の処理の一例を示すフローチャートである。

（ステップＳ１０）
システム１０は、はじめに、第１群の量子プロセッサに含まれる複数の物理量子ビットで構成された論理量子ビットについてエラー検査を実行する。

（ステップＳ１１）
システム１０は、エラーが検出されない場合、ステップＳ１０の処理を再び実行する。一方、システム１０は、エラーが検出された場合、ステップＳ１２を実行する。

（ステップＳ１２）
システム１０は、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップする。

（ステップＳ１３）
その後、システム１０は、第２群の量子プロセッサに含まれる複数の物理量子ビットで構成された論理量子ビットについてエラー検査を実行する。

（ステップＳ１４）
システム１０は、エラーが検出されない場合、ステップＳ１１においてエラーが検出されていても、エラー訂正せずに処理を終了する。一方、第２群の量子プロセッサについてもエラーが検出された場合、ステップＳ１５を実行する。

（ステップＳ１５）
システム１０は、複数の物理量子ビットについてエラー訂正を実行する。

これにより、本実施形態に係るシステム１０は、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、一部の量子プロセッサが不適切な動作をしても、全体として不適切な動作が起こる確率を低減させることができる。

（ステップＳ２０）
システム１０は、第１群の量子プロセッサに含まれる複数の物理量子ビットで構成された論理量子ビットについてエラー検査を実行する。

（ステップＳ２１）
システム１０は、エラーが検出されない場合、ステップＳ２０の処理を再び実行する。一方、システム１０は、エラーが検出された場合、ステップＳ２２を実行する。

（ステップＳ２２）
システム１０は、第１群の量子プロセッサの量子状態と第２群の量子プロセッサの量子状態とをスワップする。

（ステップＳ２３）
システム１０は、第２群の量子プロセッサに含まれる複数の物理量子ビットで構成された論理量子ビットについてエラー検査を実行する。

（ステップＳ２４）
さらに、システム１０は、第２群の量子プロセッサの量子状態と第３群の量子プロセッサの量子状態とをスワップする。

（ステップＳ２５）
そして、システム１０は、第３群の量子プロセッサに含まれる複数の物理量子ビットで構成された論理量子ビットについてエラー検査を実行する。

（ステップＳ２６）
システム１０は、第１群の量子プロセッサ、第２群の量子プロセッサ及び第３群の量子プロセッサによるエラー検査の結果に関する多数決によりエラーが検出されない場合、ステップＳ２１においてエラーが検出されていても、エラー訂正せずに処理を終了する。一方、多数決によりエラーが検出された場合、ステップＳ２７を実行する。

（ステップＳ２７）
システム１０は、複数の物理量子ビットについてエラー訂正を実行する。

これにより、本実施形態に係るシステム１０は、複数の量子プロセッサを接続して論理量子ビットを構成する場合に、一部の量子プロセッサが不適切な動作をしても、全体として不適切な動作が起こる確率をより低減させることができる。

なお、開示技術は、上述した各実施形態に限定されるものではなく、開示技術の要旨を逸脱しない範囲内において、他の様々な形で実施することができる。このため、上記各実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。例えば、上述した各処理ステップは処理内容に矛盾を生じない範囲で任意に順番を変更し、または並列に実行することができる。

本開示の実施形態のプログラムは、コンピュータに読み取り可能な記憶媒体に記憶された状態で提供されてもよい。 記憶媒体は、「一時的でない有形の媒体」に、プログラムを記憶可能である。プログラムは、限定でなく例として、ソフトウェアプログラムやコンピュータプログラムを含む。

１０…システム、２０，３０…量子プロセッサ、２０ａ，３０ａ…データ量子ビット、２０ｂ…Ｚ測定量子ビット、２０ｃ…Ｘ測定量子ビット、２１，３１…第１量子プロセッサ、２２，３２…第２量子プロセッサ、２３，３３…第３量子プロセッサ、２４，３４…第４量子プロセッサ、２５，３５…第５量子プロセッサ、２６，３６…第６量子プロセッサ、２７，３７…第７量子プロセッサ、２８，３８…第８量子プロセッサ、２９…第Ｎ量子プロセッサ、３０ｂ…第１Xエラーシンドローム測定量子ビット、３０ｃ…第２Xエラーシンドローム測定量子ビット、３０ｄ…第１Zエラーシンドローム測定量子ビット、３０ｅ…第２Zエラーシンドローム測定量子ビット、５００…クライアントコンピュータ、５０２…ＣＰＵ、５０４…メモリ、５０６…ユーザインタフェース、５０８…ネットワーク通信インタフェース、５１０…ディスプレイ、５１２…キーボード／マウス、５１４…通信バス、５１６…オペレーティングシステム、５１８…ネットワーク通信モジュール、５２０…量子プロセッサ制御モジュール、５３０…クライアントアプリケーション、６００…サーバコンピュータ、６０２…ＣＰＵ、６０４…メモリ、６０６…ユーザインタフェース、６０８…ネットワーク通信インタフェース、６１０…通信バス、６１２…オペレーティングシステム、６１４…ネットワーク通信モジュール、６１６…量子プロセッサ制御モジュール

Claims (6)

1. システムであって、
   それぞれ複数の物理量子ビットを備える複数の量子プロセッサを含み、
   前記複数の量子プロセッサのうち第１群の量子プロセッサが、
   前記複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、
   前記論理量子ビットに関するエラー検査を行い、
   前記複数の量子プロセッサのうち第２群の量子プロセッサが、
   前記複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、
   少なくとも前記第１群の量子プロセッサに関するエラー検査においてエラーが検出された場合に、前記第１群の量子プロセッサの量子状態と前記第２群の量子プロセッサの量子状態とをスワップし、
   前記論理量子ビットに関するエラー検査を行う、
   処理を実行する、システム。
2. 前記第１群の量子プロセッサに含まれる複数の物理量子ビットは、前記第１群の量子プロセッサにわたって結合され、
   前記第２群の量子プロセッサに含まれる複数の物理量子ビットは、前記第２群の量子プロセッサにわたって結合されている、
   請求項１に記載のシステム。
3. 前記エラー検査は、複数のエラーシンドローム測定を含み、
   前記第１群の量子プロセッサにおける前記複数のエラーシンドローム測定の結果と、前記第２群の量子プロセッサにおける前記複数のエラーシンドローム測定の結果との比較に基づいて、前記複数のエラーシンドローム測定の結果を選択し、
   選択された前記複数のエラーシンドローム測定の結果に基づいて、エラー訂正を行う、
   請求項１又は２に記載のシステム。
4. 前記複数の量子プロセッサのうち第３群の量子プロセッサが、
   前記複数の物理量子ビットにより少なくとも１つの論理量子ビットを構成し、
   少なくとも前記第１群の量子ビットに関するエラー検査においてエラーが検出された場合に、前記第２群の量子プロセッサの量子状態と前記第３群の量子プロセッサの量子状態とのスワップを実行し、
   前記論理量子ビットに関するエラー検査を実行する、
   請求項１から３のいずれか一項に記載のシステム。
5. それぞれ複数の物理量子ビットを備える複数の量子プロセッサを含むシステムが実行する情報処理方法であって、
   前記複数の量子プロセッサのうち第１群の量子プロセッサが、
   前記複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、
   前記論理量子ビットに関するエラー検査を行い、
   前記複数の量子プロセッサのうち第２群の量子プロセッサが、
   前記複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、
   少なくとも前記第１群の量子プロセッサに関するエラー検査においてエラーが検出された場合に、前記第１群の量子プロセッサの量子状態と前記第２群の量子プロセッサの量子状態とをスワップし、
   前記論理量子ビットに関するエラー検査を行う、
   情報処理方法。
6. システムに含まれる、１つ又は複数のプロセッサに、
   それぞれ複数の物理量子ビットを備える複数の量子プロセッサのうち第１群の量子プロセッサによって、
   前記複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、
   前記論理量子ビットに関するエラー検査を行い、
   前記複数の量子プロセッサのうち第２群の量子プロセッサによって、
   前記複数の物理量子ビットによって少なくとも１つの論理量子ビットを構成し、
   少なくとも前記第１群の量子プロセッサに関するエラー検査においてエラーが検出された場合に、前記第１群の量子プロセッサの量子状態と前記第２群の量子プロセッサの量子状態とをスワップし、
   前記論理量子ビットに関するエラー検査を行う、
   処理を実行させる、プログラム。

Images