TW202217949A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW202217949A
TW202217949A TW110126257A TW110126257A TW202217949A TW 202217949 A TW202217949 A TW 202217949A TW 110126257 A TW110126257 A TW 110126257A TW 110126257 A TW110126257 A TW 110126257A TW 202217949 A TW202217949 A TW 202217949A
Authority
TW
Taiwan
Prior art keywords
layer
sidewall spacers
gate
semiconductor
etch
Prior art date
Application number
TW110126257A
Other languages
English (en)
Inventor
林士堯
李筱雯
林志翰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202217949A publication Critical patent/TW202217949A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一種半導體裝置之製造方法。上述方法包括提供一鰭部層。形成多個虛置閘極於鰭部層上，其中虛置閘極形成為從虛置閘極的一頂部區域的一較小寬度至虛置閘極的一底部區域的一較大寬度的錐形。形成多個側壁間隙壁於虛置閘極的多個側壁上。形成一層間介電層於虛置閘極之間的多個區域，且接觸側壁間隙壁。去除虛置閘極，以在層間介電內形成多個開口，並於層間介電的多個開口側邊露出側壁間隙壁。以側壁間隙壁的頂部區域的蝕刻速率高於側壁間隙壁的底部區域的蝕刻速率來蝕刻側壁間隙壁。

Description

半導體裝置之製造方法
本發明實施例係關於一種半導體技術，且特別為關於一種半導體裝置及其製造方法。
半導體積體電路(IC)產業經歷了指數型快速增長。積體電路(IC) 材料及設計方面的技術進步產生了多世代的的積體電路(IC)，每一世代積體電路(IC)的電路都比上一世代更小更加複雜。在積體電路(IC)演進的製程期間，功能密度(即，每一晶片面積上內連接裝置的數量)普遍增加，而幾何尺寸(即，使用製造製程可形成的最小部件(或線路))卻為縮小。
在一些實施例中，提供一種半導體裝置之製造方法。上述方法包括 ：提供一鰭部層；形成多個虛置閘極於鰭部層上，其中虛置閘極形成為從虛置閘極的一頂部區域的一較小寬度至虛置閘極的一底部區域的一較大寬度的錐形；形成多個側壁間隙壁於虛置閘極的多個側壁上；形成一層間介電層於虛置閘極之間的多個區域，且接觸側壁間隙壁；去除虛置閘極，以在層間介電內形成多個開口，並於層間介電的多個開口側邊露出側壁間隙壁；以及以側壁間隙壁的頂部區域的蝕刻速率高於側壁間隙壁的底部區域的蝕刻速率來蝕刻側壁間隙壁。
在一些實施例中，提供一種半導體裝置。半導體裝置包括：一基底；多個鰭部，位於基底上方；一金屬閘極，位於鰭部上方；一層間(第一)介電層，橫向相鄰於金屬閘極，其中金屬閘極位於第一介電層的多個開口內；以及多個側壁間隙壁，位於金屬閘極的多個側壁上且位於金屬閘極與第一介電層之間。多個側壁間隙壁從第一介電層的一底部區域延伸至第一介電層的一頂部區域。位於第一介電層的頂部區域的側壁間隙壁的一厚度小於位於第一介電的底部區域的側壁間隙壁的一厚度。
在一些實施例中，提供一種半導體裝置。半導體裝置包括：一基底；多個鰭部，位於基底上方；一金屬閘極，位於鰭部上方；一層間(第一)介電層，橫向相鄰於金屬閘極，金屬閘極位於第一介電的多個開口內；多個側壁間隙壁，位於金屬閘極的多個側壁上且位於金屬閘極與第一介電層之間；以及多個側壁間隙壁，從第一介電層的一底部區域延伸至第一介電層的一頂部區域，側壁間隙壁至少包括一第一子層及一第二子層，第一子層具有一第一表面與金屬閘極接觸以及相對於第一表面的一第二表面，第二子層有一第三表面與第二表面接觸以及相對於第三表面的一第四表面，第二子層的一下表面與第三表面之間的一角度大於90度。
以下的揭露提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露為敘述各個部件及其排列方式的特定範例，以求簡化本揭露。當然，這些僅為範例繪示並非用以所定義本發明。舉例來說，若為以下的揭露敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件為直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露於各個不同範例中會重複標號及/或文字。重複為為了達到簡化及明確目的，而非自列指定所探討的各個不同實施例及/或配置之間的關係。
再者，於空間上的相關用語，例如“下方”、“之下”、“下”、“上方”、“上”等等於此處係用以容易表達出本繪示書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，也涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其它方位)且此處所使用的空間上的相關符號同樣有相應的解釋。
在當代半導體裝置製造中，大量的半導體裝置，例如場效應電晶體被製造於單一晶圓上。非平面式電晶體裝置結構(例如，鰭式電晶體(通常稱作“FinFET”)，可提供更高的裝置密度，且效能高於平面式電晶體。一些先進的非平面式電晶體裝置結構，如奈米片(或奈米線)電晶體，可進一步提高鰭部場效電晶體(FinFET)的效能。相較於閘極結構局部包圍(例如，下跨)通道的鰭部場效電晶體(FinFET)，一般來說，奈米片電晶體包括一閘極結構，其包圍著一或多個奈米片的整個周邊，以改善對通道電流的控制。舉例來說，在具有相似尺寸的鰭部場效電晶體(FinFET)及奈米片電晶體中，奈米片電晶體可呈現更大的驅動電流(I on)，更小的次閾值漏電流(I off)等等。這種具有完全環繞其通道的閘極結構的電晶體通常稱作閘極全繞式(gate-all-around, GAA)電晶體或閘極全繞式場效電晶體(GAAFET)。
本揭露提供半導體裝置的各個實施例，其可包括鰭部場效電晶體(FinFET)或閘極全繞式(GAA)電晶體。
本揭露的實施例為形成非平面式電晶體(例如，鰭部場效電晶體(FinFET)或閘極全繞式(GAA)電晶體)的背景下進行說明，特別是在形成電晶體(具有導電通道超出內有基底的平面)的背景下進行說明。在一些實施例中，提供一鰭部層。隨後，多個虛置閘極位於鰭部層上。 虛置閘極形成為從虛置閘極的頂部區的較小寬度至虛置閘極的底部區的較大寬度的錐形。接下來，形成多個側壁間隙壁於虛置閘極的多個側壁上。形成一層間介電(第一介電)層於虛置閘極之間的多個區域，並接觸側壁間隙壁。隨後，去除虛置閘極，以在層間介電層內形成多個開口，且於層間介電層的多個開口側邊露出側壁間隙壁。側壁間隙壁在側壁間隙壁的頂部區的蝕刻速率高於在側壁間隙壁的底部區的蝕刻速率。
透過上述方法形成的鰭式電晶體可有利控制虛置閘極剖面輪廓，以提供改進的虛置閘極製程控制，減少虛置閘極線塌陷的風險並改進線寬粗糙度(line width roughness, LWR)及線邊緣粗糙度(line edge roughness, LER)。隨著鰭式電晶體的尺寸不斷減小，在生產期間形成的裝置元件(例如，虛置線)的尺寸也對應減小。然而，較小的虛置閘極會導致線塌陷，或線扭曲缺陷，因而降低裝置的良率及效能。本揭露的各個實施例透過控制虛置閘極的剖面輪廓，使虛置閘極在虛置閘極的頂部區具有較小的寬度，來解決線塌陷及線扭曲缺陷問題。具有較小頂部區的錐形虛置閘極可為高介電金屬閘極(high-k dielectric metal gate, HKMG)填充製程容許度給予權衡。根據不同的實施例，高介電金屬閘極(HKMG)填充製程容許度是透過側壁間隙壁回縮(pull-back)製程而增加的。因此，透過目前揭露的方法製造的鰭式電晶體的良率得到了改善。
第1圖繪示出根據本揭露的一或多個實施例的形成非平面式電晶體裝置的方法100流程圖。舉例來說，方法100的至少一些操作(或步驟)可用於形成閘極全繞式場效電晶體(GAAFET) (或鰭部場效電晶體(FinFET))電晶體裝置(例如，奈米片電晶體裝置、奈米線電晶體裝置、垂直式電晶體裝置或相似裝置。再者，方法100可用於形成各自導電類型的閘極全繞式(GAA) (或鰭部場效電晶體(FinFET)) 電晶體裝置，例如n型閘極全繞式(GAA)電晶體裝置或p型閘極全繞式(GAA)電晶體裝置。此處用語 “n型”可稱作具有電子作為其導電載子的電晶體的導電型；而此處用語 “p型”可稱作具有電洞作為其導電載子的電晶體的導電型。
需要注意的是，方法100僅為一示例，並未侷限本揭露內容。因此，可理解的是，在第1圖的方法100之前、期間及之後可提供額外的操作步驟，並且一些其他的操作步驟在此可僅作簡要說明。在各個實施例中，方法100的操作步驟可相關於各圖式中所示的各種製造階段的示例閘極全繞式場效電晶體(GAAFET)電晶體裝置的立體示意圖。
在簡要概述中，方法100從操作步驟102開始，提供具有若干個第一半導體層及若干個第二半導體層覆蓋位於其上的一基底。接下來，方法100進入操作步驟104，形成多個虛置閘極於第一半導體層及第二半導體層上。接下來，方法100進入操作步驟106，形成多個側壁間隙壁的。接下來，方法100進入操作步驟108，形成多個內間隔層。接下來，方法100進入操作步驟110，形成源極區及汲極區。接下來，方法100進入操作步驟112，形成一層間介電(interlevel dielectric, ILD)(第一介電)層。接下來，方法100進入操作步驟114，去除虛置閘極。接下來，方法100進入操作步驟116，進行間隙壁回縮。接下來，方法100進入操作步驟118，打穿蝕刻停止層。接下來，方法100進入操作步驟120，透過打穿的蝕刻停止層去除犧牲層。接下來，方法100進入操作步驟122，形成金屬閘極。
對應於第1圖的操作步驟102，第2圖為閘極全繞式(GAA)電晶體裝置200的剖面示意圖，包括在多個製造階段其中之一的形成若干第一半導體層210及若干第二半導體層220於一半導體基底202上，其中第一半導體層210作為犧牲層，如後續所述。如第2圖的示例所示，半導體層210及半導體層220於半導體基底202上形成一堆疊。半導體層210及半導體層220一同組成一鰭部層230。在一些實施例中，電晶體裝置可不為閘極全繞式(GAA)電晶體裝置，且鰭部層230可由單一半導體材料形成。
半導體基底202包括一半導體材料基底，例如矽。或者，半導體基底202可包括其他元素半導體材料，例如鍺。半導體基底202也可包括一化合物半導體，例如碳化矽、砷化鎵、砷化銦及磷化銦。半導體基底202可包括一合金半導體，例如矽鍺、矽鍺碳化物、磷化鎵砷及磷化鎵銦。在一實施例中，半導體基底202包括一磊晶層。舉例來說，半導體基底202可為具有一磊晶層位於其上的塊材半導體。再者，半導體基底202可包括一絕緣體上覆半導體(semiconductor-on-insulator, SOI)結構。舉例來說，半導體基底202可包括一埋入式氧化(buried oxide, BOX)層，其透過氧植入分離(separation by implanted oxygen, SIMOX)或其他合適的技術(例如，晶圓接合及磨削)而形成。
第一半導體層210及第二半導體層220交替設置於彼此的頂部(例如，沿Z方向)以形成堆疊。舉例來說，第二半導體層220的其中一者位於第一半導體層210的其中一者之上，然後第一半導體層220的其中另一者位於第二半導體層210之上等等。
堆疊可包括任意數量交替設置的半導體層210及半導體層220。半導體層210及半導體層220可有不同的厚度。第一半導體層210中從一層至另一層可具有不同厚度。第二半導體層220中從一層至另一層可具有不同厚度。半導體層210及半導體層220各個厚度可在幾奈米至幾十奈米之間。堆疊的第一層可厚於其他半導體層210及半導體層220。在一實施例中，第一半導體層210中各個具有一厚度約在5奈米(nm)至20nm的範圍，且第二半導體層220中各個具有一厚度約在5nm至20nm的範圍。
兩個半導體層210及半導體層220具有不同的組成。 在各個實施例中，兩個半導體層210及半導體層220的組成提供不同的氧化速率及/或不同層之間的蝕刻選擇性。在一實施例中，半導體層210包括矽鍺(Si 1-xGe x)，而半導體層220包括矽(Si)。在一實施例中，半導體層220中各個可未摻雜或實質上無摻雜(亦即，具有一外質摻雜濃度約在0cm -3至1×10 17cm -3)的矽，其中在形成半導體層220(例如，矽)時可未刻意進行摻雜。
在各個實施例中，半導體層220可刻意摻雜。舉例來說，當閘極全繞式(GAA)電晶體裝置200配置為n型(並且在增強模式下進行操作)時，半導體層220中各個可為摻雜p型摻雜物(例如，硼(B)、鋁(Al)、銦(In)及鎵(Ga))的矽。而當閘極全繞式(GAA)電晶體裝置200配置為p型(且操作於增強模式)時，半導體層220各個可為摻雜n型摻雜物(例如，磷(P)、砷(As)、銻(Sb))的矽。在另一個例子中，當閘極全繞式(GAA)電晶體裝置200配置為n型(且操作於空乏模式)時，半導體層220各個可為摻雜n型摻雜物的矽；而當閘極全繞式(GAA)電晶體裝置200配置為p型(且操作於空乏模式)時，半導體層220各個可為摻雜p型摻雜劑的矽。在一些實施例中，半導體層210各個為Si 1-xGe x，其包括莫耳比小於50%(x＜0.5)的Ge。舉例來說，Ge可包括Si 1-xGe x的莫耳比為15%至35%的半導體層。再者，第一半導體層210可包括與其間不同的組成，並且第二半導體層220可包括與其間不同的組成。
半導體層210及半導體層220中的任何一者可包括其他材料，例如化合物半導體(例如，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦、合金半導體(例如，GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及/或GaInAsP)或者其組合。半導體層210及半導體層220的材料可根據提供不同的氧化速率及/或蝕刻選擇性來進行選擇。
半導體層210及半導體層220可自半導體基底202磊晶生長。舉例來說，半導體層210及半導體層220各個分子束磊晶(MBE)製程、化學氣相沉積(CVD)製程如金屬有機化學氣相沉積(MOCVD)製程及/或其他合適的磊晶生長製程來生長。在磊晶生長期間，半導體基底202的晶體結構向上延伸，致使半導體層210及半導體層220具有與半導體基底202相同的結晶取向(crystal orientation)。
對應於第1圖的操作步驟104，第3圖為具有形成為錐形虛置閘極310的閘極全繞式(GAA)電晶體裝置200的剖面示意圖。可形成一蝕刻停止層320於半導體層210及半導體層220上，且形成多個錐形虛置閘極310於蝕刻停止層320上。蝕刻停止層320可包括氧化矽。蝕刻停止層320可透過沉積製程形成(例如，化學氣相沉積(CVD)製程(例如，PECVD、HARP或其組合)、ALD製程、另一種適用製程或其組合。
形成的虛置閘極310於虛置閘極310的頂部區域的寬度Wt小於虛置閘極310的底部區域的寬度Wb。當虛置閘極材料形成於半導體層210及半導體層220上，接著進行微影製程，以形成錐形虛置閘極。舉例來說，錐形虛置閘極310可透過使用蝕刻罩幕進行圖案化形成，其中蝕刻罩幕為圖案化的光阻或硬式罩幕。虛置閘極材料可由半導體材料(例如，Si)形成，或者由介電材料形成。
一般來說，對於乾式蝕刻，蝕刻虛置閘極材料最好是在偏功率下進行，偏功率於虛置閘極310的底部區域具有低於虛置閘極310的頂部區域的橫向蝕刻。形成錐形虛置閘極310的蝕刻條件將取決於虛置閘極材料的材料。舉例來說，對於由矽組成的虛置閘極材料，乾式蝕刻的主蝕刻氣體可包括Cl 2、HBr、CF 4、CHF 3、CH 2F 2、CH 3F、C 4F 6、BCl 3、SF 6或H 2中的至少一種。用於調整乾式蝕刻選擇性的鈍化氣體可包括N 2、O 2、CO 2、SO 2、CO或SiCl 4中的至少一種。舉例來說，載氣可為Ar、He或Ne中的至少一種。舉例來說，電漿電源功率可約在10W至3000W。舉例來說，電漿偏功率可約在0W至3000W。舉例來說，壓力可約在1mTorr至800mTorr。舉例來說，蝕刻氣體流速可約在1sccm至5000sccm。
偏功率控制蝕刻方向，亦即控制乾式蝕刻的異向性程度。異向性程度調整為於虛置閘極310的底部區域提供低於虛置閘極310的頂部區域的橫向蝕刻。錐形的虛置閘極310減少線塌陷，並對於線寬粗糙度(LWR)及線邊緣粗糙度(LER)給予改善。
虛置閘極材料的蝕刻可包括濕式清潔蝕刻。舉例來說，對於Si虛置閘極材料，濕式清潔蝕刻可包括主蝕刻化學劑(HF、F 2或H 3PO 4中的至少一種)、用於選擇性調整的輔助蝕刻化學劑(O 3、H 2SO 4、HCl、HBr或NH 3中的至少一種)，以及溶劑(去離子水(DI water)、酒精或丙酮中的至少一種)。
對應於第1圖的操作步驟106，第4圖繪示出具有側壁間隙壁400的閘極全繞式(GAA)電晶體裝置200的剖面示意圖。側壁間隙壁400形成於虛置閘極310的側壁340上。任何合適的沉積方法，諸如熱氧化、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或相似方法，都可用於形成側壁間隙壁400。第4圖所繪所述的側壁間隙壁400的形狀及製造方法僅為非限制性的示例，也可能具有其他形狀及製造方法。這些及其他的變化完全涵蓋於本揭露的範圍內。
側壁間隙壁400可包括若干個子層。舉例來說，子層的數量可在1至9之間。第4圖繪示出具有三個子層的示例，亦即一第一子層400a位於虛置閘極310的側壁340上，一第二子層400b位於第一子層400a上以及一第三子層400c位於第二子層400b上。舉例來說，這些子層可由不同的材料形成。
第4圖繪示出具有子層的側壁間隙壁400的裝置。在後續圖式中，為了便於說明，未繪示具體的子層，而僅繪示側壁間隙壁400。
舉例來說，側壁間隙壁400及其子層可為矽類材料，諸如SiN、SiON、SiCN、SiOCN、SiO 2或SiC中的至少一種。或者，側壁間隙壁400及其子層可為金屬類材料，例如HfO或Al 2O 3中的至少一種。舉例來說，子層的厚度可在0.5nm至100nm之間。
對應於第1圖的操作步驟108，第5圖繪示出具有多個內間隔層500的閘極全繞式(GAA)電晶體裝置200的剖面示意圖。去除位於相鄰虛置閘極310之間的開口內的側壁間隙壁400部分及蝕刻停止層320部分，以露出第一半導體層210及第二半導體層220的堆疊的一上部。舉例來說，適當的異向性蝕刻可為使用以虛置閘極310作為蝕刻罩幕的適當的乾式蝕刻，去除位於相鄰虛置閘極310之間的開口內的側壁間隙壁400部分及蝕刻停止層320部分。蝕刻側壁間隙壁400及蝕刻停止層320可對側壁間隙壁400一第一蝕刻及對蝕刻停止層320進行一第二蝕刻。
一旦於虛置閘極310之間的區域中露出第一半導體層210及第二半導體層220的堆疊的上部，透過蝕刻圖案化第一半導體層210及第二半導體層220的堆疊以形成多個鰭部505。蝕刻可為異向性的。例如，反應性離子蝕刻(reactive ion etch, RIE)、中性束蝕刻(neutral beam etch, NBE)、相似蝕刻或其組合。
一旦圖案化第一半導體層210及第二半導體層220，形成內間隔層500橫向相鄰於第一半導體層210，第一半導體層210為後續所述的犧牲層。可使用 “回縮(pull-back)”製程去除(例如，蝕刻)半導體層210的端部，以回縮半導體層210。可理解的是，回縮距離(亦即，蝕刻或回縮各個半導體層210的程度)可任意增加或減少。在一示例中，半導體層220包括Si，而半導體層210包括Si 1-xGe x，回縮製程可包括氯化氫(HCl)氣體等向性蝕刻製程，其蝕刻SiGe而未攻擊Si。因此，半導體層220在此製程中可實質上保持完整。
可透過化學氣相沉積(CVD) 或者透過氮化物的單層摻雜(monolayer doping, MLD)的順應性沉積氮化物，然後進行間隔層RIE形成內間隔層500。內間隔層500可使用順應性沉積製程進行沉積，並以後續的等向性或異向性回蝕刻去除鰭部505的側壁上及半導體基底202的表面上多餘的間隔層材料。內間隔層500的材料可由氮化矽、碳氮化矽硼、氮碳化矽或適合於形成電晶體的絕緣閘極側壁間隙壁的的任何其他類型的介電材料(例如，具有小於約5的介電常數的介電材料)形成。
對應於第1圖的操作步驟110，第6圖為閘極全繞式(GAA)電晶體裝置200的剖面示意圖，其具有源極/汲極結構610形成於鰭部505之間。如第6圖的說明性示例所示，源極/汲極結構610形成於鰭部505之間的區域(其在形成鰭部505時形成)。源極/汲極結構610耦接於各個半導體層220的鰭部505的對應端部。
源極/汲極結構610各自可包括矽鍺(SiGe)、砷化銦(InAs)、砷化鎵銦(InGaAs)、銻化銦(InSb)、砷化鍺(GaAs)、銻化鍺(GaSb)、磷化銦鋁(InAlP)、磷化銦(InP)或其組合。可使用磊晶層生長製程於各個半導體層220的露出端部形成源極/汲極結構610。舉例來說，生長製程可包括選擇性磊晶生長(selective epitaxial growth, SEG) 製程、化學氣相沉積(CVD)沉積技術(例如，氣相磊晶(vapor-phase epitaxy, VPE)及/或超高真空化學氣相沉積(ultra-high vacuum CVD, UHV-CVD))、分子束磊晶，或其他合適的磊晶製程。
可施加原位摻雜(in-situ doping, ISD)來形成摻雜源極/汲極結構610，而為閘極全繞式(GAA)電晶體裝置200形成接面。舉例來說，當閘極全繞式(GAA)電晶體裝置200配置為n型時，可透過向源極/汲極結構610植入n型摻雜物(例如，砷(As)、磷(P)等)來進行摻雜。當閘極全繞式(GAA)電晶體裝置200配置為p型時，源極/汲極結構610可透過將p型摻雜物(例如，硼(B)等)植入其中來進行摻雜。
對應於第1圖的操作步驟112，第7圖為閘極全繞式(GAA)電晶體裝置200的剖面示意圖，其包括各個製造階段的其中一者的層間介電(inter-layer dielectric, ILD)層700。如第7圖的示例所示，層間介電(ILD)層700形成於各個虛置閘極310的兩相對側，以覆蓋源極/汲極結構610及虛置鰭部結構600，其間設置了接觸蝕刻停止層710。
接觸蝕刻停止層710可先形成於源極/汲極結構610及虛置閘極310上，接觸蝕刻停止層710可在後續的蝕刻製程中作為蝕刻停止層，並可包括合適的材料，例如氧化矽、氮化矽、氮氧化矽、其組合或相似物，且可通過合適的形成方法，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、其組合或相似方法形成。
接下來，形成層間介電(ILD)層700於接觸蝕刻停止層710上。在一些實施例中，層間介電(ILD)層700由介電材料形成，例如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼矽酸鹽玻璃(borosilicate glass, BSG)、摻硼磷矽酸鹽玻璃(boron-doped phosphosilicate glass, BPSG)、未摻雜矽酸鹽玻璃(undoped silicate glass USG)或相似物，並且可透過任何合適的方法進行沉積，例如化學氣相沉積(CVD)、PECVD或FCVD。接下來，可進行一平坦化製程(例如，CMP製程)，以實現層間介電(ILD)層700的平坦上表面。在進行平坦化製程之後，在一些實施例中，層間介電(ILD)層700的上表面齊平於虛置閘極310的上表面。
對應於第1圖的操作步驟114，第8圖繪示出包括去除虛置閘極310的閘極全繞式(GAA)電晶體裝置200的剖面示意圖。在形成層間介電(ILD)層700之後，去除虛置閘極310。可透過蝕刻製程去除虛置閘極310，例如反應性離子蝕刻(RIE)或化學氧化物去除(chemical oxide removal, COR)。
對應於第1圖的操作步驟116，第9圖繪示出閘極全繞式(GAA)電晶體裝置200的剖面示意圖，包括側壁間隙壁400(現在接觸層間介電(ILD)層700)的側壁間隙壁回縮。以相似於形成錐形虛置閘極的蝕刻方式，在控制橫向蝕刻的同時，對側壁間隙壁400以及一或多個子層進行蝕刻。一般來說，對於乾式蝕刻，最好是在偏功率下乾式蝕刻側壁間隙壁400，偏功率在層間介電(ILD)層700的底部區域的橫向蝕刻低於在層間介電(ILD)層700的頂部區域。側壁間隙壁回縮的蝕刻條件將取決於側壁間隙壁400的材料。在一示例中，乾式蝕刻的主蝕刻氣體可包括Cl 2、HBr、CF 4、CHF 3、CH 2F 2、CH 3F、C 4F 6、BCl 3、SF 6或H 2中的至少一種。用於調整乾式蝕刻選擇性的鈍化氣體可包括N 2、O 2、CO 2、SO 2、CO或SiCl 4中的至少一種。舉例來說，載氣可為Ar、He或Ne中的至少一種。電漿電源功率可約在10W至3000W。舉例來說，電漿偏功率可約在0W至3000W。舉例來說，壓力可約在1mTorr至800mTorr。舉例來說，蝕刻氣體流速可約在1sccm至5000sccm。
偏功率控制蝕刻方向，亦即控制乾式蝕刻的異向性程度。異向性程度調整為於層間介電(ILD)層700的底部區域提供低於層間介電(ILD)層700的頂部區域的橫向蝕刻。
側壁間隙壁400的蝕刻可包括濕式清潔蝕刻。舉例來說，濕式清潔蝕刻可包括主蝕刻化學劑(HF、F 2或H 3PO 4中的至少一種)、用於選擇性調整的輔助蝕刻化學劑(O 3、H 2SO 4、HCl、HBr或NH 3中的至少一種)，以及溶劑(去離子水(DI water)、酒精或丙酮中的至少一種)。
側壁間隙壁400的回縮蝕刻導致側壁間隙壁400的一部分厚度在層間介電(ILD)層700的底部區域大於在層間介電(ILD)層700的頂部區域。舉例來說，層間介電(ILD)層700的底部區域的側壁間隙壁400的厚度與層間介電(ILD)層700的頂部區域的厚度的比率可為2:1或更大。
餘留的蝕刻停止層320在側壁間隙壁回縮製程中有利地保護底層內間隔層510。在這種情況下，需要側壁間隙壁400及蝕刻停止層的高蝕刻選擇性(相對蝕刻率)高於內間隔層510的蝕刻選擇性。再者，雖然側壁間隙壁回縮製程主要提供回縮(例如，橫向)蝕刻，但也蝕刻了一些蝕刻停止層320。因此，對於側壁間隙壁回縮蝕刻的蝕刻條件，也蝕刻一些蝕刻停止層320。因此，需要對側壁間隙壁400有更高蝕刻率的蝕刻選擇性。在一示例中，可透過導入O 2氣體來提供上述蝕刻選擇性而減少對SiO 2蝕刻停止層320的損壞。
再者，可透過提供低偏功率實現側壁間隙壁400的頂部的蝕刻率高於側壁間隙壁400的底部。或者，在側壁間隙壁400的頂部比在側壁間隙壁400的底部的更高的蝕刻率可通過更高的壓力來實現。
對應於第1圖的操作步驟118，第10圖繪示出閘極全繞式(GAA)電晶體裝置200的剖面示意圖，其包括打穿餘留的蝕刻停止層320。可打穿餘留的蝕刻停止層320，以露出下方的第一半導體層210。蝕刻停止層320可透用適合於蝕刻停止層320的材料的蝕刻方法打穿，例如透過異向性的乾式蝕刻或等向性的濕式蝕刻。雖然可打穿餘留的蝕刻停止層320而暴露下方的第一半導體層210，但並不需要去除餘留的蝕刻停止層320。
對應於第1圖的操作步驟120，第11圖繪示出閘極全繞式(GAA)電晶體裝置200的剖面示意圖，其包括透過打穿的蝕刻停止層去除第一半導體210。一旦打穿蝕刻停止層320，下方的第一半導體層210就可透過開口而去除。透過施加選擇性蝕刻(例如，鹽酸(HCl))來去除半導體層210，同時使半導體層220實質上保持完整。在去除半導體層210後，可露出對應各個半導體層220的下表面及上表面。
對應於第1圖的操作步驟122，第12圖繪示出閘極全繞式(GAA)電晶體裝置200的剖面示意圖，其包括形成主動閘極。 主動閘極1210可形成於層間介電(ILD)層700的開口內，並包圍半導體層220。主動閘極1210可包括一閘極介電層(為簡化起見並未繪示)及一閘極金屬1214。閘極介電層可由不同的高k值(high-k)介電材料或相似的高k值介電材料形成。示例的高k值介電材料包括金屬氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、Pb的矽酸鹽以及其組合。閘極介電層可包括多個高k值介電材料的堆疊。閘極介電層可用任何合適的方法沉積，可包括分子束沉積(molecular beam deposition, MBD)、原子層沉積(atomic layer deposition, ALD)、PECVD及相似沉積等。在一些實施例中，閘極介電層可選擇性包括實質上薄的氧化物(例如，SiO x)層。
閘極金屬1214可包圍各個半導體層220，而閘極介電層設置於其間。閘極金屬1214可包括多重金屬材料的堆疊。舉例來說，閘極金屬1214可為p型功函數層、n型功函數層、其多，或其組合。功函數層也可稱作功函數金屬。p型功函數金屬的示例可包括TiN、TaN、Ru、Mo、Al、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2、WN、其他合適的p型功函數材料或其組合。n型功函數金屬的示例可包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數，或其組合。功函數值與功函數層的材料組成有關，因此選擇功函數層的材料是為了調整其功函數值，以便在待形成的裝置中得到目標閾值電壓V t。功函數層可透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他合適的製程進行沉積。
第12圖繪示出各個鰭部505的第二半導體220的三個層，其中鰭部505的第二半導體220的各個層對應於不同的通道。第12圖進一步繪示出用於鰭部的內間隔層500的層數也是三個。一般來說，每個鰭部505的第二半導體220的層數(通道)及內間隔層500的層數可多於或少於三個。舉例來說，第二半導體220(通道)的層數及內間隔層500的層數對每個鰭部505來說可為1至10。再者，內間隔層500的層數可與每個鰭部505的第二半導體220的層數相同，或比其多一個。
第13A及13B圖繪示出第12圖的裝置200的一部分放大剖面示意圖，顯示出部分的主動閘極1210(通道)、部分的第二半導體材料220(通道)及部分的內間隔層500的一區域。可以看出，如第13A圖所示，內間隔層500的形狀可為內凹的。或者，內間隔層500的形狀可為外凸的，如第13B圖所示。
第14A及14B圖繪示出第12圖的裝置200的一部分放大剖面示意圖，顯示出部分的層間介電(ILD)層700、部分的主動閘極1210、部分的側壁間隙壁400、部分的蝕刻停止層320及部分的內間隔層500的區域。從側壁間隙壁400至內間隔層500的蝕刻停止層的剖面輪廓可為彎曲的(微笑曲線)，如第14A圖所示，或者為直線，如第14B圖所示。
再者，雖然第14A及14B圖繪示出在層間介電(ILD)層700的底部區域的側壁間隙壁400的橫向厚度小於內間隔層500的橫向厚度，在一般情況下，側壁間隙壁400的橫向厚度可相同或大於層間介電(ILD)層700的底部區域的內間隔層500的橫向厚度。
第15A及15B圖第12圖的裝置200的一部分放大剖面示意圖，顯示出部分的層間介電(ILD)層700、部分的主動閘極1210及部分的側壁間隙壁400的區域。第15A圖繪示出側壁間隙壁400具有第一子層400a及第二子層400b，而第15B圖繪示出側壁間隙壁400具有第一子層400a、第二子層400b及第三子層400c。如第12圖所示，側壁間隙壁400設置於在主動閘極1210的側壁上，並從層間介電(ILD)層700的底部區域延伸至層間介電(ILD)層700的頂部區域。第一子層400a具有一第一表面1510與主動閘極1210接觸以及與第一表面1510相對的一第二表面1512。第二子層400b具有一第三表面1514與第二表面1512接觸以及與第三表面1514相對的一第四表面1516。第二子層400b的一下表面1540與第三表面1514之間的角度θ1大於90度。
請參照第15B圖，第三子層400c具有一第五表面1518與第四表面1516接觸以及與第五表面1518相對的一第六表面1520。第三子層400c的下表面1542與第五表面1518之間的角度θ4大於90度。下表面1540與下表面1542可相互平行。一般來說，對於第n個子層(其中n大於1)，其下表面及其與主動閘極1210相對的表面之間的角度大於90度。
第15A及15B圖繪示出沿第一子層400a的下表面延伸至主動閘極1210內的直線1550與第一表面1510之間的角度θ2。根據一些實施例，角度θ2大於90度。因此，角度θ1及θ2的總和大於180度。
再者，第16圖繪示出根據一些實施例之半導體裝置200的立體示意圖。半導體裝置200包括延伸至基底上方並穿過介電隔離(STI)1600的鰭部505。主動閘極1210形成於第二半導體層220(其作為源極/汲極(S/D)結構610之間的通道)之間。層間介電(ILD)層700位於源極/汲極(S/D)結構610之上，並相鄰於主動閘極1210。側壁間隙壁400設置於層間介電(ILD)層700與主動閘極1210之間。第2-12圖繪示出沿通道(第16圖中的X-X)截切的剖面示意圖。
在本揭露的一型態中，提供一種半導體裝置之製造方法。上述方法包括 ：提供一鰭部層。形成多個虛置閘極於鰭部層上，其中虛置閘極形成為從虛置閘極的一頂部區域的一較小寬度至虛置閘極的一底部區域的一較大寬度的錐形。形成多個側壁間隙壁於虛置閘極的多個側壁上。形成一層間介電層於虛置閘極之間的多個區域，且接觸側壁間隙壁。去除虛置閘極，以在層間介電內形成多個開口，並於層間介電的多個開口側邊露出側壁間隙壁。以側壁間隙壁的頂部區域的蝕刻速率高於側壁間隙壁的底部區域的蝕刻速率來蝕刻側壁間隙壁。
在一些實施例中，側壁間隙壁包括多個子層。再者，子層由不同材料形成。在一些實施例中，側壁間隙壁包括一至九個子層。在一些實施例中，蝕刻側壁間隙壁使位於層間介電層的一頂部區域的側壁間隙壁的一厚度小於位於層間介電層的一底部區域的側壁間隙壁的一厚度。在一些實施例中，蝕刻側壁間隙壁包括一乾式蝕刻。再者，乾式蝕刻的一主蝕刻氣體包括Cl 2、HBr、CF 4、CHF 3、CH 2F 2、CH 3F、C 4F 6、BCl 3、SF 6或H 2中的至少一種。在一些實施例中，形成虛置閘極包括：在一偏功率下乾式蝕刻一虛置閘極材料，偏功率在虛置閘極的底部區域的橫向蝕刻小於在虛置閘極的頂部區域的橫向蝕刻。再者，乾式蝕刻的一主蝕刻氣體包括Cl 2、HBr、CF 4、CHF 3、CH 2F 2、CH 3F、C 4F 6、BCl 3、SF 6或H 2中的至少一種。再者，用於調整乾式蝕刻選擇性的一鈍化氣體包括N 2、O 2、CO 2、SO 2、CO或SiCl 4中的至少一種。
在本揭露的另一型態中，提供一種半導體裝置。半導體裝置包括：一基底。多個鰭部位於基底上方。一金屬閘極位於鰭部上方。一層間(第一)介電層橫向相鄰於金屬閘極，其中金屬閘極位於第一介電層的多個開口內。多個側壁間隙壁位於金屬閘極的多個側壁上且位於金屬閘極與第一介電層之間。多個側壁間隙壁從第一介電層的一底部區域延伸至第一介電層的一頂部區域。位於第一介電層的頂部區域的側壁間隙壁的一厚度小於位於第一介電的底部區域的側壁間隙壁的一厚度。
在一些實施例中，位於第一介電層的底部區域的側壁間隙壁的厚度與位於第一介電層的頂部區域的側壁間隙壁的厚度的一比率為2:1或更大。在一些實施例中，側壁間隙壁包括多個子層。再者，子層中的至少一者未延伸至第一介電層的頂部區域。
在本揭露的另一型態中，提供一種半導體裝置。半導體裝置包括：一基底。多個鰭部位於基底上方。一金屬閘極位於鰭部上方。一層間(第一)介電層橫向相鄰於金屬閘極。金屬閘極位於第一介電的多個開口內。多個側壁間隙壁位於金屬閘極的多個側壁上且位於金屬閘極與第一介電層之間。側壁間隙壁從第一介電層的一底部區域延伸至第一介電層的一頂部區域。多個側壁間隙壁至少包括一第一子層及一第二子層。第一子層具有一第一表面與金屬閘極接觸以及相對於第一表面的一第二表面。第二子層有一第三表面與第二表面接觸以及相對於第三表面的一第四表面。第二子層的一下表面與第三表面之間的一角度大於90度。
在一些實施例中，子層由不同材料形成。在一些實施例中，上述半導體裝置更包括：一內間隔層，接觸第一子層的一下表面。在一些實施例中，上述半導體裝置更包括：一蝕刻停止層，接觸第一子層的一下表面。在一些實施例中，側壁間隙壁包括一第三子層，具有一第五表面接觸第四表面以及相對於第五表面的一第六表面，其中第三子層的一下表面與第五表面之間的一角度大於90度。在一些實施例中，沿第一子層的一下表面延伸至金屬閘極內的一直線與第一表面之間的一角度大於90度。
以上概略繪示瞭本發明數實施例的特徵部件，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍，且可於不脫離本揭露之精神及範圍，當可作更動、替代與潤飾。
100:方法 102, 104, 106, 108, 110, 112, 114, 116, 118, 120, 122:操作步驟 200:閘極全繞式(GAA)電晶體裝置 202:半導體基底 210:第一半導體層 220:第二半導體層 230:鰭部層 310:錐形虛置閘極 320:蝕刻停止層 340:側壁 400:側壁間隙壁 400a:第一子層 400b:第二子層 400c:第三子層 500:內間隔層 505:鰭部 610:源極/汲極(S/D)結構 700:層間介電(ILD)層 710:接觸蝕刻停止層 1210:主動閘極 1214:閘極金屬 1510:第一表面 1512:第二表面 1514:第三表面 1516:第四表面 1518:第五表面 1520:第六表面 1540, 1542:下表面 1550:直線 1600:介電隔離(STI) W b:底部區域的寬度 W t:頂部區域的寬度 θ 1, θ 2, θ 4:角度
第1圖繪示出根據一些實施例之半導體裝置的示例製造方法流程圖。 第2-12圖繪示出根據一些實施例之各種製造階段期間由第1圖的方法所製造的半導體裝置的剖面示意圖。第2-12圖繪示出截切通道(第16圖的立體示意圖中的X-X)的剖面示意圖。 第13A及13B圖繪示出根據一些實施例之第12圖的局部裝置中顯示導電閘極、第二半導體材料(通道)及內間隔層的區域的放大剖面示意圖。 第14A及14B圖繪示出根據一些實施例之第12圖的局部裝置中顯示層間介電(ILD)、主動閘極、側壁層、蝕刻停止層及內間隔層的區域中的放大剖面示意圖。 第15A及15B圖繪示出根據一些實施例之第12圖的局部裝置中顯示層間介電(ILD)層、主動閘極、側壁間隔層及蝕刻停止層的區域中的放大剖面示意圖。第15A圖繪示出側壁間隙壁具有第一子層及第二子層，而第15B圖繪示出側壁間隙壁具有第一子層、第二子層及第三子層。 第16圖繪示出根據一些實施例之半導體裝置的立體示意圖。
無
100:方法
102,104,106,108,110,112,114,116,118,120,122:操作步驟

Claims (1)

  1. 一種半導體裝置之製造方法，包括： 提供一鰭部層； 形成複數個虛置閘極於該鰭部層上，其中該虛置閘極形成為從該虛置閘極的一頂部區域的一較小寬度至該虛置閘極的一底部區域的一較大寬度的錐形； 形成複數個側壁間隙壁於該等虛置閘極的複數個側壁上； 形成一層間介電層於該等虛置閘極之間的複數個區域，且接觸該等側壁間隙壁； 去除該等虛置閘極，以在該層間介電內形成複數個開口，並於該層間介電的多個開口側邊露出側壁間隙壁；以及 以該等側壁間隙壁的一頂部區域的一蝕刻速率高於該等側壁間隙壁的一底部區域的一蝕刻速率來蝕刻該等側壁間隙壁。
TW110126257A 2020-10-27 2021-07-16 半導體裝置之製造方法 TW202217949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/081,875 2020-10-27
US17/081,875 US11652159B2 (en) 2020-10-27 2020-10-27 Semiconductor devices and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
TW202217949A true TW202217949A (zh) 2022-05-01

Family

ID=80359475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126257A TW202217949A (zh) 2020-10-27 2021-07-16 半導體裝置之製造方法

Country Status (3)

Country Link
US (2) US11652159B2 (zh)
CN (1) CN114121800A (zh)
TW (1) TW202217949A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120068268A1 (en) * 2010-09-22 2012-03-22 Hsiao Tsai-Fu Transistor structure and method of fabricating the same
US8384162B2 (en) * 2010-12-06 2013-02-26 Institute of Microelectronics, Chinese Academy of Sciences Device having adjustable channel stress and method thereof
US9035277B2 (en) * 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9349733B2 (en) * 2014-06-27 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having spacer with flat top surface and method for forming the same

Also Published As

Publication number Publication date
US20220130977A1 (en) 2022-04-28
US20230246092A1 (en) 2023-08-03
US11652159B2 (en) 2023-05-16
CN114121800A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US20220359733A1 (en) Semiconductor device
TW201802893A (zh) 半導體裝置的形成方法
CN109994541B (zh) 半导体器件中的不对称的源极和漏极结构
KR102291303B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102259709B1 (ko) 반도체 디바이스 및 방법
US11961899B2 (en) Semiconductor devices and methods of manufacturing thereof
US20220406920A1 (en) Semiconductor devices and methods of manufacturing thereof
TW202217971A (zh) 半導體裝置之製造方法
TWI764050B (zh) 半導體裝置及其形成方法
CN114864694A (zh) 半导体装置
US11652159B2 (en) Semiconductor devices and methods of manufacturing thereof
US11854899B2 (en) Semiconductor devices and methods of manufacturing thereof
US11842929B2 (en) Semiconductor devices and methods of manufacturing thereof
US20230080290A1 (en) Semiconductor devices and methods of manufacturing thereof
US11791403B2 (en) Semiconductor devices and methods of manufacturing thereof
US11955385B2 (en) Semiconductor devices with dielectric passivation layer and methods of manufacturing thereof
US20230395693A1 (en) Semiconductor device and manufacturing method thereof
US11437279B1 (en) Method for fabricating a semiconductor device
US11942532B2 (en) Fin field-effect transistor and method of forming the same
US20220344460A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230069198A1 (en) Semiconductor devices and methods of manufacturing thereof
US20220223587A1 (en) Semiconductor devices and methods of manufacturing thereof
US20240097007A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230068279A1 (en) Semiconductor devices and methods of manufacturing thereof
US20220293594A1 (en) Semiconductor devices and methods of manufacturing thereof