TW202217040A - 單腔室流動膜的形成和處理 - Google Patents

單腔室流動膜的形成和處理 Download PDF

Info

Publication number
TW202217040A
TW202217040A TW110132970A TW110132970A TW202217040A TW 202217040 A TW202217040 A TW 202217040A TW 110132970 A TW110132970 A TW 110132970A TW 110132970 A TW110132970 A TW 110132970A TW 202217040 A TW202217040 A TW 202217040A
Authority
TW
Taiwan
Prior art keywords
less
processing
plasma
power
semiconductor
Prior art date
Application number
TW110132970A
Other languages
English (en)
Other versions
TWI790736B (zh
Inventor
寇康錢德拉 保羅
亞當Ｊ 費雪巴契
努 田中
燦鋒 賴
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202217040A publication Critical patent/TW202217040A/zh
Application granted granted Critical
Publication of TWI790736B publication Critical patent/TWI790736B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Magnetic Heads (AREA)
  • Plasma Technology (AREA)

Abstract

示例性處理方法可包括形成含矽前驅物的電漿。該方法可以包括在具有含矽前驅物的電漿流出物的半導體基板上沉積可流動的膜。半導體基板可以容納在半導體處理腔室的處理區域中。處理區域可以限定在面板和半導體基板所在的基板支撐件之間。該方法可以包括在半導體處理腔室的處理區域內形成處理電漿。可以從第一電源以第一功率位準形成處理電漿。可以以第二功率位準從第二電源向基板支撐件施加第二功率。該方法可以包括用處理電漿的電漿流出物緻密化半導體基板內所限定的特徵內的可流動膜。

Description

單腔室流動膜的形成和處理
本申請要求於2020年9月8日提交的發明名稱為「SINGLE CHAMBER FLOWABLE FILM FORMATION AND TREATMENTS」的美國專利申請第17/014,224號的權益和優先權，該申請的全部內容透過引用併入本文。
本技術涉及以下申請(均於2020年9月8日同時提交)，其發明名稱為：「用於沉積和蝕刻的半導體處理腔室」（律師案卷編號：44018254US01（1192137））和「半導體處理腔室用於沉積和蝕刻」（律師案卷編號：44018155US01(1190407)）。出於所有目的，這些申請中的每一者在此透過引用整體加以併入。
本技術涉及半導體處理。更具體地，本技術涉及用於沉積和處理包括可流動膜的材料的系統和方法。
透過在基板表面上產生復雜圖案化材料層的處理，使得積體電路成為可能。在基板上生產圖案化材料需要受控的形成和去除暴露材料的方法。隨著元件尺寸不斷縮小，材料的形成可能會影響後續操作。例如，在間隙填充操作中，可以形成或沉積材料以填充形成在半導體基板上的溝槽或其他特徵。由於特徵可能具有更高的縱橫比(aspect ratios)和減小的關鍵尺寸，因此這些填充操作可能會受到挑戰。例如，由於沉積可能發生在特徵的頂部並沿著特徵的側壁，繼續沉積可能夾斷特徵(包括特徵內的側壁之間)，並且可能在特徵內產生空隙。這會影響元件效能和後續處理操作。
因此，需要可用於生產高品質元件和結構的改進的系統和方法。本技術解決了這些和其他需要。
示例性處理方法可以包括形成含矽前驅物的電漿。該方法可以包括在具有含矽前驅物的電漿流出物的半導體基板上沉積可流動的膜。半導體基板可以容納在半導體處理腔室的處理區域中。半導體基板可以限定半導體基板內的特徵。處理區域可以至少部分地限定在面板和半導體基板所在的基板支撐件之間。該方法可以包括在半導體處理腔室的處理區域內形成處理電漿。可以從第一電源以第一功率位準形成處理電漿。可以以第二功率位準從第二電源向基板支撐件施加第二功率。該方法可以包括用處理電漿的電漿流出物使半導體基板內限定的特徵內的可流動膜緻密化。
在一些實施例中，半導體處理腔室可以是半導體處理系統的一部分。該系統可以包括腔室主體。該系統可以包括被配置為支撐半導體基板的基座。該系統可以包括面板。腔室主體、基座和面板可以限定處理區域。該系統可以包括與面板耦合的高頻電漿源。高頻電漿源可以是第一電源。該系統可以包括與基座耦合的低頻電漿源。低頻電漿源可以是第二電源。該系統可以包括第一LC濾波器，其與基座耦合並且被配置為透過基座將高頻電漿源虛擬接地。該系統可以包括與面板耦合並且被配置為將低頻電漿源虛擬地接地到腔室主體的第二LC濾波器。
第二電源可以以小於或約1kHz的脈衝頻率以脈衝模式操作。第一電源可以在處理電漿期間以連續波模式操作，而第二電源以脈衝模式操作。第二電源可以以小於或約50%的工作週期(duty cycle)操作。可以操作第一電源以在沉積期間的第一時間段內產生功率尖峰。在第一時間段之後，第一電源可以在沉積期間操作第二時間段。第一時間段可以小於或約一秒，並且第二時間段可以大於或約一秒。第一電源可在小於或約200kHz的脈衝頻率下以小於或約20%的工作週期操作以產生小於或約10W的有效電漿功率。該方法可在第二個週期重複。在該方法期間，半導體基板的溫度可以保持在小於或約0℃的溫度。
本技術的一些實施例可以包括半導體處理系統。該系統可包括腔室主體。該系統可以包括被配置為支撐半導體基板的基座。該系統可包括面板。腔室主體、基座和面板可以限定處理區域。該系統可以包括與面板耦合的高頻電漿源。該系統可以包括與基座耦合的低頻電漿源。
在一些實施例中，基座可以包括靜電卡緊。半導體處理系統可以包括與基座耦合的直流(DC)電源。低頻電漿源可以被配置為在小於或約2MHz下操作。高頻電漿源可以被配置為以小於或約200kHz的脈衝頻率在大於或約13.56MHz下操作。高頻電漿源可以被配置為在小於或約20kHz的脈衝頻率下以小於或約20％的工作週期操作。高頻電漿源可以被配置為以小於或約5W的有效功率產生電漿。系統可以包括第一LC濾波器，其與基座耦合並被配置為為透過基座將高頻電漿源虛擬接地。該系統可以包括與面板耦合並且被配置為將低頻電漿源虛擬地接地至腔室主體的第二LC濾波器。
這種技術可以提供優於傳統系統和技術的許多好處。例如，透過在沉積腔室內執行固化或處理操作，可以增加產量同時可以限制或控制側壁覆蓋，這可以限制小特徵中的空隙的形成。此外，透過根據本技術的實施例執行沉積，可以在沉積操作期間產生可重複的電漿。將結合以下描述和附圖來更詳細地描述這些和其他實施例(連同它們的許多優點和特徵)。
非晶矽可用於許多結構和處理的半導體元件製造，包括作為犧牲材料，例如作為偽閘極材料，或作為溝槽填充材料。在間隙填充操作中，一些處理可以利用在處理條件下形成的可流動膜來限制沉積的保形性(conformality)，這可以允許沉積的材料更好地填充基板上的特徵。可流動的矽材料的特徵在於相對大量的氫，並且可能比其他被形成的膜的密度來得低。因此，可以進行後續處理操作以固化所生產的膜。慣用技術可利用UV固化處理去除氫並處理膜。然而，UV固化可能會導致顯著的膜收縮，這可能會對特徵產生應力並在結構內產生空隙。此外，處理會在與沉積腔室分開的腔室中形成，這將透過增加處理時間而降低產量。
隨著特徵尺寸繼續縮小，可流動膜可能面臨對窄特徵的挑戰，其特徵即在於具更高的縱橫比。例如，由於在特徵的側壁上的沉積，特徵的收縮可能更容易發生，這在小特徵尺寸中可能進一步限制進一步流入特徵中，並且可能產生空隙。可以透過在遠程電容耦合電漿區域或在與腔室耦合的遠程電漿源單元中產生自由基來執行一些慣用的可流動膜的形成。然而，對於高縱橫比特徵的循環形成，該處理可能提供不可靠的沉積。例如，當自由基通過腔室部件(例如面板)時，重組可能會挑戰自由基流出物的一致的供應。此外，遠程電漿源可能無法限制小線寬(small-pitch)特徵內的沉積量。這可能會在特徵內過度沉積，然後可能會限制或阻止處理流出物的完全滲透。這可能會在後續處理過程中造成損壞，從而導致基板報廢。
本技術可以透過將高頻和低頻電源去耦並且利用那種允許在短時間內執行低功率、可重複電漿的生成的觸發序列來克服這些限制。這可能會將溝槽填充期間的沉積限制在經嚴格控制的數量上，並確保在後續處理操作期間進行完整的處理。在描述了根據本技術的一些實施例的腔室的一般態樣之後，其中可以執行下面討論的電漿處理操作，可以討論特定的腔室配置和方法。應當理解，本技術不旨在限於所討論的特定膜、腔室或處理，因為所描述的技術可用於改進任何數量的材料的一些膜的形成的處理，並且可適用於各種處理腔室和操作。
圖1示出了根據本技術的一些實施例的示例性處理腔室100的截面視圖。該圖可以示出結合本技術的一或更多個態樣和/或可以根據本技術的實施例執行一或更多個沉積或其他處理操作的系統的概述。腔室100的附加細節或所執行的方法可在下文進一步描述。根據本技術的一些實施例，腔室100可用於形成膜層，但應理解，所述方法可類似地在可發生膜的形成的任何腔室中執行。處理腔室100可以包括腔室主體102、設置在腔室主體102內部的基板支撐件104、以及與腔室主體102耦合並且將基板支撐件104封閉在處理容積120中的蓋組件106。基板103可以透過開口126而被提供至處理容積120，開口126可以用狹縫閥或門來慣用地密封以進行處理。在處理期間，基板103可以位於基板支撐件的表面105上。如箭頭145所示，基板支撐件104可以沿著軸線147旋轉，基板支撐件104的軸144可以位於該軸線147處。或者，在沉積處理期間，可根據需要將基板支撐件104提升以旋轉。
電漿分佈調制器111可以設置在處理腔室100中以控制橫跨設置在基板支撐件104上的基板103的電漿分佈。電漿分佈調制器111可以包括第一電極108，其可以鄰近腔室主體102而設置，並且可以將腔室主體102與蓋組件106的其他部件分開。第一電極108可以是蓋組件106的一部分，或者可以是單獨的側壁電極。第一電極108可以是環形或環狀構件，並且可以是環形電極。第一電極108可以是圍繞處理腔室100的圓周的連續環而圍繞處理容積120，或者如果需要可以在選定位置不連續。第一電極108也可以是穿孔電極(例如穿孔環或網狀電極)，或者可以是板電極(例如輔助氣體分配器)。
一或更多個隔離器110a、110b可以是介電材料(例如陶瓷或金屬氧化物(例如氧化鋁和/或氮化鋁))，其可以接觸第一電極108並且將第一電極108與氣體分配器112和腔室主體102進行電性地和熱性地分離。氣體分配器112可以限定孔118以用於將處理前驅物分配到處理容積120中。氣體分配器112可與第一電源142耦合，例如RF發生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源或可與處理腔室耦合的任何其他電源。在一些實施例中，第一電源142可以是RF電源。
氣體分配器112可以是導電氣體分配器或非導電氣體分配器。氣體分配器112也可以由導電和非導電部件形成。例如，氣體分配器112的主體可以是導電的，而氣體分配器112的面板可以是不導電的。氣體分配器112可以例如由第一電源142供電，如圖1所示，或者在一些實施例中氣體分配器112可以與地耦合。
第一電極108可以與可以控制處理腔室100的接地通路的第一調諧電路128耦合。第一調諧電路128可以包括第一電子感測器130和第一電子控制器134。第一電子控制器134可以是或包括可變電容或其他電路元件。第一調諧電路128可以是或包括一或更多個電感132。第一調諧電路128可以是在處理期間在處理容積120中存在的電漿條件下實現可變或可控阻抗的任何電路。在如圖所示的一些實施例中，第一調諧電路128可以包括並聯耦合於接地和第一電子感測器130之間的第一電路支路(leg)和第二電路支路。第一電路支路可以包括第一電感132A。第二電路支路可以包括與第一電子控制器134串聯耦合的第二電感132B。第二電感132B可以設置在第一電子控制器134和將第一和第二電路支路都連接到第一電子感測器130的節點之間。第一電子感測器130可以是電壓或電流感測器並且可以與第一電子控制器134耦合，第一電子控制器134可以提供對處理容積120內的電漿條件的一定程度的閉合迴路(closed-loop)控制。
第二電極122可以與基板支撐件104耦合。第二電極122可以嵌入在基板支撐件104內或與基板支撐件104的表面耦合。第二電極122可以是板、穿孔板、網、絲網或導電元件的任何其他分佈式佈置。第二電極122可以是調諧電極，並且可以透過設置在基板支撐件104的軸144中的導管146(例如具有選定電阻的電纜(例如50歐姆))與第二調諧電路136耦合。第二調諧電路136可以具有第二電子感測器138和第二電子控制器140，其可以是第二可變電容。第二電子感測器138可以是電壓或電流感測器，並且可以與第二電子控制器140耦合以提供對處理容積120中的電漿條件的進一步控制。
可以是偏壓電極和/或靜電卡緊電極的第三電極124可以與基板支撐件104耦合。第三電極可以透過濾波器148與第二電源150耦合，濾波器148可以是阻抗匹配電路。第二電源150可以是DC功率、脈衝DC功率、RF偏壓功率、脈衝RF源或偏壓功率，或者這些或其他功率源的組合。在一些實施例中，第二電源150可以是RF偏壓電源。
圖1的蓋組件106和基板支撐件104可以與任何處理腔室一起使用以用於電漿或熱處理。在操作中，處理腔室100可以提供對處理容積120中的電漿條件的即時控制。基板103可以設置在基板支撐件104上，並且可以根據任何期望的流動計劃使用入口114而使處理氣體流過蓋組件106。氣體可以透過出口152離開處理腔室100。電功率可以與氣體分配器112耦合以在處理容積120中建立電漿。在一些實施例中，可以使用第三電極124對基板施加電偏壓。
在為處理容積120中的電漿通電時，可以在電漿和第一電極108之間建立電位差。還可以在電漿和第二電極122之間建立電位差。然後可以使用電子控制器134、140來調整由兩個調諧電路128和136表示的接地路徑的流動特性。可以向第一調諧電路128和第二調諧電路136傳送設定點以提供對沉積速率和從中心到邊緣的電漿密度均勻性的獨立控制。在電子控制器都可以是可變電容的實施例中，電子感測器可以獨立地調節可變電容以最大化沉積速率並最小化厚度不均勻性。
調諧電路128、136中的每一者可以具有可變阻抗，該可變阻抗可以使用相應的電子控制器134、140進行調整。在電子控制器134、140是可變電容的情況下，可以選擇每個可變電容的電容範圍，以及第一電感132A和第二電感132B的電感，以提供阻抗範圍。該範圍可能取決於電漿的頻率和電壓特性，其在每個可變電容的電容範圍內可能具有最小值。因此，當第一電子控制器134的電容處於最小或最大時，第一調諧電路128的阻抗可能很高，導致電漿形狀在基板支撐件上具有最小的空中或橫向覆蓋。當第一電子控制器134的電容接近使第一調諧電路128的阻抗最小化的值時，電漿的空中覆蓋可以增長到最大值，能有效地覆蓋基板支撐件104的整個工作區域。當第一電子控制器134的電容偏離最小阻抗設置時，電漿形狀可能從腔室壁收縮並且基板支撐件的空中覆蓋可能下降。第二電子控制器140可以具有類似的效果，隨著可改變第二電子控制器140的電容，來增加和減少電漿在基板支撐件上的空中覆蓋。
電子感測器130、138可用於在閉合迴路中調諧相應的電路128、136。取決於所使用的感測器的類型的電流或電壓的設定點可以安裝在每個感測器中，並且感測器可以配備控制軟體，該軟體決定對每個相應電子控制器134、140的調整以最小化與設定點的偏差。因此，可以在處理期間選擇和動態控制電漿形狀。應當理解，雖然前述討論基於可以是可變電容的電子控制器134、140，但是可以使用具有可調特性的任何電子部件來提供具有可調阻抗的調諧電路128和136。
圖2示出了根據本技術的一些實施例的處理腔室200的示意性局部截面視圖。腔室200可以包括上述處理腔室100的任何特徵、部件或特性，並且可以示出腔室的附加特徵，包括與腔室耦合的特定電源。例如，腔室200可以包括腔室主體205。腔室可以包括基板支撐件210，其可以被配置為在半導體處理期間支撐基板。腔室可以包括面板215，面板215與基座和腔室主體一起可以在正被處理的基板的上方限定處理區域。
一些傳統的處理系統可以透過在將基座接地的同時向面板施加電功率，或者向基座施加電源並且將面板接地來在處理區域內產生電漿。在一些系統中，額外的偏壓電源可以與基座耦合以增加電漿流出物的方向性。應當理解，用於靜電卡緊的單獨的直流電源可以與基座耦合(如先前描述的處理腔室100)；除了卡緊基板之外，直流電源還可以操作以進一步對腔室中產生的電漿進行偏壓處理。本技術可以透過將兩個單獨的電漿電源與所示的噴頭和基座耦合而不同於慣用配置。例如，第一電漿電源220可以與噴頭耦合，而第二電漿電源230可以與基座耦合。在一些實施例中，第一電漿電源220可以是高頻電漿電源，而第二電漿電源230可以是低頻電漿電源。在一些實施例中，低頻電漿電源230可以與DC電源分開，DC電源可以用於將基板靜電耦合到基座。
低頻電漿電源可以在小於或約2MHz的第一頻率下運行，且可在小於或約1.5MHz、小於或約1.0MHz、小於或約800kHz、小於或約600kHz、小於或約500kHz、小於或約400kHz、小於或約350kHz、小於或約300kHz、小於或約250kHz、小於或約200kHz或更低的頻率下運行。高頻電漿電源可以在大於或約2MHz的第二頻率下操作，並且其可以大於或約10MHz、大於或約13MHz(例如13.56MHz)、大於或約15MHz、大於或約20MHz、大於或約40MHz或更高。
電漿源的附加態樣可用於進一步調整處理區域內產生的電漿。例如，根據本技術的實施例的腔室可用於填充高縱橫比特徵，其中可產生離散量的沉積以限制被填充的特徵內的空隙的形成。基於在有限的時間段內無法產生可重複的低功率電漿，慣用的腔室在電漿功率的降低的態樣可能受到限制。本技術可用於生產材料層，其特徵在於每個循環有小於或約10nm的厚度。為了實現這種有限的沉積，可以限制沉積週期，或者可以減少沉積期間使用的功率。慣用系統可能無法將電漿功率降低至低於或約100W，這可能會增加沉積材料的量，並且進行縮短形成週期以適應這種更高功率將可能會限制在多循環沉積期間產生可重複電漿的能力。
本技術透過產生低功率沉積電漿克服了這些問題，其特徵在於有效電漿功率小於或約20W，並且其特徵在於有效電漿功率小於或約15W、小於或約10W、小於或約8W、小於或約6W、小於或約5W、小於或約4W、小於或約3W、或更小。為了在沉積操作期間產生這種較低功率的電漿，系統可以以小於或約200kHz的脈衝頻率運行高頻電漿功率，並且可以以小於或約150kHz、小於或約100kHz、小於或約80kHz、小於或約70kHz、小於或約60kHz、小於或約50kHz、小於或約40kHz、小於或約30kHz、小於或約20kHz、小於或約10kHz，或更小的脈衝頻率運行電漿功率。此外，並且在提到的任何脈衝頻率下，高頻電漿電源可以在降低的工作週期下運行，該工作週期可以小於或約50%，並且可以小於或約45%、小於或等於約40%、小於或約35%、小於或約30%、小於或約25%、小於或約20%、小於或約15%、小於或約10%、小於或約5%或更小。
在一些實施例中，降低的脈衝頻率和工作週期可能以一致的方式挑戰電漿的生成。一旦產生的低功率電漿可能會產生低速率沉積以限制每個循環的沉積，然而，點火可能會受到挑戰。因此，在一些實施例中，電漿功率可以與觸發序列一起操作以促進沉積期間的電漿產生。例如，如上所述，在一些實施例中，可以在沒有低頻電漿電源的情況下執行沉積操作。然而，在沉積操作期間的一些實施例中，可以操作低頻電漿電源以促進點火。此外，可以不操作低頻電漿電源，並且可以對高頻電漿電源施加功率尖峰以促進點火。功率尖峰可以透過功率管理直接施加，或者透過高頻電漿電源的分級(level-to-level)操作來施加。
還可以操作低頻電漿電源以在處理期間控制電漿的形成和離子方向性。透過基座傳送低頻電漿功率，在該通電電極處形成的電漿鞘可以有利於離子進入被緻密化的特徵的方向性。低頻電漿電源可以在上述任何功率位準或脈衝頻率下操作，但是在一些實施例中，第二電源230可以在處理操作期間以比第一電源220更大的電漿功率操作。例如，在處理期間，由第二電源輸送的電漿功率可以大於或約50W，並且可以大於或約100W、大於或約200W、大於或約300W、大於或約400W、大於或約500W、大於或約600W、大於或約700W、大於或約800W、或更多。透過在處理電漿的形成期間增加低頻電源的電漿功率，可以產生更大量的電漿流出物。從基座施加更大的低頻功率可以增加垂直於橫跨基板的平面的傳送的方向性。
可以進行額外的調整以透過調整所提供的電漿功率或偏壓功率的一或更多個特性來進一步增加沿著特徵的側壁的沉積材料的蝕刻。例如，在一些實施例中，電漿電源和偏壓電源都可以以連續波模式操作。此外，電源中的一者或兩者可以以脈衝模式操作。在一些實施例中，在處理期間，高頻電源可以以連續波模式或脈衝模式操作，而低頻電源可以以脈衝模式操作。低頻電漿電源的脈衝頻率可小於或約1,000Hz，並且可小於或約900Hz、小於或約800Hz、小於或約700Hz、小於或約600Hz、小於或約500Hz、小於或約400Hz、小於或約300Hz、小於或約200Hz、小於或約100Hz，或更小。第二電源的工作週期可以小於或約50%，並且低頻電漿電源可以以小於或約45%、小於或約40%、小於或約35%、小於或約30%、小於或約25%、小於或約20%、小於或約15%、小於或約10%、小於或約5%、或更小的工作週期來操作。透過以降低的工作週期操作低頻電源(例如小於或約50%的導通時間的工作週期)，每個週期的更多的時間可以是基於高頻電源的操作而在特徵內執行更加同向性的蝕刻，這可以在緻密化操作期間更好地從側壁去除材料。
第一電漿電源220可以透過基座虛擬地與地耦合。例如，如圖所示，第一LC濾波器225可以與基座耦合並且可以透過基座虛擬地將高頻電漿源接地。類似地，第二電漿電源230可以透過腔室與地耦合。例如，第二LC濾波器可以與面板耦合，其可以虛擬地將低頻電漿源接地，例如連接到腔室主體或外部接地。透過分離高頻電源和低頻電源，可以提供改進的電漿的生成和操作。
處理腔室100和/或處理腔室200可用在本技術的一些實施例中而用於處理方法，該方法可包括用於半導體結構的材料的形成、蝕刻或固化。應當理解，所描述的腔室不被認為是限制性的，並且可以類似地使用可以被配置為執行所描述的操作的任何腔室。圖3示出了根據本技術的一些實施例的處理方法300中的示例性操作。該方法可以在多種處理腔室中和在一或更多個主機或工具上執行，包括上述處理腔室100或處理腔室200。方法300可以包括多個可選操作，其可以或可以不與根據本技術的方法的一些實施例具體關聯。例如，描述了許多操作以提供更廣泛的結構形成範圍，但對技術並不關鍵，或者可以透過容易理解的替代方法來執行。
方法300可以包括在所列操作開始之前的附加操作。例如，額外的處理操作可以包括在半導體基板上形成結構，這可以包括形成和去除材料。例如，可以形成電晶體結構、記憶體結構或任何其他結構。可以在可以執行方法300的腔室中執行先前的處理操作，或者可以在將基板傳送到可以執行方法300的一或更多個半導體處理腔室之前在一或更多個其他處理腔室中執行處理。無論如何，方法300可以可選地包括將半導體基板傳送到半導體處理腔室的處理區域，例如上述處理腔室200，或者可以包括如上所述的部件的其他腔室。基板可以沉積在基板支撐件上，該基板支撐件可以是基座，例如基板支撐件210，並且可以位於腔室的處理區域中，例如上述處理容積120。
待處理的基板可以是或包括在半導體處理中使用的任何數量的材料。基板材料可以是或包括矽、鍺、包括氧化矽或氮化矽的介電材料、金屬材料或這些材料的任意數量的組合，它們可以是形成在結構上的基板或材料。根據本技術，特徵(features)可以以任何形狀或配置為特徵。在一些實施例中，特徵可以是或包括形成在基板內的溝槽結構或孔。儘管特徵可以以任何形狀或尺寸為特徵，但在一些實施例中，特徵可以以更高的縱橫比或特徵的深度與跨特徵的寬度的比率為特徵。例如，在一些實施例中，特徵可以以大於或約5:1的縱橫比為特徵，並且可以以大於或約10:1、大於或約15:1、大於或約20:1、大於或約25:1、大於或約30:1、大於或約40:1、大於或約50:1或更大的縱橫比為特徵。此外，特徵(features)的特徵可以在於包括兩個側壁之間的特徵的窄寬度或直徑，例如小於或約20nm的尺寸，並且可以以小於或約15nm、小於或約12nm、小於或約10nm、小於或約9nm、小於或約8nm、小於或約7nm、小於或約6nm、小於或約5nm、或更小的橫跨特徵的寬度的尺寸為特徵。
在一些實施例中，方法300可以包括可選的處理操作，例如預處理，其可以被執行以準備用於沉積的基板的表面。一旦準備好，方法300可以包括將一種或多種前驅物傳送到容納該結構的半導體處理腔室的處理區域。前驅物可包括一種或多種含矽前驅物，以及一種或多種稀釋劑或載氣，例如惰性氣體或與含矽前驅物一起輸送的其他氣體。儘管將關於生產可流動的矽膜來解釋本方法，但應理解，根據本技術的實施例，所描述的方法和/或腔室可用於生產任何數量的材料。在操作305，電漿可由包括含矽前驅物的沉積前驅物形成。電漿可以形成在處理區域內，這可以允許沉積材料沉積在基板上。例如，在一些實施例中，電容耦合電漿可以透過(如前所述地)將電漿功率施加到面板而在處理區域內形成。例如，如上所述的高頻電源可以在降低的有效電漿功率下操作以在基板上的特徵內沉積材料。
可以在操作310中從含矽前驅物的電漿流出物在基板上沉積含矽材料。在一些實施例中，該材料可以是可流動的含矽材料，其可以是或包括非晶矽。沉積的材料可以至少部分地流入基板上的特徵以提供由下而上(bottom-up)類型的間隙填充。沉積的材料可以流入特徵的底部，儘管如圖所示，一定量的材料可以保留在基板的側壁上。儘管沉積的量可能相對較小，但側壁上的剩餘材料可能會限制後續流動。
在沉積期間施加的功率可以是較低功率的電漿，其可以限制離解，並且可以保持沉積材料中的氫結合量。這種結合的氫可能有助於沉積材料的流動性。因此，在一些實施例中，電漿電源可向面板輸送小於或約100W的電漿功率，並且可輸送小於或約90W、小於或約80W、小於或約70W、小於或約60W、小於或約50W，或更小的功率。如前所述，透過以脈衝頻率和工作週期操作高頻電源可以進一步衰減該功率，這可以產生低於或約10W的有效功率，並且可以產生低於或約5W的有效功率，如上面討論過。
在本技術的一些實施例中，在一定量的沉積之後，可以形成的處理或固化處理，其被配置為緻密化經形成的材料，並且可以有益地清潔或回蝕特徵的側壁上的材料。該處理可以在與沉積相同的腔室中執行，並且可以在循環處理中執行以填充特徵。在一些實施例中，可以停止含矽前驅物流並且可以淨化處理區域。在淨化之後，處理前驅物可以流入處理腔室的處理區域。處理前驅物可以是或包括氫氣、氦氣、氬氣或其他惰性材料，它們可能不會與膜發生化學反應。處理電漿可以在操作315形成，其也可以是形成在處理區域內的電容耦合電漿。雖然形成的沉積電漿可以透過向面板或噴頭施加高頻電漿功率來形成，並且在一些實施例中可以不包括被接合的另一個電源。處理可以利用高頻電源以及與如前所述的基板支撐件耦合的低頻電源。在處理過程中，高頻電源可以工作在第一功率位準，低頻電源可以工作在第二功率位準，在本技術的實施例中，這兩個功率位準可以相似或不同。
雖然高頻電源可以在沉積電漿期間以脈衝和低有效功率運行，但高頻電源可以在處理期間以連續波配置運行，其可以在任何先前描述的電漿功率。低頻電源可以在處理期間以脈衝模式操作，其可以是如前所述的任何脈衝頻率和/或工作週期。
在沉積操作期間，可以不操作低頻電源。如上所述，為了能夠在低功率下產生可重複的電漿，可以利用觸發序列來確保在每次沉積操作期間產生電漿。觸發序列可以包括第一時間段和第二時間段，它們一起可以產生沉積時間段。在一些實施例中為了限制沉積，沉積時間段可以小於或約30秒，並且可以小於或約20秒、小於或約15秒、小於或約10秒、小於或約8秒、小於或約6秒、小於或約5秒、小於或約4秒或更小。第一時間段可以小於第二時間段，並且第一時間段可以用於確保發生電漿的生成，同時限制對沉積處理的影響。因此，在一些實施例中，第一時間段可以小於或約2秒，並且可以小於或約1秒、小於或約0.5秒、小於或約0.4秒、小於或約0.3秒、小於或約0.2秒、小於或約0.1秒、小於或約0.09秒、小於或約0.08秒、小於或約0.07秒、小於或約0.06秒、小於或約0.05秒，或更小。
在一些實施例中，可以在第一時間段期間由高頻電源施加第一功率，該第一功率可以高於在第二時間段期間由高頻電源施加的第二功率。例如，在第一時間段期間，第一功率可大於或約50W，並且可大於或約80W、大於或約100W、大於或約120W、大於或約140W、大於或約160W、大於或約180W、大於或約200W，或更高。高頻電源然後可以在第二時間段期間在沉積時間的剩餘時間內以上述任何有效功率施加功率。此外，高頻電源可以在沉積時間內持續運行，但在第一時間段內，低頻電源可以以上述任何功率位準施加以確保點火。在另一示例中，高頻電源可以在第一時間段期間以多位準脈衝配置操作，然後在第二時間段期間切換期望的有效功率。多級脈衝可包括多個脈衝，每個脈衝可小於0.1秒，例如小於或約50微秒、小於或約40微秒、小於或約30微秒、小於或約20微秒或更短，並且所有這些都發生在第一時間段內。脈衝可以包括用於脈衝的第一部分的較高的初始脈衝，隨後是用於脈衝的第二部分的較低的第二脈衝。脈衝的兩部分可以在先前描述的任何功率位準發生。
在處理操作期間，電漿流出物可以任選地在操作320處至少部分地蝕刻可流動膜，並且可以從溝槽的側壁去除可流動膜。同時或附加地，在操作325中，更定向地輸送的電漿流出物可以穿透在特徵底部形成的剩餘膜，並且可以減少氫摻入以緻密化膜。
雖然沉積可以被形成為幾個奈米或更大，但是透過執行如前所述的蝕刻處理，緻密材料的厚度可以被控制在小於或約100埃(Å)的厚度，並且可以小於或約90埃、小於或約80埃、小於或約70埃、小於或約60埃、小於或約50埃、小於或約40埃、小於或約30埃、小於或約20埃、小於或約10埃，或更小。透過控制沉積材料的厚度，可以更容易地進行整個厚度的轉換，並且可以解決傳統處理中常見的滲透問題。該處理然後可以完全重複任意數量的循環以繼續生產通過特徵向上的緻密材料。
關於在任何形成操作期間使用的沉積前驅物，任何數量的前驅物可以與本技術一起使用。在此期間可使用的含矽前驅物可包括但不限於矽烷(SiH 4)、乙矽烷(Si 2H 6)或其他有機矽烷，包括環己矽烷、四氟化矽(SiF 4)、四氯化矽(SiCl 4)、二氯矽烷(SiH 2Cl 2)、原矽酸四乙酯(TEOS)，以及可用於含矽膜的形成的任何其他含矽前驅物。在一些實施例中，含矽材料可以是無氮、無氧和/或無碳的。在任何操作中，可包括一種或多種附加前驅物，例如惰性前驅物，其可包括Ar、雙原子氫、He，或其他材料，例如氮、氨或其他前驅物。
溫度和壓力也可能影響本技術的操作。例如，在促進膜流動的一些實施例中，該處理可以在低於或約20°C的溫度下進行，並且可以在低於或約10°C、低於或約0°C、低於或約-10°C，低於或約-20°C，低於或約-30°C，或更低的溫度下進行。在整個方法中，包括在處理和緻密化期間，溫度可以保持在這些範圍中的任何一者。對於任何處理，腔室內的壓力也可保持相對較低，例如腔室壓力小於或約10托(Torr)，並且壓力可保持在小於或約8托、小於或約6托、小於或約5托、小於或約4托、小於或約3托、小於或約2托、小於或約1托或更小。此外，在一些實施例中，在沉積和處理期間壓力可以保持在不同位準。例如，在沉積期間，壓力可以保持大於或約1托，例如大於或約2托、大於或約3托或更高，並且在處理期間，壓力可以保持小於或約1托，例如小於或約0.8托、小於或約0.5托、小於或約0.1托、或更小。透過執行根據本技術的一些實施例的處理，可以產生利用含矽或其他可流動材料的窄特徵的改進填充。
在前面的描述中，為了解釋的目的，已經闡述了許多細節以提供對本技術的各種實施例的理解。然而，對於本領域技術人員來說顯而易見的是，可以在沒有這些細節中的一些或者俱有附加細節的情況下實踐某些實施例。
已經公開了幾個實施例，本領域技術人員將認識到，在不脫離實施例的精神的情況下可以使用各種修改、替代構造和等同物。此外，為了避免不必要地混淆本技術，未描述許多眾所周知的處理和元件。因此，以上描述不應被視為限制本技術的範圍。此外，方法或處理可被描述為順序的或分步的，但應理解，這些操作可同時執行，或以與所列不同的順序執行。
在提供值範圍的情況下，應當理解，每個中間值(除非上下文另有明確規定，否則是到下限單位的最小分數)，該範圍的上限和下限之間的中間值也特別是披露。包含任何規定值或規定範圍內的未規定中間值與該規定範圍內的任何其他規定或中間值之間的任何更窄範圍。這些較小範圍的上限和下限可以獨立地包括在該範圍內或排除在該範圍內，並且每個範圍(其中限制之一者有、兩者皆無或兩者皆有包括在較小的範圍內者)也包括在該技術內，而受制於任何明確排除的限制規定的範圍。如果所述範圍包括限制的一者或兩者，則還包括排除其中一個或兩個限制的那種範圍。
如本文和所附請求項中使用的，單數形式「一」和「該」包括複數參考，除非上下文另有明確規定。因此，例如，提及「前驅物」包括複數個這樣的前驅物，提及「層」包括提及本領域技術人員已知的一者或多層及其等效物，等等。
此外，當在本說明書和下文中使用詞語「包含」、「包括」、「含」、和「包括」時，請求項旨在指定所述特徵、整數、組件或操作的存在，但不排除存在或添加一個或更多個其他特徵、整數、組件、操作、動作或群組。
100:處理腔室 102:腔室主體 104:基板支撐件 120:處理容積 106:蓋組件 103:基板 126:開口 105:表面 145:箭頭 147:軸線 144:軸 111:電漿分佈調制器 108:第一電極 110a、110b:隔離器 112:氣體分配器 102:腔室主體 118:孔 142:第一電源 128:第一調諧電路 130:第一電子感測器 134:第一電子控制器 132A:第一電感 132B:第二電感 122:第二電極 146:導管 136:第二調諧電路 138:第二電子感測器 140:第二電子控制器 124:第三電極 148:濾波器 150:第二電源 152:出口 200:腔室 210:基板支撐件 205:腔室主體 215:面板 220:第一電漿電源 230:第二電漿電源 225:第一LC濾波器 300:方法 305:操作 310:操作 315:操作 320:操作 325:操作
透過參考說明書的其餘部分和附圖，可以實現對所公開技術的性質和優點的進一步理解。
圖1示出了根據本技術的一些實施例的示例性處理腔室的示意性截面視圖。
圖2示出了根據本技術的一些實施例的腔室的示意性局部截面視圖。
圖3示出了根據本技術的一些實施例的處理方法中的示例性操作。
茲包括幾個圖作為示意圖。應當理解，這些圖是為了說明的目的，除非特別說明是按比例繪製的，否則不應認為是按比例繪製的。此外，作為示意圖，提供這些圖是為了幫助理解，並且可能不包括與現實表示相比的所有態樣或資訊，並且可能包括用於說明目的的誇大材料。
在附圖中，相似的部件和/或特徵可以具有相同的元件符號。此外，相同類型的各種部件可以透過在元件符號後面加上區分相似部件的字母來區分。如果說明書中僅使用第一元件符號，則該描述適用於具有相同第一元件符號的任何一者相似部件，而不管字母如何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305:操作
310:操作
315:操作
320:操作
325:操作

Claims (20)

  1. 一種處理方法，包括以下步驟： 形成一含矽前驅物的一電漿； 用該含矽前驅物的電漿流出物在一半導體基板上沉積一可流動的膜，其中該半導體基板容納在一半導體處理腔室的一處理區域中，其中該半導體基板限定該半導體基板內的一特徵，並且其中該處理區域至少部分地被限定在一面板和該半導體基板所在的一基板支撐件之間； 在該半導體處理腔室的該處理區域內形成一處理電漿，其中該處理電漿以來自一第一電源的一第一功率位準來形成，並且其中一第二功率位準被從一第二電源施加到該基板支撐件；和 用該處理電漿的電漿流出物來緻密化該半導體基板內所限定的該特徵內的該可流動膜。
  2. 如請求項1所述的處理方法，其中該半導體處理腔室是一半導體處理系統的一部分，包括： 一腔室主體； 一基座，該基座被配置為支撐一半導體基板； 一面板，其中該腔室主體、該基座和該面板限定該處理區域； 一高頻電漿源，其與該面板耦合，其中該高頻電漿源為該第一電源；和 一低頻電漿源，其與該基座耦合，其中該低頻電漿源為該第二電源。
  3. 如請求項2所述的處理方法，還包括以下步驟： 一第一LC濾波器，其與該基座耦合並被配置為透過該基座將該高頻電漿源虛擬接地，以及 一第二LC濾波器，其與該面板耦合並被配置為將該低頻電漿源虛擬地接地到該腔室主體。
  4. 如請求項1所述的處理方法，其中，以小於或約1kHz的一脈衝頻率在一脈衝模式下操作該第二電源。
  5. 如請求項4所述的處理方法，其中，在該處理電漿期間，該第一電源以一連續波模式操作，而該第二電源以該脈衝模式操作。
  6. 如請求項4所述的處理方法，其中，該第二電源以小於或約50％的一工作週期來操作。
  7. 如請求項1所述的處理方法，其中，在該沉積期間，操作該第一電源以在一第一時間段內產生一功率尖峰。
  8. 如請求項7所述的處理方法，其中，在該第一時間段之後，該第一電源在該沉積期間被操作一第二時間段。
  9. 如請求項8所述的處理方法，其中，該第一時間段小於或約一秒，並且其中該第二時間段大於或約一秒。
  10. 如請求項9所述的處理方法，其中該第一電源以小於或約200kHz的一脈衝頻率而以小於或約20%的一工作週期操作以產生小於或約10W的一有效電漿功率。
  11. 如請求項1所述的處理方法，其中在一第二個循環中重複該方法。
  12. 如請求項1所述的處理方法，其中在該方法期間將該半導體基板的一溫度保持在小於或約0℃的一溫度。
  13. 一種半導體處理系統，包括： 一腔室主體； 一基座，該基座被配置為支撐一半導體基板； 一面板，其中該腔室主體、該基座和該面板限定一處理區域； 一高頻電漿源，其與該面板耦合；和 一低頻電漿源，其與該基座耦合。
  14. 如請求項13所述的半導體處理系統，其中，該基座包括一靜電卡緊，該半導體處理系統還包括： 一直流電源，其與該基座耦合。
  15. 如請求項13所述的半導體處理系統，其中該低頻電漿源被配置為在小於或約2MHz下操作。
  16. 如請求項13所述的半導體處理系統，其中該高頻電漿源被配置為以小於或約200kHz的一脈衝頻率在大於或約13.56MHz下操作。
  17. 如請求項16所述的半導體處理系統，其中該高頻電漿源被配置為以小於或約20％的一工作週期以小於或約20kHz的一脈衝頻率操作。
  18. 如請求項17所述的半導體處理系統，其中該高頻電漿源被配置為以小於或約5W的一有效功率產生電漿。
  19. 如請求項13所述的半導體處理系統，還包括： 一第一LC濾波器，其與該基座耦合並被配置為透過該基座將該高頻電漿源虛擬接地。
  20. 如請求項19所述的半導體處理系統，還包括： 一第二LC濾波器，其與該面板耦合並被配置為將該低頻電漿源虛擬地接地到該腔室主體。
TW110132970A 2020-09-08 2021-09-06 單腔室流動膜的形成和處理 TWI790736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/014,224 US20220076922A1 (en) 2020-09-08 2020-09-08 Single chamber flowable film formation and treatments
US17/014,224 2020-09-08

Publications (2)

Publication Number Publication Date
TW202217040A true TW202217040A (zh) 2022-05-01
TWI790736B TWI790736B (zh) 2023-01-21

Family

ID=80469257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132970A TWI790736B (zh) 2020-09-08 2021-09-06 單腔室流動膜的形成和處理

Country Status (6)

Country Link
US (1) US20220076922A1 (zh)
JP (1) JP2023541831A (zh)
KR (1) KR20230062640A (zh)
CN (1) CN116391248A (zh)
TW (1) TWI790736B (zh)
WO (1) WO2022055730A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214630B1 (en) * 2005-05-06 2007-05-08 Novellus Systems, Inc. PMOS transistor with compressive dielectric capping layer
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9157730B2 (en) * 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
US9741584B1 (en) * 2016-05-05 2017-08-22 Lam Research Corporation Densification of dielectric film using inductively coupled high density plasma
JP6937644B2 (ja) * 2017-09-26 2021-09-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN112219261A (zh) * 2018-04-03 2021-01-12 应用材料公司 利用h2等离子体的可流动膜固化
US11615966B2 (en) * 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11887811B2 (en) * 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11699571B2 (en) * 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US20220130713A1 (en) * 2020-10-23 2022-04-28 Applied Materials, Inc. Semiconductor processing chamber to accommodate parasitic plasma formation

Also Published As

Publication number Publication date
KR20230062640A (ko) 2023-05-09
TWI790736B (zh) 2023-01-21
WO2022055730A1 (en) 2022-03-17
CN116391248A (zh) 2023-07-04
JP2023541831A (ja) 2023-10-04
US20220076922A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
TWI794883B (zh) 可流動膜形成及處理
TWI819370B (zh) 用於沉積及蝕刻的半導體處理室
US20230343552A1 (en) Semiconductor processing chambers and methods for deposition and etch
TWI817218B (zh) 用於容納寄生電漿形成的半導體處理腔室及處理方法
TWI790736B (zh) 單腔室流動膜的形成和處理
US11862458B2 (en) Directional selective deposition
US20230386829A1 (en) Low temperature silicon oxide gap fill
US11710631B2 (en) Tensile nitride deposition systems and methods
TW202412066A (zh) 低溫氧化矽間隙填充
TW202407758A (zh) 使用體積膨脹的大面積間隙填充