TW202213627A - 半導體裝置及其製造方法 - Google Patents

Abstract

一種半導體裝置的製造方法，包括提供基板，該基板包括第一區域、第二區域、第三區域以及第四區域；將墊氧化層形成於基板之上；將墊氮化層形成於墊氧化層之上；移除第一區域以及第二區域之墊氧化層以及墊氮化層而裸露出基板之頂面；在第一區域以及第二區域分別形成第一隔離結構以及第二隔離結構；移除第三區域以及第四區域之墊氧化層以及墊氮化層而裸露出頂面；以及在第三區域以及第四區域分別形成第三隔離結構以及第四隔離結構，並同時增加第一隔離結構以及第二隔離結構之厚度。

Description

半導體裝置及其製造方法

本發明係有關於一種半導體裝置及其製造方法，特別的係有關於一種同時形成四種不同隔離結構之半導體裝置及其製造方法。

橫向擴散金氧半場效電晶體(laterally diffused metal oxide semiconductor，LDMOS)以及高壓金氧半場效電晶體(high voltage metal oxide semiconductor，HVMOS)是二種典型的高壓元件，其可與互補式金氧半導體製程整合，藉以在單一晶片上製造控制、邏輯以及電源開關。橫向擴散金氧半場效電晶體以及高壓金氧半場效電晶體在操作時必須具有高崩潰電壓(breakdown voltage)以及低的導通電阻(on-state resistance，Ron)，使得元件在高壓應用時具有較低的功率損耗。並且，較低的導通電阻則可以使得電晶體在飽和狀態時具有較高的汲極電流藉以增加元件的操作速度。

然而，並非電路中的所有元件所承受的電壓值以及所需的導通電阻皆相同，加上崩潰電壓的大小係與元件所占的面積有關，為了有效降低電路所占面積，有必要在同一製程中實現具有不同崩潰電壓以及不同導通電阻之元件。

有鑑於此，本發明提出一種半導體裝置的製造方法，包括提供一基板，該基板包括一第一區域、一第二區域、一第三區域以及一第四區域；將一墊氧化層形成於上述基板之上；將一墊氮化層形成於上述墊氧化層之上；進行一移除步驟以移除上述第一區域以及上述第二區域之上述墊氧化層以及上述墊氮化層而裸露出上述基板之一頂面；在上述第一區域以及上述第二區域分別形成一第一隔離結構以及一第二隔離結構；當上述在上述第一區域以及上述第二區域分別形成上述第一隔離結構以及上述第二隔離結構之步驟之後，進行上述移除步驟以移除上述第三區域以及上述第四區域之上述墊氧化層以及上述墊氮化層而裸露出上述頂面；以及在上述第三區域以及上述第四區域分別形成一第三隔離結構以及一第四隔離結構，並同時增加上述第一隔離結構以及上述第二隔離結構之厚度。

根據本發明之一實施例，上述第一隔離結構具有一第一厚度，上述第二隔離結構具有一第二厚度，上述第三個離結構具有一第三厚度，上述第四隔離結構具有一第四厚度，其中上述第一厚度等於上述第二厚度，上述第三厚度等於上述第四厚度，上述第一厚度大於上述第三厚度。

根據本發明之一實施例，半導體裝置的製造方法更包括進行上述移除步驟以移除對上述第二隔離結構以及上述第四隔離結構之兩側，以達到元件之間足夠的隔離寬度，同時讓上述第二隔離結構以及上述第四隔離結構之底面實質上與上述基板之上述頂面共平面。

根據本發明之一實施例，上述進行上述移除步驟以移除對上述第二隔離結構以及上述第四隔離結構之兩側之步驟更包括將複數光阻層覆蓋於上述第一隔離結構、上述第二隔離結構、上述第三隔離結構以及上述第四隔離結構，並且裸露上述第二隔離結構以及上述第四隔離結構之兩側；移除上述第二隔離結構以及上述第四隔離結構之兩側；以及移除上述光阻層。

根據本發明之一實施例，上述第二區域以及上述第四區域之寬度係大於上述第一區域以及上述第三區域之寬度。

根據本發明之一實施例，上述第二隔離結構以及上述第四隔離結構之至少一側之側壁與上述頂面所夾的角度係為直角或鈍角。

根據本發明之一實施例，半導體裝置的製造方法更包括在上述進行上述移除步驟以移除對上述第二隔離結構以及上述第四隔離結構之兩側之步驟之前，進行上述移除步驟以移除上述基板上之上述墊氧化層以及上述墊氮化層。

根據本發明之一實施例，半導體裝置的製造方法更包括形成相異的複數高壓元件。上述第一隔離結構、第二隔離結構、第三隔離結構以及上述第四隔離結構各自為上述高壓元件之飄移氧化層以控制同一製程中上述高壓元件之崩潰電壓以及導通電阻。

本發明更提出一種半導體裝置，包括一基板、一第一隔離結構、一第二隔離結構、一第三隔離結構以及一第四隔離結構。上述基板具有一頂面。上述第一隔離結構形成於上述基板上且具有一第一厚度。上述第二隔離結構形成於上述基板上且具有一第二厚度，其中上述第二隔離結構之至少一部份的底面與上述頂面實質上共平面。上述第三隔離結構形成於上述基板上且具有一第三厚度。上述第四隔離結構形成於上述基板上且具有一第四厚度，其中上述第四隔離結構之至少一部份的底面與上述頂面實質上共平面。上述第一厚度等於上述第二厚度，上述第三厚度等於上述第四厚度，上述第一厚度大於上述第三厚度。

根據本發明之一實施例，半導體裝置更包括相異的複數高壓元件。上述第一隔離結構、第二隔離結構、第三隔離結構以及上述第四隔離結構各自為上述高壓元件之飄移氧化層。

以下針對本揭露一些實施例之元件基板、半導體裝置及半導體裝置之製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。能理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

本揭露一些實施例可配合圖式一併理解，本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是，本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本揭露實施例之特徵。

在本揭露一些實施例中，相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用，其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

本發明的實施例係揭露半導體裝置之實施例，且上述實施例可被包含於例如微處理器、記憶元件及/或其他元件之積體電路(integrated circuit, IC)中。上述積體電路也可包含不同的被動和主動微電子元件，例如薄膜電阻器(thin-film resistor)、其他類型電容器例如，金屬-絕緣體-金屬電容(metal-insulator-metal capacitor, MIMCAP)、電感、二極體、金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor field-effect transistors, MOSFETs)、互補式MOS電晶體、雙載子接面電晶體(bipolar junction transistors, BJTs)、橫向擴散型MOS電晶體、高功率MOS電晶體或其他類型的電晶體。在本發明所屬技術領域中具有通常知識者可以了解也可將半導體裝置使用於包含其他類型的半導體元件於積體電路之中。

第1A-1H圖係顯示根據本發明之一實施例所述之半導體裝置的製造方法之剖面示意圖。如第1A圖所示，提供基板10，基板10包括第一區域110、第二區域120、第三區域130以及第四區域140，其中第一區域110、第二區域120、第三區域130以及第四區域140之相對位置可任意互換，在此僅用以說明解釋，並未以任何形式限定於此。基板10可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的族群中的至少一種半導體材料形成。此外，也可使用絕緣體上有矽(silicon on insulator，SOI)之基板。

接著，在基板10上形成墊氧化層11。墊氧化層11的材料例如是氧化矽或是其他合適的材料。墊氧化層11的形成方法例如是熱氧化法。之後，在墊氧化層11上形成墊氮化層12。

之後，請參照第1B圖以及第1C圖。進行移除步驟以移除第一區域110之墊氧化層11以及墊氮化層12而裸露出基板10之第一頂面10A-1，並且移除第二區域120之墊氧化層11以及墊氮化層12而裸露出基板10之第二頂面10A-2，其中第一頂面10A-1以及第二頂面10A-2實質上共平面。根據本發明之一實施例，移除步驟包括微影製程以及蝕刻製程。根據本發明之一實施例，第一區域110具有第一寬度L1，第二區域120具有第二寬度L2，其中第二寬度L2係大於第一寬度L1。

接著如第1C圖所示，在第一區域110形成第一隔離結構111，在第二區域120形成第二隔離結構121。第二隔離結構121具有第一底面121A，其中第一底面121A係與第二頂面10A-2實質上共平面。如第1C圖所示，第一隔離結構111以及第二隔離結構121具有第一厚度T1。

根據本發明之一實施例，第一隔離結構 111以及第二隔離結構121的材料例如是氧化矽。第一隔離結構 111以及第二隔離結構121的厚度例如是約為3000Å(Angstrom)至約為6000Å。在此實施例中，第一隔離結構 111以及第二隔離結構121的形成方法例如是局部氧化法(LOCal Oxidation of Silicon，LOCOS)。第一隔離結構 111以及第二隔離結構121的形成方法並不限於本實施例所述之局部氧化法，亦可使用淺溝渠隔離法，或是化學氣相沈積法搭配圖案化製程(例如是微影與蝕刻製程)等。

接著，請參照第1D圖。進行移除步驟以移除第三區域130之墊氧化層11以及墊氮化層12而裸露出基板10之第三頂面10A-3，並且移除第四區域140之墊氧化層11以及墊氮化層12而裸露出基板10之第四頂面10A-4。根據本發明之一實施例，移除步驟包括微影製程以及蝕刻製程。根據本發明之一實施例，第一區域110之第一頂面10A-1、第二區域120之第二頂面10A-2、第三區域130之第三頂面10A-3以及第四區域140之第四頂面10A-4實質上共平面。第三區域130具有第三寬度L3，第四區域140具有第四寬度L4，其中第四寬度L4係大於第三寬度L3。

接著，請參照第1E圖。在第三區域130形成第三隔離結構131，在第四區域140形成第四隔離結構141，使得第三隔離結構131以及第四隔離結構141具有第二厚度T2，第一隔離結構111以及第二隔離結構121具有第三厚度T3，其中第三厚度T3大於第一厚度T1且小於第一厚度T1以及第二厚度T2之和。換句話說，雖然第一隔離結構111以及第二隔離結構121之厚度於形成第三隔離結構131以及第四隔離結構141之時亦同步增加，然而第一隔離結構111以及第二隔離結構121之厚度非屬線性增加。

根據本發明之一實施例，第三隔離結構131以及第四隔離結構141的材料例如是氧化矽。第三隔離結構131以及第四隔離結構141的厚度例如是約為1000Å(Angstrom)至約為2000Å。在此實施例中，第三隔離結構 131以及第四隔離結構141的形成方法例如是局部氧化法(LOCal Oxidation of Silicon，LOCOS)。第一隔離結構 111以及第二隔離結構121的形成方法並不限於本實施例所述之局部氧化法，亦可使用淺溝渠隔離法，或是化學氣相沈積法搭配圖案化製程(例如是微影與蝕刻製程)等。

如第1E圖所示，第四隔離結構141具有第二底面141A，其中第二底面141A係與第四頂面10A-4實質上共平面。根據本發明之一實施例，第一區域110之第一頂面10A-1、第二區域120之第二頂面10A-2、第三區域130之第三頂面10A-3、第四頂面10A-4、第一底面121A以及第二底面141A實質上共平面。

接著，如第1F圖所示，將基板10上剩餘之墊氧化層11以及墊氮化層12予以移除，而裸露第一隔離結構111、第二隔離結構121、第三隔離結構131以及第四隔離結構141。接著，如第1G圖所示，在第一隔離結構111、第二隔離結構121、第三隔離結構131以及第四隔離結構141上覆蓋第一光阻層151、第二光阻層152以及第三光阻層153。

如第1G圖所示，第一光阻層151用以完全覆蓋第一隔離結構111以及第三隔離結構131。第二光阻層151用以覆蓋第二隔離結構121之第一中央部分121Z，而裸露第二隔離結構121之第一左側部分121X以及第一右側部分121Y。第三光阻層153用以覆蓋第四隔離結構141之第二中央部分141Z，而裸露第四隔離結構141之第二左側部分141X以及第二右側部分141Y。

如第1H圖所示，接著執行移除步驟而移除第一左側部分121X、第一右側部分121Y、第二左側部分141X以及第二右側部分141Y並且移除第一光阻層151、第二光阻層152以及第三光阻層153，而留下第一隔離結構111、第二隔離結構121之第一中央部分121Z、第三隔離結構131以及第四隔離結構141之第二中央部分141Z。根據本發明之一實施例，移除步驟包括微影製程以及蝕刻製程。

根據本發明之一些實施例，第一隔離結構111、第二隔離結構121之第一中央部分121Z、第三隔離結構131以及第四隔離結構141之第二中央部分141Z用以分別第一區域110、第二區域120、第三區域130以及第四區域140中形成複數高壓元件，其中高壓元件各自具有不同的崩潰電壓以及不同的導通電阻。此外，第一隔離結構111、第二隔離結構121、第三隔離結構131以及第四隔離結構141各自作為高壓元件之飄移氧化層(draft oxide)，以控制同一製程中不同的高壓元件之崩潰電壓以及導通電阻。

根據本發明之一實施例，移除第二隔離結構121以及第四隔離結構141之兩側的目的在於，達到複數高壓元件之間距有足夠的隔離寬度，並且讓第二隔離結構121之第一底面121A以及第四隔離結構141之第二底面141A實質上分別與第二頂面10A-2以及第四頂面10A-4共平面。

如第1H圖所示，第二隔離結構121之第一中央部分121Z之第一側壁121B與第二頂面10A-2的第一夾角α可以是直角或依照實際的需要利用例如蝕刻製程的控制調整為例如鈍角；第一中央部分121Z之第二側壁121C與第二頂面10A-2的第二夾角β可以是直角或依照實際的需要利用例如蝕刻製程的控制調整為例如鈍角。第四隔離結構141之第二中央部分141Z之第三側壁141B與第四頂面10A-4之第三夾角γ可以是直角或依照實際的需要利用例如蝕刻製程的控制調整為例如鈍角；第二中央部分141Z之第四側壁141C與第四頂面10A-4之第四夾角θ可以是直角或依照實際的需要利用例如蝕刻製程的控制調整為例如鈍角。

本發明提出了半導體裝置的製造方法，使得不同厚度以及不同形狀的隔離結構得以實現於同一製程中，這些不同的隔離結構可以作為不同高壓元件的漂移區，進而控制同一製程中每個元件之崩潰電壓以及導通電阻，以利降低電路所佔之晶圓面積而降低生產成本。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

10:基板 11:墊氧化層 12:墊氮化層 110:第一區域 120:第二區域 130:第三區域 140:第四區域 111:第一隔離結構 121:第二隔離結構 131:第三隔離結構 141:第四隔離結構 121A:第一底面 121B:第一側壁 121C:第二側壁 121X:第一左側部分 121Y:第一右側部分 121Z:第一中央部分 141A:第二底面 141B:第三側壁 141C:第四側壁 141X:第二左側部分 141Y:第二右側部分 141Z:第二中央部分 151:第一光阻層 152:第二光阻層 153:第三光阻層 10A-1:第一頂面 10A-2:第二頂面 10A-3:第三頂面 10A-4:第四頂面 L1:第一寬度 L2:第二寬度 L3:第三寬度 L4:第四寬度 T1:第一厚度 T2:第二厚度 T3:第三厚度 α:第一夾角 β:第二夾角 γ:第三夾角 θ:第四夾角

第1A-1H圖係顯示根據本發明之一實施例所述之半導體裝置的製造方法之剖面示意圖。

10:基板

110:第一區域

120:第二區域

130:第三區域

140:第四區域

111:第一隔離結構

121:第二隔離結構

131:第三隔離結構

141:第四隔離結構

121A:第一底面

121B:第一側壁

121C:第二側壁

121Z:第一中央部分

141A:第二底面

141B:第三側壁

141C:第四側壁

141Z:第二中央部分

10A-2:第二頂面

10A-4:第四頂面

α:第一夾角

β:第二夾角

γ:第三夾角

θ:第四夾角

Claims (10)

1. 一種半導體裝置的製造方法，包括： 提供一基板，該基板包括一第一區域、一第二區域、一第三區域以及一第四區域； 將一墊氧化層形成於上述基板之上； 將一墊氮化層形成於上述墊氧化層之上； 進行一移除步驟以移除上述第一區域以及上述第二區域之上述墊氧化層以及上述墊氮化層而裸露出上述基板之一頂面； 在上述第一區域以及上述第二區域分別形成一第一隔離結構以及一第二隔離結構； 當上述在上述第一區域以及上述第二區域分別形成上述第一隔離結構以及上述第二隔離結構之步驟之後，進行上述移除步驟以移除上述第三區域以及上述第四區域之上述墊氧化層以及上述墊氮化層而裸露出上述頂面；以及 在上述第三區域以及上述第四區域分別形成一第三隔離結構以及一第四隔離結構，並同時增加上述第一隔離結構以及上述第二隔離結構之厚度。
2. 如請求項1之半導體裝置的製造方法，其中上述第一隔離結構具有一第一厚度，上述第二隔離結構具有一第二厚度，上述第三個離結構具有一第三厚度，上述第四隔離結構具有一第四厚度，其中上述第一厚度等於上述第二厚度，上述第三厚度等於上述第四厚度，上述第一厚度大於上述第三厚度。
3. 如請求項1之半導體裝置的製造方法，更包括： 進行上述移除步驟以移除對上述第二隔離結構以及上述第四隔離結構之兩側，使得上述第二隔離結構以及上述第四隔離結構之底面實質上與上述基板之上述頂面共平面。
4. 如請求項3之半導體裝置的製造方法，其中上述進行上述移除步驟以移除對上述第二隔離結構以及上述第四隔離結構之兩側之步驟更包括： 將複數光阻層覆蓋於上述第一隔離結構、上述第二隔離結構、上述第三隔離結構以及上述第四隔離結構，並且裸露上述第二隔離結構以及上述第四隔離結構之兩側； 移除上述第二隔離結構以及上述第四隔離結構之兩側；以及 移除上述光阻層。
5. 如請求項3之半導體裝置的製造方法，其中上述第二區域以及上述第四區域之寬度係大於上述第一區域以及上述第三區域之寬度。
6. 如請求項3之半導體裝置的製造方法，其中上述第二隔離結構以及上述第四隔離結構之至少一側之側壁與上述頂面所夾的角度係為直角或鈍角。
7. 如請求項3之半導體裝置的製造方法，更包括： 在上述進行上述移除步驟以移除對上述第二隔離結構以及上述第四隔離結構之兩側之步驟之前，進行上述移除步驟以移除上述基板上之上述墊氧化層以及上述墊氮化層。
8. 如請求項7之半導體裝置的製造方法，更包括： 形成相異的複數高壓元件，其中上述第一隔離結構、第二隔離結構、第三隔離結構以及上述第四隔離結構各自為上述高壓元件之飄移氧化層以控制同一製程中上述高壓元件之崩潰電壓以及導通電阻。
9. 一種半導體裝置，包括： 一基板，具有一頂面； 一第一隔離結構，形成於上述基板上且具有一第一厚度； 一第二隔離結構，形成於上述基板上且具有一第二厚度，其中上述第二隔離結構之至少一部份的底面與上述頂面實質上共平面； 一第三隔離結構，形成於上述基板上且具有一第三厚度；以及 一第四隔離結構，形成於上述基板上且具有一第四厚度，其中上述第四隔離結構之至少一部份的底面與上述頂面實質上共平面，其中上述第一厚度等於上述第二厚度，上述第三厚度等於上述第四厚度，上述第一厚度大於上述第三厚度。
10. 如請求項9之半導體裝置，更包括： 相異的複數高壓元件，其中上述第一隔離結構、第二隔離結構、第三隔離結構以及上述第四隔離結構各自為上述高壓元件之飄移氧化層。

Images