TW202207630A

TW202207630A - 訊號輸出裝置及方法

Info

Publication number: TW202207630A
Application number: TW109127224A
Authority: TW
Inventors: 董明輝
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2020-08-11
Filing date: 2020-08-11
Publication date: 2022-02-16
Also published as: US11677394B2; TWI739545B; US20220052682A1

Abstract

一種訊號輸出裝置。輸出電路各包含：反相器及電阻。反相器具有輸入端及輸出端。電阻電性耦接於輸出端及差動輸出端間。金氧半電晶體電容電性耦接於輸出端間。電流供應電路電性耦接於差動輸出端。在第一操作模式下，電流供應電路被抑能，輸入端分別接收高態及低態輸入電壓，以在輸出端產生低態及高態輸出電壓，使金氧半電晶體電容的電容值大於預設準位。在第二操作模式下，電流供應電路僅其中之一被致能以輸出供應電流至差動輸出端，輸入端接收高態輸入電壓，以在輸出端產生低態輸出電壓，使各二金氧半電晶體電容的電容值不大於預設準位。

Description

訊號輸出裝置及方法

本發明是關於訊號輸出技術，尤其是關於一種訊號輸出裝置及方法。

通用序列匯流排（universal serial bus；USB）是連接電腦系統與外部裝置的一種序列埠匯流排標準，也是一種輸入輸出介面的技術規範。由於為許多不同的外部裝置的統一標準，且具有易插拔的特性，通用序列匯流排成為最主流的連接介面。

具有通用序列匯流排2.0介面的輸出電路可支援不同傳輸速度的模式。然而，在不同速度的傳輸操作模式下，輸出電路中的元件所據以操作的電壓不同，而對元件的寄生電容的電容值大小產生影響。如果沒有針對寄生電容的調整機制，則元件容易因為在不同的操作模式下，而使輸出訊號有電壓轉換速率過快或過慢，以及電壓過衝（overshoot）與電壓欠衝（undershoot）的問題。

鑑於先前技術的問題，本發明之一目的在於提供一種訊號輸出裝置及方法，以改善先前技術。

本發明之一目的在於提供一種訊號輸出裝置及方法，藉由在兩個輸出端間設置金氧半電晶體電容，因應不同速度的操作模式而產生不同大小的電容值，進而降低寄生電容造成的影響，使訊號的輸出表現更佳。

本發明包含一種訊號輸出裝置，其一實施例包含二輸出電路、二金氧半電晶體電容以及二電流供應電路。二輸出電路各包含：反相器以及電阻。反相器具有輸入端以及輸出端。電阻電性耦接於輸出端以及差動輸出端間。二金氧半電晶體電容分別以相反的方向電性耦接於二輸出電路的輸出端之間。二電流供應電路分別電性耦接於對應二輸出電路其中之一的差動輸出端。在第一操作模式下，二電流供應電路被抑能，二輸出電路的輸入端分別接收高態輸入電壓以及低態輸入電壓，以在輸出端分別產生低態輸出電壓以及高態輸出電壓，進而使各二金氧半電晶體電容的電容值大於預設準位。在第二操作模式下，二電流供應電路僅其中之一被致能以輸出供應電流至對應的差動輸出端，二輸出電路的輸入端分別均接收高態輸入電壓，以在輸出端分別產生低態輸出電壓，進而使各二金氧半電晶體電容的電容值不大於預設準位。

本發明另包含一種訊號輸出方法，應用於訊號輸出裝置中，其中訊號輸出裝置包含二輸出電路、二金氧半電晶體電容以及二電流供應電路，二輸出電路各包含具有輸入端以及輸出端之反相器以及電性耦接於輸出端以及差動輸出端間之電阻，二金氧半電晶體電容分別以相反的方向電性耦接於二輸出電路的輸出端之間，二電流供應電路分別電性耦接於對應二輸出電路其中之一的差動輸出端。訊號輸出方法之一實施例包含下列步驟：在第一操作模式下，使二電流供應電路被抑能；在第一操作模式下，使二輸出電路的輸入端分別接收高態輸入電壓以及低態輸入電壓，以在輸出端分別產生低態輸出電壓以及高態輸出電壓，進而使各二金氧半電晶體電容的電容值大於預設準位；在第二操作模式下，使二電流供應電路僅其中之一被致能以輸出供應電流至對應的差動輸出端；以及在第二操作模式下，使二輸出電路的輸入端分別均接收高態輸入電壓，以在輸出端分別產生低態輸出電壓，進而使各二金氧半電晶體電容的電容值不大於預設準位。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

請參照圖1。圖1顯示本發明之一實施例中，一種訊號輸出裝置100的電路圖。於一實施例中，訊號輸出裝置100是設置於通用序列匯流排（universal serial bus；USB）2.0介面的收發器中。訊號輸出裝置100包含：二輸出電路110A、110B、二金氧半電晶體電容120A、120B以及二電流供應電路130A、130B。

輸出電路110A、110B各包含：反相器以及電阻。

以輸出電路110A為例，其包含反相器140A以及電阻RA。於一實施例中，反相器140A包含一個P型金氧半電晶體MPA以及一個N型金氧半電晶體MNA。

P型金氧半電晶體MPA以及N型金氧半電晶體MNA的源極分別電性耦接於電壓源VDD以及接地端GND間。P型金氧半電晶體MPA以及N型金氧半電晶體MNA的閘極互相電性耦接至輸入端IA。P型金氧半電晶體MPA以及N型金氧半電晶體MNA的汲極互相電性耦接至輸出端OA。其中，輸入端IA配置以接收輸入電壓VIA，並在輸出端OA產生輸出電壓VOA。

電阻RA電性耦接於輸出端OA以及差動輸出端TXP間，以將輸出電壓VOA由輸出端OA輸出至差動輸出端TXP，產生差動電壓VXP。

以輸出電路110B為例，其包含反相器140B以及電阻RB。於一實施例中，反相器140B包含一個P型金氧半電晶體MPB以及一個N型金氧半電晶體MNB。

P型金氧半電晶體MPB以及N型金氧半電晶體MNB的源極分別電性耦接於電壓源VDD以及接地端GND間。P型金氧半電晶體MPB以及N型金氧半電晶體MNB的閘極互相電性耦接至輸入端IB。P型金氧半電晶體MPB以及N型金氧半電晶體MNB的汲極互相電性耦接至輸出端OB。其中，輸入端IB配置以接收輸入電壓VIB，並在輸出端OB產生輸出電壓VOB。

電阻RB電性耦接於輸出端OB以及差動輸出端TXN間，以將輸出電壓VOB由輸出端OＢ輸出至差動輸出端TXN，產生差動電壓VXN。

需注意的是，訊號輸出裝置100是以差動的方式，同時輸出一對差動電壓VXP、VXN。

金氧半電晶體電容120A、120B分別以相反的方向電性耦接輸出電路110A、110B的輸出端OA、OB之間。舉例而言，金氧半電晶體電容120A以順向電性耦接於輸出端OA、OB之間，而金氧半電晶體電容120B以逆向電性耦接於輸出端OA、OB之間。

其中，金氧半電晶體電容120A、120B是以金氧半電晶體實現，且其電容值的大小是與其兩端所連接的輸出端OA、OB的電壓差值相關。

於一實施例中，當輸出端OA、OB的電壓差值大於金氧半電晶體電容120A、120B的閾值電壓（threshold voltage）時，將使金氧半電晶體電容120A、120B的電容值大於一個預設準位。而當輸出端OA、OB的電壓差值不大於金氧半電晶體電容120A、120B的閾值電壓時，將使金氧半電晶體電容120A、120B的電容值不大於預設準位。於一實施例中，金氧半電晶體電容120A、120B的閾值電壓為例如，但不限於0.7伏特。

電流供應電路130A、130B分別電性耦接於對應二輸出電路110A、110B其中之一的差動輸出端TXP、TXN。其中，電流供應電路130A、130B可由例如，但不限於電流源以及對應的開關控制電路（未繪示）實現。然而本發明並不為此所限。

於一實施例中，以通用序列匯流排（universal serial bus；USB）2.0介面運作的訊號輸出裝置100，可操作於不同傳輸速度的操作模式下。更詳細地說，依傳輸速度的不同，訊號輸出裝置100可運作於低速（low speed）模式、全速（full speed）模式以及高速（high speed）模式。於一實施例中，低速模式為1.5Mbps（192KB/s），全速模式為12Mbps（1.5MB/s），且高速模式為480Mbps（60MB/s）。

在上述不同傳輸速度操作模式下，輸出電路110A、110B中的反相器140A、140B中的寄生電容將呈現不同的電容值大小。

以反相器140A為例，在速度較低的低速模式以及全速模式中，P型金氧半電晶體MPA以及N型金氧半電晶體MNA在閘極與汲極間的寄生電容，將有較大的寄生電容值。這樣的特性，使輸出端OA產生的訊號轉態時，有較低的電壓轉換速率（slew rate），同時亦有較大的電壓過衝（overshoot）量以及電壓欠衝（undershoot）量。

相對的，在速度較高的高速模式中，P型金氧半電晶體MPA以及N型金氧半電晶體MNA在閘極與汲極間的寄生電容，將有較小的寄生電容值。這樣的特性，將不易對輸出端OA產生的訊號造成影響。

因此，訊號輸出裝置100將可藉由金氧半電晶體電容120A、120B的設置，在不同傳輸速度的操作模式下，均有較佳的表現。

以下將以速度較低的低速模式以及全速模式做為第一操作模式，並以速度較高的高速模式做為第二操作模式，對於訊號輸出裝置100的運作進行說明。

在第一操作模式下，電流供應電路130A、130B被抑能，而不輸出電流至對應的差動輸出端TXP、TXN。

此時，輸出電路110A、110B的輸入端IA、IB所接收的輸入電壓VIA、VIB其中之一為高態輸入電壓，另一則為低態輸入電壓。於一實施例中，高態輸入電壓為3.3伏特，低態輸入電壓為0伏特。

經由反相器140A、140B的運作，輸出端OA、OB所產生的輸出電壓VOA、VOB其中之一為低態輸出電壓，另一則為高態輸出電壓。進一步地，差動輸出端TXP、TXN分別透過電阻RA、RB接收輸出電壓VOA、VOB，以產生其中之一為第一模式差動低態電壓且另一者為第一模式差動高態電壓的差動電壓VXP、VXN。

舉例而言，當輸入電壓VIA、VIB分別為高態輸入電壓以及低態輸入電壓時，輸出電壓VOA、VOB分別為低態輸出電壓以及高態輸出電壓。差動電壓VXP、VXN則分別為第一模式差動低態電壓以及第一模式差動高態電壓。相對的，當輸入電壓VIA、VIB分別為低態輸入電壓以及高態輸入電壓時，輸出電壓VOA、VOB分別為高態輸出電壓以及低態輸出電壓。差動電壓VXP、VXN則分別為第一模式差動高態電壓以及第一模式差動低態電壓。

於一實施例中，高態輸出電壓以及第一模式差動高態電壓均為3.3伏特，低態輸出電壓以及第一模式差動低態電壓均為0伏特。

在這樣的狀況下，由於輸出端OA、OB間一者為高態輸出電壓（例如3.3伏特），一者為低態輸出電壓（例如0伏特），兩者間的電壓差值將為3.3伏特，大於金氧半電晶體電容120A、120B的閾值電壓（例如0.7伏特），金氧半電晶體電容120A、120B的電容值將大於預設準位。

由於在第一操作模式下，反相器140A、140B有較大的寄生電容值，導致輸出電壓VOA、VOB在轉態時有較快的電壓轉換速率，並容易產生較大的電壓過衝量以及電壓欠衝量。因此，金氧半電晶體電容120A、120B具有較大的電容值，將可有效減慢電壓轉換速率，同時降低電壓過衝量以及電壓欠衝量。

在第二操作模式下，電流供應電路130A、130B僅其中之一被致能以輸出供應電流至對應的差動輸出端。舉例而言，當電流供應電路130A被致能時，將輸出供應電流ICA至差動輸出端TXP，而電流供應電路130B將被抑能。當電流供應電路130B被致能時，將輸出供應電流ICB至差動輸出端TXN，而電流供應電路130A將被抑能。

此時，輸出電路110A、110B的輸入端IA、IB所接收的輸入電壓VIA、VIB均為高態輸入電壓。於一實施例中，高態輸入電壓為3.3伏特。

經由反相器140A、140B的運作，輸出端OA、OB所產生的輸出電壓VOA、VOB均為低態輸出電壓。

在此時，因應是否接收到電流供應電路130A、130B，差動輸出端TXP、TXN在其中之一輸出第二操作模式差動高態電壓，並在另一者輸出第二操作模式差動低態電壓。

舉例而言，當差動輸出端TXP接收到電流供應電路130A的供應電流ICA，而差動輸出端TXN並未接收到電流供應電路130B的供應電流時，差動輸出端TXP將輸出第二操作模式差動高態電壓，差動輸出端TXN則輸出第二操作模式差動低態電壓。

相對的，當差動輸出端TXN接收到電流供應電路130B的供應電流ICB，而差動輸出端TXP並未接收到電流供應電路130A的供應電流時，差動輸出端TXN將輸出第二操作模式差動高態電壓，差動輸出端TXP則輸出第二操作模式差動低態電壓。

於一實施例中，第二操作模式差動高態電壓為0.4伏特。低態輸出電壓以及第二操作模式差動低態電壓為0伏特。

在這樣的狀況下，由於輸出端OA、OB間兩者均為低態輸出電壓（例如0伏特），兩者間的電壓差值將為0伏特，不大於金氧半電晶體電容120A、120B的閾值電壓（例如0.7伏特），金氧半電晶體電容120A、120B的電容值將不大於預設準位。

由於在第二操作模式下，反相器140A、140B有較小的寄生電容值，不易對輸出電壓VOA、VOB造成影響。因此，金氧半電晶體電容120A、120B具有較小的電容值，將可有效加速在差動輸出端TXP、TXN的電壓轉換速率，同時不會造成電壓過衝以及電壓欠衝。

因此，本發明的訊號輸出裝置100可同時適用於不同速度的操作模式，降低寄生電容造成的影響，使訊號的輸出表現更佳。

請參照圖2。圖2顯示本發明一實施例中，一種訊號輸出方法200的流程圖。

除前述裝置外，本發明另揭露一種訊號輸出方法200，應用於例如，但不限於圖1的訊號輸出裝置100中。訊號輸出方法200之一實施例如圖2所示，包含下列步驟：

於步驟S210：判斷訊號輸出裝置100是否運作於第一操作模式中。

於步驟S220：當訊號輸出裝置100運作在第一操作模式下，是使電流供應電路130A、130B被抑能。

於步驟S230：使輸出電路110A、110B的輸入端IA、IB分別接收高態輸入電壓以及低態輸入電壓，以在輸出端OA、OB分別產生低態輸出電壓以及高態輸出電壓，進而使金氧半電晶體電容120A、120B的電容值大於預設準位。

此時，輸出端OA、OB分別產生的低態輸出電壓以及高態輸出電壓將透過電阻RA、RB傳送至差動輸出端TXN、TXP，以產生第一模式差動高態電壓以及第一模式差動低態電壓。

於步驟S240：當訊號輸出裝置100並非運作在第一操作模式下，則判斷訊號輸出裝置100運作在第二操作模式下，使電流供應電路130A、130B僅其中之一被致能以輸出供應電流ICA或ICB至對應的差動輸出端TXN、TXP。

此時，差動輸出端TXN、TXP將根據是否接收到供應電流，產生第二模式差動高態電壓以及第二模式差動低態電壓。

於步驟S250：使輸出電路110A、110B的輸入端IA、IB分別均接收高態輸入電壓，以在輸出端OA、OB分別產生低態輸出電壓，進而使金氧半電晶體電容120A、120B的電容值不大於預設準位。

需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。

綜合上述，本發明中訊號輸出裝置及方法可藉由在兩個輸出端間設置金氧半電晶體電容，因應不同速度的操作模式而產生不同大小的電容值，進而降低寄生電容造成的影響，使訊號的輸出表現更佳。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:訊號輸出裝置 110A:輸出電路 110B:輸出電路 120A:金氧半電晶體電容 120B:金氧半電晶體電容 130A:電流供應電路 130B:電流供應電路 140A:反相器 140B:反相器 200:訊號輸出方法 S210~S250:步驟 GND:接地端 IA:輸入端 IB:輸入端 ICA:供應電流 ICB:供應電流 MNA:N型金氧半電晶體 MNB:N型金氧半電晶體 MPA:P型金氧半電晶體 MPB:P型金氧半電晶體 OA:輸出端 OB:輸出端 RA:電阻 RB:電阻 TXN:差動輸出端 TXP:差動輸出端 VDD:電壓源 VIA:輸入電壓 VIB:輸入電壓 VOA:輸出電壓 VOB:輸出電壓 VXN:差動電壓 VXP:差動電壓

［圖1］顯示本發明之一實施例中，一種訊號輸出裝置的電路圖；以及［圖2］顯示本發明之一實施例中，一種訊號輸出方法的流程圖。

100:訊號輸出裝置

110A:輸出電路

110B:輸出電路

120A:金氧半電晶體電容

120B:金氧半電晶體電容

130A:電流供應電路

130B:電流供應電路

140A:反相器

140B:反相器

GND:接地端

IA:輸入端

IB:輸入端

ICA:供應電流

ICB:供應電流

MNA:N型金氧半電晶體

MNB:N型金氧半電晶體

MPA:P型金氧半電晶體

MPB:P型金氧半電晶體

OA:輸出端

OB:輸出端

RA:電阻

RB:電阻

TXN:差動輸出端

TXP:差動輸出端

VDD:電壓源

VIA:輸入電壓

VIB:輸入電壓

VOA:輸出電壓

VOB:輸出電壓

VXN:差動電壓

VXP:差動電壓

Claims

一種訊號輸出裝置，包含：二輸出電路，各包含：一反相器，具有一輸入端以及一輸出端；以及一電阻，電性耦接於該輸出端以及一差動輸出端間；二金氧半電晶體電容，分別以相反的方向電性耦接於該二輸出電路的該輸出端之間；以及二電流供應電路，分別電性耦接於對應該二輸出電路其中之一的該差動輸出端；其中，在一第一操作模式下，該二電流供應電路被抑能，該二輸出電路的該輸入端分別接收一高態輸入電壓以及一低態輸入電壓，以在該輸出端分別產生一低態輸出電壓以及一高態輸出電壓，進而使各該二金氧半電晶體電容的一電容值大於一預設準位；在一第二操作模式下，該二電流供應電路僅其中之一被致能以輸出一供應電流至對應的該差動輸出端，該二輸出電路的該輸入端分別均接收該高態輸入電壓，以在該輸出端分別產生該低態輸出電壓，進而使各該二金氧半電晶體電容的該電容值不大於該預設準位。
如申請專利範圍第1項所述之訊號輸出裝置，其中在該第一操作模式下，該二輸出電路的該輸出端之間的一電壓差值大於該二金氧半電晶體電容的一閾值電壓（threshold voltage），進而使各該二金氧半電晶體電容的該電容值大於該預設準位；在該第二操作模式下，該二輸出電路的該輸出端之間的該電壓差值不大於該閾值電壓，進而使各該二金氧半電晶體電容的該電容值不大於該預設準位。
如申請專利範圍第1項所述之訊號輸出裝置，其中在該第一操作模式下，對應該二輸出電路的該差動輸出端分別透過該電阻接收該低態輸出電壓以及該高態輸出電壓，以輸出一第一操作模式差動低態電壓以及一第二操作模式差動高態電壓；在該第二操作模式下，對應該二電流供應電路中被致能者的該差動輸出端輸出一第二操作模式差動高態電壓，對應該第二電流供應電路中另一者的該差動輸出端輸出一第二操作模式差動低態電壓。
如申請專利範圍第3項所述之訊號輸出裝置，其中該第二操作模式差動高態電壓小於該二金氧半電晶體電容的一閾值電壓。
如申請專利範圍第1項所述之訊號輸出裝置，其中該訊號輸出裝置設置於一通用序列匯流排（universal serial bus；USB）2.0介面的一收發器中，該第一操作模式為一全速（full speed）模式或一低速（low speed）模式，該第二操作模式為一高速（high speed）模式。
如申請專利範圍第1項所述之訊號輸出裝置，其中該二輸出電路之該反相器的一寄生電容值以及各該二金氧半電晶體電容的該電容值共同決定該輸出端在電壓轉換時的一電壓轉換速率（slew rate）、一電壓過衝（overshoot）量以及一電壓欠衝（undershoot）量的大小。
一種訊號輸出方法，應用於一訊號輸出裝置中，其中該訊號輸出裝置包含二輸出電路、二金氧半電晶體電容以及二電流供應電路，該二輸出電路各包含具有一輸入端以及一輸出端之一反相器以及電性耦接於該輸出端以及一差動輸出端間之一電阻，該二金氧半電晶體電容分別以相反的方向電性耦接於該二輸出電路的該輸出端之間，該二電流供應電路分別電性耦接於對應該二輸出電路其中之一的該差動輸出端，該訊號輸出方法包含：在一第一操作模式下，使該二電流供應電路被抑能；在該第一操作模式下，使該二輸出電路的該輸入端分別接收一高態輸入電壓以及一低態輸入電壓，以在該輸出端分別產生一低態輸出電壓以及一高態輸出電壓，進而使各該二金氧半電晶體電容的一電容值大於一預設準位；在一第二操作模式下，使該二電流供應電路僅其中之一被致能以輸出一供應電流至對應的該差動輸出端；以及在該第二操作模式下，使該二輸出電路的該輸入端分別均接收該高態輸入電壓，以在該輸出端分別產生該低態輸出電壓，進而使各該二金氧半電晶體電容的該電容值不大於該預設準位。
如申請專利範圍第7項所述之訊號輸出方法，其中在該第一操作模式下，該二輸出電路的該輸出端之間的一電壓差值大於該二金氧半電晶體電容的一閾值電壓（threshold voltage），進而使各該二金氧半電晶體電容的該電容值大於該預設準位；在該第二操作模式下，該二輸出電路的該輸出端之間的該電壓差值不大於該閾值電壓，進而使各該二金氧半電晶體電容的該電容值不大於該預設準位。
如申請專利範圍第7項所述之訊號輸出裝置，其中在該第一操作模式下，對應該二輸出電路的該差動輸出端分別透過該電阻接收該低態輸出電壓以及該高態輸出電壓，以輸出一第一操作模式差動低態電壓以及一第二操作模式差動高態電壓；在該第二操作模式下，對應該二電流供應電路中被致能者的該差動輸出端輸出一第二操作模式差動高態電壓，對應該第二電流供應電路中另一者的該差動輸出端輸出一第二操作模式差動低態電壓。
如申請專利範圍第7項所述之訊號輸出裝置，其中該訊號輸出裝置設置於一通用序列匯流排2.0介面的一收發器中，該第一操作模式為一全速模式或一低速模式，該第二操作模式為一高速模式。