TW202207044A - 增強型串列周邊介面傳輸控制裝置及方法 - Google Patents
增強型串列周邊介面傳輸控制裝置及方法 Download PDFInfo
- Publication number
- TW202207044A TW202207044A TW109126366A TW109126366A TW202207044A TW 202207044 A TW202207044 A TW 202207044A TW 109126366 A TW109126366 A TW 109126366A TW 109126366 A TW109126366 A TW 109126366A TW 202207044 A TW202207044 A TW 202207044A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- slave
- master
- peripheral interface
- serial peripheral
- Prior art date
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本發明揭露一種傳輸控制裝置，其包含主控裝置及複數個從控裝置。主控裝置包含第一串列周邊介面，各從控裝置分別至少包含第二串列周邊介面、頻率計數器及暫存器。各第二串列周邊介面之第二選擇訊號端連接至第一串列周邊介面之第一選擇訊號端，且具有至少一個共用節點。各從控裝置接收由主控裝置傳輸之裝置辨識訊號，且其頻率計數器解析裝置辨識訊號是否為暫存器設定之裝置頻率。
Description
本發明是有關於一種傳輸控制裝置及方法，特別是有關於一種增強型串列周邊介面傳輸控制裝置及方法。
常規的串列周邊介面(serial peripheral interface, SPI)由時脈訊號(serial clock, SCLK)端、主出從入(master output slave input, MOSI)端、主入從出(master input slave output, MISO)端及選擇訊號(slave selected, SS)端組成，且當一個傳輸控制裝置中的一個主控裝置(master device)藉由串列周邊介面連接一個從控裝置(slave device)並且作資料傳輸時，彼此即需要一個選擇訊號端作一對一的對應。
由以上描述可知，當需要連接多個從控裝置時，勢必需要多個選擇訊號端，在裝置的引腳(pin)為有限數目的情形中，此舉造成了引腳數量的浪費。
為解決上述習知問題，本發明揭露一種傳輸控制裝置，其包含主控裝置及複數個從控裝置。主控裝置至少包含第一串列周邊介面，其中第一串列周邊介面之第一時脈訊號端傳輸裝置辨識訊號，第一主出從入端輸出第一訊號，或第一主入從出端接收第二訊號。
複數個從控裝置其分別至少包含第二串列周邊介面、頻率計數器及暫存器，第二串列周邊介面之第二時脈訊號端接收裝置辨識訊號，第二主出從入端接收第一訊號，第二主入從出端輸出第二訊號。
頻率計數器解析裝置辨識訊號，暫存器設定從控裝置之裝置頻率，且裝置頻率包含容錯範圍頻率。其中，複數個從控裝置之裝置頻率之間不重疊，且主控裝置傳送之裝置辨識訊號之頻率範圍包含各複數個從控裝置之裝置頻率，當主控裝置選擇與複數個從控裝置之其中一個進行通訊時，主控裝置產生對應所選從控裝置之裝置頻率的裝置辨識訊號，所選從控裝置根據裝置辨識訊號判斷是否與主控裝置進行通訊。
根據本發明之實施例，其中裝置辨識訊號傳送之順序優先於第一訊號及第二訊號。
根據本發明之實施例，其中裝置辨識訊號以至少二個時脈訊號代表。
根據本發明之實施例，其中第一訊號對應寫入訊號，且第二訊號對應讀取訊號。
本發明也提供一種傳輸控制方法，其適用於傳列周邊介面，其至少包含以下步驟：主控裝置經由第一串列周邊介面之第一時脈訊號端，傳輸裝置辨識訊號至複數個從控裝置。
複數個從控裝置分別經由第二串列週邊介面之第二時脈訊號端，接收裝置辨識訊號，且分別藉由頻率計數器分析裝置辨識訊號。
主控裝置傳送第一訊號至對應裝置辨識訊號之從控裝置，或對應裝置辨識訊號之從控裝置傳送第二訊號至主控裝置。
根據本發明之實施例，其中不對應裝置辨識訊號之各從控裝置維持在閒置狀態。
根據本發明之實施例，其中第一資料訊號對應寫入訊號且第二訊號對應讀取訊號。
承上所述，本發明之傳輸控制裝置及方法具有以下優點：
(1)在不使用選擇訊號端，只使用時脈訊號端、主出從入端及主入從出端就完成一對多的通訊，因此可以達成減少裝置的引腳數目，避免浪費。
(2)藉由主控裝置傳輸裝置辨識訊號至各從控裝置，並且從控裝置藉由頻率計數器解析裝置辨識訊號之頻率，再將對應裝置辨識訊號之從控裝置之選擇訊號端切換至主動狀態或閒置狀態，以進行資料寫入或讀取。如此的操作方式可以在複數個從控裝置中，正確的對特定的從控裝置寫入資料，或是把特定的從控裝置中的資料讀取出。
以下根據第1圖至第5圖，說明本發明的實施方式。所做說明並非為限制本發明的實施方式，而僅為本發明之實施例。
參閱第1圖，其為根據本發明之實施例的傳輸控制裝置示意圖。如圖所示，傳輸控制裝置100包含主控裝置110及複數個從控裝置120。
根據本發明的實施例，主控裝置110至少包含第一串列周邊介面111，第一串列周邊介面111的第一時脈訊號端112傳輸裝置辨識訊號116、第一主出從入端113輸出第一訊號117，或者第一主入從出端114接收第二訊號118。
根據本發明的實施例，各從控裝置120分別至少包含第二串列周邊介面121、頻率計數器122及暫存器123。第二串列周邊介面121的第二時脈訊號端124接收由主控裝置110經由第一時脈訊號端112所傳輸的裝置辨識訊號116，第二串列周邊介面121的第二主出從入端125接收由主控裝置110經由第一主出從入端113輸出的第一訊號117，或者主控裝置110的第一主入從出端114接收經由第二串列周邊介面121的第二主入從出端126輸出第二訊號118。
根據本發明的實施例，各從控裝置120的頻率計數器122解析由第二時脈訊號端124接收的裝置辨識訊號116。各從控裝置120的暫存器123可以設定各個從控裝置120的裝置頻率，且各裝置頻率均包含容錯範圍頻率。
根據本發明的實施例，各從控裝置120之裝置頻率之間不重疊，且主控裝置110傳送之裝置辨識訊號116之頻率範圍包含各從控裝置120之裝置頻率，當主控裝置110選擇與各從控裝置120之其中一個進行通訊時，主控裝置110產生對應所選從控裝置120之裝置頻率的裝置辨識訊號116，所選從控裝置120根據裝置辨識訊號116判斷是否與主控裝置110進行通訊。
上述提及的主控裝置、從控裝置及其包含的串列周邊介面多應用於電子產品內部元件之間的高速資料通訊，例如大容量儲存器之間的資料傳輸。參閱第2圖及第3圖，其中第2圖為先前技術之串列周邊介面之架構示意圖，第3圖為先前技術之串列週邊介面之資料傳輸示意圖。如第2圖所示，串列周邊介面之間為全雙工模式的通訊，通常具有四個保留邏輯訊號介面，即上述提及的時脈訊號端、主出從入端、主入從出端，以及選擇訊號端。如第3圖所示，主控裝置的主出從入端傳送的訊號即對應上述的第一訊號，從控裝置的主入從出端傳送的訊號即對應上述的第二訊號，以及主控裝置的時脈訊號端傳送的訊號即為常規的時脈訊號。
參閱第4圖，其為根據本發明之實施例之串列週邊介面的資料傳輸示意圖。如圖所示，由主控裝置110的時脈訊號端112傳輸的裝置辨識訊號116，其順序優先於上述提及的第一訊號117及第二訊號118。這代表著當主控裝置110要與從控裝置120進行資料傳輸時，必須先傳送裝置辨識訊號116至各個從控裝置120，主控裝置110藉此進行要對哪一個從控裝置120做資料傳輸的動作。當主控裝置110確定要對哪個從控裝置120傳輸資料之後，再進行第一資料117或第二資料118的傳輸。
根據本發明的實施例，由主控裝置110的時脈訊號端112傳輸的裝置辨識訊號116，可以用至少二個時脈訊號作為代表。上述提及的各從控裝置120的頻率計數器122即可對此二個時脈訊號進行解析，舉例來說，判斷此二個時脈訊號的上升邊緣或下降邊緣的時間差距，藉此計算出裝置辨識訊號116對應的頻率為何。
根據本發明的實施例，在裝置辨識訊號116之後進行傳輸的第一訊號117，可以代表主控裝置110藉由第一串列周邊介面111的第一主出從入端113傳輸寫入訊號，並且經由第二串列周邊介面121的第二主出從入端125，將資料寫入從控裝置120。
根據本發明的實施例，在裝置辨識訊號116之後進行傳輸的第二訊號118，可以代表主控裝置110藉由第一串列周邊介面111的第一主入從出端114，接收經由第二串列周邊介面121的第二主入從出端126傳輸的讀取訊號，將資料由從控裝置120讀取出來。
根據本發明的實施例，由各個從控裝置120的暫存器123設定的裝置頻率，彼此之間的頻率範圍不互相重疊，且由主控裝置110傳輸至各個從控裝置120的裝置辨識訊號116的頻率範圍，其包含各個暫存器123設定的裝置頻率範圍。由此可以保證主控裝置110傳輸的裝置辨識訊號116，能夠辨識出各個從控裝置120，且不會因為各個從控裝置120的裝置頻率重疊，而發生從控裝置120辨識錯誤的情形。
參閱第5圖，其根據本發明之實施例之傳輸控制方法步驟流程圖。如圖所示，本發明之傳輸控制方法適用於串列周邊介面，其至少包含以下步驟(S1~S4)：
步驟S1：傳輸控制裝置100中的主控裝置110經由第一串列周邊介面111的第一時脈訊號端112，傳輸裝置辨識訊號116至複數個從控裝置120。
步驟S2：各個從控裝置120經由第二串列周邊介面121的第二時脈訊號端124，接收裝置辨識訊號116，且分別藉由各從控裝置120的頻率計數器122解析裝置辨識訊號116。
步驟S3：主控裝置110將第一訊號117經由第一串列周邊介面111的第一主出從入端113，傳輸至從控裝置120，其第一訊號117經由第二串列周邊介面121的第二主出從入端125接收。
根據本發明的實施例，或者主控裝置110的第一串列周邊介面111的第一主入從出端114，接收由從控裝置120的第二串列周邊介面121的第二主入從出端126傳輸的第二訊號118。
根據本發明的實施例，各個從控裝置120的頻率計數器122將接收到的裝置辨識訊號116解析之後，若裝置辨識訊號116對應的頻率與從控裝置120的暫存器123設定的裝置頻率不符合，則從控裝置120維持在閒置狀態，如步驟S4。
根據本發明的實施例，第一訊號117對應到主控裝置110藉由第一串列周邊介面111的第一主出從入端113，對從控裝置120進行寫入動作的寫入訊號。
根據本發明的實施例，其中第二訊號118對應到主控裝置110藉由第一串列周邊介面111的第一主入從出端114，對從控裝置120進行讀取動作的讀取訊號。
綜合以上描述，本發明的傳輸控制裝置100中的主控裝置110只有一個，而從控裝置120則有不只一個，主控裝置110可藉由輸出裝置辨識訊號116至多個從控裝置120，由從控裝置120判斷是否要回應主控裝置110，與傳統的串列周邊介面之間的選擇訊號端需要一對一的引腳作連接，使得每增加一個從控裝置120就需要多一個引腳的連接方式不相同。
本發明的主控裝置110在對任一個從控裝置120進行資料讀取或寫入之前，先經由第一串列周邊介面111的時脈訊號端傳送裝置辨識訊號116至每個從控裝置120，每個從控裝置120藉由頻率計數器122解析裝置辨識訊號116，得到裝置辨識訊號116所對應的頻率。
舉例來說，頻率計數器122的系統頻率為200MHz，則頻率計數器122藉由偵測輸入訊號的相鄰的上升邊緣或下降邊緣對應的週期數量，若計算出的數量為40，則代表輸入訊號的頻率為5MHz，若計算出的數量為10，則代表輸入訊號的頻率為20MHz。
利用此種方式，再利用各個從控裝置120的暫存器123設定一個裝置頻率值代表各個從控裝置120的代碼，例如頻率計數器122在裝置辨識訊號116的相鄰兩個上升邊緣或下降邊緣計算的週期數量為40(代表頻率為5MHz)，則代表某一個從控裝置120。
暫存器123設定的裝置頻率包含一個容錯範圍頻率，舉例來說，頻率計數器122計算出的週期數量為36至44(代表頻率在4.54MHz至5.56MHz之間)，均對應到同一個從控裝置120。表1列出當從控裝置不只一個時，各從控裝置可以對應的頻率範圍。
表1：
| 頻率範圍 | ||||
| 從控裝置1 (5MHz) | 頻率 | 4.54MHz | 5MHz | 5.56MHz |
| 計數 | 44 | 40 | 36 | |
| 從控裝置2 (6.6MHz) | 頻率 | 5.88MHz | 6.6MHz | 7.69MHz |
| 計數 | 34 | 30 | 26 | |
| 從控裝置3 (10MHz) | 頻率 | 8.3MHz | 10MHz | 12.5MHz |
| 計數 | 24 | 20 | 16 | |
| 從控裝置4 (20MHz) | 頻率 | 14.28MHz | 20MHz | 33.3MHz |
| 計數 | 14 | 10 | 6 |
接著，主控裝置110則對從控裝置120進行寫入資料的動作，或者將資料由從控裝置120讀取出來。進行寫入資料的動作時，資料訊號對應的頻率經由第一串列周邊介面111的第一時脈訊號端112傳輸至從控裝置120，資料訊號則藉由第一主出從入端113傳輸至從控裝置120。
反之，進行讀取資料的動作時，資料訊號對應的頻率經由第一串列周邊介面111的第一時脈訊號端112傳輸至從控裝置120，資料訊號則藉由第二串列周邊介面121的第二主入從出端126讀出至主控裝置110。
作為非限制性實施例，本文描述的方法和系統可用於各種應用，例如在安全記憶體應用、物聯網(IoT)應用、嵌入式應用或汽車應用中，在此僅舉幾個例子。
100:傳輸控制裝置
110:主控裝置
111:第一串列周邊介面
112:第一時脈訊號端
113:第一主出從入端
114:第一主入從出端
116:裝置辨識訊號
117:第一訊號
118:第二訊號
120:從控裝置
121:第二串列周邊介面
122:頻率計數器
123:暫存器
124:第二時脈訊號端
125:第二主出從入端
126:第二主入從出端
S1~S4:步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附附圖之說明如下：
第1圖為根據本發明之實施例之傳輸控制裝置示意圖。
第2圖為先前技術之串列周邊介面之架構示意圖。
第3圖為先前技術之串列週邊介面之資料傳輸示意圖。
第4圖為根據本發明之實施例之串列週邊介面的資料傳輸示意圖。
第5圖為根據本發明之實施例之傳輸控制方法步驟流程圖。
100:傳輸控制裝置
110:主控裝置
111:第一串列周邊介面
112:第一時脈訊號端
113:第一主出從入端
114:第一主入從出端
116:裝置辨識訊號
117:第一訊號
118:第二訊號
120:從控裝置
121:第二串列周邊介面
122:頻率計數器
123:暫存器
124:第二時脈訊號端
125:第二主出從入端
126:第二主入從出端
Claims (7)
- 一種傳輸控制裝置，其包含： 一主控裝置(master device)，其至少包含： 一第一串列周邊介面(serial peripheral interface, SPI)，其一第一時脈(serial clock, SCLK)訊號端傳輸一裝置辨識訊號，一第一主出從入(master output slave input, MOSI)端輸出一第一訊號或一第一主入從出(master input slave output, MISO)端接收一第二訊號；以及 複數個從控裝置(slave device)，其分別至少包含： 一第二串列周邊介面，其一第二時脈訊號端接收該裝置辨識訊號，一第二主出從入端接收該第一訊號，一第二主入從出端輸出該第二訊號； 一頻率計數器，其解析該裝置辨識訊號；以及 一暫存器，其設定該從控裝置之一裝置頻率，且該裝置頻率包含一容錯範圍頻率； 其中，複數個從控裝置之該裝置頻率之間不重疊，且該主控裝置傳送之該裝置辨識訊號之頻率範圍包含各該複數個從控裝置之該裝置頻率，當該主控裝置選擇與複數個從控裝置之其中一個進行通訊時，該主控裝置係產生對應該所選從控裝置之該裝置頻率的裝置辨識訊號，該所選從控裝置根據裝置辨識訊號判斷是否與該主控裝置進行通訊。
- 如請求項1所述之傳輸控制裝置，其中該裝置辨識訊號傳送之順序優先於該第一訊號及該第二訊號。
- 如請求項2所述之傳輸控制裝置，其中該裝置辨識訊號以至少二個時脈訊號代表。
- 如請求項2所述之傳輸控制裝置，其中該第一訊號對應一寫入訊號，且該第二訊號對應一讀取訊號。
- 一種傳輸控制方法，適用於串列周邊介面，其至少包含以下步驟： 一主控裝置經由一第一串列周邊介面之一第一時脈訊號端，傳輸一裝置辨識訊號至複數個從控裝置； 該複數個從控裝置分別經由一第二串列週邊介面之一第二時脈訊號端，接收該裝置辨識訊號，且分別藉由一頻率計數器分析該裝置辨識訊號；以及 該主控裝置傳送一第一訊號至對應該裝置辨識訊號之該從控裝置，或對應該裝置辨識訊號之該從控裝置傳送一第二訊號至該主控裝置。
- 如請求項5所述之傳輸控制方法，其中不對應該裝置辨識訊號之各該從控裝置維持在一閒置狀態。
- 如請求項5所述之傳輸控制方法，其中該第一訊號對應一寫入訊號且該第二訊號對應一讀取訊號。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109126366A TWI747416B (zh) | 2020-08-04 | 2020-08-04 | 增強型串列周邊介面傳輸控制裝置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109126366A TWI747416B (zh) | 2020-08-04 | 2020-08-04 | 增強型串列周邊介面傳輸控制裝置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI747416B TWI747416B (zh) | 2021-11-21 |
| TW202207044A true TW202207044A (zh) | 2022-02-16 |
Family
ID=79907788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109126366A TWI747416B (zh) | 2020-08-04 | 2020-08-04 | 增強型串列周邊介面傳輸控制裝置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI747416B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI812194B (zh) * | 2022-04-27 | 2023-08-11 | 凌通科技股份有限公司 | 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7818484B2 (en) * | 2006-06-15 | 2010-10-19 | Pixart Imaging Inc. | Multimedia data communication method and system |
| US7949794B2 (en) * | 2006-11-02 | 2011-05-24 | Intel Corporation | PCI express enhancements and extensions |
| CN201063161Y (zh) * | 2007-06-08 | 2008-05-21 | 威盛电子股份有限公司 | 串行外围接口主设备 |
| US9547573B2 (en) * | 2013-10-10 | 2017-01-17 | Nokia Technologies Oy | Serial communication over communication control pin |
| US9734118B2 (en) * | 2013-10-16 | 2017-08-15 | The Regents Of The University Of California | Serial bus interface to enable high-performance and energy-efficient data logging |
| US9582441B2 (en) * | 2014-02-27 | 2017-02-28 | Infineon Technologies Ag | Clockless serial slave device |
| US10719469B2 (en) * | 2017-02-28 | 2020-07-21 | Intel Corporation | Inband messaging method for integrated type-C universal serial bus detection using enhanced serial peripheral interconnect |
| US10740252B2 (en) * | 2018-04-20 | 2020-08-11 | Microsoft Technology Licensing, Llc | Serial peripheral interface filter for processor security |
| US10649945B1 (en) * | 2018-12-10 | 2020-05-12 | Analog Devices International Unlimited Company | Non-native digital interface support over a two-wire communication bus |
-
2020
- 2020-08-04 TW TW109126366A patent/TWI747416B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI812194B (zh) * | 2022-04-27 | 2023-08-11 | 凌通科技股份有限公司 | 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI747416B (zh) | 2021-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202884A (en) | Multiplexing scheme for modem control signals | |
| US20150074306A1 (en) | Single Wire Communications Interface and Protocol | |
| US8103896B2 (en) | Method and system for I2C clock generation | |
| US10936524B2 (en) | Bus system with slave devices | |
| JPH04332065A (ja) | データ転送方法 | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| US7739435B2 (en) | System and method for enhancing I2C bus data rate | |
| TW202207044A (zh) | 增強型串列周邊介面傳輸控制裝置及方法 | |
| CN116226016A (zh) | 一种i2c接口电路及其控制方法 | |
| CN115033515A (zh) | 一种主从spi通信方法 | |
| US10031870B2 (en) | Semiconductor device and control method thereof | |
| US11321258B2 (en) | Integrated circuit, bus system and scheduling method | |
| CN108038061B (zh) | 一种地址分配方法及plc系统 | |
| CN108279626B (zh) | 可编程逻辑控制器及其控制方法 | |
| US7203205B2 (en) | Polling device and communication apparatus | |
| CN111506461A (zh) | 一种基于总线、用于测试的反压模块及其实现方法 | |
| US7373541B1 (en) | Alignment signal control apparatus and method for operating the same | |
| TWI767234B (zh) | 串行周邊介面的傳輸速率提升方法、資料傳輸電路及資訊處理裝置 | |
| US5664213A (en) | Input/output (I/O) holdoff mechanism for use in a system where I/O device inputs are fed through a latency introducing bus | |
| CN116185936B (zh) | 一种spi通信数据收发异常检测控制系统及检测方法 | |
| CN217562028U (zh) | 一种基于sccb总线协议的多个主器件电路 | |
| CN109871342B (zh) | 自适应连接的串行接口电路及其自适应连接方法 | |
| US6738830B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN115691088B (zh) | 一种控制信号传输单元、系统及方法 | |
| Smitha et al. | Design of I2C Protocol in Verilog-A New Approach |