TW202203486A - 圖像顯示裝置之製造方法及圖像顯示裝置 - Google Patents

圖像顯示裝置之製造方法及圖像顯示裝置 Download PDF

Info

Publication number
TW202203486A
TW202203486A TW110122081A TW110122081A TW202203486A TW 202203486 A TW202203486 A TW 202203486A TW 110122081 A TW110122081 A TW 110122081A TW 110122081 A TW110122081 A TW 110122081A TW 202203486 A TW202203486 A TW 202203486A
Authority
TW
Taiwan
Prior art keywords
light
layer
image display
insulating film
display device
Prior art date
Application number
TW110122081A
Other languages
English (en)
Inventor
秋元肇
Original Assignee
日商日亞化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日亞化學工業股份有限公司 filed Critical 日商日亞化學工業股份有限公司
Publication of TW202203486A publication Critical patent/TW202203486A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法。 實施方式之圖像顯示裝置之製造方法具備如下步驟：準備第2基板，該第2基板係於第1基板上形成半導體層而成；於第3基板貼合上述半導體層；去除上述第1基板；對上述半導體層進行蝕刻，形成發光元件，該發光元件包含與上述第3基板上之底面對向之發光面；形成覆蓋上述第3基板及上述發光元件之第1絕緣膜；於上述第1絕緣膜上形成電路元件；形成覆蓋上述電路元件及上述第1絕緣膜之第2絕緣膜；去除上述第1及第2絕緣膜之一部分，使包含上述發光面之面露出；形成貫通上述第1及第2絕緣膜之導通孔；及於上述第2絕緣膜上形成配線層。

Description

圖像顯示裝置之製造方法及圖像顯示裝置
本發明之實施方式係關於一種圖像顯示裝置之製造方法及圖像顯示裝置。
業界期望實現一種高亮度、廣視角、高對比度且低消耗電力之薄型圖像顯示裝置。為了應對此種市場需求，不斷推進開發利用自發光元件之顯示裝置。
期待出現使用作為微細發光元件之微LED(Light Emitting Diode，發光二極體)作為自發光元件之顯示裝置。關於使用微LED之顯示裝置之製造方法，已經介紹了將單獨地形成之微LED依序轉印至驅動電路之方法。然而，隨著全高畫質或4K、8K等高畫質，微LED之元件數變多，如此一來，需要單獨地形成多個微LED，並將其等依序轉印至形成有驅動電路等之基板，故轉印步驟需要大量時間。進而，有產生微LED與驅動電路等之連接不良等，而導致良率降低之虞。
已知有如下技術，即，使包含發光層之半導體層於Si基板上生長，在半導體層形成電極之後，將其貼合於形成有驅動電路之電路基板(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-141492號公報
[發明所欲解決之問題]
本發明之一實施方式提供一種縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法。 [解決問題之技術手段]
本發明之一實施方式之圖像顯示裝置之製造方法具備如下步驟：準備第2基板，該第2基板係於第1基板上形成包含發光層之半導體層而成；於第3基板上形成第1金屬層；於上述第1金屬層貼合上述半導體層；去除上述第1基板；對上述半導體層進行蝕刻，形成發光元件，該發光元件包含上述第1金屬層上之底面及與上述底面對向設置之發光面；形成覆蓋上述第3基板及上述發光元件之第1絕緣膜；於上述第1絕緣膜上形成電路元件；形成覆蓋上述電路元件及上述第1絕緣膜之第2絕緣膜；去除上述第1絕緣膜之一部分及上述第2絕緣膜之一部分，使包含上述發光面之面露出；及於上述第2絕緣膜上形成配線層。
本發明之一實施方式之圖像顯示裝置之製造方法具備如下步驟：準備第2基板，該第2基板係於第1基板上形成包含發光層之半導體層而成；於上述第2基板上形成第2金屬層；於第3基板隔著上述第2金屬層而貼合上述半導體層；去除上述第1基板；對上述半導體層進行蝕刻，形成發光元件，該發光元件包含上述第2金屬層上之底面及與上述底面對向設置之發光面；形成覆蓋上述第3基板及上述發光元件之第1絕緣膜；於上述第1絕緣膜上形成電路元件；形成覆蓋上述電路元件及上述第1絕緣膜之第2絕緣膜；去除上述第1絕緣膜之一部分及上述第2絕緣膜之一部分，使上述發光元件之包含發光面之面露出；及形成配線層，該配線層形成於上述第2絕緣膜上。
本發明之一實施方式之圖像顯示裝置具備：基板，其具有第1面；導電層，其設置於上述第1面上；發光元件，其於上述導電層上具有底面，且包含作為與上述底面對向之面之發光面；第1絕緣膜，其覆蓋上述發光元件之側面及上述導電層；電路元件，其設置於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述電路元件及上述第1絕緣膜；及配線層，其設置於上述第2絕緣膜上。
本發明之一實施方式之圖像顯示裝置具備：基板，其具有第1面；導電層，其設置於上述第1面上；半導體層，其於上述導電層上具有底面，且與上述底面對向之面中包含複數個發光面；第1絕緣膜，其覆蓋上述半導體層之側面及上述導電層；複數個電晶體，其等設置於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述複數個電晶體及上述第1絕緣膜；及配線層，其設置於上述第2絕緣膜上。 [發明之效果]
根據本發明之一實施方式，實現一種縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法。
以下，一面參照圖式，一面對本發明之實施方式進行說明。 再者，圖式為模式圖或概念圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。又，即便於表示相同部分之情形時，亦有根據圖式不同而將相互之尺寸或比率不同表示的情況。 再者，於本案說明書及各圖中，對與上文中關於出現過之圖式敍述過之要素相同之要素，標註相同之符號並適當省略詳細說明。
(第1實施方式) 圖1係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖1中模式性地表示本實施方式之圖像顯示裝置之子像素20之構成。構成圖像顯示裝置中所顯示之圖像之像素由複數個子像素20構成。
以下，有時使用XYZ之三維座標系統進行說明。如下述圖15所示，子像素20呈二維平面狀排列。將子像素20排列成之二維平面設為XY平面。子像素20沿著X軸方向及Y軸方向排列。圖1表示下述圖4之AA'線上之箭視剖面，係將與XY平面垂直之複數個平面上之剖面於1個平面上連結成之剖視圖。其他圖中，亦同樣地如圖1所示，於與XY平面垂直之複數個平面上之剖視圖中，未圖示X軸及Y軸，而示出與XY平面垂直之Z軸。即，於該等圖中，將與Z軸垂直之平面設為XY平面。再者，為方便起見，有時將Z軸之正方向稱為「上」或「上方」，將Z軸之負方向稱為「下」或「下方」，但沿著Z軸之方向未必限定為重力作用方向。又，有時將沿著Z軸之方向之長度稱為高度。
子像素20具有與XY平面大致平行之發光面151S。發光面151S主要為朝向與XY平面正交之Z軸之正方向放射光之面。
如圖1所示，圖像顯示裝置之子像素20包含基板102、導電層130、發光元件150、第1層間絕緣膜156、電晶體103、第2層間絕緣膜108及配線層110。
於本實施方式中，供形成發光元件150之基板102為透光性基板，例如為玻璃基板。基板102具有第1面102a。第1面102a係與XY平面大致平行之面。發光元件150形成於第1面102a上。發光元件150由隔著第1層間絕緣膜156設置之電晶體103驅動。電晶體103為薄膜電晶體(Thin Film Transistor，TFT)，形成於第1層間絕緣膜156上。於大型玻璃基板上形成包含TFT之電路元件之製程係為了製造液晶面板或有機EL(Electroluminescence，電致發光)面板等而預先確立，具有能夠利用已有設備之優點。
子像素20進而包含彩色濾光片180。彩色濾光片180(波長轉換構件)經由透明薄膜接著層188而設置於表面樹脂層170上。表面樹脂層170設置於第2層間絕緣膜108及配線層110上。
以下，對子像素20之構成詳細地進行說明。 導電層130設置於第1面102a上。導電層130包含連接板130a(第1部分)。發光元件150設置於連接板130a上。連接板130a係沿著XY平面觀察時具有方形或任意多邊形、橢圓形、圓形等形狀的膜狀或層狀、板狀構件，該構件具有導電性。連接板130a電連接於發光元件150之底面153B。
導電層130及連接板130a例如由Al或Al合金、Al與Ti等之積層膜等形成。例如，若為Al與Ti之積層膜，則於Ti之薄膜上積層Al，進而於Al上積層Ti。因此，連接板130a具有光反射性。藉由在Al或Ti等金屬層上設置Ag等光反射性較高之金屬材料，可進一步提高光反射性。
發光元件150設置於連接板130a上。連接板130a較佳為針對各發光元件150設置。
發光元件150包含底面153B及發光面151S。發光元件150係於連接板130a上具有底面153B之角柱狀或圓柱狀元件。底面153B設置於連接板130a上，且電連接於連接板130a。發光面151S係發光元件150之與底面153B對向之面。
連接板130a之外周較佳設定為於沿著XY平面觀察時，在投影發光元件150時包含發光元件之外周。連接板130a藉由具有光反射性而將朝發光元件150下方之散射光向發光面151S側反射，從而實質上提高發光效率。
連接板130a之外周較佳設定為於將下述電晶體103投影於包含連接板130a之XY平面時不包含電晶體103之外周。電晶體103不易接收來自連接板130a之反射光，能夠充分降低產生誤動作等之概率。電晶體之外周係指TFT通道104之外周。
發光元件150包含p型半導體層153、發光層152及n型半導體層151。p型半導體層153、發光層152及n型半導體層151從底面153B朝向發光面151S依序積層。因此，p型半導體層153電連接於連接板130a。
於發光元件150為角柱狀形狀之情形時，發光元件150之沿著XY平面觀察時之形狀例如為大致正方形或長方形。於發光元件150之沿著XY平面觀察時之形狀為包含方形在內的多邊形之情形時，發光元件150之角部亦可帶弧度。於發光元件150之沿著XY平面觀察時之形狀為圓柱狀形狀之情形時，發光元件150之沿著XY平面觀察時之形狀並不限定為圓形，例如亦可為橢圓形。藉由恰當地選定俯視下之發光元件之形狀、配置等，佈局自由度提高。
發光元件150中例如較佳地使用InX AlY Ga1-X-Y N(0≦X、0≦Y、X+Y＜1)等包含發光層之氮化鎵系化合物半導體。以下，有時將上述氮化鎵系化合物半導體簡稱為氮化鎵(GaN)。本發明之一實施方式中之發光元件150係所謂之發光二極體。發光元件150發出之光之波長只要為近紫外線區域至可見光區域之範圍之波長即可，例如為467 nm±20 nm左右。發光元件150發出之光之波長亦可為410 nm±20 nm左右之藍紫發光。發光元件150發出之光之波長並不限定於上述值，可設定為恰當的值。
發光層152之沿著XY平面觀察時之面積根據紅、綠、藍之子像素之發光色而設定。以下，有時將沿著XY平面觀察時之面積簡稱為面積。發光層152之面積根據視感度或彩色濾光片180之下述顏色轉換部182之轉換效率等而恰當設定。即，各發光色之子像素20之發光層152之面積有時設為相同，有時亦根據各發光色而不同。再者，發光層152之面積係指投影於XY平面之發光層152之外周所包圍之區域的面積。
第1層間絕緣膜(第1絕緣膜)156覆蓋第1面102a及導電層130。第1層間絕緣膜156覆蓋發光元件150之側面。第1層間絕緣膜156未覆蓋發光面151S。第1層間絕緣膜156將發光元件150彼此絕緣。第1層間絕緣膜156將發光元件150與電晶體103等電路元件絕緣。第1層間絕緣膜156提供用以形成電晶體103等電路元件等之平坦面。第1層間絕緣膜156藉由覆蓋發光元件150，而保護發光元件150免受形成電晶體103等時之熱應力等影響。
第1層間絕緣膜156由有機絕緣材料等介電體形成。用於第1層間絕緣膜156之有機絕緣材料較佳為白色樹脂。白色樹脂反射發光元件150之橫向之出射光或因彩色濾光片180之界面等引起之回光，因此，使第1層間絕緣膜156為白色樹脂，會對實質上提高發光元件150之發光效率做出貢獻。
白色樹脂係藉由使具有米氏(Mie)散射效應之散射性微粒子分散至SOG(Spin On Glass，旋塗式玻璃)等矽系樹脂或酚醛型酚系樹脂等透明樹脂中而形成。散射性微粒子為無色或白色，具有發光元件150發出之光波長之1/10左右至數倍左右之直徑。較佳使用之散射性微粒子具有光波長之1/2左右之直徑。例如，此種散射性微粒子可列舉TiO2 、Al2 SO3 、ZnO等。
或者，白色樹脂亦可藉由有效地利用分散至透明樹脂內之多個微細孔隙等而形成。於使第1層間絕緣膜156為白色之情形時，亦可與SOG等重疊使用例如由ALD(Atomic-Layer-Deposition，原子層沈積)或CVD(Chemical Vapor Deposition，化學氣相沈積)形成之SiO2 膜等。
第1層間絕緣膜156亦可為黑色樹脂。藉由使第1層間絕緣膜156為黑色樹脂，可抑制子像素20內之光散射，從而更有效地抑制雜散光。抑制了雜散光之圖像顯示裝置能夠顯示更鮮明之圖像。
於整個第1層間絕緣膜156上形成有TFT下層膜106。TFT下層膜106係為了在電晶體103之形成時確保平坦性，並且在加熱處理時保護電晶體103之TFT通道104免受污染等影響而設置。TFT下層膜106例如為SiO2 等之絕緣膜。
電晶體103形成於TFT下層膜106上。於TFT下層膜106上，除電晶體103以外，亦形成有其他電晶體或電容器等電路元件，藉由配線等構成電路101。例如，於下述圖3中，電晶體103對應於驅動電晶體26。除此以外，於圖3中，選擇電晶體24、電容器28等為電路元件。電路101包含TFT通道104、絕緣層105、第2層間絕緣膜108、導通孔111s、111d及配線層110。
於該例中，電晶體103為n通道之薄膜電晶體(Thin Film Transistor，TFT)。電晶體103包含TFT通道104及閘極107。TFT通道104較佳為藉由低溫多晶矽(Low Temperature Poly Silicon，LTPS)製程而形成。於LTPS製程中，TFT通道104係藉由使形成於TFT下層膜106上之非晶Si區域多晶化、活化而形成。例如，非晶Si區域之多晶化、活化使用雷射退火。藉由LTPS製程而形成之TFT具有足夠高之遷移率。
TFT通道104包含區域104s、104i、104d。區域104s、104i、104d均設置於TFT下層膜106上。區域104i設置於區域104s與區域104d之間。區域104s、104d中摻雜有磷(P)等n型雜質，且與導通孔111s、111d歐姆連接。
閘極107隔著絕緣層105而設置於TFT通道104上。絕緣層105係為了將TFT通道104與閘極107絕緣並且與相鄰的其他電路元件絕緣而設置。當對閘極107施加高於區域104s之電位時，區域104i中形成通道，由此可控制流通於區域104s、104d間之電流。
絕緣層105例如為SiO2 。絕緣層105亦可為根據覆蓋區域而包含SiO2 或Si3 N4 等之多層絕緣層。
閘極107例如可由多晶Si形成，亦可由W、Mo等高熔點金屬形成。閘極107之多晶Si膜例如藉由CVD等形成。
第2層間絕緣膜108設置於閘極107及絕緣層105上。第2層間絕緣膜108例如由與第1層間絕緣膜156相同之材料形成。即，第2層間絕緣膜108由白色樹脂或SiO2 等無機膜等形成。第2層間絕緣膜108亦作為用於形成配線層110之平坦化膜發揮功能。
第1層間絕緣膜156、TFT下層膜106、絕緣層105及第2層間絕緣膜108以上述方式構成，因此，並未設置於發光面151S之上部。即，發光面151S藉由開口158而從第1層間絕緣膜156、TFT下層膜106、絕緣層105及第2層間絕緣膜108露出。如下所述，開口158由表面樹脂層170填充。
導通孔111s、111d貫通第2層間絕緣膜108及絕緣層105而設置。配線層110形成於第2層間絕緣膜108上。配線層110包含可為不同電位之複數個配線。該例中，配線層110包含配線110s、110d、110a。
配線110s之一部分設置於區域104s之上方。配線110s例如連接於下述圖3所示之接地線4。配線110d之一部分設置於區域104d之上方。配線110d之另一部分設置於發光面151S之附近，但未連接於發光面151S。配線110a之一部分設置於連接板130a之上方。配線110a例如連接於下述圖3所示之電源線3。
於圖1以後之各剖視圖中，配線層之符號只要未特別說明，則顯示於該配線層中所含之1個配線之旁邊位置。
透光性電極159d設置於整個配線110d上。透光性電極159d設置於整個發光面151S上。透光性電極159d亦設置於配線110d與發光面151S之間，將配線110d及發光面151S電連接。
透光性電極159s設置於整個配線110s上。透光性電極159s與配線110s一起連接於例如圖3之電路之接地線4。透光性電極159a設置於整個配線110a上。透光性電極159a與配線110a一起連接於例如圖3之電路之電源線3。透光性電極159d、透光性電極159s及透光性電極159a由透光性導電膜形成。透光性電極159d、159s、159a較佳地使用ITO膜或ZnO膜等。
如該例所示，發光面151S較佳為經表面粗化加工。於使發光元件150之發光面151S為粗糙面之情形時，可提高該發光元件150之光提取效率。
藉由在發光面151S上設置透光性電極159d，可增大透光性電極159d與n型半導體層151之連接面積，從而實質上增大發光面151S之面積，可減小連接電阻。又，由於可實質上增大發光面151S之面積，故可提高發光效率。由於使發光面151S為粗糙面，故可使發光面151S與透光性電極159d之連接面積增大，降低接觸電阻，由此可進一步提高發光效率。
導通孔111s設置於配線110s與區域104s之間，將配線110s及區域104s電連接。導通孔111d設置於配線110d與區域104d之間，將配線110d及區域104d電連接。
配線110s經由導通孔111s而連接於區域104s。區域104s係電晶體103之源極區域。因此，電晶體103之源極區域經由導通孔111s及配線110s而電連接於接地線4。
配線110d及透光性電極159d經由導通孔111d而連接於區域104d。區域104d係電晶體103之汲極區域。因此，電晶體103之汲極區域經由導通孔111d、配線110d及透光性電極159d而電連接於n型半導體層151。
導通孔161a貫通第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156而設置。導通孔161a設置於配線110a與連接板130a之間，將配線110a及連接板130a電連接。因此，p型半導體層153經由連接板130a、導通孔161a、配線110a及透光性電極159a而電連接於例如圖3之電路之電源線3。
配線層110及導通孔111s、111d、161a例如由Al或Al合金、Al與Ti等之積層膜等形成。例如，若為Al與Ti之積層膜，則於Ti之薄膜上積層Al，進而於Al上積層Ti。
表面樹脂層170覆蓋第2層間絕緣膜108、配線層110及透光性電極159s、159d、159a。表面樹脂層170亦填充於開口158內。表面樹脂層170隔著透光性電極159d而設置於發光面151S上。填充於開口158內之表面樹脂層170設置於以覆蓋第1層間絕緣膜156、TFT下層膜106、絕緣層105及第2層間絕緣膜108各自之側面之方式設置的透光性電極159d上。表面樹脂層170為透明樹脂，保護層間絕緣膜156及配線層110，並且提供用以接著彩色濾光片180之平坦化面。
彩色濾光片180包含遮光部181及顏色轉換部182。顏色轉換部182對應於發光元件150之發光面153S之形狀而設置於該發光面153S之正上方。彩色濾光片180中，顏色轉換部182以外之部分為遮光部181。遮光部181係所謂之黑矩陣，可降低因從相鄰顏色轉換部182發出之光之混色等導致之模糊，從而顯示鮮明之圖像。
顏色轉換部182設為1層或2層以上。圖1中示出了顏色轉換部182為2層之情形。根據子像素20發出之光之顏色即波長來決定顏色轉換部182為1層還是2層。於子像素20發出紅色光之情形時，較佳為，顏色轉換部182設為顏色轉換層183及能使紅色光通過之濾光層184之2層。於子像素20發出綠色光之情形時，較佳為，顏色轉換部182設為顏色轉換層183及能使綠色光通過之濾光層184之2層。於子像素20發出藍色光之情形時，較佳為1層。
於顏色轉換部182為2層之情形時，第1層為顏色轉換層183，第2層為濾光層184。第1層顏色轉換層183設置於更靠近發光元件150之位置。濾光層184積層於顏色轉換層183上。
顏色轉換層183將發光元件150發出之光之波長轉換成所需波長。於發出紅色光之子像素20之情形時，將發光元件150之波長即467 nm±20 nm之光轉換成例如波長為630 nm±20 nm左右之光。於發出綠色光之子像素20之情形時，將發光元件150之波長即467 nm±20 nm之光轉換成例如波長為532 nm±20 nm左右之光。
濾光層184阻斷未經顏色轉換層183進行顏色轉換而殘留之藍色發光之波長成分。
於子像素20發出之光之顏色為藍色之情形時，子像素20可經由顏色轉換層183輸出光，亦可不經由顏色轉換層183而直接輸出光。於發光元件150發出之光之波長為467 nm±20 nm左右之情形時，子像素20亦可不經由顏色轉換層183而輸出光。於將發光元件150發出之光之波長設為410 nm±20 nm之情形時，較佳為設置1層顏色轉換層183，以便將輸出光之波長轉換成467 nm±20 nm左右。
於藍色子像素20之情形時，子像素20亦可具有濾光層184。藉由在藍色子像素20中設置能使藍色光透過之濾光層184，而抑制發光元件150之表面產生的藍色光以外之微小之外界光反射。
圖2係模式性表示本實施方式之變化例之圖像顯示裝置之一部分的剖視圖。 圖2中，子像素20a中發光元件150a與配線110d1之連接方法與上述第1實施方式不同。本變化例中，配線110s、110d1、110a上未設置透光性電極，此點亦與第1實施方式不同。關於其他方面，本變化例與第1實施方式相同，對相同之構成要素標註相同之符號並適當省略詳細說明。再者，圖2中，亦顯示出表面樹脂層170之上部之構造。該等上部構造亦與第1實施方式相同。
如圖2所示，子像素20a包含發光元件150a及配線110d1。配線110d1之一部分設置於區域104d之上方。配線110d1之另一部分延伸設置至發光面151S，其前端連接於包含發光面151S之面。包含發光面151S之面係與發光面151S相同之平面內之面。配線110d1之前端連接於該面上之發光面151S以外之面。該例中，發光面151S未被表面粗化，但亦可被表面粗化。於未進行表面粗化之情形時，可省略用於表面粗化之步驟。
於本實施方式中，可包含上文所示之子像素20、20a之任一種構成。
圖3係例示本實施方式之圖像顯示裝置之模式性方塊圖。 如圖3所示，本實施方式之圖像顯示裝置1具備顯示區域2。顯示區域2中排列有子像素20。子像素20例如排列成格子狀。例如，子像素20沿著X軸排列n個，且沿著Y軸排列m個。
像素10包含發出不同顏色之光之複數個子像素20。子像素20R發出紅色光。子像素20G發出綠色光。子像素20B發出藍色光。藉由3種子像素20R、20G、20B以所需亮度發光，而決定1個像素10之發光色及亮度。
1個像素10包含3個子像素20R、20G、20B，子像素20R、20G、20B例如圖3所示於X軸上排列成直線狀。各像素10可將相同顏色之子像素排列於同一行，亦可如該例所示，於各行中排列不同顏色之子像素。
圖像顯示裝置1進而具有電源線3及接地線4。電源線3及接地線4沿著子像素20之排列呈格子狀佈線。電源線3及接地線4電連接於各子像素20，從連接於電源端子3a與GND端子4a之間的直流電源向各子像素20供給電力。電源端子3a及GND端子4a分別設置於電源線3及接地線4之端部，且連接於設置在顯示區域2之外部之直流電源電路。電源端子3a以GND端子4a為基準被供給正電壓。
圖像顯示裝置1進而具有掃描線6及信號線8。掃描線6於與X軸平行之方向上佈線。即，掃描線6沿著子像素20之列方向之排列而佈線。信號線8於與Y軸平行之方向上佈線。即，信號線8沿著子像素20之行方向之排列而佈線。
圖像顯示裝置1進而具有列選擇電路5及信號電壓輸出電路7。列選擇電路5及信號電壓輸出電路7沿著顯示區域2之外緣設置。列選擇電路5沿著顯示區域2之外緣之Y軸方向設置。列選擇電路5經由掃描線6電連接於各行之子像素20，對各子像素20供給選擇信號。
信號電壓輸出電路7沿著顯示區域2之外緣之X軸方向設置。信號電壓輸出電路7經由信號線8電連接於各列之子像素20，對各子像素20供給信號電壓。
子像素20包含發光元件22、選擇電晶體24、驅動電晶體26及電容器28。於圖3及下述圖4中，有時將選擇電晶體24顯示為T1，將驅動電晶體26顯示為T2，將電容器28顯示為Cm。
發光元件22與驅動電晶體26串聯連接。於本實施方式中，驅動電晶體26為n通道TFT，於驅動電晶體26之汲極電極連接有發光元件22之陰極電極。驅動電晶體26及選擇電晶體24之主電極為汲極電極及源極電極。發光元件22之陽極電極連接於p型半導體層。發光元件22之陰極電極連接於n型半導體層。發光元件22及驅動電晶體26之串聯電路連接於電源線3與接地線4之間。驅動電晶體26對應於圖1中之電晶體103，發光元件22對應於圖1中之發光元件150。發光元件22中流通之電流由施加至驅動電晶體26之閘極-源極間之電壓而決定，發光元件22以與所流通之電流相應之亮度發光。
選擇電晶體24經由主電極而連接於驅動電晶體26之閘極電極與信號線8之間。選擇電晶體24之閘極電極連接於掃描線6。驅動電晶體26之閘極電極與接地線4之間連接有電容器28。
列選擇電路5從m列子像素20之排列中選擇1列來對掃描線6供給選擇信號。信號電壓輸出電路7對所選擇之列之各子像素20供給具有所需類比電壓值之信號電壓。對所選擇之列之子像素20之驅動電晶體26的閘極-源極間施加信號電壓。信號電壓由電容器28保持。驅動電晶體26使發光元件22中流通與信號電壓相應之電流。發光元件22以與流通於發光元件22之電流相應之亮度發光。
列選擇電路5依序切換所要選擇之列而供給選擇信號。即，列選擇電路5掃描排列有子像素20之列。使被依序掃描之子像素20之發光元件22中流通與信號電壓相應之電流而發光。各像素10以由RGB各色之子像素20發出之發光色及亮度而決定的發光色及亮度發光，從而於顯示區域2顯示圖像。
圖4係例示本實施方式之圖像顯示裝置之一部分之模式性俯視圖。 於本實施方式中，如圖1中所說明般，發光元件150與驅動用電晶體103隔著第1層間絕緣膜156於Z軸方向上積層。換言之，發光元件150形成於與形成有電晶體103之層不同之層。發光元件150對應於圖3中之發光元件22。驅動用電晶體103對應於圖3中之驅動電晶體26，亦被記為T2。為避免繁雜，圖4中省略了透光性電極之顯示。
如圖4所示，發光元件150之陽極電極配置於連接板130a上，且與連接板130a電連接。連接板130a設置於較電晶體103及配線層110更靠下層。連接板130a經由導通孔161a而電連接於配線110a。更具體而言，導通孔161a之一端連接於連接板130a，導通孔161a之另一端經由接觸孔161a1而連接於配線110a。
發光元件150之陰極電極由圖1所示之n型半導體層151提供。配線110d被圖1所示之透光性電極159d覆蓋。透光性電極159d覆蓋發光面151S。透光性電極159d亦設置於配線110d與發光面151S之間，因此，發光元件150之陰極電極電連接於配線110d。
配線110d之一部分經由導通孔111d而連接於電晶體103之汲極電極。電晶體103之汲極電極係圖1所示之區域104d。電晶體103之源極電極經由導通孔111s而連接於配線110s。電晶體103之源極電極係圖1所示之區域104s。該例中，配線層110包含接地線4，配線110s連接於接地線4。
該例中，電源線3設置於較配線層110進而更靠上層。圖1中省略了圖示，但配線層110上進而設置有層間絕緣膜。電源線3設置於最上層之層間絕緣膜上，與接地線4絕緣。
如此，發光元件150可藉由使用導通孔161a而電連接於設置在較發光元件150更靠上層之配線110a。又，發光元件150藉由開設供發光面151S露出之開口158並在整個開口158處設置透光性電極159d，而可經由配線110d電連接於設置在較發光元件150更靠上層之電晶體103。
又，連接板130a之外周包含發光元件150之外周。連接板130a之外周設定為不包含TFT通道104之外周。可提高發光元件150之實質的發光效率，防止因包含TFT通道104之電晶體之光照射導致之誤動作。
對本實施方式之圖像顯示裝置1之製造方法進行說明。 圖5A及圖5B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖5A所示，於本實施方式之圖像顯示裝置1之製造方法中，準備複數個半導體生長基板1194。複數個半導體生長基板(第2基板)1194分別包含結晶生長用基板1001、緩衝層1140及半導體層1150。結晶生長用基板1001(第1基板)例如為Si基板或藍寶石基板等。較佳為使用Si基板作為結晶生長用基板1001。又，於如下所述使用低溫濺鍍法或ALD(Atomic Layer Deposition)等低溫結晶生長製程之情形時，亦可使用更廉價之玻璃基板等作為結晶生長用基板1001。
緩衝層1140形成於結晶生長用基板1001之一面。緩衝層1140較佳地使用AlN等氮化物。藉由隔著緩衝層1140使半導體層1150結晶生長，可緩和GaN結晶與結晶生長用基板1001之界面上之失配。
半導體層1150形成於緩衝層1140上。半導體層1150包含n型半導體層1151、發光層1152及p型半導體層1153。n型半導體層1151、發光層1152及p型半導體層1153從緩衝層1140之側起依序積層。半導體層1150之形成例如使用氣相沈積法(Chemical Vapor Deposition，CVD法)，較佳為使用有機金屬氣相沈積法(Metal Organic Chemical Vapor Deposition，MOCVD法)。或者，即便於700℃以下之製程溫度下，半導體層1150亦可基於低溫濺鍍法進行外延結晶生長，由此，可藉由使用耐熱性較低之玻璃基板或裝置而謀求製造成本之降低。半導體層1150例如包含GaN，更詳細而言，包含InX AlY Ga1-X-Y N(0≦X、0≦Y、X+Y＜1)等。
結晶生長之初期有時會產生因晶格常數失配引起之結晶缺陷，產生結晶缺陷之結晶呈現n型。因此，如該例般於結晶生長用基板1001上由n型半導體層1151形成半導體層1150之情形時，所取得之生產製程上之裕度較大，因此，有容易提高良率之優點。
如圖5B所示，準備基板102(第3基板)。於基板102之一面即第1面102a之整個面上形成金屬層(第1金屬層)1130。金屬層1130例如由Al或Al合金、Al與Ti等之積層膜等形成。較佳為於Al等金屬層上設置Ag等光反射性較高之金屬材料。
於複數個半導體生長基板1194中，p型半導體層1153之露出面與金屬層1130之露出面對向配置。半導體層1150隔著金屬層1130而貼合於基板102。亦可行的是，於p型半導體層1153之露出面亦形成金屬層，使金屬層之露出面彼此對向配置並將其等相互貼合。
基板貼合步驟中，例如，可藉由將各基板加熱壓接而將基板彼此貼合。於進行加熱壓接時，可使用低熔點金屬或低熔點合金。低熔點金屬例如為Sn或In等，低熔點合金例如可設為以Zn或In、Ga、Sn、Bi等為主成分之合金。
於如圖5B所示之基板貼合步驟中，除上述以外，亦可在使用化學機械研磨(Chemical Mechanical Polishing，CMP)等使各基板之貼合面平坦化之後，於真空中利用電漿處理使貼合面潔淨化後密接。
基板102例如為1500 mm×1800 mm左右之大致長方形玻璃基板。半導體生長基板1194為數10 mm見方至150 mm見方左右之長方形狀或正方形狀，換算成晶圓尺寸，例如為4英吋至6英吋左右之尺寸。基板102之尺寸係根據圖像顯示裝置之尺寸等而恰當地選定。於基板102之尺寸為例如數10 mm見方至150 mm見方左右之長方形狀或正方形狀之情形時，可於1個基板102貼合1個半導體層1150。
圖6係例示本實施方式之圖像顯示裝置之製造方法之立體圖。 圖6之箭頭上方之圖表示複數個基板1194配置成格子狀。圖6之箭頭下方之圖表示配置了形成有金屬層1130之基板102。圖6中，由箭頭表示配置成格子狀之複數個基板1194以半導體層1150與金屬層1130對向之方式配置且相互貼合的情形。 於半導體層1150之端部及其附近，由於結晶品質降低，故必須留意半導體層1150之端部及其附近不形成發光元件150。 如圖6所示，半導體層1150之端部形成為與結晶生長用基板1001之端部大致一致。因此，複數個半導體生長基板1194以相鄰基板彼此間儘可能不產生間隙之方式，例如以圖6之實線所示之方式呈格子狀與基板102對向配置。半導體層1150如圖6之雙點鏈線所示貼合於形成在基板102上之金屬層1130。
於1個基板102貼合複數個半導體層1150之情形時，可將貼合有複數個半導體層1150之基板102分割，製成與分割數相對應之數量及尺寸之圖像顯示裝置。貼合有複數個半導體層1150之基板102可於彩色濾光片組入前被分割，亦可於彩色濾光片組入後被分割。較佳為結晶品質已降低之半導體層1150之端部成為顯示區域之端部，因此，分割單位較佳為以與半導體生長基板1194之形狀一致之方式設定。關於彩色濾光片之組入步驟，下文中與圖13及圖14A～圖14D關聯敍述。
圖7A～圖8C係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖7A～圖8C示出了有關基板貼合步驟之2種變化例。基板貼合步驟中，可代替圖5A及圖5B之步驟而執行圖7A及圖7B之步驟。又，亦可代替圖5A及圖5B之步驟而執行圖8A～圖8C之步驟。
於圖7A及圖7B所示之製造步驟中，半導體層1150並未隔著圖5A所示之緩衝層1140而形成於結晶生長用基板1001之一面。 如圖7A所示，準備複數個半導體生長基板1194a以代替圖5A所示之複數個半導體生長基板1194。複數個半導體生長基板1194a分別包含結晶生長用基板1001及半導體層1150。半導體層1150直接形成於結晶生長用基板1001之一面。半導體層1150之形成與圖5A之情形同樣地使用CVD法或MOCVD法等。
如圖7B所示，p型半導體層1153之露出面與形成於第1面102a上之金屬層1130之露出面對向配置。然後，p型半導體層1153之露出面隔著金屬層1130而貼合於基板102。
圖8A～圖8C中，形成於結晶生長用基板1001上之半導體層1150被轉印至支持基板1190。經轉印之半導體層1150隔著形成於基板102上之金屬層1130而貼合於基板102。 如圖8A所示，準備複數個半導體生長基板1294。半導體生長基板1294包含結晶生長用基板1001、緩衝層1140及半導體層1150。半導體生長基板1294中，在結晶生長用基板1001之一面形成緩衝層1140，隔著緩衝層1140形成半導體層1150。半導體層1150中，p型半導體層1153、發光層1152及n型半導體層1151從緩衝層1140之側起依序形成。
如圖8B所示，支持基板1190接著於n型半導體層1151之露出面。支持基板1190例如由石英玻璃或Si等形成。
將支持基板1190接著於半導體層1150之後，去除結晶生長用基板1001，形成基板1295。例如使用濕式蝕刻或雷射剝離去除結晶生長用基板1001。
如圖8C所示，藉由濕式蝕刻等去除圖8B所示之緩衝層1140，形成基板1295a。去除緩衝層1140後露出之p型半導體層1153之露出面與形成於第1面102a上之金屬層1130對向配置。半導體層1150隔著金屬層1130而貼合於基板102。
於該製造方法中，在結晶生長用基板1001形成緩衝層1140，隔著緩衝層1140形成半導體層1150，但亦可不隔著緩衝層1140而在結晶生長用基板1001上直接形成半導體層1150。
形成半導體生長基板1194、1194a、1294之前的步驟可利用與進行將半導體層1150貼合於基板102之步驟以後之設備相同的設備進行，亦可利用不同之設備進行。例如，亦可為，利用第1設備製造半導體生長基板1194、1194a、1294及接著於支持基板1190後之基板1295，將半導體生長基板1194搬入與第1設備不同之第2設備，執行之後的步驟。
將半導體層1150貼合於基板102之方法並不限定於上述方法，亦可採用如下方法。即，於結晶生長用基板1001上形成半導體層1150之後，去除結晶生長用基板1001，以此狀態收納於容器中，例如於容器內將其安裝、保管於支持基板1190。保管後，從容器中取出半導體層1150，將其貼合於基板102。又，將半導體層1150以未安裝於支持基板1190之狀態保管於容器中。保管後，從容器中取出半導體層1150，直接將其貼合於基板102。
返回到基板貼合步驟後之製造步驟繼續進行說明。 圖9A～圖11B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖9A所示，圖5B所示之結晶生長用基板1001係藉由濕式蝕刻或雷射剝離等去除。又，圖5B所示之緩衝層1140亦藉由濕式蝕刻等去除。
如圖6中所說明般，複數個半導體生長基板1194相互鄰接配置，且貼合於基板102。位置X1係相互鄰接之半導體生長基板1194各自之端部所配置之位置。於位置X1，半導體層1150之端部亦相互鄰接並接近。
如圖9B所示，圖9A所示之半導體層1150藉由蝕刻被加工成所需形狀，形成發光元件150。發光元件150形成於距離包含位置X1之區域足夠遠之位置。對半導體層1150之端部附近之結晶品質進行評估，基於評估結果來決定藉由蝕刻而去除之包含位置X1之區域。
發光元件150之形成例如使用幹式蝕刻製程，較佳為使用各向異性電漿蝕刻(Reactive Ion Etching，RIE)。圖9A所示之緩衝層1140亦可用作發光元件150之形成時之遮罩。於此情形時，殘留於發光元件150上之緩衝層於發光元件150之形成後藉由濕式蝕刻等去除。
於形成發光元件150之後，對圖9A所示之金屬層1130進行蝕刻，由此形成導電層130。於導電層130之形成步驟中形成連接板130a。如此，連接板130a(第1部分)形成於第1面102a上，發光元件150形成於連接板130a上。連接板130a之外周設定為於俯視下，在投影發光元件150時包含發光元件150之外周。
如圖10A所示，形成覆蓋第1面102a、導電層130、連接板130a及發光元件150之第1層間絕緣膜156(第1絕緣膜)。
如圖10B所示，TFT下層膜106形成於第1層間絕緣膜156上。TFT下層膜106例如藉由CVD等形成。
TFT通道104形成於TFT下層膜106上。例如，於LTPS製程中，TFT通道104以如下方式形成。首先，非晶Si成膜為TFT通道104之形狀。非晶Si之成膜例如使用CVD等。成膜後之非晶Si膜藉由雷射退火而多晶化，形成TFT通道104。
其後，TFT通道104之源極電極及汲極電極例如係藉由使用離子注入技術等，對區域104s、104d導入磷(P)等雜質離子而形成。該等源極電極及汲極電極之形成步驟亦可於閘極107之形成步驟之後進行。
絕緣層105形成於整個TFT下層膜106及整個TFT通道104上。絕緣層105例如藉由CVD等形成。閘極107隔著絕緣層105形成於TFT通道104上之位置。閘極107之形成係根據閘極107之材質而使用恰當的形成方法。例如，於閘極107為多晶Si之情形時，與TFT通道104同樣地，對非晶Si進行雷射退火使其多晶化而形成。電晶體103以此方式形成。
第2層間絕緣膜108(第2絕緣膜)以覆蓋絕緣層105及閘極107之方式設置。第2層間絕緣膜108之形成係根據第2層間絕緣膜108之材質而應用恰當的製法。例如，於第2層間絕緣膜108由SiO2 形成之情形時，使用ALD或CVD等技術。
第2層間絕緣膜108之平坦度較佳為能夠形成配線層110之程度，亦可未必進行平坦化步驟。於不對第2層間絕緣膜108實施平坦化步驟之情形時，可削減步驟數。例如，於在發光元件150之周圍存在第2層間絕緣膜108之厚度變薄之部位之情形時，貫通第1層間絕緣膜156及第2層間絕緣膜108之通孔深度變淺，故可確保通孔具有充分之開口徑。因此，容易確保經由導通孔進行之電連接，可抑制因電特性之不良導致之良率降低。
如圖11A所示，通孔162a以貫通第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156且到達至連接板130a之方式形成。開口158係藉由去除發光面151S上之第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156，以到達至發光面151S之方式形成。如該例所示，發光面151S亦可推動沿著n型半導體層151之厚度方向對n型半導體層151之中央部進行蝕刻。如該例所示，發光面151S較佳為被實施表面粗化。
通孔112d以貫通第2層間絕緣膜108及絕緣層105且到達至區域104d之方式形成。通孔112s以貫通第2層間絕緣膜108及絕緣層105且到達至區域104s之方式形成。通孔162a、112d、112s及開口158之形成例如使用RIE等。
如圖11B所示，導通孔161a(第1導通孔)係藉由在圖11A所示之通孔162a中填充導電材料而形成。導通孔111d、111s亦藉由在圖11A所示之通孔112d、112s中填充導電材料而分別形成。其後，於第2層間絕緣膜108上形成配線層110，形成配線110a、110d、110s。配線層110亦可與形成導通孔161a、111d、111s同時形成。
圖12A及圖12B係例示本實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖12A及圖12B示出了用以形成圖2所示之子像素20a之步驟。該例中，在形成電晶體103且形成第2層間絕緣膜108之前，具有與上述步驟相同之步驟。以下，對在圖10B之步驟以後執行圖12A及圖12B之步驟的情況進行說明。
如圖12A所示，與圖11A之情形同樣地形成通孔162a、112d、112s。開口158以到達至n型半導體層151a之方式形成。該例中，n型半導體層151a未被表面粗化，因此，可省略用以實施表面粗化之蝕刻步驟。
如圖12B所示，導通孔161a、111d、111s係藉由在圖12A所示之通孔162a、112d、112s中填充導電材料而形成。其後，形成配線層110，形成配線110a、110d1、110s。此處，配線110d1之一端與導通孔111d連接。配線110d1從與導通孔111d連接之位置延伸設置至發光面151S。配線110d1之另一端連接於包含發光面151S之面。即，配線110d1直接連接於n型半導體層151。
以此方式，形成變化例之子像素20a。
例如，圖3之電路係藉由選擇電晶體24、驅動電晶體26及電容器28而驅動發光元件150之驅動電路。此種驅動電路形成於子像素20、20a內。驅動電路以外之電路之一部分形成於子像素20、20a外之例如圖1所示之顯示區域2之周緣部。例如圖3所示之列選擇電路5與驅動電晶體及選擇電晶體等同時形成，且形成於顯示區域2之周緣部。即，列選擇電路5可藉由上述製造步驟而同時組入。
信號電壓輸出電路7較理想為組入藉由基於微細加工而實現高積體化之製造製程製造之半導體器件中。信號電壓輸出電路7與CPU及其他電路要素一起安裝於另一基板中，例如於下述彩色濾光片之組入前，或於彩色濾光片之組入後，例如經由設置於顯示區域之周緣部之連接器等與子像素20、20a相互連接。
於本實施方式之圖像顯示裝置1中，各發光元件150可藉由從發光面153S向上方放射光而於顯示區域2形成圖像。但是，若光向發光面153S之下方散射，則由於基板102具有透光性，故發光效率實質上降低。因此，例如，藉由在基板102之與第1面102a對向之面之側設置光反射膜或光反射板等，可使朝向基板102方向之光之散射朝發光面153S之方向反射。此種光反射膜等可設置於基板102，亦可設置於固定圖像顯示裝置1之殼體或框架等之內部。
圖13係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖13中，箭頭上方之圖表示包含彩色濾光片180之構成，箭頭下方之圖表示包含上述步驟中形成之發光元件150等之構造物。圖13中，由箭頭表示將彩色濾光片接著於包含發光元件150等之構造物之步驟。 圖13中，為避免繁雜，省略了圖示之基板102上之構成要素以外之構成要素的圖示。省略之構成要素為圖1所示之包含TFT通道104及配線層110等之電路101、及導通孔161a。又，圖13中示出了彩色濾光片180等顏色轉換構件之一部分。於圖13及圖14A～圖14D相關之說明中，將包含發光元件150、第1層間絕緣膜156、TFT下層膜106、絕緣層105、第2層間絕緣膜108及表面樹脂層170之構造物稱作發光電路部172。將包含基板102、導電層130、發光電路部172及省略了圖示之構成要素之構造物稱作構造體1192。圖13中，省略了圖1所示之電路101中TFT通道104、閘極107、導通孔111s、111d及配線層110的圖示。
如圖13所示，彩色濾光片180(波長轉換構件)之一面接著於構造體1192。彩色濾光片180之另一面接著於玻璃基板186。彩色濾光片180之一面設置有透明薄膜接著層188，經由透明薄膜接著層188而接著於構造體1192之表面樹脂層170之露出面。
於該例中，彩色濾光片180係按照紅色、綠色、藍色之順序於X軸之正方向上排列顏色轉換部。關於紅色，第1層設置紅色之顏色轉換層183R，關於綠色，第1層設置綠色之顏色轉換層183G，這兩種情形時第2層均分別設置有濾光層184。關於藍色，可設置單層之顏色轉換層183B，亦可設置有濾光層184。各顏色轉換部之間設置有遮光部181，但當然亦可針對顏色轉換部之每種顏色變更濾光層184之頻率特性。
使各色之顏色轉換層183R、183G、183B之位置對準發光元件150之位置，將彩色濾光片180貼附於構造體1192。
圖14A～圖14D係表示本實施方式之圖像顯示裝置之製造方法之變化例的模式性剖視圖。 圖14A～圖14D中示出了以噴墨方式形成彩色濾光片之方法。
如圖14A所示，準備於基板102上形成有發光元件150等構成要素之構造體1192。
如圖14B所示，於構造體1192上形成遮光部181。遮光部181例如使用網版印刷或光微影技術等形成。
如圖14C所示，從噴墨噴嘴噴出與發光色相應之螢光體，形成顏色轉換層183。螢光體將未形成遮光部181之區域著色。螢光體例如使用採用一般之螢光體材料或鈣鈦礦螢光體材料、量子點螢光體材料之螢光塗料。於使用鈣鈦礦螢光體材料或量子點螢光體材料之情形時，可實現各發光色，並且單色性較高，可提高顏色再現性。於利用噴墨噴嘴進行描繪之後，以恰當的溫度及時間進行乾燥處理。著色時之塗膜之厚度設定為較遮光部181之厚度薄。
如上文已說明般，關於藍色發光之子像素，於未形成顏色轉換部之情形時，不形成顏色轉換層183。又，關於藍色發光之子像素，於形成藍色之顏色轉換層時，顏色轉換部可為1層之情形時，藍色螢光體之塗膜厚度較佳為與遮光部181之厚度相同程度。
如圖14D所示，從噴墨噴嘴噴出用於形成濾光層184之塗料。塗料與螢光體之塗膜重疊塗佈。螢光體及塗料塗膜之合計厚度設為與遮光部181之厚度相同程度。
不論薄膜型之彩色濾光片還是噴墨式之彩色濾光片，想要提高顏色轉換效率，均較理想為使顏色轉換層183儘可能厚。另一方面，若顏色轉換層183過厚，則經顏色轉換後之光之出射光近似於朗伯漫射(lambertian)，與此相對，未經顏色轉換之藍色光之射出角受遮光部181限制。因此，會產生顯示圖像之顯示色存在視角依賴性之問題。為使設置顏色轉換層183之子像素之光之配光與未經顏色轉換之藍色光之配光一致，較理想為顏色轉換層183之厚度為遮光部181之開口尺寸之一半左右。
例如，於250 ppi(pitch per inch)左右之高清圖像顯示裝置之情形時，子像素20之間距為30 μm左右，因此，顏色轉換層183之厚度較理想為15 μm左右。此處，於顏色轉換材料包含球狀螢光體粒子之情形時，為了抑制從發光元件150之漏光，較佳為呈最密構造狀積層。因此，粒子層必須至少為3層。因此，構成顏色轉換層183之螢光體材料之粒徑例如較佳為5 μm程度以下，更佳為3 μm程度以下。
圖15係例示本實施方式之圖像顯示裝置之模式性立體圖。 如圖15所示，本實施方式之圖像顯示裝置於基板102上設置有具有多個子像素20之發光電路部172。圖13所示之導電層130包含連接板130a。連接板130a於基板102上設置於子像素20之各者。於發光電路部172上設置有彩色濾光片180。下述其他實施方式或變化例亦具有與圖15所示之構成相同之構成。
對本實施方式之圖像顯示裝置1之效果進行說明。 於本實施方式之圖像顯示裝置1之製造方法中，在將半導體層1150貼合於基板102之後，對半導體層1150進行蝕刻而形成發光元件150。其後，利用第1層間絕緣膜156覆蓋發光元件150，於第1層間絕緣膜156上形成包含驅動發光元件150之電晶體103等電路元件之電路101。因此，與將經單片化之發光元件分別轉印至基板102之情形相比，製造步驟明顯縮短。
例如，於4K畫質之圖像顯示裝置中，子像素數量超過2400萬個，於8K畫質之圖像顯示裝置之情形時，子像素數量超過9900萬個。需要耗費大量時間來分別形成該等大量發光元件且將其等安裝於電路基板。因此，難以以優惠成本實現基於微LED之圖像顯示裝置。又，逐個安裝大量發光元件會因安裝時之連接不良等導致良率降低，進而無法避免成本上升，但本實施方式之圖像顯示裝置之製造方法可獲得如下效果。
如上所述，於本實施方式之圖像顯示裝置1之製造方法中，在將整個半導體層1150貼合於基板102之後，藉由蝕刻形成發光元件，以此1次完成轉印步驟。因此，於本實施方式之圖像顯示裝置1之製造方法中，相對於先前之具有與和像素數相應之發光元件數量相同之轉印次數的製造方法而言，能夠縮短轉印步驟之時間，削減步驟數。
進而，無須將半導體層1150預先單片化或於與電路元件對應之位置形成電極，而以晶圓級貼合於基板102。因此，於貼合階段無須進行位置對準。因此，能夠在短時間內容易地進行貼合步驟。由於貼合時無須進行位置對準，因此，發光元件150亦容易小型化，適於高清顯示器。
於本實施方式中，例如，可利用層間絕緣膜覆蓋如上所述般形成之玻璃基板，使用LTPS製程等在經平坦化之面形成包含TFT等之驅動電路或掃描電路等。因此，有可利用現有之平板顯示器之製造製程或設備之優點。
於本實施方式中，形成於較電晶體103等更靠下層之發光元件150可藉由形成貫通第1層間絕緣膜156、TFT下層膜106、絕緣層105及第2層間絕緣膜108之導通孔而電連接於形成在上層之電源線、接地線、驅動用電晶體等。藉由使用此種技術上確立之多層配線技術，可容易地實現均勻之連接構造，可提高良率。因此，抑制了發光元件等之連接不良導致之良率降低。
於本實施方式中，於基板102之第1面102a上形成導電層130。導電層130包含連接板130a。發光元件150形成於連接板130a上，且底面153B電連接於連接板130a。連接板130a由金屬材料等具有高導電性之材料形成。因此，發光元件150之p型半導體層153能以低電阻電連接於其他電路。
又，下層之p型半導體層153之底面153B連接於具有高導電率之連接板130a，因此，無須形成朝橫向之連接部，從而可使整個發光元件150之厚度較薄。因此，亦可使第1層間絕緣膜156之厚度較薄，使導通孔161a之深度較淺，從而減小直徑。因此，可實質上提高用於形成導通孔161a之通孔之加工精度。
連接板130a之表面可由Ag等具有高光反射性之材料形成。連接板130a之外周形成為於俯視下，在投影發光元件150時包含發光元件150之外周。因此，連接板130a亦作為光反射板發揮功能，將朝發光元件150下方之散射光等朝發光面151S反射，從而可實質上提高發光元件150之發光效率。
(第2實施方式) 圖16係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於本實施方式中，p型半導體層253提供發光面253S這一方面以及電晶體203之構成與上述其他實施方式不同。對與其他實施方式相同之構成要素標註相同之符號，並適當省略詳細之說明。
如圖16所示，本實施方式之圖像顯示裝置之子像素220包含基板102、導電層130、發光元件250、第1層間絕緣膜156、電晶體203、第2層間絕緣膜108及配線層110。
發光元件250設置於連接板130a上。連接板130a之外周設定為於俯視下，在投影發光元件250時包含發光元件250之外周。因此，可將朝發光元件250下方之散射光等朝發光面253S側反射，實質上提高發光元件250之發光效率，此情況與上述其他實施方式之情形相同。
發光元件250包含發光面253S。發光元件250與上述其他實施方式之情形同樣地，係於連接板130a上具有底面251B之角柱狀或圓柱狀元件。發光面253S係與底面251B對向之面。底面251B連接於連接板130a。
發光元件250包含n型半導體層251、發光層252及p型半導體層253。n型半導體層251、發光層252及p型半導體層253從底面251B朝向發光面253S依序積層。於本實施方式中，發光面253S由p型半導體層253提供。
發光元件250具有與圖1所示之發光元件150相同之沿著XY平面觀察時之形狀。根據電路元件之佈局等選定恰當的形狀。
發光元件250係與上述其他實施方式之發光元件150相同之發光二極體。即，發光元件250發出之光之波長例如為467 nm±20 nm左右之藍色發光、或410 nm±20 nm左右之藍紫發光。發光元件250發出之光之波長並不限定於上述值，而可設為恰當的值。
電晶體203設置於TFT下層膜106上。電晶體203係p通道之TFT。電晶體203包含TFT通道204及閘極107。電晶體203較佳為與上述其他實施方式同樣地由LTPS製程等形成。於本實施方式中，電路101包含TFT通道204、絕緣層105、第2層間絕緣膜108、導通孔111s、111d及配線層110。
TFT通道204包含區域204s、204i、204d。區域204s、204i、204d設置於TFT下層膜106上。區域204s、204d中摻雜有硼(B)等p型雜質。區域204s與導通孔111s歐姆連接。區域204d與導通孔111d歐姆連接。
閘極107隔著絕緣層105設置於TFT通道204上。絕緣層105將TFT通道204與閘極107絕緣。
對於電晶體203，若對閘極107施加較區域204s低之電壓，則於區域204i形成通道。區域204s、204d間流通之電流藉由閘極107相對於區域204s之電壓而控制。TFT通道204或閘極107藉由與上述其他實施方式之情形相同之材料、製法形成。
配線層110包含配線110s、110d、210k。配線110s、110d與第1實施方式之情形相同。配線210k之一部分設置於連接板130a之上方。配線210k之另一部分例如延伸至下述圖17所示之接地線4，連接於接地線4。
導通孔111s、111d貫通第2層間絕緣膜108而設置。導通孔111s設置於配線110s與區域204s之間。導通孔111s將配線110s及區域204s電連接。導通孔111d設置於配線110d與區域204d之間。導通孔111d將配線110d及區域204d電連接。導通孔111s、111d藉由與上述其他實施方式之情形相同之材料及製法形成。
導通孔161k貫通第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156而設置。導通孔161k設置於配線210k與連接板130a之間，將配線210k及連接板130a電連接。
配線110s例如電連接於下述圖17所示之電源線3。配線110d經由透光性電極159d而電連接於p型半導體層253。
於本實施方式中，透光性電極159d設置於經表面粗化之p型半導體層253之整個發光面253S上。透光性電極159d設置於整個配線110d上。透光性電極159d亦設置於發光面253S與配線110d之間，將p型半導體層253及配線110d電連接。於上述第1實施方式之變化例中，亦可如圖2所示之例般，將配線110d1延伸並直接連接於p型半導體層253。
圖17係例示本實施方式之圖像顯示裝置之模式性方塊圖。 如圖17所示，本實施方式之圖像顯示裝置201具備顯示區域2、列選擇電路205及信號電壓輸出電路207。於顯示區域2，與上述其他實施方式之情形同樣地，例如子像素220於XY平面上呈格子狀排列。
像素10與上述其他實施方式之情形同樣地包含發出不同顏色之光之複數個子像素220。子像素220R發出紅色光。子像素220G發出綠色光。子像素220B發出藍色光。藉由3種子像素220R、220G、220B以所需亮度發光，而決定1個像素10之發光色及亮度。
1個像素10包含3個子像素220R、220G、220B，子像素220R、220G、220B例如該例般於X軸上呈直線狀排列。各像素10可將相同顏色之子像素排列於同一行，亦可如該例般於每一行排列不同顏色之子像素。
子像素220包含發光元件222、選擇電晶體224、驅動電晶體226及電容器228。圖15中，有時將選擇電晶體224顯示為T1，將驅動電晶體226顯示為T2，將電容器228顯示為Cm。
於本實施方式中，發光元件222設置於接地線4側，與發光元件222串聯連接之驅動電晶體226設置於電源線3側。即，驅動電晶體226連接於較發光元件222更靠低電位側。驅動電晶體226係p通道之電晶體。
於驅動電晶體226之閘極電極與信號線208之間連接有選擇電晶體224。電容器228連接於驅動電晶體226之閘極電極與電源線3之間。
列選擇電路205及信號電壓輸出電路207對信號線208供給極性與上述其他實施方式不同之信號電壓，以驅動作為p通道之電晶體之驅動電晶體226。
於本實施方式中，由於驅動電晶體226之極性為p通道，因此，信號電壓之極性等與上述其他實施方式之情形不同。即，列選擇電路205以從m列子像素220之排列中依序選擇1列之方式對掃描線206供給選擇信號。信號電壓輸出電路207對所選擇之列之各子像素220供給具有所需類比電壓值之信號電壓。所選擇之列之子像素220之驅動電晶體226使發光元件222中流通與信號電壓相應之電流。發光元件222以與流通之電流相應之亮度發光。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖18A～圖21B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 該例中，使用與上述其他實施方式之圖7A關聯說明之半導體生長基板1194a。以下，對準備圖7A所示之半導體生長基板1194a以後之步驟應用圖18A以後之驟的情況進行說明。
如圖18A所示，於本實施方式之圖像顯示裝置之製造方法中，準備圖7A所示之複數個半導體生長基板1194a，於p型半導體層1153之露出面分別接著支持基板1190，形成基板1195a。
如圖18B所示，圖18A所示之結晶生長用基板1001藉由濕式蝕刻或雷射剝離等從基板1195a去除，形成基板1195b。
如圖18C所示，準備於第1面102a形成有金屬層1130之基板102。複數個基板1195b例如呈格子狀排列，且以n型半導體層1151之露出面與金屬層1130之露出面對向之方式配置。n型半導體層1151之露出面隔著金屬層1130而貼合於基板102。
半導體層1150隔著金屬層1130與基板102貼合之步驟可應用第1實施方式中作為製造方法說明之形態及變化例。例如，結晶生長用基板1001可使用隔著緩衝層使半導體層1150生長之半導體生長基板。於此情形時，必須在接合於金屬層1130之前去除緩衝層。又，亦可於結晶生長用基板1001從p型半導體層起生長，不轉印至支持基板，將n型半導體層1151之露出面接合於金屬層。又，亦可於基板1195b之n型半導體層1151之露出面亦形成金屬層，將金屬層彼此貼合，此情形與上述其他實施方式之情形相同。
如圖19A所示，圖18B所示之支持基板1190藉由濕式蝕刻等去除。位置X1係接合之複數個半導體層1150之端部所配置之位置。
如圖19B所示，圖19A所示之半導體層1150藉由蝕刻而成形為所需形狀，形成發光元件250。發光元件250之形成例如使用幹式蝕刻製程，較佳為使用RIE。
於形成發光元件250之後，圖19A所示之金屬層1130藉由蝕刻而形成導電層130。藉由對金屬層1130進行蝕刻，於發光元件250下形成將形成導電層130之連接板130a。
如圖20A所示，第1層間絕緣膜156覆蓋第1面102a、導電層130、連接板130a及發光元件250而形成。
如圖20B所示，藉由CVD等在整個第1層間絕緣膜156上形成TFT下層膜106。TFT通道204形成於經平坦化之TFT下層膜106上。形成覆蓋TFT下層膜106及TFT通道204之絕緣層105。於TFT通道204上隔著絕緣層105而形成閘極107。覆蓋絕緣層105及閘極107而形成第2層間絕緣膜108。
如圖21A所示，通孔162k以貫通第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156且到達至連接板130a之方式形成。開口158係藉由去除發光面253S上之第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156，以到達至發光面253S之方式形成。通孔112d以貫通第2層間絕緣膜108及絕緣層105且到達至區域204d之方式形成。通孔112s以貫通第2層間絕緣膜108及絕緣層105且到達至區域204s之方式形成。通孔162k、112d、112s及開口158之形成例如使用RIE等。
如圖21B所示，導通孔161k係藉由在圖21A所示之通孔162k中填充導電材料而形成。導通孔111d、111s亦藉由在圖21A所示之通孔112d、112s中填充導電材料而分別形成。其後，形成配線層110，形成配線210k、110d、110s。配線層110亦可與形成導通孔161k、111d、111s同時形成。
形成覆蓋第2層間絕緣膜108、發光面253S及配線層110之透光性導電膜。藉由對所形成之導電膜進行光微影而形成透光性電極159d、159s。
於整個發光面253S上及整個配線110d上形成透光性電極159d。透光性電極159d亦形成於發光面253S與配線110d之間，將發光面253S及配線110d電連接。透光性電極159s形成於整個配線110s上。透光性電極159k形成於整個配線210k上。透光性電極159d、159s、159k同時形成。
以後，藉由設置彩色濾光片180(波長轉換構件)等而形成本實施方式之圖像顯示裝置201之子像素220。
對本實施方式之圖像顯示裝置之效果進行說明。 於本實施方式之圖像顯示裝置中，除了與上述其他實施方式之情形同樣地，可獲得縮短用於形成發光元件250之轉印步驟之時間，削減步驟數之效果以外，亦可藉由使TFT之極性為p通道而使發光面253S為p型半導體層253。
(第3實施方式) 圖22係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於本實施方式中，導電輔助板135a設置於連接板130a與發光元件150之間，此點與上述其他實施方式之情形不同。對與第1實施方式之情形相同之構成要素標註相同之符號並適當省略詳細之說明。
如圖22所示，本實施方式之圖像顯示裝置之子像素320包含導電輔助層135。導電輔助層135係設置於導電層130上之層。導電輔助層135包含導電輔助板135a，導電輔助板135a設置於各發光元件150。導電輔助板135a設置於連接板130a與p型半導體層153之間。p型半導體層153之底面153B歐姆連接於導電輔助板135a，連接板130a及p型半導體層153被電連接。
導電輔助層135及導電輔助板135a由具有電洞注入性之材料形成。具有電洞注入性之材料例如為ITO等。於本實施方式中，藉由將具有電洞注入性之材料歐姆連接於p型半導體層153，可降低發光元件150之驅動電壓。
該例中，導電輔助板135a及連接板130a沿著XY平面觀察時形成為相同之方形形狀等。導電輔助板135a較佳為以整個底面153B這樣較廣之面積連接，因此，導電輔助板135a之外周只要與底面153B之外周一致或包含底面153B之外周即可。
導通孔161a設置於導電輔助板135a與配線110a之間，將導電輔助板135a與配線110a電連接。p型半導體層153經由導電輔助板135a、連接板130a及導通孔161a而電連接於配線110a(第1配線)。為了將導電輔助板135a與p型半導體層153電連接，亦可為導通孔161a之一端例如穿過導電輔助板135a連接於連接板130a。
發光面151S經由透光性電極159d而電連接於配線110d(第2配線)。包含電晶體103之其他詳細構成與第1實施方式之情形相同，故省略說明。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖23A～圖25B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖23A所示，準備半導體生長基板1194a。半導體生長基板1194a與圖7A相關說明之內容相同。即，半導體生長基板1194a於結晶生長用基板1001之一面上形成有半導體層1150。半導體層1150從結晶生長用基板1001之側起依序積層n型半導體層1151、發光層1152及p型半導體層1153。
於半導體生長基板1194a之p型半導體層1153之整個露出面形成導電輔助膜1235。於導電輔助膜1235之整個露出面上形成金屬層(第2金屬層)1230。導電輔助膜1235例如由ITO等具有電洞注入性之材料形成。金屬層1230由Al或Al合金、Al與Ti等之積層膜等形成。
形成有導電輔助膜1235及金屬層1230之半導體生長基板1194a隔著金屬層1230而貼合於基板102之第1面102a。其後，藉由濕式蝕刻或雷射剝離等去除結晶生長用基板1001。
亦可於準備基板102之後，於整個第1面102a上形成金屬層，使形成之金屬層之露出面與形成於半導體生長基板1194a之金屬層1230之露出面對向，將其等相互貼合。
該例中，對將單一之半導體生長基板1194a貼合於基板102之情形進行說明，但亦可與上述其他實施方式同樣地，將複數個半導體生長基板例如呈格子狀配置貼合於1個基板102。又，關於半導體生長基板之構成及有無支持基板等，可應用上述其他實施方式中說明之方法。
如圖23B所示，圖23A所示之半導體層1150藉由RIE等蝕刻而成形為所需形狀，形成發光元件150。圖23A所示之金屬層1230及導電輔助膜1235被蝕刻，以包含發光元件150之外周之方式成形，形成包含連接板130a(第2部分)之導電層130及包含導電輔助板135a之導電輔助層135。
如圖24A所示，形成覆蓋第1面102a、連接板130a、導電輔助板135a及發光元件150之第1層間絕緣膜156。
如圖24B所示，與上述其他實施方式之情形同樣地，形成TFT下層膜106，形成TFT通道104，形成絕緣層105，形成閘極107。形成覆蓋絕緣層105及閘極107之第2層間絕緣膜108。
如圖25A所示，通孔162a係以貫通第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156且到達至導電輔助板135a之方式形成。開口158及通孔112d、112s與上述其他實施方式之情形同樣地形成。
如圖25B所示，圖25A所示之通孔162a、112d、112s由導電材料填充，形成導通孔161a(第2導通孔)、111d、111s。於第2層間絕緣膜108上形成配線層110。於配線層110上形成透光性導電膜，形成透光性電極159a、159d、159s。
對本實施方式之圖像顯示裝置之效果進行說明。 根據本實施方式之圖像顯示裝置，導電輔助層135及導電輔助板135a由ITO等具有電洞注入性之材料形成。p型半導體層153連接於導電輔助板135a，因此，電位障壁降低，可降低發光元件150之動作電壓。藉由發光元件150之動作電壓降低而減少發光元件150之消耗電力。隨著發光元件150之動作電壓降低，亦可降低子像素20之驅動電壓本身，可進一步減少整個圖像顯示裝置之消耗電力。
(第4實施方式) 圖26係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於本實施方式中，導通孔461a設置於導電輔助板135a與配線110d之間，此點與第3實施方式之情形不同。發光元件150由p型電晶體203驅動，此點亦與第3實施方式之情形不同。對與上述其他實施方式之情形相同之構成要素標註相同之符號並適當省略詳細之說明。
如圖26所示，本實施方式之圖像顯示裝置之子像素420包含基板102、導電層130、發光元件150、第1層間絕緣膜156、電晶體203、第2層間絕緣膜108、導通孔461a及配線層110。電晶體203係p通道之TFT。發光元件150提供n型半導體層151之發光面151S。發光元件150之底面153B設置於導電輔助板135a上，p型半導體層153電連接於導電輔助板135a。
發光元件150設置於導電輔助板135a上。導電輔助板135a與第3實施方式之情形同樣地設置。連接板130a設置於發光元件150之正下方，亦作為光反射板發揮功能，提高發光元件150之實質的發光效率。
配線層110形成於第2層間絕緣膜108上。配線層110包含配線110k、110d、110s。配線110k例如連接於圖17所示之電路之接地線4。
配線110d之一部分設置於電晶體203之上方，且經由導通孔111d而連接於區域204d。配線110d(第3配線)之另一部分設置於發光元件150之附近，且經由導通孔461a而連接於導電輔助板135a。即，導通孔461a設置於導電輔助板135a與配線110d之間，將導電輔助板135a與配線110d電連接。導通孔461a可穿過導電輔助板135a而連接於導電輔助板135a，此情形與第3實施方式之情形相同。
配線110s例如連接於圖17所示之電路之電源線3。
透光性電極159k設置於整個配線110k(第4配線)上。透光性電極159k設置於整個發光面151S。透光性電極159k設置於配線110k與發光面151S之間。因此，n型半導體層151經由透光性電極159k及配線110k而電連接於例如接地線4。
透光性電極159d設置於整個配線110d上。因此，p型半導體層153經由導電輔助板135a、連接板130a、導通孔461a、配線110d、透光性電極159d及導通孔111d而電連接於作為電晶體203之汲極電極的區域204d。
透光性電極159s設置於整個配線110s上。配線110s及透光性電極159s例如連接於圖13所示之電源線3。因此，電晶體203之區域204s經由導通孔111s、配線110s及透光性電極159s而電連接於電源線3。
導通孔461a、111d、111s及配線110k、110d1、110s藉由與上述其他實施方式及其變化例之情形相同之材料及製法形成。
與上述其他實施方式之情形同樣地，進而設置彩色濾光片180等。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖27A及圖27B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 於本實施方式之製造方法中，到中途為止之製造方法之順序與第3實施方式之製造方法之順序相同。以下，對在圖24B中形成第2層間絕緣膜108之步驟之後執行圖27A及圖27B之步驟的情況進行說明。但是，圖24B中，於TFT下層膜106上形成n通道之電晶體103，與此相對，於本實施方式中，於TFT下層膜106上形成p通道之電晶體203，此點有所不同。p通道之電晶體203之形成方法與已說明之第2實施方式之情形相同，省略詳細之說明。
如圖27A所示，通孔462a係以貫通第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156且到達至導電輔助板135a之方式形成。開口158及通孔112d、112s與上述其他實施方式之情形同樣地形成。
如圖27B所示，圖27A所示之通孔462a、112d、112s由導電材料填充，形成導通孔461a、111d、111s。於第2層間絕緣膜108上形成配線層110。於配線層110上形成透光性導電膜，形成透光性電極159k、159d、159s。
對本實施方式之圖像顯示裝置之效果進行說明。 根據本實施方式之圖像顯示裝置，除上述第3實施方式之情形之效果以外，亦具有以下效果。即，於本實施方式中，可形成如下電路構成，即，將n型半導體層151作為發光面151S，且由p通道之電晶體203驅動發光元件150。因此，可擴大電路配置等之變化，實現靈活之電路設計。又，藉由將n型半導體層151作為發光面151S，可與第1實施方式同樣地獲得容易對發光面進行表面粗化之效果。又，亦可獲得如下效果，即，藉由對發光面進行表面粗化而提高發光效率，抑制因接觸電阻導致之損失增大。
(第5實施方式) 本實施方式之圖像顯示裝置具備具有可撓性之基板502以代替玻璃基板。發光元件及電晶體等電路元件形成於基板502之第1面502a上。其他方面與上述第3實施方式之情形相同，對相同之構成要素標註相同之符號，並適當省略詳細之說明。
圖28係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 如圖28所示，本實施方式之圖像顯示裝置具備子像素520。子像素520包含基板502。基板502包含第1面502a。於基板502由樹脂等有機材料形成之情形時，在第1面502a上形成有包含矽化合物之層507。包含矽化合物之層507由SiO2 或SiNx 等形成。導電層130由金屬材料形成，因此，包含矽化合物之層507係為了提高基板502與導電層130之密接性而設置。
導電層130及連接板130a隔著包含矽化合物之層507而設置於第1面502a上。連接板130a上較佳為設置有導電輔助板135a，發光元件150設置於導電輔助板135a上。該例中，導電層130及連接板130a之上部之構造及構成要素與上述第3實施方式之情形相同，故省略詳細之說明。
基板502具有可撓性。基板502例如由聚醯亞胺樹脂等形成。第1層間絕緣膜156、第2層間絕緣膜108、配線層110等較佳為對應於基板502之可撓性而由具有某種程度之柔韌性之材料形成。再者，配線層110具有最長之配線長度，其於彎折時發生破壞之風險最高。因此，較理想為以包含視需要對正面或背面追加之複數個保護膜等之中立面成為配線層110之位置的方式調整各種膜厚及膜質、材質。
該例中，包含矽化合物之層507之上部之構造及構成要素與第3實施方式之情形相同，但亦可設為上述其他實施方式或變化例。又，亦可適用於下述第6實施方式之構成。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖29A及圖29B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖29A所示，於本實施方式中，準備與上述其他實施方式之情形不同之基板1002。基板1002(第4基板)包含基板102、502該兩層基板。基板102例如為玻璃基板。基板502設置於基板102之第1面102a上。例如，基板502係藉由在第1面102a上塗佈聚醯亞胺並進行焙燒而形成。亦可於形成基板502之前，在第1面102a上形成SiNx 等無機膜。於此情形時，基板502係藉由在無機膜上塗佈聚醯亞胺材料並進行焙燒而形成。
於基板502之整個第1面502a上，形成包含矽化合物之層507。基板502之第1面502a係與設置有基板102之面對向之面。
藉由對此種基板1002應用例如上文之圖23A～圖25B、圖13及圖14A～圖14D中敍述之步驟，而形成子像素520之上部構造。
如圖29B所示，從形成有包含省略圖示之彩色濾光片等之上部構造物的構造體中去除基板102。基板102之去除例如使用雷射剝離等。
基板102之去除除上述時點以外，亦可於恰當的時點進行。存在去除基板102之後被暴露於高溫之步驟，於基板502為有機樹脂製造之情形時，有基板502因加熱而收縮等之虞。因此，較佳為於此種暴露於高溫之步驟之後的步驟中，去除基板102。例如，較佳為於形成配線層110之步驟結束之後去除基板102。藉由在恰當的時點去除基板102，會降低製造步驟中之裂紋或缺口等不良狀況。
對本實施方式之圖像顯示裝置之效果進行說明。 本實施方式之圖像顯示裝置除上述其他實施方式之情形時之效果以外，亦具有以下效果。即，基板502具有可撓性，因此，可彎曲加工成圖像顯示裝置，且可毫無違和感地實現貼附於曲面或利用於可穿戴終端等。
(第6實施方式) 圖30係例示本實施方式之圖像顯示裝置之一部分之模式性剖視圖。 於本實施方式中，藉由在包含發光層之單一半導體層650上形成複數個發光面653S1、653S2，實現發光效率更高之圖像顯示裝置。於以下說明中，對與上述其他實施方式之情形相同之構成要素標註相同之符號並適當省略詳細之說明。
如圖30所示，本實施方式之圖像顯示裝置具備子像素群620。子像素群620包含基板102、半導體層650、第1層間絕緣膜156、電晶體203-1、203-2、第2層間絕緣膜108及配線層110。半導體層650設置於連接板630a上，該連接板630a設置於基板102之第1面102a。於本實施方式之各剖視圖中，為了避免圖式變得繁雜，將導電層130之符號與連接板630a之符號並排標記。
於本實施方式中，導電層130及連接板630a例如連接於圖17之電路之接地線4。藉由接通p通道之電晶體203-1，而經由透光性電極659d1對發光面653S1注入電洞。又，藉由接通p通道之電晶體203-2，而經由透光性電極659d2對發光面653S2注入電洞。半導體層650於被注入電洞之發光面653S1、653S2各自之附近藉由電洞及電子之耦合而使發光層652發光。用以驅動發光層652之驅動電路應用例如圖17所示之電路構成。亦可如上述其他實施方式之情形，構成為將半導體層之n型半導體層與p型半導體層上下調換，由n通道之電晶體驅動半導體層。於此情形時，驅動電路應用圖3之電路構成。
對子像素群620之構成詳細地進行說明。 導電層130設置於第1面102a上。導電層130包含連接板630a。半導體層650隔著連接板630a設置於第1面102a上。半導體層650具有底面651B，連接板630a連接於底面651B。連接板630a之外周設定為沿著XY平面觀察時，在將半導體層650投影於連接板630a時包含半導體層650之外周。因此，連接板630a將朝半導體層650下方之散射光向上方之發光面653S1、653S2之側反射。因此，半導體層650之實質的發光效率提高。
半導體層650包含複數個發光面653S1、653S2。半導體層650係具有連接於連接板630a上之底面651B之角柱狀或圓柱狀積層體。發光面653S1、653S2係與底面651B對向之面。發光面653S1、653S2較佳為與底面651B大致平行之平面內之面。包含發光面653S1之平面與包含發光面653S2之平面可為同一平面，亦可為不同之平面。發光面653S1、653S2於X軸方向上隔開設置。
半導體層650包含n型半導體層651、發光層652及p型半導體層653。n型半導體層651、發光層652及p型半導體層653從底面651B起朝發光面653S1、653S2依序積層。
底面651B為n型半導體，n型半導體層651電連接於經由底面651B及連接板130a而連接之外部電路、例如圖17之電路之接地線4。
p型半導體層653之上表面具有2個發光面653S1、653S2。即，1個子像素群620實質上包含2個子像素。於本實施方式中，與上述其他實施方式之情形同樣地，藉由將實質上包含2個子像素之子像素群620呈格子狀排列，而形成顯示區域。
第1層間絕緣膜156(第1絕緣膜)覆蓋第1面102a、導電層130、連接板630a、n型半導體層651之側面、發光層652之側面及p型半導體層653之側面。第1層間絕緣膜156覆蓋p型半導體層653之上表面之一部分。p型半導體層653中之發光面653S1、653S2未被第1層間絕緣膜156覆蓋。第1層間絕緣膜156與上述其他實施方式之情形同樣地，較佳為白色樹脂。
於整個第1層間絕緣膜156上形成有TFT下層膜106。TFT下層膜106未設置於發光面653S1、653S2上。TFT下層膜106被平坦化，於TFT下層膜106上形成有TFT通道204-1、204-2等。
絕緣層105覆蓋TFT下層膜106及TFT通道204-1、204-2。閘極107-1隔著絕緣層105設置於TFT通道204-1上。閘極107-2隔著絕緣層105設置於TFT通道204-2上。電晶體203-1包含TFT通道204-1及閘極107-1。電晶體203-2包含TFT通道204-2及閘極107-2。
第2層間絕緣膜108(第2絕緣膜)覆蓋絕緣層105、閘極107-1、107-2。
TFT通道204-1、204-2包含被摻雜為p型之區域，電晶體203-1、203-2為p通道之TFT。電晶體203-1設置在相較於發光面653S2更接近發光面653S1之位置。電晶體203-2設置在相較於發光面653S1更接近發光面653S2之位置。
於整個發光面653S1上設置有透光性電極659d1。於發光面653S1及透光性電極659d1之上方設置有開口658-1。於整個發光面653S2上設置有透光性電極659d2。於發光面653S2及透光性電極659d2之上方設置有開口658-2。開口658-1、658-2處未設置第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156。發光面653S1、653S2從第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156露出。開口658-1、658-2被表面樹脂層170填滿。
發光面653S1、653S2沿著XY平面觀察時呈正方形、長方形、其他多邊形或圓形等。開口658-1、658-2之最上部之形狀亦可設為正方形、長方形、其他多邊形或圓形等。為了降低因開口658-1、658-2之壁面導致光反射而產生損失，開口658-1、658-2較佳為如該例所示以面積朝向上方擴大之方式形成為錐形。沿著XY平面觀察時，發光面653S1、653S2之形狀與開口658-1、658-2之最上部之形狀可相似，亦可不相似。
配線層110設置於第2層間絕緣膜108上。配線層110包含配線610s1、610d1、610d2、610s2。配線610s1、610s2連接於例如圖17所示之電路之電源線3。
導通孔111d1、111s1、111d2、111s2貫通第2層間絕緣膜108、絕緣層105及TFT下層膜106而設置。導通孔111d1設置於電晶體203-1之被摻雜為p型之一區域與配線610d1之間。導通孔111s1設置於電晶體203-1之被摻雜為p型之另一區域與配線610s1之間。導通孔111d2設置於電晶體203-2之被摻雜為p型之一區域與配線610d2之間。導通孔111s2設置於電晶體203-2之被摻雜為p型之另一區域與配線610s2之間。
配線610d1經由導通孔111d1而連接於與電晶體203-1之汲極電極對應之p型區域。配線610s1經由導通孔111s1而連接於與電晶體203-1之源極電極對應之p型區域。配線610d2經由導通孔111d2而連接於與電晶體203-2之汲極電極對應之區域。配線610s2經由導通孔111s2而連接於與電晶體203-2之源極電極對應之區域。
透光性電極659d1設置於整個發光面653S1及整個配線610d1上。透光性電極659d1亦設置於發光面653S1與配線610d1之間，將發光面653S1與配線610d1電連接。透光性電極659s1設置於整個配線610s1上。因此，p型半導體層653經由發光面653S1、透光性電極659d1、配線610d1及導通孔111d1而電連接於與通道區域204-1之汲極電極對應之區域。與通道區域204-1之源極電極對應之區域經由導通孔111s1、配線610s1及透光性電極659s1而電連接於電源線3。
透光性電極659d2設置於整個發光面653S2及整個配線610d2上。透光性電極659d2亦設置於發光面653S2與配線610d2之間，將發光面653S2與配線610d2電連接。透光性電極659s2設置於整個配線610s2上。因此，p型半導體層653經由發光面653S2、透光性電極659d2、配線610d2及導通孔111d2而電連接於與通道區域204-2之汲極電極對應之區域。與通道區域204-2之源極電極對應之區域經由導通孔111s2、配線610s2及透光性電極659s2而電連接於電源線3。
電晶體203-1、203-2例如為相鄰之子像素之驅動電晶體，依序被驅動。從2個電晶體203-1、203-2中之一者供給之電洞被注入發光層652，從連接板630a供給之電子被注入發光層652，發光層652發光。
於本實施方式中，藉由n型半導體層651及p型半導體層653之電阻，抑制在與XY平面平行之方向上流通之漂移電流。因此，從發光面653S1、653S2注入之電洞、或從連接板630a注入之電子均沿著半導體層650之積層方向行進。由於基本不存在較發光面653S1、653S2更靠外側成為發光源的情況，因此，可藉由電晶體203-1、203-2使設置於1個半導體層650之複數個發光面653S1、653S2分別選擇性地發光。
如此，半導體層650中之發光源基本上根據發光面653S1、653S2之配置來決定。因此，連接板630a亦可根據發光面653S1、653S2之位置及形狀而設置於發光面653S1、653S2之每一面上。
對本實施方式之圖像顯示裝置之製造方法進行說明。 圖31A～圖33B係例示本實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 如圖31A所示，準備半導體生長基板(第2基板)1294a及基板102(第3基板)。半導體生長基板1294a包含結晶生長用基板1001及半導體層。半導體層1150包含p型半導體層1153、發光層1152及n型半導體層1151，且從結晶生長用基板1001之側起依序積層。於n型半導體層1151之露出面形成金屬層1230。基板102係與上述其他實施方式之情形相同之基板，故省略詳細之說明。
形成有金屬層1230之半導體生長基板1294a以金屬層1230之露出面與基板102之第1面102a對向之方式配置。半導體層1150隔著金屬層1230而貼合於第1面102a。
上述之例係有關在半導體層1150側形成金屬層1230之情形，但金屬層只要形成於基板102側或半導體層1150側中之至少一者即可。
金屬層如下所述具有作為光反射板之功能，並且用於半導體層650之下層之電連接。因此，為降低電阻值，有時較佳為增加金屬層之厚度。例如，亦可為，藉由在第1面102a上亦形成金屬層，並將金屬層彼此貼合，而用作電阻更低之配線層。
如圖31B所示，去除圖31A所示之結晶生長用基板1001。結晶生長用基板1001之去除例如使用濕式蝕刻或雷射剝離等。圖31A所示之半導體層1150藉由蝕刻而加工成所需形狀。其後，圖31A所示之金屬層1230藉由蝕刻而成形為連接板630a。連接板630a構成圖30所示之導電層130，例如連接於圖17之電路之接地線4。
連接板630a之外周設定為於沿著XY平面觀察時，在將半導體層650投影於連接板630a上時包含半導體層650之外周。連接板630a之外周較佳設定為於沿著XY平面觀察時，在將電晶體203-1、203-2投影於連接板630a上時不包含電晶體203-1、203-2之外周。沿著XY平面觀察時之電晶體203-1、203-2之外周係沿著XY平面觀察時之TFT通道204-1、204-2之外周。
如圖32A所示，第1層間絕緣膜156覆蓋第1面102a、連接板630a及半導體層650而形成。
如圖32B所示，於第1層間絕緣膜156上形成TFT下層膜106，TFT通道204-1、204-2形成於TFT下層膜106上。於整個TFT下層膜106及整個TFT通道204-1、204-2上形成絕緣層105。閘極107-1隔著絕緣層105而形成於TFT通道204-1上。閘極107-2隔著絕緣層105而形成於TFT通道204-2上。第2層間絕緣膜108形成於整個絕緣層105及整個閘極107-1、107-2上。TFT通道204-1、204-2、絕緣層105、閘極107-1、107-2等之形成方法或材質等可與上述其他實施方式之情形相同。
如圖33A所示，形成貫通第2層間絕緣膜108、絕緣層105及TFT下層膜106且到達至TFT通道204-1之通孔112d1、112s1。形成貫通第2層間絕緣膜108、絕緣層105及TFT下層膜106且到達至TFT通道204-2之通孔112d2、112s2。去除第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156，形成到達至發光面653S1之開口658-1。去除第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156，形成到達至發光面653S2之開口658-2。
如圖33B所示，對通孔112d1、112s1、112d2、112s2填充導電材料，形成導通孔111d1、111s1、111d2、111s2。形成配線層110，形成配線610d1、610s1、610d2、610s2。
發光面653S1、653S2分別被實施表面粗化。其後，以覆蓋配線層110之方式設置透光性導電膜，形成透光性電極659d1、659s1、659d2、659s2。透光性電極659d1以覆蓋發光面653S1之方式形成，將發光面653S1與配線610d1電連接。透光性電極659d2以覆蓋發光面653S2之方式形成，將發光面653S2與配線610d2電連接。
其後，形成彩色濾光片等上部構造。
以此方式，形成包含具有2個發光面653S1、653S2之半導體層650的子像素群620。
於本實施例中，在1個半導體層650設置有2個發光面653S1、653S2，但發光面之數量並不限制於2個，亦可在1個半導體層650設置3個或3個以上之發光面。作為一例，亦可由單一之半導體層650實現1行或2行子像素。藉此，如下所述，可削減對每1個發光面1中之發光沒有貢獻的複合電流(recombination current)，並且增大實現更微細之發光元件之效果。
(變化例) 圖34係例示本實施方式之變化例之圖像顯示裝置之一部分的模式性剖視圖。 於本變化例中，在發光層652上設置有2個p型半導體層6653a1、6653a2，此點與上述第6實施方式之情形不同。其他方面與第6實施方式之情形相同，對相同之構成要素標註相同之符號並適當省略詳細之說明。
如圖34所示，本變化例之圖像顯示裝置具備子像素群620a。子像素群620a包含半導體層650a。半導體層650a包含n型半導體層651、發光層652及p型半導體層6653a1、6653a2。n型半導體層651及發光層652從底面651B起依序積層。p型半導體層6653a1、6653a2均積層於發光層652上。
p型半導體層6653a1、6653a2於發光層652上形成為島狀，且沿著X軸方向隔開配置。於n型半導體層6653a1、6653a2之間設置有第1層間絕緣膜156，p型半導體層6653a1、6653a2被第1層間絕緣膜156分離。
p型半導體層6653a1、6653a2於沿著XY平面觀察時具有大致相同之形狀，其形狀為大致正方形或長方形狀，亦可為其他多邊形狀或圓形等。
p型半導體層6653a1具有發光面6653S1。p型半導體層6653a2具有發光面6653S2。發光面6653S1係藉由開口658-1而從第1層間絕緣膜156、TFT下層膜106、絕緣層105及第2層間絕緣膜108露出之p型半導體層6653a1之面。發光面6653S2係藉由開口658-2而從第1層間絕緣膜156、TFT下層膜106、絕緣層105及第2層間絕緣膜108露出之p型半導體層6653a2之面。
發光面6653S1、6653S2之沿著XY平面觀察時之形狀與第6實施方式中發光面之形狀同樣地，具有大致相同之形狀，且具有大致正方形等形狀。發光面6653S1、6653S2之形狀並不限定於本實施方式般之方形，亦可為圓形、橢圓形或六邊形等多邊形。發光面6653S1、6653S2之形狀可與開口658-1、658-2之形狀相似，亦可設為不同形狀。
透光性電極659d1設置於整個發光面6653S1上，且設置於整個配線610d1上。透光性電極659d1設置於發光面6653S1與配線610d1之間，將發光面6653S1與配線610d1電連接。透光性電極659d2設置於整個發光面6653S2上，且設置於整個配線610d2上。透光性電極659d2設置於發光面6653S2與配線610d2之間，將發光面6653S2與配線610d2電連接。
對本變化例之製造方法進行說明。 圖35A～圖36B係例示本變化例之圖像顯示裝置之製造方法之模式性剖視圖。 於本變化例中，將基板彼此貼合之步驟之前的步驟可與上述第6實施方式之情形相同。具體而言，與圖31A關聯說明之步驟之前可應用相同之步驟。對圖31A之步驟應用以下步驟之情形進行說明。
如圖35A所示，於本變化例中，對圖31A所示之半導體層1150進行蝕刻，形成發光層652及n型半導體層651。進一步進行蝕刻，形成2個p型半導體層6653a1、6653a2。
於形成p型半導體層6653a1、6653a2之情形時，亦可進行更深之蝕刻。例如，用以形成p型半導體層6653a1、6653a2之蝕刻亦可進行到超過到達至發光層652或n型半導體層651之深度的程度。如此，於藉由深蝕刻形成p型半導體層之情形時，較理想為對較圖34所示之發光面6653S1、6653S2之外周更靠外側1 μm以上的部位進行蝕刻。藉由使蝕刻位置較發光面6653S1、6653S2之外周更向外側離開，可抑制複合電流。
於形成半導體層650a之後，對圖31A所示之金屬層1230進行蝕刻，形成連接板630a。
如圖35B所示，以覆蓋第1面102a、連接板630a及半導體層650a之方式形成第1層間絕緣膜156。
如圖35C所示，於第1層間絕緣膜156上形成TFT下層膜106，於TFT下層膜106上形成TFT通道204-1、204-2。進而，於TFT通道204-1、204-2上形成絕緣層105，於絕緣層105上形成閘極107-1、107-2。第2層間絕緣膜108覆蓋絕緣層105及閘極107-1、107-2而形成。
如圖36A所示，通孔112d1、112s1、112d2、112s2與第6實施方式之情形同樣地形成。開口658-1係去除第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156，以到達至發光面6653S1之方式形成。開口658-2係去除第2層間絕緣膜108、絕緣層105、TFT下層膜106及第1層間絕緣膜156，以到達至發光面6653S2之方式形成。
如圖36B所示，與第6實施方式之情形同樣地，形成配線層110，形成覆蓋配線層110之透光性導電膜。透光性導電膜成形為透光性電極659d1、659s1、659d2、659s2。
與第6實施方式之情形同樣地，形成彩色濾光片等上部構造。
以此方式，形成具有2個發光面6653S1、6653S2之子像素群620a。
本變化例之情形亦與第6實施方式之情形同樣地，發光面之數量並不限定於2個，亦可於1個半導體層650a設置3個或3個以上之發光面。
對本實施方式之圖像顯示裝置之效果進行說明。 圖37係例示像素LED元件之特性之曲線圖。 圖37之縱軸表示發光效率[%]。橫軸中以相對值形式表示像素LED元件中流通之電流之電流密度。 如圖37所示，於電流密度之相對值小於1.0之區域，像素LED元件之發光效率大致固定或單調遞增。於電流密度之相對值大於1.0之區域，發光效率單調遞減。即，像素LED元件中存在能使發光效率達到最大這樣恰當的電流密度。
藉由將電流密度抑制為能從發光元件獲得足夠亮度之程度，而期待實現高效率之圖像顯示裝置。然而，若為低電流密度，則如圖37所示，有電流密度降低，並且發光效率降低之傾向。
如第1實施方式至第5實施方式中所說明般，發光元件係藉由利用蝕刻等將包含發光層之半導體層1150之全層個別分離而形成。此時，發光層與p型半導體層之接合面露出於端部。同樣地，發光層與n型半導體層之接合面露出於端部。
於存在此種端部之情形時，電子及電洞會在端部再次耦合。另一方面，此種再次耦合無助於發光。於端部產生之再次耦合基本無關於發光元件中流通之電流而產生。認為再次耦合係根據端部之有助於發光之接合面之長度而產生。
於使2個相同尺寸之立方體形狀之發光元件發光之情形時，各發光元件中，四方之側面成為端部，因此，2個發光元件具有合計8個端部，會在8個端部產生再次耦合。
相對於此，於本實施方式中，半導體層650、650a具有四方之側面，於2個發光面具有4個端部。但是，開口658-1、658-2之間的區域中，電子或電洞之注入較少，基本上無助於發光，因此，可認為有助於發光之端部為6個。如此，於本實施方式中，藉由實質上降低半導體層之端部之數量，而減少無助於發光之再次耦合。藉由減少無助於發光之再次耦合，各發光面之驅動電流降低。
於為實現高清化等而縮短子像素間之距離之情形或使電流密度相對較高之情形等時，若為第6實施方式之子像素群620，則發光面653S1與發光面653S2之距離實質上變短。於此情形時，若如第6實施方式之情形般共有p型半導體層，則有注入至已被驅動之發光面之電洞之一部分分流，未被驅動之發光面產生微發光之虞。若為變化例之子像素群620a，則p型半導體層被分離成兩部分，各p型半導體層具有發光面，因此，可減少於未被驅動之側之發光面產生微發光的情況。
於本實施方式中，包含發光層之半導體層係從連接板630a之側起依序積層n型半導體層、發光層及p型半導體層而成，從不使用支持基板，於結晶生長用基板從n型半導體層起結晶生長而降低製造成本的觀點而言較佳。亦可如上所述，與其他實施方式之情形同樣地，代替n型半導體層與p型半導體層之積層順序，而從連接板630a之側起依序積層p型半導體層、發光層及n型半導體層。又，於以p型半導體層653為下層而連接於連接板630a之情形時，較佳為如第3實施方式之情形般，在連接板630a與p型半導體層653之間設置導電輔助板。
於上述各實施方式之圖像顯示裝置之子像素及子像素群中，分別對具體例進行了說明。具體例分別為一例，藉由將該等實施方式之構成或步驟順序適當組合，可作為其他構成例。例如，亦可為，於第1實施方式至第5實施方式之情形時，在不使用導通孔的情況下將連接板連接於電源線或接地線，或於第6實施方式之情形時，使用導通孔來實現發光元件之電連接。
(第7實施方式) 上述圖像顯示裝置作為具有恰當的像素數之圖像顯示模組，例如可作為電腦用顯示器、電視、智慧型手機等攜帶終端、或汽車導航等。
圖38係例示本實施方式之圖像顯示裝置之方塊圖。 圖38中示出了電腦用顯示器之構成之主要部分。 如圖38所示，圖像顯示裝置701具備圖像顯示模組702。圖像顯示模組702例如係具備上述第1實施方式之情形時之構成的圖像顯示裝置。圖像顯示模組702包含排列有包含子像素20之複數個子像素之顯示區域2、列選擇電路5及信號電壓輸出電路7。
圖像顯示裝置701進而具備控制器770。控制器770輸入由未圖示之介面電路分離地產生之控制信號，對列選擇電路5及信號電壓輸出電路7控制各子像素之驅動及驅動順序。
(變化例) 上述圖像顯示裝置作為具有恰當的像素數之圖像顯示模組，例如可作為電腦用顯示器、電視、智慧型手機等攜帶終端、或汽車導航等。
圖39係例示本實施方式之變化例之圖像顯示裝置之方塊圖。 圖39中示出了高清薄型電視之構成。 如圖39所示，圖像顯示裝置801具備圖像顯示模組802。圖像顯示模組802例如係具備上述第1實施方式之情形時之構成的圖像顯示裝置1。圖像顯示裝置801具備控制器870及圖框記憶體880。控制器870基於藉由匯流排840供給之控制信號，控制顯示區域2之各子像素之驅動順序。圖框記憶體880儲存1圖框量之顯示資料，用於順暢之動畫播放等處理。
圖像顯示裝置801具有I/O電路810。I/O電路810於圖39中簡記為「I/O」。I/O電路810提供用以與外部終端或裝置等連接之介面電路等。I/O電路810中例如包含連接外置之硬碟裝置等之USB(Universal Serial Bus，通用序列匯流排)介面、或影音介面等。
圖像顯示裝置801具有接收部820及信號處理部830。接收部820連接有天線822，從由天線822接收之電波分離地產生所需信號。信號處理部830包含DSP(Digital Signal Processor，數位信號處理器)或CPU(Central Processing Unit，中央處理器)等，由接收部820分離地產生之信號藉由信號處理部830分離地產生為圖像資料或聲音資料等。
藉由將接收部820及信號處理部830作為行動電話之收發用或WiFi用、GPS(Global Positioning System，全球定位系統)接收器等高頻通信模組，亦可製成其他圖像顯示裝置。例如，具備恰當的畫面尺寸及解像度之圖像顯示模組的圖像顯示裝置可作為智慧型手機或汽車導航系統等攜帶型資訊終端。
本實施方式之情形時之圖像顯示模組並不限定於第1實施方式之情形時之圖像顯示裝置之構成，亦可為其變化例或其他實施方式之情形。
根據以上說明之實施方式，可實現縮短發光元件之轉印步驟且提高良率之圖像顯示裝置之製造方法及圖像顯示裝置。
以上，對本發明之若干實施方式進行了說明，但該等實施方式係作為示例提出，並不意圖限定發明之範圍。該等新穎之實施方式能以其他各種方式加以實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施方式及其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。又，上述各實施方式可相互組合實施。
1,201,701,801:圖像顯示裝置 2:顯示區域 3:電源線 3a:電源端子 4接地線 4a:GND端子 5,205:列選擇電路 6,206:掃描線 7,207:信號電壓輸出電路 8,208:信號線 10:像素 20,20a,220,320,420,520:子像素 20B:子像素 20G:子像素 20R:子像素 22,222:發光元件 24,224:選擇電晶體 26,226:驅動電晶體 28,228:電容器 101:電路 102,502:基板 102a:第1面 103,203,203-1,203-2:電晶體 104,204,204-1,204-2:TFT通道 104d:區域 104i:區域 104s:區域 105:絕緣層 106:TFT下層膜 107,107-1,107-2:閘極 108:第2層間絕緣膜 110:配線層 110a:配線 110d:配線 110d1:配線 110s:配線 111d:導通孔 111d1:導通孔 111d2:導通孔 111s:導通孔 111s1:導通孔 111s2:導通孔 112d:通孔 112d1:通孔 112d2:通孔 112s:通孔 112s1:通孔 112s2:通孔 130:導電層 130a:連接板 135:導電輔助層 135a:導電輔助板 150,250:發光元件 151:n型半導體層 151S,253S,653S1,653S2,6653S1,6653S2:發光面 152:發光層 153:p型半導體層 153B:底面 156:第1層間絕緣膜 158:開口 159d,159s,159a,159k,659d1,659d2:透光性電極 161a,161k,461a:導通孔 161a1:接觸孔 162a:通孔 162k:通孔 170:表面樹脂層 172:發光電路部 180:彩色濾光片 181:遮光部 182:顏色轉換部 183:顏色轉換部 183B:顏色轉換層 183G:顏色轉換層 183R:顏色轉換層 184:濾光層 186:玻璃基板 188:透明薄膜接著層 204d:區域 204i:區域 204s:區域 210k:配線 220B:子像素 220G:子像素 220R:子像素 251:n型半導體層 251B:底面 252:發光層 253:p型半導體層 461a:導通孔 462a:通孔 502:基板 502a:第1面 507:包含矽化合物之層 610d1:配線 610d2:配線 610s1:配線 610s2:配線 620,620a:子像素群 630a:連接板 650:半導體層 650a:半導體層 651:n型半導體層 651B:底面 652:發光層 653:p型半導體層 658-1:開口 658-2:開口 659d1:透光性電極659 659d2:透光性電極 659s1:透光性電極 659s2:透光性電極 702:圖像顯示模組 770:控制器 802:圖像顯示模組 810:I/O電路 820:接收部 822:天線 830:信號處理部 840:匯流排 870:控制器 880:圖框記憶體 1001:結晶生長用基板 1130:金屬層 1140:緩衝層 1150:半導體層 1151:n型半導體層 1152:發光層 1153:p型半導體層 1190:支持基板 1192:構造體 1194,1194a,1294,1294a:半導體生長基板 1195a:基板 1195b:基板 1230:金屬層 1295:基板 1295a:基板 6653a1:p型半導體層 6653a2:p型半導體層
圖1係例示第1實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖2係模式性表示第1實施方式之變化例之圖像顯示裝置之一部分的剖視圖。 圖3係例示第1實施方式之圖像顯示裝置之模式性方塊圖。 圖4係例示第1實施方式之圖像顯示裝置之一部分之模式性俯視圖。 圖5A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖5B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖6係例示第1實施方式之圖像顯示裝置之製造方法之模式性立體圖。 圖7A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖7B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖8A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖8B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖8C係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖9A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖9B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖10A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖10B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖11A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖11B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖12A係例示第1實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖12B係例示第1實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖13係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖14A係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖14B係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖14C係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖14D係例示第1實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖15係例示第1實施方式之圖像顯示裝置之模式性立體圖。 圖16係例示第2實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖17係例示第2實施方式之圖像顯示裝置之模式性方塊圖。 圖18A係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖18B係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖18C係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖19A係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖19B係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖20A係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖20B係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖21A係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖21B係例示第2實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖22係例示第3實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖23A係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖23B係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖24A係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖24B係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖25A係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖25B係例示第3實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖26係例示第4實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖27A係例示第4實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖27B係例示第4實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖28係例示第5實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖29A係例示第5實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖29B係例示第5實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖30係例示第6實施方式之圖像顯示裝置之一部分之模式性剖視圖。 圖31A係例示第6實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖31B係例示第6實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖32A係例示第6實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖32B係例示第6實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖33A係例示第6實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖33B係例示第6實施方式之圖像顯示裝置之製造方法之模式性剖視圖。 圖34係例示第6實施方式之變化例之圖像顯示裝置之一部分的模式性剖視圖。 圖35A係例示第6實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖35B係例示第6實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖35C係例示第6實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖36A係例示第6實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖36B係例示第6實施方式之變化例之圖像顯示裝置之製造方法的模式性剖視圖。 圖37係例示像素LED元件之特性之曲線圖。 圖38係例示第7實施方式之圖像顯示裝置之方塊圖。 圖39係例示第7實施方式之變化例之圖像顯示裝置之方塊圖。
20:子像素
101:電路
102:基板
102a:第1面
103:電晶體
104:TFT通道
104d:區域
104i:區域
104s:區域
105:絕緣層
106:TFT下層膜
107:閘極
108:第2層間絕緣膜
110:配線層
110a:配線
110d:配線
110s:配線
111d:導通孔
111s:導通孔
130:導電層
130a:連接板
150:發光元件
151:n型半導體層
151S:發光面
152:發光層
153:p型半導體層
153B:底面
156:第1層間絕緣膜
158:開口
159a:透光性電極
159d:透光性電極
159s:透光性電極
161a:導通孔
170:表面樹脂層
180:彩色濾光片
181:遮光部
182:顏色轉換部
183:顏色轉換部
184:濾光層
188:透明薄膜接著層

Claims (27)

  1. 一種圖像顯示裝置之製造方法，其具備如下步驟： 準備第2基板，該第2基板係於第1基板上形成包含發光層之半導體層而成； 於第3基板上形成第1金屬層； 於上述第1金屬層貼合上述半導體層； 去除上述第1基板； 對上述半導體層進行蝕刻，形成發光元件，該發光元件包含上述第1金屬層上之底面及與上述底面對向設置之發光面； 形成覆蓋上述第3基板及上述發光元件之第1絕緣膜； 於上述第1絕緣膜上形成電路元件； 形成覆蓋上述電路元件及上述第1絕緣膜之第2絕緣膜； 去除上述第1絕緣膜之一部分及上述第2絕緣膜之一部分，使包含上述發光面之面露出；及 於上述第2絕緣膜上形成配線層。
  2. 如請求項1之圖像顯示裝置之製造方法，其進而具備如下步驟，即， 於形成上述發光元件之後，對上述第1金屬層進行加工，形成具有導電性及光反射性之第1部分； 上述發光元件設置於上述第1部分上， 於俯視下，上述第1部分之外周在投影上述發光元件時包含上述發光元件之外周。
  3. 如請求項2之圖像顯示裝置之製造方法，其進而具備如下步驟，即， 形成第1導通孔，該第1導通孔貫通上述第1絕緣膜及上述第2絕緣膜而設置，且將上述第1部分與上述配線層電連接。
  4. 一種圖像顯示裝置之製造方法，其具備如下步驟： 準備第2基板，該第2基板係於第1基板上形成包含發光層之半導體層而成； 於上述第2基板上形成第2金屬層； 於第3基板隔著上述第2金屬層而貼合上述半導體層； 去除上述第1基板； 對上述半導體層進行蝕刻，形成發光元件，該發光元件包含上述第2金屬層上之底面及與上述底面對向設置之發光面； 形成覆蓋上述第3基板及上述發光元件之第1絕緣膜； 於上述第1絕緣膜上形成電路元件； 形成覆蓋上述電路元件及上述第1絕緣膜之第2絕緣膜； 去除上述第1絕緣膜之一部分及上述第2絕緣膜之一部分，使包含上述發光面之面露出；及 形成配線層，該配線層形成於上述第2絕緣膜上。
  5. 如請求項4之圖像顯示裝置之製造方法，其進而具備如下步驟，即， 於形成上述第2金屬層之前，在上述半導體層上形成具有電洞注入性之層； 上述半導體層貼合於上述第3基板時，從上述第3基板之側起依序積層第1導電型之第1半導體層、上述發光層及與上述第1導電型不同之第2導電型之第2半導體層， 上述第1導電型為p型， 上述第2導電型為n型。
  6. 如請求項4之圖像顯示裝置之製造方法，其進而具備如下步驟，即， 於形成上述發光元件之後，對上述第2金屬層進行加工，形成具有導電性及光反射性之第2部分； 上述發光元件設置於上述第2部分上， 於俯視下，上述第2部分之外周在投影上述發光元件時包含上述發光元件之外周。
  7. 如請求項6之圖像顯示裝置之製造方法，其進而具備如下步驟，即， 形成第2導通孔，該第2導通孔貫通上述第1絕緣膜及上述第2絕緣膜而設置，且將上述第2部分與上述配線層電連接。
  8. 如請求項1之圖像顯示裝置之製造方法，其中於上述第3基板貼合上述半導體層之步驟包含如下情形，即，於1個上述第3基板貼合複數個上述第2基板。
  9. 如請求項1之圖像顯示裝置之製造方法，其中上述第3基板包含透光性基板。
  10. 如請求項1之圖像顯示裝置之製造方法，其中上述第3基板進而包含設置於上述透光性基板上之具有可撓性之第4基板，且 該圖像顯示裝置之製造方法進而具備如下步驟，即，於在上述第3基板貼合上述半導體層之步驟中將上述半導體層貼合於上述第4基板之後，去除上述透光性基板。
  11. 如請求項1之圖像顯示裝置之製造方法，其進而具備如下步驟，即，於露出之上述發光面形成透光性電極。
  12. 如請求項1之圖像顯示裝置之製造方法，其中上述半導體層包含氮化鎵系化合物半導體。
  13. 如請求項1之圖像顯示裝置之製造方法，其進而具備如下步驟，即，於上述發光元件上形成波長轉換構件。
  14. 一種圖像顯示裝置，其具備： 基板，其具有第1面； 導電層，其設置於上述第1面上； 發光元件，其於上述導電層上具有底面，且包含作為與上述底面對向之面之發光面； 第1絕緣膜，其覆蓋上述發光元件之側面及上述導電層； 電路元件，其設置於上述第1絕緣膜上； 第2絕緣膜，其覆蓋上述電路元件及上述第1絕緣膜；及 配線層，其設置於上述第2絕緣膜上。
  15. 如請求項14之圖像顯示裝置，其中上述導電層包含具有導電性及光反射性之第1部分， 上述發光元件設置於上述第1部分上， 於俯視下，上述第1部分之外周在將上述發光元件投影於上述第1部分時包含上述發光元件之外周。
  16. 如請求項15之圖像顯示裝置，其中上述發光元件從上述第1部分之側往向上述發光面之側，依序積層第1導電型之第1半導體層、發光層及與上述第1導電型不同之第2導電型之第2半導體層， 上述第1導電型為p型， 上述第2導電型為n型，且 於上述第1部分與上述第1半導體層之間進而具備具有電洞注入性之層。
  17. 如請求項16之圖像顯示裝置，其進而具備導通孔，該導通孔貫通上述第1絕緣膜及上述第2絕緣膜而設置，且將上述第1部分與上述配線層之間電連接。
  18. 如請求項17之圖像顯示裝置，其中上述配線層包含連接於上述導通孔之第1配線、及連接於包含上述發光面之面之第2配線， 上述第1半導體層經由上述第1部分及上述導通孔而電連接於上述第1配線， 上述第2半導體層經由包含上述發光面之面及上述第2配線而電連接於上述電路元件。
  19. 如請求項17之圖像顯示裝置，其中上述配線層包含連接於上述導通孔之第3配線、及連接於包含上述發光面之面之第4配線， 上述第1半導體層經由上述第1部分、上述導通孔及上述第3配線而電連接於上述電路元件， 上述第2半導體層經由包含上述發光面之面而電連接於上述第4配線。
  20. 如請求項14之圖像顯示裝置，其中上述基板包含透光性基板。
  21. 如請求項14之圖像顯示裝置，其中上述基板包含具有可撓性之基板。
  22. 如請求項14之圖像顯示裝置，其進而具備設置於上述發光面上之透光性電極， 上述發光元件經由上述透光性電極而連接於上述配線層。
  23. 如請求項14之圖像顯示裝置，其中上述發光元件包含氮化鎵系化合物半導體。
  24. 如請求項14之圖像顯示裝置，其中上述電路元件包含薄膜電晶體。
  25. 如請求項14之圖像顯示裝置，其中於上述發光元件上進而具備波長轉換構件。
  26. 一種圖像顯示裝置，其具備： 基板，其具有第1面； 導電層，其設置於上述第1面上； 半導體層，其於上述導電層上具有底面，且與上述底面對向之面中包含複數個發光面； 第1絕緣膜，其覆蓋上述半導體層之側面及上述導電層； 複數個電晶體，其等設置於上述第1絕緣膜上； 第2絕緣膜，其覆蓋上述複數個電晶體及上述第1絕緣膜；及 配線層，其設置於上述第2絕緣膜上。
  27. 如請求項26之圖像顯示裝置，其中上述半導體層從上述導電層往向上述複數個發光面，依序積層第1導電型之第1半導體層、發光層及與上述第1導電型不同之第2導電型之第2半導體層， 上述第2半導體層被上述第1絕緣膜分離。
TW110122081A 2020-06-29 2021-06-17 圖像顯示裝置之製造方法及圖像顯示裝置 TW202203486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020111748 2020-06-29
JP2020-111748 2020-06-29

Publications (1)

Publication Number Publication Date
TW202203486A true TW202203486A (zh) 2022-01-16

Family

ID=79315253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122081A TW202203486A (zh) 2020-06-29 2021-06-17 圖像顯示裝置之製造方法及圖像顯示裝置

Country Status (6)

Country Link
US (1) US20230122669A1 (zh)
EP (1) EP4174964A1 (zh)
JP (1) JPWO2022004308A1 (zh)
CN (1) CN115885332A (zh)
TW (1) TW202203486A (zh)
WO (1) WO2022004308A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP2013037138A (ja) * 2011-08-05 2013-02-21 Panasonic Corp 自発光型表示装置
CN104934456B (zh) * 2014-03-20 2018-08-31 联想(北京)有限公司 发光装置
US9478583B2 (en) * 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
KR102562627B1 (ko) * 2016-03-21 2023-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
US10325894B1 (en) * 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20230122669A1 (en) 2023-04-20
JPWO2022004308A1 (zh) 2022-01-06
WO2022004308A1 (ja) 2022-01-06
EP4174964A1 (en) 2023-05-03
CN115885332A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
US20220059518A1 (en) Image display device and method for manufacturing image display device
US20230290808A1 (en) Method for manufacturing image display device and image display device
US20220149113A1 (en) Method for manufacturing image display device and image display device
US20230006001A1 (en) Method for manufacturing image display device and image display device
TW202230311A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
JP7489605B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2021095603A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2021065917A1 (ja) 画像表示装置の製造方法および画像表示装置
TW202203486A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
WO2021256190A1 (ja) 画像表示装置の製造方法および画像表示装置
JP7428919B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2022113950A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022196446A1 (ja) 画像表示装置の製造方法および画像表示装置
US20220069187A1 (en) Image display device manufacturing method and image display device
TW202224232A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TW202303544A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
CN116783641A (zh) 图像显示装置的制造方法和图像显示装置