TW202135479A - 具有抗射頻干擾機制的訊號接收裝置及方法 - Google Patents
具有抗射頻干擾機制的訊號接收裝置及方法 Download PDFInfo
- Publication number
- TW202135479A TW202135479A TW109108237A TW109108237A TW202135479A TW 202135479 A TW202135479 A TW 202135479A TW 109108237 A TW109108237 A TW 109108237A TW 109108237 A TW109108237 A TW 109108237A TW 202135479 A TW202135479 A TW 202135479A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- sub
- phase
- phase offset
- time window
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000011084 recovery Methods 0.000 claims abstract description 57
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000000605 extraction Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000000284 extract Substances 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
- H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H04B5/79—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Abstract
一種具有抗射頻干擾機制的訊號接收裝置包含類比至數位轉換電路、等化電路及時脈恢復電路。類比至數位轉換電路根據內部時脈訊號對輸入類比訊號進行轉換以產生輸入數位訊號。等化電路對輸入數位訊號等化。時脈恢復電路對等化後輸入訊號進行運算以調整內部時脈訊號之相位,以及以時間窗口為單位統計相位偏移量資訊對等化後輸入訊號進行頻率萃取。時脈恢復電路更在子時間窗口之一者的訊號干擾參數大於門檻值時,捨棄對應的相位偏移量,以產生更新後的相位偏移量資訊,並據以產生調整訊號調整內部時脈訊號的頻率。
Description
本案是關於訊號接收技術,尤其是關於一種具有抗射頻干擾機制的訊號接收裝置及方法。
在部分通訊系統中,需要透過時脈恢復的技術進行資料的接收。更詳細的說,時脈恢復技術是由訊號接收端從資料串流中萃取出訊號傳送端的頻率資訊,以根據此資訊對接收到的資料進行解碼。
訊號傳送端與訊號接收端間的傳輸通道會受到例如,但不限於溫度的影響而持續產生額外的延遲,使得時脈恢復技術需要不斷地對萃取的頻率資訊進行校正。然而,在部分使用情境中,訊號接收端會由於附近存在有可散發射頻訊號的電子裝置經過,而受到瞬時的射頻干擾。在這樣的情形下,如果沒有有效的應對機制,訊號接收端所萃取出的頻率資訊將由於射頻干擾而大幅度晃動,無法正確地對接收的訊號進行解碼。
鑑於先前技術的問題,本案之一目的在於提供一種具有抗射頻干擾機制的訊號接收裝置及方法,以改善先前技術。
本案包含一種具有抗射頻干擾(radio frequency interference, RFI)機制的訊號接收裝置,其一實施例包含類比至數位轉換電路、等化電路以及時脈恢復電路。類比至數位轉換電路配置以根據內部時脈訊號對輸入類比訊號進行類比至數位轉換,以產生輸入數位訊號。等化電路配置以對輸入數位訊號進行等化,以產生等化後輸入訊號。時脈恢復電路配置以對等化後輸入訊號進行運算以調整內部時脈訊號之相位,以及以時間窗口為單位統計相位偏移量資訊以對等化後輸入訊號進行頻率萃取,其中相位偏移量資訊包含多個相位偏移量,時間窗口包含複數個子時間窗口,相位偏移量對應子時間窗口。時脈恢復電路更配置以判斷子時間窗口之一者的訊號干擾參數,並在訊號干擾參數大於門檻值時,從相位偏移量中捨棄子時間窗口之該者內的相位偏移量,以產生更新後的相位偏移量資訊。時脈恢復電路根據更新後的相位偏移量資訊產生調整訊號,以調整內部時脈訊號的頻率。
本案另包含一種具有抗射頻干擾機制的訊號接收方法,應用於訊號接收裝置中,其一實施例包含下列步驟:使類比至數位轉換電路根據內部時脈訊號對輸入類比訊號進行類比至數位轉換,以產生輸入數位訊號;使等化電路對輸入數位訊號進行等化,以產生等化後輸入訊號;使時脈恢復電路對等化後輸入訊號進行運算以調整內部時脈訊號之相位,以及以時間窗口為單位統計相位偏移量資訊以對等化後輸入訊號進行頻率萃取,其中相位偏移量資訊包含多個相位偏移量,時間窗口包含複數個子時間窗口,相位偏移量對應子時間窗口;使時脈恢復電路判斷子時間窗口之一者的訊號干擾參數,並在訊號干擾參數大於門檻值時,從相位偏移量中捨棄子時間窗口之該者內的相位偏移量,以產生更新後的相位偏移量資訊;以及使時脈恢復電路根據更新後的相位偏移量資訊產生調整訊號,以調整內部時脈訊號的頻率。
有關本案的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
本案之一目的在於提供一種具有抗射頻干擾機制的訊號接收裝置及方法,避免射頻干擾帶來的誤判造成大幅度的頻率偏移。
參照圖1。圖1為本案之一實施例中,一種具有抗射頻干擾(radio frequency interference, RFI)機制的訊號接收裝置100的方塊圖。訊號接收裝置100配置以經由傳輸通道與一個訊號傳送端(未繪示)進行通訊。更詳細地說,訊號傳送端可根據其內部的時脈訊號產生訊號,經由傳輸通道傳送後,由訊號接收裝置100以輸入類比訊號IAS的形式接收。
訊號接收裝置100包含:類比至數位轉換電路110、等化電路120以及時脈恢復電路130。
類比至數位轉換電路110配置以根據內部時脈訊號CLK對輸入類比訊號IAS取樣,以進行類比至數位轉換,並產生輸入數位訊號IDS。於一實施例中,內部時脈訊號CLK可由訊號接收裝置100中更包含的時脈產生電路140所產生。
等化電路120配置以對輸入數位訊號IDS進行等化,並產生等化後輸入訊號EIS。於一實施例中,等化電路120所進行的等化程序,是配置以消除傳輸通道造成的符碼間干擾(inter-symbol interference, ISI)。
於一實施例中,等化電路120更將等化後輸入訊號EIS傳送至訊號接收裝置100更包含的資料處理電路150進行處理。於一實施例中,前述的訊號傳送端對於欲進行傳送的訊號,是藉由脈波振幅調變(pulse-amplitude modulation, PAM)的技術進行編碼。因此,資料處理電路150可包含例如,但不限於資料切割器(data slicer)、資料決定(data decision)電路等模組(未繪示),以判斷等化後輸入訊號EIS的振幅大小來決定資料的內容。
時脈恢復電路130配置以根據等化後輸入訊號EIS進行時脈恢復,藉以重建訊號傳送端用來傳送訊號的時脈訊號。於一實施例中,時脈恢復電路130是根基於Mueller-Müller時脈恢復技術,以時間窗口為單位對等化後輸入訊號EIS進行頻率萃取(frequency extraction)並判斷等化後輸入訊號EIS與傳送端的時脈訊號間的相位差,來產生調整訊號CON至時脈產生電路140以對內部時脈訊號CLK進行調整,進而使內部時脈訊號CLK的頻率趨近訊號傳送端的時脈訊號的頻率。
此外,在一些實施例中,時脈恢復電路130會累積至少一個相位偵測單位時間內的相位偏移量,當累積的相位偏移量的絕對值大於一預設值時,時脈恢復電路130會發送調整訊號CON至時脈產生電路140,以調整內部時脈訊號CLK的相位。
參照圖2。圖2為本案一實施例中,一個時間窗口TW的示意圖。
如圖2所示,時間窗口TW包含複數子時間窗口SW1
~SWn
。於一實施例中,子時間窗口SW1
~SWn
分別具有的時間長度,為Mueller-Müller時脈恢復技術的相位偵測單位時間的至少一百倍。在一數值範例中,Mueller-Müller時脈恢復技術的相位偵測單位時間為例如,但不限於5奈秒(nanosecond)的長度,以在每個相位偵測單位時間中進行相位偵測並據以調整相位。
需注意的是,上述的數值僅為一範例。於其他實施例中,子時間窗口SW1
~SWn
可為相位偵測單位時間的一百倍以上的任何數值。因此,於一實施例中,子時間窗口SW1
~SWn
分別具有例如,但不限於5微秒(microsecond)的長度,為Mueller-Müller時脈恢復技術的相位偵測單位時間的一千倍。
於一實施例中,時間窗口TW包含例如,但不限於8個子時間窗口SW1
~SWn
(亦即n為8),因此時間窗口TW為例如,但不限於40微秒的長度。
於一實施例中,時脈恢復電路130對等化後輸入訊號EIS進行運算以調整內部時脈訊號CLK之相位,並可以從等化後輸入訊號EIS隨時間的相位變化觀測到零次項以及一次項的相位差。其中,零次項為相位項,例如,但不限於傳輸通道受到溫度影響產生的相位差。而一次項為頻率項,例如,但不限於訊號接收裝置100與對應的訊號傳送端分別據以運作的時脈訊號之間的頻率差。
於一實施例中,頻率項(一次項)所造成的頻率偏移需要較長的時間統計來將真正屬於訊號接收裝置100與對應的訊號傳送端間的頻率項萃取出來。因此,時脈恢復電路130配置以較長的時間窗口TW為單位,對等化後輸入訊號EIS統計所有子時間窗口SW1
~SWn
中分別的相位偏移量(視為相位偏移量資訊)以進行頻率萃取,並據以產生調整訊號CON至時脈產生電路140,進而調整內部時脈訊號CLK的頻率,以消除一次項的差異。
另一方面,相位項(零次項)所造成的相位偏移則需要在較短的時間內統計以即時的調整,舉例來說,時脈恢復電路130會累積至少一個相位偵測單位時間內的相位偏移量,當累積的相位偏移量的絕對值大於一預設值時,時脈恢復電路130會發送調整訊號CON至時脈產生電路140,以調整內部時脈訊號CLK的相位。
因此,時脈恢復電路130配置以在子時間窗口SW1
~SWn
中判斷任一子時間窗口的訊號干擾參數。其中,在一些實施例中,為達到抗射頻干擾的目的,相位計算電路135A僅在訊號干擾參數小於門檻值時,根據子時間窗口內的相位偏移量產生調整訊號CON來調整內部時脈訊號CLK的相位,以消除零次項的差異。而相位偏移量也會供頻率萃取電路135B統計,時脈恢復電路130進而產生調整訊號CON,藉以調整內部時脈訊號CLK的頻率。在一些實施例中,相位是根據瞬時改變然後造成才納入統計,因此,實作上,時脈恢復電路130可選擇性地將已進行調整的相位回復至上一個時間點。
實作上,於一實施例中,時脈恢復電路130可包含不同的電路區塊來實現上述的相位計算電路135A和頻率萃取電路135B。相位計算電路135A配置以對等化後輸入訊號EIS進行計算以擷取相位IP,頻率萃取電路135B則根據相位IP,以時間窗口為單位統計相位偏移量資訊,並對等化後輸入訊號EIS進行頻率萃取,其中相位偏移量資訊包含多個相位偏移量,多個相位偏移量分別對應至多個子時間窗口。
進一步地,頻率萃取電路135B判斷每一子時間窗口的訊號干擾參數,並產生調整訊號CON調整內部時脈訊號CLK的頻率。於一實施例中,相位偏移量具有方向性,並可由正值或負值表示,其中一者表示相位超前以及使另一者表示相位落後。
於一實施例中,一子時間窗口的訊號干擾參數可為所述子時間窗口之相位偏移量與前一子時間窗口或後一子時間窗口之相位偏移量的差值。於一實施例中,一子時間窗口的訊號干擾參數可為所述子時間窗口之訊噪比與預設訊噪比的差值,其中,預設訊躁比可為前一子時間窗口的訊躁比、後一子時間窗口的訊躁比或該時間窗口的平均訊躁比。
在一使用情境中,於訊號接收裝置100運作時,有對講機或其他裝置經過而散發射頻干擾,造成等化後輸入訊號EIS的瞬時巨幅振盪,進而使時脈恢復電路130在對應的子時間窗口中偵測到大幅度的相位偏移量。若無有效的應對機制,時脈恢復電路130將無法得到訊號接收裝置100與對應的訊號傳送端間真正的頻偏,並可能造成系統的崩潰。
因此,時脈恢復電路130在訊號干擾參數大於門檻值時,將判斷此時的子時間窗口偵測到射頻干擾現象發生。時脈恢復電路130進一步捨棄射頻干擾現象發生的子時間窗口內的相位偏移量,而不據以調整內部時脈訊號CLK的頻率,進而排除射頻干擾造成的誤判現象。
在一些實施例中,相位是改變後才納入統計,因此,實作上,於一子時間窗口中發生射頻干擾現象時,時脈恢復電路130可選擇性地將已調整後的相位回復至上一個時間點,例如時脈恢復電路130可在下一個子時間窗口中,根據該子時間窗口的相位調整量將相位調整回來。
另一方面,在並未偵測到射頻干擾現象發生時,時脈恢復電路130則可依相位偏移量的大小與方向性產生調整訊號CON,以調整內部時脈訊號CLK的相位,達到時脈恢復的功效。
在部分技術中,由於訊號接收裝置所採用的時脈恢復技術根據每個微小的相位偵測單位時間判斷相位偏移的資訊並隨時進行調整,在射頻干擾現象發生時容易誤判而偏離訊號傳送端實際的時脈頻率,甚至因連鎖反應造成系統崩潰。
相對地,本案的訊號接收裝置可以較長的時間窗口來進行相位偏移資訊的擷取,減少頻繁且容易受影響的相位偵測,並藉由訊號干擾參數的判斷,在射頻干擾現象發生時捨棄對應的相位偏移量且不據以調整時脈訊號的相位。不僅因為僅捨棄較長的時間窗口內的部分子時間窗口的相位偏移量而不對頻率萃取造成影響,且可避免射頻干擾帶來的誤判。
參照圖3。圖3為本案一實施例中,一種訊號接收方法300的流程圖。
除前述裝置外,本案另揭露一種訊號接收方法300,應用於例如,但不限於圖1的訊號接收裝置100中。訊號接收方法300之一實施例如圖3所示,包含下列步驟:
步驟S310:使類比至數位轉換電路110根據內部時脈訊號CLK對來自傳輸通道的輸入類比訊號IAS進行類比至數位轉換,以產生輸入數位訊號IDS。
步驟S320:使等化電路120對輸入數位訊號IDS進行等化,以產生等化後輸入訊號EIS。
步驟S330:使時脈恢復電路130對等化後輸入訊號EIS進行運算以調整內部時脈訊號CLK之相位。
步驟S340:使時脈恢復電路130以時間窗口(例如圖2所示的時間窗口TW)為單位統計相位偏移量資訊以對等化後輸入訊號EIS進行頻率萃取。其中,相位偏移量資訊包含多個相位偏移量,時間窗口包含多個子時間窗口,所述相位偏移量分別對應於所述子時間窗口。
步驟S350:使時脈恢復電路130判斷所述子時間窗口(例如圖2所示的子時間窗口SW1
~SWn
)之一者的的訊號干擾參數。
步驟S360:使時脈恢復電路130判斷訊號干擾參數是否大於門檻值。若是,進入步驟S370。若否,進入步驟S380。
步驟S370:當訊號干擾參數大於門檻值時,使時脈恢復電路從所述多個相位偏移量中捨棄相應的相位偏移量,以產生更新後的相位偏移量資訊。
步驟S380:在訊號干擾參數小於門檻值時,使時脈恢復電路130根據相位偏移量資訊或更新後的相位偏移量資訊產生調整訊號CON,以調整內部時脈訊號CLK的頻率。
上述接收方法300的多個步驟僅為示例,並非限定需依照此示例中的順序執行。在不違背本揭示的各實施例的操作方式與範圍下,接收方法300的各種操作當可適當地增加、替換、省略或以不同順序執行。需注意的是,上述的實施方式僅為一範例。於其他實施例中,本領域的通常知識者當可在不違背本案的精神下進行更動。
綜合上述,本案的具有抗射頻干擾機制的訊號接收裝置及方法可以較長的時間窗口進行相位偏移資訊的擷取,減少頻繁且容易受影響的相位偵測,並藉由訊號干擾參數的判斷在射頻干擾現象發生時捨棄對應的相位偏移資訊,避免射頻干擾帶來的誤判。
雖然本案之實施例如上所述,然而該些實施例並非用來限定本案,本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化,凡此種種變化均可能屬於本案所尋求之專利保護範疇,換言之,本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:訊號接收裝置
110:類比至數位轉換電路
120:等化電路
130:時脈恢復電路
135A:相位計算電路
135B:頻率萃取電路
140:時脈產生電路
150:資料訊號處理電路
300:訊號接收方法
S310~S380:步驟
CLK:內部時脈訊號
CON:調整訊號
EIS:等化後輸入訊號
IAS:輸入類比訊號
IDS:輸入數位訊號
SW1~SWn:子時間窗口
TW:時間窗口
[圖1]顯示本案之一實施例中,一種具有抗射頻干擾機制的訊號接收裝置的方塊圖;
[圖2]顯示本案之一實施例中,一個時間窗口的示意圖;以及
[圖3]顯示本案之一實施例中,一種訊號接收方法的流程圖。
100:訊號接收裝置
110:類比至數位轉換電路
120:等化電路
130:時脈恢復電路
135A:相位計算電路
135B:頻率萃取電路
140:時脈產生電路
150:資料訊號處理電路
CLK:內部時脈訊號
CON:調整訊號
EIS:等化後輸入訊號
IAS:輸入類比訊號
IDS:輸入數位訊號
Claims (10)
- 一種具有抗射頻干擾(radio frequency interference, RFI)機制的訊號接收裝置,包含: 一類比至數位轉換電路,配置以根據一內部時脈訊號對一輸入類比訊號進行類比至數位轉換,以產生一輸入數位訊號; 一等化電路,配置以對該輸入數位訊號進行等化,以產生一等化後輸入訊號;以及 一時脈恢復電路,配置以對該等化後輸入訊號進行運算以調整該內部時脈訊號之一相位,以及以一時間窗口為單位統計一相位偏移量資訊以對該等化後輸入訊號進行頻率萃取,其中該相位偏移量資訊包含多個相位偏移量,該時間窗口包含複數個子時間窗口,該些相位偏移量對應該些子時間窗口; 其中,該時脈恢復電路更配置以判斷該等子時間窗口之一者的一訊號干擾參數,並在該訊號干擾參數大於一門檻值時,從該些相位偏移量中捨棄該些子時間窗口之該者內的相位偏移量,以產生更新後的相位偏移量資訊; 其中,該時脈恢復電路根據更新後的該相位偏移量資訊產生一調整訊號,以調整該內部時脈訊號的頻率。
- 如申請專利範圍第1項所述之訊號接收裝置,其中,該訊號干擾參數為該些子時間窗口之該者的相位偏移量與前一子時間窗口或後一子時間窗口之相位偏移量的一差值。
- 如申請專利範圍第1項所述之訊號接收裝置,其中該訊號干擾參數為該些子時間窗口之該者的訊噪比(signal-to-noise ratio, SNR)與一預設訊噪比的一差值。
- 如申請專利範圍第3項所述之訊號接收裝置,其中該預設訊躁比為前一子時間窗口的訊躁比、後一子時間窗口的訊躁比或該時間窗口的平均訊躁比。
- 如申請專利範圍第1項所述之訊號接收裝置,其中該些子時間窗口分別具有的一時間長度為一Mueller-Müller時脈恢復技術的一相位偵測單位時間的至少一百倍。
- 如申請專利範圍第1項所述之訊號接收裝置,其中,該時脈恢復電路在該些子時間窗口每一者的該訊號干擾參數小於該門檻值時,根據該相位偏移量資訊產生該調整訊號,以調整該內部時脈訊號的頻率。
- 一種具有抗射頻干擾機制的訊號接收方法,應用於一訊號接收裝置中,包含: 使一類比至數位轉換電路根據一內部時脈訊號對一輸入類比訊號進行類比至數位轉換,以產生一輸入數位訊號; 使一等化電路對該輸入數位訊號進行等化,以產生一等化後輸入訊號; 使一時脈恢復電路對該等化後輸入訊號進行運算以調整該內部時脈訊號之一相位,以及以一時間窗口為單位統計一相位偏移量資訊以對該等化後輸入訊號進行頻率萃取,其中該相位偏移量資訊包含多個相位偏移量,該時間窗口包含複數個子時間窗口,該些相位偏移量對應該些子時間窗口; 使該時脈恢復電路判斷該些子時間窗口之一者的一訊號干擾參數,並在該訊號干擾參數大於一門檻值時,從該些相位偏移量中捨棄該些子時間窗口之該者內的相位偏移量,以產生更新後的相位偏移量資訊;以及 使該時脈恢復電路根據更新後的該相位偏移量資訊產生一調整訊號,以調整該內部時脈訊號的頻率。
- 如申請專利範圍第7項所述之訊號接收方法,其中,該訊號干擾參數為該些子時間窗口之該者的相位偏移量與前一子時間窗口或後一子時間窗口之相位偏移量的一差值。
- 如申請專利範圍第7項所述之訊號接收方法,其中該訊號干擾參數為該些子時間窗口之該者的訊噪比與一預設訊噪比的一差值。
- 如申請專利範圍第7項所述之訊號接收方法,更包含: 使該時脈恢復電路在該些子時間窗口每一者的該訊號干擾參數小於該門檻值時,根據該相位偏移量資訊產生該調整訊號,以調整該內部時脈訊號的頻率。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109108237A TWI730667B (zh) | 2020-03-12 | 2020-03-12 | 具有抗射頻干擾機制的訊號接收裝置及方法 |
US16/914,531 US10917130B1 (en) | 2020-03-12 | 2020-06-29 | Signal receiving apparatus and method having anti-RFI mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109108237A TWI730667B (zh) | 2020-03-12 | 2020-03-12 | 具有抗射頻干擾機制的訊號接收裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI730667B TWI730667B (zh) | 2021-06-11 |
TW202135479A true TW202135479A (zh) | 2021-09-16 |
Family
ID=74537370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109108237A TWI730667B (zh) | 2020-03-12 | 2020-03-12 | 具有抗射頻干擾機制的訊號接收裝置及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10917130B1 (zh) |
TW (1) | TWI730667B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3412448B2 (ja) * | 1997-05-02 | 2003-06-03 | Kddi株式会社 | データ信号受信同期追従方法及び装置 |
US8098972B2 (en) * | 2007-04-05 | 2012-01-17 | Panasonic Corporation | Reproduced signal processor and video display |
TWI373948B (en) * | 2009-05-13 | 2012-10-01 | Univ Nat Taiwan | Data and clock recovery circuit and receiver |
DE112009005070B4 (de) * | 2009-07-15 | 2014-05-28 | Mitsubishi Electric Corporation | Mobil -Empfänger-Gerät |
US8107008B2 (en) * | 2009-07-27 | 2012-01-31 | Himax Media Solutions, Inc. | Method and system of automatically correcting a sampling clock in a digital video system |
EP2839582A4 (en) * | 2012-04-19 | 2015-12-16 | Intel Corp | RECOVERING UNAUTHORIZED CLOCK DATA FOR SERIAL I / O RECEIVER |
US8761702B2 (en) * | 2012-07-02 | 2014-06-24 | Spreadtrum Communications Usa Inc. | Detection and mitigation of interference based on interference location |
JP6536347B2 (ja) * | 2015-10-20 | 2019-07-03 | 富士通株式会社 | 周波数検出方法 |
-
2020
- 2020-03-12 TW TW109108237A patent/TWI730667B/zh active
- 2020-06-29 US US16/914,531 patent/US10917130B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10917130B1 (en) | 2021-02-09 |
TWI730667B (zh) | 2021-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3308466B1 (en) | Calibration and tracking of receiver | |
US20080037693A1 (en) | Vehicular communications system having improved serial communication | |
US20140177699A1 (en) | Equalizer and semiconductor device | |
US8953665B2 (en) | Pattern-based loss of signal detector | |
JP2021506167A5 (zh) | ||
US10574353B2 (en) | Signal processing apparatus, optical line terminal, and communications system | |
US11265190B2 (en) | Variable gain amplifier and sampler offset calibration without clock recovery | |
US10721106B1 (en) | Adaptive continuous time linear equalization and channel bandwidth control | |
US20050135465A1 (en) | Device with improved serial communication | |
US11139949B2 (en) | Equalizer adaptation based on eye monitor measurements | |
US9716603B2 (en) | Framing scheme for continuous optical transmission systems | |
TWI730667B (zh) | 具有抗射頻干擾機制的訊號接收裝置及方法 | |
US8432960B2 (en) | Digital adaptive channel equalizer | |
CN113411093B (zh) | 具有抗射频干扰机制的信号接收装置及方法 | |
JP2012217081A (ja) | 適応型受信システム、適応型送受信システム及び複数チャネル送受信システム | |
JP6447142B2 (ja) | 受信回路、受信装置および受信方法 | |
WO2019129760A9 (en) | Adaptive synchronizer for a demodulation chain | |
EP3327996A1 (en) | Method and circuit for congestion detection | |
JP6327037B2 (ja) | 可変利得増幅器の制御方法および制御プログラム | |
TWI773282B (zh) | 資料發送與接收系統 | |
US10581646B1 (en) | Asynchronous data correction filter | |
JPH03278724A (ja) | データ受信装置 |