TW202133564A - 速率7/8 的低密度同位檢查(ldpc)碼 - Google Patents
速率7/8 的低密度同位檢查(ldpc)碼 Download PDFInfo
- Publication number
- TW202133564A TW202133564A TW109145689A TW109145689A TW202133564A TW 202133564 A TW202133564 A TW 202133564A TW 109145689 A TW109145689 A TW 109145689A TW 109145689 A TW109145689 A TW 109145689A TW 202133564 A TW202133564 A TW 202133564A
- Authority
- TW
- Taiwan
- Prior art keywords
- matrix
- bits
- row
- intersection
- code
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
Abstract
本案內容提供了用於對用於無線傳輸的資料進行編碼的系統、方法和裝置,包括被編碼在電腦儲存媒體上的電腦程式。在一個態樣中,無線設備可以對一數量(M)個系統位元進行編碼以用於發送給接收設備。可以使用低密度同位檢查(LDPC)碼來對系統位元進行編碼以產生LDPC編碼字元。LDPC編碼字元可以包括一數量(N)個編碼字元位元,其包括M個系統位元和一或多個同位位元。無線設備可以進一步對一數量(K)個編碼字元位元刪餘,以產生具有碼率M/(N-K) > 5/6的被刪餘的編碼字元。無線設備可以在無線通道上向接收設備發送N-K個剩餘編碼字元位元。
Description
本專利申請案主張於2020年1月3日提出申請的並且標題為「RATE 7/8 LOW-DENSITY PARITY-CHECK (LDPC) CODE」的美國臨時專利申請案第62/956,917號的優先權,該申請案被轉讓給本案的受讓人。所有在先申請的揭示內容被視為本專利申請的一部分並且經由引用的方式併入本專利申請中。
大體而言,本案內容涉及無線通訊,並且更特定言之,本案內容涉及用於無線通訊的低密度同位檢查(LDPC)碼。
無線區域網路(WLAN)可以由一或多個存取點(APs)形成,該一或多個AP提供共享的無線媒體以供數個客戶端設備或站(STAs)使用。可以對應於基本服務集(BSS)的每個AP可以週期性地廣播信標訊框,以使得在該AP的無線範圍內的任何STA能夠建立或維持與WLAN的通訊鏈路。根據IEEE 802.11標準族進行操作的WLAN通常被稱為Wi-Fi網路。在從發送設備到接收設備的無線資料傳輸期間,無線通訊媒體上的不完美通道狀況可能導致資料丟失。一些無線通訊系統使用糾錯碼來補償不完美的通道狀況。糾錯碼藉由在資料串流中引入冗餘來補償在無線通訊系統中的資訊傳輸的固有的不可靠性。
低密度同位檢查(LDPC)碼是一種使用反覆運算編碼系統的糾錯碼。LDPC碼是具有稀疏同位檢查矩陣的線性碼。同位檢查矩陣的稀疏性允許相對快速的解碼和在計算上廉價的糾錯。一些LDPC碼設計使用准循環(QC)LDPC碼來產生更高效的硬體並行化。例如,LDPC解碼器能夠在單個循環中處理QC LDPC同位檢查矩陣的多行。根據IEEE 802.11標準的現有版本進行操作的無線通訊設備可以產生具有5/6碼率的、在長度上為1944個位元的LDPC編碼字元。換句話說,LDPC編碼程序為每1620個位元的有用資訊(亦被稱為「系統位元」)產生324個同位位元。在IEEE 802.11標準的現有版本下,較小的編碼字元長度(小於1944個位元)亦是可用的,然而,編碼增益通常隨著較長的編碼字元長度而變高。隨著無線訊號傳遞能力持續進化,可能期望增加LDPC編碼字元的碼率或編碼字元長度以便以高得多的傳輸量來支援無線通訊。
本案內容的系統、方法和設備均具有若干創新態樣,其中沒有單一態樣獨自負責本文揭示的期望屬性。
在本案內容中描述的標的的一個創新態樣可以被實現為一種無線通訊的方法。方法可以由無線通訊設備執行,以對用於在無線通道上傳輸的資料進行編碼。在一些實現方式中,方法可以包括:獲得一數量(M)個系統位元;基於低密度同位檢查(LDPC)碼來將M個系統位元編碼為編碼字元,其中編碼字元包括一數量(N)個編碼字元位元;對編碼字元位元中的一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6;及在無線通道上向接收設備發送N-K個剩餘編碼字元位元。在一些實現方式中,M/(N-K) = 7/8。在一些實現方式中,方法進一步可以包括:根據調制方案來對N-K個剩餘編碼字元位元進行調制,其中被刪餘的編碼字元位元的數量K是基於與調制方案相關聯的調制階數的。在一些實現方式中,K個被刪餘的編碼字元位元可以包括一或多個系統位元、一或多個同位位元或其組合。
在一些實現方式中,M/N = 5/6。在一些態樣中,M=1620,N=1944,並且K ≧ 90。在一些其他實現方式中,M可以是1701的倍數,N可以是2106的倍數,並且K可以是162的倍數。在一些態樣中,LDPC碼可以是與包括5行和26列的基矩陣相關聯的,其中基矩陣的每一行與每一列的交叉點表示維數ZxZ的相應子矩陣。在一些實現方式中,基矩陣可以包括在以下各處的全零子矩陣:在第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點處、在第2行與第8、12、14、18、20、24、25和26列中的每一列的交叉點處、在第3行與第3、6、13、17、19、22和26列中的每一列的交叉點處、在第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點處以及在第5行與第1-20列和第22-24列中的每一列的交叉點處。在一些實現方式中,基矩陣的剩餘子矩陣中的每一者可以包括循環置換矩陣。
在本案內容中描述的標的的另一創新態樣可以在無線通訊設備中實現。無線通訊設備可以包括一或多個處理器和記憶體。記憶體儲存指令,該等指令在由一或多個處理器執行時可以使得無線通訊設備進行以下操作:獲得一數量(M)個系統位元;基於LDPC碼來將M個系統位元編碼為編碼字元,其中編碼字元包括一數量(N)個編碼字元位元;對編碼字元位元中的一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6;及在無線通道上向接收設備發送N-K個剩餘編碼字元位元。
在本案內容中描述的標的的另一創新態樣可以被實現為一種無線通訊的方法。方法可以由無線通訊設備執行以對在無線通道上接收的資料進行解碼。在一些實現方式中,方法可以包括:在無線通道上從發送設備接收一數量(L)個編碼字元位元;基於L個接收的編碼字元位元和LDPC碼來重構編碼字元,其中編碼字元包括L個接收的編碼字元位元和一或多個額外編碼字元位元;及基於編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6。在一些實現方式中,M/L = 7/8。在一些實現方式中,一或多個額外編碼字元位元可以包括一或多個系統位元、一或多個同位位元或其組合。
在一些實現方式中,LDPC碼可以是與等於5/6的碼率相關聯的。在一些其他實現方式中,LDPC碼可以是與具有5行和24列的基矩陣相關聯的,其中基矩陣的每一行與每一列的交叉點表示維數ZxZ的相應子矩陣。在一些實現方式中,Z可以是81的倍數。在一些實現方式中,基矩陣可以包括在以下各處的全零子矩陣:第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點處、在第2行與第8、12、14、18、20、24、25和26列中的每一列的交叉點處、在第3行與第3、6、13、17、19、22和26列中的每一列的交叉點處、在第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點處、以及在第5行與第1-20列和第22-24列中的每一列的交叉點處。在一些實現方式中,基矩陣的剩餘子矩陣中的每一者可以包括循環置換矩陣。
在本案內容中描述的標的的另一創新態樣可以在無線通訊設備中實現。無線通訊設備可以包括:一或多個處理器和記憶體。記憶體儲存指令,該等指令在由一或多個處理器執行時可以使得無線通訊設備進行以下操作:在無線通道上從發送設備接收一數量(L)個編碼字元位元;基於L個接收的編碼字元位元和LDPC碼來重構編碼字元,其中編碼字元包括L個接收的編碼字元位元和一或多個額外編碼字元位元;及基於編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6。
在附圖和下文的描述中闡述了在本案內容中描述的標的的一或多個實現方式的細節。根據描述、附圖和請求項,其他特徵、態樣和優點將變得顯而易見。注意的是,以下附圖的相對尺寸可能不是按比例繪製的。
出於描述本案內容的創新態樣的目的,以下描述涉及某些實現方式。然而,本領域技藝人士將易於認識到的是,本文教示可以用多種不同的方式來應用。所描述的實現方式可以在能夠根據任何IEEE 16.11標準或以下各項中的任何項來發送和接收RF信號的任何設備、系統或網路中實現:IEEE 802.11標準、藍牙®
標準、分碼多工存取(CDMA)、分頻多工存取(FDMA)、分時多工存取(TDMA)、行動通訊全球系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、陸地集群無線電(TETRA)、寬頻-CDMA(W-CDMA)、進化資料最佳化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、進化型高速封包存取(HSPA+)、長期進化(LTE)、AMPS,或者用於在無線、蜂巢或物聯網路(IOT)網路(例如,利用3G、4G或5G,或其另外的實現方式、技術的系統)內進行通訊的其他已知信號。
在本案內容中描述的標的的實現方式可以用於增加低密度同位檢查(LDPC)編碼字元的碼率。在一些實現方式中,可以藉由對使用(例如,由現有IEEE 802.11標準定義的)傳統LDPC碼而產生的LDPC編碼字元的一或多個位元刪餘,從而實現較高的碼率。例如,速率7/8的編碼字元可以是藉由對具有長度1944的速率5/6的編碼字元的93個位元刪餘而推導出的。另一實例是對具有長度1944的速率5/6的編碼字元的96個位元刪餘,以產生具有速率接近7/8的新碼。在被刪餘的位元的數量必須是調制符號中的位元的倍數的情況下(假設4096-QAM,其中每個QAM符號攜帶12個位元),對96個位元刪餘可以更加方便地實現。對於4096-QAM,對90個位元刪餘亦是可能的,例如產生7.5 QAM被刪餘的符號。實際上,針對每兩個編碼字元來對15個4096-QAM符號刪餘。被刪餘的位元可以包括系統位元、同位位元或其任何組合。在一些其他實現方式中,可以使用針對較高碼率(例如,速率7/8)而最佳化的新LDPC碼來對系統位元進行編碼。例如,新LDPC碼可以被最佳化用於針對給定編碼字元長度來編碼更多數量的同位位元(與傳統LDPC碼相比)。在一些態樣中,使用新LDPC碼產生的同位位元的數量可能導致所得到的編碼字元超過期望的編碼字元長度。因此,可以對所得到的編碼字元的一或多個位元(包括系統位元、同位位元,或其組合)刪餘以實現期望的碼率。
可以實現在本案內容中描述的標的的特定實現方式,以實現以下潛在優點中的一或多個優點。隨著無線通訊的傳輸量持續增大,可能需要較高碼率(≧7/8)來支援較高傳輸量的通訊。藉由對使用傳統LDPC碼而產生的LDPC編碼字元的一或多個位元刪餘,本案內容的各態樣可以增加LDPC編碼字元的碼率(例如,從5/6到7/8),而對現有編碼或解碼硬體很少修改或沒有修改。另一方面,藉由實現針對較高碼率而最佳化的新LDPC碼,本案內容的各態樣可以產生以較高碼率來提供更加穩健的通訊的LDPC編碼字元。與被刪餘的傳統LDPC碼(例如,藉由對速率5/6的碼刪餘以獲得速率7/8的碼)相比,新的高速率LDPC碼可以造成改善的編碼增益。在一些態樣中,新的高速率LDPC碼可以在不損害編碼增益的情況下提供對同位位元,或系統位元,或同位位元和資訊位元兩者刪餘的靈活性,以適應某些應用。在一些其他態樣中,新的高速率LDPC碼可以在編碼增益沒有實質性損失的情況下,藉由進一步刪餘(同位位元、系統位元或其組合)來實現更高速率的碼。因此,可以從單個高速率LDPC碼推導出多個高速率LDPC碼,從而簡化硬體或軟體實現。進一步地,在一些態樣中,新的高速率LDPC碼可以支援較大的編碼字元長度(>1944個位元每編碼字元),從而導致甚至更大的編碼增益。由於可以基於模運算來從較大長度的碼推導出較短長度的碼,因此可以實現較大的LDPC碼而不顯著增加貯存或儲存要求。
圖1圖示示例性無線系統100的方塊圖。無線系統100被示為包括無線存取點(AP)110和數個無線站(STAs)120a-120i。為了簡單起見,在圖1中圖示一個AP 110。AP 110可以形成無線區域網路(WLAN),該WLAN允許AP 110、STA 120a-120i和其他無線設備(為了簡單起見未圖示)在無線媒體上彼此進行通訊。可以被劃分為數個通道或數個資源元素(RUs)的無線媒體可以促進在AP 110、STA 120a-120i和連接到WLAN的其他無線設備之間的無線通訊。在一些實現方式中,STA 120a-120i可以使用同級間通訊(例如,在沒有AP 110的存在或參與的情況下)彼此通訊。可以為AP 110指派由例如存取點的製造商程式設計在其中的唯一的MAC位址。類似地,亦可以為STA 120a-120i中的每一者指派唯一的MAC位址。
在一些實現方式中,無線系統100可以對應於多輸入多輸出(MIMO)無線網路,並且可以支援單使用者MIMO(SU-MIMO)和多使用者(MU-MIMO)通訊。在一些實現方式中,無線系統100可以支援正交分頻多工存取(OFDMA)通訊。此外,儘管WLAN在圖1中被圖示為基礎設施基本服務集(BSS),但是在一些其他實現方式中,WLAN可以是獨立基本服務集(IBSS)、擴展服務集(ESS)、特定網路或同級間(P2P)網路(例如,根據一或多個Wi-Fi直連協定進行操作)。
STA 120a-120i可以是任何適當的賦能Wi-Fi的無線設備,包括例如蜂巢式電話、個人數位助理(PDA)、平板設備、膝上型電腦等。STA 120a-120i亦可以被稱為使用者裝備(UE)、用戶站、行動單元、用戶單元、無線單元、遠端單元、行動設備、無線設備、無線通訊設備、遠端設備、行動用戶站、存取終端、行動終端、無線終端、遠端終端機、手機、使用者代理、行動服務客戶端、客戶端或某個其他適當的術語。
AP 110可以是允許一或多個無線設備(諸如STA 120a-120i)連接到另一網路(例如,區域網路(LAN)、廣域網路(WAN)、都會區網路(MAN)或網際網路)的任何適當的設備。在一些實現方式中,系統控制器130可以促進在AP 110與其他網路或系統之間的通訊。在一些實現方式中,系統控制器130可以促進在AP 110與可以與其他無線網路相關聯的一或多個其他AP(為了簡單起見未圖示)之間的通訊。另外或者在替代方式中,AP 110可以使用無線通訊來與一或多個其他AP交換信號和資訊。
AP 110可以週期性地廣播信標訊框,以使得STA 120a-120i和在AP 110的無線範圍內的其他無線設備能夠建立和維持與AP 110的通訊鏈路。信標訊框通常根據目標信標傳輸時間(TBTT)排程來廣播,該信標訊框可以指示到STA 120a-120i的下行鏈路(DL)資料傳輸以及請求或排程來自STA 120a-120i的上行鏈路(UL)資料傳輸。所廣播的信標訊框可以包括AP 110的時序同步功能(TSF)值。STA 120a-120i可以將其自己的本端TSF值與所廣播的TSF值同步,例如,使得所有STA 120a-120i彼此同步並且與AP 110同步。
在一些實現方式中,STA 120a-120i和AP 110中的每一者可以包括一或多個收發機、一或多個處理資源(例如,處理器或特殊應用積體電路(ASIC))、一或多個記憶體資源以及電源(例如,電池)。一或多個收發機可以包括用於發送和接收無線通訊信號的Wi-Fi收發機、藍牙收發機、蜂巢收發機或其他適當的射頻(RF)收發機(為了簡單起見未圖示)。在一些實現方式中,每個收發機可以在不同的頻帶或使用不同的通訊協定來與其他無線設備進行通訊。記憶體資源可以包括儲存用於執行關於圖5-11描述的一或多個操作的指令的非暫態電腦可讀取媒體(例如,諸如EPROM、EEPROM、快閃記憶體、硬碟等的一或多個非揮發性記憶體元件)。
圖2圖示示例性無線站(STA)200。STA 200可以是圖1中的STA 120a-120i中的至少一者的一種實現方式。STA 200可以包括一或多個收發機210、處理器220、使用者介面230、記憶體240和數個天線ANT1-ANTn。收發機210可以直接地或經由天線選擇電路(為了簡單起見未圖示)耦合到天線ANT1-ANTn。收發機210可以用於向包括例如數個AP和數個其他STA的其他無線設備發送信號以及從其接收信號。儘管為了簡單起見未在圖2中示出,但是收發機210可以包括任何數量的發送鏈,以用於處理信號以及經由天線ANT1-ANTn向其他無線設備發送信號,並且可以包括任何數量的接收鏈,以用於處理從天線ANT1-ANTn接收的信號。因此,STA 200可以被配置用於MIMO通訊和OFDMA通訊。MIMO通訊可以包括SU-MIMO通訊和MU-MIMO通訊。在一些實現方式中,STA 200可以使用多個天線ANT1-ANTn來提供天線分集。天線分集可以包括極化分集、模式分集和空間分集。
處理器220可以是能夠執行被儲存在STA 200中(例如,在記憶體240內)的一或多個軟體程式的腳本或指令的任何適當的一或多個處理器。在一些實現方式中,處理器220可以是或包括用於提供處理器功能的一或多個微處理器和用於提供機器可讀取媒體的至少一部分的外部記憶體。在其他實現方式中,處理器220可以是或包括整合到單個晶片中的具有處理器的特殊應用積體電路(ASIC)、匯流排介面、使用者介面以及機器可讀取媒體的至少一部分。在一些其他實現方式中,處理器220可以是或包括一或多個現場可程式閘陣列(FPGAs)或可程式邏輯設備(PLD)。
耦合到處理器220的使用者介面230可以是或表示數個適當的使用者輸入設備,諸如,例如,揚聲器、麥克風、顯示設備、鍵盤、觸控式螢幕等。在一些實現方式中,使用者介面230可以允許使用者控制STA 200的數個操作、與由STA 200可執行的一或多個應用程式互動以及其他適當的功能。
在一些實現方式中,STA 200可以包括衛星定位系統(SPS)接收器250。耦合到處理器220的SPS接收器250可以用於經由天線(為了簡單起見未圖示)獲取和接收從一或多個衛星或衛星系統發送的信號。由SPS接收器250接收的信號可以用於決定(或至少協助決定)STA 200的位置。
記憶體240可以包括設備資料庫241,該設備資料庫241可以儲存位置資料、配置資訊、資料速率、媒體存取控制(MAC)位址、時序資訊、調制和編碼方案(MCSs)、訊務指示(TID)佇列大小、測距能力、以及關於(或涉及)STA 200的其他適當的資訊。設備資料庫241亦可以儲存用於數個其他無線設備的簡檔資訊。用於給定無線設備的簡檔資訊可以包括:例如,用於無線設備的服務集識別(SSID)、基本服務集識別符(BSSID)、操作通道、TSF值、信標間隔、測距排程、通道狀態資訊(CSI)、接收信號強度指示符(RSSI)值、實際傳輸量(goodput)值、以及與STA 200的連接歷史。在一些實現方式中,用於給定無線設備的簡檔資訊亦可以包括時鐘偏移值、載波頻率偏移值和測距能力。
記憶體240亦可以是或包括非暫態電腦可讀取儲存媒體(例如,一或多個非揮發性記憶體元件,諸如EPROM、EEPROM、快閃記憶體、硬碟等),該非暫態電腦可讀取儲存媒體可以儲存電腦可執行指令242以執行在本案內容中描述的一或多個操作的全部或部分。
圖3圖示示例性存取點(AP)300。AP 300可以是圖1中的AP 110的一種實現方式。AP 300可以包括一或多個收發機310、處理器330、記憶體330、網路介面340和數個天線ANT1-ANTn。收發機310可以直接地或經由天線選擇電路(為了簡單起見未圖示)耦合到天線ANT1-ANTn。收發機310可以用於向包括例如圖1中的STA 120a-120i和其他AP中的一者或多者的其他無線設備發送信號以及從其接收信號。儘管為了簡單起見未在圖3中示出,但是收發機310可以包括任何數量的發送鏈,以用於處理信號以及經由天線ANT1-ANTn向其他無線設備發送信號,並且可以包括任何數量的接收鏈,以用於處理從天線ANT1-ANTn接收的信號。因此,AP 300可以被配置用於MIMO通訊和OFDMA通訊。MIMO通訊可以包括SU-MIMO通訊和MU-MIMO通訊。在一些實現方式中,AP 300可以使用多個天線ANT1-ANTn來提供天線分集。天線分集可以包括極化分集、模式分集和空間分集。
耦合到處理器320的網路介面340可以用於與圖1的系統控制器130進行通訊。網路介面340亦可以允許AP 300直接地或經由一或多個中間網路與其他無線系統、與其他AP、與一或多個回載網路或其任何組合進行通訊。
記憶體330可以包括設備資料庫331,該設備資料庫331可以儲存位置資料、配置資訊、資料速率、MAC位址、時序資訊、MCS、測距能力、以及關於(或涉及)AP 300的其他適當的資訊。設備資料庫331亦可以儲存用於數個其他無線設備(例如,圖1中的站120a-120i中的一者或多者)的簡檔資訊。用於給定無線設備的簡檔資訊可以包括:例如,用於無線設備的SSID、BSSID、操作通道、CSI、接收信號強度指示符(RSSI)值、實際傳輸量值、以及與AP 300的連接歷史。在一些實現方式中,用於給定無線設備的簡檔資訊亦可以包括TID佇列大小、用於基於觸發的UL傳輸的優選封包持續時間、以及該無線設備能夠插入到TB PPBU中的佇列的UL資料的最大量。
記憶體330亦可以是或包括非暫態電腦可讀取儲存媒體(例如,一或多個非揮發性記憶體元件,諸如EPROM、EEPROM、快閃記憶體、硬碟等),該非暫態電腦可讀取儲存媒體可以儲存電腦可執行指令332以執行在本案內容中描述的一或多個操作的全部或部分。
圖4圖示示例性通訊系統400的方塊圖。通訊系統400包括編碼器410、通道420和解碼器430。編碼器410可以被包括在發送設備中,或者對應於發送設備。在一些實現方式中,發送設備可以是圖1中的AP 110或圖3中的AP 300的一個實例。在一些其他實現方式中,發送設備可以是圖1中的STA 120a-120i或圖2中的STA 200中的任何一者的一個實例。解碼器420可以被包括在接收設備中,或者對應於接收設備。在一些實現方式中,接收設備可以是圖1中的AP 110或圖3中的AP 300的一個實例。在一些其他實現方式中,接收設備可以是圖1中的STA 120a-120i或圖2中的STA 200中的任何一者的一個實例。
通道420可以包括在編碼器410和解碼器430之間的任何通訊鏈路。在一些實現方式中,通道420可以是無線通訊媒體。在一些其他實現方式中,通道可以包括一或多個有線連接或實體媒體。通道420中的缺陷可能引入通道失真(例如,線性失真、多徑效應、加性高斯白色雜訊(AWGN)等)。為了補償通道缺陷,編碼器410可以對要在通道420上發送的(TX)資料401進行編碼,使得解碼器430可以執行糾錯以恢復(RX)資料402。在一些實現方式中,編碼器410可以使用低密度同位檢查(LDPC)碼來將TX資料401編碼為一或多個TX編碼字元(CWs)412。解碼器430可以使用相同的LDPC碼來解碼經由通道420接收的一或多個RX編碼字元422,並且恢復RX資料402。若通道420將錯誤(例如,翻轉的位元)引入TX編碼字元412中,則解碼器430可以使用與LDPC碼相關聯的同位檢查矩陣來偵測和糾正RX編碼字元422中的此種錯誤。
如前述,根據現有IEEE 802.11標準進行操作的無線通訊設備可以產生在長度上為1944個位元、具有5/6的碼率的LDPC編碼字元。換句話說,LDPC編碼程序為每5個位元的有用資料(亦被稱為「系統位元」)產生6個編碼字元位元(或1個同位位元)。然而,隨著無線通訊的傳輸量持續增大,可能需要較高碼率來支援較高傳輸量的通訊。在一些實現方式中,編碼器410可以藉由對使用傳統LDPC碼而產生的LDPC編碼字元的一或多個位元刪餘,來實現較高的碼率。例如,編碼器410可以藉由對具有長度1944的速率5/6的編碼字元的至少93個位元刪餘,來產生速率≧7/8的編碼字元。換句話說,在總共1944個編碼字元位元當中,僅有1851個位元可以在通道420上(作為TX編碼字元412)被發送。被刪餘的位元可以包括系統位元、同位位元或其任何組合。被刪餘的位元可以被視為擦除,並且由此被解碼器430糾正或恢復。因此,解碼器430可以從每個TX編碼字元412的1851個位元中恢復RX資料402的1620個位元(使用速率5/6 的LDPC碼),從而產生為7/8的有效碼率。另一實例是對傳統IEEE 802.11速率5/6 的LDPC碼的1944個編碼字元位元中的96個編碼字元位元刪餘,從而產生具有長度1848個位元的新編碼字元。所得到的碼具有速率1620/1848=0.8766,其接近速率7/8的碼。如前述,被刪餘的位元的實際數量(例如,93或96個位元)可以是調制階數的函數,使得被刪餘的位元的數量是由QAM符號攜帶的位元數量的一半的倍數。
在一些其他實現方式中,編碼器410可以使用針對較高碼率而最佳化的新LDPC碼來對TX資料401進行編碼。例如,新LDPC碼可以被最佳化以用於針對給定編碼字元長度來編碼更多數量的同位位元(與傳統LDPC碼相比)。在一些實現方式中,新LDPC碼可以是基於准循環(QC)同位檢查矩陣。此種碼可以被稱為QC LDPC碼。用於QC LDPC碼的同位檢查矩陣可以由基矩陣和用於對基矩陣的元素進行擴展的擴展子矩陣來表示。同位檢查矩陣的每個子矩陣可以與全零矩陣或者具有大於或等於1的循環權重的循環置換矩陣(亦被稱為「循環矩陣」)相對應。對於具有為1的循環權重的循環置換矩陣,循環置換矩陣的每一行和每一列僅可以包含一個非零元素。因此,解碼器430可以並行地(或同時地)處理循環置換矩陣的多行。
圖5圖示用於低密度同位檢查(LDPC)碼的示例性同位檢查矩陣500。在一些實現方式中,同位檢查矩陣500可以是針對速率7/8的 LDPC編碼字元而最佳化的。參考例如圖4,同位檢查矩陣500(或基於同位檢查矩陣500的產生矩陣)可以由編碼器410用來將TX資料401編碼為TX編碼字元412。更具體地,編碼器410可以使用同位檢查矩陣500來為TX資料401的一數量(M)個系統位元產生一數量(L)個同位位元。同位位元被添加到系統位元中以產生用於表示TX編碼字元412的一數量(N)個編碼字元位元。解碼器430可以使用同位檢查矩陣500來驗證和糾正RX編碼字元422的單獨位元。更具體地,若滿足以下條件,則解碼器430可以決定RX編碼字元422是有效編碼字元:,其中H
表示同位檢查矩陣500,並且c
是表示RX編碼字元422的向量。
在一些實現方式中,同位檢查矩陣500可以對應於QC LDPC碼的基矩陣。如圖5所示,基矩陣包括5行(利用下標「R」來表示)和26列(利用下標「C」來表示)。在同位檢查矩陣500的每一行與每一列的交叉點處存在維數ZxZ的子矩陣。例如,同位檢查矩陣500之每一者「-1」條目可以擴展為全零子矩陣,並且同位檢查矩陣500之每一者「P」可以擴展為具有等於或大於1的循環權重的循環置換矩陣。如圖5所示,全零子矩陣位於同位檢查矩陣500的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點處,位於第2行與第8、12、14、18、20、24、25和26列中的每一列的交叉點處,位於第3行與第3、6、13、17、19、22和26列中的每一列的交叉點處,位於第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點處,並且位於第5行與第1-20列和第22-24列中的每一列的交叉點處。
在一些實現方式中,同位檢查矩陣500的每個循環置換矩陣P可以具有等於1的循環權重。圖6A圖示3x3循環置換矩陣600,其具有等於1的循環權重和大小為0的旋轉。應注意的是,循環置換矩陣600是3x3單位矩陣。圖6B圖示3x3循環置換矩陣610,其具有等於1的循環權重和大小為1的旋轉。參考例如圖6A,循環置換矩陣610可以藉由將循環置換矩陣600的每一列向右移位或「旋轉」一列來產生。圖6C圖示3x3循環置換矩陣620,其具有等於1的循環權重和大小為2的旋轉。參考例如圖6A,循環置換矩陣620可以藉由將循環置換矩陣600的每一列向右移位或旋轉兩列來產生。
圖7圖示用於LDPC碼的另一示例性同位檢查矩陣700。在一些實現方式中,同位檢查矩陣700可以是針對速率7/8 的LDPC編碼字元而最佳化的。例如,同位檢查矩陣700可以是圖5的同位檢查矩陣500的一個實例。因此,同位檢查矩陣700可以對應於QC LDPC碼的基矩陣。在一些實現方式中,同位檢查矩陣700之每一者條目可以對應於維數81x81(Z=81)的子矩陣,其中每個「-1」條目表示全零子矩陣,並且具有正整數值(n)的每個條目表示具有等於1的循環權重和大小為n的旋轉的循環置換矩陣。如關於圖6A-6C所描述的,具有值0的條目表示維數81x81的單位矩陣。參考例如圖5,同位檢查矩陣500之每一者「P」條目可以被替換為81x81循環置換矩陣P(n),以產生圖7的同位檢查矩陣700。
如圖7所示,同位檢查矩陣700的第1行與第3-8、11-15、17-20、22和25列中的每一列的交叉點分別包括:具有大小為31、11、13、46、18、17、23、11、45、34、2、10、62、58、6、0和1的旋轉的循環置換矩陣;同位檢查矩陣700的第2行與第1-7、9-11、13、15-17、19和21-23列中的每一列的交叉點分別包括:具有大小為15、12、7、56、0、27、43、26、0、7、48、74、29、3、69、51、0和0的旋轉的循環置換矩陣;同位檢查矩陣700的第3行與第1、2、4、5、7-12、14-16、18、20、21、23、24和25列中的每一列的交叉點分別包括:具有大小為74、27、8、23、48、33、30、43、74、0、19、56、49、2、0、1、0、0和0的旋轉的循環置換矩陣;同位檢查矩陣700的第4行與第1-3、6、8-10、12-14、16-21、24和25列中的每一列的交叉點分別包括:具有大小為5、29、10、1、9、40、32、40、8、72、22、45、58、25、52、9、0和1的旋轉的循環置換矩陣;及同位檢查矩陣700的第5行與第21、25和26列中的每一列的交叉點分別包括:具有大小為18、68和0的旋轉的循環置換矩陣。
在一些實現方式中,LDPC編碼器(例如,圖4中的編碼器410)可以使用同位檢查矩陣700或與同位檢查矩陣700相關聯的產生矩陣,來將1701個系統位元編碼為具有長度1944的編碼字元,例如,以實現7/8的碼率。編碼程序可以為每1701個系統位元產生405個同位位元,從而產生總共2106個編碼字元位元。在一些實現方式中,LDPC編碼器可以對2106個位元的編碼字元中的162個編碼字元位元刪餘,使得僅剩餘的1944個編碼字元位元(表示被刪餘的編碼字元)在通訊通道(例如,圖4中的通道420)上被發送。在一些態樣中,被刪餘的位元可以包括LDPC編碼字元的最後81個系統位元(對應於同位檢查矩陣700的第21列,在圖7中用陰影示出)和從索引244到索引324的81個同位位元(對應於同位檢查矩陣700的第25列,在圖7中用陰影示出)(假設405個同位位元具有為1的起始索引)。在一些其他態樣中,被刪餘的位元可以包括任何數量的系統位元、同位位元或其組合。
圖8圖示用於LDPC碼的另一示例性同位檢查矩陣800。在一些實現方式中,同位檢查矩陣800可以是針對速率7/8 的LDPC編碼字元而最佳化的。例如,同位檢查矩陣800可以是圖5的同位檢查矩陣500的一個實例。因此,同位檢查矩陣800可以對應於QC LDPC碼的基矩陣。在一些實現方式中,同位檢查矩陣800之每一者條目可以對應於維數1296x1296(Z=1296)的子矩陣,其中每個「-1」條目表示全零子矩陣,並且具有正整數值(n)的每個條目表示具有等於1的循環權重和大小為n的旋轉的循環置換矩陣。參考例如圖5,同位檢查矩陣500之每一者「P」條目可以被替換為1296x1296循環置換矩陣P(n),以產生圖8的同位檢查矩陣800。
如圖8所示,同位檢查矩陣800的第1行與第3-8、11-15、17-20、22和25列中的每一列的交叉點分別包括:具有大小為841、173、1147、1018、18、17、590、902、1179、277、326、658、1277、301、573、0和1的旋轉的循環置換矩陣;同位檢查矩陣800的第2行與第1-7、9-11、13、15-17、19和21-23列中的每一列的交叉點分別包括:具有大小為582、903、331、947、81、1161、1096、836、567、7、129、1289、29、1137、231、699、0和0的旋轉的循環置換矩陣;同位檢查矩陣800的第3行與第1、2、4、5、7-12、14-16、18、20、21、23-25列中的每一列的交叉點分別包括:具有大小為1208、351、818、23、1101、681、111、691、1127、1215、424、947、1102、1055、324、163、0、0和0的旋轉的循環置換矩陣;同位檢查矩陣800的第4行與第1-3、6、8-10、12-14、16-21、24和25列中的每一列的交叉點分別包括:具有大小為86、515、496、1054、1224、445、599、769、332、72、589、855、382、754、214、738、0和1的旋轉的循環置換矩陣;同位檢查矩陣800的第5行與第21、25和26列中的每一列的交叉點分別包括:具有大小為180、392和0的旋轉的循環置換矩陣。
在一些實現方式中,LDPC編碼器(例如,圖4的編碼器410)可以使用同位檢查矩陣800或與同位檢查矩陣800相關聯的產生矩陣,來將27216個系統位元編碼為具有長度31104的編碼字元,例如以實現7/8的碼率。編碼程序可以為每27216個系統位元產生6480個同位位元,從而產生總共33696個編碼字元位元。在一些實現方式中,LDPC編碼器可以對33696個位元的編碼字元中的2592個編碼字元位元刪餘,使得僅剩餘的31104個編碼字元位元(表示被刪餘的編碼字元)在通訊通道(例如,圖4的通道420)上被發送。在一些態樣中,被刪餘的位元可以包括LDPC編碼字元的最後1296個系統位元(對應於同位檢查矩陣800的第21列,在圖8中用陰影示出)和從索引3889到索引5184的1296個同位位元(對應於同位檢查矩陣800的第25列,在圖8中用陰影示出)(假設6480個同位位元具有為1的起始索引)。在一些其他態樣中,被刪餘的位元可以包括任何數量的系統位元、同位位元或其組合。
可以看出,用於Z=1296的子矩陣的(具有維數5x26的)基矩陣可以用於藉由針對x=1、2、4、8來使提升條目對x*81取模,從而產生具有不同提升因數(例如,對於Z=81、162、324和648)的其他基矩陣。參考例如圖8,在同位檢查矩陣800的第5行、第25列處的條目具有值392。使392對81取模產生值68,其是圖7的同位檢查矩陣700的第5行、第25列中的值。
圖9圖示用於LDPC碼的另一示例性同位檢查矩陣900。在一些實現方式中,同位檢查矩陣900可以是從圖8的基矩陣中推導的,其中Z=162,M=3402,N=4212並且K=24。因此,同位檢查矩陣900可以是圖5的同位檢查矩陣500的一個實例。在一些實現方式中,同位檢查矩陣900之每一者條目可以對應於維數162x162的子矩陣,其中每個「-1」條目表示全零子矩陣,並且具有正整數值(n)的每個條目表示具有等於1的循環權重和大小為n的旋轉的循環置換矩陣。參考例如圖5,同位檢查矩陣500之每一者「P」條目可以被替換為162x162循環置換矩陣P(n),以產生圖9的同位檢查矩陣900。
如圖9所示,同位檢查矩陣900的第1行與第3-8、11-15、17-20、22和25列中的每一列的交叉點分別包括:具有大小為31、11、13、46、18、17、104、92、45、115、2、10、143、139、87、0和1的旋轉的循環置換矩陣;同位檢查矩陣900的第2行與第1-7、9-11、13、15-17、19和21-23列中的每一列的交叉點分別包括:具有大小為96、93、7、137、81、27、124、26、81、7、129、155、29、3、69、51、0和0的旋轉的循環置換矩陣;同位檢查矩陣900的第3行與第1、2、4、5、7-12、14-16、18、20、21、23-25列中的每一列的交叉點分別包括:具有大小為74、27、8、23、129、33、111、43、155、81、100、137、130、83、0、1、0、0和0的旋轉的循環置換矩陣;同位檢查矩陣900的第4行與第1-3、6、8-10、12-14、16-21、24和25列中的每一列的交叉點分別包括:具有大小為86、29、10、82、90、121、113、121、8、72、103、45、58、106、52、90、0和1的旋轉的循環置換矩陣;同位檢查矩陣900的第5行與第21、25和26列中的每一列的交叉點分別包括:具有大小為18、68和0的旋轉的循環置換矩陣。
在一些實現方式中,LDPC編碼器(例如,圖4的編碼器410)可以使用同位檢查矩陣900或與同位檢查矩陣900相關聯的產生矩陣,來將3402個系統位元編碼為具有長度3888的編碼字元,例如以實現7/8的碼率。編碼程序可以為每3402個系統位元產生810個同位位元,從而產生總共4212個編碼字元位元。在一些實現方式中,LDPC編碼器可以對4212個位元的編碼字元中的324個編碼字元位元刪餘,使得僅剩餘的3888個編碼字元位元(表示被刪餘的編碼字元)在通訊通道(例如,圖4的通道420)上被發送。在一些態樣中,被刪餘的位元可以包括LDPC編碼字元的最後162個系統位元(對應於同位檢查矩陣900的第21列,在圖9中用陰影示出)和從索引487到索引648的162個同位位元(對應於同位檢查矩陣900的第25列,在圖9中用陰影示出)(假設810個同位位元具有為1的起始索引)。在一些其他態樣中,被刪餘的位元可以包括任何數量的系統位元、同位位元或其組合。
圖10圖示用於LDPC碼的另一示例性同位檢查矩陣1000。在一些實現方式中,同位檢查矩陣1000可以是從圖8的基矩陣中推導的,其中Z=324、M=6804、N=8424並且K=648。因此,同位檢查矩陣1000可以是圖5的同位檢查矩陣500的一個實例。在一些實現方式中,同位檢查矩陣1000之每一者條目可以對應於維數324x324的子矩陣,其中每個「-1」條目表示全零子矩陣,並且具有正整數值(n)的每個條目表示具有等於1的循環權重和大小為n的旋轉的循環置換矩陣。參考例如圖5,同位檢查矩陣500之每一者「P」條目可以被替換為324x324循環置換矩陣P(n),以產生圖10的同位檢查矩陣1000。
如圖10所示,同位檢查矩陣1000的第1行與第3-8、11-15、17-20、22和25列中的每一列的交叉點分別包括:具有大小為193、173、175、46、18、17、266、254、207、277、2、10、305、301、249、0和1的旋轉的循環置換矩陣;同位檢查矩陣1000的第2行與第1-7、9-11、13、15-17、19和21-23列中的每一列的交叉點分別包括:具有大小為258、255、7、299、81、189、124、188、243、7、129、317、29、165、231、51、0和0的旋轉的循環置換矩陣;同位檢查矩陣1000的第3行與第1、2、4、5、7-12、14-16、18、20、21、23-25列中的每一列的交叉點分別包括:具有大小為236、27、170、23、129、33、111、43、155、243、100、299、130、83、0、163、0、0和0的旋轉的循環置換矩陣;同位檢查矩陣1000的第4行與第1-3、6、8-10、12-14、16-21、24和25列中的每一列的交叉點分別包括:具有大小為86、191、172、82、252、121、275、121、8、72、265、207、58、106、214、90、0和1的旋轉的循環置換矩陣;同位檢查矩陣800的第5行與第21、25和26列的每一列的交叉點分別包括:具有大小為180、68和0的旋轉的循環置換矩陣。
在一些實現方式中,LDPC編碼器(例如,圖4的編碼器410)可以使用同位檢查矩陣1000或與同位檢查矩陣1000相關聯的產生矩陣,來將6804個系統位元編碼為具有長度7776的編碼字元,例如以實現7/8的碼率。編碼程序可以為每6804個系統位元產生1620個同位位元,從而產生總共8424個編碼字元位元。在一些實現方式中,LDPC編碼器可以對8424個位元的編碼字元中的648個編碼字元位元刪餘,使得僅剩餘的3888個編碼字元位元(表示被刪餘的編碼字元)在通訊通道(例如,圖4的通道420)上被發送。在一些態樣中,被刪餘的位元可以包括LDPC編碼字元的最後324個系統位元(對應於同位檢查矩陣1000的第21列,在圖10中用陰影示出)和從索引973到索引1296的324個同位位元(對應於同位檢查矩陣1000的第25列,在圖10中用陰影示出)(假設1620同位位元具有為1的起始索引)。在一些其他態樣中,被刪餘的位元可以包括任何數量的系統位元、同位位元或其組合。
圖11圖示用於LDPC碼的另一示例性同位檢查矩陣1100。在一些實現方式中,同位檢查矩陣1100可以是從圖8的基矩陣中推導的,其中Z=648、M=13608、N=6848並且K=1296。因此,同位檢查矩陣1100可以是圖5的同位檢查矩陣500的一個實例。在一些實現方式中,同位檢查矩陣1100之每一者條目可以對應於維數648x648的子矩陣,其中每個「-1」條目表示全零子矩陣,並且具有正整數值(n)的每個條目表示具有等於1的循環權重和大小為n的旋轉的循環置換矩陣。參考例如圖5,同位檢查矩陣500之每一者「P」條目可以被替換為648x648循環置換矩陣P(n),以產生圖11的同位檢查矩陣1100。
如圖11所示,同位檢查矩陣1100的第1行與第3-8、11-15、17-20、22和25列中的每一列的交叉點分別包括:具有大小為193、173、499、370、18、17、590、254、531、277、326、10、629、301、573、0和1的旋轉的循環置換矩陣;同位檢查矩陣1100的第2行與第1-7、9-11、13、15-17、19和21-23列中的每一列的交叉點分別包括:具有大小為582、255、331、299、81、513、448、188、576、7、129、641、29、489、231、51、0和0的旋轉的循環置換矩陣;同位檢查矩陣1100的第3行與第1、2、4、5、7-12、14-16、18、20、21、23-25列中的每一列的交叉點分別包括:具有大小為560、351、170、23、453、33、111、43、479、567、424、299、454、407、324、163、0、0和0的旋轉的循環置換矩陣;同位檢查矩陣1100的第4行與第1-3、6、8-10、12-14、16-21、24和25列中的每一列的交叉點分別包括:具有大小為86、515、496、406、576、445、599、121、332、72、589、207、382、106、214、90、0和1的旋轉的循環置換矩陣;同位檢查矩陣1100的第5行與第21、25和26列中的每一列的交叉點分別包括:具有大小為180、392和0的旋轉的循環置換矩陣。
在一些實現方式中,LDPC編碼器(例如,圖4的編碼器410)可以使用同位檢查矩陣1100或與同位檢查矩陣1100相關聯的產生矩陣,來將13608個系統位元編碼為具有長度15552的編碼字元,例如以實現7/8的碼率。編碼程序可以為每13608個系統位元產生3240個同位位元,從而產生總共16848個編碼字元位元。在一些實現方式中,LDPC編碼器可以對16848個位元的編碼字元中的1296個編碼字元位元刪餘,使得僅剩餘的15552個編碼字元位元(表示被刪餘的編碼字元)在通訊通道(例如,圖4的通道420)上被發送。在一些態樣中,被刪餘的位元可以包括LDPC編碼字元的最後648個系統位元(對應於同位檢查矩陣1100的第21列,在圖11中用陰影示出)和從索引1945到索引2592的648個同位位元(對應於同位檢查矩陣1100的第25列,在圖11中用陰影示出)(假設3240個同位位元具有為1的起始索引)。在一些其他態樣中,被刪餘的位元可以包括任何數量的系統位元、同位位元或其組合。
圖12圖示用於無線通訊設備的示例性發送(TX)處理鏈1200。TX處理鏈1200可以分別是圖2和圖3中的收發機210或310中的一者的實例。因此,TX處理鏈1200可以被配置為在無線通訊通道上發送TX資料1201。TX處理鏈1200包括系統編碼器1210、編碼字元刪餘器1220、調制器1230、離散傅裡葉逆變換1240和發射器(TX)1250。在一些實現方式中,TX處理鏈1200可以包括在圖12中未圖示(為了簡單起見)的額外元件或電路。
系統編碼器1210對TX資料1201的一數量(M)個位元執行系統編碼操作,以產生用於表示編碼字元1202的一數量(N)個編碼字元位元。在一些實現方式中,系統編碼操作可以是LDPC編碼操作。同樣,對於TX資料1201的M個位元的每個區塊,系統編碼器1210產生所得到的編碼字元1202,該編碼字元1202包括系統部分和同位檢查部分。系統部分包括TX資料1201的M個位元(亦被稱為系統位元)。同位檢查部分包括一或多個同位位元,該一或多個同位位元向編碼字元1202添加冗餘並且可以在對編碼字元1202的解碼中使用。同位檢查部分的長度取決於與由系統編碼器1210用來執行系統編碼操作的LDPC碼相關聯的編碼率。
在一些實現方式中,系統編碼器1210可以實現具有5/6的編碼率的LDPC碼。換句話說,系統編碼器1210可以為TX資料1201的每5個位元產生6個編碼字元位元。在一些態樣中,系統編碼器1210可以實現在IEEE 802.11標準的現有版本中描述的LDPC碼(本文中亦被稱為「傳統」LDPC碼)。例如,傳統LDPC碼可以是針對5/6的編碼率而最佳化的。在此種實現方式中,系統編碼器1210可以對TX資料1201的1620個位元(M=1620)的區塊執行系統編碼操作,以產生1944個位元的編碼字元1202(N=1944)。在一些其他實現方式中,系統編碼器1210可以實現針對較高編碼率而最佳化的LDPC碼(例如,參考圖5-11所描述的)。在此種實現方式中,系統編碼器1210可以對TX資料1201的1701個位元或其倍數(例如,M=3402、6804、13608或27216)的區塊執行系統編碼操作。所得到的編碼字元1202可以包括2106個位元或其倍數(例如,N=4212、8424、16848或33696)。
編碼字元刪餘器1220對編碼字元1202的一或多個位元刪餘以產生被刪餘的編碼字元1204。被刪餘的位元不被發送給調制器1230,並且因此不在無線通道上被發送。因此,被刪餘的編碼字元1204的長度(L)比由系統編碼器1210輸出的編碼字元1202的長度短(L<N)。在一些實現方式中,編碼字元刪餘器1220可以對一數量(K)個編碼字元位元刪餘,以實現大於5/6的有效碼率(M/L)。在一些態樣中,編碼字元刪餘器1220可以對編碼字元1202的93個位元刪餘,以實現等於7/8的碼率(例如,當系統編碼器1210實現傳統LDPC碼時)。在一些其他態樣中,編碼字元刪餘器1220可以對編碼字元1202的162個位元或其倍數(例如,K=324、648、1296或2592)刪餘,以實現等於7/8的有效碼率(例如,當系統編碼器1210實現針對較高編碼率而最佳化的LDPC碼時)。因為被刪餘的位元不被發送,所以被刪餘的編碼字元1204可以僅包括剩餘的(未被刪餘的)編碼字元位元(L=N-K)。
調制器1230將被刪餘的編碼字元1204調制到數個次載波上以產生一或多個TX符號1206。更具體地,調制器1230根據給定的調制方案來將被刪餘的編碼字元1204的一或多個位元子集映射到調制群集的相應群集點。每個TX符號1206具有用於描述調制群集上的相應群集點的幅度和相位(表示複數)。因此,取決於與調制方案相關聯的調制階數,每個TX符號1206表示被刪餘的編碼字元1204的給定數量的位元。例如,若調制器1230實現二元移相鍵控(BPSK),則每個TX符號1206將表示TX資料1201的單個位元。此外,若調制器1230實現m元正交幅度調制(m-QAM),則每個TX符號1206將表示TX資料1201的n個位元,其中m=2n
。
在一些實現方式中,被編碼字元刪餘器1220刪餘的編碼字元位元的數量(K)亦可以取決於與由調制器1230實現的調制方案相關聯的調制階數。在一些態樣中,被刪餘的編碼字元位元的數量可以是由m-QAM符號攜帶的位元數量的一半的倍數(K=α*n/2,其中α是整數值並且m=2n
)。例如,若實現傳統LDPC碼,則編碼字元刪餘器1220可以對1944個位元的編碼字元1202中的96個位元刪餘。所得到的被刪餘的編碼字元1204具有等於0.8766的有效碼率。儘管較少的編碼字元位元被發送,但是對1944個位元的編碼字元中的96(而不是93)個位元刪餘對於一些調制方案(諸如,例如,4096-QAM(其中每個QAM符號表示被刪餘的編碼字元1204的12個位元))可以是有利的。作為另一實例,編碼字元刪餘器1220可以對1944個位元的編碼字元1202中的90個位元刪餘。因此,每個被刪餘的編碼字元1204可以由(對於4096-QAM的)7.5個QAM符號來表示,或者每2個被刪餘的編碼字元1204可以由15個QAM符號來表示。
IDFT 1240將TX符號1206從頻域轉換到時域。例如,每個IDFT 1240可以產生用於表示TX符號1206的序列的相應的一系列時域取樣。在一些態樣中,由IDFT 1240輸出的一系列取樣可以由並行到串列轉換器(為了簡單起見未圖示)進行序列化,以產生時變TX信號1208。TX信號1208被提供給發射器1250,以便在無線通道上發送給接收設備。在一些態樣中,發射器1250可以包括一或多個功率放大器(為了簡單起見未圖示)以放大TX信號1208以便經由一或多個天線傳輸。
圖13圖示用於無線通訊設備的示例性接收(RX)處理鏈1300。RX處理鏈1300可以分別是圖2和圖3的收發機210或310中的一者的實例。因此,RX處理鏈1300可以被配置為在無線通訊通道上接收RX資料1308。RX處理鏈1300包括接收器(RX)1310、離散傅裡葉變換(DFT)1320、解調器1330和系統解碼器1340。在一些實現方式中,RX處理鏈1300可以包括在圖13中未圖示(為了簡單起見)的額外元件或電路。
接收器1310在無線通道上從發送設備接收時域RX信號1302。在一些態樣中,接收器1310可以包括一或多個低雜訊放大器(LNAs),以放大所接收的RX信號1302。DFT 1320將RX信號1302從時域轉換到頻域。例如,DFT 1320可以產生表示RX信號1302的RX符號1304的序列。在一些態樣中,由IDFT 1240輸出的符號序列可以由串列到平行轉換器(為了簡單起見未圖示)進行並行化以產生RX符號1304。
解調器1330對RX符號1304進行解調以恢復被刪餘的編碼字元1306。在一些實現方式中,解調器1330可以被配置為反轉或還原由圖12的調制器1230執行的調制。如參考圖12所描述的,每個RX符號1304具有幅度和相位(表示複數),該幅度和相位描述與給定調制方案相關聯的調制群集上的相應點。因此,取決於與調制方案相關聯的調制階數,每個RX符號1304表示被刪餘的編碼字元1306的給定數量的位元。解調器1330可以解映射與RX符號1304相關聯的群集點,以恢復用於表示被刪餘的編碼字元1306的一數量(L)個位元。
系統解碼器1340對被刪餘的編碼字元1306執行系統解碼操作以恢復RX資料1308。在一些實現方式中,系統解碼器1340可以反轉或還原由圖12的系統編碼器1210執行的系統編碼操作。例如,系統解碼操作可以是LDPC解碼操作。如參考圖12所描述的,系統編碼器1210將TX資料1201的M個位元編碼為N個位元的編碼字元1202,並且編碼字元刪餘器1220對編碼字元1202的K個位元刪餘以產生被刪餘的編碼字元1204。在一些實現方式中,被刪餘的編碼字元1306可以是被刪餘的編碼字元1204的一個實例。這樣,被刪餘的編碼字元1306可能缺失原本將被包括在編碼字元1202中的一或多個被刪餘的編碼字元位元(包括系統位元、同位位元或其任何組合)。
在系統解碼操作期間,系統解碼器1340可以將缺失的位元視為擦除並且重構原始編碼字元(包括被刪餘的編碼字元位元)。換句話說,作為LDPC解碼程序的一部分,系統解碼器1340可以重構K個被刪餘的位元,並且將其添加到被刪餘的編碼字元1306的L個編碼字元位元中,以重新產生具有長度N(其中N=L+K)的編碼字元。如參考圖12所描述的,編碼字元包括系統部分和同位檢查部分。系統部分包括用於表示RX資料1308的一數量(M)個系統位元。同位檢查部分包括一或多個同位位元,該同位位元被添加到編碼字元中以用於冗餘並且輔助解碼。在一些態樣中,系統解碼器1340可以僅輸出M個系統位元作為所恢復的RX資料1308。
在一些實現方式中,系統解碼器1340可以實現傳統LDPC碼。在此種實現方式中,系統解碼器1340可以對具有長度1944的編碼字元執行系統解碼操作,以恢復RX資料1308的1620個位元(M=1620)的區塊。在一些其他實現方式中,系統解碼器1340可以實現針對較高編碼率而最佳化的LDPC碼(例如,參考圖5-11所描述的)。在此種實現方式中,系統解碼器1340可以對具有長度2106或其倍數(例如,N=4212、8424、16848或33696)的編碼字元執行系統解碼,以恢復RX資料1308的1701個位元或其倍數(例如,M=3402、6804、13608或27216)的區塊。
圖14圖示圖示用於資料編碼的示例性操作1400的說明性流程圖。示例性操作1400可以由LDPC編碼器或諸如STA或AP之類的無線通訊設備來執行。AP可以是圖1中的AP 110、圖3中的AP 300或任何其他適當的AP。STA可以是圖1中的STA 120a-120i、圖2中的STA 200或任何其他適當的STA中的任何一者。
無線通訊設備獲得一數量(M)個系統位元(1401)。無線通訊設備基於LDPC碼來將系統位元編碼為編碼字元,其中編碼字元包括一數量(N)個編碼字元位元(1402)。無線通訊設備對一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6(1403)。無線通訊設備在無線通道上向接收設備發送N-K個剩餘編碼字元位元(1404)。被刪餘的編碼字元位元可以包括一或多個系統位元、一或多個同位位元或其組合。在一些實現方式中,LDPC碼可以是具有編碼率M/N=5/6的傳統LDPC碼。例如,LDPC碼可以用於對1620個系統位元進行編碼以產生具有長度1944的編碼字元,其中編碼字元位元中的90個或更多個編碼字元位元被刪餘。在一些其他實現方式中,LDPC碼可以是針對速率的7/8編碼而最佳化的新LDPC碼(例如,關於圖5-11所描述的)。
圖15圖示圖示用於資料編碼的示例性操作1500的說明性流程圖。示例性操作1500可以由LDPC編碼器或諸如STA或AP之類的無線通訊設備來執行。AP可以是圖1中的AP 110、圖3中的AP 300或任何其他適當的AP。STA可以是圖1中的STA 120a-120i、圖2中的STA 200或任何其他適當的STA中的任何一者。
無線通訊設備在無線通道上從發送設備接收一數量(L)個編碼字元位元(1501)。無線通訊設備基於L個接收的編碼字元位元和LDPC碼來重構編碼字元,其中編碼字元包括L個接收的編碼字元位元和一或多個額外編碼字元位元(1502)。無線通訊設備基於編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6(1503)。一或多個額外位元可以包括一或多個系統位元、一或多個同位位元或其組合。在一些實現方式中,LDPC碼可以是具有等於5/6的編碼率的傳統LDPC碼。在一些其他實現方式中,LDPC碼可以是針對速率7/8的編碼而最佳化的新LDPC碼(例如,關於圖5-11所描述的)。
圖16圖示示例性無線通訊設備1600的方塊圖。在一些實現方式中,無線通訊設備1600可以被配置為執行上文參考圖14所描述的程序1400。無線通訊設備1600可以是圖2中的STA 200或圖3中的AP 300的示例性實現方式。例如,無線通訊設備1600可以是晶片、SoC、晶片組、封裝或設備,其包括至少一個處理器和至少一個數據機(例如,Wi-Fi(IEEE 802.11)數據機或蜂巢數據機)。
無線通訊設備1600包括接收元件1610、通訊管理器1620和發送元件1630。通訊管理器1620進一步包括編碼字元編碼用元件1622和編碼字元刪餘元件1624。元件1622和1624中的一者或多者的部分可以至少部分地用硬體或韌體來實現。在一些實現方式中,元件1622或1624中的至少一些元件至少部分地被實現為儲存在記憶體(例如,記憶體240或記憶體330)中的軟體。例如,元件1622和1624中的一者或多者的部分可以被實現為非暫態指令(或「代碼」),其由處理器(例如,處理器220或處理器320)可執行以執行相應元件的功能或操作。
接收元件1610被配置為在無線通道上從一或多個其他無線通訊設備接收RX信號。通訊管理器1620被配置為管理與一或多個其他無線通訊設備的無線通訊。在一些實現方式中,編碼字元編碼用元件1622可以獲得一數量(M)個系統位元並且基於LDPC碼來將M個系統位元編碼為編碼字元,其中編碼字元包括一數量(N)個編碼字元位元;並且編碼字元刪餘元件1624可以對一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6。發送元件1330被配置為在無線通道上向一或多個其他無線通訊設備發送TX信號。在一些實現方式中,TX信號可以攜帶N-K個剩餘編碼字元位元。
圖17圖示示例性無線通訊設備1700的方塊圖。在一些實現方式中,無線通訊設備1700可以被配置為執行上文參考圖15描述的程序1500。無線通訊設備1700可以是圖2中的STA 200或圖3中的AP 300的示例性實現方式。例如,無線通訊設備1700可以是晶片、SoC、晶片組、封裝或設備,其包括至少一個處理器和至少一個數據機(例如,Wi-Fi(IEEE 802.11)數據機或蜂巢數據機)。
無線通訊設備1700包括接收元件1710、通訊管理器1720和發送元件1730。通訊管理器1720進一步包括編碼字元重構元件1722和系統位元恢復元件1724。元件1722和1724中的一者或多者的部分可以至少部分地用硬體或韌體來實現。在一些實現方式中,元件1722或1724中的至少一些元件至少部分地被實現為儲存在記憶體(例如,記憶體240或記憶體330)中的軟體。例如,元件1722和1724中的一者或多者的部分可以被實現為非暫態指令(或「代碼」),其由處理器(例如,處理器220或處理器320)可執行以執行相應元件的功能或操作。
接收元件1710被配置為在無線通道上從一或多個其他無線通訊設備接收RX信號。在一些實現方式中,RX信號可以攜帶一數量(L)個編碼字元位元。通訊管理器1720被配置為管理與一或多個其他無線通訊設備的無線通訊。在一些實現方式中,編碼字元重構元件1722可以基於L個接收的編碼字元位元和LDPC碼來重構編碼字元,其中編碼字元包括L個接收的編碼字元位元和一或多個額外編碼字元位元;並且系統位元恢復元件1724可以基於編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6。發送元件1330被配置為在無線通道上向一或多個其他無線通訊設備發送TX信號。
在以下編號的條款中描述了實現方式實例:
1、一種由無線通訊設備執行的無線通訊的方法,包括:
獲得一數量(M)個系統位元;
基於低密度同位檢查(LDPC)碼來將該M個系統位元編碼為編碼字元,該編碼字元包括一數量(N)個編碼字元位元;
對該編碼字元位元中的一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6;及
在無線通道上向接收設備發送N-K個剩餘編碼字元位元。
2、根據條款1之方法,其中M/(N-K) = 7/8。
3、根據條款1或2中任一項所述的方法,其中K個被刪餘的編碼字元位元包括一或多個系統位元、一或多個同位位元或其組合。
4、根據條款1-3中任一項所述的方法,進一步包括:
根據調制方案來對該N-K個剩餘編碼字元位元進行調制,被刪餘的編碼字元位元的數量K是基於與該調制方案相關聯的調制階數的。
5、根據條款1-4中任一項所述的方法,其中M/N = 5/6。
6、根據條款1-5中任一項所述的方法,其中M=1620,N=1944,並且K ≧ 90。
7、根據條款1-4中任一項所述的方法,其中M是1701的倍數,N是2106的倍數,並且K是162的倍數。
8、根據條款1-4或7中任一項所述的方法,其中該LDPC碼是與包括5行和24列的基矩陣相關聯的,該基矩陣的每一行與每一列的交叉點表示維數ZxZ的相應子矩陣。
9、根據條款1-4、7或8中任一項所述的方法,其中:
該基矩陣的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點包括全零子矩陣;
該基矩陣的第2行與第8、12、14、18、20和24-26列中的每一列的交叉點包括全零子矩陣;
該基矩陣的第3行與第3、6、13、17、19、22和26列中的每一列的交叉點包括全零子矩陣;
該基矩陣的第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點包括全零子矩陣;及
該基矩陣的第5行與第1-20列和第22-24列中的每一列的交叉點包括全零子矩陣。
10、根據條款1-4或7-9中任一項所述的方法,其中該基矩陣的剩餘子矩陣中的每一者包括循環置換矩陣。
11、一種無線通訊設備,包括:
一或多個處理器;及
記憶體,其耦合到該一或多個處理器並且包括指令,該等指令在由該一或多個處理器執行時使得該無線設備執行根據條款1-10中任一項或多項該的方法。
12、一種由無線通訊設備執行的無線通訊的方法,包括:
在無線通道上從發送設備接收一數量(L)個編碼字元位元;
基於L個接收的編碼字元位元和低密度同位檢查(LDPC)碼來重構編碼字元,該編碼字元包括該L個接收的編碼字元位元和一或多個額外編碼字元位元;及
基於該編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6。
13、根據條款12之方法,其中M/L = 7/8。
14、根據條款12或13中任一項所述的方法,其中該一或多個額外編碼字元位元包括一或多個系統位元、一或多個同位位元或其組合。
15、根據條款12-14中任一項所述的方法,其中該LDPC碼是與等於5/6的碼率相關聯的。
16、根據條款12-14中任一項所述的方法,其中該LDPC碼是與包括5行和24列的基矩陣相關聯的,該基矩陣的每一行與每一列的交叉點表示維數ZxZ的相應子矩陣。
17、根據條款12-14或16中任一項所述的方法,其中:
該基矩陣的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點包括全零子矩陣;
該基矩陣的第2行與第8、12、14、18、20和24-26列中的每一列的交叉點包括全零子矩陣;
該基矩陣的第3行與第3、6、13、17、19、22和26列中的每一列的交叉點包括全零子矩陣;
該基矩陣的第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點包括全零子矩陣;及
該基矩陣的第5行與第1-20列和第22-24列中的每一列的交叉點包括全零子矩陣。
18、根據條款12-14、16或17中任一項所述的方法,其中該基矩陣的剩餘子矩陣中的每一者包括循環置換矩陣。
19、根據條款12-14或16-18中任一項所述的方法,其中Z是81的倍數。
20、一種無線通訊設備,包括:
一或多個處理器;及
記憶體,其耦合到該一或多個處理器並且包括指令,該等指令在由該一或多個處理器執行時使得該無線設備執行根據條款12-19中任一項或多項該的方法。
如本文所使用的,提及項目列表「中的至少一個」的用語代表彼等項目的任意組合,包括單個成員。舉例而言,「a、b或c中的至少一個」意欲涵蓋:a、b、c、a-b、a-c、b-c和a-b-c。
結合本文所揭示的實現方式描述的各種說明性的邏輯單元、邏輯區塊、模組、電路和演算法程序可以實現為電子硬體、電腦軟體或二者的組合。已經圍繞功能整體地描述了並且在上述各種說明性的元件、方塊、模組、電路和程序中圖示硬體和軟體的可互換性。至於此種功能是實現為硬體還是軟體,取決於特定的應用以及施加在整體系統上的設計約束。
用於實現結合本文所揭示的各態樣描述的各種說明性的邏輯單元、邏輯區塊、模組和電路的硬體和資料處理裝置可以利用被設計為執行本文描述的功能的通用單晶片或多晶片處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式閘陣列(FPGA)或其他可程式邏輯設備、個別閘門或者電晶體邏輯、個別硬體元件或其任意組合來實現或執行。通用處理器可以是微處理器或者任何一般的處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算設備的組合,諸如,例如,DSP和微處理器的組合、複數個微處理器、一或多個微處理器與DSP核心的結合,或任何其他此種配置。在一些實現方式中,特定程序和方法可以由特定於給定功能的電路來執行。
在一或多個態樣中,所描述的功能可以用硬體、數位電子電路、電腦軟體、韌體(包括本說明書中揭示的結構和其結構均等物)或者其任意組合來實現。本說明書中描述的標的的實現方式亦可以被實現成被編碼在電腦儲存媒體上以由資料處理裝置執行或控制資料處理裝置的操作的一或多個電腦程式,亦即,電腦程式指令的一或多個模組。
若用軟體來實現,則功能可以作為一或多個指令或代碼儲存在電腦可讀取媒體上或者經由其進行傳輸。可以在可以常駐在電腦可讀取媒體上的處理可執行軟體模組中實現本文揭示的方法或演算法的程序。電腦可讀取媒體包括電腦儲存媒體和通訊媒體二者,該通訊媒體包括能夠實現將電腦程式從一個地方傳送到另一個地方的任何媒體。儲存媒體可以是可以由電腦存取的任何可用的媒體。舉例而言(但並非限制),此種電腦可讀取媒體可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存設備,或者可以用於以指令或資料結構的形式儲存期望的程式碼以及可以由電腦存取的任何其他的媒體。此外,任何連接可以適當地稱為電腦可讀取媒體。如本文所使用的,磁碟和光碟包括壓縮光碟(CD)、雷射光碟、光碟、數位多功能光碟(DVD)、軟碟和藍光光碟,其中磁碟通常磁性地再現資料,而光碟利用雷射來光學地再現資料。上述的組合亦應當被包括在電腦可讀取媒體的範圍內。另外,方法或演算法的操作可以作為代碼和指令中的任何一者或任意組合或集合常駐在機器可讀取媒體和電腦可讀取媒體上,該機器可讀取媒體和電腦可讀取媒體可以併入到電腦程式產品中。
對本案內容中描述的實現方式的各種修改對於本領域技藝人士可以是顯而易見的,以及在不脫離本案內容的精神或範圍的情況下,本文所定義的通用原理可以應用到其他實現方式。因此,請求項不意欲限於本文示出的實現方式,而是被賦予與本案內容、本文所揭示的原理和新穎特徵相一致的最寬的範圍。
另外,本領域技藝人士將容易瞭解的,術語「上部」和「下部」有時是為了便於描述圖而使用的,並且指示與圖在適當朝向的頁面上的方位相對應的相對位置,並且可能不反映所實現的設備的正確方位。
在本說明書中在分別實現方式的背景下描述的某些特徵亦可以在單種實現方式中組合地實現。相反,在單種實現方式的背景下描述的各個特徵亦可以在多種實現方式中單獨地或者以任何適當的子群組合來實現。此外,儘管以上可能將特徵描述為以某種組合來動作並且甚至最初如此主張,但是在一些情況下,來自所主張的組合的一或多個特徵可以從該組合中去除,並且所主張的組合可以涉及子群組合或者子群組合的變型。
類似地,儘管在圖中以特定的次序圖示了操作,但是這並不應當理解為要求此種操作以所示出的特定次序或者順序次序來執行或者執行所有示出的操作來實現期望的結果。此外,附圖可能以流程圖的形式示意性地圖示了一或多個示例性程序。然而,可以在示意性地示出的示例性程序中併入沒有圖示的其他操作。例如,一或多個額外的操作可以在所示出的操作中的任何操作之前、之後、同時或者在其之間執行。在某些情況下,多工和並行處理可能是有利的。此外,在上述實現方式中對各個系統元件的分離不應當被理解為在所有的實現方式中皆要求此種分離,並且其應當被理解為所描述的程式元件和系統通常能夠一起被整合在單個軟體產品中,或者被封裝為多個軟體產品。另外,其他實現方式在所附請求項的範圍內。在一些情況中,可以以不同的次序執行請求項中記載的動作,並且仍然實現期望的結果。
100:無線系統
110:無線存取點(AP)
120a:無線站(STA)
120b:無線站(STA)
120c:無線站(STA)
120d:無線站(STA)
120e:無線站(STA)
120f:無線站(STA)
120g:無線站(STA)
120h:無線站(STA)
120i:無線站(STA)
130:系統控制器
200:無線站(STA)
210:收發機
220:處理器
230:使用者介面
240:記憶體
241:設備資料庫
242:電腦可執行指令
250:衛星定位系統(SPS)接收器
300:存取點(AP)
310:收發機
320:處理器
330:記憶器
331:設備資料庫
332:電腦可執行指令
340:網路介面
400:通訊系統
401:TX資料
402:RX資料
410:編碼器
412:TX編碼字元
420:通道
422:RX編碼字元
430:解碼器
500:同位檢查矩陣
600:循環置換矩陣
610:循環置換矩陣
620:循環置換矩陣
700:同位檢查矩陣
800:同位檢查矩陣
900:同位檢查矩陣
1000:同位檢查矩陣
1100:同位檢查矩陣
1200:發送(TX)處理鏈
1201:TX資料
1202:編碼字元
1204:編碼字元
1206:TX符號
1208:TX信號
1210:系統編碼器
1220:編碼字元刪餘器
1230:調制器
1240:離散傅裡葉逆變換
1250:發射器(TX)
1300:接收(RX)處理鏈
1302:時域RX信號
1304:RX符號
1306:編碼字元
1308:RX資料
1310:接收器(RX)
1320:離散傅裡葉變換(DFT)
1330:解調器
1340:系統解碼器
1400:操作
1401:操作
1402:操作
1403:操作
1404:操作
1500:操作
1501:操作
1502:操作
1503:操作
1600:無線通訊設備
1610:接收元件
1620:通訊管理器
1622:編碼字元編碼用元件
1624:編碼字元刪餘元件
1630:發送元件
1700:無線通訊設備
1710:接收元件
1720:通訊管理器
1722:編碼字元重構元件
1724:系統位元恢復元件
1730:發送元件
圖1圖示示例性無線系統的方塊圖。
圖2圖示示例性無線站(STA)的方塊圖。
圖3圖示示例性存取點(AP)的方塊圖。
圖4圖示示例性通訊系統的方塊圖。
圖5圖示用於低密度同位檢查(LDPC)碼的示例性同位檢查矩陣。
圖6A-6C圖示示例性循環置換矩陣。
圖7圖示用於LDPC碼的另一示例性同位檢查矩陣。
圖8圖示用於LDPC碼的另一示例性同位檢查矩陣。
圖9圖示用於LDPC碼的另一示例性同位檢查矩陣。
圖10圖示用於LDPC碼的另一示例性同位檢查矩陣。
圖11圖示用於LDPC碼的另一示例性同位檢查矩陣。
圖12圖示用於無線通訊設備的示例性發送(TX)處理鏈。
圖13圖示用於無線通訊設備的示例性接收(RX)處理鏈。
圖14圖示圖示示例性無線通訊操作的說明性流程圖。
圖15圖示圖示示例性無線通訊操作的說明性流程圖。
圖16圖示示例性無線通訊設備的方塊圖。
圖17圖示示例性無線通訊設備的方塊圖。
在各個附圖中的相似的元件符號和命名指示相似的元素。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
1200:發送(TX)處理鏈
1201:TX資料
1202:編碼字元
1204:編碼字元
1206:TX符號
1208:TX信號
1210:系統編碼器
1220:編碼字元刪餘器
1230:調制器
1240:離散傅裡葉逆變換
1250:發射器(TX)
Claims (30)
- 一種由一無線通訊設備執行的無線通訊的方法,包括以下步驟: 獲得一數量(M)個系統位元; 基於一低密度同位檢查(LDPC)碼來將該M個系統位元編碼為一編碼字元,該編碼字元包括一數量(N)個編碼字元位元; 對該編碼字元位元中的一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6;及 在一無線通道上向一接收設備發送N-K個剩餘編碼字元位元。
- 如請求項1所述之方法,其中M/(N-K) = 7/8。
- 如請求項1所述之方法,其中K個被刪餘的編碼字元位元包括一或多個系統位元、一或多個同位位元或其一組合。
- 如請求項1所述之方法,進一步包括以下步驟: 根據一調制方案來對該N-K個剩餘編碼字元位元進行調制,被刪餘的編碼字元位元的數量K是基於與該調制方案相關聯的一調制階數的。
- 如請求項1所述之方法,其中M/N = 5/6。
- 如請求項5所述之方法,其中M=1620,N=1944,並且K ≧ 90。
- 如請求項1所述之方法,其中M是1701的倍數,N是2106的倍數,並且K是162的倍數。
- 如請求項1所述之方法,其中該LDPC碼是與包括5行和24列的一基矩陣相關聯的,該基矩陣的每一行與每一列的一交叉點表示維數ZxZ的一相應子矩陣。
- 如請求項7所述之方法,其中: 該基矩陣的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的該交叉點包括一全零子矩陣; 該基矩陣的第2行與第8、12、14、18、20和24-26列中的每一列的該交叉點包括一全零子矩陣; 該基矩陣的第3行與第3、6、13、17、19、22和26列中的每一列的該交叉點包括一全零子矩陣; 該基矩陣的第4行與第4、5、7、11、15、22、23和26列中的每一列的該交叉點包括一全零子矩陣;及 該基矩陣的第5行與第1-20列和第22-24列中的每一列的該交叉點包括一全零子矩陣。
- 如請求項8所述之方法,其中該基矩陣的剩餘子矩陣中的每一者包括一循環置換矩陣。
- 一種無線通訊設備,包括: 一或多個處理器;及 一記憶體,其耦合到該一或多個處理器並且包括在由該一或多個處理器執行時使得該無線設備進行以下操作的指令: 獲得一數量(M)個系統位元; 基於一低密度同位檢查(LDPC)碼來將該M個系統位元編碼為一編碼字元,該編碼字元包括一數量(N)個編碼字元位元; 對該編碼字元位元中的一數量(K)個編碼字元位元刪餘,其中M/(N-K) > 5/6;及 在一無線通道上向一接收設備發送N-K個剩餘編碼字元位元。
- 如請求項11所述之無線通訊設備,其中對該等指令的執行進一步使得該無線通訊設備進行以下操作: 根據一調制方案來對該N-K個剩餘編碼字元位元進行調制,被刪餘的編碼字元位元的數量K是基於與該調制方案相關聯的一調制階數的。
- 如請求項11所述之無線通訊設備,其中M=1620,N=1944,並且K ≧ 90。
- 如請求項11所述之無線通訊設備,其中M是1701的倍數,N是2106的倍數,K是162的倍數,並且M/(N-K) = 7/8。
- 如請求項11所述之無線通訊設備,其中該LDPC碼是與包括5行和24列的一基矩陣相關聯的,該基矩陣的每一行與每一列的一交叉點表示維數ZxZ的一相應子矩陣。
- 如請求項14所述之無線通訊設備,其中: 該基矩陣的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第2行與第8、12、14、18、20和24-26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第3行與第3、6、13、17、19、22和26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點包括一全零子矩陣;及 該基矩陣的第5行與第1-20列和第22-24列中的每一列的交叉點包括一全零子矩陣。
- 如請求項15所述之無線通訊設備,其中該基矩陣的剩餘子矩陣中的每一者包括循環置換矩陣。
- 一種由一無線通訊設備執行的無線通訊的方法,包括以下步驟: 在一無線通道上從一發送設備接收一數量(L)個編碼字元位元; 基於L個接收的編碼字元位元和一低密度同位檢查(LDPC)碼來重構一編碼字元,該編碼字元包括該L個接收的編碼字元位元和一或多個額外編碼字元位元;及 基於該編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6。
- 如請求項18所述之方法,其中M/L = 7/8。
- 如請求項18所述之方法,其中該一或多個額外編碼字元位元包括一或多個系統位元、一或多個同位位元或其組合。
- 如請求項18所述之方法,其中該LDPC碼是與等於5/6的一碼率相關聯的。
- 如請求項18所述之方法,其中該LDPC碼是與包括5行和24列的一基矩陣相關聯的,該基矩陣的每一行與每一列的一交叉點表示維數ZxZ的一相應子矩陣。
- 如請求項22所述之方法,其中: 該基矩陣的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第2行與第8、12、14、18、20和24-26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第3行與第3、6、13、17、19、22和26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點包括一全零子矩陣;及 該基矩陣的第5行與第1-20列和第22-24列中的每一列的交叉點包括一全零子矩陣。
- 如請求項23所述之方法,其中該基矩陣的剩餘子矩陣中的每一者包括一循環置換矩陣。
- 如請求項22所述之方法,其中Z是81的倍數。
- 一種無線通訊設備,包括: 一或多個處理器;及 一記憶體,其耦合到該一或多個處理器並且包括在由該一或多個處理器執行時使得該無線設備進行以下操作的指令: 在一無線通道上從一發送設備接收一數量(L)個編碼字元位元; 基於L個接收的編碼字元位元和一低密度同位檢查(LDPC)碼來重構一編碼字元,該編碼字元包括該L個接收的編碼字元位元和一或多個額外編碼字元位元;及 基於該編碼字元來恢復一數量(M)個系統位元,其中M/L > 5/6。
- 如請求項26所述之無線通訊設備,其中該LDPC碼是與包括5行和24列的一基矩陣相關聯的,該基矩陣的每一行與每一列的一交叉點表示維數ZxZ的一相應子矩陣。
- 如請求項27所述之無線通訊設備,其中: 該基矩陣的第1行與第1、2、9、10、16、21、23、24和26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第2行與第8、12、14、18、20和24-26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第3行與第3、6、13、17、19、22和26列中的每一列的交叉點包括一全零子矩陣; 該基矩陣的第4行與第4、5、7、11、15、22、23和26列中的每一列的交叉點包括一全零子矩陣;及 該基矩陣的第5行與第1-20列和第22-24列中的每一列的交叉點包括一全零子矩陣。
- 如請求項28所述之無線通訊設備,其中該基矩陣的剩餘子矩陣中的每一者包括一循環置換矩陣。
- 如請求項27所述之無線通訊設備,其中Z是81的倍數。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062956917P | 2020-01-03 | 2020-01-03 | |
US62/956,917 | 2020-01-03 | ||
US17/130,162 US11303303B2 (en) | 2020-01-03 | 2020-12-22 | Rate 7/8 low-density parity-check (LDPC) code |
US17/130,162 | 2020-12-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202133564A true TW202133564A (zh) | 2021-09-01 |
Family
ID=76654047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109145689A TW202133564A (zh) | 2020-01-03 | 2020-12-23 | 速率7/8 的低密度同位檢查(ldpc)碼 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11303303B2 (zh) |
EP (1) | EP4085533A1 (zh) |
KR (1) | KR102489697B1 (zh) |
CN (1) | CN114902569B (zh) |
TW (1) | TW202133564A (zh) |
WO (1) | WO2021138182A1 (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014127129A1 (en) * | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
US9559722B1 (en) * | 2013-10-21 | 2017-01-31 | Marvell International Ltd. | Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data |
US10784901B2 (en) * | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10454499B2 (en) * | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
CN109478894B (zh) * | 2016-08-19 | 2020-07-21 | 华为技术有限公司 | 一种ldpc码的基矩阵生成方法、编译码方法及设备 |
KR20180107692A (ko) * | 2017-03-22 | 2018-10-02 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 harq 적용시 전송 방법 및 장치 |
WO2019226064A1 (en) * | 2018-05-22 | 2019-11-28 | Huawei Technologies Co., Ltd. | Type-i qc-ldpc codes with efficient encoding and good error floor characteristic |
-
2020
- 2020-12-22 US US17/130,162 patent/US11303303B2/en active Active
- 2020-12-23 CN CN202080090643.3A patent/CN114902569B/zh active Active
- 2020-12-23 EP EP20842886.2A patent/EP4085533A1/en active Pending
- 2020-12-23 WO PCT/US2020/066787 patent/WO2021138182A1/en unknown
- 2020-12-23 KR KR1020227020793A patent/KR102489697B1/ko active IP Right Grant
- 2020-12-23 TW TW109145689A patent/TW202133564A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20210211143A1 (en) | 2021-07-08 |
KR102489697B1 (ko) | 2023-01-18 |
US11303303B2 (en) | 2022-04-12 |
CN114902569A (zh) | 2022-08-12 |
KR20220093002A (ko) | 2022-07-04 |
CN114902569B (zh) | 2023-06-16 |
EP4085533A1 (en) | 2022-11-09 |
WO2021138182A1 (en) | 2021-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8627166B2 (en) | LDPC code family for millimeter-wave band communications in a wireless network | |
JP6798004B2 (ja) | Ldpc符号の符号化および復号化のための方法およびシステム | |
TWI725308B (zh) | Ldpc速率相容設計中的列正交性 | |
US20140185706A1 (en) | Method and apparatus for transmitting and receiving data in a communication system | |
WO2019158031A1 (zh) | 编码的方法、译码的方法、编码设备和译码设备 | |
CN108432167B (zh) | 对消息进行编码解码的装置、系统和计算机可读介质 | |
TW201737651A (zh) | 用於混合式自動重送請求(harq)之傳輸的極化碼 | |
US11671115B2 (en) | High-rate long LDPC codes | |
US11469859B2 (en) | Hybrid automatic repeat request (HARQ) technique based on receiver processing capability | |
US20180278267A1 (en) | Method and apparatus for error correction coding in communication | |
US11936402B2 (en) | Puncturing of polar codes with complementary sequences | |
WO2022161201A1 (zh) | 编码调制与解调解码方法及装置 | |
WO2018038852A1 (en) | Concatenated decoding methods for range extension | |
JP2020515133A (ja) | 長ldpc符号用のmcs | |
US8713415B2 (en) | Method for generating codewords | |
CN114902569B (zh) | 速率为7/8的经穿孔qc-ldpc码 | |
KR102438982B1 (ko) | 무선 통신 시스템에서 부호화 및 복호화를 위한 방법 및 장치 | |
KR20120127319A (ko) | 고 처리율 저밀도 패리티 체크 복호기 및 그의 복호화 방법 | |
CN110612679B (zh) | 信息处理的方法和通信装置 | |
JP7030932B2 (ja) | Ldpc符号の符号化および復号化のための方法およびシステム | |
WO2023241626A1 (zh) | Ldpc的编译码方法和相关装置 | |
US20230291498A1 (en) | Method and apparatus for hybrid automatic repeat request in communication system using polar codes | |
JPWO2010061590A1 (ja) | データ送信装置、データ受信装置及び無線通信システム | |
KR20220122559A (ko) | 통신 시스템에서 LDPC(low-density parity-check) 부호에 기초한 복호 방법 및 장치 | |
KR20230116562A (ko) | 무선 통신 시스템에서의 변조 및 복조 방법 및 장치 |