JP2020515133A - 長ldpc符号用のmcs - Google Patents

長ldpc符号用のmcs Download PDF

Info

Publication number
JP2020515133A
JP2020515133A JP2019548724A JP2019548724A JP2020515133A JP 2020515133 A JP2020515133 A JP 2020515133A JP 2019548724 A JP2019548724 A JP 2019548724A JP 2019548724 A JP2019548724 A JP 2019548724A JP 2020515133 A JP2020515133 A JP 2020515133A
Authority
JP
Japan
Prior art keywords
bits
bit
data
ldpc
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019548724A
Other languages
English (en)
Inventor
シン、ヤン
ヤン、ミン
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2020515133A publication Critical patent/JP2020515133A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/0001Arrangements for dividing the transmission path
    • H04L5/0003Two-dimensional division
    • H04L5/0005Time-frequency
    • H04L5/0007Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

方法及びデバイスが、ソースワードを符号化し、LDPC行列を用いて符号語を復号することを目的に開示される。レート1/2で長さ1344のLDPC符号語を生成する変調符号化方式(MCS)の例示的な実施形態が説明される。

Description

本願は、移動体エアインタフェース技術に関し、具体的には、長バイナリ低密度パリティ検査(LDPC)符号と共に使用する変調符号化方式(MCS)に関する。
送信機にあるLDPC符号化器が、ソースワードを符号化して符号語を生成するのに用いられる。受信機にあるLDPC復号器が、受信した符号語を復号するのに用いられる。様々なレートのLDPC符号がIEEE802.11ad規格に採用されており、現在、IEEE802.11ay規格の開発に関して提案されている。1344ビットの符号語サイズを有する長LDPC符号が、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」[参考文献1]で提案されている。
しかしながら、より長いLDPC符号語長を用いると、送信機でのLDPC符号化の際に用いられる変調符号化方式(MCS)、及び受信機での対応する復号処理に影響を与える可能性がある。したがって、LDPC符号語長の変化によって、LDPC符号語を生成するのに用いられるMCSの修正が必要になり得る。「IEEE Std 802.11ad−2012: Amendment 3: Enhancements for Very High Throughput in the 60 GHz Band」[参考文献2]の21.6.3.2.3.3項には、短LDPC符号(サイズ=672ビット)と共に使用する符号化方式が説明されている。しかしながら、そのような方式は、1344ビットの符号語サイズを有するLDPC符号などの長LDPC符号には適切でないかもしれない。
したがって、長LDPC符号と共に使用するのに適したMCSの必要性がある。
レート1/2で長さ1344のLDPC符号語を生成する変調符号化方式(MCS)の例示的な実施形態が説明される。
ある例示的な態様によれば、ソースワードを伝送用に符号化するために、方法が提供される。本方法は、データビットのストリームを336ビットサイズのセグメントにセグメント化する段階と、336ビットサイズの各セグメントに336個のパディングビットを追加して、対応する672ビットサイズのソースワードを生成する段階と、672ビットサイズの各ソースワードにレート1/2の低密度パリティ検査(LDPC)符号化を適用して、672個のパリティビットを含んだ対応する1344ビットサイズの符号語を生成する段階と、符号語ごとに、336個のパディングビットを、符号語に含まれるデータビットから取り出される336個のビットと置き換えて、336個のデータビット、データビットから取り出される336個のビット、及び672個のパリティビットの連結を含む1344ビットサイズの符号語を提供する段階とを備える。
データビットのストリームにはスクランブルをかけることができ、本方法は、672ビットサイズのソースワードにLDPC符号化を適用する前に、672ビットサイズのソースワード内の336個のパディングビットにスクランブルをかける段階を含むことができる。一部の例では、パディングビットは零ビットである。一部の例では、672ビットサイズの各ソースワードに低LDPC符号化を適用する段階は、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」に明記されているレート1/2で長さ1134のLDPC行列を適用する段階を含む。一部の例では、336個のパディングビットを置き換える段階は、各パディングビットを、PN列のビットとXOR演算されたデータビットに置き換える段階を含む。一部の例では、符号語はBPSKシンボルにマッピングされる。一部の例では、BPSKシンボルはデータブロック又は直交周波数分割多重化(OFDM)シンボルブロックにブロック化され、これらのデータブロック又はOFDMシンボルブロックは、シングルキャリア又はOFDMをそれぞれ用いて伝送するために、802.11ayに準拠したフレームに組み立てられる。
例示的な一実施形態によれば、ソースワードを伝送用に符号化するために、システムが提供される。本システムは、データビットのストリームを336ビットサイズのセグメントにセグメント化し、336ビットサイズの各セグメントに336個のパディングビットを追加して、対応する672ビットサイズのソースワードを生成するように構成されたセグメント化モジュールを備える。本システムは、低密度パリティ検査(LDPC)符号化モジュールを含み、このモジュールは、672ビットサイズの各ソースワードを符号化し、672個のパリティビットを含んだ対応する1344ビットサイズの符号語を生成し、符号語ごとに、336個のパディングビットを、符号語に含まれるデータビットから取り出される336ビットと置き換えて、336個のデータビット、データビットから取り出される336ビット、及び672個のパリティビットの連結を含む1344ビットサイズの符号語を提供するように構成される。
ここで、本願の例示的な実施形態を示す添付図が、一例として参照される。
本開示の1つの実施例に従って例示的な通信システムを示すブロック図である。
本開示の1つの実施例に従って例示的な処理システムを示すブロック図である。
802.11adに関する例示的なシングルキャリアフレームフォーマットを示す図である。
802.11adに関するシングルキャリアフレームフォーマットのデータブロックの例示的な構造を示す図である。
本開示の送信機の例示的な実施例を表すブロック図である。
本開示の情報ビットストリームを処理する方法における例示的な段階を示すブロック図である。
スクランブラを表すブロック図である。
リフティング行列と、IEEE802.11adに明記された、672の符号語長を有するレート1/2のLDPC符号とを示す。
これらの図の全体を通して、類似した参照番号が同様の要素及び特徴を示すのに用いられる。本発明の各態様が、示される実施形態と共に説明されることになるが、本発明をそのような実施形態に限定する意図はないことが理解されるであろう。
本開示は、方法、デバイス、及びシステムを、具体的には、ソースワードを符号化して、無線ローカルエリアネットワーク(WLAN)などの無線ネットワークにおいて伝送される符号語を生成する変調符号化方式を教示する。本開示は、主に802.11ay互換ネットワークに関して以下に説明されるが、他のブロック化符号化ベースのシステムにも適用されてよい。
以下に詳細に説明されるLDPC符号化システムが動作できる環境の一例が、図1A及び図1Bを参照して提供される。図1Aは、複数のステーション(STA)102とアクセスポイント(AP)104とを備える通信ネットワーク100を示す。STA102及びAP104のそれぞれは、本明細書で説明される送信機、受信機、符号化器、及び/又は復号器を含んでよい。ネットワーク100は、限定されるものではないが、IEEE802.11ネットワーク、第5世代(5G)又は第4世代(4G)の電気通信ネットワーク、ロングタームエボリューション(LTE)、第3世代パートナーシッププロジェクト(3GPP)、ユニバーサル移動体通信システム(UMTS)、及び他の無線通信ネットワーク又は移動体通信ネットワークを含む1つ又は複数の通信又はデータの規格又は技術に従って動作してよい。ネットワーク100は、例えば、無線ローカルエリアネットワーク(WLAN)であってよい。STA102は一般に、無線通信を提供することができるか、又は802.11プロトコルを用いることができる任意のデバイスあってよい。STA102は、ラップトップ、デスクトップPC、PDA、アクセスポイント若しくはWi−Fi電話、無線送信/受信装置(WTRU)、移動局(MS)、移動端末、スマートフォン、セルラー電話、又は他の無線対応のコンピュータ処理装置若しくは移動体機器であってよい。一部の実施形態では、STA102は、通信ネットワーク100においてデータを送信、受信、又は送受信する機能を有するが通信以外の主要機能を実行する機械を備える。1つの実施形態において、機械は、通信ネットワーク100を通じてデータを送信及び/又は受信する手段を有する装置又はデバイスを含むが、そのような装置又はデバイスは通常、ユーザによって通信を主目的として操作されることはない。AP104は、基地局(BS)、進化型ノードB(eNB)、無線ルータ、又は他のネットワークインタフェースを含んでよく、これらは、ネットワーク100においてSTA102用の無線送信ポイント及び/又は無線受信ポイントとして機能する。AP104は、AP104と他のリモートネットワーク、ノード、AP、及びデバイス(不図示)との間でデータのやり取りができるようにするバックホールネットワーク110に接続される。AP104は、図1Aの矢印で表されるように、それぞれのSTA102とのアップリンク通信チャネル及びダウンリンク通信チャネルを確立することにより、それぞれのSTA102との通信をサポートしてよい。ネットワーク100における通信が、スケジューリングされていなくても、AP104によって又はネットワーク100のスケジューリングエンティティ若しくは管理エンティティ(不図示)によってスケジューリングされていても、あるいはスケジューリングされた通信とスケジューリングされていない通信との混合であってもよい。
図1Bは、例示的な処理システム150を示す。本システムは、本明細書で説明される方法及びシステム、例えば、STA102又はAP104などを実装するのに用いられてよい。処理システム150は、例えば、基地局、無線ルータ、移動体機器、又は任意の好適な処理システムであってよい。本開示を実装するのに適した他の処理システムが用いられてもよく、そのような処理システムは、以下に論じられる構成要素とは異なる構成要素を含んでよい。図1Bは、各構成要素の1つの事例を示しているが、処理システム150には各構成要素の複数の事例があってもよい。
処理システム150は、プロセッサ、マイクロプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、専用論理回路、又はこれらの組み合わせなどの、1つ又は複数の処理デバイス152を含んでよい。処理システム150は、1つ又は複数の入力/出力(I/O)インタフェース154も含んでよく、このインタフェースは、1つ又は複数の適切な入力装置及び/又は出力装置(不図示)とインタフェースで接続できるようにしてよい。入力装置及び/又は出力装置のうちの1つ又は複数が、処理システム150の構成要素として含まれてもよく、又は処理システム150の外部にあってもよい。処理システム150は、限定されるものではないが、イントラネット、インターネット、P2Pネットワーク、WAN、LAN、WLAN、及び/又はセルラー通信ネットワーク若しくは移動体通信ネットワーク(5G、4G、LTE、又は上述された他のネットワークなど)などのネットワークとの有線通信又は無線通信用の1つ又は複数のネットワークインタフェース158を含んでよい。ネットワークインタフェース208は、ネットワーク内通信及び/又はネットワーク間通信のための、有線リンク(例えば、イーサネット(登録商標)ケーブル)及び/又は無線リンク(例えば、1つ又は複数の無線周波数リンク)を含んでよい。ネットワークインタフェース158は、例えば、1つ又は複数の送信機又は送信アンテナ、1つ又は複数の受信機又は受信アンテナ、並びに様々な信号処理ハードウェア及びソフトウェアを介して、無線通信を提供してよい。この例では、1つのアンテナ160が示されており、このアンテナは、送信及び受信の両方のアンテナとして役割を果たし得る。しかしながら、他の例では、送信用及び受信用に別個のアンテナがあってもよい。ネットワークインタフェース158は、バックホールネットワーク110、又はネットワーク100内の他のユーザデバイス、アクセスポイント、受信ポイント、送信ポイント、ネットワークノード、ゲートウェイ、又は中継器(不図示)に対して、データを送受信するよう構成されてよい。
処理システム150は、1つ又は複数の記憶装置170も含んでよく、この記憶装置は、ソリッドステートドライブ、ハードディスクドライブ、磁気ディスクドライブ、及び/又は光ディスクドライブなどの大容量記憶装置を含んでよい。処理システム150は、1つ又は複数のメモリ172を含んでよく、このメモリは、揮発性又は不揮発性のメモリ(例えば、フラッシュメモリ、ランダムアクセスメモリ(RAM)、及び/又はリードオンリメモリ(ROM))を含んでよい。非一時的メモリ172は、処理デバイス152が本開示を実施するなどのために実行する命令を格納してよい。メモリ172は、オペレーティングシステム及び他のアプリケーション/機能を実行するなどのための他のソフトウェア命令を含んでもよい。一部の例では、1つ若しくは複数のデータセット及び/又はモジュールが、外部メモリ(例えば、処理システム150と有線通信又は無線通信する外部ドライブ)によって提供されてもよく、あるいは一時的又は非一時的なコンピュータ可読媒体によって提供されてもよい。非一時的コンピュータ可読媒体の例には、RAM、ROM、消去可能プログラム可能型ROM(EPROM)、電気的消去可能プログラム可能型ROM(EEPROM)、フラッシュメモリ、CD−ROM、又は他の携帯型記憶装置が含まれる。
例示的な実施形態において、処理システム150は、ソースワードを符号語に符号化する符号化器162と、符号語をシンボルに変調する変調器164とを含む。以下に説明されるように、符号化器162は、ソースワードに対してLDPC符号化を実行して、符号語をビットで生成する。変調器164は、(例えば、BPSK、QPSK、16QAM、又は64QAMなどの変調技術によって)符号語に対して変調を実行する。一部の例では、メモリ172内の符号化された命令が、符号化器162及び/又は変調器164の機能を実行するように処理デバイス152を構成してよく、符号化器162及び/又は変調器164が処理システム150の別個の物理モジュールでなくてもよい。一部の例では、符号化器162及び変調器164は、処理システム150の送信機モジュールの中に具現化されてよい。一部の例では、送信アンテナ160、符号化器162、及び変調器164は、処理システム150の外部にある送信機コンポーネントとして具現化されてもよく、また処理システム150からソースワードを単に伝達してもよい。
処理システム150は、受信した信号を処理するために、復調器180及び復号器190を含んでよい。復調器180は、受信した変調信号(例えば、BPSK信号、QPSK信号、16QAM信号、又は64QAM信号)に対して復調を実行してよい。復号器190は次に、受信した信号に含まれる元の信号を取り戻すために、復調信号に対して適切な復号を実行してよい。一部の例では、メモリ172内の符号化された命令が、復調器180及び/又は復号器190の機能を実行するように処理デバイス152を構成してよく、復調器180及び/又は復号器190は、処理システム150の別個の物理モジュールでなくてもよい。一部の例では、復調器180及び復号器190は、処理システム150の受信機モジュールの中に具現化されてよい。一部の例では、受信アンテナ160、復調器180、及び復号器190は、処理システム150の外部にある受信機コンポーネントとして具現化されてもよく、また受信した信号から復号された信号を処理システム150に単に伝達してもよい。
処理デバイス152、I/Oインタフェース154、ネットワークインタフェース158、符号化器162、変調器164、記憶装置170、メモリ172、復調器180、及び復号器190を含む処理システム150の構成要素の間に、通信を提供するバス192があってもよい。バス192は、例えば、メモリバス、ペリフェラルバス、又はビデオバスを含む任意の好適なバスアーキテクチャであってよい。
ネットワーク100のSTA102とAP104との間の通信が、伝送されるソースワードを、低密度パリティ検査(LDPC)符号化技術を用いて符号化することにより、及び/又は、受信される符号語を、LDPC符号復号技術を用いて復号することにより実現されてよい。ソースワードがLDPC符号化技術で符号化された後に、符号化された符号語がAP104からSTA102への信号又はSTA102からAP104への信号で伝送される場合、伝送される信号のLDPC符号化情報は伝送されるフレームに含まれてよい。伝送された信号をSTA102又はAP104が受信した後に、受信した信号のLDPC符号化情報を用いて、STA102又はAP104は次に、適切なLDPC復号技術を選択して、受信した信号を復号してよい。
図2Aは、IEEE802.11adに基づくシングルキャリア(SC)フレーム201の例示的なフォーマットを示す。このフレームは、例示的な実施形態においてAP104とSTA102との間でやり取りされる信号に用いられてよい。SCフレーム201は、ショートトレーニングフィールド(STF)、チャネル推定(CE)フィールド、PHYヘッダ、SCデータブロック(BLK)、並びに任意選択でビームフォーミングのトレーニング用の自動利得制御(AGC)サブフィールド及びTRN−R/Tサブフィールドを含む。このフレームには、図2Aに示すように、複数のSCデータブロックBLKが含まれてよい。
図2Bは、802.11ad規格に基づくSCデータブロックBLKの例示的な構成を示す。このSCデータブロックBLKは、例示的な実施形態に用いられてよい。図2Bでは、それぞれのSCデータブロックBLKが、DATA_BLK=448個のシンボルから構成されている。GI=64ビットのガードインターバル(GI)が、隣接する2つのBLKの間ごとに用いられ、隣接するデータブロック間の巡回期間としての役割を果たし、SC受信機が周波数領域の均一化を実行できるようにする。802.11ayでは、チャネルボンディングをサポートすることができ、チャネル数がNCBによって示され、それに応じてデータブロックサイズが修正される。したがって、例示的な実施形態では、他の代替のデータブロックサイズ及びガードインターバルサイズとして、以下のものを含む。
1)DATA_BLK=448×NCB、GI=64×NCB(2≦NCB≦N)
N≧2)DATA_BLK=480×NCB、GI=32×NCB(1≦NCB≦N、N≧1)
3)DATA_BLK=384×NCB、GI=128×NCB(1≦NCB≦N、N≧1)
図2Aは、STA102又はAP104の送信機300の例示的な実施例を表す。例示的な実施形態では、送信機300はSCデータフレーム201を出力する。IEEE802.11ad規格に明記されているように、SCフレーム201のPHYヘッダは、SCフレーム201に含まれるSCデータブロックBLKに適用されるMCSを識別する5ビットのMCSフィールドを含む。具体的には、MCSフィールドは、所定の変調符号化方式に適用されるインデックス値と関連付けられる一連のパラメータを識別する変調符号化方式テーブルの中のインデックスである。IEEE802.11ad規格では、MCSインデックス「1」(MCS1と呼ばれる)は、以下のMCSパラメータを指定する。
・変調:π/2−BPSK
・NCBPS=1
・レピティション=2
・符号化率=1/2
・データレート(Mbps)=385
これらのパラメータは、IEEE802.11ad規格の21.6.3.2.3.3項[参考文献2]に詳述されている所定のLDPC符号化処理に関して指定される。上述したように、IEEE802.11ad規格は、672ビットの1/2レート符号語サイズを指定する。
したがって、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」[参考文献1]に詳述されているようなLDPC符号の文脈で用いるために、例示的な実施形態が、1344ビットの符号語サイズを有する1/2レートLPDCに適したMCS1の代わりとして本明細書で説明される。
ここで、SCフレーム201のSCデータブロックBLKに適用されるMCSに関する説明が、図3A及び図3Bの文脈で記述される。図3Aに示すように、送信機300は、処理システム150によって実装され、ソースワードセグメント化モジュール202と、LDPC符号化器162と、ビット対シンボルマッピング変調器164と、ブロック化モジュール208とを含む。例示的な実施形態では、送信機300から伝送されるフレーム201のヘッダ内のMCSインデックス値は、以下のMCSパラメータを含むMCSテーブルエントリに対応することになる。
・変調:π/2−BPSK
・NCBPS=1
・レピティション=2
・符号化率=1/2
・データレート(Mbps)=385
図3Bは、送信機によって入力情報ビットストリームを処理する例示的な段階を示す。
例示的な一実施形態では、スクランブルをかけられた情報又はデータビットが、それぞれがk=672ビットのサイズを有する複数のソースワードにデータビットをセグメント化するのに用いられるソースワードセグメント化モジュール202において、ストリームで受信される。例示的な実施形態では、MCSレピティション係数2は、各ソースワード
が2つのバージョンの入力データビットを含むことを示し、したがって、セグメント化モジュール202は以下の処置(図3Bを参照)を実行して、ソースワード
を生成する。
(1)入力されるスクランブルをかけたデータビットをセグメント化して、K/2=336個のスクランブルをかけたデータビット(b,b,…,b336)を含むセグメントを提供する(段階320)。
(2)K/2=336個のパディング「零」ビット(0,0,…,0336)を336個のスクランブルをかけたデータビットと連結して、kビットまでパディングし(段階322)、672ビットのソースワード
=(b,b,…,b336,0,0,…,0336)を作り出す(段階326)。
k=672のソースワード
=(b,b,…,b336,0,0,…,0336)がそれぞれ、1×k行のベクトル又は1次元のバイナリ1×kを形成する。k=672ビットのソースワード
は、LDPC符号化器162で符号化され、それぞれn=1344ビットの符号語
をLDPC符号化器162によって生成する(段階224)。具体的には、672ビットサイズブロックのデータビットと各ソースワードのパディングビット
=(b,b,…,b336,0,0,…,0336)とが、(n−k)=672ビットサイズブロックのパリティビット(p,p,…,p672)と連結されて、
となるような、n=1344ビットサイズの符号語
=(b,b,…,b336,0,0,…,0336,p,p,…,p672)を作成する。ここで、Hは(n−k)×nのパリティ検査行列である。
例示的な一実施形態では、パリティ行列Hは、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」[参考文献1]に明記されているレート1/2で長さ1134のLDPC行列の形態をとる。これに関して、図5を参照すると、パリティ行列Hは、リフティング行列592を基本行列504に適用することによって生じる672行×1344列の行列であり、基本行列504は、IEEE802.11ad[参考文献2]に明記されている、符号化率1/2で符号語サイズ=672ビットのLDPC行列である。基本行列504では、「−1」以外の値を含むテーブル内の各要素iは、サイズZ×Z(Z=42)の単位行列Pという巡回置換行列Pであり、「−1」の記載はサイズZ×Zの零行列を表す。
符号化されたn=1344サイズの符号語
=(b,b,…,b336,0,0,…,0336,p,p,…,p672)は、LDPC符号化器162でさらなる演算の対象となり、K/2=336個のパディング零ビット(0,0,…,0336)がXOR演算されたデータビットに置き換えられる(段階328)。具体的には、336個の元のスクランブルをかけたデータビット(b,b,…,b336)が336ビットサイズの疑似乱数(PN)列とXOR演算され、PN列とXOR演算された336ビットブロックのデータビット(b´,b´,…,b´336)を作り出す。これに関して、図4は、線形フィードバックシフトレジスタ(LFSR)とXOR演算とを用いて実装されるスクランブラ402の一例を示す。PN列は、例えば、スクランブラ402のLFSRから生成され、LSFRは全て1のベクトルに初期化され、符号語ごとに同じベクトルに再初期化され得る。パディングされた零を、XOR演算されたデータビットに置き換えた後に、LDPC符号化器は1344ビットサイズの符号語
=(b,b,…,b336,b´,b´,…,b´336,p,p,…,p672)を出力する。この符号語は、336個のスクランブルをかけたデータビットと、PN列とXOR演算された336個のスクランブルをかけたデータビットと、672個のパリティ検査ビットとを含む。
符号化された符号語
は次に、ビット対シンボルマッピング変調器164においてシンボルに変調される(段階330)。例示的な実施形態では、802.11adに明記されているπ/2−BPSK変調が適用される。BPSK変調では、バイナリビットがマッピングされて、単に双極性の{−1,1}シンボルになるだけである。複数のシンボルが、変調された符号語としてグループ化されてよい。例えば、変調された符号語は、1344個のBPSK変調シンボルを含んでよい。変調された符号語はさらに、ブロック化モジュール208において、適切なサイズのデータブロック(BLK)に組み立てられてよい(段階332)。一実施形態では、組み立てられた各データブロックBLKは448個のシンボルを含む。データブロックBLKは次に、フレーム201に組み立てることができ、一部の例では、このフレームはIEEE802.11ayのSCに準拠したフレームであり、対応する復号機能を有する受信機に伝送するために、シングルキャリア上に変調される。
一部の例では、ブロック化モジュール208は、直交周波数分割多重化(OFDM)をBPSK変調シンボルに適用して、IEEE802.11ayのOFDMに準拠したフレームに組み立てることができるOFDMシンボルブロックを出力するように構成される。
したがって、上述したMCSは、サイズ1344のレート1/2のLDPC符号を用いて、802.11ayのMCS1に好適な符号化手順を提供する。例示的なシミュレーションでは、802.11adに明記されているMCS1とともにレート1/2でサイズ672のLDPC符号を用いる場合と比較して、最大0.5dBまでの性能向上が確認されている。
本開示は、開示された方法及びシステムの例を実装するための、特定の例示的なアルゴリズム及び計算を提供する。しかしながら、本開示は、いかなる特定のアルゴリズム又は計算にも制約されることはない。本開示は、特定の順序の複数の段階を有する方法及びプロセスを説明しているが、この方法及びプロセスの1つ又は複数の段階は、必要に応じて省略されても又は変更されてもよい。
1つ又は複数の段階は、必要に応じて、これらの段階が説明されている以外の順序で行われてもよい。
前述の実施形態の説明を通じて、本発明はハードウェアのみを用いて実装されても、又はソフトウェアと必要な汎用ハードウェアプラットフォームとを用いて実装されても、又はハードウェアとソフトウェアとの組み合わせによって実装されてもよい。そのような理解に基づいて、本発明の技術的解決手段は、ソフトウェア製品の形態で具現化されてよい。ソフトウェア製品は、不揮発性記憶媒体又は非一時的記憶媒体に格納されてよく、この記憶媒体は、コンパクトディスクリードオンリメモリ(CD−ROM)、USBフラッシュドライブ、又はハードディスクであってよい。ソフトウェア製品は、コンピュータデバイス(パーソナルコンピュータ、サーバ、又はネットワークデバイス)が本発明の実施形態で提供された方法を実行できるようにする複数の命令を含む。
本発明及びその利点が詳細に説明されてきたが、添付の特許請求の範囲により定められる本発明から逸脱することなく、様々な改変例、置き換え例、及び変更例が本明細書において可能であることを理解されたい。
さらに、本願の範囲は、本明細書で説明されたプロセス、機械、生産物、組成物、手段、方法、及び段階に関する特定の実施形態に限定されることが意図されているわけではない。当業者であれば本発明の本開示から容易に理解できるように、本明細書で説明された対応する実施形態と実質的に同じ機能を実行するか又は実質的に同じ結果を実現する、現存するか又は後に開発される、プロセス、機械、生産物、組成物、手段、方法、又は段階が、本発明に従って利用されてよい。したがって、添付の特許請求の範囲は、その範囲に、そのようなプロセス、機械、生産物、組成物、手段、方法、又は段階を含むことが意図されている。
処理システム150は、プロセッサ、マイクロプロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、専用論理回路、又はこれらの組み合わせなどの、1つ又は複数の処理デバイス152を含んでよい。処理システム150は、1つ又は複数の入力/出力(I/O)インタフェース154も含んでよく、このインタフェースは、1つ又は複数の適切な入力装置及び/又は出力装置(不図示)とインタフェースで接続できるようにしてよい。入力装置及び/又は出力装置のうちの1つ又は複数が、処理システム150の構成要素として含まれてもよく、又は処理システム150の外部にあってもよい。処理システム150は、限定されるものではないが、イントラネット、インターネット、P2Pネットワーク、WAN、LAN、WLAN、及び/又はセルラー通信ネットワーク若しくは移動体通信ネットワーク(5G、4G、LTE、又は上述された他のネットワークなど)などのネットワークとの有線通信又は無線通信用の1つ又は複数のネットワークインタフェース158を含んでよい。ネットワークインタフェース158は、ネットワーク内通信及び/又はネットワーク間通信のための、有線リンク(例えば、イーサネット(登録商標)ケーブル)及び/又は無線リンク(例えば、1つ又は複数の無線周波数リンク)を含んでよい。ネットワークインタフェース158は、例えば、1つ又は複数の送信機又は送信アンテナ、1つ又は複数の受信機又は受信アンテナ、並びに様々な信号処理ハードウェア及びソフトウェアを介して、無線通信を提供してよい。この例では、1つのアンテナ160が示されており、このアンテナは、送信及び受信の両方のアンテナとして役割を果たし得る。しかしながら、他の例では、送信用及び受信用に別個のアンテナがあってもよい。ネットワークインタフェース158は、バックホールネットワーク110、又はネットワーク100内の他のユーザデバイス、アクセスポイント、受信ポイント、送信ポイント、ネットワークノード、ゲートウェイ、又は中継器(不図示)に対して、データを送受信するよう構成されてよい。
図2Bは、802.11ad規格に基づくSCデータブロックBLKの例示的な構成を示す。このSCデータブロックBLKは、例示的な実施形態に用いられてよい。図2Bでは、それぞれのSCデータブロックBLKが、DATA_BLK=448個のシンボルから構成されている。GI=64ビットのガードインターバル(GI)が、隣接する2つのBLKの間ごとに用いられ、隣接するデータブロック間の巡回期間としての役割を果たし、SC受信機が周波数領域の均一化を実行できるようにする。802.11ayでは、チャネルボンディングをサポートすることができ、チャネル数がNCBによって示され、それに応じてデータブロックサイズが修正される。したがって、例示的な実施形態では、他の代替のデータブロックサイズ及びガードインターバルサイズとして、以下のものを含む。
1)DATA_BLK=448×NCB、GI=64×NCB(2≦NCB≦N、N≧2)
2)DATA_BLK=480×NCB、GI=32×NCB(1≦NCB≦N、N≧1)
3)DATA_BLK=384×NCB、GI=128×NCB(1≦NCB≦N、N≧1)
3Aは、STA102又はAP104の送信機300の例示的な実施例を表す。例示的な実施形態では、送信機300はSCデータフレーム201を出力する。IEEE802.11ad規格に明記されているように、SCフレーム201のPHYヘッダは、SCフレーム201に含まれるSCデータブロックBLKに適用されるMCSを識別する5ビットのMCSフィールドを含む。具体的には、MCSフィールドは、所定の変調符号化方式に適用されるインデックス値と関連付けられる一連のパラメータを識別する変調符号化方式テーブルの中のインデックスである。IEEE802.11ad規格では、MCSインデックス「1」(MCS1と呼ばれる)は、以下のMCSパラメータを指定する。
・変調:π/2−BPSK
・NCBPS=1
・レピティション=2
・符号化率=1/2
・データレート(Mbps)=385
これらのパラメータは、IEEE802.11ad規格の21.6.3.2.3.3項[参考文献2]に詳述されている所定のLDPC符号化処理に関して指定される。上述したように、IEEE802.11ad規格は、672ビットの1/2レート符号語サイズを指定する。
したがって、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」[参考文献1]に詳述されているようなLDPC符号の文脈で用いるために、例示的な実施形態が、1344ビットの符号語サイズを有する1/2レートLDPCに適したMCS1の代わりとして本明細書で説明される。
例示的な一実施形態では、パリティ行列Hは、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」[参考文献1]に明記されているレート1/2で長さ1134のLDPC行列の形態をとる。これに関して、図5を参照すると、パリティ行列Hは、リフティング行列502を基本行列504に適用することによって生じる672行×1344列の行列であり、基本行列504は、IEEE802.11ad[参考文献2]に明記されている、符号化率1/2で符号語サイズ=672ビットのLDPC行列である。基本行列504では、「−1」以外の値を含むテーブル内の各要素iは、サイズZ×Z(Z=42)の単位行列Pという巡回置換行列Pであり、「−1」の記載はサイズZ×Zの零行列を表す。
符号化されたn=1344サイズの符号語
=(b,b,…,b336,0,0,…,0336,p,p,…,p672)は、LDPC符号化器162でさらなる演算の対象となり、K/2=336個のパディング零ビット(0,0,…,0336)がXOR演算されたデータビットに置き換えられる(段階328)。 具体的には、336個の元のスクランブルをかけたデータビット(b,b,…,b336)が336ビットサイズの疑似乱数(PN)列とXOR演算され、PN列とXOR演算された336ビットブロックのデータビット(b´,b´,…,b´336)を作り出す。これに関して、図4は、線形フィードバックシフトレジスタ(LFSR)とXOR演算とを用いて実装されるスクランブラ402の一例を示す。PN列は、例えば、スクランブラ402のLFSRから生成され、LFSRは全て1のベクトルに初期化され、符号語ごとに同じベクトルに再初期化され得る。 パディングされた零を、XOR演算されたデータビットに置き換えた後に、LDPC符号化器は1344ビットサイズの符号語
=(b,b,…,b336,b´,b´,…,b´336,p,p,…,p672)を出力する。この符号語は、336個のスクランブルをかけたデータビットと、PN列とXOR演算された336個のスクランブルをかけたデータビットと、672個のパリティ検査ビットとを含む。

Claims (18)

  1. ソースワードを伝送用に符号化する方法であって、前記方法は、
    データビットのストリームを336ビットサイズのセグメントにセグメント化する段階と、
    336ビットサイズの各セグメントに336個のパディングビットを追加して、対応する672ビットサイズのソースワードを生成する段階と、
    672ビットサイズの各ソースワードにレート1/2の低密度パリティ検査(LDPC)符号化を適用して、672個のパリティビットを含んだ対応する1344ビットサイズの符号語を生成する段階と、
    符号語ごとに、336個の前記パディングビットを、前記符号語に含まれる前記データビットから取り出される336個のビットと置き換えて、336個の前記データビット、前記データビットから取り出される336個の前記ビット、及び672個のパリティビットの連結を含む1344ビットサイズの符号語を提供する段階と
    を備える、方法。
  2. 前記データビットのストリームはスクランブルをかけられている、請求項1に記載の方法。
  3. 前記パディングビットは零ビットである、請求項1から2のいずれか一項に記載の方法。
  4. 672ビットサイズの各ソースワードにLDPC符号化を適用する段階は、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」に明記されているレート1/2で長さ1134のLDPC行列を適用する段階を含む、請求項1から3のいずれか一項に記載の方法。
  5. 336個の前記パディングビットを置き換える段階は、各パディングビットを、PN列のビットとXOR演算されたデータビットに置き換える段階を含む、請求項1から4のいずれか一項に記載の方法。
  6. 前記符号語をBPSKシンボルにマッピングする段階を備える、請求項1から5のいずれか一項に記載の方法。
  7. 前記BPSKシンボルをデータブロックにブロック化して、前記データブロックを、シングルキャリア伝送のために802.11ayに準拠したフレームに組み立てる段階を備える、請求項6に記載の方法。
  8. 前記方法はさらに、前記BPSKシンボルを直交周波数分割多重方式(OFDM)伝送用にOFDMのシンボルブロックに変調する段階を備える、請求項6に記載の方法。
  9. ソースワードを伝送用に符号化するシステムであって、
    セグメント化モジュールであって、
    データビットのストリームを336ビットサイズのセグメントにセグメント化し、
    336ビットサイズの各セグメントに336個のパディングビットを追加して、対応する672ビットサイズのソースワードを生成する
    ように構成されたセグメント化モジュールと、
    低密度パリティ検査(LDPC)符号化モジュールであって
    672ビットサイズの各ソースワードを符号化して、672個のパリティビットを含んだ対応する1344ビットサイズの符号語を生成し、
    符号語ごとに、336個の前記パディングビットを、前記符号語に含まれる前記データビットから取り出される336個のビットと置き換えて、336個の前記データビット、前記データビットから取り出される336個の前記ビット、及び672個のパリティビットの連結を含む1344ビットサイズの符号語を提供する
    ように構成されたLDPC符号化モジュールと
    を備える、システム。
  10. 前記データビットのストリームはスクランブルをかけられている、請求項9に記載のシステム。
  11. 前記パディングビットは零ビットである、請求項9又は10に記載のシステム。
  12. 前記LDPC符号化モジュールは、「IEEE 802.11−16/0676−01−00 'Length−1344−LDPC−codes−for−11ay', 2016−05−17」に明記されているレート1/2で長さ1134のLDPC行列を適用するように構成される、請求項9から11のいずれか一項に記載のシステム。
  13. 前記LDPC符号化モジュールは、各パディングビットを、PN列のビットとXOR演算されたデータビットに置き換えることによって、336個の前記パディングビットを置き換えるように構成される、請求項9から12のいずれか一項に記載のシステム。
  14. 前記符号語をBPSKシンボルにマッピングするように構成されたシンボルマッピングモジュールを備える、請求項9から13のいずれか一項に記載のシステム。
  15. 前記BPSKシンボルをデータブロックにブロック化して、前記データブロックを、シングルキャリアを用いる伝送のために802.11ayに準拠したフレームに組み立てるように構成されたブロック化モジュールを備える、請求項14に記載のシステム。
  16. 前記BPSKシンボルを直交周波数分割多重方式(OFDM)伝送用にOFDMのシンボルブロックに変調するように構成されたブロック化モジュールを備える、請求項14に記載のシステム。
  17. 前記システムは、ローカル無線エリアネットワークのアクセスポイントにおいて具現化される、請求項9から16のいずれか一項に記載のシステム。
  18. 前記システムは、移動体無線局において具現化される、請求項9から16の一項に記載のシステム。
JP2019548724A 2017-03-09 2017-03-09 長ldpc符号用のmcs Pending JP2020515133A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/076042 WO2018161290A1 (en) 2017-03-09 2017-03-09 Mcs for long ldpc codes

Publications (1)

Publication Number Publication Date
JP2020515133A true JP2020515133A (ja) 2020-05-21

Family

ID=63447236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019548724A Pending JP2020515133A (ja) 2017-03-09 2017-03-09 長ldpc符号用のmcs

Country Status (8)

Country Link
US (1) US10868636B2 (ja)
EP (1) EP3580865B1 (ja)
JP (1) JP2020515133A (ja)
KR (1) KR102256656B1 (ja)
CN (1) CN110383726A (ja)
ES (1) ES2901073T3 (ja)
RU (1) RU2725430C1 (ja)
WO (1) WO2018161290A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020536360A (ja) * 2017-11-24 2020-12-10 エルジー・ケム・リミテッド 硫黄−炭素複合体、その製造方法及びこれを含むリチウム二次電池
WO2021245718A1 (ja) * 2020-05-30 2021-12-09 公立大学法人公立諏訪東京理科大学 無線送信方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403066B1 (ko) * 2017-08-22 2022-05-27 삼성전자주식회사 제로 비트 패딩을 이용한 채널 부호화/복호화 방법 및 장치
US20220131641A1 (en) * 2019-03-11 2022-04-28 Lg Electronics Inc. Method and device for performing harq operation
WO2023090480A1 (ko) * 2021-11-18 2023-05-25 엘지전자 주식회사 무선 통신 시스템에서 무선 신호 송수신 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120240001A1 (en) * 2011-03-16 2012-09-20 Samsung Electronics Co., Ltd. Ldpc code family for millimeter-wave band communications in a wireless network
US20160241314A1 (en) * 2013-10-16 2016-08-18 Interdigital Patent Holdings, Inc. METHOD AND SYSTEM FOR MILLIMETER WAVE HOTSPOT (mmH) BACKHAUL AND PHYSICAL (PHY) LAYER TRANSMISSIONS

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2609794C (en) * 2005-05-12 2013-12-03 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
CN101378304A (zh) 2007-08-28 2009-03-04 华为技术有限公司 基于低密度校验码的重传传输方法及传输设备
US20100111145A1 (en) * 2008-11-05 2010-05-06 Broadcom Corporation Baseband unit having bit repetitive encoded/decoding
US8495450B2 (en) * 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
EP2477335B1 (en) 2011-01-18 2019-05-29 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and reveiving data in communication/broadcasting system
TW201342813A (zh) * 2012-04-03 2013-10-16 Novatek Microelectronics Corp 資料編碼及解碼方法與裝置
US9444655B2 (en) * 2014-03-25 2016-09-13 Intel IP Corporation Apparatus, method and system of scrambling a wireless transmission
CN105812107B (zh) 2014-12-31 2019-12-06 中兴通讯股份有限公司 Ofdma系统中数据包处理方法及装置
CN105991227B (zh) * 2015-02-15 2020-03-03 中兴通讯股份有限公司 数据编码方法及装置
US20170134126A1 (en) * 2015-11-06 2017-05-11 Qualcomm Incorporated System and method for encoding and decoding header data portion of a frame
US10523364B2 (en) * 2015-11-06 2019-12-31 Samsung Electronics Co., Ltd. Channel coding framework for 802.11AY and larger block-length LDPC codes for 11AY with 2-step lifting matrices and in-place property
CN109417392B (zh) * 2016-07-20 2021-10-15 华为技术有限公司 Ldpc码的编解码方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120240001A1 (en) * 2011-03-16 2012-09-20 Samsung Electronics Co., Ltd. Ldpc code family for millimeter-wave band communications in a wireless network
US20160241314A1 (en) * 2013-10-16 2016-08-18 Interdigital Patent Holdings, Inc. METHOD AND SYSTEM FOR MILLIMETER WAVE HOTSPOT (mmH) BACKHAUL AND PHYSICAL (PHY) LAYER TRANSMISSIONS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAUSHIK JOSIAM: "Length 1344 LDPC codes for 11ay", IEEE 802.11-16/0676R1, JPN6020046664, May 2016 (2016-05-01), ISSN: 0004402233 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020536360A (ja) * 2017-11-24 2020-12-10 エルジー・ケム・リミテッド 硫黄−炭素複合体、その製造方法及びこれを含むリチウム二次電池
WO2021245718A1 (ja) * 2020-05-30 2021-12-09 公立大学法人公立諏訪東京理科大学 無線送信方法

Also Published As

Publication number Publication date
EP3580865A4 (en) 2020-02-19
CN110383726A (zh) 2019-10-25
EP3580865A1 (en) 2019-12-18
RU2725430C1 (ru) 2020-07-02
EP3580865B1 (en) 2021-11-24
KR102256656B1 (ko) 2021-05-25
WO2018161290A1 (en) 2018-09-13
KR20190119145A (ko) 2019-10-21
US10868636B2 (en) 2020-12-15
ES2901073T3 (es) 2022-03-21
US20190393977A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
EP3172853B1 (en) System and method for generating codebooks with small projections per complex dimension and utilization thereof
US10868636B2 (en) MCS for long LDPC codes
US10868567B2 (en) Methods and systems for encoding and decoding for LDPC codes
RU2582545C1 (ru) Построение полей сигнала с очень высокой пропускной способностью (vht-sig) для уменьшенного отношения пиковой к средней мощности (papr)
US10356788B2 (en) System and method for high-rate sparse code multiple access in downlink
WO2018127064A1 (zh) 控制信息传输方法及装置
US10158404B2 (en) Data transmission method, transmit end device, and receive end device
TWI745579B (zh) 用於極性碼的有效率交錯器設計
US11671115B2 (en) High-rate long LDPC codes
WO2022161201A1 (zh) 编码调制与解调解码方法及装置
WO2018127139A1 (zh) 一种控制信息的传输方法和装置
WO2019098689A1 (ko) 무선 통신 시스템에서 부호화 및 복호화를 위한 방법 및 장치
CN108631977B (zh) 一种广播信息指示的发送方法和发送设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210907