TW202125156A - 在待機階段提供電源的方法 - Google Patents

在待機階段提供電源的方法 Download PDF

Info

Publication number
TW202125156A
TW202125156A TW108147424A TW108147424A TW202125156A TW 202125156 A TW202125156 A TW 202125156A TW 108147424 A TW108147424 A TW 108147424A TW 108147424 A TW108147424 A TW 108147424A TW 202125156 A TW202125156 A TW 202125156A
Authority
TW
Taiwan
Prior art keywords
power
programmable logic
unit
mode
power supply
Prior art date
Application number
TW108147424A
Other languages
English (en)
Other versions
TWI726550B (zh
Inventor
王啓禹
Original Assignee
神雲科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神雲科技股份有限公司 filed Critical 神雲科技股份有限公司
Priority to TW108147424A priority Critical patent/TWI726550B/zh
Priority to US17/131,330 priority patent/US11175715B2/en
Application granted granted Critical
Publication of TWI726550B publication Critical patent/TWI726550B/zh
Publication of TW202125156A publication Critical patent/TW202125156A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

一種在待機階段提供電源的方法，藉由一支援開放運算計畫之規格的電腦系統來實施，並包含以下步驟：(A)一可程式邏輯單元將一相關於一開放運算卡的卡訊號設為高準位以進入第一模式；(B)在該電腦系統處於第一模式下，一基板管理控制單元判定待機電源是否不足；(C)當判定出待機電源不足時，該基板管理控制單元傳送一觸發訊號至該可程式邏輯單元；(D)在該可程式邏輯單元接收到該觸發訊號時，該可程式邏輯單元傳送一通知訊號至一電源供應單元，以進入一第二模式；及(E)在該電腦系統處於該第二模式下，該電源供應單元提供主電源予該開放運算卡。

Description

在待機階段提供電源的方法
本發明是有關於一種提供電源的方法，特別是指一種在待機階段提供電腦系統所需電源的方法。
現有伺服器的電源供應器所能提供之待機電源(standby power)的電壓為12V，且電流介於1.5A 到2A間，對過去的伺服器產品之應用來說，待機電源的供給能力是足以供處於待機狀態下之伺服器使用。然而，在新的介面(interface)與設備不斷推陳出新的情況下，上述電源供應器之規格已漸漸無法滿足某些系統設計的需求，以開放運算計畫(Open Compute Project，簡稱OCP)v3.0的規格來說，在待機狀態時即需1.5A的電流，再加上風扇所需約0.5A與系統原本設計(平台路徑控制、基板管理控制器、千兆乙太網收發器(PHY)等等...)所需的待機電源約為1A，總的12V待機電源需求約為3A，現有伺服器的電源供應器係無法滿足OCP v3.0的系統設計在待機狀態的需求，故有必要提出一解決方案。
因此，本發明的目的，即在提供一種可滿足支援開放運算計畫規格的電腦系統所需之待機電源需求的在待機階段提供電源的方法。
於是，本發明在待機階段提供電源的方法，藉由一支援開放運算計畫之規格的電腦系統來實施，該電腦系統進入一待機階段時，會先處於一第一模式，再進入電力需求量較第一模式高的一第二模式，該電腦系統包含一基板管理控制單元、一開放運算卡、一電連接該基板管理控制單元與該開放運算卡的可程式邏輯單元，以及一用於供應電源予該基板管理控制單元、該開放運算卡與該可程式邏輯單元的電源供應單元，該在待機狀態階段提供電源的方法包含以下步驟：
(A)藉由該可程式邏輯單元將一相關於該開放運算卡之啟動的卡訊號設為高準位以進入該第一模式；
(B)在該電腦系統處於該第一模式下，藉由該基板管理控制單元獲得相關於該開放運算卡的卡資料，並根據該卡資料判定該電源供應單元所提供之一待機電源是否不足；
(C)當該基板管理控制單元判定出該待機電源不足時，藉由該基板管理控制單元傳送一觸發訊號至該可程式邏輯單元；
(D) 在該可程式邏輯單元接收到該觸發訊號時，藉由該可程式邏輯單元回應於該觸發訊號傳送一指示出啟用一主電源的通知訊號至該電源供應單元，以進入該第二模式；及
(E) 在該電腦系統處於該第二模式下，藉由該電源供應單元回應於該通知訊號提供電力大於該待機電源的該主電源以供應足夠的電力予該開放運算卡。
本發明的功效在於：藉由該基板管理控制單元在判定出該待機電源不足時通知該可程式邏輯單元傳送指示出啟用該主電源的該通知訊號至該電源供應單元，以使該電源供應單元在該電腦系統處於該第二模式時即可提前提供電力大於該待機電源的該主電源予該開放運算卡，藉此，可達成滿足支援開放運算計畫規格的電腦系統所需之待機電源的需求，此外，本發明所使用電源供應器可為一般業界常用的電源供應器，而不須客製化去使用高待機電源的電源供應器，以大幅減少新電源供應器的設計及安規申請的成本，並加速系統產品的設計時程。
參閱圖1，本發明在待機階段提供電源的方法之實施例係藉由一支援開放運算計畫之規格的電腦系統來實施。該電腦系統包含一基板管理控制單元1、一平台路徑控制單元2、一中央處理單元3、一電連接該中央處理單元3的記憶單元4、一電聯接該基板管理控制單元1的開放運算卡5、一電連接該開放運算卡5的熱插拔控制單元6、一電連接該基板管理控制單元1、該平台路徑控制單元2、該開放運算卡5與該熱插拔控制單元6的可程式邏輯單元7、一風扇8，以及一用於供應電源予該基板管理控制單元1、該平台路徑控制單元2、該中央處理單元3、該記憶單元4、該開放運算卡5、該熱插拔控制單元6、該可程式邏輯單元7與該風扇8的電源供應單元9。
在本實施例中，該電腦系統例如為一伺服器，該基板管理控制單元1例如為一基板管理控制器(BMC)，該平台路徑控制單元2例如為一平台路徑控制器(PCH)，該中央處理單元3例如為一中央處理器(CPU)，該記憶單元4例如為一雙列直插式記憶體模組(DIMM)，該開放運算卡5例如為一支援OCP v3.0的OCP卡，該熱插拔控制單元6例如為一熱插拔控制器(Hot Swap)，該可程式邏輯單元7例如為一複雜可程式邏輯裝置(CPLD)，該電源供應單元9包含一與該可程式邏輯單元7電連接的及閘91(AND gate)、一電連接該熱插拔控制單元6與該及閘91的第一切換單元92、一電連接該風扇8與該可程式邏輯單元7的第二切換單元93、一電連接該第一切換單元92、該熱插拔控制單元6、該可程式邏輯單元7、該平台路徑控制單元2與該基板管理控制單元1的第一變壓器94、一電連接該中央處理單元3、該記憶單元4與該可程式邏輯單元7的第二變壓器95，及一電連接該及閘91、該第一切換單元92、該第二切換單元93、該第一變壓器94與該第二變壓器95的電源供應器96。
值得一提的是，支援開放運算計畫之規格的該電腦系統進入一待機階段時，會先處於一第一模式，再進入電力需求量較該第一模式高的一第二模式，而在該電腦系統進入一開機階段時，該電腦系統會進入一第三模式。在本實施例中，該第一模式為ID mode，當該電腦系統處於ID mode時，+3.3V_EDGE可被提供給該開放運算卡5，在此模式下僅允許對該開放運算卡5的一現場可更換單元(Field Replace Unit，簡稱FRU)(圖未示)和一掃描鏈(Scan Chain) (圖未示)進行存取。該第二模式為AUX power mode，當該電腦系統處於AUX power mode時，+3.3V_EDGE及+12V_EDGE可被提供給該開放運算卡5。該第三模式為Main power mode，該開放運算卡5可以滿載容量運行。
以下將配合所附圖式來說明利用該電腦系統所實施的本發明在待機階段提供電源的方法之實施例，本實施例依序包含有運行於該待機階段之第一模式的第一模式進入程序、運行於該待機階段之第二模式的待機供電程序，及運行於該開機階段之第三模式的主供電程序。
參閱圖2，為本實施例的操作時序圖，說明在該電腦系統處於不同的模式時，該電源供應器96所供給之電壓、該可程式邏輯單元7所輸出之訊號、該平台路徑控制單元2所輸出之訊號，與該開放運算卡5所輸出之訊號的狀態。
參閱圖3與圖4，該電腦系統實施本發明在待機階段提供電源的方法之第一模式進入程序。該第一模式進入程序說明了如何進入該第一模式以及在該第一模式下該可程式邏輯單元7所輸出之訊號、該平台路徑控制單元2所輸出之訊號，與該開放運算卡5所輸出之訊號的狀態，並包含下列步驟。
在步驟401中，在該基板管理控制單元1偵測到該電腦系統包含該開放運算卡5時，藉由該基板管理控制單元1傳送一偵測通知訊號至該可程式邏輯單元7。
在步驟402中，在該可程式邏輯單元7接收到該偵測通知訊號時，藉由該可程式邏輯單元7將相關於該開放運算卡5之啟動的該卡訊號(亦即，一OCP_V3_EN訊號)設為高準位並傳送至該熱插拔控制單元6，以進入該第一模式。
在步驟403中，該平台路徑控制單元2將一指示出該電腦系統是否進入開機階段的狀態訊號(亦即，一S3_N訊號)設為低準位並傳送至該可程式邏輯單元7，以指示出該電腦系統未進入開機階段。
在步驟404中，在該可程式邏輯單元7接收到該狀態訊號後，該可程式邏輯單元7回應於處於低準位的該狀態訊號將一相關於一主電源之啟動的主啟動訊號(亦即，一MAIN_PWR_EN訊號)維持在低準位並傳送至該開放運算卡5。
在步驟405中，該可程式邏輯單元7還回應於該狀態訊號將一指示出是否供應該主電源的供應訊號(亦即，一MAIN_PWR_ON訊號)維持在低準位並傳送至該第二變壓器95，以使該第二變壓器95不輸出電壓至該中央處理單元3與該記憶單元4，進而不供應該主電源予該中央處理單元3與該記憶單元4。
在步驟406中，在該電腦系統處於該第一模式下，該可程式邏輯單元7還將一相關於啟用該主電源的啟用主電源訊號(亦即，一AUX_PSU_EN訊號)維持在低準位並傳送至該及閘91。
在步驟407中，該及閘91將低準位的該啟用主電源訊號與一指示出該伺服器之蓋板是否有被打開的開闔訊號(亦即，一Intrusion訊號)進行AND運算以獲得並傳送一指示出不啟用該主電源的通知訊號(亦即，一PS_ON訊號，此時經AND運算後的該PS_ON訊號為低準位)至該電源供應器96與該第一切換單元92，藉此以不啟用該主電源(亦即，該電源供應器96所提供之一主電壓Vpsu=0V，見圖3之虛線部分)，並使該第一切換單元92選擇讓該電源供應器96所提供之一待機電壓Vsb=12V傳遞到該第一變壓器94與該熱插拔控制單元6以輸出電壓至該基板管理控制單元1、該平台路徑控制單元2、該可程式邏輯單元7、該熱插拔控制單元6與該開放運算卡5，進而供應該待機電源予該基板管理控制單元1、該平台路徑控制單元2、該可程式邏輯單元7、該熱插拔控制單元6與該開放運算卡5。值得特別說明的是，當該伺服器之蓋板被開啟時，該開闔訊號為低準位；當該伺服器之蓋板被闔上時，該開闔訊號為高準位。
在步驟408中，在該電腦系統處於該第一模式下，該可程式邏輯單元7還將一相關於該待機電源之啟動的輔啟動訊號(亦即，一AUX_PWR_EN訊號)維持在低準位並傳送至該開放運算卡5與該第二切換單元93，以使該第二切換單元93選擇讓該電源供應器96與該風扇8不導通，藉此而不提供電源給該風扇8。
在步驟409中，在該開放運算卡5接收到該輔啟動訊號後，該開放運算卡5將一指示出供應給該開放運算卡5之電源是否穩定的操作訊號(亦即，一NIC_PWR_GOOD訊號)維持在低準位並傳送至該可程式邏輯單元7，以指示出供應給該開放運算卡5之電源非穩定。
值得一提的是，本實施例所揭示之步驟404~步驟409的執行順序僅是舉例，實施上，步驟404~步驟409的執行順序可依需求調整或同時進行。
參閱圖5與圖6，該電腦系統實施本發明在待機階段提供電源的方法之待機供電程序。該待機供電程序說明了該電源供應器96如何提供充足的電源予該開放運算卡5，並包含下列步驟。
在步驟501中，在該電腦系統處於該第一模式下，藉由該基板管理控制單元1獲得相關於該開放運算卡5的卡資料，並根據該卡資料判定該電源供應單元9所提供之該待機電源是否不足。當該基板管理控制單元1判定出該待機電源不足時，流程進行步驟502；當該基板管理控制單元1判定出該待機電源充足時，流程結束。在本實施例中，該卡資料存於該開放運算卡5的現場可更換單元，並包含一指示出該開放運算卡5所需電力的電力值。該基板管理控制單元1係藉由讀取儲存於該現場可更換單元的卡資料以獲得該卡資料，並藉由判定該卡資料中的電力值是否大於一預設的電力閥值來判定該待機電源是否不足。當該基板管理控制單元1判定出該電力值大於該電力閥值時，即代表該電源供應單元9所提供之該待機電源不足；當該基板管理控制單元1判定出該電力值不大於該電力閥值時，即代表該電源供應單元9所提供之該待機電源充足。
值得一提的是，若該基板管理控制單元1判定出該待機電源充足，則該電腦系統即進行習知之正常待機流程，由於本發明之特徵並不在於熟知此技藝者所已知的正常待機流程，為了簡潔，故在此省略了他們的細節。
在步驟502中，該基板管理控制單元1傳送一觸發訊號至該可程式邏輯單元7。
在步驟503中，在該可程式邏輯單元7接收到該觸發訊號時，該可程式邏輯單元7回應於該觸發訊號傳送一指示出啟用該主電源的通知訊號(亦即，該 PS_ON訊號)至該電源供應器96與該第一切換單元92，藉此以啟用該主電源，並使該第一切換單元92選擇讓該電源供應器96所提供之該主電壓Vpsu=12V傳遞到該第一變壓器94。在本實施例中，該可程式邏輯單元7係藉由將相關於啟用該主電源的該啟用主電源訊號(亦即，該AUX_PSU_EN訊號)設為高準位並傳送至該及閘91，以進入該第二模式。
在步驟504中，該及閘91將高準位的該啟用主電源訊號與該開闔訊號進行AND運算以獲得並傳送指示出啟用該主電源的該通知訊號(此時，經AND運算後的該PS_ON訊號為高準位)至該電源供應器96與該第一切換單元92。
在步驟505中，該電源供應器96回應於該通知訊號提供電力大於該待機電源的該主電源以輸出該主電壓Vpsu=12V並經由該第一切換單元92之選擇傳遞到該熱插拔控制單元6與該第一變壓器94以輸出電壓至該基板管理控制單元1、該平台路徑控制單元2、該可程式邏輯單元7、該熱插拔控制單元6與該開放運算卡5，進而供應足夠的電力予該開放運算卡5。
在步驟506中，該可程式邏輯單元7還將相關於該待機電源之啟動的該輔啟動訊號(亦即，該AUX_PWR_EN訊號)設為高準位並傳送至該開放運算卡5與該第二切換單元93，以使該第二切換單元93選擇讓該電源供應器96所提供之主電壓Vsb=12V傳遞到該風扇8，藉此來提供電源給該風扇8。
在步驟507中，在該開放運算卡5接收到該輔啟動訊號後，該開放運算卡5將指示出供應給該開放運算卡5之電源是否穩定的該操作訊號(亦即，該NIC_PWR_GOOD訊號)設為高準位並傳送至該可程式邏輯單元7，以指示出供應給該開放運算卡5之電源穩定。
在步驟508中，在該電腦系統處於該第二模式下，該可程式邏輯單元7還將相關於該開放運算卡5之啟動的該卡訊號(亦即，該OCP_V3_EN訊號)維持在高準位並傳送至該熱插拔控制單元6。
在步驟509中，該平台路徑控制單元2將指示出該電腦系統是否進入開機階段的該狀態訊號(亦即，該S3_N訊號)維持在低準位並傳送至該可程式邏輯單元7，以指示出該電腦系統未進入開機階段。
在步驟510中，在該可程式邏輯單元7接收到該狀態訊號後，該可程式邏輯單元7回應於處於低準位的該狀態訊號將相關於該主電源之啟動的該主啟動訊號(亦即，該MAIN_PWR_EN訊號)維持在低準位並傳送至該開放運算卡5。
在步驟511中，該可程式邏輯單元7還回應於該狀態訊號將指示出是否供應該主電源的該供應訊號(亦即，該MAIN_PWR_ON訊號)維持在低準位並傳送至該第二變壓器95，以使該第二變壓器95不輸出電壓至該中央處理單元3與該記憶單元4(見圖5之虛線部分)，進而不供應該主電源予該中央處理單元3與該記憶單元4。
值得一提的是，本實施例所揭示之步驟506~步驟511的執行順序僅是舉例，實施上，步驟506~步驟511的執行順序可依需求調整或同時進行。
參閱圖7與圖8，該電腦系統實施本發明在待機階段提供電源的方法之主供電程序。該主供電程序說明了該電源供應器96如何提供該主電源予該電腦系統以進行開機作業，並包含下列步驟。
在步驟801中，當該平台路徑控制單元2收到一開機訊號時，該平台路徑控制單元2將指示出該電腦系統是否進入開機階段的該狀態訊號(亦即，該S3_N訊號)設為高準位，並傳送至該可程式邏輯單元7，以指示出該電腦系統進入開機階段。在本實施例中，該開機訊號可由使用者按壓該電腦系統之電源開關而產生或由一遠端傳送一開機指令而獲得。當該平台路徑控制單元2收到該開機訊號時，該電腦系統才會離開待機階段而進入開機階段，否則該電腦系統會繼續停留在待機階段。
在步驟802中，在該可程式邏輯單元7接收到該狀態訊號後，該可程式邏輯單元7回應於處於高準位的該狀態訊號將相關於該主電源之啟動的該主啟動訊號(亦即，該MAIN_PWR_EN訊號)設為高準位並傳送至該開放運算卡5，以進入該第三模式。
在步驟803中，該可程式邏輯單元7還回應於該狀態訊號將指示出是否供應該主電源的該供應訊號(亦即，該MAIN_PWR_ON訊號)設為高準位，並傳送至該第二變壓器95，以使該第二變壓器95將該電源供應器96所提供之該主電壓Vpsu=12V進行調整後輸出電壓至該中央處理單元3與該記憶單元4，進而供應該主電源予該中央處理單元3與該記憶單元4。
在步驟804中，在該電腦系統處於該第三模式下，該可程式邏輯單元7將相關於啟用該主電源的該啟用主電源訊號(亦即，該AUX_PSU_EN訊號)維持在高準位並傳送至該及閘91。
在步驟805中，該及閘91將高準位的該啟用主電源訊號與該開闔訊號進行AND運算以獲得並傳送指示出啟用該主電源的該通知訊號(此時，經AND運算後的該PS_ON訊號為高準位)至該電源供應器96與該第一切換單元92，藉此維持該主電源之啟用。
在步驟806中，該電源供應器96回應於該通知訊號提供該主電源以輸出該主電壓Vpsu=12V並經由該第一切換單元92之選擇傳遞到該熱插拔控制單元6與該第一變壓器94以輸出電壓至該基板管理控制單元1、該平台路徑控制單元2、該可程式邏輯單元7、該熱插拔控制單元6與該開放運算卡5。
在步驟807中，在該電腦系統處於該第三模式下，該可程式邏輯單元7還將相關於該開放運算卡5之啟動的該卡訊號(亦即，該OCP_V3_EN訊號)維持在高準位並傳送至該熱插拔控制單元6。
在步驟808中，在該電腦系統處於該第三模式下，該可程式邏輯單元7還將相關於該待機電源之啟動的該輔啟動訊號(亦即，該AUX_PWR_EN訊號)維持在高準位並傳送至該開放運算卡5與該第二切換單元93，以使該第二切換單元93選擇讓該電源供應器96所提供之該主電壓Vsb=12V傳遞到該風扇8，藉此來維持提供電源給該風扇8。
在步驟809中，在該電腦系統處於該第三模式下，該開放運算卡5將指示出供應給該開放運算卡5之電源是否穩定的該操作訊號(亦即，該NIC_PWR_GOOD訊號)維持在高準位並傳送至該可程式邏輯單元7，以指示出供應給該開放運算卡5之電源穩定。
值得一提的是，本實施例所揭示之步驟803~步驟809的執行順序僅是舉例，實施上，步驟803~步驟809的執行順序可依需求調整或同時進行。
綜上所述，本發明在待機階段提供電源的方法，藉由該基板管理控制單元1在判定出該待機電源不足時通知該可程式邏輯單元7傳送指示出啟用該主電源的該通知訊號至該電源供應單元9，以使該電源供應單元9在該電腦系統處於該第二模式時即可提前提供電力大於該待機電源的該主電源予該開放運算卡5，雖然該電腦系統處於該第二模式時即可提前啟用該電源供應器96的該主電源，但該AUX_PWR_EN訊號、該MAIN_PWR_ON訊號及該NIC_PWR_GOOD訊號等訊號，以及上電時序(power-up sequence)皆是符合開放運算計畫之規格，藉此，可適用於開放運算計畫之規格，並達成滿足支援開放運算計畫規格的電腦系統所需之待機電源的需求。此外，本發明所使用電源供應器96可為一般業界常用的電源供應器96，而不須客製化去使用高待機電源的電源供應器96，以大幅減少新電源供應器96的設計及安規申請的成本，並加速系統產品的設計時程，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
1:基板管理控制單元 2:平台路徑控制單元 3:中央處理單元 4:記憶單元 5:開放運算卡 6:熱插拔控制單元 7:可程式邏輯單元 8:風扇 9:電源供應單元 91:及閘 92:第一切換單元 93:第二切換單元 94:第一變壓器 95:第二變壓器 96:電源供應器 401~409:步驟 501~511:步驟 801~809:步驟 Vpsu:主電壓 Vsb:待機電壓
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明用來實施本發明在待機階段提供電源的方法之實施例的一電腦系統； 圖2是一時序圖，說明多個訊號與電壓在不同模式下的狀態； 圖3是一方塊示意圖，說明該電腦系統處於一第一模式下時各訊號的狀態； 圖4是一流程圖，說明本發明在待機階段提供電源的方法之實施例中的一第一模式進入程序； 圖5是一方塊示意圖，說明該電腦系統處於一第二模式下時各訊號的狀態； 圖6是一流程圖，說明本發明在待機階段提供電源的方法之實施例中的一待機供電程序； 圖7是一方塊示意圖，說明該電腦系統處於一第三模式下時各訊號的狀態；及 圖8是一流程圖，說明本發明在待機階段提供電源的方法之實施例中的一主供電程序；。
501~511:步驟

Claims (11)

  1. 一種在待機階段提供電源的方法，藉由一支援開放運算計畫之規格的電腦系統來實施，該電腦系統進入一待機階段時，會先處於一第一模式，再進入電力需求量較第一模式高的一第二模式，該電腦系統包含一基板管理控制單元、一開放運算卡、一電連接該基板管理控制單元與該開放運算卡的可程式邏輯單元，以及一用於供應電源予該基板管理控制單元、該開放運算卡與該可程式邏輯單元的電源供應單元，該在待機狀態階段提供電源的方法包含以下步驟： (A)藉由該可程式邏輯單元將一相關於該開放運算卡之啟動的卡訊號設為高準位以進入該第一模式； (B)在該電腦系統處於該第一模式下，藉由該基板管理控制單元獲得相關於該開放運算卡的卡資料，並根據該卡資料判定該電源供應單元所提供之一待機電源是否不足； (C)當該基板管理控制單元判定出該待機電源不足時，藉由該基板管理控制單元傳送一觸發訊號至該可程式邏輯單元； (D) 在該可程式邏輯單元接收到該觸發訊號時，藉由該可程式邏輯單元回應於該觸發訊號傳送一指示出啟用一主電源的通知訊號至該電源供應單元，以進入該第二模式；及 (E) 在該電腦系統處於該第二模式下，藉由該電源供應單元回應於該通知訊號提供電力大於該待機電源的該主電源以供應足夠的電力予該開放運算卡。
  2. 如請求項1所述的在待機階段提供電源的方法，其中，在步驟(A)中，該卡資料包含一指示出該開放運算卡所需電力的電力值，該基板管理控制單元係藉由判定該電力值是否大於一預設的電力閥值來判定該待機電源是否不足。
  3. 如請求項1所述的在待機階段提供電源的方法，其中，在步驟(A)中，該第一模式為ID mode，而在步驟(D)中，該第二模式為AUX power mode。
  4. 如請求項1所述的在待機階段提供電源的方法，其中，在步驟(D)中，該可程式邏輯單元係藉由將一相關於啟用該主電源的啟用主電源訊號設為高準位，以傳送指示出啟用該主電源的該通知訊號至該電源供應單元。
  5. 如請求項1所述的在待機階段提供電源的方法，該電腦系統還包含一風扇，該電源供應單元還用於供應電源予該風扇，在步驟(D)之後，還包含以下步驟： (F)在該電腦系統處於該第二模式下，該可程式邏輯單元將一相關於該待機電源之啟動的輔啟動訊號設為高準位，以供應電力予該風扇。
  6. 如請求項1所述的在待機階段提供電源的方法，在步驟(A)之前，還包含以下步驟： (G)在該基板管理控制單元偵測到該電腦系統包含該開放運算卡時，藉由該基板管理控制單元傳送一偵測通知訊號至該可程式邏輯單元； 其中，在步驟(A)中，在該可程式邏輯單元接收到該偵測通知訊號時，藉由該可程式邏輯單元將相關於該開放運算卡之啟動的該卡訊號設為高準位以進入該第一模式。
  7. 如請求項1所述的在待機階段提供電源的方法，該方法在步驟(D)之後，還包含以下步驟： (H)在該電腦系統處於該第二模式下，藉由該開放運算卡將一指示出供應給該開放運算卡之電源是否穩定的操作訊號設為高準位，以指示出供應給該開放運算卡之電源穩定。
  8. 如請求項1所述的在待機階段提供電源的方法，該電腦系統還包含一電連接該可程式邏輯單元的平台路徑控制單元，該電源供應單元還用於供應電源予該平台路徑控制單元，該方法在步驟(E)之後，還包含以下步驟： (I)當該電腦系統進入一開機階段時，該平台路徑控制單元將一指示出該電腦系統是否進入該開機階段的狀態訊號設為高準位並傳送至該可程式邏輯單元。
  9. 如請求項8所述的在待機階段提供電源的方法，該方法在步驟(I)之後，還包含以下步驟： (J)在該可程式邏輯單元接收到該狀態訊號後，藉由該可程式邏輯單元回應於該狀態訊號還將一相關於該主電源之啟動的主啟動訊號設為高準位，以進入該開機階段。
  10. 如請求項9所述的在待機階段提供電源的方法，其中，在步驟(J)中，該可程式邏輯單元回應於該狀態訊號還將一指示出是否供應該主電源的供應訊號調為高準位，以供應進行開機程序所需之該主電源。
  11. 如請求項1所述的在待機階段提供電源的方法，該電腦系統還包含一中央處理單元，及一電連接該中央處理單元的記憶單元，其中，在步驟(E)中，在該電腦系統處於該第二模式下，該電源供應單元不供應該主電源予該中央處理單元與該記憶單元。
TW108147424A 2019-12-24 2019-12-24 在待機階段提供電源的方法 TWI726550B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108147424A TWI726550B (zh) 2019-12-24 2019-12-24 在待機階段提供電源的方法
US17/131,330 US11175715B2 (en) 2019-12-24 2020-12-22 Method of supplying electric power to a computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108147424A TWI726550B (zh) 2019-12-24 2019-12-24 在待機階段提供電源的方法

Publications (2)

Publication Number Publication Date
TWI726550B TWI726550B (zh) 2021-05-01
TW202125156A true TW202125156A (zh) 2021-07-01

Family

ID=76438342

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147424A TWI726550B (zh) 2019-12-24 2019-12-24 在待機階段提供電源的方法

Country Status (2)

Country Link
US (1) US11175715B2 (zh)
TW (1) TWI726550B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11334130B1 (en) * 2020-11-19 2022-05-17 Dell Products L.P. Method for power brake staggering and in-rush smoothing for multiple endpoints
CN112963372B (zh) * 2021-03-11 2022-11-18 英业达科技有限公司 风扇控制系统及其方法
CN113900501B (zh) * 2021-09-30 2023-07-14 苏州浪潮智能科技有限公司 一种用于服务器的降温系统及服务器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017152356A1 (en) * 2016-03-08 2017-09-14 Schneider Electric It Corporation Rack power system and method
US10353452B2 (en) * 2017-01-27 2019-07-16 International Business Machines Corporation Hierarchical prioritized charging for battery backup units on computing data centers
US10756632B2 (en) * 2017-06-26 2020-08-25 Bel Fuse (Macao Commerical Offshore) Limited Power supply with auxiliary converter for extended input voltage range
US10687435B2 (en) * 2017-08-28 2020-06-16 Facebook, Inc. Apparatus, system, and method for enabling multiple storage-system configurations

Also Published As

Publication number Publication date
US11175715B2 (en) 2021-11-16
TWI726550B (zh) 2021-05-01
US20210191492A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
KR101623756B1 (ko) 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법
TWI726550B (zh) 在待機階段提供電源的方法
US8756448B2 (en) Computer system and control method thereof
JP5562486B2 (ja) 実時間時計をプログラムするコンピュータ・システム、方法およびコンピュータ・プログラム・プロダクト
KR100316647B1 (ko) 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
TWI541639B (zh) 用以降低功率消耗之裝置、方法及其非暫態電腦可讀取儲存媒體
CN107783882B (zh) 一种服务器功耗管理方法及设备
US20130027413A1 (en) System and method for entering and exiting sleep mode in a graphics subsystem
KR101815239B1 (ko) 스위칭 소자를 이용한 컴퓨터 시스템의 대기전력 최적화 장치 및 방법
JP2006120114A (ja) 多機能電源ボタンを有するコンピューター及び関連方法
KR101739501B1 (ko) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법
KR101692538B1 (ko) Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
US9170618B2 (en) Power management circuit, server, and power management method thereof
US9696779B2 (en) Integrated circuit, electronic device and operation method thereof
KR101805879B1 (ko) Mpsc의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법
US6993670B2 (en) Method of configuring a computer system capable of being woken up on LAN
US20110099389A1 (en) Stand-by power system for information handling systems
US11086390B2 (en) Method and apparatus for improving power management by controlling a system input current in a power supply unit
KR101741225B1 (ko) Sio를 이용한 컴퓨터 시스템의 전력 절감 장치 및 방법
TWI736834B (zh) 傳輸介面電路
TWI693513B (zh) 伺服器系統及其省電方法
US7523336B2 (en) Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level
US20120017103A1 (en) Electrically isolating a system from an external power source
KR102244643B1 (ko) 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법