TW202101940A - 用於區域網路的模組化物理層和連接器總成模組 - Google Patents

用於區域網路的模組化物理層和連接器總成模組 Download PDF

Info

Publication number
TW202101940A
TW202101940A TW108143225A TW108143225A TW202101940A TW 202101940 A TW202101940 A TW 202101940A TW 108143225 A TW108143225 A TW 108143225A TW 108143225 A TW108143225 A TW 108143225A TW 202101940 A TW202101940 A TW 202101940A
Authority
TW
Taiwan
Prior art keywords
phy
module
icm
ethernet
sip
Prior art date
Application number
TW108143225A
Other languages
English (en)
Inventor
克雷福德 伊恩
魏冠雄
簡新豪
Original Assignee
科菱股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 科菱股份有限公司 filed Critical 科菱股份有限公司
Publication of TW202101940A publication Critical patent/TW202101940A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40045—Details regarding the feeding of energy to the node from the bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/02—Regulating electric characteristics of arcs
    • G05F1/08—Regulating electric characteristics of arcs by means of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H01R24/62—Sliding engagements with one side only, e.g. modular jack coupling devices
    • H01R24/64—Sliding engagements with one side only, e.g. modular jack coupling devices for high frequency, e.g. RJ 45

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Sources (AREA)
  • Small-Scale Networks (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

一種乙太網路，由一個或多個網路基礎設施設備所組成（例如集線器（hub）、中繼器(repeater)、交換器(switch)或路由器(router)，用於提供數據互聯並可提供操作電源（或其一些部分）給遠端網路數據終端設備，例如無線存儲點、IP電話、IP攝影機或網路終端站。大多數乙太網路的操作係透過成對的非屏蔽雙絞線（UTP）或屏蔽雙絞線（STP）的組合來進行，或者在某些情況下可以透過光纖電纜進行操作。位於網路基礎設施設備與數據終端設備（DTE）之間的乙太網路的各個鏈接可以以一個或多個數據速率來運行，例如10Mb/s、100Mb/s、1Gb/s、2.5Gb/s、5Gb/s和10Gb/s，或其任意组合。本發明揭露一種乙太網路物理層（PHY）電路，與一集成連接器模組（ICM）結合，其可位於乙太網鏈路的任一終端的網路設備內。該組合式的PHY-ICM物理層網路設備提供適當的編碼/解碼和信令，以於特定的網路電纜媒介中以所需的數據速率操作。該組合式的PHY-IMC的電氣和機械設計可實現一種模組化方式，使得該PHY-ICM在最終組裝期間得以優化以於適當的數據速率下操作，無論其是否支持網路設備之間的操作電源規定（即便支持，也無論其功率位準如何）以及其他功能。再者，該PHY-ICM被設計成保持一共同的電氣和機械封裝（而不管其中的哪些特性被包含或被排除），從而優化基於特定最大數據速率的系統成本，以及使針對網路設備設計部分的任何再設計需求降至最低。

Description

用於區域網路的模組化物理層和連接器總成模組
本發明通常涉及通過區域網路（LAN）的通訊，特別是基於IEEE 802.3標準（也稱為乙太網路）的LAN。更具體地，本發明描述了集成不同類型的物理層（PHY）集成電路的技術，該集成電路具有附加的可選功能，並與集成連接器模組（ICM）耦合。由此產生的集成設備通常包括網路連接器（稱為模組化插孔或RJ-45連接器），絕緣磁組件（以滿足管理性能與安全標準），802.3物理層（PHY）半導體設備（晶片）以及相關電子組件（以執行適合數據速率和物理媒介選擇的特定編碼和解碼，以及包含或排除附加功能的可選子組件。採用模組化設計及結構方法，使得集成設備在最終製造過程中易於配置，以適應各種高速乙太網路介面，這些介面設計用於在非屏蔽雙絞線（UTP）電纜上以不同的數據速率運行，例如1000BASE-T, 2.5GBASE-T, 5GBASE-T and 10GBASE-T。再者，還可結合乙太網路供電（PoE）技術，以允許在傳輸數據時透過相同的UTP電纜向通訊設備供電。這使得一系列高速乙太網路PHY-ICM設備（每個設備都具有特定的數據速率及/或PoE功率能力）能夠用最少數量的子組件予以構建，所有子組件共享通用的PCB封裝，從而簡化了系統工程師在將PHY-ICM設計成不同通訊設備時的任務。
802/3/Ethernet®網路的多種速度變體，包括10BASE-T,100BASE-T, 10000BASE-T，甚至10GBASE-T，主要使用結構化的水平內置電纜進行部署，使用各種等級的非屏蔽雙絞線（UTP）和屏蔽雙絞線（STP）電纜，這在現有技術中是眾所周知的。
乙太網路（PoE）也很好理解，其中集線器，交換機，路由器等（通常稱為網路基礎設施設備）使用與通訊數據相同的雙絞線，利用“幻像電源”電路佈置向客戶端或數據終端設備（DTE）供電。乙太網路供電由IEEE 802.3規定，以支持不同的功率水平（power level），這些功率水平網路基礎設施設備（稱為電源設備（PSE）傳送給DTE（稱為電源設備（PD））。這些在IEEE 802.3af標準中有定義，該標準通常在PD能提供高達12.5W的功率（通常簡稱為“PoE”）;IEEE 802.3at標準,通常在PD能提供高達25W的功率（通常稱為“PoE+”）；IEEE 802.3bt标准，旨在於PD處提供高達100W的功率（通常稱為“PoE++”）。
UTP媒體的每個不同速度的物理介面都採用不同的編碼方案，以適應在指定的通訊通道（電纜類型和長度）上以所需的數據速率進行操作。隨著數據速率的增加，通常編碼、解碼和處理能力的複雜性也會增加，因此，提供可兼容所有速度選項的單一解決方案變得非常具有挑戰性。隨著訊號頻率的增加，諸如功耗、高速訊號完整性、電路板佈局和EMI/RFI（電磁干擾/射頻干擾）排放等問題變得更具挑戰性。
因此，需要一種模組化方法，可將802.3物理層（PHY）網路晶片與集成連接器模組（ICM）集成在一起，可以兼容多種據速率、電源需求以及系統介面封裝。該解決方案應該提供一種簡單的製造方法，以使生產每個方案的定制需求最小化，為系統設計人員提供一個通用封裝，以便將其整合到廣泛的通訊產品中，並為每個系統提供最優的設計選擇。
這些以及其他習知技術問題將通過本揭露的以下方式予以解決。
於一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路物理層（PHY）收發器集成電路以及支持元件，透過該PHY-ICM以及該系統應用板共享的一主機介面以提供該PHY-ICM以一特定最大數據速率運行的所有內部電壓和電流。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有該主乙太網路PHY收發器集成電路以及支持元件，此外還安裝有一SIP電源模組，該SIP電源模組透過該PHY-ICM和該系統應用板共享的一主機介面提供的一個或多個外部電壓，為該PHY-ICM提供部分或全部內部電壓和電流，以便其以一特定最大數據速率運行。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有該主乙太網路PHY收發器集成電路以及支持元件，此外還安裝有一SIP電源模組，該SIP電源模組被設計為從透過該PHY-ICM以及該系統應用板共享的一主機介面提供的一單外部電源，為該PHY-ICM準確地提供所有該內部電壓和電流，以便其以一特定最大數據速率運行。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，該PHY電路從一外部可編程記憶體訪問儲存的數據，該記憶體設備位於該PHY-ICM的外部，並透過由該PHY-ICM以及該系統應用板共享的一主機介面訪問。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件。此外，還安裝有一SIP定制模組，該PHY電路從一外部可編程記憶體訪問儲存的數據，該記憶體設備位於該SIP定制模組上，且不使用該PHY-ICM以及該系統應用板共享的該主機介面訪問。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，此外，還安裝有一SIP定制模組，該SIP定制模組主要由一快閃記憶體設備構成，該快閃記憶體設備提供加載至該PHY晶片中的部分或全部可編程功能，該SIP定制模組為該PHY晶片提供一公共介面，而無需考慮製造合適的快閃記憶體晶片的引腳輸出之間的不同。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，該PHY電路監控一些其外部引腳以確定其應如何操作，及/或提供其一些外部引腳的狀態以指示其狀態，這些引腳附接至該PHY-ICM以及該系統應用板共享的該主機介面。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，此外，還安裝有一SIP定制模組，該PHY電路監控一些其外部引腳以確定其應如何操作，及/或其外部引腳的狀態以指示其狀態，這些引腳中的某些引腳附接到該SIP定制模組，並在使用和不使用該PHY-ICM以及該系統應用板共享的該主機介面的情況下進行監控及/或驅動。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，此外，還安裝有一SIP定制模組，該PHY電路監控一些其外部引腳以確定其應如何操作，這些引腳透過該PHY-ICM以及該系統應用板共享的該主機介面附接至該SIP定制模組上的邏輯，該邏輯使用PHY-ICM內部及/或外部的訊號輸入。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，此外，還安裝有一SIP磁模組，該SIP磁模組提供所需的絕緣和EMI/RFI噪聲抗擾度，以便在PHY-ICM能夠操作的指定數據速率範圍內運行。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，此外，還安裝有一SIP磁模組和一Bob Smith終端（BST）電路，其提供與一個或多個適用的IEEE 802.3標準兼容的乙太網路供電（PoE）操作，以及於該PHY-ICM能夠操作的指定數據速率範圍內操作所需的絕緣和EMI/RFI噪聲抗擾性。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，並可選的安裝有各種SIP模組中的一個或多個，例如，一SIP電源模組，一SIP定制模組，一SIP旁路模組，及/或一SIP磁模組，其提供以一指定最大數據速率操作所需的功能。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有主乙太網路PHY收發器集成電路以及支持元件，並可選安裝有各種SIP模組中的一個或多個，例如，一SIP電源模組，一SIP定制模組，一SIP旁路模組，及/或一SIP磁模組，其提供在一指定最大數據速率下運行所需的功能，此外還提供一熱管理子系統，該熱管理子系統的標定和實現符合該PHY-ICM的最大散熱模式。
於另一實施例中，一PHY-ICM由一基板構成，該基板安裝有一製造商的一乙太網路PHY收發器集成電路以及支持元件，或可由一基板構成，該基板安裝有一替換第二製造商的一乙太網路PHY收發器集成電路以及支持元件，該PHY-ICM允許該主機介面上的一兼容封裝。
於另一實施例中，一PHY-ICM使用一SIP收發模組構成，該SIP收發模組集成該主乙太網路PHY收發器集成電路以及支持元件，並根據所需的功能可選的安裝或去安裝，具有SIP模組原本可以提供的一系列功能中的任意一個或多個，例如一SIP電源模組，一SIP定制模組，及/或一SIP旁路模組，這些模組提供在一指定最大數據速率下運行所需的功能。
於另一實施例中，一PHY-ICM的構造允許在製造時選擇和插入多個功能選項及/或性能選項，以最小化不同設計的數量，但最大限度地提高靈活性，以支持一特定最大數據速率、數據速率範圍、功耗、快閃記憶體及/或PoE電源要求。
於另一實施例中，一PHY-ICM的構造允許在製造時選擇和插入多個功能選項及/或性能選項，以減少不同設計的數量，但仍在多個數據速率、功耗和PoE電源要求之間保持一致的系統封裝，以減少系統設計要求中的差異。
於另一實施例中，為一單端口PHY-ICM實現所公開的模組設計和構造方法被應用於一多端口應用，其中，該PHY晶片可以是多個分立設備或一多端口PHY晶片，該多端口PHY-ICM在同一機械外殼中提供多個RF-45連接器。
於另一實施例中，針對該PHY-ICM實現而公開的模組設計和構造方法被應用於一光收發模組，其中，該PHY功能可以由多個電子及/或光學模組組成，並且這些模組可以根據例如使用的光纖類型及/或預期的通訊距離等特性進行修改、安裝或去安裝。
雖然所公開的實施例和描述主要涉及用於2.5GBASE-T, 5GBASE-T 和10GBASE-T的乙太網路銅纜解決方案，但在支持PoE實現的情況下，普通技術人員將認識到，本公開的各個方面可應用於任何幻影供電通訊系統或任何通訊系統，這些通訊系統使用一中央設備與一終端設備之間的點對點通訊。此類通訊系統通常要求在物理媒介介面處使用多個元件，根據操作條件而具有不同的電源要求，或要求獨立於設備製造商的規範，例如PHY晶片，電源電壓/電源，快閃記憶體，磁元件，及/或其他網路介面元件。
為了提供對本主題的創新方面的總體理解，描述了一些說明性實施例。然而，本領域的普通技術人員應當理解，可以針對本文描述的實施例進行適當修改及改進以適用於所欲解決的特定應用，並且可以採用替代實施方式以更好地服務於其他特定應用，並且這樣的添加以及修改應涵蓋於本發明的總體範圍內。
例如，優選實施例集中於各種IEEE802.3（或乙太網路）速度衍生物，例如10BASE-T, 100BASE-T, 1000BASE-T, 2.5GBASE-T, 5GBASE-T和10GBASE-T，因為這些都是利用非屏蔽雙絞線（UTP）及/或屏蔽雙絞線（STP）形式的結構化水平佈線電纜設備的網路拓撲結構。但是，此技術同樣適用於其他乙太網路光纖互連拓撲結構，例如1000BASE-SX, 1000BASE-LX, 10GBASE-SR, 10GBASE-LR或10GBASE-LRM，並可適用於任何類型的數據通訊系統或採用類似佈線或網路拓撲結構的技術。
在下面的詳細描述中，採用了術語來描述本揭露的各個方面。除非在本說明書中給出了不同的定義，否則其他的描述性術語和短語用於向本領域的技術人員傳達普遍認可的含義。為了清除起見，以下段落標識了特定術語的詞典。
術語“集成連接器模組”或“ICM”通常指作為802.3媒體相關介面（Medium Dependent Interface; MDI）運作的媒體特定介面。ICM本質上是MDI連接器（通常為UTP電纜指定的RJ-45）與用於安全以及噪音抑制所需的隔離和磁性的集成。通常，ICM還包括LED，其安裝在RJ-45連接器的暴露面上，並且從通訊設備（通常是前面板或後面板）的外部可見，用於顯示鏈路狀態、網路動態或其他相關狀態。ICM通常與非屏蔽雙絞線（UTP）或屏蔽雙絞線（STP）的銅纜交界，通過相應的RJ-45插頭連接。通常，ICM被封裝在一金屬外殼中以進一步協助通訊設備設計師降低電磁干擾（EMI）以及射頻干擾（RFI）的問題。
術語“PHY集成連接器模組”或“PHY-ICM”通常指一ICM的功能，加上媒體特定介面的802.3物理層（PHY）元件的集成。這與未集成PHY元件的簡單ICM不同。PHY-ICM可被優化為在非屏蔽雙絞線（UTP）或屏蔽雙絞線（STP）銅纜上運行。或者，可為用於光纜（定義如下）的一“光PHY-ICM”版本。PHY-ICM旨在為網路產品的設計者提供乙太網路物理層的模組化、完全集成的子組件解決方案。PHY-ICM集成了適用於所選媒介的物理層介面的功能，所述物理層介面通常包含RJ-45連接器，一PHY晶片以及相關元件，以及電性絕緣件。PHY-ICM可以包括一個或多個附加功能元件，例如功率調節器、儲存器、邏輯器、及其他功能件。通常，PHY-ICM在一金屬外殼中提供，以進一步協助通訊設備設計者降低電磁干擾（EMI）以及射頻干擾（RFI）的問題。
術語“基板“、”印刷電路板組件“或”PCBA“通常指在PHY-ICM的元件之間以及它們所在的機械基板之間的主要電性互連處提供功能的一印刷電路板（PCB）。
術語“PHY I.C.“或”PHY晶片“通常指一半導體集成電路，其基本上實現了IEEE 802.3為2.5BASE-T、5GBASE-T及/或10GBASE-T定義的所有物理層（PHY）要求，並符合IEEE 802.3對2.5BASE-T、5GBASE-T及/或10GBASE-T的物理層（PHY）要求，還可支持諸如10BASE-T、100BASE-T和/或1000BASE-T等附加速度。這種晶片由許多半導體供應商設計、製造和銷售。
術語“系統應用“或”主機箱系統“通常指包含一個或多個PHY-ICM設備的主機網路設備。例如，主機網路設備可以是用於將個人電腦（PC）連接到網路的一網路介面卡（NIC），可以是將NIC功能納入主處理器基板上的一PC主機板，也可以是一交換機、路由器、無線接入點（WAP）或其他類似的網路基礎設施設備。
術語“主機介面“是指PHY-ICM和系統應用程式或主機系統板之間共享的通用機械以及電性介面。在最簡單的層次上，主機介面是在主機系統以及PHY-ICM之間傳送和接收通訊數據以及配置和管理信息的方式。
術語“系統級封裝“或”SIP“通常是指包含提供一電子系統或子系統的元件的一電子模組。在PHY-ICM的上下文中，SIP模組以物理方式或電性方式連接至基板。雖然公開了不同SIP模組的具體實施例，但這些實施例是非限制性，並且其他SIP模組功能都是可以完全預期。還應注意的是，SIP的物理形狀在很大程度上是不相關的，只是其設計適合於PHY-ICM的物理約束。PHY-ICM內SIP的物理和電性連接可以使用任何適當的技術來實現，並可是可以完全預期的，例如，通孔插腳（through-hole pin），表面貼裝技術（SMT），一固定式或可插拔式的電子連接器，分立式電纜（discrete cable），帶狀電纜（ribbon cables），撓性連接器（flex connector），或任何其他電子附件或連接器形式。SIP的封裝佈置及/或形式（format）也可以是任何適當的技術，並獨立於SIP功能，例如，但不限於，單串聯（SIL），雙串聯（DIL），板上晶片（COB）,扁平封裝，球柵陣列（BGA）等。SIP上的元件可通過任何電路板，基板，或載體裝置，例如但不限於，直接晶片黏接，引線連接，通孔，SMT，BGA，倒裝晶片，混合厚度或薄膜電路等。
術語“SIP電源模組“是SIP的一個優選實施例，其包括用於PHY-ICM的部分或全部電源電壓調節元件，其通常將系統板以及PHY-ICM外部提供的一個或多個系統輸入電壓電平轉換為公PHY-ICM內部使用的一個或多個電壓水平。
術語“SIP定制模組“是SIP的另一個替換優選實施例，其提供了透過基板與PHY I.C.進行主要（但不是唯一）交互的PHY-ICM的整體功能的編程及/或配置。SIP定制模組通常包括（非排他性地）以下功能元件，例如，快閃記憶體，配置晶片的輸入引腳打包選項（input pin strapping option），來自PHY晶片的輸出引腳監控，操作包括來自主機介面及/或PHY晶片的輸入的邏輯，生成傳送至系統介面及/或PHY晶片等的輸出。
術語“SIP旁路模組“是SIP的替代優選實施例，用於繞過其所替換的SIP模組的功能。SIP旁路模組的目的是在系統應用板的另一部分或整個系統實現中的其他部分中提供備用功能或連接（以允許與其替換的SIP模組提供相同或相似的功能），以透過替換功能重新定位和提供這些功能或連接。
術語“SIP收發模組“是SIP的另一備選優選實施例，其中，PHY晶片，以及可選的其他SIP模組的部分或全部功能，以及通常由基板提供的一些外部元件和連接被包含並集成到單個SIP設備中。通常，SIP收發模組將被組裝在其自身的主機板（baseboard）、基板(substrate)或載體上，其可以是與PHY-ICM基板不同的技術及/或材料。
術語“光學PHY-ICM”是指為光纖電纜的介面而優化的一類特殊模組。這些模組由稱為多源協議（MSA）的行業聯盟定義，由在光纖網路元件的設計、製造以及部署方面具有特定專業知識的成員公司所組成。為了支持不斷增長的網路數據速率，多年來開發了多種MSA規範。這些規範及其典型的最大數據速率包括： 1 Gb/s的“SFP”（小型可插拔）,10 Gb/s的“SFP+”，4x1Gb/s的“QSFP”（四路SFP），4x10 Gb/s 的QSFP+，QFSP28為4x25 Gb/s 或100 Gb/s，以及“QFSP-DD” (QFSP雙密度)為8x25 Gb/s或200 Gb/s，以及8x50 Gb/s或400 Gb/s。這些模組從MSA連接器上定義的外部引腳獲得輸入電源，它們還可能需要在模組內部產生額外的電源電壓，為光學PHY-ICM內部的電路供電。在這種情況下，它們還可以合併SIP電源模組，或者合併其他功能的SIP模組。例如，SIP模組可以包含適當的光子鐳射器及/或LED發射/接收電子器件，其適合於介面以匹配被驅動的適當類型的光纖，例如不同版本的單模光纖（SMF）或多模光纖（MMF），或預定的通訊距離（長距離與短距離）。
術語“乙太網路供電”或“PoE”一般指一個或多個已發布的IEEE802.3規範，該規範規定了在不干擾同一UTP電纜上的數據通訊（使用AC信令）的情況下為遠程設備（使用直流電源）供電的要求。術語“電源設備”或“PSE”是指在UTP通訊鏈路的一端提供直流電源的設備，通常是網路交換器，路由器或其他類似的網路基礎設施設備。術語“供電設備”或”PD”是指在UTP通訊鏈路的另一端接收遠程電源的設備，並且通常是諸如電腦、無線接入點（WAP）、IP電話、IP攝像機或其他類似網路終端站的網路設備。
術語“Bob Smith終端”或“BST”是指一種眾所周知且被廣泛採用的技術，用於端接UTP及/或STP電纜，以盡量減少EMI/RFI發射以及外部噪音的影響。1994年Robert ("Bob") Smith獲得了以其名字命名的第5,321,372號美國專利，特此通過引用被併入。隨著乙太網路功能的發展，BST技術經歷了許多變化，包括對PoE應用的修改。
術語“熱管理子系統”是指一組基於模組的增量散熱器及/或其他冷卻措施，用於確保特定PHY-ICM在其最高數據速率及/或散熱模式下運行。
習知技術的PHY-ICM實施例存在於10/100/1000BASE-T的數據速率，其一般只集成PHY晶片，其相關的外部無源元件和ICM。然而，隨著網路數據速率的不斷增加，例如2.5GBASE-T, 5GBASE-T和10GBASE-T，系統設計複雜度也隨之增加，並為系統設計者在多個方面增加了挑戰。這些挑戰包括訊號完整性、多個嚴格控制的電源電壓規定、功耗、散熱、可編程性支持、PoE支持和功率電平、EMI/RFI排放、企業成本最小化（minimization of board real estate）、供應鏈保證。
支持2.5~10 Gb/s（速度超過10 Gb/s）範圍內的數據速率的要求，加上最小化網路晶片介面上的管腳數量的需求，導致了採用高速序列化/反序列化（SerDes）技術。這涉及平衡差分對的傳輸和接收，其中，時鐘和數據都在單對上進行編碼。時鐘同步嵌入在數據流中，不存在其他外部時鐘同步。可以使用多個SerDes對或“lanes”來實現總體累計數據速率。例如，簡單來說，對於10 Gb/s的操作，可以使用四個2.5 Gb/s的通道。然而，為了進一步減少管腳數量，隨著半導體技術的改進，可以實現10 Gb的單通道SerDes。對於系統設計，這就帶來了重大的高速訊號設計挑戰，其中，最小化/匹配PCB軌跡長度、最小化外部寄生效應以及阻抗匹配訊號路徑的需求都是至關重要的。嚴格控制的PHY-ICM設計可以緊密地管理這些需求，並抵消系統設計者的一些負擔，特別是當主機介面設計為與系統應用的介面緊密匹配時，系統應用板上通常是交換器或MAC晶片。此外，任何必要的訊號或電源噪聲去耦，通常最好在盡可能靠近PHY晶片的地方執行。同樣的，PHY-ICM設計可以透過控制諸如集成電源調節器及/或去耦電容器來幫助系統設計者提供可重複的設計。
高速數據速率PHY晶片以先進的工藝技術製造，並且通常需要多個電源電壓，每個電源電壓根據最大數據速率具有變化的電流/功率。再者，這些電源電壓必須滿足電源紋波及/或噪聲方面的嚴格穩定性要求，以避免破壞所採用的複雜發射編碼和接收解碼方案，並導致網路上的通訊誤碼率（BER）性能過高。系統設計者面臨著提供多個電源電壓/電流以符合PHY晶片要求的嚴格規範的挑戰。顯然，最好採用一些列PHY-ICM設備，這些設備在最終組裝時，可以從主機介面選擇工作電壓源或精確地產生集成電源電壓。
在許多情況下，當PHY晶片能夠支持多個數據速率時，網路設備設計者通常針對一個最大數據速率，該最大數據速率可能低於PHY晶片的最大數據速率能力。PHY-ICM的功耗主要由PHY晶片控制，最大操作數據速率通常決定了PHY-ICM的總功耗。例如，在10GBASE-T模式下工作的物理晶片將比在5GBASE-T模式下工作的同一物理晶片消耗更多的功率，而在5GBASE-T模式下工作的物理晶片將比在2.5GBASE-T模式下工作的同一物理晶片消耗更多的功率。對於諸如PHY-ICM的固定外形尺寸設備（fixed form factor），總功率耗散需要適當的熱管理以匹配最大數據速率和熱操作環境，這將決定最低熱管理要求。提供一系列PHY-ICM設備的能力，這些設備在最終組裝時可以被配置為適應所需的最大數據速率和散熱環境，因此，在模組化的基礎上選擇散熱器顯然是最好的。
此外，PHY晶片通常可以集成為諸如微控制器之類的可編程元件，其需要外部快閃記憶體支持。雖然可以使用多個快閃記憶體設備，但它們通常不共享相同的電性封裝。為了確保Flash廠商的獨立性，系統設計者必須提供靈活的介面來適應多個快閃設備。再者，在一些系統應用中，快閃記憶體的優選位置可以位於PHY-ICM的內部，或者可選的位於主機系統中。在最終組裝時，一系列的PHY-ICM設備可允許選擇板內或板外快閃記憶體位置，並提供Flash記憶體廠商的獨立性，顯然是可取的。
PoE支持的存在與否也是一個重要因素。並非所有的網路設備都需要PoE支持，而且包含PoE的成分溢價很小。PHY-ICM可以在最終組裝時簡單地配置，以選擇性地排除或包含PoE規定，如果包括的話，則選擇所需支持的功率電平，這顯然是有利的。
與高速訊號直接相關的是，系統設計者還必須意識到，需要滿足EMI/RFI排放的監管批准以及設備銷售地理區域的敏感性。這一點也可以通過PHY-ICM得到幫助，使用精心的設計並集成一個金屬屏蔽外殼作為解決方案的一部分。
PHY-ICM解決方案透過利用RJ-45連機器內部的面積來最小化跡線長度並將電子元件封裝在連接器內，明顯地提供了機械和電性元件之間的緊密集成並減少了解決方案的整體電路板成本。
系統設計者/供應商的一個主要問題是保證供應。在理想的情況下，所有矽供應商的晶片在引腳輸出和功能上都是相同的，這樣就可以進行直接轉換。顯然真實情況並非如此，對於高度專業化的設備（PHY晶片），很少有“第二來源”供應商。在此，PHY-ICM供應商可以透過為PHY-ICM系列提供一個公共的封裝空間，從而為系統供應商提供好處，PHY-ICM系列可以在內部潛在地利用不同的PHY晶片。這種能力顯然對系統供應商有利，但必須由PHY-ICM供應商小心管理，以避免大量元件“庫存單元”（SKU）來製造設備。
由於選項的數量，上述所有問題使得系統設計者的工作和PHY-ICM供應商的庫存需求複雜化。隨著網路設備端口密度的增加，這些因素將進一步加劇。
系統設計者需要一個集成的PHY-ICM解決方案，以最優的特性和成本滿足他們的目標數據速率。為了使PHY-ICM提供商能夠滿足系統設計者的要求，並提供一個更為集成的PHY-ICM解決方案，該解決方案涵蓋了廣泛的網路設備解決方案，PHY-ICM提供商需要網路設計者對系統區分的選擇的“先驗”知識。例如，一個設計者可能希望在PHY-ICM之外提供其自己的穩定電壓，而另一個設計者可能不這樣做；或者另一個設計者可能希望在PHY-ICM中集成快閃記憶體，而另一個設計者可能不這樣做。
使用傳統的設計和製造方法來實現完全集成的PHY-ICM解決方案，以滿足所需的數據速率和系統劃分，以及所有的系統要求，例如最大數據速率，PoE支持，快閃記憶體等，將需要多種不同的設計解決方案，零件/SKU數量，並成為PHY-ICM製造商和供應鏈的主要庫存問題。
所需要的是一個模組化集成的PHY-ICM解決方案，它可以在組裝時配置，以支持數據速率和PHY供應商獨立的系統介面，至少跨越2.5/5/10GBASE-T數據速率，用於單通道RJ-45解決方案。這有以下多重優勢，首先，它允許系統供應商將PHY供應商和跨其產品線的速度解決方案混合在一起，使得系統板返工作業最小化。其次，它允許PHY-ICM供應商提供基於通用設計的解決方案組合，具體取決於特定系統供應商所針對的特定數據速率、集成功能和功耗。第三，它為多供應商支持開闢了新的領域，提供了多個PHY-ICM供應商和系統設計者可以遵循的通用封裝以實現交互操作。
雖然本揭露主要集中於單端口實現，通常在行業中稱為“1x1”(高度和寬度為單RJ-45)，但顯而易見，所公開的技術將適用於更高端口密度的應用。這種端口密度更高的實現通常被稱為“1xn”配置（在高度上為單個RJ-45，其中，在寬度上的“n”通常為2，4，6，或8個RJ-45），或者2xn”配置（在高度上為雙RJ-45，在寬度上的“n”通常為2，4，6，或8個RJ-45）。
應當注意，在圖1至圖19以及整個說明書中，類似的數字後綴對應於相同或類似的實體。例如，圖3中的PHY晶片304對應於圖4中的PHY晶片404,圖5中的PHY I.C.504等，並與圖18中的PHY I.C. 1804類似。
參考圖1A至圖1F，示出了用於10/100/1000BASE-T操作的PHY-ICM 100的習知技術實施例。這些實施例包括PHY收發晶片，絕緣磁，以及一些輔助原件，例如，電阻器、電容器、電感器、晶體振盪器等。
圖1A示出了PHY-ICM 100成品外觀的示意圖,其中,RJ-45連接器102位於模組的前部，以及包圍模組的兩部分屏蔽殼110。RJ-45插頭122端接UTP或STP電纜123，並插入RJ-45102連接器以完成網路連接。RJ-45連接器102通常由包含用於與RJ-45插頭122及其對準電性觸點配合的平行電性觸點的一平面陣列的一外殼組成。RJ-45連接器102觸點通常是由彈簧加載的，以與RJ-45插頭122的觸點偏置接合。RJ-45連接器以及插頭還提供一鎖緊機構（未示出）以將RJ-45插頭固定於RJ-45連接器中，以及一鍵控機構（keying mechanism）（未示出）以防止將不正確的插頭插入連接器中，這兩者在習知技術中都是眾所周知的。
圖1B示出了PHY-ICM的主要元件子組件的爆炸視圖。前屏蔽殼110a和後屏蔽殼110b形成圖1A所示的包圍模組的兩部分屏蔽殼110。塑料外殼111提供一個機械結構，該機械結構上和機械結構內部組裝整個模組，並為圖1A的RJ-45連接器102提供物理外殼。光管116與塑料外殼111分離，允許光從PCB組件112傳輸到RJ-45連接器102的正面，以便可以從網路設備的前面板查看乙太網路端口的狀態。如圖1C中所詳細描述的，PCB組件112基本上包含所有電性元件和連接。
圖1C主要示出了圖1B的PCB組件1112的附加細節，而前屏蔽殼110a、後屏蔽殼110b和塑料外殼111與圖1B所述的相同。PCB組件112由基板101組件，於基板101上安裝有各種元件和子組件，包括有諸如PHY晶片104（在本視圖中未示出，因為它被焊接到基板101的下側，但在圖1F中示出），附加電子元件105和LED 115;以及用於絕緣磁模組103、RJ-45觸點組件113、焊尾114和頂部PCB117的子組件。RJ-45觸點組件113焊接於基板101上，並在完全組裝後伸出並進入塑料外殼111以形成成品RF-45連接器102。焊尾114也與基板101電性連接（例如焊接或壓裝），並包含在完全組裝的PHY-ICM 100和系統應用板（未示出）之間提供電性連接的物理介面引腳（或連接點）。絕緣和磁性模組103提供所需的電性絕緣以及EMI/RFI抑制，並且在本實施例中，還提供到其頂面的附加觸點，以允許頂部PCB117的電性連接。在這種情況下，頂部PCB117包含與Bob Smith終端（BST）相關聯的元件，以用於額外EMI/RFI性能的增強。所示的光管116與塑料外殼111分離，以允許光從安裝在基板101上的LED 115的位置傳送到RF-45連接器102的正面，從而可以從網路設備的前面板查看乙太網路端口的狀態。
圖1D、圖1E和圖1F分別顯示了PCB組件112的頂部、側面和底部視圖。在這些視圖中，圖1B所示的RJ-45觸點組件113、焊尾114和頂部PCB117被省略。
參考圖1D的俯視圖，示出了基板101上安裝有絕緣磁模組103、附加電子元件105和LED 115。示出了在沒有焊尾114的情況下的主機介面的空閒連接點101d。再者，所示的在沒有RJ-45觸點組件113的情況下的RJ-45連接器102的空閒連接點/區域101f（其經由PCB跡線連接到絕緣磁模組103）也在圖13中由虛線區域1301f標識的連接區域及其相關描述中予以顯示。
參考圖1E的側視圖，顯示了其上安裝有絕緣磁模組103、附加電子元件105和LED 115的基板101。
參考圖1F的底視圖，示出了其上安裝有PHY晶片104（由於它被焊接到基板101的底面因此在該視圖中示出）和附加電子元件105（焊接到基板101的兩側）的基板101。顯示了在沒有焊尾114的情況下的主機介面的空閒連接點101d。再者，所示的在沒有RJ-45觸點組件113的情況下的RJ-45連接器102的空閒連接點/區域101f（其經由PCB跡線連接到絕緣磁模組103）也在圖13中由虛線區域1301f標識的連接區域及其相關描述中予以顯示。
圖1A至圖1F的習知技術的實施例展示了一個1000BASE-T (或1GBASE-T)最大數據速率介面的實現。然而，如前所述，隨著數據速率的增加，對於2.5GBASE-T, 5GBASE-T和10GBASE-T，網路設計者與PHY-ICM供應商的設計複雜性挑戰在多個方面顯著增加，例如，但不限於，訊號完整性、電源噪音、功耗、EMI/RFI性能，以及主機系統分區。
參考圖2A和圖2B，簡單ICM231與更集成的PHY-ICM233的定義、作用和區別是根據IEEE802.3定義的分層層次模型以及網路系統產品的實際實現兩者予以定義的。
在圖2A中，OSI參考模型層(OSI preference model layers)224是指網路行業用於描述網路設備中的各種功能的7層層次結構。802.3標準將較低的兩層（數據鏈路層(Data link)和物理層(Physical）映射為更詳細的內容，如2.5GBASE-T (225) 和5GBASE-T (226)實現的實施例所示。如圖2A所示，802.3PHY設備通常被實現為單晶片半導體設備，並集成物理編碼子層（Physical Coding Sublayer, PCS）、物理媒介附件（Physical Medium Attachment, PMA）和自動協商（Auto-Negotiation, A-N）功能，每一個功能都包含適用於數據速率和媒介類型的特性和屬性。整個OSI 802.3物理層還包括媒介相關介面（Medium Dependent Interface, MDI）（在此情況下MDI為RJ-45連接器）以及和解子層（RS，通常整合至乙太網路控制器的MAC功能(Media Access Control)），以及10Gb媒介獨立介面（10 Gigabit Media Independent Interface, XGMII）層，其在實際實施中可能物理存在或可能物理不存在。
如圖2B所示，顯示了離散PHY功能(Physical layer device)232以及ICM 231的實際實現227的實施例。主機系統應用板，通常由在諸如網路介面卡（NIC）或交換晶片(NIC or switch chip) 229等硬體上操作的軟體元件組成，提供諸如通用串行10Gb媒介無關介面（10 Gigabit Media Independent Interface, USXGMII）230的系統介面，該系統介面連接至PHY功能232，由PHY晶片和相關元件實現。離散ICM231連接至PHY功能232，但它是一個獨立的實體，並且通常僅包括電性絕緣體和RJ-45（MDI）。在實際實現228的一替換實施例，示出了集成PHY-ICM233。主機系統應用板通常由在NIC或交換晶片229上操作的一軟體元件所組成，提供諸如USXGMII230的系統介面，該系統介面連接至PHY-ICM233。PHY-ICM233集成了由PHY晶片和相關元件實現的適用於所選媒介的物理層介面的功能，並且包括電性絕緣體和RJ-45連接器。PHY-ICM233可以包括一個或多個附加功能，例如電源電壓調節、存儲器、邏輯、溫度監控或其他功能。通常，ICM231和PHY-ICM233都被封裝在金屬外殼中以進一步協助通訊設備設計者最小化射頻干擾（RFI）和電磁干擾（EMI）的問題。PHY-ICM233在邏輯上等同於圖1A的PHY-ICM 100以及圖17A的PHY-ICM 1700的優選實施例。
在圖3至圖19中，公開了模組化PHY-ICM的設計、實現以及架構的創新方面，該模組化PHY-ICM可在至少2.5GBASE-T, 5GBASE-T和10GBASE-T的操作數據速率之間進行縮放。
參考圖3，示出了模組化PHY-ICM基板組件300和主要元件的物理表示的優選實施例，PHY-ICM基板組件300包括基板301PCB，其構成了機電平台，該機電平台上附接有PHY-ICM基板組件300的其他主要部件，包括RJ-45連接器302，絕緣磁模組303，PHY晶片304，以及多個附加電子元件305。基板301優選為一4層PCB，但可能需要更先進的多層PCB製造技術，包括在PCB的兩側安裝元件。然而，可以考慮任何PCB或電載體或基板材料或製造技術，並且對於本領域的普通技術人員來說是可預期的並顯而易見的。
基板301上存在電器電性連接點301a和301b，以允許連接一個或多個SIP模組（未示出）。雖然電性連接點301a被顯示為一行由一個間隙（space）所分隔的5個通孔和6個通孔，電性連接點301b被顯示為一行由一個間隙所分隔的2個通孔和4個通孔，但這些都是非限制性的實施例，用於SIP模組連接的任何數量、位置、間距或技術均為可被充分預期並考慮到的。再者，基板301上存在電性連接點301c和301d，以允許PHY-ICM基板組件300和系統應用板（未示出）之間的連接，其同樣是非限制性實施例。通常，位於PHY-ICM後部的電性連接點301d被集成到“焊尾”114中，誠如先前在圖1C的習知技術中所詳細描述的。
RJ-45連接器302是8針模組化連接器，也被稱為8P8C（9引腳，8觸點）連接器，由IEEE802.3指定（例如，參見IEEE802.3bz-2016，第126.8.1條MDI連接器），並為網路行業中的普通技術人員所熟知。RJ-45連接器302允許使用相應的RJ-45插頭（如圖1A所示）插入5類（Cat-5）或6類（Cat-6）電纜（未示出），以於電纜的任意一端的兩個網路設備之間傳輸通訊訊號和可選電源。藉由8個彈簧將RJ-45連接器302的引腳連接到RJ-45連接器302下方的8個獨立的PCB連接上，RJ-45連接器302連接到基板301上的相應觸點。
為了簡單起見，RJ-45連接器302被示為離散連接器，但其是一個非限制實施例，並且其他形式因素及/或構造都是顯而易見且可預期的。更典型的，RJ-45連接器302將由多個不同的子組件構成，以與PHY-ICM的外形尺寸更好地集成，並且將包括一個或兩個內置LED（為簡單起見而未示出），使得可以容易地從網路設備的外部查看相關網路端口的狀態，如圖1B和圖1C及其相關描述所示。
出於本領域技術人員熟知的安全原因，絕緣磁模組303在網路電纜上存在的訊號以及在基板301上允許的訊號之間提供一直流絕緣屏障。絕緣磁模組303可以包含附加功能，例如訊號濾波和調節，這可能是滿足特定的國家或國際政府EMI/RFI監管批准所必需的。關於對絕緣磁模組303的修改和相關訊號調節的附加系統將在圖14和圖15及其所附描述中予以公開。
根據基板301的結構類型，PHY晶片304通常使用適當的製造技術焊接到基板301PCB。PHY晶片304通常具有連接至基板301的大量連接，以提供進出設備的各種訊號以及提供到適當配置及/或程式所需組件的連接。一合適PHY晶片的示例性實施例為AQR112C，其由Aquantia公司製造及銷售，並提供為64針球柵陣列（BGA）封裝。AQR112C具有多種操作模式，例如，但不限於，2.5GBASE-T, 5GBASE-T和10BASE-T。此設備由工廠編程為在最大數據速率下進行操作，並向下兼容。例如，5GBASE-T部件將不能在10GBASE-T下操作，但可支持在10BASE-T, 100BASE-T, 1000BASE-T, 2.5GBASE- T 和5GBASE-T下操作。通常，基於諸如AQR112C之類的PHY晶片的PHY-ICM不會成為1000BASE-T（或更低）數據速率實現的目標，因為有許多解決方案對這些數據速率更具有成本效益。然而，較低的數據速率是由於遺留的向後兼容性原因而提供的。在合適的PHY晶片的其他實施例中，Aquantia設備的家族包括AQR113C,AQR114C, 和AQR115C。在一封裝版本的設備中，它們提供了與AQR112C兼容的64針球柵陣列（BGA）封裝。AQR113C支持2.5GBASE-T的最大操作，包括在10BASE-T, 100BASE-T, 1000BASE-T和2.5GBASE-T的操作。AQR115C支持10GBASE-T的最大操作，包括在10BASE-T, 100BASE-T, 1000BASE-T, 2.5GBASE-T 和5GBASE-T的操作。
多個附加電子元件305表示一些必要的物理元件，這些物理元件用於電性配置PHY晶片304並正確操作PHY-ICM的整體電路。儘管在圖3A中僅簡單地示出，但是通常會有大量的附加電子元件305，包括但不限於，無源元件，例如電阻器、電容器、電感、二極管和晶體振盪器，以及有源半導體元件，例如，功率調節設備、邏輯器、記憶體和晶體管。舉例來說，利用AQR112C的優選PHY-ICM實施例要求在大電流下提供嚴格控制的電源電壓，並且可以要求將快閃記憶體附接至PHY晶片。通過在PHY-ICM內部或外部放置相關的電壓調節器及/或快閃記憶體，可以滿足這些需求。因此，需要一種解決方案，其能以靈活的方式來解決任一選項，同時仍然保持較低的總體成本結構，並最小化需要製造和組裝的不同部件的數量。
參考圖4，示出了優選實施例的模組化PHY-ICM基板組件400及主要元件部分的物理表示的一示例性實施例，包括SIP模組406。如虛線407所示，本實施例中的SIP模組406用連接器引腳406a示出，連接器引腳406a被設計成允許其與基板401上的相應電性連接點401a進行電性連接。所示的被焊接到基板401上的PHY-ICM基板組件400的其他元件部分包括RJ-45連接器402、絕緣磁模組403、PHY晶片404和多個附加電子元件405。電性連接點401b存在於基板401上，以允許連接一額外的SIP模組（未示出）。此外，電性連接點401c和401d存在於基板401上，以允許PHY-ICM組件400和一系統應用板（未示出）之間的連接。
參考圖5，示出了優選實施例的模組化基板組件500和主要元件部分的物理表示的一示例性實施例，包括SIP模組508。本實施例中的SIP模組508用連接器引腳508a示出，連接器引腳508a被設計成允許其與基板501上的相應電性連接點501b進行電性連接，如虛線509所示。所示的被焊接至基板501上的PHY-ICM基板組件500的其他元件部分包括RJ-45連接器502、絕緣磁模組503、PHY晶片504和多個附加電子元件505。基板501上存在電性連接點501a，以允許連接一額外的SIP模組（未示出）。此外，基板501上存在電性連接點501c和501d，以允許PHY-ICM組件500與一系統應用板（未示出）之間的連接。
參考圖6，示出了優選實施例的PHY-ICM基板組件600和主要元件部分的物理表示的一示例性實施例，包括一第一SIP模組606和一第二SIP模組608。所示的第一SIP模組606具有電性連接器引腳606a，直接與基板601上的相應電性連接點601a配合。所示的第二SIP模組608具有電性連接器引腳608a，直接與基板601上的相應電性連接點601b配合。所示的被焊接至基板601上的PHY-ICM基板組件600的其他元件部分包括：RJ-45連接器602，絕緣磁模組603，PHY晶片604（隱藏在SIP模組606後面，但在上述圖4中顯示為404，在圖5中顯示為504），以及多個附加電子元件605。再者，基板601上存在電性連接點601c和601d，以允許PHY-ICM基板組件600與一系統應用板（未示出）的連接。通常，基板601後部的電性連接點601d安裝有“焊尾”（未示出，參見圖1C的習知技術中的惡114，或圖17C的優選實施例中的1714，以獲得更多細節），其中，構成系統應用板的主機介面的引腳被固定。
參考圖7A，示出了一模組化PHY-ICM700的主要元件和電路塊及其互連的簡化框圖。基板(PHY-ICM baseboard)701在每個元件及/或電路塊之間提供機械和PCB電性互連。主機介面區域包括多個連接，包括主機介面連接區域701m，其中，大多數直接連接PHY I.C. 704。主機介面連接區域701m基本上由一組基線主機介面函數組成，這些基本主機介面函數在很大程度上（儘管不是強制性的）用於特定系列中的所有PHY-ICM，其包括用於發送/接收數據（DATA IN/OUT, 741），控制（CNTRL IN/OUT, 742），管理數據（MNGMNT IN/OUT, 743），時鐘和同步（CLK IN/OUT, 744），測試和調試（JTAG/DEBUG, 745），以及配置（CONFIG IN/OUT, 748）的多個訊號。
配置訊號748還可選地連接在主機介面連接區域701m，SIP定制模組（SIP personality module）607及/或PHY I.C.704，儘管可能並非所有的訊號路徑均存在於特定的實現中。電源輸入（POWER IN, 746）透過SIP電源模組(SIP power module)708傳遞，SIP電源模組708連接（透過747）至PHY I.C. 704以及基板701上的其他元件。
在PHY-ICM700的網路介面側，發送到PHY I.C.704的網路數據係透過四個雙向差分對749發送至絕緣磁模組(Isolation magnetics module)703，然後再次透過雙向差分對751發送至RJ-45連接器702；來自PHY I.C.704的網路數據係透過來自四個雙向差分對749接收絕緣磁模組703的訊號，並且再次透過雙向差分對751接收來自RJ-45連接器702的訊號。LED訊號（LEDs OUT, 752）由PHY I.C. 704驅動以指示網路連接的狀態，且LED（未示出）可以可選地安裝在RJ-45連接器702上的附加引腳內並電性連接附加引腳。或者，如圖1C的習知技術和圖17C的優選實施例所詳述的，LED可以安裝在基板上並使用一光管（116、1716）技術來允許光被傳輸到RJ-45連接器702的前面。
PoE電源（PoE IN/OUT, 750）被注入或從電性連接區域701p的觸點抽出，這些觸點連接至絕緣磁模組703的網路介面側的變壓器中心分頭（transformer center taps）（未示出，參見圖15及其附加細節說明中的15122、15125、15127和15131。雖然PoE電源（(PoE IN/OUT, 750)也可選地從電性連接區域701p延伸，並通過虛線連接（PoE IN/OUT, 740）連接至PHY-ICM700的主機介面側，通常，PoE的主機介面連接位於物理上靠近絕緣磁模組703的位置，以避免基板701的長度上設置大功率走線。當配置為PoE操作時，PHY-ICM同樣適用於一PSE或PD應用。
例如，在利用Aquantia AQR112C晶片的一優選實施例中，發送/接收數據（DATA IN/OUT, 741）透過專用傳送和接收數據通道傳輸，使用串行器/反串行器（SerDes）介面，該介面在USXGMII協議下操作，使用高達10.3125 GHz的一64B/66B編碼方案，這些都是本領域習知技術。管理數據（MNGMNT IN/OUT, 743）也透過使用來自主機介面的一管理數據時鐘（MDC）訊號以及與MDC訊號同步地與PHY晶片704傳輸讀/寫數據的一雙向管理數據輸入/輸出（MDIO）訊號的已知定義且已知的介面提供。
參考圖7B，示出了一模組化PHY-ICM700的主要元件和電路塊及其互連的簡化框圖。於此替代優選實施例中，使用Aquantia AQR113C晶片。Aquantia AQR113C晶片是上述AQR112C的最新版本，是AQR113C, AQR114C, 和AQR115C等設備家族的一員。AQR113/4/5C設備與原始AQR112C晶片完全引腳兼容，但SIP電源模組708要求提供的電源輸入電壓除外。連接（透過747）至PHY I.C.的SIP電源模組708將外部主機電源（POWER IN, 746）轉換為PHY晶片704的適當電源。圖7A的AQR112C設備需要三個獨立的電源電壓，分別為2伏，1.2伏和0.85伏。但是圖7B的AQR113/4/5C設備家族需要2伏，1伏和0.7伏的電壓。這清楚地表明了這種設計方法的靈活性，因為相同的基板701可適用於所有的Aquatia AQR112C 和AQR113/4/5C晶片，使用一個適當的SIP電源模組708，可以變更或修改以匹配PHY晶片704。
圖7A和圖7B的框圖在主機介面方面是基本是相同的，除了在圖7B的情況下，多個連接被分成不同的連接區域(701j、701k、701l和701m)，而在圖7B中，直接連接PHY I.C. 704大多數連接位於主機介面區域701m中，該區域由基線主機介面功能的公共集合組成，其主要（儘管不是強制）用於特定家族中的所有PHY-ICM，這些包括用於發送/接收數據（DATA IN/OUT, 741）、控制（CNTRL IN/OUT, 742）、管理數據（MNGMNT IN/OUT, 743）、時鐘和同步（CLK IN/OUT, 744）、測試和調試（JTAG/DEBUG, 745）的多個訊號，這些訊號被隔離到電性區域701m中。
外部主機電源（POWER IN, 746）被隔離到一單獨連接區域701i中，並連接至SIP電源模組708。連接（透過717）至PHY I.C.的SIP電源模組708將外部主機電源（POWER IN, 746）轉換為PHY晶片704以及基板701上的其他元件所適用的電源。
在圖7A中，配置訊號748連接在主機介面連接區域701m，SIP定制模組(SIP personality module)706，及/或PHY I.C. 704之間，在圖7B的情況下，這些配置訊號被分解為PHY晶片704打包訊號（STRAP IN/OUT, 753），其位於AQR113/4/5C選件的一單獨連接區域701k上，以及FLASH介面（FLASH IN/OUT, 754），其與SIP定制模組706和PHY晶片704傳輸訊號，並位於一單獨連接區域701l上。
參考圖7C，示出了一模組化PHY-ICM700的主要元件和電路塊及其互連的簡化框圖。在此替換優選實施例中，使用了Broadcom BCM84891晶片。Broadcom BCM84891具有完全不同的引腳輸出，並且與需要不同基板701設計的AQR113/4/5C晶片不兼容。然而，Broadcom BCM84891為1/2.5/5/10GBASE-T設備提供了類似的功能。連接（經由747）至PHY I.C.的SIP電源模組708將外部主機電源（POWER IN, 746）轉換為PHY晶片704所適用的電源。圖7C的BCM84891設備需要1.88伏和0.8伏的兩個獨立的電源電壓。這清楚地表明了這種設計方法的靈活性，因為適當的基板701和SIP定制模組706可以適當地改變或修改以匹配PHY晶片704，同時保持相同的PHY-ICM700兼容主機介面封裝。
圖7A和圖7C在主機介面方面基本上是相同的，除了在圖7C的情況下，多個連接被分成不同的連接區域(701j、701m和701n)。在圖7C中，直接連接PHY I.C. 704大多數連接位於主機介面區域701m中，該區域由基線主機介面功能的公共集合組成，其主要（儘管不是強制）用於特定家族中的所有PHY-ICM，這些包括用於發送/接收數據（DATA IN/OUT, 741）、控制（CNTRL IN/OUT, 742）、管理數據（MNGMNT IN/OUT, 743）、時鐘和同步（CLK IN/OUT, 744）、測試和調試（JTAG/DEBUG, 745）的多個訊號，這些訊號被分離到電性區域701m中。
外部主機電源（POWER IN, 746）被隔離到一單獨連接區域701j中，並連接至SIP電源模組708。連接（透過717）至PHY I.C.的SIP電源模組708將外部主機電源（POWER IN, 746）轉換為PHY晶片704以及基板701上的其他元件所適用的電源。
圖7C中的PHY晶片704的打包訊號（STRAP IN/OUT, 753）位於BCM84891選件的一單獨連接區域701n上，與SIP定制模組706以及PHY晶片704傳輸訊號的FLASH介面（FLASH IN/OUT, 754）未連接至外部電性區域。
在圖7A、圖7B和圖7C中，絕緣磁模組703提供相同的功能，並且被選擇來展示適當的絕緣，RFI/EMI發射，感應噪聲和PoE支持。在適用的情況下，PoE電源（PoE IN/OUT, 750）被注入電性連接區域701p的觸點，或從電性連接區域701p的觸點抽出，PoE電源（PoE IN/OUT, 750）也被選擇性地顯示為從電性連接區域701p經由虛線連接（PoE IN/OUT, 740）延伸至PHY-ICM700的主機介面側。
應注意的是，在圖7A、圖7B和圖7C中，任何連接區域(701j、701k、701l、701m、701n)對於所有應用都不是強制性的，它們可以相互隔離、連接或集成，並且可以完全安裝或去安裝以定制PHY-ICM700實現的家族成員。
參考圖8，示出了一SIP電源模組808及其在主機介面、PHY-ICM基板801以及PHY I.C.804之間的連接選項的優選實施例。
於本優選實施例中，SIP電源模組808生成用於PHY I.C.804和基板801上的其他電路操作所需的電壓。在圖7A所示的示例性實施例中，例如，使用Aquantia AQR112C作為作為PHY I.C.804，需要2伏，1.2伏和0.85伏三個獨立的電源電壓。PHY晶片104的其他輸入/輸出（I/O）引腳也可編程為在3.3伏或1.8伏下操作。雖然系統應用板可以提供部分或全部這些電壓，但是在要求的電流水平下提供這些多個電源電壓，並同時保持PHY I.C. 804所要求的嚴格噪聲和波紋規範，通常是昂貴或不方便的。不遵守這些電源規範，例如過度的電源波紋，可能導致PHY晶片804不能執行IEEE 802.3規範或其他管理要求，導致諸如不能保持所需的BER，或產生無關的系統噪聲或干擾等影響。
圖8示出了一個優選實施例，其中，PHY I.C.804及/或基板801元件的每個所需電壓可以由主機系統提供的一單獨3.3 V IN電源產生，或者，可選的，單個電壓可以由主機系統提供。PHY-ICM基板801在兩組874、875中提供多個連接點801d。來自主機系統的3.3 V IN電源線868連接到SIP電源模組808，於該模組中，該電源線867連接至第一電壓調節器(Voltage regulator)860、第二電壓調節器861和第三電壓調節器862的輸入端。第一電壓調節器860產生被饋送至PHY I.C.804的2伏電壓，並且還被連接至（經由871）位於基板801上的跳線組863中的一個連接點864。第二電壓調節器861產生被饋送至PHY I.C.804的1.2伏電壓，並且還被連接至（經由872）位於基板801上的跳線組863中的一個連接點865。第三電壓調節器862產生被饋送至PHY I.C.804的0.85伏電壓，並且還被連接至（經由872）位於基板801上的跳線組863中的一個連接點866。
普通技術人員將認識到，各種電壓輸出(871、872和873)以及3.3 V IN 867也可以連接到基板801上的其他元件（未示出）。此外，根據優選實施例，輸出電壓是示例性的，但是可以生成PHY-ICM電路所需的任何適當電壓。再者，電壓調節器(871、872和873)通常需要額外的外部元件（為簡單起見未予示出）來配置特定參數及/或用於電源噪聲/波紋濾波，並且可以在本質進行編程使得其輸出電壓及/或電流可被配置成特定水平。
當存在SIP電源模組808且三個連接點(864、865和866)上沒有跳線組863中的短路鏈路時，經由一第一連接組874並透過連接點801d向基板801供電，並透過一單個3.3 VIN 867電源線向整個PHY-ICM供電。
當SIP電源模組808不存在，且三個連接點(864、865和866)上存在跳線組863中的短路鏈路時，經由一第二連接組875並透過連接點801d向基板801供電，並透過單獨的專用2.0 V (868)、1.2 V (869)以及0.85 V (870)電源線向整個PHY-ICM供電。
因此，透過在組裝時插入SIP電源模組808或跳線組863的三個連接點(864、865、866)上的短路鏈路，可以選擇PHY-ICM是由使用第一、第二、第三電壓調節器(860、861、862)的一單個3.3 V電源進行外部供電，還是使用來自主機介面的獨立電源為PHY-ICM供電。兩個主機介面連接組(874、875)上的所有連接點801d，以及SIP電源模組808上的連接點808a都可以出現在任一情況下，如實心黑色填充所示。
在圖8的優選實施例中，系統設計者可以選擇提供單一的，寬鬆的規範3.3 V輸入電源，而不是三個非常嚴格指定的輸入電壓，每一個輸入電壓的要求都可能由於最壞的情況而在功耗要求上發生波動，例如但不限於，所需網路數據速率的操作。
普通技術人員將認識到，條線組863的三個連接點(864、865、866)上的第一、第二或第三電壓調節器(860、861、862)或相應的短路鏈路中的任何一個或多個可以任選地存在或不存在於特定實現中，如此，可以使用主機系統可用的電源的任何組合來為PHY-ICM基板801供電。
此外，還應認識到，可以設計一SIP電源模組，提供固定或柔性的電源輸出。例如，可以使用特定於一特定PHY晶片或模式的功率需求的電壓調節電路來實現每個SIP電源換模組設計。在一替換實施例中，利用可編程電壓調節器，相同的SIP電源模組設計可被重新配置以允許電壓及/或電流輸出被優化以適應多個不同的輸出電源需求，每一個都適用於一個特定的PHY晶片或模式。
參考圖9，示出了SIP電源模組908及其在主機介面、PHY-ICM基板901和PHY I.C. 904之間的連接選項的第二優選實施例。
與圖8的第一實施例相同，基板901上的PHY I.C. 904及/或元件中每個所需的電壓可以由主機系統提供的單3.3 V IN電源產生，或者，可選的，可以是由主機系統提供的獨立電壓。然而，在第二實施例中，電源配置僅由SIP電源模組或備用SIP旁路模組決定（未示出，參見圖10中的1056及其附帶說明以了解更多細節）。
PHY-ICM基板901在兩組(974、975)中分別提供多個連接點(901d、901e)。來自主機系統的3.3 VIN電源線967裡連接至SIP電源模組908，於該模組中，其連接至第一電壓調節器960、第二電壓調節器961和第三電壓調節器962的輸入端。第一電壓調節器960產生2.0伏，其經由連接線971饋入PHY I.C. 904。第二電壓調節器961產生1.2伏，其經由連接線972饋入PHY I.C. 904。第三電壓調節器962產生0.85伏，其經由連接線973饋入PHY I.C. 904。普通技術人員將認識到，各種電壓輸出(971、972、973)以及3.3 V IN(967)也可以連接到基板901上的其他元件（未示出）。
在存在SIP電源模組908的情況下，經由第一連接組974透過連接點801d向基板901供電，並透過單3.3 VIN(967)電源線向整個PHY-ICM供電。
只有一個主機介面連接組974上的連接點901d和SIP電源模組908上的連接點908a需要存在，如實心黑色填充所示。雖然PCB連接(968、969、970)可能仍然存在，第二主機介面連接組975上的主機介面連接點901e和SIP電源模組908上的連接點908b不需要存在，其由缺少黑色填充表示。
圖10示出了圖9的優選實施例的第二版本，其中，PHY I.C. 1004及/或基板1001元件的每一個所需的電壓可以由主機系統提供的單3.3 V IN電源產生，或者可選的，可以是由系統主機提供的獨立電壓。然而，在圖9的實施例的第二版本中，電源配置僅由安裝的備用SIP旁路模組1056而不是SIP電源模組決定（未示出，參見圖9中的908及其附帶的說明以了解更多細節）。
PHY-ICM基板1001分別在兩組(1074、1075)中提供多個連接點(1001d、1001e)。3.3 VIN供電線1067在物理上存在並連接到SIP旁路模組1056，由於到SIP旁路模組1056上的連接點1057b沒有其他連接，因此其連接到此結束。SIP旁路模組1056僅包含短路鏈路(1034、1035、1036)，其分別提供經由連接1071的2.0 V IN (1068)的主機介面電源輸入、經由連接1072的1.2 V IN (1069)以及經由連接1073的0.85 V IN 1070到PHY I.C. 1004之間的直接連接路徑。顯然，SIP旁路模組1056上的短路鏈路(1034~1036)同樣可以是簡單的PCB跡線。一般技術人員將認識到，各種電壓輸出(1071、1072、1073)以及3.3V IN (1067)也可以連接到基板1001上的其他元件。
相較於圖9中的SIP電源模組908，在圖10中的SIP旁路模組1056中，經由第二連接組1075並透過連接點1001d向基板1001供電，並且PHY-ICM可以透過主機介面提供的多個電源電壓(1068、1069和1070)供電。
只有一個主機介面連接組1075上的連接點1001d和SIP旁路模組1056上的連接點1056a需要存在，如實心黑色填充所示。然而，第二主機介面連接組1074上的連接點1001e和SIP旁路模組1056上的連接組1057b不需要存在，如缺少黑色填充所示。
因此，根據圖9和圖10所述的第二實施例的兩個版本及其附帶描述，可以在最終組裝時，選擇透過插入SIP電源模組908並使用其板載電壓調節器(960、961、962)，使用來自主機介面的單電源對PHY-ICM進行外部供電，還是透過插入SIP旁路模組1056使用來自主機介面的獨立電源供電。
一般技術人員將認識到，結合SIP電源模組908和SIP旁路模組1056的能力的混合方法可用於消除第一、第二或第三電壓調節器(960、961或962)中的一個或多個，使用相應的短路鏈路替換它們，以便主機介面提供的電源可用於為PHY-ICM基板(901和1001)供電。再者，為所選擇的PHY晶片產生任何合適的電源電壓的任何數量的電壓調節器都是顯而易見的並可預期的。
參考圖11A，示出了SIP定制模組1106及其在主機介面，PHY-ICM基板1101和PHY I.C. 1104之間的連接選項的一優選實施例。
在此優選實施例中，SIP定制模組1106容納用於作為非易失性儲存的一快閃記憶體1157設備。例如，使用Aquantia AQR112C的示例性PHY I.C. 1104實施例集成了一32位微控制器和用於程式及數據儲存的內部RAM。微控制器的韌體鏡像被設計為在從附接的快閃記憶體設備通電/復位後加載，或由系統應用板上的主機處理器經由MDIO/MDC介面，MNGMNT IN/OUT介面的一部分（未示出，參見圖7A中的743及其附帶的說明以了解更多細節）加載。通常，快閃記憶方法更快，特別是當主機處理器在通電後需要執行多個操作時。然而，究竟是將快閃記憶體集成到PHY-ICM中，還是將其保留在PHY-ICM外部，這仍然是個問題。
該優選實施例允許在PHY-ICM的最終組裝期間，以最小的成本和複雜度來選擇內部快閃記憶體還是外部快閃記憶體。SIP定制模組1106至少包含快閃記憶體1157，具有電源1177和接地1178連接，包括一電容器1158，以於開機時提供一復位訊號。
當存在SIP定制模組1106的情況下，快閃記憶體1157透過串行介面訊號直接連接至PHY I.C. 1104上的快閃記憶體介面。從PHY I.C. 1104的角度來看，這些訊號如下：晶片致能（CE_N, 1188），其由PHY I.C. 1104驅動，並連接送至晶片選擇（CS）或致能快閃記憶體1157；串行時鐘（SCLK, 1189），由PHY I.C. 1104驅動，並連接至快閃記憶體1157的串行數據輸入/輸出；串行數據輸入（SIN, 1190），由PHY I.C. 1104採樣，從快閃記憶體1157讀取串行數據；以及串行數據輸出（SOUT, 1191），由PHY I.C. 1104驅動，以將串行數據寫入快閃記憶體1157。與這些相同訊號連接的是具有四個跳線點(1180、1181、1182和1183)的跳線組1179。當存在SIP定制模組1106並且快閃記憶體1157集成到PHY-ICM中時，位於基板1101上的跳線組1179中的這些跳線點(1180、1181、1182和1183)被保留為開路（未連接）。
然而，當SIP定制模組1106不存在，且快閃記憶體1157位於PHY-ICM外部時，這些跳線組1179中的跳線點(1180、1181、1182和1183)插入了短路鏈路，PHY I.C. 1104上的快閃記憶體介面訊號透過連接點1101d直接連接連接組1176上的主機介面。從PHY I.C. 1104的角度來看，這些訊號如下：晶片致能（CE_N, 1188），透過短路鏈路1180連接至主機介面上的晶片選擇（CS, 1184）；串行時鐘（SCLK, 1189）透過短路鏈路1181連接至主機介面上的串行時鐘（SCLK, 1185）；串行數據輸入（SIN, 1190），透過短路鏈路1182連接至主機介面上的串行數據輸入（SIN, 1186）；以及串行數據輸出（SOUT, 1191），透過短路鏈路1183連接至主機介面上的串行數據輸出（SOUT, 1187）。
提供圖11A中標識的一示例性實施例作為一實施例，本領域技術人員將理解，可以進行其他改進，包括（但不限於）直接用PCB或其他永久連接替換跳線組1179的跳線點(1180、1181、1182、1183)。在這種情況下，存在SIP定制模組1106，PCB跡線的附加存根長度（additional stub length）將保持連接到PHY I.C. 1104的快閃介面引腳。如果走線長度不過度且操作頻率適中，使得反射最小化並保持數據完整性，則這是可以接受的。在缺少SIP定制模組1106的情況下，到主機介面的替代路徑已經存在，而不需要跳線，但是對於一獨立實現將需要設計分析。
參考圖11B，示出了一SIP定制模組1106及其在主機介面，PHY-ICM基板1101和PHY I.C. 1104之間的連接選項的替換實施例。
一外部快閃記憶體（未示出）的主機介面訊號被路由到SIP定制模組1106的連接點，這些包括主機介面訊號晶片選擇（CS, 1184），串行時鐘（SCLK, 1185），串行數據輸入（SIN 1186），以及串行數據輸出（SOUT, 1187）。當存在SIP定制模組1106時，這些主機介面訊號將是不連接的，並且SIP定制模組1106的連接點1106b可能不被安裝（如缺少黑色填充所示）。此外，PHY I.C. 1104上的傳送至快閃記憶體介面或來自快閃記憶體介面的時鐘和數據訊號連接至SIP定制模組1106。這些包括晶片致能（CE_N, 1188）、序列時鐘（SCLK, 1189）、序列數據輸入（SIN, 1190）和序列數據輸出（SOUT, 1191）。
透過在基板1101中插入包含快閃記憶體(Flash memory)1157的SIP定制模組1106，PHY I.C. 1104可以訪問本地快閃記憶體。但是，在插入適當設計的SIP旁路模組（未示出）的情況下，模仿圖11A的跳線塊1179的功能，這些連接將把主機介面訊號(1184、1185、1186和1187)路由到PHY I.C. 1104的快閃記憶體介面訊號(分別是1188、1189、1190和1191)，例如，圖9和圖10的SIP電源模組及其相關描述所示。
本領域的普通技術人員將認識到，SIP定制模組1106的引腳輸出將被定義為適用於PHY-ICM基板1101和PHY I.C. 1104，並且是任意的且獨立於快閃記憶體晶片引腳輸出的引腳輸出。透過SIP定制模組1106上的適當路由，其可承載任何適當的內部快閃記憶體1157設備。類似的，透過插入一適當設計的SIP旁路模組（未示出），可以容納任何適當的外部快閃記憶體。因此，可以定義一系列模組化PHY-ICM設備，其在最終組裝時，允許選擇板上或板外快閃記憶體位置，並提供快閃記憶體供應商（和引腳輸出）的獨立性。
參考圖12，示出了一SIP定制模組1206及其在主機介面，PHY-ICM基板1201和PHY I.C. 1204之間的連接選項的第二優選實施例。
於該優選實施例中，SIP定制模組1206包含一邏輯塊(Logic block)1259設備，其監視來自主機介面及/或PHY I.C. 1204的輸入訊號，並且基於這些輸入訊號和邏輯功能，向主機介面及/或PHY I.C. 1204提供輸出訊號及/或狀態信息。例如，使用Aquantia AQR112C的示例性PHY I.C. 1204實施例提供可使用引腳打包選項的外部配置的功能，例如，某些I/O引腳的工作電壓，或一復位輸入功能。此外，PHY I.C. 1204可在其他引腳上提供狀態輸出，例如，指示其正在請求注意的一中斷線。顯然，來自其他半導體供應商的不同PHY晶片104實施例可能需要不同的引腳打包及/或配置輸入數據或提供不同狀態輸出信息。
邏輯塊1259從系統中的各種源接收輸入，這些源可以包括主機介面或處理器，PHY I.C. 1204或其他源。例如，可以監視其他系統資源，例如，未能成功完成PoE 2-事件物理層分類，PoE過電檢測，PHY-ICM可以包括對上電電源電壓順序或過溫條件的監視等。邏輯塊1259可以使用其中任何一個來產生到系統中的各個目的地的輸出，這些目的可以包括主機介面，主機處理器，PHY I.C. 1204，或其他目的地。
優選實施例允許以最小的成本或複雜性在PHY-ICM的最終組裝期間進行內部或外部邏輯塊1259選擇。SIP定制模組1206至少包含邏輯塊1259，但也可以包含諸如快閃記憶體（未示出，參見圖11A或圖11B中的1157及其附加細節的附帶說明）的附加功能，以及適當的電源1296和接地1297連接，可包括但不限於溫度監控，電源排序等其他功能。
當存在SIP定制模組1206的情況下，邏輯塊1259經由各種I/O和引腳打包介面訊號直接連接至PHY I.C. 1204。從PHY I.C. 1204的角度來看，這些訊號如下：STRAP1 12108，由PHY I.C. 1104採樣的一輸入引腳打包選項；OUT1  12109，由PHY I.C. 1204驅動的一輸出引腳以向邏輯塊1259指示其狀態；IN1 (12110)，由PHY I.C. 1204採樣的一輸入引腳以檢測邏輯塊1259的輸出狀態；以及STRAP2 12111，由PHY I.C. 1104採樣的一輸入引腳打包選項。與這些相同訊號連接的是具有四個跳線點(12100、12101、12102、12103)的一跳線組1299。當存在SIP定制模組1206，且邏輯塊1259被集成於PHY-ICM中時，位於基板1201上的跳線組1299中的這些跳線點(12100、12101、12102和12103)被保留為開路（未連接）。
在本優選實施例中，I/O1 1293經由連接點1201d連接至連接組1292上的主機介面，並且經由一單跳線點1294連接至SIP定制模組1206的邏輯塊1259上的I/O1 1295。於此配置中，I/O1 1293顯然是邏輯塊1259和主機介面之間的輸入及/或輸出訊號。本領域的普通技術人員將認識到，在替代實施例中，I/O1 1293訊號可以不是可用於PHY-ICM模組的一外部連接，並且可以是純粹的內部訊號，或者兩者的組合。例如，I/O1 1293訊號可以是來自板載PHY-ICM溫度監控或過電流檢測設備的一輸出。此外，I/O1 1293訊號是一個非限制性實施例，並且可以有任何數量的傳輸至連接主機介面的邏輯塊1259的I/O訊號，PHY-CIM內部的本地訊號，或兩者都有。
如果SIP定制模組1206不存在，或者邏輯塊1259或其功能等價物在PHY-ICM外部，則跳線組1299中的跳線點(12100、12101、12102、12103)中的任一個可以插入短路鏈路，經由連接點1201d將PHY I.C. 1204上的邏輯介面訊號直接連接至連接組1298上的主機介面。從PHY I.C. 1204的角度來看，這些訊號如下：STRAP1 12108透過短路鏈路12100連接至主機介面上的STRAP1 12104；OUT1 12109透過短路鏈路12101連接至主機介面上的OUT1 12105；IN1 (12110)透過短路鏈路12102連接至主機介面上的IN1 (12106)；以及STRAP2 12111透過短路鏈路12103連接至主機介面上的STRAP2 12107。
本領域技術人員將認識到，圖12中公開的邏輯塊1259沒有任何限制，包括特定I/O或引腳打包選項的數量/集成的邏輯功能的複雜性，被監控的輸入位置或被控制的輸出位置，以及它是否被物理地集成到PHY-ICM或位於其外部。舉例而言，邏輯塊1259可以被集成到與圖11A或圖11B的快閃記憶體1157相同的物理SIP定制模組1206上。此外，邏輯塊1259可以例如使用內部或外部傳感器監控PHY-ICM的工作溫度。在檢測到過溫條件時，邏輯塊1259可以通知主機介面該條件，並且主機處理器可以執行降低功率/溫度的動作，例如，重置PHY I.C. 1204並強制其自動協商到較低的速度、功率模式等。主機處理器可以使用邏輯塊1259的進一步輸入及/或輸出，及/或可以使用除了邏輯塊1259之外的或代替邏輯塊1259的介面的組合來完成這些動作（例如MDC/MDIO的管理介面）。
提供圖12所示的一個示例性實施例作為一示例，本領域技術人員將理解，可以進行其他改進，包括（但不限於）直接用PCB或其他永久連接替換跳線組1299的跳線點(12100、12101、12102、12103)。在這種情況下，存在SIP定制模組1206，PCB跡線的附加存根長度（additional stub length）將保持連接到PHY I.C. 1204的I/O引腳。然而，由於來自邏輯塊1259或傳送至邏輯塊1259的訊號通常是靜態的或低頻的，因此這可能是可以接受的，前提是跡線長度不過於長。在缺少SIP定制模組1206的情況下，連接至主機介面的替代路徑已經存在，而不需要跳線，但是對於一獨立實現，將需要設計分析。
或者，一外部邏輯塊（未示出）的主機介面訊號可以被路由至SIP定制模組1206的連接點，而不是跳線塊1200。當存在SIP定制模組1206時，這些主機介面訊號將是不連接的。但是，當插入一適當設計的SIP旁路模組（未示出）時，模擬跳線塊1299的功能，這些連接將主機介面訊號路由至PHY I.C. 1204的I/O訊號，如圖9及圖10所示及其各自的描述。
雖然已經公開了功率調節、快閃記憶體、邏輯功能及/或旁路功能的SIP模組，但是普通技術人員將認識到，可以使用這些功能或替代功能的組合來定義其他SIP模組，並且可以受益於類似的實現。一個或多個這樣的備用SIP模組可以存在或不存在，以便允許將特定功能的規定集成在PHY-ICM內或在系統應用的其他地方實現，並允許在整個PHY-ICM的最終組裝時作出該選擇。
參考圖13A和圖13B，分別示出了一模組化PHY-ICM基板1301的上側和下側PCB連接點的簡單代表性實施例，這些實施例旨在顯示PHY-ICM基板1301，主機介面，及/或在最終組裝過程中可能添加的任何可選元件部分之間的主要外部連接點。這些包括但不限於主機介面連接經由一組連接點1301d連接至一焊尾（未示出，參見圖1C中的114或圖17C中的1714以獲得更多細節）；該介面經由一組連接點1301a連接至一第一SIP模組（未示出，參見圖4的406以獲得更多細節）；該介面經由一組連接點1301b連接至一第二SIP模組（未示出，參見圖5的508以獲得更多細節）；該介面經由一組連接點1301c連接至主機介面PoE幻像電源連接。
普通技術人員將認識到，如用虛線區域1301f表示的，RJ-45連接器1302和絕緣磁模組1303將透過線路側上的基板1301在彼此之間具有適當的PCB互連（未示出，參見圖14中的中的14120~14131，或圖15中的15120~15131以獲得更多細節）。再者，絕緣磁模組1303和PHY I.C.模組1304也將透過晶片側上的基板1301在彼此之間具有適當的PCB互連（未示出，更多細節參見圖14中的14132~14143以及圖15中的15132~15143，如虛線區域1301g所示。雖然為了清除起見在此省略了這些單獨的PCB跡線連接，當它們將在圖14和圖15的描述中予以詳細討論。
經由該組連接點1301c傳送至基板1301的PoE幻像電源連接或來自基板1301的PoE幻像電源連接可攜帶相當大的電流，因此，雖然對於連接到/來自4對UTP中的每一個的4中心分頭連接中的每一個，都顯示為一單連接點1301c，這些連接點1301c中的每一個可以包括多個連接點（透過由虛線區域1301p表示的部分）。類似的，從主機介面經由連接點1301d到PHY I.C. 1304、SIP電源模組（未示出，參見圖8中的801d或圖9中的901的）及/或基板1301上的附加電路（未示出）的電源連接可以針對每個電源電壓顯示為一單連接點1301d，但是，這種連接點1301d實際上可能需要多個連接點。
為了支持一特定PHY晶片的附加功能，或者甚至潛在地支持一備用PHY晶片，主機介面封裝定義有多個區域，以支持不同的功能功能及/或I/O需求。如圖13A和圖13B所示，主機介面由多個用虛線表示的區域1301j、 1301k、 1301l、 1301m和1301p組成。對於打算在所有PHY-ICM中廣泛使用的基線主機介面功能的一公共集合（儘管不是強制性的），將關聯的各個連接點1301d被分組到一連接區域1301m，該連接區域1301m是特定系列的所有PHY-ICM版本所共有的。此外，關聯的各個連接點1301c被分組到一連接區域1301p，該連接區域1301p與支持PoE的特定系列的所有PHY-ICM版本共用。為了支持附加功能，可以定義其他連接區域（例如1301j、 1301k、 1301l，每個連接區域與一特定特定或功能縣官，且該區域相對於整個主機介面的物理位置及/或功能，可以保留以支持公共基線功能之外的選項。如此，即可生成符合基線以及擴展特性集以及公共主機介面封裝的一系列PHY-ICM設備。例如，一連接區域(1301j、 1301k、 或1301l)可以被指派為快閃記憶體的主機介面，在這種情況下，其可包含諸如晶片選擇（CS, 1184）、串行時鐘（SCLK, 1185）、串行數據輸入（SIN 1186）和串行數據輸出（SOUT, 1187），如圖11A和圖11B及其相關描述所示。
因此，PHY-ICM的一基線主機介面封裝可以兼容一系類設備定義、約束和標準，PHY-ICM系列的擴展特性選項可以使用可選地但預先定義的區域來支持；對於每個區域或區域內的連接，是否存在取決於是否支持該功能。
這種方法允許PHY-ICM供應商為系統設計者/供應商提供顯著的好處。例如，考慮以下典型且非常實用的場景。PHY供應商“A”和PHY供應商”B”都生產支持2.5/5/10GBASE-T操作的PHY。大多數硬體/軟體特性都是相同的，由於它們是由相關的802.3規範預先確定的。然而，兩個PHY晶片都不能直接與另一個兼容，並且兩個PHY供應商都提供擴展特性，系統供應上在某些應用中可能使用也可能不使用。為了支持任一PHY晶片的選項，系統設計者/供應商面臨著支持兩個不同主機系統封裝的問題，這是一個昂貴且非常不受歡迎的提議。然而，透過提供PHY晶片駐留在其上的不同PHY-ICM基板（或載板/基板），PHY-ICM供應商可以將此引腳輸出變更為與系統供應商隔離。雖然這需要PHY-ICM供應商小心地生產不同的基板，並使用本文公開的多種創新技術，PHY-ICM必須提供的SKU的數量可以最小化。再者，透過提供不同主機介面區域並將它們分離，PHY供應商“A”或“B”都可以在一系統設計中使用。已使用或未使用的硬體區域只需配置為已知狀態。軟體特性擴展通常更容易適應，因為這些擴展通常使用已知定義的介面進行編程，例如，管理MDC/MDIO引腳（更多細節參見圖7A中的743及其相關描述），或使用快閃記憶體。SIP電源模組，SIP定制模組，及/或SIP旁路模組的各種實施例可以添加，刪除或交換，直至最終組裝時，以允許PHY-ICM被定制為其特定的目標主機系統應用。例如，一特定SIP電源模組或SIP旁路模組可在連接區域1301h內使用或不使用各種單獨的連接點1301a（未示出，詳細細節請分別參見圖9或圖10及其附帶的描述）。類似的，各單獨的連接點1301b可由一特定（例如）SIP定制模組或SIP旁路模組在連接區域1301i內使用或不使用（未示出，詳細細節請參見圖11A、圖11B或圖12及其附帶說明）。
參考圖14，示出了RJ-45連接器1402，絕緣磁模組1403和PHY I.C. 1404之間的詳細介面。此特定實施例適用於不支持PoE的一網路介面。
在絕緣磁模組1403的線路側，UTP網路連接至RJ-45連接器1402的八個觸點。PCB在基板1401上互連，將RJ-45連接器1402的連接器引腳1至8連接到絕緣磁模組1403的線路側上的相應8個連接；分別經由引腳1(14120)和引腳2(14121)，引腳3 (14123)和引腳6(14124)，引腳4(14126)和引腳5(14127)，以及引腳7(14129)和引腳8(14130)。這八個連接不改變應用是否啟用PoE，並且它們對應於圖13中的虛線區域1301f標識的連接區域。在非PoE應用的情況下，RJ-45連接器1402和絕緣磁模組1403之間的線路側介面還包括四個絕緣變壓器(1403c、 1403d、 1403e、 1403f)的中心分頭以及主機介面的連接點1401n之間的PCB跡線(14122、 14125、 14128、 14131)。雖然，PCB跡線(14122、 14125、 14128、 14131)很可能實際存在於基板1401上，但主機介面的連接點1401n可能不會被安裝（由缺少黑色填充表示），因為它們特定於PoE應用（如在圖15及其相關描述中所討論）。
四個絕緣變壓器(1403c、 1403d、 1403e、 1403f)中的每一個的線路側連接到一典型的Bob Smith終端 (BST)網路。變壓器(1403c、 1403d、 1403e、 1403f)的中心分頭經由獨立的PCB連接(14122、 14125、 14128、 14131)分別連接至跳線組14144內部的連接鏈路(14145、14146、14147、14148)，其中，一短路鏈路(14155、 14156、 14157、 14158)插入到每個所述連接鏈路(14145、 14146、 14147、 14148)中，然後分別連接到75 Ω電阻器(14149、 14150、 14151、14152)，再經由一公共連接14153，透過一1000 pF電容器14145接地。對於本領域的普通技術人員來說，將BST用於乙太網路應用是眾所周知的，以減少以乙太網路UTP電纜系統上的EMI/RFI發射和敏感性。所公開的BST實施例的創新屬性是連接鏈路(14145、 14146、 14147、 14148)提供的可配置型，其允許插入短路鏈路(14155、 14156、 14157、 14158)以作為非PoE實現中的一標準BST操作，或者被PoE實現中的一改進BST中的阻塞電容器替代（如圖15及其附帶的描述所述）。
再次參考圖14，在絕緣磁模組1403內，來自RJ-45連接器1402的四個數據路徑經由四個絕緣變壓器(1403c、 1403d、 1403e、 1403f)耦合，然後，經由四個共模扼流圈（CMC）(1403g、 1403h、 1403i、 1403j)連接至絕緣磁模組1403的晶片側，然後經由四個數據對PCB連接(即14132和14133，14135和14136，14138和14139，14141和14142)連接至PHY I.C. 1404。
在圖14的優選實施例中，可以不需要並消除CMC (1403g、 1403h、 1403i、 1403j)，在這種情況下，四個絕緣變壓器(1403c、 1403d、 1403e、 1403f)將直接連接到PHY I.C. 1404的四個數據對PCB連接(即14132和14133，14135和14136，14138和14139，14141和14142)。CMC的存在與否取決於組合系統應用解決方案（包括主機系統和一個或多個PHY-ICM實例）的總體EMI/RFI性能。
在替代實施例中，四個絕緣變壓器(1403c、 1403d、 1403e、 1403f)和四個CMC(1403g、 1403h、 1403i、 1403j)可以位於分離的物理模組或封包中（未示出，附加細節請參見圖17D至圖17F中的1703c、1703d、1703e、1703f和1703g、1703h、1703i、1703j及其附帶說明）
此外，如圖所示，所示的四個絕緣變壓器(1403c、 1403d、 1403e、 1403f)在晶片側具有中心分頭連接(14134、 14137、 14140、 14143)，其連接至四個引腳點1403b，這些引腳點顯示為未連接且可能不存在，如缺少黑色填充所示。這些中心分頭連接(14134、 14137、 14140、 14143)可以根據PHY I.C. 1404及/或整個雙絞線驅動器/接收器電路實現而任選地存在。如果絕緣變壓器(1403c、 1403d、 1403e、 1403f)的中心分頭連接(14134、 14137、 14140、 14143)存在，則其可用於各種功能，包括（但不限於）對PHY I.C. 1404發送器/接收器電路施加偏置條件，訊號調節以減少PHY I.C. 1404接收到的外部產生的環境噪聲源，及/或減少主機系統與PHY I.C. 1404一起傳送的內部生成的噪聲源。通常，此類噪聲降低將使用去耦電容器或替代電路技術來執行，所述去耦電容器或替代電路未示出，其屬於本領域技術人員所習知。
參考圖15，示出了RJ-45連接器1502，絕緣磁模組1503，以及PHY-ICM的PHY晶片1504之間的詳細介面。這個特別的實施例是一個支持PoE的網路介面。這意味着直流電源可以使用本領域技術人員所習知的幻像電源佈置，透過絕緣變壓器的線路側（網路側）的中心分頭注入（在設備是PSE的情況下）或提取（在設備是PD的情況下）。
在絕緣磁模組1503的線路側上，UTP網路連接到RJ-45連接器1502的八個觸點。PCB在基板1501上的互連，將RJ-45連接器1502的引腳1至8連接到絕緣磁模組1503的線路側的相應8個連接；分別透過引腳1(15120)和引腳2(15121)、引腳3(15123)和引腳6(15124)、引腳4(15126)和引腳5(15127)以及引腳7(15129)和引腳8(15130)。這八個連接不改變應用是否啟用PoE，並且他們對應於圖13中的虛線區域1301f標識的連接區域。在PoE應用中，RJ-45連接器1502和絕緣磁模組1503之間的線路側透過位於主機介面的四個絕緣變壓器(503c、 1503d、 1503e、 1503f)的中心分頭和連接點1501c之間的PCB跡線(15122、 15125、 15128、 15131)提供PoE路徑，其將被安裝（用實心黑色填充表示）。
四個絕緣變壓器(1503c、 1503d、 1503e、 1503f)的每一個的線路側連接至一改進的Bob Smith終端BST網路，變壓器(1503c、 1503d、 1503e、 1503f)的中心分頭經由獨立PCB連接(15122、 15125、 15128、 15131)分別連接至跳線組15144內的連接鏈路(15145、 15146、 15147、 15148)，其中，一22 pF電容器(15159、 15160、 15161、 15162)插入到每個所述連接鏈路(15145、 15146、 15147、 15148)，然後分別連接到75 Ω電阻器(15149、 15150、 15151、 15152)，再經由一公共連接15153，透過一1000 pF電容器15154接地。對於本領域普通技術人員而言，將改進的BST用於PoE應用是眾所周知的，可以降低乙太網路UTP電纜系統上的EMI/RFI發射和敏感性。所公開的BST實施例的創新性是由連接鏈路(15145、 15146、 15147、 15148)提供的可配置性，其允許插入22 nF電容器(15159、 15160、 15161、 15162)以便在PoE中實現作為一改進的BST操作，或由標準BST，非PoE中的短鏈路替代（如圖14及其所附描述所述）。在模式A的情況下，PoE實現在一對變壓器(1503c、 1503d)的中心分頭(15122、 15125)上引入一48V直流電源，或者在B模式的情況下，在一對變壓器(1503e、 1503f)的中心分頭(15128、 15131)上引入48V直流電源。無需插入直流阻塞電容器(15159、 15160、 15161、 15162)，這種高電流能力48 V直流路徑，將應用於一標準BST實現的電阻(15149、15150、15151、15152)之間，並可能將其燒壞並使BST或網路設備本身無法使用。
需注意的是，在圖15的實施例中，雖然絕緣磁模組1503的電路將是相同的，但是四個絕緣變壓器(1503c、 1503d、 1503e、 1503f)的繞組的銅線的線規大小將取決中支持PoE的各種標準中的哪一個。802.3af (PoE)需要最小規格的電線，而802.3at (PoE+)需要更厚規格的電線，802.3at (PoE++)需要最厚規格的電線。由於銅線的原材料成本很高，因此可以在組裝時替換不同的絕緣磁模組1503，以優化線規和成本，使其符合適當的PoE功率要求。
再次參考圖15，在絕緣磁模組1503內，來自RJ-45連接器1502的四個數據路徑經由四個絕緣變壓器(1503c、 1503d、 1503e、 1503f)耦合，然後透過四個共模扼流圈（CMC）(1503g、 1503h、 1503i、 1503j)連接到絕緣磁模組1503的晶片側，再經由四個數據對PCB連接(15132和15133， 15135和15136， 15138和15139， 15141和15142)連接至PHY晶片1504。
在圖15的優選實施例中，可以不需要和消除CMC(1503g、 1503h、 1503i、 1503j)，在這種情況下，四個絕緣變壓器(1503c、 1503d、 1503e、 1503f)將直接連接到PHY晶片1504的四個數據對PCB連接(15132和15133，15135和15136， 15138和15139， 15141和15142)。CMC的存在與否取決於組合系統應用解決方案（包括主機系統和一個或多個PHY-ICM實例）的總體EMI/RFI性能。
在替換實施例中，四個絕緣變壓器(1503c、 1503d、 1503e、 1503f)和四個CMC(1503g、 1503h、 1503i、 1503j)可位於單獨的物理模組或封裝中（未示出，參見圖17D至圖17F中的1703c、1703d、1703e、1703f 和1703g、1703h、1703i、1703j及其附加細節說明）。
再者，四個絕緣變壓器(1503c、 1503d、 1503e、 1503f)在晶片側上具有中心分頭連接(15134、 15137、 15140、 15143)，其連接至四個引腳點1503b，這四個引腳點顯示為未連接且可能不存在，如缺少黑色填充所示。這些分頭連接(15134、 15137、 15140、 15143)可根據PHY晶片1504及/或整體雙絞線驅動/接收電路實現而任選地存在。如果絕緣變壓器(1503c、 1503d、 1503e、 1503f)具有中心分頭連接(15134、 15137、 15140、 15143)，則其可用於各種功能，包括（但不限於）對PHY晶片1504發射/接收電路施加偏置條件，訊號調節以減少PHY晶片1504接收到的外部生成的環境噪聲源，及/或減少系統主機與PHY晶片1504一起發送的內部生成的環境噪聲源。通常，可以使用去耦電容器或替代電路技術來執行這種噪聲降低，所述去耦電容器或替代電路技術未示出，但其為本領域技術人員所熟知。
請注意，儘管所有四對都顯示在圖14和圖15的線路側，但10BASE-T和100BASE-T的802.3/乙太網路實現僅需要兩對UTP電纜和RJ-45連接器（圖14中的1402、圖15中的1502）用於數據傳輸/接收，經由引腳1和引腳2（圖4的14120和14121、圖15中的15120和15121）和引腳3和引腳6（圖14中的14123和14124、圖15中的15123和15124），這些通常被稱為“數據對”。然而，由於大多數裝置使用四對UTP電纜，其他線對通常實際存在於電纜中，並可經由引腳4和引腳5（圖14中的14126和14127、圖15中的15126和15127），引腳7和引腳8（圖14中的14129和14130、圖15中的15129和15130）在RJ-45連接器（圖14中的1402、圖15中的1502）上使用，這些通常被稱為“備用對”。PoE利用了這一因素，且IEEE 802.3af和802.3at標準僅指定在一對線對中的任意一個上供電，這稱為模式A，其透過數據對供電，而模式B，其透過備用對供電。較新的802.3bt標準允許同時利用數據對和備用對供電，從而提供更高的功率。為了實現1000BASE-T及以上，數據傳輸和接收需要全部的四對。在使用Aquantia AQR112C的一個示例性優選實施例中，如圖14和圖15所示，所有四對用於1000BASE-T、 2.5GBASE-T、 5GBASE-T和10GBASE-T模式。
雖然如圖14和圖15中分別描述的絕緣磁模組(1403、1503)是PHY-ICM的必要元件，用於隔離UTP乙太網路連接，如上述所討論的，但其可能具有不同的特性或外形尺寸。例如，絕緣磁模組(1403、1503)可以或可能不支持線路側變壓器中心分頭連接上的PoE。此外，其可能需要或可能不需要CMC功能，並且如果需要，CMC功能可以從物理上與隔離變壓器功能分離，並且它可能提供或可能不提供晶片側變壓器中心分頭連接，並且如果提供，它們可能需要或可能不需要連接去耦元件等。本領域的一般技術人員將認識到，絕緣變壓模組的其他實施例也是可能的，但這些並不減損本發明的整體範圍。還需注意的是，對於諸如光纖電纜介面的替換網路實施例，可能根本不需要絕緣磁模組。
參考圖16A，使用一個示例性Aquantia AQR112C1604PHY晶片來示出一代表性模組PHY-ICM的示意圖。主機介面由特定於AQR112C 1604PHY晶片的介面訊號1601m以及連接絕緣磁模組1603的變壓器中心分頭的PoE介面訊號1601p的一區域形成。主機訊號區域1601m以示例的方式示出，並且可以由其他介面訊號區域組成，這些介面訊號可以與一特定PHY晶片（例如AQR112C 1604）或一替代PHY晶片支持的一特定功能或特徵相關聯。例如，PHY晶片I/O和配置訊號1655是主機介面訊號區域1601m的一部分（在邏輯上等同於圖7A、圖7B和圖7C中的741、742、743、744、745，以及圖18中的1855）。一系列引腳兼容PHY-ICM設備可能需要定義多個介面訊號區域，以支持整個主機介面（未示出，參見圖13中的示例區域1301j、 1301k、 1301l和1301m及其相關描述）。
參考圖16B和圖 16C，使用另一個示例性Aquantia AQR113C 1604 PHY晶片示出了一代表性模組PHY-CIM的兩個不同示意圖。主機介面由特定於AQR113C 1604PHY晶片的介面訊號1601m的一區域，特定用於SIP電源模組1608的介面訊號1601j的一區域，特定用於SIP定制模組1606的介面訊號1601l（存在於圖16B，但圖16C未示出）的一區域，用於PHY晶片1604的介面訊號1601k打包選項的一區域，以及連接絕緣磁模組1603的變壓器中心分頭的PoE介面訊號1601p的一區域所形成。主機介面訊號區域1601m以示例的方式示出，並且可以由其他介面訊號區域組成，這些介面訊號區域可以與由一特定PHY晶片（例如AQR113C 1604）或一替換PHY晶片支持的一特定功能或特徵相關聯。例如，PHY晶片I/O和配置訊號1655是主機介面訊號區域1601m的一部分（在邏輯上等同於圖7A、圖7B和圖7C中的741~745，以及圖18中的1855）。一系列引腳兼容PHY-ICM設備可能需要定義多個介面訊號區域，以支持整個主機介面（未示出，參見圖13中的示例區域1301j、 1301k、 1301l和1301m及其相關描述）。
在圖16B中的電路原理圖與圖16A相比有兩個顯著的變化。SIP電源模組1608的功能被移除並替換為一SIP旁路模組1656，如圖10所示的實施例。與圖7B的POWER IN 746類似的連接區域1601j提供到SIP旁路模組1656的介面，以及主機系統提供到PHY I.C. 1604的電源。與一SIP定制模組1606相關聯的區域被標識，其包括一快閃記憶體（例如圖11A和圖11B所示）。快閃記憶體介面訊號1654連接至與圖7B的FLASH IN/OUT 754類似的連接區域1601l。於此配置中，快閃記憶體設備可以支持被集成在PHY-ICM中，也可以由主機系統中的一外部設備提供。在圖16B中，PHY I.C. 1604打包訊號1653連接到與圖7B的STRAP IN/OUT 753類似的連接區域1601k。
在圖16C中的電路原理圖與圖16B相比有兩個顯著的變化。與一SIP模組 1608相關聯也被標識，其包括三個電壓調節器（如圖9所示的實施例）。SIP電源模組1608連接到與圖7B的POWER IN 746類似的連接區域1601j。與一SIP定制模組1606相關聯的區域被識別，其包括一快閃記憶體（如圖11A和圖11B所示）。快閃記憶體介面訊號1654連接到PHY I.C. 1604，但圖16B的連接區域1601l被刪除。在圖16C中，與圖16B相似，PHY I.C. 1604打包訊號1653連接到與圖7B的STRAP IN/OUT 753類似的連接區域1601k。
圖16A、圖16B和圖16C都清楚地展示了在製造過程中配置具有不同選項的PHY-CIM模組的能力。
與一SIP定制模組1606相關聯的區域被識別，其包括一快閃記憶體（例如圖11A和圖11B所示）。與一SIP電源模組1608相關聯的區域被識別，其包括三個電壓調節器（如圖9所示）。雖然，圖16A、圖16B和圖16C的示意圖沒有明確地標識出容納一SIP定制模組1606或SIP電源模組1608的所有跳線及/或連接點，但是本領域的普通技術人員將認識到，將圖8至圖12及其相關描述的技術結合在一起，可允許實現一模組化PHY-ICM，其可在最終組裝時選擇性地容納此類SIP模組。再者，圖13A和圖13B及其相關描述解釋了如何為主機介面（參見示例區域1301j、 1301k、 1301l 和1301m）、一SIP定制模組1606或一SIP電源模組1608（參見示例區域1301h 和1301i）定義特定連接區域。此外，圖14及圖15及其相關描述解釋了如何選擇及/或配置不同絕緣磁模組1603，包括作為具有或不具有PoE能力的設備操作的能力，適當地配置BST電路，及/或選擇合適PoE功率的變壓器繞組。參考圖17A至圖17F，描述了基於一SIP收發模組的一模組化PHY-ICM 1700的架構。這些實施例包括SIP收發模組1720、一變壓絕緣模組(1703c、1703d、1703e、1703f)、一共模扼流模組(1703g、1703h、1703i、1703j)以及附加電子元件1705（例如電阻器、電容器、電感器等）和LED 1715，它們均安裝在PHY-ICM基板1701或基板上。
圖17A示出了PHY-ICM 1700的成品外觀的一簡單二維視圖，其中，RJ-45連接器1702位於模組的前部，以及包圍模組的兩部分金屬屏蔽外殼
圖17B示出了PHY-ICM的主要元件子組件的爆炸視圖。前屏蔽殼1710a和後屏蔽殼1710b形成了圖17A所示的兩部分金屬屏蔽外殼1710，其包圍模組。塑料外殼1711提供在其上和在其內部組裝整個模組的一機械結構，並提供用於圖17A的RJ-45連接器1702的物理外殼。如圖17C中所詳述的，PCB組件1712基本上包括所有電性元件和連接。
圖17C主要顯示圖17B的PCB組件1712的附加細節，而前屏蔽殼1710a、後屏蔽殼1710b和塑料外殼1711與圖17B中所述的相同。
請注意，在本實施例中，絕緣磁模組（圖14中的1403和圖15中的1503，及其相關描述中詳細說明的）被分為兩個功能，其包括安裝在基板1701的頂側的一變壓絕緣模組(1703c、1703d、1703e、1703f)和安裝在基板1701的底側的一共模扼流（CMC）模組(1703g、1703h、1703i、1703j)（在圖17C中不可見，但在圖17E和圖17F中詳細說明）。
PCB組件1712由基板1701組成，基板1701上安裝有各種元件和子組件。這些元件包括例如附加電子元件1705（在圖17C中不可見，因為在本實施例中它們被安裝在基板1701的底側，如圖17E和圖17F所示），以及LED 1715；以及用於SIP收發模組1720，變壓絕緣模組(1703c、1703d、1703e、1703f)，RJ-45觸點組件1713，以及焊尾1714的子組件。一旦完全組裝完成，RJ-45觸點組件1713焊接在基板1701上，並將其伸出並伸入塑料外殼1711，以形成圖17A的成品RJ-45連接器1702。焊尾1714也與基板1701電性連接（例如焊接或壓裝），並包含在完全組裝的PHY-ICM 1700和系統應用板（未示出）之間提供電性連接的物理介面引腳（或連接點）。變壓絕緣模組(1703c、1703d、1703e、1703f)和CMC模組(1703g、1703h、1703i、1703j)一起提供所需的電性絕緣和EMI/RFI抑制。還示出了光管1716，其允許光從基板1701上安裝LED的位置傳輸到RJ-45連接器1702的正面，從而可以從網路設備的前面查看乙太網路端口的狀態。
一接地引腳1721用於在組合的前屏蔽殼1710a和後屏蔽殼1710b之間提供電性耦合，以連接到由系統應用板提供的一適當保護接地連接。
所示為一可選的散熱器1719元件及其相關熱粘合材料1718，其允許在特定配置及/或條件下向SIP收發模組1720提供額外的冷卻。此外，可選的冷卻通風口1710c、 1711c分別顯示在後屏蔽殼1710b和塑料外殼1711中。模組化熱管理子系統的創新方面將在後續的圖17C和圖19的描述中進一步詳細討論。
圖17D、圖17E和圖17F分別顯示了PCB組件1712的頂部，側部和底部視圖。在這些視圖中，RJ-45觸點組件1713和焊尾1714在圖17C中被省略。
參考圖17D的俯視圖，示出了基板1701上安裝有絕緣變壓模組(1703c、1703d、1703e、1703f) 和LED 1715。在沒有焊尾1714的情況下，顯示了主機介面的空通孔連接點1701d。
參考圖17E的側視圖，所屬的基板1701具有安裝在頂側的絕緣變壓模組(1703c、1703d、1703e、1703f)和LED 1715以及安裝在底側的附加電子元件1705和CMC模組(1703g、1703h、1703i、1703j)。
參考圖17F的底視圖，所示的基板1701具有安裝於其上的CMC模組(1703g、1703h、1703i、1703j)以及附加電子元件1705，在本非限制性實施例中，所示的附加電子元件1705僅焊接到基板1701的底側。在沒有焊尾1714的情況下，顯示了主機介面的空通孔連接點1701d。此外，RJ-45連接器的空閒SMT連接點/區域1701f在RJ-45觸點組件1713不存在的情況下顯示，RJ-45觸點組件1713經由PCB跡線連接至單獨的絕緣變壓模組(1703c、1703d、1703e、1703f)和CMC模組(1703g、1703h、1703i、1703j)，如圖13A和圖13B中虛線區域1301f所標識的連接區域及其相關描述所示。
應注意的是，圖1A至圖1F，圖17A至圖17F中的PCB組件與圖3、圖4、圖5和圖6的PHY-ICM基板組件相比，存在以下差異： 1.焊尾（圖1C中的114、圖17C中的1714）顯示連接到PCB組件（圖1B中的112、圖17B中的1712），但未顯示在PHY-ICM基板組件(300、 400、 500、 600)上。 2.僅RF-45觸點組件（圖1C中的113、圖17C中的1713）顯示在PCB組件（圖1B中的112、圖17B中的1712）上，但完整的RJ-45連接器(302、 402、 502、 602)顯示在PHY-ICM基板組件(300、 400、 500、 600)上。 3．LED（圖1C中的115、圖17C中的1715）顯示在PCB組件（圖1B的112、圖17B的1712）上，但沒有LED顯示在PHY-ICM基板組件(300、 400、 500、 600)上。 4.圖1C中未示出各個SIP模組，但SIP收發模組1720顯示在圖17C、圖17D和圖17E上，其中，而支持兩個獨立SIP模組的電性連接點(301a、 401a、 501a、 601a和301b、 401b、 501b、 601b)顯示在PHY-ICM基板組件(300、 400、 500、 600)上。 5.附加電子元件（圖1F中的105、圖17E和圖17F中的1705）安裝在PCB組件（圖1F的112、圖17E和圖17F的1712），而不是僅在PHY-ICM基板組件(300、 400、 500、 600)的頂側。
參考圖18，根據主要機械，電氣和連接元件，定義了基於一高度集成SIP收發模組1820的一模組化PHY-ICM 1800的實現。一外部兩部分金屬屏蔽外殼1810將PHY-ICM 1800模組封裝在塑料外殼1811籠中，其他機械和電性子組件在其上和內部。
將一UTP電纜和RJ-45插頭（如圖1A的123和122所示）插入PHY-ICM 1800的RJ-45連接器1802中，以提供網路數據輸入/輸出連接。RJ-45連接器1802由塑料外殼1811的模制前部以及內部RJ-45觸點組件1813組成，RJ-45觸點組件1813依次連接到基板1801上的連接點/區域1801f，並經由四個雙向差分對1851連接至絕緣磁模組1803。
BST電路18163塊包括如圖14或圖15所述的用於變壓器中心分頭連接（分別是14122、 14125、 14128、 14131或15122、 15125、 15128、 15131）的元件或連接。在不支持PoE的情況下，其將包括跳線組14144，插入每一個連接鏈路(14145~14148)的短路鏈路(14155~14158)，75 Ω電阻器(14149~14152)，一公共連接14153和一1000 pF電容器14154以接地。在支持PoE的情況下，這些將包括跳線組15144，插入每個連接鏈路(15145~15148)的22 pF電容器(15159~15162)，75 Ω電阻器(15149~15152)，一公共連接15153和一1000 pF電容器15154以接地。
一般技術人員將認識到，透過選擇是否將短路連接(14155~14158)（如圖14的情況下 ）或22 nF電容器(15159~15162)（如圖15的情況下）插入跳線組（分別為14144或15144），可以在最終組裝時簡單地配置BST電路18163。
BST電路18163被顯示安裝在基板1801上，因為高壓絕緣需求通常要求大的組件（例如1000 pF 2kV電容器14154、 15154和寬的PCB跡線間隔，不太適合SIP收發模組1820中通常採用的小型化。然而，如果所需的絕緣擊穿電壓能夠保持，則對BST電路18163元件放置沒有限制。BST電路18163和絕緣磁模組1803協同實現，它們可以是單獨的實體或以任何方式集成，例如，整合至如圖1C的習知技術所示的一單個絕緣磁模組103。BST電路18163和絕緣磁模組1803之間的任何集成都是可以預期並完全預料的。
絕緣磁模組1803也在最終組裝時根據變壓器線規進行適當選擇，這取決於是否支持PoE，在支持PoE的情況下，PoE標準（802.3af、 802.3at或802.3bt）規定了功率要求和最大電流容量，因此也規定了變壓器線規。
在所選擇的絕緣磁模組1803和BST電路18163支持PoE的情況下，四個連接點1801c將被安裝為從基板1801底部深入並從PHY-ICM 1800中伸出的引腳，以將PoE電源連接到主機系統應用板（未示出）。在所選擇的絕緣磁模組1803和BST電路18163不支持PoE的情況下，四個連接點1801c將保持未安裝，並且從基板1801的底部到主機系統應用板（未示出）將沒有PoE電源連接。
用於網路狀態指示的LED 1815位於絕緣磁模組1803的上方和下方，但它們的實際位置與總體設計或功能無關。
SIP收發模組1820安裝在其自己的獨立載波電路18113上。四個雙向差分對1849經由載波電路1849經由載波電路18113將位於基板1801上的絕緣磁模組1803連接到位於SIP收發模組1820中的PHY I.C. 1804。PHY I.C. 1804具有多個附加電子連接以支持其配置、管理、編程和狀態，其中只有四個介面(1853、 1855、 18114 和18115)在圖18中明確示出。
主機介面上的獨立連接點1801d被分組至一連接區域1801m，連接區域1801m與一系列PHY-ICM版本共用，並且包括一個或多個到SIP電源模組1808的電壓輸入1846，連接SIP定制模組1806的主機介面I/O 1854，以及連接至PHY I.C. 1804的PHY晶片I/O和配置訊號1855（邏輯上等同於圖16A、圖16B和圖16C中的1655）。還可以在主機介面上定義多個附加連接區域(1801j、 1801k、 1801l)，這些區域與附加特徵和選項相關，或者支持一備用PHY I.C. 1804製造商的功能。這樣，就可以產生一些列符合基線和擴展特性集以及公共主機介面封裝的PHY-ICM設備。於該實施例中，特定的主機介面配置訊號1853連接到PHY I.C. 1804的連接區域1801k，並且可以用於設備的可編程特性（參見圖7B和圖7C的753，或圖16B和圖16C的1653）。
SIP電源模組1808包含如圖8和圖9及其相關描述所述的功能，但在這種情況下，該功能被包含並整合在SIP收發模組1820中，並且沒有被實現為一單獨的模組。SIP電源模組1808功能經由一連接區域1801j從主機介面接收一個或多個電源電壓1846。SIP電源模組1808功能開發一個或多個電壓輸出18114，其為PHY-ICM基板1801上的各種內部PHY I.C. 1804電路以及任何附加電路供電。本領域的普通技術人員將理解，一SIP旁路模組（未示出，具體參見圖10的1056及其相關描述）功能可用於代替SIP電源模組1808功能，或可使用任何混合配置，因此，PHY-ICM基板1801所需的各種內部電壓可以通過主機介面的電源的一組合產生，或者由SIP電源模組1808功能上的調節器開發。
須注意的是，從主機介面到包含在SIP收發模組1820中的SIP電源模組1808功能的一個或多個電源電壓1846在邏輯上等同於如前所述的從主機介面到SIP電源模組的連接（參見圖7A、圖7B和圖7C的746，或圖9中的967、 968、 969和970，或圖10中的1067、 1068、 1069和1070）。類似的，從包含在SIP收發模組1820內的SIP電源模組1808功能向PHY I.C. 1804輸出的一個或多個電壓，在邏輯上等同於先前所述的從SIP電源模組到PHY I.C.的連接（參見圖7A、圖7B和圖7C的747，或圖9中的971、 972、 973，或圖10中的1071、 1072、 1073）。
SIP定制模組1806包含如圖11A、圖11B和圖12及其相關描述所述的功能，但在這種情況下，該功能被包含及集成在SIP收發模組1820內部，並且沒有被實現為單獨的模組。SIP定制模組1808功能可具有經由一連接區域1801l的主機介面I/O連接1854，PHY晶片I/O連接18115，或兩者皆有。SIP定制模組1806可以包含例如但不限於，快閃記憶體，邏輯功能及/或引腳打包選項，以配置PHY I.C. 1804或PHY-ICM 1800。再者，邏輯功能可以使用PHY I.C. 1804的I/O訊號及/或主機介面來修改PHY-ICM的配置或狀態。本領域的普通技術人員將理解，一SIP旁路模組（未示出，參見圖11A、圖11B和圖12及其相關描述）功能可用於體寒SIP定制模組1806功能，以便產生PHY-ICM 1800和主機介面所需的各種I/O訊號。
須注意的是，主機介面和包含在SIP收發模組1820內的SIP定制模組1806功能之間的主機介面I/O連接1854在邏輯上等同於先前所述的主機介面與SIP定制模組之間的連接（參見圖7B和圖7C中的754，或圖11A和圖11B中的1184，1185，1186和1187，或圖12中的12104，12105，12106和12107）。類似的，包含在SIP收發模組1820內的SIP定制模組1806功能與PHY I.C. 1804之間的PHY晶片I/O連接18115，在邏輯上等同於先前所述的SIP定制模組與PHY I.C.之間的連接的一混合（參見圖7B和圖7C中的754、圖11A和圖11B中的1188、 1189、 1190和1191，或圖12中的12108、 12109、 12110和12111）。
在收發模組1820方法中，PHY I.C. 1804的改變不能強制要求改變PHY-ICM的主機介面封裝或PHY-ICM基板1801。SIP收發模組1820的載波電路18113可以充當一適配器，以適應PHY晶片引腳輸出，外部元件和佈局之間的差異，使得訊號被路由到載波電路18113和基板1801之間共享的一公共封裝。雖然這可能意味著需要用於SIP收發模組1820的一不同載波電路18113來支持各種不同的PHY I.C. 1804，但這仍然顯著地有助於減少整體部件和庫存數量，並且可以允許PHY供應商獨立。
SIP收發模組1820方法的另一個優點是，它可以用於減輕通常由PHY I.C. 1804（或快閃記憶體，邏輯及/或其他元件，如果適用的話）採用的BGA封裝施加的精細間距PCB幾何結構的成本負擔。雖然SIP收發模組1820的載波/基板必須適應更積極的PHY I.C. 1804封裝連接幾何結構，但是沒有理由將其強加給整個PHY-ICM基板1801PCB。例如，Aquantia AQR112C PHY晶片的封裝是基於0.8毫米（0.031英寸）球距的64針BGA。再次，SIP收發模組1820的載波電路18113可以充當一適配器，且載波電路18113和基板1801之間共享的公共封裝可以用不太激進的互連幾何結構來實現。例如，這可以允許基板1801在減少數量的PCB層（例如2層板）中佈線，並且更適合於諸如絕緣磁模組1803的其他元件的連接幾何結構，並且不要求整個PHY-ICM基板1801的設計和成本由更激進的PHY I.C. 1804封包連接幾何結構來決定。
可以使用任何適當的互連技術來將晶片及/或元件放置到SIP收發模組1820載波電路18113，例如，但不限於SMT、 BGA、倒裝晶片，扁平封裝，引腳鍵合等。類似的，可以在SIP收發模組1820和基板1801之間使用到基板 1801互連技術的任何公共載波電路18113，例如但不限於，通孔，SMT、 BGA，晶片附接/鍵合等。
圖18的元件子組件的放置是非限制性的。本領域的普通技術人員將理解，元件可以放置在基板1801的兩側，並且需要諸如電阻器、電容器、電感器、二極管、跳線器、連接器等其他元件，但為了清楚起見而省略了這些元件。
參考圖17C和圖19，為模組化PHY-CIM定義了一熱管理子系統的各種元件，以適應不同的系統應用設計，提供靈活且經濟的解決方案，以管理PHY-ICM的散熱，並允許在最終組裝時配置PHY-ICM的熱性能。
參考圖17C，示出了在保證散熱的情況下（例如在特定數據速率及/或條件下的PHY晶片的總功耗），物理附接至SIP收發模組1720的一散熱器1719。一熱粘合材料1718，例如熱粘合劑或膠帶，可用於最大化地從SIP收發模組1720到散熱器1719的熱傳遞。此外，對於提供額外空氣循環的系統應用，可將冷卻通風口(1710c、 1711c)分別添加到後屏蔽殼1710b及/或塑料外殼1711，以允許外部空氣流過PHY-ICM。冷卻通風口1710c可以位於後屏蔽殼1710b的側面或頂面上的任何位置，並且根據其位置，可能需要在塑料外殼1711中添加相應的冷卻通風口1711c。雖然冷卻通風口1710c僅顯示在後屏蔽殼1710c上，但本領域的普通技術人員將認識到，在兩部分金屬屏蔽外殼1710的不同實施例中，例如，將冷卻通風口(1710c、 1711c)放置在後屏蔽殼或前屏蔽殼(1710a、 1710b)的交替位置中，或者修改不同尺寸及/或形狀，可能產生更好的冷卻效果。在替換實施例中，物理及/或熱連接至SIP收發模組1720的適當物理尺寸的1719可以額外熱連接到屏蔽殼1710，前屏蔽殼1710a或後屏蔽殼1710b的任何部分，以便為PHY-ICM 1700內的任何電路提供額外的散熱。
參考圖19A到圖19D，示出了兩個備用熱管理子系統實現，利用後屏蔽作為一內置散熱器。在這種情況下，不需要將顯式散熱器（例如1719）添加及/或熱連接至PHY晶片或SIP收發模組。相反，現有的後屏蔽被重新設計，使其與PHY晶片接觸，並被重新用作一散熱器。
圖19A示出了一二維圖，圖19B示出了在後屏蔽殼1910b的金屬外殼上添加了兩個附加“側翼”1910d的實施例的相應A-A橫截面圖。它們沿著曲線1910e形成，從而形成一個三面（1910f、 1910g、 1910h）彈簧加載組件，其可在最終組裝完成後向PHY晶片1904施加向下的壓力。熱粘合材料1918，例如熱粘合劑、膠帶或糊狀物，可用於最大化側翼1910d的底面1910h之間的熱傳遞，其與安裝在基板1901上的PHY晶片1904進行熱接觸。
圖19C示出了一二維圖，圖19D示出了替代實施例的對應B-B橫截面圖，其中，在後屏蔽殼1910b的金屬外殼上添加了一個單獨的附加“前翼”1910d。這是沿著曲線1910e形成的，使得它形成一個三面（1910f、 1910g、 1910h）彈簧加載組件，其可在最終組裝完成後向PHY晶片1904施加向下的壓力。熱粘合材料1918，例如熱粘合劑、膠帶或糊狀物，可用於最大化前翼1910d的底面1910h之間的熱傳遞，其與安裝在基板1901上的PHY晶片1904進行熱接觸。
在圖19B和圖19D中，示出了PHY晶片1904安裝在基板1901上。然而，在另一個實施例中，如圖18所示，SIP收發模組1820及其載波電路18113佈置可設置在基板1901上，而不是PHY晶片1904上，如圖18所示。在這種情況下，側翼或前翼1910d的底面1910h可以與SIP收發模組1820的頂面進行熱接觸，或者直接與PHY晶片1904進行熱接觸（如果暴露的話），並且側翼或前翼1910d的底面1910h的表面區域可以進行相應的調整。
本領域的普通技術人員將認識到，可以進行圖17C和圖19A至圖19C中公開的熱管理技術的其他配置及/或組合。這些包括但不限於，附接到PHY晶片或SIP收發模組的一物理散熱器的尺寸和形狀，或物理散熱器1719到兩部分金屬屏蔽外殼(1710a，1710b)的熱連接。這些還包括冷卻通風口(1710c、 1711c)、側翼或前翼1910d的數量、形狀、尺寸和位置，或與後屏蔽殼1910b的任何其他熱連接，包括兩部分金屬屏蔽外殼1710，前屏蔽殼1910a，後屏蔽殼1910b的不同配置，或實質上圍繞PHY-ICM功能的金屬外殼的任何其他配置。
如前所述，本領域的普通技術人員將認識到，可以定義一模組化PHY-ICM設備以允許一廣泛範圍的靈活選擇，只需要少量不同的子組件。這種靈活性包括但不限於： 1.更改PHY-ICM所基於的PHY晶片的製造商或版本。 2.選擇PHY-ICM電路的操作電壓是在板上產生還是在板外產生，或兩者的組合。 3.選擇快閃記憶體是位於PHY-ICM的板上還是板外。 4.選擇PHY-ICM的輸入配置或輸出狀態信息是由主機介面、PHY-ICM內部邏輯或外部邏輯、PHY晶片或是它們的某些組合來生成。 5.選擇是否支持PoE，以及如果支持，設置的最大功率水平。 6.能夠提供一個通用的主機介面封裝以支持基於相同PHY晶片或備用PHY晶片的特定系列的PHY-ICM。 7.熱管理的選擇取決於整個PHY-ICM的最大數據速率及/或最壞情況下的功耗。
如以上示例性實施例所述，一模組化PHY-ICM可在最終組裝時添加或不添加功能。這種功能性可在具有一特定功能（包括一旁路功能）的一SIP模組上提供。可以透過在一個或多個SIP模組及/或基板上選擇性的實施鏈路、跳線及/或元件來選擇性地添加、刪除、修改或重新定位功能。功能可以集成在單個SIP模組，基板，或者，一更集成的SIP模組可以包含另一SIP模組、旁路功能及/或基板的功能及/或連接的某些部分。
可以容納不同的PHY晶片，並允許一些列PHY-ICM設備共享一個公共主機介面，具有與特定特徵或功能相關聯的不同介面區域。不同的功能可以繼承到PHY-ICM設備中，或者重新定位到系統應用的其他位置。可提供不同的PoE功能，選擇適當的絕緣磁、訊號調節和終端，以獲得最佳的EMI/RFI性能。所有這些都可以用最少數量的元件及/或子組件來完成，並在最終組裝時進行選擇。
雖然已經參考優選實施例來描述本發明，但是應當理解，本發明並不旨在局限於上述特定實施例。因此，本領域技術人員將認識到，在不背離本發明的精神或意圖的情況下，可以進行某些替換、更改、修改和省略。
因此，上述描述僅是示例性的，本發明應被視為包括與本發明的標的物的所有合理等價物，並且不應限制隨附申請專利範圍中規定的本發明的範圍。
已經針對可能的實施例詳細描述了本發明。本領域的技術人員將理解，本發明可在其他實施例中實施。元件的特定名稱、術語的大寫、屬性、數據結構或任何其他程式或結構化方面都不是強制性的或重要的，實現本揭露或其特徵的機制可能具有不同的名稱、格式或協議。本文描述的各系統元件之間的功能的特定劃分僅僅是示例性的，而非強制性的；由一單系統元件執行的功能可以由多個元件來執行，由多個元件執行的功能也可由單個元件來執行。
在各種實施例中，本發明可以單獨或以任何組合實現為用於執行上述技術的系統或方法。本文還提供任何特定特徵的組合，即使未明確描述該組合。
如本文所使用的，對“一個實施例”或“一實施例”的任何引述意味着結合實施例描述的特定特徵、結構或特性包括在本發明的至少一個實施例中。在說明書的各個地方出現的短語“於一實施例中“不一定都指向同一實施例。
可以使用表述“耦合“和”連接“及其派生詞來描述一些實施例。應當理解的是，這些術語並不旨在彼此等同。例如，可以使用術語“連接”來描述一些實施例，以表示兩個或更多元件彼此直接物理或電性接觸。在另一示例中，可以使用術語 “耦合”來描述一些實施例，以表示兩個或多個元件直接物理或電性接觸。然而，術語“耦合”也可以表示兩個或多個元件不彼此直接接觸，但是仍然彼此協作或相互作用。在這種情況下，實施例不受限制。
如本文所使用的，術語“包括”、“包括有”、“具有”、“包含”、“包含有”或其任何其他變體意在涵蓋非排他性的包含。例如，包含一系列元素的一流程、方法、物品或設備不一定僅限於這些元素，但可能包括其他未明確列出的元素或此類流程、方法、物品或設備固有的元素。此外，除非有相反的明確說明，否則“或”是指包含性的或，而不是排他性的或。例如，條件A或B由下列任一項滿足：A為真（或存在）且B為假（或不存在），A為假（或不存在）且B為真（或存在），A和B均為真（或存在）。
本文使用的術語“一”或“一個”被定義為一個或多個。本文使用的術語“複數”被定義為兩個或兩個以上。本文使用的術語“另一個”被定義為至少一第二個或多個。
本領域普通技術人員在開發本文所述的方法和系統時不需要額外的解釋，但是可以透過檢查相關領域中的標準參考作品，在製備這些方法和系統時找到一些可能有用的指導。
雖然本發明已經針對有限數量的實施例進行了描述，但是受益於上述描述的本領域技術人員將理解，可以設計出不背離本文所述的本公開的範圍的其他實施例。應當注意的是，說明書中使用的語言主要是出於可讀性和指導目的而選擇的，並且可能不是為了描述或限定本發明的主題而選擇的。所使用的術語不應被解釋為將本公開限制為說明書和申請專利範圍中所公開的特定實施例，而是應將術語解釋為包括在下文所述的申請專利範圍下操作的所有方法和系統。因此，本公開不受本公開內容的限制，其範圍將完全由所附之申請專利範圍來確定。
100:PHY-ICM 101:基板 101d:空閒連接點 101f:空閒連接點/區域 102:RJ-45连接器 103:絕緣磁模組 104:PHY晶片 105:附加電子元件 110:兩部分屏蔽殼 110a:前屏蔽殼 110b:後屏蔽殼 111:塑料外殼 112:PCB組件 113:RJ-45觸點組件 114:焊尾 115:焊尾 116:光管 117:頂部PCB 122:RJ-45插頭 123:電纜 224:OSI參考模型層 225:2.5GBASE-T 226:5GBASE-T 227、228:實際實現 229:NIC或交换晶片 230:USXGMII 231:ICM 232:PHY 233:PHY-ICM 300:模組化PHY-ICM 301:基板 301a~301d:電性連接點 302:RJ-45連接器 303:絕緣磁模組 304:PHY晶片 305:附加電子元件 400:模組化PHY-ICM 401:基板 401a~401d:電性連接點 402:RJ-45連接器 403:絕緣磁模組 404:PHY晶片 405:附加電子元件 406:SIP模組 406a:連接器引腳 407:虛線 500:模組化PHY-ICM 501:基板 501a~501d:電性連接點 502:RJ-45連接器 503:絕緣磁模組 504:PHY晶片 505:附加電子元件 508:SIP模組 508a:連接器引腳 509:虛線 600:模組化PHY-ICM 601:基板 601a~601d:電性連接點 602:RJ-45連接器 603:絕緣磁模組 606:SIP模組 606a:連接器引腳 608:SIP模組 608a:連接器引腳 700:模組化PHY-ICM 701:基板 701j、701k、701land701m、701p:電性連接區域 702:RJ-45連接器 703:絕緣磁模組 704:PHY晶片 706:SIP定制模組 708:SIP電源模組 740:PoE IN/OUT 741:DATA IN/OUT 742:CNTRL IN/OUT 743:MNGMNT IN/OUT 744:CLK IN/OUT 745:JTAG/DEBUG 746:POWER IN 747:連接線 749:雙向差分對 748:CONFIG IN/OUT 750:PoE IN/OUT 751:雙向差分對 752:LEDs OUT 753:STRAP IN/OUT 754:FLASH IN/OUT 801:基板 801d:連接點 804:PHY I.C. 808:SIP電源模組 808a:連接點 860:第一電壓調節器 861:第二電壓調節器 862:第三電壓調節器 863:跳線組 864、865、866:連接點 867、868、869、870:電源線 871、872、873:連接線 874、875:組 901:基板 901d、901e:連接點 904:PHY I.C. 908:SIP電源模組 908a、908b:連接點 960:第一電壓調節器 961:第二電壓調節器 962:第三電壓調節器 967、968、969、970:電源線 971、972、973:連接線 974、975:組 1001:基板 1001d、1001e:連接點 1004:PHY I.C. 1056:SIP旁路模組 1056a:連接點 1034、1035、1036:短路鏈路 1056:SIP旁路模組 1056a、1056b:連接點 1067、1068、1069、1070:電源電壓 1071、1072、1073:連接線 1074、1075:組 1101:基板 1101d:連接點 1104:PHY I.C. 1106:SIP定制模組 1106a、1106b:連接點 1158:電容器 1176:連接組 1177:電源 1178:接地 1179:跳線組 1184:CS 1185:SCLK 1186:SIN 1187:SOUT 1180、1181、1182、1183:跳線點 1188:CE_N 1189:SCLK 1190:SIN 1191:SOUT 1201:基板 1201d:連接點 1204:PHY I.C. 1206:SIP定制模組 1206a:連接點 1259:邏輯塊 1292:連接組 1293:I/O1 1294:跳線點 1295:I/O1 1296:電源 1297:接地 1298:連接組 1299:1299 12100、12101、12102和12103:跳線點 12104:STRAP1 12105:OUT1 12106:IN1 12107:STRAP2 12108:STRAP1 12109:OUT1 12110:IN1 12111:STRAP2 1301:基板 1301a、1301b、1301c、1301d:連接點 1301f、1301g:虛線區域 1301h、1301i:連接區域 1301j、1301k、1301l、1301m:示例區域 1302:RJ-45連接器 1303:絕緣磁模組 1304:PHY I.C. 1401:基板 1402:RJ-45連接器 1403:絕緣磁模組 1403b:引腳點 1403c、1403d、1403e、1403f:絕緣變壓器 1403g、1403h、1403i、1403j:共模扼流圈(CMC) 1404:PHY I.C. 14120、14121、14123、14124、14126、14127、14129、14130:引腳 14122、14125、14128、14131:變壓器中心分頭連接 14132、14133、14135、14136、14138、14139、14141、14142:數據對PCB連接 14134、14137、14140、14143:中心分頭連接 14144:跳線組 14145、14146、14147、14148:連接鏈路 14149、14150、14151、14152:電阻器 14153:公共連接 14154:電容器 14155~14158:短路連接 1501:基板 1501c:連接點 1502:RJ-45連接器 1503:絕緣磁模組 1503b:引腳點 1503c、1503d、1503e、1503f:絕緣變壓器 1503g、1503h、1503i、1503j:共模扼流圈(CMC) 1504:PHY I.C. 15120、15121、15123、15124、15126、15127、15129、15130:引腳 15122、15125、15128、15131:變壓器中心分頭連接 15132、15133、15135、15136、15138、15139、15141、15142:數據對PCB連接 15134、15137、15140、15143:中心分頭連接 15144:跳線組 15145、15146、15147、15148:連接鏈路 15149、15150、15151、15152:電阻器 15153:公共連接 15154:電容器 15159、15160、15161、15162:電容器 1601j、1601k、1601m、1601p:介面訊號 1603:絕緣磁模組 1604:PHY晶片 1606:SIP定制模組 1608:SIP電源模組 1653:打包訊號 1654:快閃記憶體介面訊號 1655:配置訊號 1656:SIP旁路模組 1700:PHY-ICM 1701:基板 1701f:空閒SMT連接點/區域 1702:RJ-45連接器 1703c、1703d、1703e、1703f:絕緣變壓器 1703g、1703h、1703i、1703j:CMC 1705:附加電子元件 1710:金屬屏蔽外殼 1710a:前屏蔽殼 1710b:後屏蔽殼 1710c:冷卻通風口 1711:塑料外殼 1711c:冷卻通風口 1712:PCB組件 1713:RJ-45觸點組件 1714:焊尾 1715:LED 1716:光管 1718:粘合材料 1719:散熱器 1720:SIP收發模組 1721:接地引腳 1800:模組化PHY-ICM 1801:基板 1801c、1801d、1801f:連接點/區域 1801j、1801k、1801m、1801l:連接區域 1802:RJ-45連接 1803:絕緣磁模組 1804:PHY I.C. 1806:SIP定制模組 1808:SIP電源模組 1810:金屬屏蔽外殼 1811:塑料外殼 1813:RJ-45觸點組件 1815:LED 1820:SIP收發模組 1846:電壓輸入 1849:雙向差分對 1851:雙向差分對 1853:介面 1854:主機介面I/O 1855:介面 18113:載波電路 18114:介面 18115:介面 18163:BST電路 1901:基板 1904:PHY晶片 1910d:PHY晶片 1918:熱粘合材料
圖1A至圖1F為習知技術PHY-ICM構造的實施例示意圖；
圖2A及圖2B分別為IEEE 802.3分層架構的層次框圖以及用於展示ICM和PHY-ICM及其與802.3參考模型的關係的典型系統應用板架構的簡化框圖。
圖3為模組化PHY-ICM基板組件以及安裝在基板上的相關主要元件的實施例示意圖；
圖4為第一SIP模組及其與PHY-ICM基板的位置關係的實施例示意圖；
圖5為第二SIP模組及其與PHY-ICM基板的位置關係的實施例示意圖；
圖6為第一SIP模組與第二SIP模組的組合及其機械安裝在PHY-ICM基板上的實施例示意圖；
圖7A、7B和7C為用於不同PHY晶片設備的模組化PHY-ICM的主要電子元件及其連接關係的框架示意圖；
圖8為顯示在PHY-ICM基板以及SIP電源模組之間以及包含在SIP電源模組中的電氣/電子硬體的電性連接方法的一實施例示意圖；
圖9為顯示在PHY-ICM基板以及SIP電源模組之間以及包含在SIP電源模組中的電氣/電子硬體的電性連接方法的另一實施例示意圖；
圖10為顯示在PHY-ICM基板以及SIP旁路模組之間以及包含在SIP旁路模組中的電氣/電子硬體的電性連接方法的另一實施例示意圖；
圖11A及圖11B分別顯示了在PHY-ICM基板與SIP定制模組之間以及包含在一實施例的SIP定制模組中的電氣/電子硬體的電性連接的第一和第二方法的實施例示意圖；
圖12為顯示在PHY-ICM基板與第二SIP定制模組之間以及包含在第二實施例的SIP定制模組中的電氣/電子硬體的電性連接方法的實施例示意圖；
圖13A及圖13B分別顯示了模組化PHY-ICM基板的上側和下側的PCB佈局的示意圖；
圖14為用於非PoE應用操作的改進的Bob Smith終端（Bob Smith Termination ；BST）的電路圖；
圖15為用於PoE應用操作的改進的Bob Smith終端（Bob Smith Termination ；BST）的電路圖；
圖16A、圖16B及圖16C為模組化PHY-ICM電路的優選實施例示意圖；
圖17A至圖17F顯示了使用高集成的SIP收發模組實現的模組化PHY-ICM的架構實施例；
圖18為顯示使用集成SIP收發模組實現的模組化PHY-ICM的主要元件、架構和互連的電氣以及機械框圖；
圖19A至圖19D分別顯示了對模組化PHY-ICM架構進行第一次和第二次修改以增強熱耗散的機械和截面示意圖。
600:模組化PHY-ICM
601:基板
601a~601d:電性連接點
602:RJ-45連接器
603:絕緣磁模組
606:SIP模組
606a:連接器引腳
608:SIP模組
608a:連接器引腳

Claims (21)

  1. 一種具有一個或多個介面端口的集成乙太網路連接器，其包括： 一第一介面端口，用於提供一網路連接； 一第一電路板，其耦接至該第一介面端口，用於耦合多個元件和子組件；以及 一個或多個第二電路，其電性耦接至該第一電路板以識別一組特定功能； 其中，該第一電路板包括用於耦合至一主機網路設備的電性介面，該電性介面具有至少一公共區域。
  2. 如申請專利範圍第1項所述的乙太網路連接器，其中，該電性介面包括該公共區域的至少一部分以及一個或多個獨特區域。
  3. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第一電路板包括一乙太網路物理層電路。
  4. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一乙太網路物理層電路。
  5. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一電壓調節電路。
  6. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一記憶電路。
  7. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一邏輯電路。
  8. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一監控電路。
  9. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一旁路電路。
  10. 如申請專利範圍第1項所述的乙太網路連接器，復包括一線路絕緣磁以及多個終端元件，其耦接至該電路板，用於防止透過乙太網路來獲得或接收電源。
  11. 如申請專利範圍第1項所述的乙太網路連接器，復包括一線路絕緣磁以及多個終端元件，其耦接至該第一電路板，用於防止透過乙太網路來獲得或接收電源。
  12. 如申請專利範圍第3項所述的乙太網路連接器，復包括一散熱元件，其熱附接至一乙太網路物理層電路。
  13. 如申請專利範圍第3項所述的乙太網路連接器，復包括一散熱元件，其熱附接至一乙太網路物理層電路並連接至該連接器的外殼。
  14. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第一介面端口包括一RJ-45插孔。
  15. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第一電路板包括一乙太網路物理層電路，其耦接至一個或多個第二電路板，以確定在乙太網路連接器內提供的電性功能。
  16. 如申請專利範圍第1項所述的乙太網路連接器，其中，該第二電路板包括一乙太網路物理層電路，其耦接至一個或多個第二電路板，以確定在乙太網路連接器內提供的特定電性功能。
  17. 如申請專利範圍第2項所述的乙太網路連接器，復包括一第一乙太網路物理層電路，並利用至該主機網路設備的該電性介面的該公共區域的至少一部分以及一個或多個獨特區域。
  18. 如申請專利範圍第2項所述的乙太網路連接器，復包括一第二乙太網路物理層電路，並利用至該主機網路設備的該電性介面的該公共區域的至少一部分以及一個或多個獨特區域。
  19. 一種乙太網路通訊系統，係包括： 一個或多個端口，用於透過乙太網路協定進行通訊；以及 一連接器模組，用於提供一第一乙太網路通訊設備的一個或多個端口中的每一個均能連接至一第二乙太網路通訊設備，其中，該連接器模組包括： 一連接基板； 一RJ-45連接器； 一PHY集成電路； 一電性連接，其連接該乙太網路通訊設備； 一個或多個附加子系統，其電性耦接至該基板，該一個或多個附加子系統被選擇以用於配置該連接器模組的整體功能。
  20. 一種使用一集成插孔模組的乙太網路通訊方法，係包括： 透過一個或多個第一電路，從在該集成插孔模組的內部或外部提供的多個電性功能中確定一組特定電性功能； 透過一個或多個第二電路，選擇特定的一個或多個子組件以執行特定的電性功能；以及 其中，該集成插孔模組係透過所選擇的該一個或多個子組件實現的。
  21. 一種用於架構一集成插孔模組的方法，係包括： 提供一內部基板； 將該集成插孔模組耦接至該內部基板； 透過一主機介面連接將一網路設備耦接至該內部基板； 將一乙太網路物理層晶片耦接至該內部基板；以及 將一電性模組耦接至該內部基板，其中，該電性模組的功能確定是在該集成插孔模組的內部還是在該集成插孔模組的外部提供一個或多個特定電性功能。
TW108143225A 2018-11-28 2019-11-27 用於區域網路的模組化物理層和連接器總成模組 TW202101940A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862772599P 2018-11-28 2018-11-28
US62772599 2018-11-28
US16696850 2019-11-26
US16/696,850 US11424953B2 (en) 2018-11-28 2019-11-26 Modular physical layer and integrated connector module for local area networks

Publications (1)

Publication Number Publication Date
TW202101940A true TW202101940A (zh) 2021-01-01

Family

ID=71097269

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108143225A TW202101940A (zh) 2018-11-28 2019-11-27 用於區域網路的模組化物理層和連接器總成模組
TW108215764U TWM604428U (zh) 2018-11-28 2019-11-27 具有一個或多個介面端口的集成乙太網路連接器與乙太網路通訊系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108215764U TWM604428U (zh) 2018-11-28 2019-11-27 具有一個或多個介面端口的集成乙太網路連接器與乙太網路通訊系統

Country Status (4)

Country Link
US (2) US11424953B2 (zh)
CN (1) CN113348597A (zh)
TW (2) TW202101940A (zh)
WO (1) WO2020188312A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11290291B2 (en) * 2018-07-31 2022-03-29 Analog Devices International Unlimited Company Power over data lines system with combined dc coupling and common mode termination circuitry
US10680836B1 (en) * 2019-02-25 2020-06-09 Cisco Technology, Inc. Virtualized chassis with power-over-Ethernet for networking applications
WO2021008704A1 (en) * 2019-07-17 2021-01-21 Telefonaktiebolaget Lm Ericsson (Publ) Layer one execution control
US11418369B2 (en) * 2019-08-01 2022-08-16 Analog Devices International Unlimited Company Minimizing DC bias voltage difference across AC-blocking capacitors in PoDL system
US11264358B2 (en) * 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
US11936485B2 (en) * 2020-09-30 2024-03-19 Maxim Integrated Products, Inc. Power status telemetry for powered devices in a system with power over ethernet
CN112637089B (zh) * 2020-12-09 2023-03-21 锐捷网络股份有限公司 一种交换机
US11563293B2 (en) * 2021-04-08 2023-01-24 Dell Products L.P. Port beacon plug
CN113746740A (zh) * 2021-09-07 2021-12-03 天津津航计算技术研究所 一种国产化12端口lrm三层千兆网络交换模块
CN116093681A (zh) * 2021-11-08 2023-05-09 纽陲客股份公司 用于数据线缆的插头连接器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541878A (en) * 1991-05-09 1996-07-30 Synaptics, Incorporated Writable analog reference voltage storage device
US5321372A (en) * 1993-01-08 1994-06-14 Synoptics Communications, Inc. Apparatus and method for terminating cables to minimize emissions and susceptibility
US5881096A (en) * 1997-06-05 1999-03-09 Itt Manufacturing Enterprises, Inc. Method for removing bias in a frequency hopping digital communication system
US6541878B1 (en) 2000-07-19 2003-04-01 Cisco Technology, Inc. Integrated RJ-45 magnetics with phantom power provision
US7447762B2 (en) * 2001-04-02 2008-11-04 Curray Timothy G Ethernet communications for power monitoring system
US6881096B2 (en) * 2002-04-15 2005-04-19 Lantronix, Inc. Compact serial-to-ethernet conversion port
US7026730B1 (en) * 2002-12-20 2006-04-11 Cisco Technology, Inc. Integrated connector unit
US7255488B1 (en) * 2004-01-15 2007-08-14 Cisco Technology, Inc. Network element connector assembly including stacked electrical and optical connector interfaces
US9189036B2 (en) * 2005-08-19 2015-11-17 Akros Silicon, Inc. Ethernet module
US8432142B2 (en) * 2006-01-17 2013-04-30 Broadcom Corporation Power over ethernet controller integrated circuit architecture
CN201319606Y (zh) * 2008-09-19 2009-09-30 鸿富锦精密工业（深圳）有限公司 测试治具
US8634304B2 (en) * 2009-10-23 2014-01-21 Verizon Patent And Licensing Inc. Ethernet test-set cable
US8935542B2 (en) * 2010-03-02 2015-01-13 Broadcom Corporation Method and system for a connector with integrated power over Ethernet functionality
TWM399520U (en) 2010-04-09 2011-03-01 Dnova Corp Improved structure of network connector
CN201732896U (zh) * 2010-05-14 2011-02-02 咏贻国际有限公司 网络连接器的结构
US8660011B2 (en) * 2010-09-16 2014-02-25 Alcatel Lucent Intelligent jack providing perceptible indication of network connectivity
US8908715B2 (en) * 2011-03-14 2014-12-09 Broadcom Corporation Method and system for a high-speed backward-compatible ethernet connector
JP6074776B2 (ja) * 2011-08-10 2017-02-08 マーベル ワールド トレード リミテッド イーサネット（登録商標）ネットワーク用のセキュリティ検出を備えたインテリジェントｐｈｙ
US8826447B2 (en) * 2011-10-10 2014-09-02 Marvell World Trade Ltd. Intelligent connectors integrating magnetic modular jacks and intelligent physical layer devices
TWM481509U (zh) * 2013-10-18 2014-07-01 Kinnexa Inc 網路連接器之堆疊結構
US9294355B2 (en) * 2013-12-16 2016-03-22 Cisco Technology, Inc. Adjustable data rates
TWM478269U (zh) * 2013-12-27 2014-05-11 Kinnexa Inc 網路連接器之結構改良（二）
US9866257B2 (en) * 2015-02-12 2018-01-09 Metanoia Communications Inc. XDSL and G.Fast SFP for any-PHY platform
US10313091B2 (en) * 2015-11-06 2019-06-04 Avago Technologies International Sales Pte. Limited Robust electromagnetic compatibility performance for in-vehicle Ethernet PHYs utilizing time division duplexing

Also Published As

Publication number Publication date
WO2020188312A2 (en) 2020-09-24
CN113348597A (zh) 2021-09-03
US11736316B2 (en) 2023-08-22
US20220303155A1 (en) 2022-09-22
US20200204399A1 (en) 2020-06-25
US11424953B2 (en) 2022-08-23
WO2020188312A3 (en) 2020-12-03
TWM604428U (zh) 2020-11-21

Similar Documents

Publication Publication Date Title
TW202101940A (zh) 用於區域網路的模組化物理層和連接器總成模組
US7845984B2 (en) Power-enabled connector assembly and method of manufacturing
US7854634B2 (en) Jack connector assembly having circuitry components integrated for providing POE-functionality
US8121139B2 (en) Communication module and communication apparatus
US20090006659A1 (en) Advanced mezzanine card for digital network data inspection
JP5254382B2 (ja) 完全統合イーサネット（登録商標）コネクタ
KR100558309B1 (ko) 광모듈 정합 장치 및 이를 이용한 이더넷 시스템
USRE40827E1 (en) Two-port ethernet line extender
WO2020019990A1 (zh) 电路板组合以及电子设备
TWI693511B (zh) 通信節點
US20050186852A1 (en) Connector module
KR20130088825A (ko) 전원 공급 장치들, 메모리, 인터커넥션들, 및 led들에 관한 소형화 기법들, 시스템들, 및 장치
US6817890B1 (en) System and method for providing indicators within a connector assembly
US7701092B1 (en) Connector module with embedded power-over-ethernet voltage isolation and method
JP2023535400A (ja) 可撓性ワイヤレス相互接続及びボード多様性
US20070082550A1 (en) Shielded connector module housing with heatsink
US20120250735A1 (en) X2 Form Factor 10GBASE-T Transceiver Module
EP3301855B1 (en) Network switches configured to employ optical or electrical interfaces
CN113193919A (zh) 光电转换装置、计算机主板及计算机主机
CN210779310U (zh) 一种以太网物理层收发连接器
CN210776670U (zh) 一种以太网的SerDes接口与MDI接口转换模块
WO2023016125A1 (zh) 一种光模块及信号校准方法
CN215420302U (zh) 光电转换装置、计算机主板及计算机主机
WO2021244179A1 (zh) 一种光模块
EP1761976A1 (en) Jack connector assembly having circuitry components integrated for providing poe-functionality