TW202100450A - 微機電系統裝置及其製造方法 - Google Patents
微機電系統裝置及其製造方法 Download PDFInfo
- Publication number
- TW202100450A TW202100450A TW109121392A TW109121392A TW202100450A TW 202100450 A TW202100450 A TW 202100450A TW 109121392 A TW109121392 A TW 109121392A TW 109121392 A TW109121392 A TW 109121392A TW 202100450 A TW202100450 A TW 202100450A
- Authority
- TW
- Taiwan
- Prior art keywords
- films
- piezoelectric
- film
- metal
- trench
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 125000006850 spacer group Chemical group 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000010408 film Substances 0.000 claims description 303
- 230000008569 process Effects 0.000 claims description 32
- 239000011148 porous material Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 23
- 239000010953 base metal Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 238000009832 plasma treatment Methods 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000011800 void material Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- AKUCEXGLFUSJCD-UHFFFAOYSA-N indium(3+);selenium(2-) Chemical compound [Se-2].[Se-2].[Se-2].[In+3].[In+3] AKUCEXGLFUSJCD-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00611—Processes for the planarisation of structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/09—Forming piezoelectric or electrostrictive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
- H10N30/308—Membrane type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
- H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0118—Processes for the planarization of structures
- B81C2201/0121—Processes for the planarization of structures involving addition of material followed by removal of parts of said material, i.e. subtractive planarization
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Micromachines (AREA)
Abstract
一種製造微機電系統裝置的方法，包括在基底層上形成壓電薄膜及金屬薄膜的堆疊，其中壓電薄膜及金屬薄膜交替配置。方法亦包括在壓電薄膜及金屬薄膜的堆疊中形成第一溝槽。方法進一步包括在第一溝槽的側壁形成至少一個孔隙。此外，方法包括在至少一個孔隙中形成間隔結構。方法進一步包括在間隔結構的形成之後，在第一溝槽中形成接觸件。
Description
無
半導體積體電路(integrated circuit，IC)產業經歷了快速的成長。在積體電路發展的過程中，普遍增加了功能密度(亦即，每個芯片面積的內連接裝置數量)，而減少了幾何尺寸(亦即，使用生產製程可創建的最小組件(或線路))。此種按比例縮小的製程通常可藉由增加生產效率及減低相關成本來提供效益。然而，如此按比例縮小亦伴隨著併入此等積體電路的裝置設計及製造複雜性增加，且為了實現此等進步，裝置設計需要類似的發展。
隨著功能密度的演進，微機電系統(micro-electromechanical systems，MEMS)裝置的發展導致了全新的裝置及結構，此等裝置及結構的尺寸遠低於從前可達到的尺寸。微機電系統裝置為形成具有機械及電子特徵之微結構的技術。微機電系統裝置可包括實現機械功能性的複數個元件(例如，可移動元件)。此外，微機電系統裝置可包括各種感應器，此等感應器感應各種機械訊號，例如壓力、慣性力等，並將機械訊號轉換成相應的電子訊號。
微機電系統應用包括運動感應器、壓力感應器、列印機噴頭等。其他微機電系統應用包括慣性感應器，例如用於量測線性加速度的加速度計，以及用於量測角速度的陀螺儀。此外，微機電系統應用可擴展到聲音應用，例如微機械超聲波換能器等。
無
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「偏低」、「在…上面」、「偏上」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
微機電系統(microelectromechanical systems，MEMS)裝置的一種應用為聲音應用裝置。在聲音應用裝置中，膜位在相對於孔洞的位置。在膜的溝槽中形成接觸件，以電性連接微機電系統裝置和其他電路(例如，電子設備的主機板)，並且與膜曲率有關的訊號通過接觸件傳輸到電路或從電路傳輸。溝槽的不平整側壁可能導致接觸件導線斷裂，並不利地影響訊號的傳輸。本公開的實施例提供了一種具有溝槽的微機電系統裝置，溝槽中具有間隔結構，以防止接觸件因為溝槽的不平整側壁而破裂。
第1圖為根據本公開的一些實施例，微機電系統裝置10的截面圖。在一些實施例中，微機電系統裝置10包括基板11、支撐層12、數個接觸件(例如接觸件14、16及18)和撓性層20。
基板11可包括結晶結構的矽基板及/或其他元素半導體，例如具有厚度在約250微米至約500微米範圍的鍺。替代地或額外地，基板11可包括化合物半導體，例如碳化矽、砷化鎵、硒化銦及/或磷化銦。將支撐層12設置在基板11上。在示範的實施例中，支撐層12包括氧化層(例如熱氧化物或化學氧化物)，氧化層具有厚度在約0.5微米至約1微米的範圍。
在一些實施例中，形成開口110在基板11中，且形成開口120在支撐層12中。在一些實施例中，開口120具有的寬度大於開口110的寬度，開口120可與開口110中心對準，且可形成空間125在撓性層20與基板11之間。開口120的寬度取決於裝置設計，只要空間125允許撓性層20朝向開口120的彎曲即可。在微機電系統裝置10用於聲音應用的情況下，形成開口110及120以允許聲波的傳輸。
撓性層20用於偵測物理波，透過壓電效應並基於所偵測到的物理波產生相應的訊號。在一些實施例中，撓性層20包括基底層21以及壓電薄膜和金屬薄膜的堆疊，其中壓電薄膜和金屬薄膜以交替方式配置。
基底層21包括基底壓電薄膜211及基底金屬薄膜212。基底壓電薄膜211形成在支撐層12上。基底壓電薄膜211可為或可包括氮化鋁(AlN)薄膜等，且具有厚度在約100埃(Å)至約500埃的範圍。具有晶格方向的AlN薄膜可用在基於諧振器的應用，例如體聲波(bulk acoustic wave，BAW)及薄膜體聲諧振器(film bulk acoustic resonator，FBAR)的濾波器、振盪器和諧振感應器。舉例而言，基底壓電薄膜211可透過化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)等形成。
在基底壓電薄膜211的一側上形成基底金屬薄膜212，其中該側遠離支撐層12。基底金屬薄膜212可為或可包括鉬(Mo)等，且具有厚度在約100Å至約500Å的範圍。使用適當的沉積技術(例如原子層沉積(atomic layer deposition，ALD)、化學氣相沉積、物理氣相沉積等)，在基底壓電薄膜211上形成基底金屬薄膜212，並且根據微機電系統裝置10的電路設計，使用適當的微影技術圖案化基底金屬薄膜212。
在基底層21上形成壓電薄膜及金屬薄膜的堆疊。在本實施例中，有三個壓電薄膜(例如壓電薄膜22、24及26)和三個金屬薄膜(例如金屬薄膜23、25及27)堆積在基底層21上。然而，第1圖中所呈現的壓電薄膜及金屬薄膜數量僅為示意性的，且微機電系統裝置10可包括任意數量的壓電薄膜及金屬薄膜。
在一些實施例中，在壓電薄膜及金屬薄膜的堆疊上形成多個溝槽(例如，溝槽13、15及17)，以在不同階層上暴露金屬薄膜。在一些實施例中，溝槽13、15及17各個具有相對於撓性層20之頂表面202的不同深度。例如，溝槽13通過壓電薄膜24與26及金屬薄膜23與25並延伸進入壓電薄膜22，以暴露基底層21的基底金屬薄膜212。此外，溝槽15通過壓電薄膜26及金屬薄膜25並延伸進入壓電薄膜24，以暴露金屬薄膜23。再者，溝槽17延伸進入壓電薄膜26，以暴露下方的金屬薄膜25。在一些實施例中，基底層21中並未形成任何溝槽，且所有的溝槽均形成在基底層21之上。在一些實施例中，具有最大深度的溝槽(例如溝槽13)，其深度等於頂表面202與基底金屬薄膜212之間的距離。
第2圖為根據本公開的一些實施例，第1圖中所示微機電系統裝置10之區域M1的放大截面圖。在一些實施例中，例如第2圖中所示，溝槽13具有底面131及傾斜側壁132。傾斜側壁132圍繞底面131，並將底面131連接至撓性層20的頂表面202。在一些實施例中，傾斜側壁132具有階梯結構，且包括第一傾斜區段133、第一連接區段134、第二傾斜區段135、第二連接區段136及第三傾斜區段137。
第一傾斜區段133連接至底面131，並藉由壓電薄膜22的側壁及金屬薄膜23的側壁所構建。第一連接區段134將第一傾斜區段133連接至第二傾斜區段135，並藉由金屬薄膜23之頂表面232的一部分所構建，其中頂表面232的該部分未由壓電薄膜24覆蓋。第二傾斜區段135藉由壓電薄膜24的側壁及金屬薄膜25的側壁所構建。第二連接區段136將第二傾斜區段135連接至第三傾斜區段137，並藉由金屬薄膜25之頂表面252的一部分所構建，其中頂表面252的該部分未由壓電薄膜26覆蓋。第三傾斜區段137連接至撓性層20的頂表面202，並藉由壓電薄膜26的側壁及金屬薄膜27的側壁所構建。
在一些實施例中，撓性層20的壓電薄膜具有不同的傾斜角度。例如，如第2圖中所示，第二傾斜區段135與金屬薄膜23的頂表面232之間的傾斜角度α2，大於第一傾斜區段133與基底層21的頂表面213之間的傾斜角度α1。此外，第三傾斜區段137與金屬薄膜25的頂表面252之間的傾斜角度α3，大於第二傾斜區段135與金屬薄膜23的頂表面232之間的傾斜角度α2。然而，應當理解，可對本公開的實施例進行許多改變及修改。傾斜角度α1、α2及α3可在約5度至約89度之間的範圍內。只要已知並控制傾斜角度，任何傾斜角度均為可能的。
在一些實施例中，撓性層20的金屬薄膜23、25及27中至少一者的底表面並未由下方的壓電薄膜22、24及26完全覆蓋。相反地，金屬薄膜23、25及27中由下方壓電薄膜22、24及26所暴露的底表面，其底表面由間隔結構所覆蓋。例如，如第2圖中所示，金屬薄膜23、25及27具有遠端部分235、255及275相鄰於溝槽13的傾斜側壁132。對應於金屬薄膜23的遠端部分235之金屬薄膜23的底表面231並未由壓電薄膜22完全覆蓋，且遠端部分235是藉由間隔結構31所支撐。此外，對應於金屬薄膜25的遠端部分255之金屬薄膜25的底表面251並未由壓電薄膜24完全覆蓋，且遠端部分255是由間隔結構32所支撐。再者，對應於金屬薄膜27的遠端部分275之金屬薄膜27的底表面271並未由壓電薄膜26完全覆蓋，且遠端部分275是由間隔結構33所支撐。在本公開中，將金屬薄膜的遠端部分界定成金屬薄膜的一部分，該部分具有底表面不與壓電薄膜接觸且與間隔結構直接接觸。
在一些實施例中，遠端部分235、255及275中的至少兩者在平行於基底層21的延伸方向上具有不同的延伸長度。例如，如第2圖中所示，遠端部分235在沿著基底層21延伸的方向D1上具有延伸長度W1，而遠端部分255在方向D1上具有延伸長度W2。金屬薄膜25(堆疊較高層)的遠端部分255具有延伸長度W2大於金屬薄膜23(堆疊較低層)之遠端部分235的延伸長度W1。然而，應當理解，可對本公開的實施例進行許多改變及修改。在一些實施例中，在堆疊較高層的金屬薄膜具有較短的遠端部分。例如，在第2圖所示的實施例中，遠端部分275的延伸長度W3，短於在方向D1上的遠端部分235及255的延伸長度W1及W2。
在一些實施例中，間隔結構31、32及33中的至少兩者具有不同的尺寸。例如，如第2圖中所示，相鄰於金屬薄膜25之遠端部分255的間隔結構32所具有的尺寸，大於相鄰於金屬薄膜23之遠端部分235的間隔結構31的尺寸。然而，應當理解，可對本公開的實施例進行許多改變及修改。在一些實施例中，在堆疊較高層的間隔結構具有較小的尺寸。例如，在第2圖所示的實施例中，間隔結構33小於間隔結構31及32。
在一些實施例中，溝槽15及17的結構特徵與溝槽13的結構特徵相似，為簡潔起見，簡略其描述內容。
參考第1圖，分別在溝槽13、15及17中形成接觸件14、16及18，且將接觸件14、16及18電性連接至基底金屬薄膜212和金屬薄膜23、25及27以達成電性連接。在一些實施例中，接觸件14、16及18共形地(conformally)形成在溝槽13、15及17中。接觸件14、16及18與相應的溝槽13、15及17的傾斜側壁直接接觸，並與間隔結構31、32及33直接接觸(參考第2圖)。
參考第3圖至第13圖，一系列的截面圖繪示形成微機電系統裝置之方法的一些實施例。例如，可運用繪示的方法形成第1圖中的微機電系統裝置10。儘管參考第3圖至第13圖中所示的截面圖描述方法，但應當理解，第3圖至第13圖中所示的結構並不限於此方法且無需此方法亦可獨立存在。在示範的實施例中，亦進行類似的製程以在微機電系統裝置10中形成接觸件16及18，且出於簡潔的目的，省略了形成接觸件16及18的製程。
在後續描述中，出於繪示的目的，將壓電薄膜22稱為第一壓電薄膜，壓電薄膜24稱為第二壓電薄膜，壓電薄膜26稱為第三壓電薄膜。此外，將金屬薄膜23稱為第一金屬薄膜，金屬薄膜25稱為第二金屬薄膜，金屬薄膜27稱為第三金屬薄膜。
如第3圖的截面圖所繪示，在基底層21上形成第一壓電薄膜22。第一壓電薄膜22可為或可包括氮化鋁(AlN)薄膜等，且具有厚度在約0.3微米至約0.7微米的範圍內。舉例而言，第一壓電薄膜22可藉由化學氣相沉積、物理氣相沉積等所形成。
在一些實施例中，在第一壓電薄膜22的形成後執行電漿處理40。電漿處理40可包括Ar電漿處理，透過減少AlN的粗糙度來增強壓電效率。在一些實施例中，在電漿處理40之後， AlN晶體出現損傷，從而導致第一壓電薄膜22中頂部部分229的晶體結構發生變化，此晶體結構緊緊相鄰第一壓電薄膜22的頂表面222。在一些實施例中，在電漿處理之後，第一壓電薄膜22的頂部部分229變成非晶形結構。晶體結構的變化可能展現和第一壓電薄膜22的其他區域不同的蝕刻速率。
如第4圖的截面圖所繪示，在第一壓電薄膜22的頂表面222上形成第一金屬薄膜23。第一金屬薄膜23可為或可包括鉬(Mo)等，且具有厚度在約100Å至約500Å的範圍內。形成第一金屬薄膜23為使用適當的沉積技術，例如原子層沉積、化學氣相沉積、物理氣相沉積等。
如第5圖的截面圖所繪示，使用適當的微影技術來圖案化第一金屬薄膜23，以形成開口230。在一些實施例中，圖案化是執行蝕刻製程、一些其他合適的圖案化製程或前述的任意組合。在一些實施例中，蝕刻製程包括在第一金屬薄膜23上形成遮罩236，在遮罩236定位下執行第一金屬薄膜23中的蝕刻，並在蝕刻之後移除遮罩236。舉例而言，遮罩236可為或可包括光阻、氧化矽、其他合適的遮罩材料或前述的任意組合。
如第6圖的截面圖所繪示，藉由與形成第一壓電薄膜22及第一金屬薄膜23類似的製程，在已圖案化的第一金屬薄膜23上，依序形成第二壓電薄膜24、第二金屬薄膜25、第三壓電薄膜26及第三金屬薄膜27，而完成撓性層20的形成。在一些實施例中，第二壓電薄膜24的厚度在約0.3微米至約0.7微米的範圍內，第三壓電薄膜26的厚度在約100Å至約500Å的範圍內，第二金屬薄膜25及第三金屬薄膜27的厚度在約100Å至約500Å的範圍內。
在一些實施例中，在撓性層20的最後一個金屬薄膜(例如金屬薄膜27)上形成保護薄膜28。第二壓電薄膜24及第三壓電薄膜26可為或可包括氮化鋁(AlN)薄膜等。第二金屬薄膜25及第三金屬薄膜27可為或可包括鉬(Mo)等。保護薄膜28可為或可包括氧化層，例如具有厚度在約0.5微米至約1微米範圍的熱氧化物或化學氧化物。在一些實施例中，在形成金屬薄膜25之前，藉由電漿處理在第二壓電薄膜24的頂部部分249上形成非晶形結構。
在一些實施例中，如第6圖中所示，使用適當的微影技術在第二金屬薄膜25中形成開口250，且在第三金屬薄膜27中形成開口270。將開口250及開口270配置成與第一金屬薄膜23的開口230中心對準。在一些實施例中，在堆疊較高層的金屬層具有開口，此開口的寬度大於在堆疊較低層的金屬層中開口的寬度。例如，開口230的寬度W4小於開口250的寬度W5，且開口250的寬度W5小於開口270的寬度W6。開口的寬度變化取決於第7A圖所示的後續製程中形成在撓性層20中的溝槽形狀。
如第7A圖的截面圖所繪示，經由金屬薄膜23、25及27做為遮罩的乾蝕刻製程，回蝕撓性層20以形成第一溝槽13a。在一些實施例中，可使用Cl2
氣體或SF6
氣體進行乾蝕刻製程，並對乾蝕刻製程進行良好的控制，以保留與基底層21緊緊相鄰的一部分最低層壓電薄膜。具體而言，如第7A圖所示的實施例，蝕刻可延伸進入第一壓電薄膜22的上表面中，例如在一些實施例中，可延伸進入第一壓電薄膜22的50％至大約80％範圍的深度。第一溝槽13a的底面131a遠離基底層21的頂表面213。第一壓電薄膜22在第一溝槽13a之底面131a下方的部分，可在後續製程中間隔結構的形成期間保護基底金屬薄膜212不受損傷，從而表現出基底金屬薄膜212的穩定電極電阻。
如第7B圖的截面圖所繪示，在第一溝槽13a的傾斜側壁132a上形成孔隙225、245及265。在一些實施例中，第一溝槽13a的底面131a及傾斜側壁132a由濕蝕刻製程進一步蝕刻。在一些實施例中，壓電薄膜22及24中的至少一者經過電漿處理的製程，從而使壓電薄膜22及24中頂部部分229、249的蝕刻速率高於壓電薄膜22及24中其他部分的蝕刻速率。濕蝕刻製程亦可蝕刻壓電薄膜26的頂部部分269。結果上，濕蝕刻製程移除壓電薄膜22、24及26的頂部部分229、249及269的側面部分，從而在頂部部分229、249及269上留下孔隙225、245及265。孔隙225、245及265暴露出金屬薄膜23、25及27的一部分底表面，該部分底表面相應於遠端部分235、255及275。換言之，金屬薄膜23、25及27的遠端部分235、255及275並未由下方的壓電薄膜22、24及26所支撐。然而，應當理解，可對本公開的實施例進行許多改變及修改。在一些實施例中，壓電薄膜26並未經過電漿處理製程，且未形成孔隙265，對應於第三壓電薄膜26的第一溝槽13a之側壁為平坦表面。
在一些實施例中，與第7A圖所示的第一壓電薄膜22相比，在濕蝕刻之後，第一溝槽13a之底面131a下方的第一壓電薄膜22餘留部分變得更薄，但控制此濕蝕刻製程使得第一溝槽13a未暴露下方的基底金屬薄膜212。濕蝕刻製程的執行可透過使用濃度為重量百分比80至85的H3
PO4
溶液，在約120℃至約140℃範圍內的溫度下，執行約10秒至約80秒。
在一些實施例中，孔隙的形成導致金屬薄膜的一部分未由下方的壓電薄膜所支撐，且造成金屬薄膜的遠端部分彎曲。金屬薄膜的彎曲可能導致在溝槽中的接觸件損傷，從而嚴重影響微機電系統裝置10的穩定性。為了解決這個問題，在孔隙中填充間隔結構以支撐金屬薄膜。
具體而言，如第8圖的截面圖所繪示，在第一溝槽13a中形成間隔材料30。間隔材料30覆蓋第一溝槽13a的底面131a及傾斜側壁132a。使用適當的沉積技術形成間隔材料30，例如原子層沉積、化學氣相沉積、物理氣相沉積等。間隔材料30可為或可包括熱氧化物或四乙氧基矽烷氧化物，並且具有厚度約500Å至約2000Å。在一些實施例中，因為間隔材料30具有良好的間隙填充特性，使得間隔材料30填充孔隙225、245及265。
如第9圖的截面圖所示，第一溝槽13a之底面131a及傾斜側壁132a上的間隔材料30由蝕刻製程所移除。控制此蝕刻製程，移除第一溝槽13a之底面131a及傾斜側壁132a上的間隔材料30，但保留了填充在孔隙225、245及265中的間隔材料30。在後續中，保留在孔隙225、245及265中的間隔材料30稱為間隔結構31、32及33。此外，控制此蝕刻製程，使得第一溝槽13a不穿透底面131a下方的部分第一壓電薄膜22，且第一溝槽13a不暴露基底金屬薄膜212。
在一些實施例中，形成在第二壓電薄膜24(在堆疊較高層的壓電薄膜)中的孔隙245所具有的尺寸，大於形成在第一壓電薄膜22(在堆疊較低層的壓電薄膜)中的孔隙225的尺寸，且間隔材料30完全填充孔隙225及245。結果上，間隔結構31及32具有不同的尺寸及延伸長度。在一些實施例中，間隔結構32的尺寸大於間隔結構31的尺寸。在一些實施例中，間隔結構32的延伸長度W2(參考第2圖)大於間隔結構31的延伸長度W1。在一個示範性實施例中，間隔結構32的延伸長度W2約100奈米至約500奈米(例如318奈米)，且間隔結構31的延伸長度W1約100奈米至約500奈米(例如204奈米)。在沒有形成孔隙265的情況下，省略間隔結構33。在一些實施例中，儘管沒有形成孔隙265，但對應於第三壓電薄膜26的第一溝槽13a之側壁為粗糙的，且因此可在側壁上形成較小的不平整處。在移除間隔材料30之後，這些較小的不平整處可由間隔材料30所填充。
如第10圖的截面圖所繪示，透過執行另一個濕蝕刻製程，在第一溝槽13a的下方形成第二溝槽13b。控制形成第二溝槽13b的濕蝕刻製程，使得第二溝槽13b穿透第一壓電薄膜22，以暴露基底金屬薄膜212。濕蝕刻製程的執行可使用濃度為重量百分比80至85的H3
PO4
溶液，在約120℃至約140℃範圍內的溫度下，執行約30秒至約150秒。執行形成第二溝槽13b的濕蝕刻製程的時間，可比形成孔隙225、245及265的濕蝕刻製程的時間更長。第一溝槽13a與第二溝槽13b連通，並統稱為溝槽13。
在一些實施例中，與溝槽13的傾斜側壁132相鄰的間隔結構31、32及33中至少一者的表面，從傾斜側壁132突出。例如，如第11圖中所示，第一壓電薄膜22所暴露之間隔結構31的表面310從傾斜側壁132的第一傾斜區段133突出。在一些實施例中，相鄰於孔隙225及245的傾斜側壁132中至少一部分由間隔結構所覆蓋。例如，如第11圖中所示，相鄰於孔隙225的傾斜側壁132之第一傾斜區段133中一部分由間隔結構31所覆蓋。在一些實施例中，間隔結構31的寬度W7及高度W8在約500埃至約2000埃的範圍內。
在一些實施例中，如第7B圖中所示，由於在孔隙225及245中形成間隔結構31及32之前，孔隙225及245所暴露的遠端部分235及255並未由下方的壓電薄膜22及24所支撐，所以遠端部分235及255可能變形。例如，如第11圖中所示，金屬薄膜23的遠端部分235稍微向下彎曲，且彎曲角度B1可小於5度。
如第12圖的截面圖所繪示，在溝槽13中形成接觸件14。在一些實施例中，由於在金屬薄膜23、25及27下方的孔隙225、245及265是以間隔結構31、32及33所填充，所以在溝槽13中共形地形成接觸件14。亦即，接觸件14沿著第一傾斜區段133、第一連接區段134、第二傾斜區段135、第二連接區段136、第三傾斜區段137及第三連接區段138延伸。結果上，可防止對接觸件14造成的損害，此傷害歸因於金屬薄膜23、25及27的變形，並改善了微機電系統裝置的穩定性。接觸件14可為或可包括鋁銅(AlCu)薄膜，且具有厚度在約0.5微米至約1微米的範圍內。
如第13圖的截面圖所繪示，移除保護薄膜28。可進行蝕刻製程移除保護薄膜28。在移除保護薄膜28之後，接觸件14的端部分141與撓性層20的頂表面202之間隔開。在示範性的一實施例中，端部分141與撓性層20的頂表面202相距約0.5微米至約1微米的距離H1。
第14圖根據一些實施例，以流程圖S90繪示製造微機電系統裝置10的方法。
在步驟S91，在基底層上形成壓電薄膜。舉例而言，在一些實施例中，此步驟可與第3圖的全部或部分一致。
在步驟S92，在壓電薄膜上執行電漿處理。舉例而言，在一些實施例中，此步驟可與第4圖的全部或部分一致。
在步驟S93，在壓電薄膜上形成金屬薄膜。舉例而言，在一些實施例中，此步驟可與第5圖的全部或部分一致。
在步驟S94，蝕刻金屬薄膜以暴露部分區域的壓電薄膜。舉例而言，在一些實施例中，此步驟可與第5圖的全部或部分一致。
在步驟S95，蝕刻暴露區域的壓電薄膜，以暴露壓電薄膜的側壁，且暴露相鄰於壓電薄膜之側壁的金屬薄膜之遠端部分。舉例而言，在一些實施例中，此步驟可與第7A圖和第7B圖的全部或部分一致。
在步驟S96，在壓電薄膜的側壁上和金屬薄膜之遠端部分的底表面上形成間隔材料。舉例而言，在一些實施例中，此步驟可與第8圖的全部或部分一致。
在步驟S97，移除壓電薄膜之側壁上的間隔材料。舉例而言，在一些實施例中，此步驟可與第9圖的全部或部分一致。
在步驟S98，在金屬薄膜及壓電薄膜的側壁上形成接觸件。舉例而言，在一些實施例中，此步驟可與第12圖的全部或部分一致。
本公開的實施例在微機電系統裝置的製造製程期間，在壓電薄膜上進行電漿處理。由於改善了壓電薄膜的粗糙度，因此提高了微機電系統裝置的壓電效率。儘管由於電漿處理導致的晶體損傷可能會在壓電薄膜上形成孔隙，此等孔隙會以間隔結構所填充。因此，可在壓電薄膜的溝槽中共形地形成接觸件，並避免了接觸件的斷線問題，從而改善了晶圓合格測試(wafer acceptable test，WAT)。
根據一些實施例，提供一種製造微機電系統裝置的方法。方法包括在基底層上形成壓電薄膜及金屬薄膜的堆疊，其中壓電薄膜及金屬薄膜以交替方式配置。方法亦包括在壓電薄膜及金屬薄膜的堆疊中蝕刻第一溝槽。方法進一步包括在第一溝槽的側壁形成至少一個孔隙。此外，方法包括在至少一個孔隙中形成間隔結構。方法進一步包括在形成間隔結構之後，在第一溝槽中形成接觸件。
根據一些實施例，提供一種製造微機電系統裝置的方法。方法包括在基底層上沉積第一壓電薄膜，並在第一壓電薄膜的第一頂部部分中形成非晶形結構。方法亦包括在第一壓電薄膜的第一頂部部分上形成第一金屬薄膜，並圖案化第一金屬薄膜以暴露第一壓電薄膜的第一頂部部分。方法進一步包括在第一壓電薄膜中蝕刻第一溝槽。此外，方法包括在第一溝槽的側壁形成第一孔隙，其中第一孔隙位於第一頂部部分，並在第一孔隙中形成間隔結構。方法進一步包括在第一溝槽中形成接觸件。
根據一些實施例，提供一種微機電系統裝置。微機電系統裝置包括基底層，以及形成在基底層上的壓電薄膜和金屬薄膜的堆疊。壓電薄膜和金屬薄膜以交替方式配置。金屬薄膜各個包括相鄰於壓電薄膜之側壁的遠端部分，且金屬薄膜的遠端部分中至少一者不與壓電薄膜接觸。微機電系統裝置亦包括間隔結構，間隔結構相鄰於不與壓電薄膜接觸的遠端部分中至少一者。微機電系統裝置進一步包括接觸件，接觸件覆蓋壓電薄膜及金屬薄膜之堆疊的側壁並覆蓋基底層的一部分。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
10:微機電系統裝置
11:基板
12:支撐層
13,13a,13b,15,17:溝槽
14,16,18:接觸件
20:撓性層
21:基底層
22,24,26:壓電薄膜
23,25,27:金屬薄膜
28:保護薄膜
31~33:間隔結構
40:電漿處理
110,120,230,250,270:開口
125:空間
131,131a:底面
132,132a:傾斜側壁
133:第一傾斜區段
134:第一連接區段
135:第二傾斜區段
136:第二連接區段
137:第三傾斜區段
138:第三連接區段
141:端部分
202:頂表面
211:基底壓電薄膜
212:基底金屬薄膜
213:頂表面
222,242:頂表面
225,245,265:孔隙
229,249,269:頂部部分
231,251,271:底表面
232,252:頂表面
235,255,275:遠端部分
236:遮罩
310,320:表面
α1~α3:傾斜角度
B1:角度
D1:方向
H1:距離
M1,M2:區域
S90:流程圖
S91~S98:步驟
W1~W3:長度
W4~W7:寬度
W8:高度
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。
第1圖是根據本公開的一些實施例，微機電系統裝置的截面圖。
第2圖是根據本公開的一些實施例，第1圖中所示微機電系統裝置之區域M1的放大截面圖。
第3圖至第10圖是根據本公開的一些實施例，在製造方法各個階段中微機電系統裝置的截面圖。
第11圖是根據本公開的一些實施例，第10圖中所示微機電系統裝置之區域M2的放大截面圖。
第12圖和第13圖是根據本公開的一些實施例，在製造方法各個階段中微機電系統裝置的截面圖。
第14圖是根據本公開的一些實施例，製造微機電系統裝置的方法流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
13:溝槽
20:撓性層
21:基底層
22,24,26:壓電薄膜
23,25,27:金屬薄膜
31~33:間隔結構
131:底面
132:傾斜側壁
133:第一傾斜區段
134:第一連接區段
135:第二傾斜區段
136:第二連接區段
137:第三傾斜區段
202:頂表面
211:基底壓電薄膜
212:基底金屬薄膜
213:頂表面
231,251,271:底表面
232,252:頂表面
235,255,275:遠端部分
310,320:表面
α1~α3:傾斜角度
D1:方向
H1:距離
W1~W3:長度
Claims (20)
- 一種製造微機電系統裝置的方法，包括： 在一基底層上形成多個壓電薄膜及多個金屬薄膜的一堆疊，其中該些壓電薄膜及該些金屬薄膜以一交替方式配置； 在該些壓電薄膜及該些金屬薄膜的該堆疊中蝕刻一第一溝槽； 在該第一溝槽的一側壁形成至少一孔隙； 在該至少一孔隙中形成一間隔結構；以及 在形成該間隔物結構之後，在該第一溝槽中形成一接觸件。
- 如請求項1所述之方法，其中形成至少一孔隙，使得該孔隙位於該些壓電薄膜中至少一者的一頂部部分，該些金屬薄膜中的一金屬薄膜形成在該些壓電薄膜中該至少一者上。
- 如請求項2所述之方法，進一步包括： 在該些壓電薄膜中該至少一者的一頂表面之上執行一電漿處理， 其中在該些壓電薄膜中該至少一者上形成該金屬薄膜之前，執行該電漿處理。
- 如請求項1所述之方法，其中在該些壓電薄膜及該些金屬薄膜的該堆疊中形成該第一溝槽，使得在該些壓電薄膜的一第一壓電薄膜上形成一第一孔隙，且在該些壓電薄膜的一第二壓電薄膜上形成一第二孔隙，且該間隔結構填充在該第一孔隙及該第二孔隙中； 其中該第二壓電薄膜高於該第一壓電薄膜，且該第二孔隙中的該間隔結構的尺寸大於該第一孔隙中的該間隔結構的尺寸。
- 如請求項1所述之方法，其中在該些壓電薄膜及該些金屬薄膜的該堆疊中形成該第一溝槽，使得在該些壓電薄膜的一第一壓電薄膜形成一第一孔隙，在該些壓電薄膜的一第二壓電薄膜形成一第二孔隙； 其中該第一孔隙暴露該些金屬薄膜的一第一金屬薄膜的一遠端部分，該第一金屬薄膜形成在該第一壓電薄膜上，且該第二孔隙暴露該些金屬薄膜的一第二金屬薄膜的一遠端部分，該第二金屬薄膜形成在該第二壓電薄膜上； 其中，由該第一孔隙暴露的該第一金屬薄膜的該遠端部分的長度大於由該第二孔隙暴露的該第二金屬薄膜的該遠端部分的長度。
- 如請求項1所述之方法，其中在該至少一孔隙中形成該間隔結構，包括： 在該第一溝槽的該側壁上形成該間隔結構的一薄膜，其中該間隔結構填充在該第一溝槽的該側壁的該至少一孔隙；以及 移除該第一溝槽的該側壁上的該間隔結構的該薄膜，但保留在該第一溝槽的該側壁的該至少一孔隙中的該間隔結構。
- 如請求項1所述之方法，其中該第一溝槽不穿透該些壓電薄膜及該些金屬薄膜的該堆疊，且該方法進一步包括： 在該第一溝槽下方形成一第二溝槽以暴露該基底層， 其中該接觸件覆蓋該第一溝槽的該側壁、該第二溝槽的一側壁和該第二溝槽暴露的部分該基底層。
- 如請求項1所述之方法，進一步包括在一基底壓電薄膜上形成一基底金屬薄膜來製備該基底層，其中該些壓電薄膜及該些金屬薄膜的該堆疊形成在該基底金屬薄膜上。
- 一種製造微機電系統裝置的方法，包括： 在一基底層上沉積一第一壓電薄膜； 在該第一壓電薄膜的一第一頂部部分中形成非晶形結構； 在該第一壓電薄膜的該第一頂部部分上形成一第一金屬薄膜； 圖案化該第一金屬薄膜，以暴露該第一壓電薄膜的該第一頂部部分； 在該第一壓電薄膜中蝕刻一第一溝槽； 在該第一溝槽的一側壁形成一第一孔隙，其中該第一孔隙位於該第一頂部部分； 在該第一孔隙中形成一間隔結構；及 在該第一溝槽中形成一接觸件。
- 如請求項9所述之方法，其中形成該第一溝槽是透過進行一乾蝕刻製程，且形成該第一孔隙是透過進行一濕刻蝕製程。
- 如請求項9所述之方法，其中在該第一壓電薄膜的該第一頂部部分中形成非晶形結構，是透過在該第一壓電薄膜上執行一電漿處理； 其中在形成該第一金屬薄膜之前執行該電漿處理。
- 如請求項9所述之方法，進一步包括： 在該第一金屬薄膜上形成一第二壓電薄膜； 在該第二壓電薄膜的一第二頂部部分中形成非晶形結構； 在該第二壓電薄膜的該第二頂部部分上形成一第二金屬薄膜； 圖案化該第二金屬薄膜，以暴露該第二壓電薄膜的該第二頂部部分，其中在該第一壓電薄膜及該第二壓電薄膜中形成該第一溝槽，且一第二孔隙位於該第二頂部部分；以及 在該第二孔隙中形成該間隔結構。
- 如請求項12所述之方法，其中該第二壓電薄膜的該第二孔隙中的該間隔結構的尺寸大於該第一壓電薄膜的該第一孔隙中的該間隔結構的尺寸。
- 如請求項12所述之方法，其中該第一孔隙暴露該第一金屬薄膜的一遠端部分，且該第二孔隙暴露該第二金屬薄膜的一遠端部分，該第一孔隙暴露的該第一金屬薄膜的該遠端部分的長度大於該第二孔隙暴露的該第二金屬薄膜的該遠端部分的長度。
- 如請求項9所述之方法，其中該第一溝槽不穿透該第一壓電薄膜，且該方法進一步包括： 在該第一溝槽下方形成一第二溝槽以暴露該基底層， 其中該接觸件覆蓋該第一溝槽的該側壁、該第二溝槽的一側壁及該第二溝槽暴露的部分該基底層。
- 一種微機電系統裝置，包括： 一基底層； 多個壓電薄膜及多個金屬薄膜的一堆疊，形成在該基底層上，該些壓電薄膜及該些金屬薄膜以一交替方式配置，其中各該金屬薄膜包括一遠端部分相鄰於該些壓電薄膜的側壁，且該些金屬薄膜的該些遠端部分中的至少一者不與該些壓電薄膜接觸； 一間隔結構，相鄰於不與該些壓電薄膜接觸的該些遠端部分中的該至少一者；以及 一接觸件，覆蓋該些壓電薄膜及該些金屬薄膜的該堆疊的側壁並覆蓋該基底層的一部分。
- 如請求項16所述之微機電系統裝置，其中該間隔結構的長度在約500埃至約2000埃的範圍內。
- 如請求項16所述之微機電系統裝置，其中該些金屬薄膜的該些遠端部分中多於兩者不與該些壓電薄膜接觸，且和該些金屬薄膜中堆疊較高者的該遠端部分相鄰的該間隔結構的延伸長度，大於和該些金屬薄膜中堆疊較低者的該遠端部分相鄰的該間隔結構的延伸長度。
- 如請求項16所述之微機電系統裝置，其中該些金屬薄膜的該些遠端部分中多於兩者不與該些壓電薄膜接觸，且不與該些壓電薄膜接觸的各該遠端部分相鄰間隔結構； 其中覆蓋該些金屬薄膜中堆疊較高者的該遠端部分的該間隔結構的尺寸，大於覆蓋該些金屬薄膜中堆疊較低者的該遠端部分的該間隔結構的尺寸。
- 如請求項16所述之微機電系統裝置，其中該些金屬薄膜的該些遠端部分中的至少一者向下彎曲。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962868638P | 2019-06-28 | 2019-06-28 | |
| US62/868,638 | 2019-06-28 | ||
| US16/879,565 US11482663B2 (en) | 2019-06-28 | 2020-05-20 | Microelectromechanical system with piezoelectric film and manufacturing method thereof |
| US16/879,565 | 2020-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202100450A true TW202100450A (zh) | 2021-01-01 |
| TWI719916B TWI719916B (zh) | 2021-02-21 |
Family
ID=74043824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109121392A TWI719916B (zh) | 2019-06-28 | 2020-06-23 | 微機電系統裝置及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11482663B2 (zh) |
| CN (1) | CN112141998B (zh) |
| TW (1) | TWI719916B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI813017B (zh) * | 2021-07-15 | 2023-08-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113140669B (zh) * | 2020-01-19 | 2024-05-24 | 北京小米移动软件有限公司 | 压电组件及制作方法、屏幕部件和移动终端 |
| US11371133B2 (en) * | 2020-07-17 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company Limited | Undercut-free patterned aluminum nitride structure and methods for forming the same |
| CN113161236A (zh) * | 2021-03-12 | 2021-07-23 | 武汉高芯科技有限公司 | 一种薄膜刻蚀方法 |
| US20230357000A1 (en) * | 2022-05-03 | 2023-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-Aligned Acoustic Hole Formation in Piezoelectrical MEMS Microphone |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1394826B1 (en) * | 1996-08-27 | 2005-11-02 | Omron Corporation | Micro-relay and method for manufacturing the same |
| JP2005244184A (ja) * | 2004-01-28 | 2005-09-08 | Toshiba Corp | 薄膜圧電素子及び薄膜圧電素子の製造方法 |
| JP4569153B2 (ja) * | 2004-04-14 | 2010-10-27 | 株式会社デンソー | 積層型圧電素子及び、その製造方法 |
| TWI258868B (en) * | 2005-05-31 | 2006-07-21 | Univ Tamkang | A piezo-resistive pressure sensor and its packaging method |
| KR101908113B1 (ko) * | 2009-11-16 | 2018-10-15 | 삼성전자 주식회사 | 전기활성 폴리머 엑츄에이터 및 그 제조방법 |
| US8724832B2 (en) | 2011-08-30 | 2014-05-13 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
| KR101707293B1 (ko) | 2012-03-16 | 2017-02-15 | 캐논 가부시끼가이샤 | 압전 재료, 압전 소자, 및 전자 기기 |
| DE102012105287B4 (de) * | 2012-06-18 | 2020-07-02 | Tdk Electronics Ag | Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement |
| JP6325280B2 (ja) * | 2013-02-25 | 2018-05-16 | 国立研究開発法人産業技術総合研究所 | 圧電ｍｅｍｓデバイスおよびその製造方法 |
| US9706564B2 (en) | 2013-03-14 | 2017-07-11 | Cavium, Inc. | Apparatus and method for media access control scheduling with a priority calculation hardware coprocessor |
| US10036734B2 (en) | 2013-06-03 | 2018-07-31 | Snaptrack, Inc. | Ultrasonic sensor with bonded piezoelectric layer |
| JP6113581B2 (ja) | 2013-06-12 | 2017-04-12 | 株式会社東芝 | 圧力センサ、音響マイク、血圧センサ及びタッチパネル |
| US9067779B1 (en) | 2014-07-14 | 2015-06-30 | Butterfly Network, Inc. | Microfabricated ultrasonic transducers and related apparatus and methods |
| KR101776752B1 (ko) * | 2016-09-02 | 2017-09-08 | 현대자동차 주식회사 | 마이크로폰 |
| US10529761B2 (en) | 2017-08-28 | 2020-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Image sensor device and manufacturing method for improving shutter efficiency |
-
2020
- 2020-05-20 US US16/879,565 patent/US11482663B2/en active Active
- 2020-06-23 TW TW109121392A patent/TWI719916B/zh active
- 2020-06-24 CN CN202010589548.XA patent/CN112141998B/zh active Active
-
2022
- 2022-07-28 US US17/876,393 patent/US20220376165A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI813017B (zh) * | 2021-07-15 | 2023-08-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200411749A1 (en) | 2020-12-31 |
| CN112141998B (zh) | 2024-07-26 |
| US11482663B2 (en) | 2022-10-25 |
| TWI719916B (zh) | 2021-02-21 |
| CN112141998A (zh) | 2020-12-29 |
| US20220376165A1 (en) | 2022-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI719916B (zh) | 微機電系統裝置及其製造方法 | |
| CN100546178C (zh) | 制造压电薄膜器件的方法和压电薄膜器件 | |
| US11407636B2 (en) | Inter-poly connection for parasitic capacitor and die size improvement | |
| US20190297441A1 (en) | Semiconductor Devices Having a Membrane Layer with Smooth Stress-Relieving Corrugations and Methods of Fabrication Thereof | |
| JP5602761B2 (ja) | 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法 | |
| US20200331750A1 (en) | Methods of fabricating semiconductor structures including cavities filled with a sacrificial material | |
| US9511996B2 (en) | Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices | |
| US8065919B2 (en) | MEMS device and method for fabricating the same | |
| JP2013014001A (ja) | Ｍｅｍｓデバイス、及び介在物、並びにｍｅｍｓデバイス、及び介在物を統合するための方法 | |
| US8704317B2 (en) | Microstructure device with an improved anchor | |
| US11292712B2 (en) | Method of forming semiconductor device structure | |
| US20150191344A1 (en) | Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices | |
| US20240270565A1 (en) | Composite spring structure to reinforce mechanical robustness of a mems device | |
| WO2010029656A2 (en) | Mems device and method for manufacturing the same | |
| JP2011242364A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005020411A (ja) | シリコンマイクの作製方法 | |
| TWI815537B (zh) | 微機電裝置及其製造方法 | |
| TWI845031B (zh) | 微機電裝置 | |
| TWI832405B (zh) | 聲孔結構及其形成方法 | |
| KR100748741B1 (ko) | 교차 접합된 ｓｏｉ 웨이퍼를 이용한 실리콘 부양구조물의제조방법 | |
| KR100727185B1 (ko) | Ｓｏｉ 기판상에서 실리콘 부양구조물의 제조방법 | |
| TW202331820A (zh) | 半導體基底的製作方法及微機電（mems）裝置 |