TW202044030A - 處理系統與控制方法 - Google Patents

Abstract

處理系統包含隨機存取記憶體、複數個記憶體、主處理器以及微處理器。隨機存取記憶體用以儲存程式碼。主處理器用以轉移程式碼至該些記憶體中的第一記憶體。微處理器用以在待機模式下設定該些記憶體進入自刷新模式並關閉主處理器，並基於預定事件產生第一指令，其中主處理器更用以根據第一指令啟動以致能第一記憶體，以根據第一記憶體儲存的程式碼執行待機應用程式以確認是否持續操作於待機模式。

Description

處理系統與控制方法

本揭示內容是關於一種處理系統，且特別是關於待機模式下電子裝置中的處理系統與控制方法。

電子裝置常藉由待機模式來節省功耗。而待機模式下還是需要特定元件與記憶體來維持運作，以便偵測外部指令來進行喚醒或其他的預設功能，而現有技術卻鮮少針對處理器以外的元件進行省電優化。

為了解決上述問題，本揭示內容的一實施例中，處理系統包含隨機存取記憶體、複數個記憶體、主處理器以及微處理器。隨機存取記憶體用以儲存程式碼。主處理器用以轉移程式碼至該些記憶體中的第一記憶體。微處理器用以在待機模式下設定該些記憶體進入自刷新模式並關閉主處理器，並基於預定事件產生第一指令，其中主處理器更用以根據第一指令啟動以致能第一記憶體，以根據第一記憶體儲存的程式碼執行待機應用程式以確認是否持續操作於待機模式。

本案之另一些態樣提供一種控制方法，包含：藉由隨機存取記憶體儲存程式碼；藉由主處理器轉移程式碼至複數個記憶體中的第一記憶體；藉由微處理器在待機模式下設定該些記憶體進入自刷新模式並關閉主處理器，並基於預定事件產生第一指令，其中主處理器更用以根據第一指令啟動以致能第一記憶體，以根據第一記憶體儲存的程式碼執行待機應用程式以確認是否持續操作於待機模式。

綜上所述，本案實施例所提供的處理系統與控制方法藉由改變記憶體的資料位址與資料寫入方式來減少記憶體的使用，並搭配微處理器與單核心處理器的使用來節省整體電路的功耗。

100‧‧‧處理系統

110‧‧‧主處理器

111、112‧‧‧處理器

113、114‧‧‧處理器

120‧‧‧記憶體模組

121、122‧‧‧記憶體

123、124‧‧‧記憶體

130‧‧‧記憶體控制器

140‧‧‧微處理器

150‧‧‧隨機存取記憶體

160‧‧‧語音檢測電路

170‧‧‧影音處理電路

Code‧‧‧程式碼

SD‧‧‧外部資料

CMD‧‧‧指令

200‧‧‧控制方法

S210、S220‧‧‧操作

S230、S240‧‧‧操作

S250、S260‧‧‧操作

S270、S280‧‧‧操作

S290、S295‧‧‧操作

310‧‧‧位址

320‧‧‧儲存空間

340‧‧‧子資料

400‧‧‧控制方法

S410、S420‧‧‧操作

S430、S440‧‧‧操作

S450、S460‧‧‧操作

S470、S480‧‧‧操作

S490、S495‧‧‧操作

本案之圖式說明如下：第1圖為根據本案一些實施例所繪示的一種處理系統的示意圖；第2圖為根據本案之一些實施例所繪示的一種控制方法的流程圖；第3A圖為根據本案之一些實施例所繪示的基於交錯模式將資料寫入單一記憶體的示意圖；第3B圖為根據本案之一些實施例所繪示的基於非交錯模式自單一記憶體載入資料的示意圖；第4圖為根據本案之一些實施例所繪示的另一種控制方法的示意圖；以及 第5圖為根據本案之一些實施例所繪示的基於非交錯模式將資料寫入單一記憶體的示意圖。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本案的本意。

於本文中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或多個。將進一步理解的是，本文中所使用之『包含』、『包括』、『具有』及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。

除非另有定義，本文所使用的所有詞彙(包括技術和科學術語)具有其通常的意涵，其意涵係能夠被熟悉此領域者所理解。更進一步的說，上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中應被解讀為與本案相關領域一致的意涵。除非有特別明確定義，這些詞彙將不被解釋為理想化的或過於正式的意涵。

當一元件被稱為『連接』或『耦接』至另一元件時，它可以為直接連接或耦接至另一元件，又或是其中有一額外元件存在。相對的，當一元件被稱為『直接連接』或『直接耦接』至另一元件時，其中是沒有額外元件存在。

以下將以圖式揭露本案之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本案部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

參照第1圖，第1圖為根據本案一些實施例所繪示的一種處理系統100的示意圖。於一些實施例中，處理系統100可為電視、電視盒等電子裝置，但本案並不以此為限。處理系統100包含主處理器110、記憶體模組120、記憶體控制器130、微處理器140、隨機存取記憶體150、語音檢測電路160以及影音處理電路170。

於一些實施例中，主處理器110為多核心處理器，其包含多個處理器111~114。多個處理器111~114每一者為此多核心處理器的一處理電路。耦接至記憶體控制器130與影音處理電路170。於各個實施例中，主處理器110可由中央處理單元(CPU)、特殊應用積體電路(Application-specific integrated circuit,ASIC)、多處理器、分散式處理系統、或合適的處理單元實施，不以此為限。

於一些實施例中，影音處理電路170用以對一 外部訊源提供的一視訊(未繪示)進行音訊/視訊編解碼、縮放、動態補償等等操作。主處理器110、記憶體模組120以及影音處理電路170可彼此協同運作，以播放所接收到的視訊。

記憶體模組120包含多個記憶體121~124，用於被寫入程式碼Code以執行處理系統100在操作於待機模式下的相關操作。每一個記憶體121~124含有複數個儲存空間(如第3A圖中的儲存空間320)，而每一個儲存空間320均對應一個位址310，此部分將於後續參照第3A圖時進行說明。於一些實施例中，記憶體模組120亦可儲存一或多個程式碼，用以提供處理系統100影音播放、上網瀏覽、教學應用等功能。於一些實施例中，記憶體模組120可由動態隨機存取記憶體(DRAM)實施，但本案並不以此為限。

隨機存取記憶體150用以儲存程式碼Code。於一些實施例中，記憶體控制器130耦接於主處理器110與記憶體模組120之間，並基於主處理器110的控制將隨機存取記憶體150內的程式碼Code寫入記憶體模組120。於一些實施例中，隨機存取記憶體150亦可儲存語音檢測電路160產生的相關資料。

於一些實施例中，程式碼Code包含複數個子資料340，並以串列形式依序排列。於一些實施例中，該些子資料340可為待機模式下的一待機應用程式的程式碼，但本案並不以此為限。

於一些實施例中，微處理器140可為一種單晶片 微控制器(例如為8051)，其用以在處理系統100處於待機模式下基於語音檢測電路160的輸出產生指令以控制處理系統100。

語音檢測電路160用以接收外部資料SD，並根據外部資料SD判斷是否有預定事件發生。例如，語音檢測電路160可藉由外部資料SD中的能量、音調等等資訊來進行判斷。當判斷此外部資料SD中具有對應於預定事件的一指令，語音檢測電路160通知微處理器140以致能(enable)處理器111來執行後續操作。於一些實施例中，語音檢測電路160可由語音識別晶片實施。或者，語音檢測電路160可由執行各種類型的語音識別演算法的處理電路實施。

於一些實施例中，微處理器140在待機模式下啟動，並用以根據預定事件決定是否致能處理器111。換句話說，處理系統100可支援語音喚醒的功能。例如，當語音檢測電路160判斷外部資料SD為預定事件時(例如：環境中出現人聲)，微處理器140可致能處理器111，以切換處理系統100為低功耗模式來執行其他功能。

上述僅以語音喚醒說明預定事件的設定方式，但本案並不以此為限。於其他實施例中，預定事件亦可包含一計時器，此計時器可用以設定在一特定時間後喚醒處理系統100。各種用以喚醒處理系統100的預定事件亦為本案所涵蓋的範圍。

參照第2圖，第2圖為根據本案之一些實施例所繪示的一種控制方法200的流程圖。

為易於理解，控制方法200將配合參照第3A圖與第3B圖進行說明。於一些實施例中，控制方法200可用於搭配微處理器140與處理器111的使用來節省電路的功耗。

於操作S210處理系統100即將由一般模式切換至待機模式。

於操作S220，主處理器保留特定記憶體空間予以寫入程式碼Code。例如，在收到進入待機模式的指令時，主處理器110可先發送要求至記憶體控制器130，以向記憶體模組120要求前述的記憶體空間(如為第3B圖的多個儲存空間320)。於一些實施例中，此記憶體空間的容量為程式碼Code的資料量的四倍，但本案並不以此為限。

第3A圖為根據本案之一些實施例所繪示的基於交錯模式將資料寫入單一記憶體的示意圖。如第3A圖所示，於操作S220中，記憶體控制器130設定為交錯(interleaved)模式，以對多個記憶體121~124交錯地設定對應的位址310(即00至27)。例如，00對應於記憶體121的第1個儲存空間320，01對應於記憶體122的第1個儲存空間320，位址02對應於記憶體123的第1個儲存空間320，位址03對應於記憶體124的第1個儲存空間320。依此類推，記憶體控制器130將連續的多個位址310交錯地對應於多個記憶體121~124。

此外，在此例中，由於程式碼Code具有10個子資料340，故記憶體控制器130對每一記憶體121~124要求10個儲存空間310。等效而言，記憶體模組120中配置的記 憶體空間約為程式碼Code之資料量的四倍。

繼續參照第2圖，於操作S230(請一併參照第3A圖)，主處理器將隨機記憶體中的程式碼Code寫入一記憶體。例如，主處理器110藉由記憶體控制器130控制記憶體模組120的讀寫方式。如第3A圖所示，基於主處理器110的控制，記憶體控制器130操作於交錯模式，將記憶體模組120，以根據複數個位址310依序寫入程式碼Code至單一記憶體中121的複數個儲存空間320中。其中，對於記憶體121而言，多個位址310為非連續的(即00、04、08、...)。

於一些實施例中，記憶體控制器130以一預定差值作為每筆資料寫入時多個位址310之間的間隔數量，使所有欲寫入資料儲存於單一記憶體121中。換言之，寫入記憶體121中的資料所對應的位址依序間隔一預定差值(於本例中，為4)，而該預定差值關聯於記憶體模組120所含的記憶體數量。

於操作S240，主處理器110啟動微處理器140以延續控制記憶體模組120的運作模式，並關閉影音處理電路170。

於一些實施例中，記憶體模組120的運作模式包含自刷新模式與一般模式，且自刷新模式的功耗低於一般模式。自刷新模式用以在其他相關系統斷電的情況下，記憶體仍可保持其功能並保存儲存空間320內的資料。

於操作S250，微處理器140將記憶體模組120從一般模式切換為自刷新模式。

於操作S260，微處理器140關閉主處理器110與影音處理電路170，以進入待機模式。

於操作S270，語音檢測電路160通知是否有預定事件存在(例如，是否接收到人聲)。當判斷有預定事件存在時，執行操作S280。當判斷不存在預定事件，重新執行操作S270。

於操作S280，根據外部資料SD，語音檢測電路160通知微處理器140有預定事件存在(例如，接收到人聲)，故微處理器140產生指令CMD以啟動主處理器110中的單核心處理器111。處理系統100基於指令CMD切換為低功耗模式。

於一些實施例中，處理器111根據微處理器140所產生的指令CMD啟動，以接續執行低功耗模式下的操作S280至操作S295。

於操作S290(請一併參照第3B圖)，第3B圖為根據本案之一些實施例所繪示的基於非交錯模式自單一記憶體載入資料的示意圖。處理器111將單一個記憶體121從自刷新模式切換為一般模式，並根據記憶體121~124的順序依序將多個儲存空間320對應的位址310重新編排。

例如，如第3B圖所示，記憶體121的多個儲存空間320對應的位址310依序被重新編排為00至09，記憶體122的多個儲存空間320對應的位址310依序被重新編排為0A至13。依此類推，於此狀態下，每一個記憶體121~124中的記憶體空間320對應的位址310將為連續的。

於一些實施例中，處理器111根據指令CMD啟 動，以致能記憶體121。

於操作S295，單核心處理器111根據指令CMD讀取記憶體121中的程式碼Code，並執行程式碼Code以產生一執行結果。

於一些實施例中，處理器111基於位址310依序讀取記憶體121中的程式碼Code。於一些實施例中，記憶體控制器130用以基於處理器111的控制操作於非交錯模式(non-interleaved)，以根據複數個位址310自記憶體121的複數個儲存空間320讀取程式碼Code，以傳輸程式碼Code至處理器111，且位址310為連續的(例如為00、01、02、...、09)。於一些實施例中，處理器111根據執行結果決定處理系統100是否繼續維持待機模式。當處理器111根據執行結果決定處理系統100繼續為待機模式，執行操作S240。

舉例而言，程式碼Code為一辨識人聲是否符合預定語音指令的應用程式。當語音檢測電路160判斷有人聲(即預定事件存在)時，處理器111被喚醒以自記憶體121載入程式碼Code，以執行此應用程式來判斷此人聲是否符合預定語音指令。若是，則喚醒系統其他元件；若否，則再度關閉處理器111，並再次切換至待機模式。

藉由上述的記憶體設定方式，本案實施例的處理系統100在待機模式下可以使用最少的元件(單一處理器111與單一記憶體121)來確認是否需被喚醒。如此一來，可進一步節省處理系統100在運作時的整體功耗。

參照第4圖，第4圖為根據本案之一些實施例所 繪示的另一種控制方法的示意圖。為易於理解，控制方法400將參照前述第1圖、第3B圖與第5圖進行說明。於一些實施例中，控制方法400可用於搭配微處理器140與單核心處理器111的使用來節省電路的功耗。

相較於控制方法300，在控制方法400中，主處理器110是在被微處理器啟動後再自隨機存取記憶體轉移資料至記憶體121。

於操作S410，處理系統100即將由一般模式切換至待機模式。

於操作S420，主處理器保留特定記憶體空間予以寫入程式碼Code。

於操作S430，主處理器110啟動微處理器140以控制記憶體模組120的運作模式。

於操作S440，微處理器140將記憶體模組120從一般模式切換為自刷新模式。

於操作S450，微處理器140關閉主處理器110與影音處理電路170，以進入待機模式。

於操作S460，語音檢測電路160根據外部資料SD判斷是否有預定事件存在。當存在有為預定事件，執行操作S470。當不存在預定事件，重新執行操作S460。

於操作S470，根據外部資料SD，語音檢測電路160通知微處理器140有預定事件存在(例如，接收到人聲)，故微處理器140，產生指令CMD以啟動單核心處理器111。

上述操作S410至S460之說明可參考控制方法 300的相關內容，於此不再詳細贅述。

於操作S480，處理器111致能單一記憶體121，並將記憶體121從自刷新模式切換為一般模式，且將記憶體控制器130設定為非交錯模式以重新編排位址310。

於操作S490，處理器111將原本儲存於隨機存取記憶體150內的程式碼Code寫入單一個記憶體121中。

為了易於理解操作S480與S490，請參照第5圖，第5圖為根據本案之一些實施例所繪示的基於非交錯模式將資料寫入單一記憶體的示意圖。類似於第3B圖，當操作於非交錯模式時，記憶體控制器130重新編排記憶體121之多個位址310。於此例中，記憶體121的多個儲存空間對應的位址310依序被重新編排為00至09。因此，記憶體121的記憶體空間320對應的位址310將為連續的。接著，主處理器110(與/或記憶體控制器130)根據這些位址310將程式碼Code寫入至記憶體121。

於操作S495，處理器111根據指令CMD讀取記憶體121中的程式碼Code，並執行程式碼Code以產生一執行結果。

於一些實施例中，處理器111根據執行結果決定處理系統100繼續為待機模式，執行操作S430。

於一些實施例中，程式碼Code可為一種關鍵字語音識別程式碼Code，用以辨識外部資料SD是否含有人聲或關鍵字詞。

上述控制方法200與控制方法400的多個操作 僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在控制方法下的各種操作當可適當地增加、替換、省略或以不同順序執行。

綜上所述，本案實施例所提供的處理系統100與控制方法300藉由改變記憶體模組120的資料位址與資料寫入方式來減少記憶體模組120的使用，並搭配微處理器140與單核心處理器的使用來節省整體電路的功耗。

雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧處理系統

110‧‧‧主處理器

111、112‧‧‧處理器

113、114‧‧‧處理器

120‧‧‧記憶體模組

121、122‧‧‧記憶體

123、124‧‧‧記憶體

130‧‧‧記憶體控制器

140‧‧‧微處理器

150‧‧‧隨機存取記憶體

160‧‧‧語音檢測電路

170‧‧‧影音處理電路

Code‧‧‧程式碼

SD‧‧‧外部資料

CMD‧‧‧指令

Claims (10)

1. 一種處理系統，包含：一隨機存取記憶體，用以儲存一程式碼；複數個記憶體；一主處理器，用以轉移該程式碼至該些記憶體中的一第一記憶體；以及一微處理器，用以在一待機模式下設定該些記憶體進入一自刷新模式並關閉該主處理器，並基於一預定事件產生一第一指令，其中該主處理器更用以根據該第一指令啟動，以致能該第一記憶體，以根據該第一記憶體儲存的該程式碼執行一待機應用程式以確認是否持續操作於該待機模式。
2. 如請求項1所述的處理系統，其中該主處理器用以在被該微處理器關閉前自該隨機存取記憶體轉移該程式碼至該第一記憶體。
3. 如請求項2所述的處理系統，更包含：一記憶體控制器，用以控制該些記憶體的讀寫，其中該記憶體控制器基於該主處理器的一控制操作於一交錯模式，以根據複數個位址依序寫入該程式碼至該第一記憶體中複數個儲存空間，且該些位址為非連續的。
4. 如請求項3所述的處理系統，其中該些位 址中連續兩者之間具有一預定差值，且該預定差值關聯於該些記憶體的數量。
5. 如請求項1所述的處理系統，其中該主處理器用以在被該微處理器啟動後自該隨機存取記憶體轉移該程式碼至該第一記憶體。
6. 如請求項4所述的處理系統，更包含：一記憶體控制器，用以控制該些記憶體的讀寫，其中該記憶體控制器基於該主處理器的一控制操作於一非交錯模式，以根據複數個位址依序寫入該程式碼至該第一記憶體中複數個儲存空間，且該些位址為連續的。
7. 一種控制方法，包含：藉由一隨機存取記憶體儲存一程式碼；藉由一主處理器轉移該程式碼至複數個記憶體中的一第一記憶體；藉由一微處理器在一待機模式下設定該些記憶體進入一自刷新模式並關閉該主處理器，並基於一預定事件產生一第一指令，其中該主處理器更用以根據該第一指令啟動以致能該第一記憶體，以根據該第一記憶體儲存的該程式碼執行一待機應用程式以確認是否持續操作於該待機模式。
8. 如請求項7所述的控制方法，其中藉由該 主處理器在被該微處理器關閉前自該隨機存取記憶體轉移該程式碼至該第一記憶體。
9. 如請求項8所述的控制方法，更包含：藉由一記憶體控制器控制該些記憶體的讀寫，其中該記憶體控制器基於該主處理器的一控制操作於一交錯模式，以根據複數個位址依序寫入該程式碼至該第一記憶體中複數個儲存空間，且該些位址為非連續的。
10. 如請求項9所述的控制方法，其中該些位址中連續兩者之間具有一預定差值，且該預定差值關聯於該些記憶體的數量。

Images