TW202038339A - 感測器及其製造方法 - Google Patents

感測器及其製造方法 Download PDF

Info

Publication number
TW202038339A
TW202038339A TW108140902A TW108140902A TW202038339A TW 202038339 A TW202038339 A TW 202038339A TW 108140902 A TW108140902 A TW 108140902A TW 108140902 A TW108140902 A TW 108140902A TW 202038339 A TW202038339 A TW 202038339A
Authority
TW
Taiwan
Prior art keywords
isfet
source
substrate
gate electrode
well
Prior art date
Application number
TW108140902A
Other languages
English (en)
Other versions
TWI745786B (zh
Inventor
姜慧如
蘇哿暐
李維
劉佩雯
陳東村
黃睿政
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202038339A publication Critical patent/TW202038339A/zh
Application granted granted Critical
Publication of TWI745786B publication Critical patent/TWI745786B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • G01N33/5438—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biomedical Technology (AREA)
  • Hematology (AREA)
  • Urology & Nephrology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Microbiology (AREA)
  • Cell Biology (AREA)
  • Biotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本案之各種實施例係指向一靈敏度加強之離子敏感場效電晶體(ion-sensitive field-effect transistor, ISFET)。在某些實施例中，一基板包括一對第一源極/汲極區域，以及一對第二源極/汲極區域。此外，一第一閘極電極與一第二閘極電極係設置於該基板之下。第一閘極電極橫向地位於第一源極/汲極區域之間，且第二閘極電極橫向地位於第二源極/汲極區域之間。一互連電路結構係設置於該基板之下，並且定義將第二源極/汲極區域與第二閘極電極電性耦接在一起的導電路徑。一鈍化層於該基板之上，並且定義一第一井與一第二井。第一井與第二井分別係設置於第一閘極電極與第二閘極電極之上，以及一感測層襯墊該第一井與該第二井中的該基板。在某些實施例中，探測針在第一井中，但不在第二井中。

Description

感測器及其製造方法
本揭露係有關於一種感測器及其製造方法，特別係有關於一種可用來區分或鑑別流體中目標物之離子敏感場效電晶體(ion-sensitive field-effect transistor, ISFET)感測器及其製造方法。
離子敏感場效電晶體(ion-sensitive field-effect transistor, ISFET)係一種用來區分或鑑別流體中目標物之場效電晶體。目標物於流體中與感測層反應及/或結合，改變位於感測層之表面電位差(surface potential difference)。表面電位差的變化改變ISFET之臨界電壓，藉此可被用來區分及/或鑑別目標物。ISFET被廣泛使用於各種生命科學之應用中，舉凡環境監測與基本的生命科學研究，乃至於即時體外分子診斷(Point-of-Care in-vitro molecular diagnostics)，皆屬ISFET之應用範疇。
在某些實施例中，本案提供一種感測器，包括：一基板，包括一對第一源極/汲極區域，以及一對第二源極/汲極區域；一第一閘極電極與一第二閘極電極，設置於基板之下，其中第一閘極電極橫向地位於第一源極/汲極區域之間，且第二閘極電極橫向地位於第二源極/汲極區域之間；一互連電路結構，設置於基板之下，並且定義將第二源極/汲極區域與第二閘極電極電性耦接在一起的導電路徑；一鈍化層，於基板之上，並且定義一第一井與一第二井，其中第一井與第二井分別設置於第一閘極電極與第二閘極電極之上；以及一感測層，襯墊第一井與第二井中的基板。
在某些實施例中，本案提供一種感測器之製造方法，包括：形成一第一閘極電極與一第二閘極電極於一基板之前側；摻雜基板，以於基板中形成一對第一源極/汲極區域與一對第二源極/汲極區域，分別鄰接第一閘極電極與第二閘極電極；形成一互連電路結構於基板之前側，並且將第二源極/汲極區域與第二閘極電極電性耦接在一起；形成一第一井與一第二井於基板之後側，後側與前側相對，且第一井與第二井分別對齊第一閘極電極與第二閘極電極，其中第一井與第二井曝露基板；以及沉積一感測層，以襯墊第一井與第二井中之基板。
在某些實施例中，本案提供一種感測器之製造方法，包括：提供一感測器，感測器包含一參考電極與一離子敏感場效電晶體，其中離子敏感場效電晶體包括在一基板中之一對源極/汲極區域以及一體區域，且其中體區域被完全耗乏；將一流體施加至離子敏感場效電晶體之一感測表面，其中流體包含一目標物；當參考電極在流體中時，對參考電極施加偏壓至一電壓，電壓具有與目標物相同之極性，其中施加偏壓的操作誘發體區域中的一通道之形成，並且將目標物靜電排斥至感測表面；以及測量通道之一阻抗。
本揭露提供許多不同的實施例或範例以實施本揭露的不同特徵。以下的揭露內容敘述各個組件及其排列方式的特定實施例，以簡化說明。理所當然的，這些特定的範例並非旨於限制。舉例而言，若是本揭露敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含該第一特徵與該第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於該第一特徵與該第二特徵之間，而使該第一特徵與第二特徵可能未直接接觸的實施例。此外，以下本揭露不同實施例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用來限制所討論之不同實施例及/或配置之間有特定的關係。
此外，空間相對術語，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」 及類似的用詞，係為了便於敘述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中所圖示的方位外，這些空間相對術語意欲包含使用中或操作中的裝置之不同方位。除此之外，設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相對術語也可相應地進行解釋。
一個感測器可包括一參考電極與一離子敏感場效電晶體(ion-sensitive field-effect transistor, ISFET)。ISFET包括一對源極/汲極區域(source/drain region)與一體區域(body region)，源極/汲極區域與體區域在一基板(substrate)中，且體區域延伸於源極/汲極區域之間。此外，ISFET亦包括一感測層(sensing layer)。感測層在基板之感測側上，並且襯墊體區域。使用感測器時，含有目標物之流體被放置於感測層上。目標物與感測層反應及/或結合，改變位於感測層之表面電位差(surface potential difference)。表面電位差的變化改變ISFET之臨界電壓，藉此可被用來區分及/或鑑別目標物。舉例而言，該流體可被參考電極施加偏壓，以誘發體區域中的一通道之形成，藉由該通道之阻抗可區分及/或鑑別目標物。
感測器所面臨的挑戰，其中之一是感測器可能被設計來感測具有特定極性之目標物。舉例而言，各類型摻雜(doping)之ISFET可能被專用於某特定極性。因此，一個被設計來感測正極極性目標物之感測器，對於負極極性目標物之靈敏度便較低，反之亦然。感測器之另一挑戰為，目標物之電荷中心與感測層之間的距離可能很遠，而感測器之靈敏度係取決於目標物之電荷量以及電荷中心與感測層之間的距離。舉例而言，若目標物之電荷中心位於ISFET的電雙層(electrical double layer, EDL)之外，感測器之靈敏度便可能會低落。因此，由於目標物之電荷中心與感測層之間的長距離，感測器之靈敏度可能會低落。感測器之另一挑戰為，參考電極與感測層之間的距離可能很遠。舉例而言，該參考電極可能為一銀(silver, Ag)/氯化銀(silver chloride, AgCl)電極，而銀/氯化銀電極受限於其相對較龐大的尺寸，且無法輕易地依比例縮小。此外，由於尺寸龐大，銀/氯化銀電極具有一龐大的本徵電容(intrinsic capacitance)，且無法被移動至緊鄰感測層之處。由於其龐大的本徵電容以及與感測層之間的距離，高寄生電阻及/或高寄生電容可能導致高的電壓降(voltage drop)，以致運用交流電作感測無法實踐。感測器之另一挑戰為，其靈敏度可能會受漂移效應(drift effect)與磁滯效應(hysteresis)影響而下降。漂移效應可涉及測量結果隨時間推移而漂移，而磁滯效應則可涉及當流體之pH值快速上升與下降時測量之磁滯。當參考電極與ISFET具有不同之結構，而因此具有不同厚度之EDL時，可能會產生漂移效應與磁滯效應。當參考電極為一銀/氯化銀電極，參考電極與ISFET可能具有不同之結構，而因此具有不同厚度之EDL。
本揭露之各種實施例係有關於一種高靈敏度之ISFET感測器。在某些實施例中，該感測器包括一ISFET，以及一電壓參考場效電晶體(voltage-reference field-effect transistor, VRFET)。一基板，包括一對ISFET的源極/汲極區域(ISFET source/drain regions)，以及一對VRFET的源極/汲極區域(VRFET source/drain regions)。一ISFET之固體的閘極電極(solid ISFET gate electrode)以及一VRFET之固體的閘極電極(solid VRFET gate electrode)設置於基板之下。ISFET之固體的閘極電極橫向地位於ISFET的源極/汲極區域之間，且VRFET之固體的閘極電極橫向地位於ISFET的源極/汲極區域之間。一互連電路結構(interconnect structure)設置於基板之下，VRFET的源極/汲極區域與VRFET之固體的閘極電極相互電性耦接(electric coupling)。一鈍化層(passivation layer)設置於基板之上，並且定義一ISFET井與一VRFET井。ISFET井與VRFET井分別設置於ISFET之閘極電極與VRFET之閘極電極之上，且一感測層於ISFET井與VRFET井中襯墊基板。ISFET的源極/汲極區域、ISFET之固體的閘極電極以及一部份ISFET井中之感測層，部分地定義ISFET。VRFET的源極/汲極區域 、VRFET之固體的閘極電極以及一部份VRFET井中之感測層，部分地定義VRFET。
使用感測器時，VRFET係作為ISFET之參考電極。藉由使用VRFET作為參考電極，ISFET與參考電極可具有相同之結構，且可因此具有相同厚度之EDL。由於EDL具有相同厚度，漂移效應與磁滯效應被減低，且因此該感測器具有高靈敏度與高準確度。此外，藉由使用VRFET作為參考電極，ISFET與參考電極之間的距離可以很短。舉例而言，藉由半導體製程，VRFET可與ISFET一起形成，且因此可被依比例縮小並設置於緊鄰ISFET之處。由於ISFET與參考電極之間的距離短，寄生電阻、寄生電容以及ISFET與參考電極之間的電壓降便低。因此，該感測器具有高靈敏度與高準確度。此外，各式各樣於其他情況下可能不可用之讀出(readout)方法，亦可被用來區分及/或鑑別目標物。
關於第1圖，本圖提供一感測器的某些實施例之剖面圖100，其中該感測器包括一ISFET 102與一VRFET 104。一對ISFET的源極/汲極區域106與一對VRFET的源極/汲極區域 108位在一基板110中。基板110中，ISFET的源極/汲極區域106採用相同的摻雜類型(例如p型或n型)，並且分別位於ISFET的體區域(ISFET body region)112之兩側。同樣地，基板110中，VRFET的源極/汲極區域 108採用相同的摻雜類型，並且分別位於VRFET的體區域(VRFET body region)114之兩側。基板110可例如係一塊材矽(bulk silicon)基板，及/或某些其他適用之半導體基板。
一ISFET之固體的閘極電極116與一VRFET之固體的閘極電極118位在基板110之前側，分別位於ISFET的體區域112與VRFET的體區域114上，且被個別的閘極介電層(dielectric layer)120將其與基板110隔開。舉例而言，ISFET之固體的閘極電極116與VRFET之固體的閘極電極118可以係或包括(may be or comprise)摻雜多晶矽(doped polysilicon)，及/或某些其他適用之導電材料。舉例而言，閘極介電層120可以係或包括氧化矽(silicon oxide)，及/或某些其他適用之介電質(dielectric)。
一鈍化層122與一感測層124位在基板110之後側，該後側與基板110之前側相對。鈍化層分別在ISFET 112與VRFET 114中定義一ISFET井126與一VRFET井128。舉例而言，鈍化層可以係或包括氧化矽，及/或某些其他適用之介電質。感測層124位在ISFET井126與VRFET井128中，襯墊(line)ISFET的體區域112與VRFET的體區域114 ，並且被配置來與目標物130反應或者在其他情況下結合，以改變感測層124之表面電位差。目標物130在基板110之後側的流體132中，舉例而言，可以係或包括離子、核酸(nucleic acid)、極化分子(polarized molecules)、抗體、酵素、細胞、其他適用之目標物，或者任何一種上述物質之組合。
在某些實施例中，感測層124直接與目標物130結合。在其他實施例中，感測層124係透過感測層124上的探測針(未圖示)與目標物130間接結合。在某些實施例中，感測層124係或包括氧化鉿(hafnium oxide)、氧化鉭(tantalum oxide)、氧化鋯(zirconium oxide)、某些其他適用之高k介電質(high k dielectric)，或者上述的任何一種組合。在某些實施例中，感測層124對流體132之pH值敏感且因此與流體132之pH值反應，以改變感測層之表面電位差。舉例而言，感測層124可以係或包括氧化鉿及/或某些其他適用之感測材料。
ISFET的源極/汲極區域106、ISFET的體區域112、ISFET之固體的閘極電極116，以及一部分在ISFET井126中之感測層124，至少部份地定義ISFET 102。VRFET的源極/汲極區域 108、VRFET的體區域114、VRFET之固體的閘極電極118，以及一部分在VRFET井128中之感測層124，至少部份地定義VRFET 104。ISFET 102與VRFET 104毗鄰於基板110之上，且VRFET 104係作為ISFET 102之參考電極。ISFET 102與VRFET 104可例如係積體晶片(integrated chip)，或積體晶片及/或某些其他適用之半導體結構的一部分。
使用感測器時，流體132係作為IFFET 102之附加的閘極電極(即ISFET之流體的閘極電極(fluidic ISFET gate electrode))，且感測層124與目標物130結合或者在其他情況下與目標物130反應，以改變感測層124之表面電位差，而表面電位差又再改變ISFET之流體的閘極電極之臨界電壓。此外，由於ISFET之流體的閘極電極與固體ISFET閘極116之電容性耦接(capacitive coupling)，ISFET之固體的閘極電極116之臨界電壓亦改變。臨界電壓之變動，則又可再透過交流阻抗讀出方法(AC impedance readout methodology)、直流/交流電位讀出方法(DC/AC potentiometric readout methodology)，及其他適用之讀出方法，用來區分及/或鑑別目標物130。
在某些實施例中，ISFET的源極/汲極區域106分別被施加偏壓至汲極電壓Vd 與源極電壓Vs 。此外，ISFET之流體的閘極電極被施加偏壓至等於或高於一個對應的臨界電壓之流體閘極的電壓Vfg ，及/或ISFET之固體的閘極電極116被施加偏壓至等於或高於一個對應的臨界電壓之固體閘極電極電壓Vsg 。舉例而言，源極電壓Vs 可為約0伏特，汲極電壓可為Vd 可為約0.2伏特，流體閘極電極電壓Vfg 可為約0伏特，而固體閘極電極電壓Vsg 可為約0.5伏特。施加偏壓導致一通道(未圖示)形成於ISFET的體區域112內，且來自目標物130之臨界電壓變動導致該通道之阻抗變動。因此，該通道之阻抗及/或通過該通道之汲極電流可被測量，用來區分及/或鑑別目標物130。
ISFET 102與VRFET 104係採用類似之結構，除了VRFET的源極/汲極區域 108與VRFET之固體的閘極電極118被電性耦接在一起，而ISFET的源極/汲極區域106與ISFET之固體的閘極電極116則並未被電性耦接在一起。由於ISFET 102與VRFET 104係採用類似之結構，ISFET 102與VRFET 104具有相同或實質上相同厚度Tedl 之個別的EDL 134。此外，由於ISFET 102與VRFET 104之EDL 134具有相同或實質上相同厚度Tedl ，漂移效應與磁滯效應被減低，且因此該感測器具有高靈敏度與高準確度。漂移效應可涉及測量(例如通道阻抗之測量)結果隨時間推移而漂移，而磁滯效應則可涉及當流體之pH值快速上升與下降時測量之磁滯。
從此後可見，藉由半導體製程，ISFET 102與VRFET 104係一起形成的。因此，ISFET 102與VRFET 104可被依比例縮小並且緊鄰彼此。舉例而言，ISFET 102與VRFET 104之間的距離D可以很短，例如約0.1-100.0微米、0.1-50.0微米、約50.0-100.0微米，或者其他適用之數值。
由於ISFET 102與VRFET 104之間的距離短，ISFET 102與VRFET 104之間的寄生電阻、寄生電容以及電壓降便低。因此，該感測器具有高靈敏度與高準確度。此外，各式各樣的讀出方法，其中包括交流阻抗讀出方法、直流/交流電位讀出方法，及暫態(transient)/隨機電報訊號(random telegraph signal, RTS)/脈波(pulse)/雜訊(noise)讀出方法，可被用來區分及/或鑑別目標物130。
在某些實施例中，一溝槽隔離(trench isolation)結構136延伸穿過基板110以將ISFET 102與VRFET 104電性絕緣。溝槽隔離結構136包括氧化矽及/或某些其他適用之介電質。舉例而言，溝槽隔離結構136可以係或包括淺溝槽隔離結構(shallow trench isolation, STI)、深溝槽隔離結構(deep trench isolation, DTI)，或某些其他適用之溝槽隔離結構。
在某些實施例中，ISFET的體區域112與VRFET的體區域114是p型，而ISFET的源極/汲極區域106與VRFET的源極/汲極區域 108是n型。在這類實施例中，ISFET 102與VRFET 104是n型通道場效電晶體(n-channel FET)，且在目標物130具有正極極性時，偵測目標物130具有高靈敏度。這係因為被施加於ISFET之流體的閘極電極之偏壓可例如係正極極性，且可能因此將目標物130靜電排斥至ISFET 102。在某些實施例中，ISFET的體區域112與VRFET的體區域114是n型，而ISFET的源極/汲極區域106與VRFET的源極/汲極區域 108是p型。在這類實施例中，ISFET 102與VRFET 104是p型通道場效電晶體(p-channel FET)，且在目標物130具有負極極性時，偵測目標物130具有高靈敏度。這係因為，被施加於ISFET之流體的閘極電極之偏壓可例如係負極極性，且可能因此將目標物130靜電排斥至ISFET 102。
在某些實施例中，ISFET的體區域112與VRFET的體區域114被完全耗乏(depleted)，使得空乏區(depletion region)完全地延伸穿過基板之厚度Ts 。基板110之厚度Ts 可例如係約10-25奈米、小於約25奈米、小於約10奈米，或者其他適用之數值。在某些實施例中，ISFET的體區域112與VRFET的體區域114被輕摻雜(lightly doped)或無摻雜(undoped)。輕摻雜可例如係每立方公分(cm-3 )中少於約5x1015 個原子，或者其他適用之數值。在ISFET的體區域112與VRFET的體區域114被完全耗乏及/或被輕摻雜或無摻雜之處，寄生電容與寄生電阻便減低，而這又提升了靈敏度與準確度。
關於第2A圖，本圖提供第1圖之感測器的某些替代實施例之剖面圖200A，其中鈍化層122設置於感測層124之上。
關於第2B圖，本圖提供第2A圖中感測器的某些替代實施例之剖面圖200B，其中感測層124具有一對感測段124a與 124b。感測段124a與124b個別於ISFET 102與VRFET 104，且分別襯墊ISFET的體區域112與VRFET的體區域114。
關於第2C圖，本圖提供第1圖之感測器的某些替代實施例之剖面圖200C，其中ISFET之固體的閘極電極116以及其對應之閘極介電層被省略。
關於第2D圖，本圖提供第1圖之感測器的某些替代實施例之剖面圖200D，其中有複數個探測針202在感測層124之上。探測針202在ISFET井126中，但不在VRFET井128中。此外，探測針202選擇性地與目標物130結合，以允許選擇性地感測目標物130。舉例而言，選擇性地結合意指探測針202與目標物130結合，但不與其他目標物結合。在某些實施例中(如圖所示)，探測針202係或包括抗體。在替代實施例中，探測針202係或包括核酸、酵素或其他適用之生物識別元件(bio-recognition element)。
關於第2E圖，本圖提供第1圖之感測器的某些替代實施例之剖面圖200E，其中一流體通道結構204形成於感測層204之上。流體通道結構204定義個別於ISFET 井126與VRFET井128且分別在ISFET 井126與VRFET井128之上的流體通道206。流體通道結構204可例如係或包括聚二甲基矽氧烷(polydimethylsiloxane, PDMS)、聚甲基丙烯酸甲酯(polymethylmethacrylate, PMMA)、某些其他適用之材料，或者上述的任何一種組合。在某些實施例中，流體通道結構204包括一PDMS層204a，以及設置於PDMS層204a之上的一PMMA層204b。
關於第2F圖，本圖提供第2E圖中感測器的某些替代實施例之剖面圖200F，其中流體通道結構204定義一個ISFET 102與VRFET 104共有之流體通道208。
雖然第2A圖至第2D圖中並未圖示第2E圖與第2F圖中的流體通道結構204，第2A圖至第2D圖中感測器的替代實施例可包含第2E圖與第2F圖之任何一種流體通道結構204。雖然只有第2D圖所圖示出第1圖之感測器的替代實施例其中的感測器有包含探測針202，第2A圖至第2C圖、第2E圖、第2F圖中感測器的替代實施例亦可包含第2D圖中的探測針202。雖然只有第2C圖所圖示出第1圖之感測器的實施例其中的ISFET之固體的閘極電極116有被省略，第2A圖、第2B圖、第2D圖、第2E圖與第2F圖亦可將ISFET之固體的閘極電極116省略。雖然第1圖與第2A圖至第2F圖繪出了感測層124，感測器之替代實施例可將感測層124省略。
關於第3圖，本圖提供第1圖之感測器之一等效電路的某些實施例之電路圖300。流體132定義ISFET 102之一ISFET之流體的閘極電極132fig ，以及VRFET 104之一VRFET之流體的閘極電極(fluidic VRFET gate electrode)132fvg 。此外，流體132定義ISFET之流體的閘極電極132fig 與VRFET之流體的閘極電極132fvg 之間的複數個寄生元件。該複數個寄生元件包含一寄生電阻器(parasitic resistor)302與一對寄生電容器(parasitic capacitor)304。寄生電阻器302位於這對寄生電容器304之間，並且電性耦接至寄生電容器304。這對寄生電容器304分別位於ISFET之流體的閘極電極132fig 與VRFET之流體的閘極電極132fvg ，並且電性耦接至ISFET之流體的閘極電極132fig 與VRFET之流體的閘極電極132fvg 。
由於流體132之寄生電容器304，以及ISFET 102與VRFET 104之寄生電容器(未圖示)，位於VRFET 104之流體閘極的電壓Vfg 近似於位於流體132之流體電壓Vfld ，且流體電壓Vfld 近似於位於ISFET之固體的閘極電極116之固體閘極的電壓Vsg 。因此，該感測器可適用於交流感測(AC sensing)(後詳)。
關於第4圖，本圖提供在直流/交流電位讀出方法下，第3圖之等效電路等效電路的某些實施例之電路圖400。ISFET的源極/汲極區域106與ISFET之固體的閘極電極116被電性耦接在一起。此外，透過VRFET 104，ISFET之流體的閘極電極132fig 被施加偏壓至流體閘極的電壓Vfg 。在某些實施例中，流體閘極的電壓Vfg 為直流電。在其他實施例中，流體閘極的電壓Vfg 為交流電。由於電容耦接(capacitive coupling)，施加偏壓在ISFET的源極/汲極區域106與ISFET之固體的閘極電極116誘發一感測電壓Vsense 。此外，於ISFET 102感測表面之表面電位差導致感測電壓Vsense 之變動。這種表面電位差之變動可例如係導因於不同的目標物、不同的目標物濃度等等。因此，感測電壓Vsense 可被用來區分及/或鑑別目標物。
關於第5圖，本圖提供在第4圖之直流/交流電位讀出方法下，交流電流體閘極的電壓Vfg 之週期502的某些實施例之圖500。圖500之橫軸對應於時間，縱軸則對應於電壓。如圖可見，交流電流體閘極的電壓Vfg 隨時間推移而持續在高電壓Hv與低電壓Lv之間交替。
關於第6圖，本圖提供運用第4圖之直流/交流電位讀出方法所產生之感測結果的某些實施例之圖600。圖600之橫軸對應於時間，縱軸則對應於感測電壓Vsense 。感測電壓Vsense 係在ISFET之流體的閘極電極132fig 被施加偏壓至第5圖中的交流電流體閘極的電壓Vfg 時被測量的。此外，藉著感測層124(請見如第1圖)對流體132之pH值敏感，感測層124之表面電位差基於該pH值而改變。例如，感測層124可以係氧化鉿或某些其他適用之材料。
複數個第一pH值曲線602與複數個第二pH值曲線604敘述了在不同的第5圖中的交流電流體閘極的電壓Vfg 下隨時間推移之感測電壓Vsense 。複數個第一pH值曲線602對應於一第一pH值且包含一高電壓曲線602hv 、一零電壓曲線602zero 及一低電壓曲線602lv ，該等曲線敘述當第5圖中的交流電流閘極電壓Vfg 分別在高電壓Hv、零電壓及低電壓時的測量。同樣地，複數個第二pH值曲線604對應於一第二pH值且包含一高電壓曲線604hv 、一零電壓曲線604zero 及一低電壓曲線604lv ，該等曲線敘述當第5圖中的交流電流閘極電壓Vfg 分別在高電壓Hv、零電壓及低電壓時的測量。如圖可見，感測電壓Vsense 很快就達到穩定狀態，藉此感測頻率可以很高。此外，感測電壓Vsense 係獨立於pH值，且感測電壓Vsense 與流閘極電壓Vfg 之間的電性耦接大約係1:1。
由於ISFET 102與VRFET 104具有相同或相似的結構，即使感測層124(請見如第1圖)對pH值敏感，感測電壓Vsense 係獨立於pH值。流體132的pH值在ISFET 102與在VRFET 104誘發相同的表面電位偏移，藉以消除pH值的效果。因此，ISFET 102之表面電位差係被欲感測之目標物所支配，而非流體132之pH值。此外，該感測器對目標物具有高靈敏度與高準確度。
關於第7圖，本圖提供在一交流讀出方法下第3圖之等效電路的某些實施例之電路圖700。ISFET的源極/汲極區域106與ISFET之固體的閘極電極116被電性耦接在一起。此外，一交流電測量裝置702的陽極被電性耦接至VRFET 104，而交流電測量裝置702的陰極則被電性耦接至ISFET 102。在替代實施例中，此電性耦接係倒反的。交流電測量裝置702被配置來經由VRFET 104使用一套用在流體132之交流信號以測量電容、阻抗與電導，而電容、阻抗與電導會因為位於ISFET 102之感測表面的表面電位差而變動。舉例而言，這種表面電位差之變動係導因於不同的目標物、不同的目標物濃度等等。因此，該電容、阻抗與電導或者上述的任何一種組合可被用來區分及/或鑑別目標物。
關於第8A圖，本圖提供使用第7圖之交流電讀出方法所產生之電容感測結果的某些實施例之圖800A。圖800A之橫軸係對數且對應於交流信號之頻率，縱軸係線性的且對應於從VRFET之固體的閘極電極118至ISFET之固體的閘極電極116之電容。當流體132之pH值為固定且頻率為變動的時，不同目標物下之電容被測量。不同目標物包含目標物A、目標物B與目標物C，且該等目標物被不同的圖案(hash)所圖示。如圖可見，在一給定頻率下的電容隨不同的目標物而改變，使目標物可基於電容而被分辨出彼此。
關於第8B圖，本圖提供圖800A的某些替代實施例之圖800B，其中使用電導感測結果代替電容感測結果。因此，圖800B之縱軸係線性的且對應於從VRFET之固體的閘極電極118至ISFET之固體的閘極電極116之電導。如圖可見，在一給定頻率下的電導隨不同的目標物而改變，使目標物可基於電導而被分辨出彼此。
關於第8C圖，本圖提供使用第7圖之交流電讀出方法所產生之阻抗感測結果的某些實施例之圖800C。圖800C之橫軸係對數且對應於阻抗測量的實部(real part)，縱軸係對數的且對應於阻抗測量的虛部(imaginary part)。當交流信號之頻率為變動的，不同目標物濃度下之阻抗被測量。不同目標物濃度包含1百萬分點濃度(PPM)、1/16 PPM、1/31 PPM與0 PPM，且該等目標物濃度被不同的圖案所圖示。該目標物可例如係氯化鈉(sodium chloride)或某些其他適用之目標物。如圖可見，阻抗隨不同的目標物濃度而改變，使不同的目標物濃度可基於阻抗而被分辨出彼此。
關於第8D圖，本圖提供使用第7圖之交流電讀出方法所產生之阻抗感測結果的某些實施例之圖800D，其中兩種流體中每種流體的阻抗測量被收集了兩次。圖800DC之橫軸係對數且對應於阻抗測量的實部，縱軸係對數的且對應於阻抗測量的虛部。該兩種流體具有不同的pH值，且藉由改變交流信號之頻率，兩種流體中每種流體的阻抗被測量了兩次。如圖可見，阻抗隨不同的pH值而改變，使不同的pH值可基於阻抗而被分辨出彼此。此外，一給定流體下的阻抗測量係可重複的。
關於第9圖，本圖提供在一暫態/隨機電報訊號/脈波/雜訊讀出方法下第3圖中的等效電路的某些實施例之電路圖900。ISFET的源極/汲極區域106分別被施加偏壓至汲極電壓Vd 與源極電壓Vs 。此外，ISFET之固體的閘極電極116被施加偏壓至固體閘極的電壓Vsg ，且經由VRFET104，ISFET之流體的閘極電極132fig 被施加偏壓至流體閘極的電壓Vfg 。在某些實施例中，流體閘極的電壓Vfg 係直流電。在其他實施例中，流體閘極的電壓Vfg 係交流電。在某些實施例中，流體閘極的電壓Vfg 如第5圖所示。施加偏壓的操作誘發汲極電流Id 流過ISFET 102。此外，於ISFET 102之感測表面的表面電位差之變動導致汲極電流Id 之變動。舉例而言，這種表面電位差之變動係導因於不同的目標物、不同的目標物濃度等等。因此，該汲極電流Id 可被用來區分及/或鑑別目標物。
在暫態讀出方法下，響應於流體閘極的電壓Vfg 轉變之汲極電流Id 之變化被用來區分及/或鑑別目標物。舉例而言，該轉變係高電壓至低電壓之轉變、低電壓至高電壓之轉變，或者其他適用之轉變。在隨機電報訊號讀出方法下，響應於直流電之流體閘極的電壓Vfg (即固定的流體閘極的電壓Vfg )之汲極電流Id 之變化被用來區分及/或鑑別目標物。在脈衝讀出方法下，響應於流體閘極的電壓Vfg 之脈衝的汲極電流Id 之變化被用來區分及/或鑑別目標物。在雜訊讀出方法下，當流體閘極的電壓Vfg 係固定的，藉由快速傅立葉變換(Fast Fourier Transform, FFT)，汲極電流Id 被變換至頻率域(frequency domain)，接著用所產生之波形來區分及/或鑑別目標物。
關於第10圖，本圖提供在第9圖之暫態/隨機電報訊號/脈波/雜訊讀出方法下所產生之汲極電流感測結果的某些實施例之圖1000。圖1000之橫軸係線性的且對應於固體閘極的電壓Vsg ，而縱軸則係對數且對應於汲極電流Id 。當源極電壓Vs 與流體閘極的電壓Vfg 約為0伏特且汲極電壓Vd 大於零伏特時，汲極電流Id 被測量。此外，藉著感測層124(請見如第1圖) 對流體132之pH值敏感，感測層124之表面電位差基於該pH值而改變。例如，感測層124可以係氧化鉿或某些其他適用之材料。
如圖可見，對應於流體132之第一pH值的第一曲線1002與對應於流體132之第二pH值的第二曲線1004係實質上相同的。因此，汲極電流Id 係獨立於流體132之pH值。如同第6圖，因為流體132之pH值在ISFET 102與在VRFET 104誘發相同的表面電位偏移，即使感測層124(請見如第1圖)對pH值敏感，汲極電流Id 係獨立於pH值。因此，該感測器具有高靈敏度與高準確度。
雖然第3圖、第4圖、第7圖與第9圖中的感測器之實施例將ISFET 102與VRFET 104圖示為N型場效電晶體。在替代實施例中，ISFET 102與VRFET 104亦可以係P型場效電晶體。此外，雖然第3圖、第4圖、第7圖與第9圖中的ISFET 102與VRFET 104被敘述為對應於第1圖中實施例，ISFET 102與VRFET 104亦可對應於第2A圖至第2F圖之任何一者或其組合之實施例。
關於第11圖，本圖提供第1圖之感測器的某些實施例之剖面圖1100，其中ISFET 102被電性耦接至感測電路1102。感測電路1102產生感測電壓Vsense ，感測電壓Vsense 與自ISFET 102之汲極流至ISFET 102之源極之汲極電流成比例，並且感測電路1102可例如係與第9圖之暫態/隨機電報訊號/脈波/雜訊讀出方法一起被運用。此外，感測電路1102包括一取樣開關(sampling switch)1104與一電流電壓轉換器(current-to-voltage converter)1106。
取樣開關1104係被電性耦接至ISFET 102之汲極，而電流電壓轉換器1106係藉由取樣開關1104選擇性地電性耦接至ISFET 102之汲極。ISFET 102之源極被電性耦接至接地，故源極電壓Vs 約為0伏特。電流電壓轉換器1106被配置為將ISFET 102之汲極電流轉換為一感測電壓Vsense ，且可例如係一轉阻抗放大器(transimpedance amplifier)。在某些實施例中，電流電壓轉換器1106包括一運算放大器(operational amplifier)1108與一回授電阻(feedback resistor)1110。回授電阻1110從運算放大器1108之反相輸入端(negative input)延伸至運算放大器1108之輸出端，且取樣開關1104選擇性地將反相輸入端電性耦接至ISFET 102之汲極。此外，運算放大器1108之非反相輸入端電性耦接至接地，故位於非反相輸入端之參考電壓Vref 約為0伏特。
關於第12圖，本圖提供第11圖之感測器的某些實施例之剖面圖1200，其中感測電路1102係在基板110之上。此外，ISFET 102與VRFET 104被電性耦接至設置於基板110之下的互連電路結構(interconnect structure)1202。互連電路結構1202包括一互連介電層(interconnect dielectric layer)1204，且更包括複數條導線1206與複數個導孔(vias)1208。舉例而言，互連介電層1204可以係或包括氧化矽、低介電常數介電質(low K dielectric)、某些其他適用之介電質，或者上述的任何一種組合。
導線1206與導孔1208堆疊於互連介電層1204中並定義多個導電路徑。舉例而言，導線1206與導孔1208可定義將VRFET的源極/汲極區域 108電性耦接至VRFET之固體的閘極電極118的導電路徑。再舉一例，導線1206與導孔1208可定義將ISFET 102電性耦接至感測電路1102的導電路徑。舉例而言，導線1206與導孔1208可以係或包括銅、鋁銅合金(Aluminum copper)、鎢、某些其他適用之金屬及/或導電材料，或者上述的任何一種組合。
在某些實施例中，一載具基板(carrier substrate)1210設置於互連電路結構1202之下並且與互連電路結構1202黏合。舉例而言，載具基板1210可以係或包括塊材矽基板及/或某些其他適用之基板。
雖然互連電路結構1202與載具基板1210係顯示關於第11圖中的感測器之實施例，互連電路結構1202及/或載具基板1210可以與第1圖、第2A圖至第2F圖、第3圖、第4圖、第7圖與第9圖之任何一者或其組合中的感測器整合。舉例而言，當互連電路結構1202與第4圖及/或第7圖中的感測器之實施例整合，互連電路結構1202可將ISFET的源極/汲極區域106與ISFET之固體的閘極電極116電性耦接在一起，同樣地也將VRFET的源極/汲極區域 108與VRFET之固體的閘極電極118電性耦接在一起。雖然感測電路1102係顯示關於第11圖與第12圖中的感測器之實施例，感測電路1102可以與第1圖、第2A圖至第2F圖、第3圖、第4圖、第7圖與第9圖之任何一者或其組合中的感測器整合。
關於第13圖，本圖提供一陣列式感測器(array-type sensor)的某些實施例之頂部布局1300。該陣列式感測器包括排列成複數行與複數列的複數個單元1302，複數個單元1302包括複數個ISFET單元1302isf與複數個VRFET單元1302vrf。一N型ISFET 102n與一P型ISFET 102p分別位於ISFET單元1302isf上，一N型VRFET 104n與一P型VRFET 104p分別位於VRFET單元1302vrf上。
N型VRFET 104n係作為N型ISFET 102n之參考電極，而P型VRFET 104p係作為P型ISFET 102p之參考電極。N型ISFET 102n與N型VRFET 104n比P型ISFET 102p與P型VRFET 104p對正極極性目標物較為敏感。同樣地，P型ISFET 102p與P型VRFET 104p比N型ISFET 102n與N型VRFET 104n對負極極性目標物較為敏感。N型ISFET 102n與N型VRFET 104n被至少一個單元1302各自與P型ISFET 102p分離，且被至少一個單元1302各自與P型VRFET 104p分離。若沒有這樣的分離，N型ISFET 102n與N型VRFET 104n可能會妨礙P型ISFET 102p與P型VRFET 104p的運作，反之亦然。
藉由將P型ISFET 102p與P型VRFET 104p以及N型ISFET 102n與N型VRFET 104n包含在一起，該陣列式感測器可適應於並且最佳地感測不同極性之目標物。正極極性之目標物可被N型ISFET 102n與N型VRFET 104n所感測，而負極極性之目標物則可被P型ISFET 102p與P型VRFET 104p所感測。因此，該陣列式感測器對不同極性之目標物具有高靈敏度與高準確度。
在某些實施例中，N型ISFET 102n與N型VRFET 104n分別如同ISFET 102與VRFET 104在第1圖、第2A圖至第2F圖、第3圖、第4圖、第7圖、第9圖、第11圖與第12圖之任何一者或其組合中被圖示及/或敘述。在這類實施例中，ISFET的源極/汲極區域106與VRFET的源極/汲極區域 108係n型。同樣地，在某些實施例中，P型ISFET 102p與P型VRFET 104p分別如同ISFET 102與VRFET 104在第1圖、第2A圖至第2F圖、第3圖、第4圖、第7圖、第9圖、第11圖與第12圖之任何一者或其組合中被圖示及/或敘述。在這類實施例中，ISFET的源極/汲極區域106與VRFET的源極/汲極區域108係p型。
在某些實施例中，複數個單元1302包括在一選擇性ISFET 102sel所在處之一選擇性單元1302sel，且更包括在一非選擇性ISFET 102nsel所在處之非選擇性單元1302nsel。選擇性單元1302sel包含複數個探測針，該等探測針選擇性地與目標物結合或者在其他情況下反應，以改變位於選擇性ISFET 102sel之感測表面的表面電位差。非選擇性ISFET 102nsel包含複數個探測針，該等探測針並不選擇性地與目標物結合或者在其他情況下反應。舉例而言，非選擇性ISFET 102nsel的探測針對一不同的目標物可以係選擇性的。在替代實施例中，非選擇性ISFET 102nsel排除了探測針。選擇性與非選擇性ISFET 102sel與ISFET102nsel可例如係被利用在目標物之差動感測(differential sensing)或者其他適用之感測方法上。為了高靈敏度，當目標物具有正極極性時選擇性ISFET 102sel與非選擇性ISFET 102nsel可例如係N型(如圖所示)，當目標物具有負極極性時選擇性ISFET 102sel與非選擇性ISFET 102nsel可例如係P型。
在某些實施例中，選擇性ISFET 102sel及/或非選擇性ISFET 102nsel如同第2D圖之ISFET 102被圖示及/或敘述。在替代實施例中，選擇性ISFET 102sel及/或非選擇性ISFET 102nsel如同第1圖、第2A圖至第2C圖、第2E圖、第2F圖、第3圖、第4圖、第7圖、第9圖、第11圖與第12圖之任何一者中的ISFET 102再加上第2D圖之探測針202而被圖示及/或敘述。在選擇性ISFET 102sel與非選擇性ISFET 102nsel皆具有探測針的實施例中，該等探測針對不同目標物係選擇性的。
在某些實施例中，複數個單元1302更包括位於參考電極1304所在處之一單元。與VRFET相比，參考電極1304並沒有與ISFET在共同的基板上整合。參考電極1304可例如係一銀/氯化銀參考電極或某些其他適用之參考電極。參考電極1304可例如被用來對N型ISFET 102n、P型ISFET 102p、選擇性ISFET 102sel、非選擇性ISFET 102nsel、任何其他在陣列式感測器中的ISFET，或者上述的任何一種組合的流體132施加偏壓。
關於第14A圖，本圖提供第12圖之陣列式感測器的某些實施例之剖面圖1400A，其中該陣列式感測器包括在一共同基板110之上的N型ISFET 102n、N型VRFET 104n、P型ISFET 102p與P型VRFET 104p。在某些實施例中(如圖所示)，N型ISFET 102n與N型VRFET 104n係在一基板110的塊材區域(bulk region)之上，而P型ISFET 102p與P型VRFET 104p則係在一基板的井區域(well region)110w之上。因此，井區域110w係N型，而基板110的塊材區域係P型。在替代實施例中，N型ISFET 102n與N型VRFET 104n在井區域110w之上，而P型ISFET 102p與P型VRFET 104p則係在基板110的塊材區域之上。
在某些實施例中，N型VRFET 104n被用來對N型ISFET 102的流體132施加偏壓，及/或P型VRFET 104p被用來對P型ISFET 102p的流體132施加偏壓。在替代實施例中，第13圖之參考電極1304(未圖示)被用來對N型ISFET 102n及/或P型ISFET 102p的流體132施加偏壓。在某些實施例中，於使用陣列式感測器時，正電荷1402p分別在N型ISFET 102n與P型ISFET 102p的感測表面上累積，而負電荷則係分別在P型ISFET 102p與N型VRFET 104n的感測表面上累積。
關於第14B圖，本圖提供第13圖之陣列式感測器的某些實施例之剖面圖1400B，其中該陣列式感測器包括選擇性ISFET 102sel與非選擇性ISFET 102nsel。選擇性ISFET 102sel包括複數個選擇性地與目標物130結合之探測針202sel，非選擇性ISFET 102nsel包括複數個並不選擇性地與目標物130結合之探測針202nsel。在某些實施例中(如圖所示)，目標物130、選擇性探測針202sel以及非選擇性探測針202nsel係核酸。此外，在至少某些這類實施例中，選擇性探測針202sel係與目標物130互補(complementary)的，而非選擇性探測針202nsel則並非係與目標物130互補的。在替代實施例中，其他類型的目標物與探測針被使用。
在某些實施例中(如圖所示)，選擇性ISFET 102sel與非選擇性ISFET 102nsel係N型，藉此N型VRFET 104n被用來對選擇性ISFET 102sel及/或非選擇性ISFET 102nsel的流體132施加偏壓。在替代實施例中，選擇性ISFET 102sel與非選擇性ISFET 102nsel係P型，藉此第13圖之P型VRFET 104p(未圖示)被用來對選擇性ISFET 102sel及/或非選擇性ISFET 102nsel的流體132施加偏壓。在替代實施例中，第13圖之參考電極1304(未圖示)被用來對選擇性ISFET 102sel及/或非選擇性ISFET 102nsel的流體132施加偏壓。
關於第14C圖，本圖提供第13圖之陣列式感測器的某些實施例之剖面圖1400B，其中該陣列式感測器包括N型ISFET 102n與參考電極1304。在某些實施例中(如圖所示)，參考電極1304被用來對N型ISFET 102n的流體施加偏壓。在替代實施例中，第13圖之N型VRFET 104n(未圖示)被用來對N型ISFET 102n的流體施加偏壓。在某些實施例中，於使用時，正電荷1402p在N型ISFET 102n的感測表面上累積，而負電荷1402n則係在參考電極1304上累積。在陣列式感測器的替代實施例中，P型ISFET 102p、選擇性ISFET 102sel、非選擇性ISFET 102nsel或者上述的任何一種組合被用來代替N型ISFET 102n。
關於第15圖，本圖提供第13圖之陣列式感測器的某些替代實施例之頂部布局1500，其中該陣列式感測器具有不同的行數。此外，選擇性ISFET 102sel、非選擇性ISFET 102nsel以及參考電極1304被省略。
關於第16圖，本圖提供用作去氧核醣核酸(deoxyribonucleic acid, DNA)雜交(hybridization)之陣列式感測器的某些實施例之頂部布局1600。一選擇性感測器陣列1602包括排列成複數行與複數列的複數個選擇性單元1302sel。同樣地，一非選擇性感測器陣列1604包括排列成複數行與複數列的複數個非選擇性單元1302nsel。選擇性單元1302sel包括個別的選擇性ISFET，該等選擇性ISFET選擇性地與目標物結合，而非選擇性單元則包括個別的非選擇性ISFET，該等非選擇性ISFET不與目標物結合。選擇性單元1302sel與非選擇性單元1302nsel可例如係如同關於第13圖所敘述，及/或可例如係如第14B圖所示。
在某些實施例中，選擇性感測器陣列1602與非選擇性感測器陣列1604具有相同的尺寸，使得選擇性單元1302sel與非選擇性單元1302nsel之間有一對一的對應關係。舉例而言，這可允許多個樣本同時進行差動感測。舉例而言，每一個樣本可被加入至一個別的選擇性單元，以及對應至該個別的選擇性單元之一個別的非選擇性單元，以進行差動感測。
一VRFET電極陣列1606包括排列成複數行與複數列的複數個VRFET單元1302vrf，VRFET單元1302vrf包括個別的VRFET。舉例而言，VRFET單元1302vrf係如同關於第13圖所敘述，及/或係如第14A圖與第14B圖所示。在某些實施例中，VRFET單元1302vrf被一同用來對選擇性感測器陣列1602與非選擇性感測器陣列1604附近的流體132施加偏壓。在替代實施例中，在任何給定時間，僅有一個VRFET單元1302vrf或者VRFET單元1302vrf之一子集合被使用。
關於第17A圖與第17B圖，這兩張圖提供進行感測時第16圖之選擇性單元1302sel與第16圖之非選擇性單元1302nsel的某些實施例之剖面圖1700A與1700B。藉由運用位於VRFET單元1302vrf之VRFET 104(在第17A圖與第17B圖皆有顯示)，流體132被施加偏壓至流體閘極的電壓Vfg 。施加偏壓的操作誘發第一汲極電流Id1 在選擇性單元1302sel(請見第17A圖)流動，且更誘發第二汲極電流Id2 在非選擇性單元1302nsel(請見第17B圖)流動。此外，目標物130被加入至選擇性單元1302sel與非選擇性單元1302nsel。
由於位於選擇性單元1302sel之探測針202sel對目標物130係選擇性的，目標物130在選擇性單元1302sel(請見第17A圖)與複數個探測針202sel結合。該結合改變位於選擇性單元1302sel之表面電位差，而這又改變第一汲極電流Id1 。然而，由於非選擇性單元1302nsel的探測針202nsel對目標物130並非係選擇性的，目標物130並不與位於非選擇性單元1302nsel的複數個探測針202nsel(請見第17B圖)結合。因此，第二汲極電流Id2 不受目標物130所影響，或者僅最小限度地受目標物130所影響。舉例而言，目標物130與選擇性探測針202sel係或包括強烈結合在一起且互補的核酸。舉例而言，目標物130與非選擇性探測針202nsel係或包括非互補的核酸，且因此並非結合在一起或者微弱地結合在一起。
在某些實施例中，選擇性單元1302sel與非選擇性單元1302nsel具有個別的感測電路1102。感測電路1102將第一汲極電流Id1 與第二汲極電流Id2 分別轉換為第一感測電壓Vsense1 與第二感測電壓Vsense2 。舉例而言，感測電路1102個別係如同關於第11圖中的對應處被圖示及/或敘述。
關於第18A圖，本圖提供於第17A圖與第17B圖之感測時，差動感測結果的某些實施例之圖1800A。圖1800A之橫軸係對數且對應於目標物濃度，而縱軸則係線性的且對應於汲極電流。在不同的目標物濃度下，汲極電流於選擇性單元1302sel 與非選擇性單元1302nsel 被測量。這些不同的濃度包含0皮莫耳每升(Picomolar，pM)、1 pM、100 pM以及1000 pM。如圖可見，汲極電流(即第一汲極電流Id1 與第二汲極電流Id2 )在選擇性單元1302sel與非選擇性單元1302nsel之間係不同的，除了在目標物濃度為零之外。因此，差動感測可被用來鑑別不同的目標物濃度。
關於第18B圖，本圖提供於第17A圖與第17B圖之感測時，隨時間推移之感測結果的某些實施例之圖1800B。圖1800B之橫軸對應於時間，而縱軸則對應於選擇性單元1302sel(請見第17A圖)的第一汲極電流Id1 。汲極電流在多個不同的pH值與多個不同地流體閘極的電壓Vfg 下被測量。複數個第一pH值曲線1802對應於流體132(請見第17A圖)之第一pH值且被黑色實曲線所圖示。複數個第二pH值曲線1804對應於流體132之第二pH值且被虛曲線所圖示。
如圖可見，第一pH值曲線1802與第二pH值曲線1804實質上係相同的。因此，汲極電流獨立於或實質上獨立於pH值。汲極電流獨立於pH值可能係因為流體132的pH值在選擇性ISFET 102sel(請見第17A圖)與在VRFET 104(請見第17A圖)誘發相同的表面電位偏移，藉此pH值的效果被抵消。並且可見，汲極電流很快就達到穩定狀態。舉例而言，趨於平衡僅需數秒鐘。這允許了高的感測吞吐量。
關於第18C圖，本圖提供於第17A圖與第17B圖之感測時，隨時間推移之感測結果的某些實施例之圖1800C，其中感測結果被多次收集。圖1800C之橫軸對應於時間，而縱軸則對應於選擇性單元1302sel(請見第17A圖)之第一汲極電流Id1 。第一曲線1806對應於首次收集之感測結果，而第二曲線1808則對應於第二次收集之感測結果。如圖可見，第一曲線1806與第二曲線1808實質上係相同的。因此，感測結果係穩定的且漂移係低的。
雖然第13圖與第15圖顯示具有特定行數與列數之陣列式感測器，陣列式感測器可具有其他行數與列數。舉例而言，陣列式感測器可更通常地具有m行及n列，其中m與n為整數變數且m+n大於或等於5。同樣地，雖然第16圖顯示具有特定行數與列數之選擇性感測器陣列1602、非選擇性感測器陣列1604以及VRFET電極陣列1606，不同的行數與列數係可接受的。雖然第16圖的陣列式感測器利用VRFET電極陣列1606來對流體132施加偏壓，在替代實施例中其他類型之參考電極陣列可被運用。舉例而言，一銀/氯化銀參考電極陣列或某些其他適用類型之參考電極陣列可被替代地運用。
關於第19A圖，本圖提供包括ISFET 102之感測器的某些實施例之剖面圖1900A，其中ISFET 102係n型且ISFET 102之ISFET的體區域112被完全耗乏及/或被輕摻雜或無摻雜。如此一來，參考電極1304與ISFET之固體的閘極電極116之間的寄生元件被減低。舉例而言，來自ISFET的體區域112及/或來自ISFET的源極/汲極區域(未圖示)之寄生電容與電阻被減低。藉由減低寄生元件，ISFET的體區域112中的通道1902主要係被流體132所影響，而非寄生元件。因此，該感測器可具有高靈敏度與高準確度。
在某些實施例中，完全耗乏藉由以下而被實現：1)限縮ISFET的體區域112至一小厚度Ts ；及/或2)對ISFET的體區域112進行輕摻雜或者在其他情況下使ISFET的體區域112無摻雜。厚度Ts 可例如係約10-25奈米、小於約25奈米、小於約10奈米，或者其他適用之數值。輕摻雜可例如係小於約5x1015 cm-3 或其他適用之數值。
於使用ISFET 102時，一參考電極1304被施加偏壓至一正極的流體閘極的電壓Vfg 以誘發流動電子(mobile electron)形成通道1902。通道1902自ISFET 102之汲極區域(未圖示)橫向延伸至ISFET 102之源極區域(未圖示)。舉例而言，請見第1圖中的ISFET的源極/汲極區域106。此外，感測層124與複數個探測針202與負極極性目標物130反應及/或結合。這導致通道1902之阻抗變動且因此允許目標物130被區分及/或鑑別。目標物130與探測針202可例如分別係抗原(antigens)與抗體。然而，其他類型之目標物及/或其他類型之探測針202係可接受的。
在某些實施例中，參考電極1304係一銀/氯化銀參考電極或某些其他適用之參考電極。在某些實施例中，由於ISFET之固體的閘極電極116與ISFET的體區域112之間的PN接面(PN junction)，ISFET之固體的閘極電極116具有一閘極耗乏區域116dep。舉例而言，在ISFET的體區域112被P型摻雜劑(dopants)所輕摻雜且ISFET之固體的閘極電極116為被N型摻雜劑所摻雜的多晶矽(polysilicon)之處，可形成閘極耗乏區域116dep。
關於第19B圖，本圖提供第19A圖之感測器的某些替代實施例之剖面圖1900B，其中ISFET 102係P型。此外，目標物130具有正極極性且參考電極1304被施加偏壓至一負極的流體閘極的電壓Vfg ，以誘發流動電洞(mobile hole)形成通道1902。在某些實施例中，ISFET的體區域112被N型摻雜劑所輕摻雜且ISFET之固體的閘極電極116為被P型摻雜劑所摻雜之多晶矽，以形成閘極耗乏區域116dep。
關於第20圖，本圖提供第19A圖及第19B圖的ISFET 102與第19A圖及第19B圖的參考電極1304之間的寄生元件的某些實施例之電路圖2000。複數個寄生電容器與一寄生電阻器Rfld 被串聯地從參考電極1304(請見，例如第19A圖)電性耦接至ISFET之固體的閘極電極116(請見，例如第19A圖)。該複數個電容器包括一固體閘極電容器Csg 、一閘極介電電容器Cgd 、一耗乏區域電容器Cdep 、一感測層電容器Csl 、一探測針電容器Csp ，以及一對流體電容器Cfld 。此外，一寄生耦接電容器Ccpl 與耗乏區域電容器Cdep 平行。
因為ISFET的體區域112被完全耗乏及/或輕摻雜或無摻雜，來自ISFET的體區域112之寄生電阻器與來自ISFET的源極/汲極區域之寄生電容器可例如在感測層電容器Csl 與閘極介電電容器Cgd 之間被省略。因此，在通道1902上寄生元件具有較少的效應且因此該感測器對目標物130較為敏感。請注意，通道1902與目標物130係被不同圖案的圓形所圖示。
關於第21A圖與第21B圖，這兩張圖分別提供第19A圖與第19B圖之感測器的某些替代實施例之剖面圖2100A、2100B，其中目標物130與參考電極1304具有相同的極性。因為目標物130與參考電極1304具有相同的極性，目標物130由參考電極1304被靜電排斥至感測層124。如此一來，目標物130更接近通道1902且第20圖之探測針電容器Csp 可例如係被省略的，而這又提升了靈敏度與準確度。
關於第22圖，本圖提供第21A圖之感測器的某些替代實施例之剖面圖2200，其中VRFET被用來代替參考電極1304。ISFET 102與VRFET 104係N型且流體132被經由VRFET 104施加偏壓至一正極流體閘極的電壓Vfg ，以誘發ISFET的體區域112中的通道1902之形成。此外，目標物130具有正極極性，使得目標物130自VRFET 104被靜電排斥至感測層124。
雖然第22圖係被圖示為運用第21A圖中的ISFET 102的實施例，第19A圖、第19B圖與第21B圖之任何一者中的ISFET 102的實施例可被替代地運用。在這類替代實施例中，VRFET 104係與ISFET 102同型(N型或P型)且流體閘極的電壓Vfg 與目標物130的極性係如同第19A圖、第19B圖與第21B圖中所對應的。雖然第22圖係被圖示為運用第2D圖中之感測器的實施例，第1圖、第2A圖至第2C圖、第2E圖、第2F圖、第11圖、第12圖、第14A圖至第14C圖之任何一者中的ISFET 102的實施例可被替代地運用。雖然未圖示，第19A圖、第19B圖、第21A圖、第21B圖與第22圖之任何一者或者前述替代實施例之任何一者中的ISFET 102可被運用在第13圖、第15圖與第16圖之陣列式感測器中。
雖然未被討論，應被理解的係，於第13圖、第14A圖至第14C圖、第15圖與第16圖之陣列式感測器及第19A圖、第19B圖、第21A圖、第21B圖與第22圖之感測器的讀出可例如係運用任何適用之讀出方法所施行。舉例而言，交流阻抗讀出方法(前述)、直流/交流電位讀出方法(前述)，及暫態/隨機電報訊號/脈波/雜訊讀出方法之任何一者可被運用。
關於第23A圖至第23F圖，這些圖提供運用絕緣層上半導體(semiconductor-on-insulator, SOI)基板形成包括一ISFET與一VRFET的感測器之方法的某些實施例之一系列剖面圖2300A圖至2300F。該方法及其變化可例如係被用來形成先前圖式之任何一者中的感測器。
如第23A圖之剖面圖2300A所示，提供一SOI基板2302。SOI基板2302包括一塊材層2304，且更包括堆疊於塊材層2304之上的一基板介電層122a與一裝置層110a。此後可見，塊材層2304係犧牲性質的(犧牲層)。在某些實施例中，裝置層110a被輕摻雜及/或無摻雜，以減低寄生電阻及/或電容。舉例而言，請見關於第19A圖的討論。塊材層2304與裝置層110可例如係或包括矽及/或某些其他適用之半導體，而基板介電層122a則可例如係或包括氧化矽及/或某些其他適用之介電質。
亦如第23A圖之剖面圖2300A所示，形成一溝槽隔離結構136，其延伸進入裝置層110a。此外，一介電層2306與一導電層2308堆疊地形成於溝槽隔離結構136與裝置層110a之上。溝槽隔離結構136可例如係藉由透過微影(photolithography)/蝕刻(etching)製程以圖案化(patterning)裝置層110a並隨後以介電材料填充其所產生的溝槽所形成的。然而，其他製程係可接收的。舉例而言，介電層2306係由氣相沉積(vapor deposition)、熱氧化(thermal oxidation)、某些其他適用之沉積(deposition)製程，或者上述的任何一種組合所形成。導電層2308可例如係由氣相沉積、電鍍(electroplating)、無電電鍍(electroless plating)、某些其他適用之沉積(deposition)製程，或者上述的任何一種組合所形成。
如第23B圖之剖面圖2300B所示，圖案化介電層2306(請見第23A圖)與導電層2308(請見第23B圖)，以形成被個別的閘極介電層120將其與裝置層110a分離之ISFET之固體的閘極電極116與VRFET之固體的閘極電極118。舉例而言，圖案化係透過微影/蝕刻製程及或某些其他適用之圖案化製程所施行。
亦如第23B圖之剖面圖2300B所示，一對ISFET的源極/汲極區域106與一對VRFET的源極/汲極區域 108係形成於裝置層110a中。ISFET的源極/汲極區域106分別位於ISFET之固體的閘極電極116之兩側，而VRFET的源極/汲極區域 108分別位於VRFET之固體的閘極電極118之兩側。ISFET的源極/汲極區域106與VRFET的源極/汲極區域 108可例如係藉由運用離子植入(ion implantation)及/或某些其他適用之摻雜製程選擇性地將摻雜劑植入到裝置110a中所形成的。
如第23C圖之剖面圖2300C所示，一互連電路結構1202形成於SOI基板2302之上。互連電路結構1202包括堆疊於SOI基板2302之上的一層間介電(interlayer dielectric, ILD)層1204ild、複數個介電絕緣(intermetal dielectric, IMD)層1204imd，以及一前側的鈍化層1204pas。此外，互連電路結構1202包括堆疊於ILD、IMD以及前側的鈍化層1204ild、1204imd、1204pas中的複數條導線1206與複數個導孔1208，以定義多條導電路徑。舉例而言，導線1206與導孔1208可定義一條將VRFET的源極/汲極區域 108與VRFET之固體的閘極電極118電性耦接在一起的導電路徑。再舉一例，雖然未圖式，導線1206與導孔1208可以用跟VRFET的源極/汲極區域 108與VRFET之固體的閘極電極118相同之方式，定義一條將ISFET的源極/汲極區域106與ISFET之固體的閘極電極116電性耦接在一起的導電路徑。舉例而言，對前述之直流/交流電位讀出方法及/或交流讀出方法而言，皆可這麼做。
在某些實施例中，一個形成互連電路結構1202的製程包括：1)透過單鑲嵌(single damascene)製程形成最底層的導孔；2)透過單鑲嵌製程形成最底層的導孔；3)透過雙鑲嵌(dual damascene)製程形成後續階層的導線與導孔，及；4)於最上層的導線之上沉積一鈍化層。然而，其他製程係可接受的。在某些實施例中，單鑲嵌製程包括：1)沉積一介電層(例如ILD層1204ild或者最底部之IMD層1204imd)；2)施行平坦化(planarization)以修平介電層之頂部表面；3)以單一階層之導電特徵(例如一個階層的孔洞或一個階層的導線)的開口將介電層圖案化；4)以導電材料填充開口以形成單一階層之導電特徵。在某些實施例中，除了圖案化形成兩個階層之導電特徵(例如一個階層的孔洞或一個階層的導線)的開口之外，雙鑲嵌製程與單鑲嵌製程相同。然而，其他單及/或雙鑲嵌製程係可接受的。
如第23D圖之剖面圖2300D所示，第23C圖之結構被垂直地翻轉並且與載具基板1210結合。舉例而言，此結合係透過融熔接合(fusion bonding)及/或某些其他適用之結合製程所施行。
亦如第23D圖之剖面圖2300D所示，SOI基板2302被薄化以移除塊材層2304(請見例如第23C圖)。舉例而言，此薄化操作包括機械研磨(mechanical grinding)、化學機械研磨(chemical mechanical polish, CMP)、回蝕(etch back)、某些其他適用之薄化製程，或者上述的任何一種組合。
如第23E圖之剖面圖2300E所示，圖案化基板介電層122a以形成一ISFET井126與一VRFET井128。ISFET井126與VRFET井128分別設置於ISFET之固體的閘極電極116與VRFET之固體的閘極電極118之上。此外，ISFET井126與VRFET井128曝露了裝置層110a的後側。圖案化操作可例如係透過微影/蝕刻製程及/或某些其他適用之圖案化製程所施行。
亦如第23E圖之剖面圖2300E所示，形成感測層124以襯墊於ISFET井126與VRFET井128。在某些實施例中，感測層124係或包括氧化鉿、氧化鉭、氧化鋯、某些其他適用之高k介電質，或者上述的任何一種組合。在某些實施例中，感測層124對流體之pH值敏感且因此與流體132之pH值反應，以改變感測層124之表面電位差。感測層124可例如係由氣相沉積及/或某些其他適用之沉積製程所形成。
雖然未圖示，在某些實施例中，探測針形成於ISFET井124中、感測層124之上，但並非VRFET井128中。一個這類配置的範例係關於第2D圖所被圖示及敘述。
如第23F圖之剖面圖2300F所示，流體通道結構204形成於感測層124之上，或者在其他情況下與感測層124結合。流體通道結構204定義個別於ISFET井126與VRFET井128，且分別在ISFET井126與VRFET井128之上的流體通道。在替代實施例中，一單一的流體通道設置於ISFET井126與VRFET井128之上，第2F圖顯示了其中一範例。舉例而言，流體通道結構204係或包括PDMS、PMMA、某些其他適用之材料，或者上述的任何一種組合。在某些實施例中，流體通道結構204包括一PDMS層204a，與設置於PDMS層204a之上的一PMMA層204b。
雖然第23A圖至第23F圖係關於一方法所被敘述，應被理解的係，第23A圖至第23F圖所顯示之結構並不限於該方法，而係可獨立分離於該方法。此外，雖然第23A圖至第23F圖係被敘述為一系列操作，應被理解的係，這些操作並不限於在其他實施例中可被更改之操作順序，且被揭露的方法亦可適用於其他結構。在其他實施例中，某些被圖示及/或敘述的操作可被完整地或部分地省略。
關於第24A圖至第24G圖，這些圖提供第23A圖至第23F圖之方法的某些替代實施例之一系列剖面圖2400A圖至2400G，其中塊材基板被用來代替SOI基板。該方法及其變化可例如係被用來形成先前圖式之任何一者中的感測器。
如第24A圖之剖面圖2400A所示，提供一塊材基板110b。此外，一溝槽隔離結構136、一介電層2306，以及一導電層2308形成於塊材基板110b之上。舉例而言，溝槽隔離結構136、介電層2306與導電層2308係如同關於第23A圖所敘述而形成。舉例而言，塊材基板110b係或包括矽及/或某些其他適用之半導體。
如第24B圖之剖面圖2400B所示，圖案化介電層2306(請見第24A圖)與導電層2308(請見第24B圖)，以形成被個別的閘極介電層120將其與塊材基板110b分離之ISFET之固體的閘極電極116與VRFET之固體的閘極電極118。舉例而言，圖案化係透過微影/蝕刻製程及或某些其他適用之圖案化製程所施行。
亦如第24B圖之剖面圖2400B所示，於塊材基板110b中形成一對ISFET的源極/汲極區域106與一對VRFET的源極/汲極區域 108。舉例而言，ISFET的源極/汲極區域106與VRFET的源極/汲極區域 108係藉由運用離子植入及/或某些其他適用之摻雜製程選擇性地將摻雜劑植入到塊材基板110b中所形成的。
如第24C圖之剖面圖2400C所示，於塊材基板110b之上形成互連電路結構1202。舉例而言，互連電路結構1202係如同關於第23C圖所被圖示及/或敘述，及/或如同關於第23C圖所被敘述而形成。
如第24D圖之剖面圖2400D所示，第24C圖之結構被垂直地翻轉並且與載具基板1210結合。舉例而言，結合係透過融熔接合及/或某些其他適用之結合製程所施行。
亦如第24D圖之剖面圖2400D所示，將塊材基板110b薄化以曝露ISFET的源極/汲極區域106與VRFET的源極/汲極區域 108。薄化操作可例如包括機械研磨、CMP、回蝕、某些其他適用之薄化製程，或者上述的任何一種組合。
如第24E圖之剖面圖2400E所示，於基板110b的後側形成後側鈍化層122b。後側鈍化層122b可例如係由氣相沉積、熱氧化、某些其他適用之沉積製程，或者上述的任何一種組合所形成。
如第24F圖之剖面圖2400F所示，圖案化後側鈍化層122b，以形成ISFET井126與VRFET井128。舉例而言，圖案化係透過微影/蝕刻製程及/或某些其他適用之圖案化製程所施行。
亦如第24F圖之剖面圖2400F所示，形成感測層124以襯墊ISFET井126與VRFET井128。舉例而言，感測層124係如同關於第23E圖所被敘述。
雖然未圖示，在某些實施例中，探測針形成於ISFET井126中之感測層124之上，但並非VRFET井128中。一個這類配置的範例係關於第2D圖所被圖示及敘述。此外，雖然未圖示，在某些實施例中，感測層124於形成後側鈍化層122b之前形成，且後側鈍化層122b形成於感測層124之上。範例可例如參見第2A圖與第2B圖。
如第24G圖之剖面圖2400G所示，流體通道結構204形成於感測層124之上，或者在其他情況下與感測層124結合。舉例而言，流體通道結構204係如同關於第23F圖所被圖示及敘述，及/或可例如係如同關於第23F圖所被敘述而形成。
雖然第24A圖至第24G圖係關於一方法所被敘述，應被理解的係，第24A圖至第24G圖所顯示之結構並不限於該方法，而係可獨立分離於該方法。此外，雖然第24A圖至第24G圖係被敘述為一系列操作，應被理解的係，這些操作並不限於在其他實施例中可被更改之操作順序，且被揭露的方法亦可適用於其他結構。在其他實施例中，某些被圖示及/或敘述的操作可被完整地或部分地省略。
關於第25圖，本圖提供第23A圖至第23F圖與第24A圖至第24G圖之方法的某些實施例之方塊圖2500。
於操作2502中，形成一溝槽隔離結構，該溝槽隔離結構延伸進入一裝置基板的前側。舉例而言，請見第23A圖或第24A圖。
於操作2504中，形成一導電層與一介電層，該導電層與介電層堆疊於裝置基板的前側。舉例而言，請見第23A圖或第24A圖。
於操作2506中，圖案化導電層與介電層，以形成被個別的閘極介電層將其與裝置基板隔開的一ISFET之閘極電極與一VRFET之閘極電極。舉例而言，請見第23B圖或第24B圖。
於操作2508中，選擇性地摻雜裝置基板的前側，以形成分別相鄰於ISFET之閘極電極與VRFET之閘極電極之ISFET的源極/汲極區域與VRFET的源極/汲極區域 。舉例而言，請見第23B圖或第24B圖。
於操作2510中，於裝置基板的前側形成一互連電路結構，其中互連電路結構將VRFET之閘極電極與VRFET的源極/汲極區域電性耦接在一起。舉例而言，請見第23C圖或第24C圖。
於操作2512中，將一載具基板與裝置基板的前側結合，使得互連電路結構介於載具基板與裝置基板之間。舉例而言，請見第23D圖或第24D圖。
於操作2514中，從裝置基板的後側將裝置基板薄化。舉例而言，請見第23D圖或第24D圖。
於操作2516中，於基板的後側形成一ISFET井與一VRFET井，且分別對齊ISFET之閘極電極與VRFET之閘極電極。舉例而言，請見第23E圖或第24E圖及第24F圖。
於操作2518中，形成一感測層，以襯墊ISFET井與VRFET井中之基板的後側。舉例而言，請見第23E圖或第24F圖。
於操作2520中，於ISFET井中形成複數探測針，但並非VRFET井中。這未被第23A圖至第23F與第24A圖至第24G所圖示。然而，一個這類探測針可例如於第2D圖所見。
於操作2522中，於裝置基板的後側形成一流體通道結構，或者形成一流體通道結構與裝置基板的後側結合。舉例而言，請見第23F圖或第24G圖。
雖然方塊圖2500所敘述之方法在此係被圖示及敘述為一系列操作或事件，應被理解的係，這類操作或事件被圖示的順序不應以限定的概念被解釋。舉例而言，除了那些在此被圖示及/或敘述的之外，某些操作可在不同順序下發生及/或與其他操作或事件同時發生。此外，對於實施一個或更多在此敘述的觀點或實施例而言，並非所有被圖示的操作皆係必須的，且在此所圖示的一個或更多操作可被一個或更多分開的操作及/或階段所實現。
在某些實施例中，本案提供一種感測器，包含：一基板，包括一對第一源極/汲極區域，以及一對第二源極/汲極區域；一第一閘極電極與一第二閘極電極，設置於基板之下，其中第一閘極電極橫向地位於第一ISFET的源極/汲極區域之間，且第二閘極電極橫向地位於第二ISFET的源極/汲極區域之間；一互連電路結構，設置於基板之下，並且定義將第二源極/汲極區域與第二閘極電極電性耦接在一起的導電路徑；一鈍化層，於基板之上，並且定義一第一井與一第二井，其中第一井與第二井分別設置於第一閘極電極與第二閘極電極之上；以及一感測層，襯墊第一井與第二井中的基板。在某些實施例中，更包含複數個探測針在第一井中且在感測層之上，其中第二井中並沒有探測針；在某些實施例中，互連電路結構更定義將第一源極/汲極區域與第一閘極電極互連在一起的導電路徑。在某些實施例中，感測層更包含氧化鉿。在些實施例中，第一閘極電極與第一源極/汲極區域部分地定義一ISFET，其中第二閘極電極與第二源極/汲極區域部份地定義一VRFET，其中ISFET與VRFET具有個別的EDL，且其中該等EDL具有一相同厚度。在某些實施例中，第一井與第二井之間的分隔係約0.1微米到約100微米。在某些實施例中，基板在第一源極/汲極區域之間被完全耗乏，並且也在第二源極/汲極區域之間被完全耗乏。在某些實施例中，第一源極/汲極區域與第二源極/汲極區域具有與基板相同之厚度。在某些實施例中，感測器更包含一轉阻抗放大器，轉阻抗放大器具有一輸入端，輸入端被電性耦接至第一源極/汲極區域的其中一者。在某些實施例中，感測器更包含一個陣列的場效電晶體(FETs)於基板之上，其中陣列包含一N型離子敏感FET(ISFET)與一P型ISFET，且更包含分別相鄰於N型ISFET與P型ISFET的一N型電壓參考FET(VRFET)與一P型VRFET，其中N型ISFET至少被第一閘極電極與第一源極/汲極區域部分地定義，且其中N型VRFET至少被第二閘極電極與第二源極/汲極區域部分地定義。
在某些實施例中，本案提供一種感測器之製造方法，包含：形成一第一閘極電極與一第二閘極電極於一基板之前側；摻雜基板，以形成一對第一源極/汲極區域與一對第二源極/汲極區域於基板中，分別鄰接第一閘極電極與第二閘極電極；形成一互連電路結構於基板之前側，並且將第二源極/汲極區域與第二閘極電極電性耦接在一起；形成一第一井與一第二井於基板之後側，與前側相對，且第一井與第二井分別對齊第一閘極電極與第二閘極電極，其中第一井與第二井曝露基板；以及沉積一感測層，以襯墊第一井與第二井中的基板。在某些實施例中，基板係一SOI基板，其中SOI基板包含一塊材層、一介電層，以及一裝置層，其中第一源極/汲極區域與第二源極/汲極區域形成於裝置層，且其中感測器之製造方法更包含：於形成互連電路結構之後，使SOI基板薄化，以移除塊材層並曝露介電層；以及圖案化介電層，以形成第一井與第二井於介電層中。在某些實施例中，感測器之製造方法更包含：於形成互連電路結構之後，使基板薄化，以曝露源極/汲極區域；沉積一介電層於基板之後側；以及圖案化介電層，以形成第一井與第二井於介電層中。在某些實施例中，感測器之製造方法更包含形成複數探測針於感測層之上，並侷限在第一井中。
在某些實施例中，本案提供另一個感測器之製造方法，包含：提供一感測器，感測器包含一參考電極與一ISFET，其中ISFET包含在一基板中之一對源極/汲極區域以及一體區域，且其中體區域被完全耗乏；將一流體施加至ISFET之一感測表面，其中流體包含一目標物；當參考電極在流體中時，對參考電極施加偏壓至一電壓，該電壓具有與目標物相同之極性，其中施加偏壓的操作誘發體區域中的一通道之形成，並且將目標物靜電排斥至感測表面；以及測量通道之一阻抗。在某些實施例中，體區域具有一小於約5x1015 cm-3 之摻雜濃度(doping concentration)。在某些實施例中， ISFET更包含複數個探測針於感測表面上，且其中探測針選擇性地與目標物結合。在某些實施例中，感測器更包含一第二ISFET，其中第二ISFET包含複數個第二探測針於第二ISFET之第二感測表面上，且其中感測器之製造方法更包含：將流體施加至ISFET之第二感測表面上，其中第二探測針對目標物係非選擇性的。在某些實施例中，參考電極包含在基板中的一對第二源極/汲極區域以及一第二體區域，且更包含一閘極電極，閘極電極橫向地位於第二源極/汲極區域之間，且其中施加偏壓包含將電壓套用在閘極電極與第二源極/汲極區域。在某些實施例中，流體具有一第一pH值，且其中感測器之製造方法更包含：在阻抗的測量之後，將一第二流體施加至ISFET之感測表面上，其中第二流體具有一第二pH值並且包含目標物；當參考電極在第二流體中，對參考電極施加偏壓至該電壓；以及測量通道之一第二阻抗，其中第二阻抗實質上與該阻抗相同。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修改其他製程及結構，並以此達到相同的目的及/或達到與在此介紹之該等實施例相同之優點。本技術領域中具有通常知識者亦應了解這些相等的結構並未脫離本揭露的精神與範圍。在不脫離本揭露的精神與範圍的前提下，可對本揭露進行各種改變、置換及修改。
100:剖面圖 102:ISFET 104:VRFET 106:ISFET的源極/汲極區域 108:VRFET的源極/汲極區域 110:基板 112:ISFET的體區域 114:VRFET的體區域 116:ISFET之固體的閘極電極 118:VRFET之固體的閘極電極 120:閘極介電層 122:鈍化層 124:感測層 126:ISFET井 128:VRFET井 130:目標物 132:流體 134:EDL 136:溝槽隔離結構 D:距離 Vd:源極電壓 Vs:汲極電壓 Vsg:固體閘極的電壓 Vfg:流體閘極的電壓 Ts:厚度 Tedl:厚度 200A-200F:剖面圖 124a-124b:感測段 202:探測針 204:流體通道結構 204a:PDMS層 204b:PMMA層 206,208:流體通道 300:電路圖 302:寄生電阻器 304:寄生電容器 Vfld:流體電壓 132fig:ISFET之流體的閘極電極 132fvg:VRFET之流體的閘極電極 400:電路圖 Vsense:感測電壓 500:圖 600:圖 602,604:pH值曲線 602hv,604hv:高電壓曲線 602zero,604zero:零電壓曲線 602lv,604lv:低電壓曲線 700:電路圖 702:交流電測量裝置 800A-800D:圖 900:電路圖 Id:汲極電流 1000:圖 1002:第一曲線 1004:第二曲線 1100:剖面圖 1102:感測電路 1104:取樣開關 1106:電流電壓轉換器 1108:運算放大器 Vref:參考電壓 1200:剖面圖 1202:互連電路結構 1204:互連介電層 1206:導線 1208:導孔 1210:載具基板 1300:頂部布局 1302:單元 1302isf:ISFET單元 1302vrf:VRFET單元 1302sel:選擇性單元 1302nsel:非選擇性單元 1304:參考電極 102n:N型ISFET 102p:P型ISFET 104n:N型VRFET 104p:P型VRFET 1400A-1400C:剖面圖 1402p:正電荷 1402n:負電荷 110w:井區域 202sel:選擇性探測針 202nsel:非選擇性探測針 1500:頂部布局 1600:頂部布局 1602:選擇性感測器陣列 1604:非選擇性感測器陣列 1606:VRFET電極陣列 1700A,1700B:剖面圖 Id1:第一汲極電流 Id2:第二汲極電流 Vsense1:第一感測電壓 Vsense2:第二感測電壓 1800A-1800C:圖 1802:第一pH值曲線 1804:第二pH值曲線 1806:第一曲線 1808:第二曲線 1900A,1900B:剖面圖 116dep:閘極耗乏區域 1902:通道 2000:電路圖 Csg:固體閘極電容器 Cgd:閘極介電電容器 Cdep:耗乏區域電容器 Csl:感測層電容器 Csp:探測針電容器 Cfld:流體電容器 Rfld:寄生電阻器 2100A,2100B:剖面圖 2200:剖面圖 2300A-2300F:剖面圖 110a:裝置層 122a:基板介電層 2302:SOI基板 2304:塊材層 2306:介電層 2308:導電層 1204ild:層間介電層 1204imd:介電絕緣層 1204pas:鈍化層 2400A-2400G:剖面圖 122b:後側鈍化層 2500:方塊圖 2502-2522:操作
本揭露實施例可藉由閱讀下列之詳細說明及範例並配合對應之圖式以更加詳細地了解。需注意的是，依照業界之標準操作，各種特徵並未依照比例繪製，且僅用於說明之目的。事實上，為了清楚論述，各種特徵之尺寸可任意地增加或減少。 第1圖圖示一包括離子敏感場效電晶體(ion-sensitive field-effect transistor, ISFET)與一電壓參考場效電晶體(voltage-reference field-effect transistor, VRFET)之感測器的某些實施例之剖面圖。 第2A圖至第2F圖示第1圖之感測器的某些替代實施例之剖面圖。 第3圖圖示第1圖之感測器之一等效電路的某些實施例之電路圖。 第4圖圖示在直流(DC)/交流(AC)電位讀出方法下，第3圖之等效電路的某些實施例之電路圖。 第5圖圖示在第4圖之直流/交流電位讀出方法下，交流電流體閘極的電壓之週期的某些實施例之圖。 第6圖圖示運用第4圖之直流/交流電位讀出方法所產生之感測結果的某些實施例之圖。 第7圖圖示在一交流讀出方法下，第3圖之等效電路的某些實施例之電路圖。 第8A圖至第8D圖圖示使用第7圖之交流電讀出方法所產生之感測結果的某些實施例之圖。 第9圖圖示在一暫態/隨機電報訊號/脈波/雜訊讀出方法下第3圖中的等效電路的某些實施例之電路圖。 第10圖圖示在第9圖之暫態/隨機電報訊號/脈波/雜訊讀出方法下所產生之感測結果的某些實施例之圖。 第11圖圖示第1圖之感測器的某些實施例之剖面圖，其中ISFET被電性耦接至感測電路。 第12圖圖示第11圖之感測器的某些實施例之剖面圖，其中一互連電路結構係設置於ISFET與VRFET之下並且被電性耦接至ISFET與VRFET。 第13圖圖示一陣列式感測器的某些實施例之頂部布局，該陣列式感測器包括一N型ISFET與一P型ISFET，分別與一N型VRFET與一P型VRFET配成一對。 第14A圖至第14C圖圖示第13圖之陣列式感測器的某些實施例之剖面圖。 第15圖圖示第13圖之陣列式感測器的某些替代實施例之頂部布局，該陣列式感測器具有不同的行數。 第16圖圖示用作去氧核醣核酸(deoxyribonucleic acid, DNA)雜交(hybridization)之陣列式感測器的某些實施例之頂部布局。 第17A圖與第17B圖圖示進行感測時第16圖之陣列式感測器中的選擇性單元與非選擇性單元的某些實施例之剖面圖。 第18A圖至第18C圖圖示於第17A圖與第17B圖之感測時，感測結果的某些實施例之圖。 第19A圖與第19B圖圖示一包括ISFET之感測器的某些實施例之剖面圖，其中ISFET之體區域被完全耗乏及/或被輕摻雜或無摻雜。 第20圖圖示第19A圖及第19B圖的ISFET與第19A圖及第19B圖的參考電極之間的寄生元件的某些實施例之電路圖。 第21A圖與第21B圖圖示第19A圖與第19B圖之感測器的某些替代實施例之剖面圖，其中目標物與參考電極具有相同的極性。 第22圖圖示第21A圖之感測器的某些替代實施例之剖面圖，其中VRFET被用來代替參考電極。 第23A圖至第23F圖圖示運用絕緣層上半導體(semiconductor-on-insulator, SOI)基板形成包括一ISFET與一VRFET的感測器之方法的某些實施例之一系列剖面圖。 第24A圖至第24G圖圖示第23A圖至第23F圖之方法的某些替代實施例之一系列剖面圖，該方法使用塊材基板。 第25圖圖示第23A圖至第23F圖與第24A圖至第24G圖之方法的某些實施例之方塊圖。
100:剖面圖
102:ISFET
104:VRFET
106:ISFET的源極/汲極區域
108:VRFET的源極/汲極區域
110:基板
112:ISFET的體區域
114:VRFET的體區域
116:ISFET之固體的閘極電極
118:VRFET之固體的閘極電極
120:閘極介電層
122:鈍化層
124:感測層
126:ISFET井
128:VRFET井
130:目標物
132:流體
134:EDL
136:溝槽隔離結構
D:距離
Vd:源極電壓
Vs:汲極電壓
Vsg:固體閘極的電壓
Vfg:流體閘極的電壓
Ts:厚度
Tedl:厚度

Claims (20)

  1. 一種感測器，包括： 一基板，包括一對第一源極/汲極區域，以及一對第二源極/汲極區域； 一第一閘極電極與一第二閘極電極，設置於該基板之下，其中該第一閘極電極橫向地位於該等第一源極/汲極區域之間，且該第二閘極電極橫向地位於該等第二源極/汲極區域之間； 一互連電路結構，設置於該基板之下，並且定義將該等第二源極/汲極區域與該等第二閘極電極電性耦接在一起的導電路徑； 一鈍化層，於該基板之上，並且定義一第一井與一第二井，其中該第一井與該第二井分別設置於該第一閘極電極與該第二閘極電極之上；以及 一感測層，襯墊該第一井與該第二井中的該基板。
  2. 如請求項1之感測器，更包括： 複數個探測針，在該第一井中且在該感測層之上，其中該第二井中並沒有探測針。
  3. 如請求項2之感測器，其中該互連電路結構更定義將該等第一源極/汲極區域與該第一閘極電極互連在一起的導電路徑。
  4. 如請求項1之感測器，其中該感測層更包括氧化鉿。
  5. 如請求項1之感測器，其中該第一閘極電極與該等第一源極/汲極區域部分地定義一離子敏感場效電晶體，其中該第二閘極電極與該等第二源極/汲極區域部份地定義一電壓參考場效電晶體，其中該離子敏感場效電晶體與該電壓參考場效電晶體具有個別的電雙層，且其中該等電雙層具有一相同厚度。
  6. 如請求項1之感測器，其中該第一井與該第二井之間的分隔係約0.1微米到約100微米。
  7. 如請求項1之感測器，其中該基板在該等第一源極/汲極區域之間被完全耗乏，並且在該等第二源極/汲極區域之間也被完全耗乏。
  8. 如請求項1之感測器，其中該等第一源極/汲極區域與該等第二源極/汲極區域具有與該基板相同之厚度。
  9. 如請求項1之感測器，更包括： 一轉阻抗放大器，該轉阻抗放大器具有一輸入端，該輸入端被電性耦接至該等第一源極/汲極區域的其中一者。
  10. 如請求項1之感測器，更包括： 一個陣列的場效電晶體，於該基板之上，其中該陣列包括一N型離子敏感場效電晶體與一P型離子敏感場效電晶體，且更包括分別相鄰於該N型離子敏感場效電晶體與該P型離子敏感場效電晶體的一N型電壓參考場效電晶體與一P型電壓參考場效電晶體，其中該N型離子敏感場效電晶體至少被該第一閘極電極與該等第一源極/汲極區域部分地定義，且其中該N型電壓參考場效電晶體至少被該第二閘極電極與該等第二源極/汲極區域部分地定義。
  11. 一種方法，包括： 形成一第一閘極電極與一第二閘極電極於一基板之前側； 摻雜該基板，以於該基板中形成一對第一源極/汲極區域與一對第二源極/汲極區域，分別鄰接該第一閘極電極與該第二閘極電極； 形成一互連電路結構於該基板之該前側，並且將該等第二源極/汲極區域與該第二閘極電極電性耦接在一起； 形成一第一井與一第二井於該基板之後側，該後側與該前側相對，且該第一井與該第二井分別對齊該第一閘極電極與該第二閘極電極，其中該第一井與該第二井曝露該基板；以及 沉積一感測層，以襯墊該第一井與該第二井中之該基板。
  12. 如請求項11之方法，其中該基板係一絕緣層上半導體基板，其中該絕緣層上半導體基板包括一塊材層、一介電層，以及一裝置層，其中該等第一源極/汲極區域與該等第二源極/汲極區域形成於該裝置層，且該感測器之製造方法更包括： 於形成該互連電路結構之後，使該絕緣層上半導體基板薄化，以移除該塊材層並曝露該介電層；以及 圖案化該介電層，以形成該第一井與該第二井於該介電層中。
  13. 如請求項11之方法，更包括： 於形成該互連電路結構之後，使該基板薄化，以曝露該等源極/汲極區域； 沉積一介電層於該基板之該後側；以及 圖案化該介電層，以形成該第一井與該第二井於該介電層中。
  14. 如請求項11之方法，更包括： 形成複數探測針於該感測層之上，並侷限在該第一井中。
  15. 一種方法，包括： 提供一感測器，該感測器包含一參考電極與一離子敏感場效電晶體，其中該離子敏感場效電晶體包括在一基板中之一對源極/汲極區域以及一體區域，且其中該體區域被完全耗乏； 將一流體施加至該離子敏感場效電晶體之一感測表面，其中該流體包含一目標物； 當該參考電極在該流體中時，對該參考電極施加偏壓至一電壓，該電壓具有與該目標物相同之極性，其中施加偏壓的操作誘發該體區域中的一通道之形成，並且將該目標物靜電排斥至該感測表面；以及 測量該通道之一阻抗。
  16. 如請求項15之方法，其中該體區域具有每立方公分(cm-3 )中少於約5x1015 個原子之摻雜濃度。
  17. 如請求項15之方法，其中該離子敏感場效電晶體更包括複數個探測針，位於該感測表面上，且其中該等探測針選擇性地與該目標物結合。
  18. 如請求項17之方法，其中該感測器更包括一第二離子敏感場效電晶體，其中該第二離子敏感場效電晶體包括複數個第二探測針，位於第二離子敏感場效電晶體之第二感測表面上，且該感測器之製造方法更包括： 將該流體施加至該第二離子敏感場效電晶體之第二感測表面上，其中該等第二探測針對目標物係非選擇性的。
  19. 如請求項15之方法，其中該參考電極包括在該基板中的一對第二源極/汲極區域以及一第二體區域，且更包括一閘極電極，該閘極電極橫向地位於該等第二源極/汲極區域之間，且其中施加偏壓的操作包括將該電壓施加在該閘極電極與該等第二源極/汲極區域。
  20. 如請求項15之方法，其中該流體具有一第一pH值，且該方法更包括： 在該阻抗的測量之後，將一第二流體施加至該離子敏感場效電晶體之該感測表面上，其中該第二流體具有一第二pH值並且包括該目標物； 當該參考電極在第二流體中時，對該參考電極施加偏壓至該電壓；以及 測量該通道之一第二阻抗，其中該第二阻抗實質上與該阻抗相同。
TW108140902A 2018-11-30 2019-11-12 感測器及其製造方法與使用方法 TWI745786B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773474P 2018-11-30 2018-11-30
US62/773,474 2018-11-30
US16/413,865 US11293897B2 (en) 2018-11-30 2019-05-16 High sensitivity ISFET sensor
US16/413,865 2019-05-16

Publications (2)

Publication Number Publication Date
TW202038339A true TW202038339A (zh) 2020-10-16
TWI745786B TWI745786B (zh) 2021-11-11

Family

ID=70849688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140902A TWI745786B (zh) 2018-11-30 2019-11-12 感測器及其製造方法與使用方法

Country Status (5)

Country Link
US (2) US11293897B2 (zh)
KR (2) KR102368326B1 (zh)
CN (1) CN111261629B (zh)
DE (1) DE102019113289A1 (zh)
TW (1) TWI745786B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809715B (zh) * 2022-02-15 2023-07-21 漢磊科技股份有限公司 用於生物晶片的結構

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU102245B1 (en) * 2020-12-01 2022-06-01 Luxembourg Inst Science & Tech List Hydrogen Potential Sensor
US11927562B2 (en) 2020-11-25 2024-03-12 Luxembourg Institute Of Science And Technology (List) Hydrogen potential sensor
TWI777376B (zh) * 2021-01-20 2022-09-11 凌陽科技股份有限公司 生物檢測晶片及生物檢測方法
US11913971B2 (en) 2021-02-24 2024-02-27 Globalfoundries U.S. Inc. Motion-sensitive field effect transistor, motion detection system, and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075319A (en) * 1987-09-08 1991-12-24 Sterling Drug Inc. Pyridinyl-quinolone compounds, their preparation and use
US20070208243A1 (en) * 2002-01-16 2007-09-06 Nanomix, Inc. Nanoelectronic glucose sensors
FR2835058B1 (fr) 2002-01-21 2004-03-12 Centre Nat Rech Scient Procede de detection d'au moins un parametre caracteristique de molecules sondes fixees sur au moins une zone active d'un capteur
KR101287445B1 (ko) 2009-10-06 2013-07-19 한국전자통신연구원 바이오 센서 어레이 소자 및 그 제작 방법과 바이오 센서 칩 및 그 제작 방법
US8685324B2 (en) 2010-09-24 2014-04-01 Life Technologies Corporation Matched pair transistor circuits
GB201017023D0 (en) * 2010-10-08 2010-11-24 Dna Electronics Ltd ISFET switch
US9958443B2 (en) * 2011-10-31 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Signal enhancement mechanism for dual-gate ion sensitive field effect transistor in on-chip disease diagnostic platform
EP2947453B1 (en) 2013-01-17 2018-09-05 Hitachi High-Technologies Corporation Biomolecule measuring device
US9389199B2 (en) * 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
TWI655429B (zh) 2013-11-06 2019-04-01 美商生命技術公司 具固定感測器表面積之化學感測器及其製造方法
US9618474B2 (en) * 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10006910B2 (en) * 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
JP6425546B2 (ja) * 2015-01-09 2018-11-21 日立オートモティブシステムズ株式会社 水素センサシステム
WO2017041056A1 (en) * 2015-09-02 2017-03-09 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US10161901B2 (en) * 2015-12-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate biologically sensitive field effect transistor
US10522400B2 (en) 2016-05-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded temperature control system for a biosensor
US10852271B2 (en) 2016-12-14 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip heater
US10101295B2 (en) * 2016-12-15 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip reference electrode for biologically sensitive field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809715B (zh) * 2022-02-15 2023-07-21 漢磊科技股份有限公司 用於生物晶片的結構

Also Published As

Publication number Publication date
KR102368326B1 (ko) 2022-03-02
KR20220027130A (ko) 2022-03-07
US20200173958A1 (en) 2020-06-04
US20220221421A1 (en) 2022-07-14
KR20200066543A (ko) 2020-06-10
KR102509756B1 (ko) 2023-03-14
CN111261629B (zh) 2022-10-04
US11293897B2 (en) 2022-04-05
CN111261629A (zh) 2020-06-09
DE102019113289A1 (de) 2020-08-13
TWI745786B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
TWI745786B (zh) 感測器及其製造方法與使用方法
TWI345057B (zh)
JP5027296B2 (ja) バイオセンサチップ
US7053439B2 (en) Chemoreceptive semiconductor structure
US11008611B2 (en) Double gate ion sensitive field effect transistor
US9459234B2 (en) CMOS compatible BioFET
TWI527245B (zh) 具有微摻雜汲極之化學感測器
CN105051525B (zh) 具有薄导电元件的化学设备
US9395326B2 (en) FET sensing cell and method of improving sensitivity of the same
CN101896814A (zh) 传感器、传感器阵列以及操作传感器的方法
US9719959B2 (en) Hydrogen ion sensor
US9799757B2 (en) PN junction chemical sensor
WO2006002129A2 (en) Hybrid molecular electronic device for switching, memory, and sensor applications, and method of fabricating same
US11467123B2 (en) Double-gate field-effect-transistor based biosensor
US20210270769A1 (en) Chemical sensor and detection apparatus
US9897568B2 (en) NW-FET sensor comprising at least two distinct semiconducting nanowire detectors