TW202036722A - 對基板進行圖案化的方法以及對基板進行圖案化的裝置 - Google Patents

對基板進行圖案化的方法以及對基板進行圖案化的裝置 Download PDF

Info

Publication number
TW202036722A
TW202036722A TW108144694A TW108144694A TW202036722A TW 202036722 A TW202036722 A TW 202036722A TW 108144694 A TW108144694 A TW 108144694A TW 108144694 A TW108144694 A TW 108144694A TW 202036722 A TW202036722 A TW 202036722A
Authority
TW
Taiwan
Prior art keywords
cavity
substrate
along
etching
layer
Prior art date
Application number
TW108144694A
Other languages
English (en)
Other versions
TWI844592B (zh
Inventor
凱文 安葛林
賽門 羅芙爾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202036722A publication Critical patent/TW202036722A/zh
Application granted granted Critical
Publication of TWI844592B publication Critical patent/TWI844592B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1478—Beam tilting means, i.e. for stereoscopy or for beam channelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/045—Diaphragms
    • H01J2237/0451—Diaphragms with fixed aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/15—Means for deflecting or directing discharge
    • H01J2237/1506—Tilting or rocking beam around an axis substantially at an angle to optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

一種對基板進行圖案化的方法。所述方法可包括在設置在基板上的層中提供腔，腔沿著第一方向具有第一長度且沿著與第一方向垂直的第二方向具有第一寬度，並且其中層沿著與第一方向及第二方向垂直的第三方向向具有第一高度。所述方法可包括：在第一沉積程序中在腔之上沉積犧牲層；以及在第一次曝光中將斜角離子引導到腔，其中腔被蝕刻，並且其中在第一次曝光之後，腔沿著第一方向具有大於第一長度的第二長度，且其中腔沿著第二方向具有不大於第一寬度的第二寬度。

Description

使用斜角離子束於單一方向孔洞延長之技術與裝置
本發明實施例有關電晶體處理技術，且更具體來說，有關用於對裝置進行圖案化的蝕刻處理。 [相關申請的交叉參考]
本發明主張在2018年12月14日提出申請且名稱為“使用斜角離子束進行單向孔洞延長的技術與設備（TECHNIQUES AND APPARATUS FOR UNIDIRECTIONAL HOLE ELONGATION USING ANGLED ION BEAMS）”的美國臨時專利申請第62/779,757號的優先權，所述美國臨時專利申請的全文併入本文中供參考。
隨著半導體裝置持續向更小的尺寸縮放，對特徵進行圖案化的能力變得越來越困難。
在當今的技術中，一項特別的挑戰是以奈米或幾十奈米的數量級來印刷例如腔等小的特徵，其中各腔被分隔開小的距離。作為實例，隨著裝置結構的總體間距持續縮小，印刷具有適當尖端到尖端（tip-to-tip）距離的相鄰線性溝槽或孔洞變得越來越具有挑戰性。值得注意的是，由於覆蓋（overlay）問題，以小的間距微影印刷小的腔可能是不可靠的。換句話說，為了實現小腔的小間隔，可能需要多個罩幕，其中罩幕之間的覆蓋誤差可能引起腔的交疊或腔之間過大的間隔。
為了使用單個罩幕層在給定層中產生此類圖案，一種可能的策略是微影圖案化出一系列腔，且然後蝕刻所述腔以擴大所述腔。值得注意的是，在給定層中蝕刻腔的缺點是在蝕刻期間層厚度的損失。
關於這些及其他考慮因素，本發明的改進可為有用的。
在一個實施例中，提供一種對基板進行圖案化的方法。所述方法可包括在設置在所述基板上的層中提供腔，所述腔沿著第一方向具有第一長度且沿著與所述第一方向垂直的第二方向具有第一寬度，並且其中所述層沿著與所述第一方向及所述第二方向垂直的第三方向向具有第一高度。所述方法可包括：在第一沉積程序中在所述腔之上沉積犧牲層；以及在第一次曝光中將斜角離子引導到所述腔，其中所述腔被蝕刻，並且其中在所述第一次曝光之後，所述腔沿著所述第一方向具有大於所述第一長度的第二長度，且其中所述腔沿著所述第二方向具有不大於所述第一寬度的第二寬度。
在另一實施例中，一種對基板進行圖案化的方法可包括：在設置在所述基板上的第一層中提供腔，所述腔沿著第一方向具有第一長度且沿著與所述第一方向垂直的第二方向具有第一寬度，並且其中所述層沿著與所述第一方向及所述第二方向垂直的第三方向向具有第一高度。所述方法可包括：在第一沉積程序中在所述腔之上沉積犧牲層；以及在第一次曝光中將斜角離子引導到所述腔。所述斜角離子可包括：第一斜角離子束，具有第一軌跡，被引導到所述腔的第一側壁；以及第二斜角離子束，具有第二軌跡，被引導到所述腔的與所述第一側壁相對的第二側壁。因此，所述腔被蝕刻，並且其中在所述第一次曝光之後，所述腔沿著所述第一方向具有大於所述第一長度的第二長度，且其中所述腔沿著所述第二方向具有不大於所述第一寬度的第二寬度。
在另一實施例中，提供一種設備。所述設備可包括：裝載鎖（loadlock），用以接收基板；以及傳送腔室，耦合到所述裝載鎖，且被佈置成在真空下傳送所述基板。所述設備可包括斜角離子束蝕刻站，所述斜角離子束蝕刻站耦合到所述傳送腔室，用以相對於基板平面的法線以非零入射角將斜角反應性離子束引導到所述基板。所述設備可包括：聚合物沉積腔室，耦合到所述傳送腔室，被佈置成在所述基板上沉積聚合物層；以及控制器，耦合到所述聚合物沉積腔室、所述傳送腔室及所述斜角離子束蝕刻站。所述控制器可被佈置成使所述基板在多個蝕刻循環內循環，其中所述多個蝕刻循環中的給定蝕刻循環包括在所述聚合物沉積腔室中沉積所述聚合物層、在所述斜角離子束蝕刻站中蝕刻所述基板以及通過所述傳送腔室在所述聚合物沉積腔室與所述斜角離子束蝕刻站之間運送所述基板。
現在將在下文中參照其中示出一些實施例的所附圖式更全面地闡述本發明實施例。本發明的主題可被實施為許多不同的形式，而不應被解釋為僅限於本文中闡述的實施例。提供這些實施例是為了使本發明徹底及完整起見，且將向所屬領域中的技術人員全面傳達所述主題的範圍。在圖式中，相同的數字始終指代相同的元件。
本發明實施例提供對基板進行圖案化的新穎技術及設備，且具體來說提供沿著所設計方向蝕刻設置在基板中的腔的新穎技術。此種處理可被視為延長圖案化（elongation patterning），其中可形成具有初始形狀及大小的特徵（例如通孔或溝槽），且隨後可使用一系列蝕刻操作沿著所設計方向延長所述特徵。所述所設計方向可對應於基板平面內的水平方向。根據各種實施例，特徵的延長可沿著所設計方向（第一方向）發生，而腔沿著基板平面內與所設計方向垂直的方向（第二方向）並不被擴大或被擴大到較小的程度。這樣一來，可僅沿著一個方向選擇性地延長腔，從而為基板圖案化提供各種伴隨的優點，如本文中所揭露。
在特定實施例中，使用一組新穎的沉積及蝕刻操作來實現給定層內的單向腔延長。單向腔延長可指代沿著選定方向（例如沿著笛卡爾坐標系的Y軸）對腔（或孔洞）的尺寸進行選擇性延長，其中沿著正交方向（例如沿著X軸及沿著Z軸）不發生延長。在一些實施例中，可對腔進行處理，其中包含腔的層的原始厚度（沿著Z方向）可得以維持，同時腔在所述層的平面內僅沿著一個方向被蝕刻而沿著另一方向不被蝕刻。
在特定實施例中，腔設置在一層中，其中所述腔沿著第一方向具有第一長度。在第一操作中有關在第一沉積程序中在腔之上沉積犧牲層，而第二操作有關在第一次曝光中將斜角離子引導到所述腔，其中所述腔被蝕刻。在第一次曝光之後，腔可沿著第一方向獲得大於第一長度的第二長度，其中所述腔沿著第二方向具有不大於第一寬度的第二寬度或最終寬度。在一些情況下，最終寬度與第一寬度相同。
圖1A至圖1E繪示根據本發明實施例的基板處理的各個階段的側視圖。圖1F至圖1J繪示分別與圖1A至圖1C對應的階段的俯視圖。
轉到圖1A至圖1E，示出根據本發明一些實施例在基板100中實施基板圖案化期間的一系列實例。根據各種實施例，以循序方式執行沉積操作與蝕刻操作的組合。作為背景，基板100可包括特徵陣列，其中在圖中僅繪示一個特徵，示為腔110。例如，在一些情況中，特徵的橫向尺寸可大約為30 nm、20 nm、10 nm、5 nm或3 nm，而特徵之間的所設計間隔可具有相似的值。為了準確地產生此類特徵，提供沉積操作與蝕刻操作的新穎組合，以選擇性地改變特徵（例如溝槽或通孔）的大小。具體來說，可沿著目標方向選擇性地延長溝槽或通孔以為所述溝槽或通孔產生所設計形狀及大小，同時還調整溝槽之間的間隔以實現所設計間隔。同時，包含所述特徵的層的層厚度可得以維持，而在與目標方向正交的方向上對特徵的非期望擴大得以避免。
在圖1A及圖1F中，示出抽取系統120，用以將沉積物質以及蝕刻物質引導到基板100。在一些實施例中，可以基於電漿的工具來實施抽取系統120。在其他實施例中，抽取系統120可被省略。如圖1A所示，產生電漿122。在一些實施例中，電漿122可產生用以沉積聚合物型膜的沉積物質。例如CH3 F或CH4 等氣態物質或其他已知的形成聚合物的化學品可被提供，在電漿122中反應，通過抽取開孔128離開抽取系統120。這些物質可形成反應性沉積物質132，所述物質射到基板100上。在此實例中，在層116中形成有腔110，其中層116可為將要保留的硬罩幕層、軟罩幕層或裝置層。因此，腔110可由沿著不同方向的尺寸（包括沿著所示笛卡爾坐標系的Y軸的L1、沿著Z軸的H1及沿著X軸的W1）界定。如圖1A及圖1F所示，反應性沉積物質可沉積在層116上，包括沉積在腔110的側壁114A、側壁114C及側壁114B上。在一些實施例中，基板100可相對於電漿122被施加負偏壓，例如-200 V、-100 V、-50 V或-20 V。關於這一點，實施例並不受限制。因此，聚合物層可傾向於沉積在基板100上，從而形成圖1B及圖1G所示的犧牲層115。由於來自電漿122的自由基及中性物質（由反應性沉積物質132表示）的通量具有較高的立體角，沉積製程可有利地在頂部水平表面上比在垂直表面（側壁）上或向下在腔110中沉積更厚的聚合物。
繼續圖1B及圖1G，在完成犧牲層115的沉積之後，執行定向反應性離子蝕刻操作，以沿著Y軸延長所述腔。在圖1B所示階段處，犧牲層115塗布層116的頂表面以及第一側壁114A及第二側壁114C。反應性離子蝕刻化學品可為根據層116以及聚合物層（即犧牲層115）的性質而選擇的已知蝕刻化學品。例如，如果層116是SiON層，則可將蝕刻化學品選擇成相對於其他材料（例如基板基底層118）選擇性地蝕刻SiON。所述蝕刻操作有關形成電漿142並相對於基板130的平面的垂線134以非零入射角θ 引導斜角反應性離子束150，所述平面可表示晶片的上部主表面。如同在已知的反應性離子束蝕刻配方中，合適的反應性物質152可存在於反應性環境中，且可伴隨著斜角反應性離子束150。在一些實施例中，蝕刻操作可在與圖1A所示沉積操作相同的設備及相同的腔室中執行，其中斜角反應性離子束150是通過抽取部126與抽取部124之間的抽取開孔128從電漿142抽取。如圖1E所示，在不同的非限制性實施例中，抽取開孔128可沿著X方向延長，使得沿著X方向的大小是沿著Y方向的大小的3倍、5倍、10倍、20倍或50倍。
在一些非限制性實施例中，此入射角的值可介於15度與75度之間的範圍內。因此，水平表面及垂直表面均可暴露於離子且可被蝕刻。由於現在在層116的頂表面125上設置有保護性聚合物（犧牲層115），因此此種蝕刻使得在圖案被延長時層116的厚度損失減少（或者對層116的垂直蝕刻減少）。假定側壁上也存在一些聚合物沉積，則橫向蝕刻速率也可降低。
轉到圖1C及圖1H，示出在圖1B所示蝕刻操作的另一階段處基板100的結構。在此階段處，通過斜角反應性離子束150，已沿著水平表面從犧牲層115的頂表面移除材料，同時已從第一側壁114A完全移除犧牲層115。
轉到圖1D及圖1I，示出在圖1C所示蝕刻操作的另一階段處基板100的結構（其中為了清楚起見，移除了斜角反應性離子束150）。在此階段處，通過斜角反應性離子束150，已從犧牲層115的頂表面移除更多的材料，同時已從第一側壁114A完全移除犧牲層115。如圖所示，犧牲層115的隅角可由於斜角離子的蝕刻而圓化，同時層116在頂表面上保持受到保護。腔110已通過沿著Y軸蝕刻第一側壁114A的一部分而被延長到長度L2，同時腔110的寬度保持為值W1，且層116的厚度保持為H1。
轉到圖1E及圖1J，示出在完成圖1D所示蝕刻操作之後基板100的結構。腔110已沿著Y軸被延長到長度L3，同時腔110的寬度保持為值W1，且層116的厚度保持為H1。更具體來說，在圖1E所示階段處，已通過由斜角反應性離子束150蝕刻第一側壁114A而更延長腔110。隨後，在完成使用斜角反應性離子束150進行的蝕刻時，犧牲層115的一部分可保留下來，可通過適當的濕式蝕刻或乾式蝕刻來移除剩餘部分，例如，所述濕式蝕刻或乾式蝕刻被設計成相對於層116的材料優先蝕刻聚合物材料。因此，在移除聚合物層之後，腔110的隅角可展現出比在不使用犧牲層115的情況下原本將出現的圓化（rounding）更少的圓化。
如在以上實例中所示，本發明方法有利於以如下方式蝕刻例如腔110等的結構，即腔僅沿著一個方向被擴大，而包含所述腔的層的厚度可得以維持。視在圖1A所示操作中沉積的聚合物的精確量及圖1B所示蝕刻操作的持續時間而定，可調整單向蝕刻的程度。轉到圖2A，示出根據本發明實施例，腔的尺寸隨著在基於CF4 /O2 電漿的1 kV離子束中的蝕刻時間的相對變化，其中離子束如上所述形成斜角離子。尺寸是在基板上的絕緣層中形成的腔陣列中的腔的尺寸，其中腔具有大約25 nm的初始橫向尺寸、形成在初始厚度為大約50 nm的層中。在此實例中，在蝕刻之前，在蝕刻製程之前沉積聚合物層。聚合物層是從由CH3 F產生的電漿而沉積在腔上，其中在基板與電漿腔室之間施加零偏壓。聚合物層在腔陣列上的水平表面上具有略大於10 nm的厚度（在Z方向上），而沉積在側壁上的聚合物的寬度是水平表面上聚合物層的厚度的大約一半。因此，在蝕刻之前，初始腔寬度及長度減小。曲線170表示包含腔的原始層的厚度，曲線172表示沿著Y軸的長度，且曲線174表示沿著Z軸的寬度。在此實例中，在1.8分鐘的蝕刻時間之後，腔的長度L增加了大約25%，而寬度W根本未增加。H的總厚度損失小於10 nm。在蝕刻結束時，聚合物層以及幾奈米的包含腔的原始層被消耗。
圖2B呈現具有與圖2A所示實例中相似尺寸的腔陣列的蝕刻資料。在此實例中，曲線180表示包含腔的原始層的厚度H，曲線182表示沿著Y軸的長度，且曲線184表示沿著Z軸的寬度。在蝕刻之前，在腔陣列上沉積略大於15 nm的聚合物層。沉積額外厚度的聚合物會有效地使得在蝕刻1.8分鐘之後原始層不存在厚度損失。相似地，未觀察到寬度W的變化，而長度L增加了大約20%。
圖2A及圖2B所示結果說明可微調沉積與斜角反應性離子束蝕刻的組合以將單向蝕刻優化。值得注意的是，本發明人已觀察到，當未在腔上沉積聚合物層且如圖1B所示沿著給定方向執行選擇性延長蝕刻時，單向蝕刻在初始週期之後停止。換句話說，雖然蝕刻最初可僅沿著Y軸進行，但在誘導週期（例如幾分鐘）之後，蝕刻也沿著X軸進行，從而使得腔在與所設計擴大方向正交的方向上發生不期望的擴大。初始週期有多長可取決於被蝕刻的膜堆疊及所使用的蝕刻化學品。
為了考慮到此種現象，可以一種在開始對腔的正交蝕刻之前在腔上補充聚合物塗層的方式循環地重複圖1A及圖1B所示操作。圖2C呈現根據其他實施例的資料，所述資料示出腔的尺寸隨著在使用斜角離子的基於CF4 /O2 電漿的離子束中的蝕刻時間的相對變化。在此種情形中，初始腔條件與圖2A所示實例中相同，其中在蝕刻之前，在腔上沉積厚度略大於10 nm（在Z方向上）的第一聚合物層。值得注意的是，在大約1.8分鐘的蝕刻持續時間之後，沉積相似厚度的第二聚合物層，隨後進行大約1.8分鐘持續時間的第二蝕刻。隨後，執行第三次聚合物沉積以形成與其他沉積中厚度相似的聚合物層，且執行第三次蝕刻達另外1.8分鐘。如圖所示，曲線190表示包含腔的原始層的厚度H，曲線192表示沿著Y軸的長度，且曲線194表示沿著Z軸的寬度。在此實例中，在1.8分鐘的蝕刻時間之後，腔的長度L增加了大約70%，而寬度W根本未增加。H的總厚度損失小於10%。由於操作是以3個循環的循環方式執行，因此在每一循環中，在正交蝕刻開始之前（沿著X軸），蝕刻就停止。因此，在總共5.4分鐘的蝕刻之後，未觀察到正交蝕刻，這意味著腔未沿著X軸擴大。在各種實驗中，觀察到高達16 nm的腔延長；然而，可通過簡單地執行更多的循環來擴展圖2C所示結果以產生更大延長量。相似地，如圖2B所反映，通過調整聚合物沉積製程並選擇恰當的蝕刻時間，原則上可實現單向蝕刻，其中Y軸延長，而包含腔的層的厚度無任何損失，且腔未沿著X軸延長。作為比較，當如圖1B大致所示使用離子束執行定向蝕刻時，在不預先沉積薄聚合物層的情況下，正交蝕刻在初始蝕刻週期之後開始。曲線196示出在蝕刻之前未沉積聚合物層的條件下，當對腔執行如同圖2C所示其他資料中所大致安排的蝕刻時，腔沿著X軸的寬度隨著蝕刻時間的變化。如曲線196所示，在初始兩分鐘內，沿著X軸的寬度不變，而在2.5分鐘之後，寬度隨著蝕刻時間的增加而增加。因此，在未沉積薄聚合物層的情況下，單向蝕刻不會維持至超過初始蝕刻週期。
圖3A至圖3E繪示根據本發明實施例的基板處理的各個階段的側視圖。圖3F至圖3J繪示分別與圖3A至3E對應的階段的俯視圖。圖3A至圖3J中的操作與圖1A至圖1J中所示的操作大致相似，一個差異是沿著第一軌跡提供斜角反應性離子束150A且沿著與第一軌跡相反的第二軌跡提供斜角反應性離子束150B。此種配置可通過以下方式來實現：提供束阻擋器129，以界定第一抽取開孔128A及第二抽取開孔128B，從而界定兩個斜角帶狀離子束。這些帶狀束可撞擊腔的相對表面（示為第一側壁114A、第二側壁114C），以便從兩個側壁均等地移除聚合物，且腔被對稱地延長，如圖3E及圖3J所示。
在圖3A及圖3F中，示出抽取系統120A，用以將沉積物質以及蝕刻物質引導到基板100。在一些實施例中，可以基於電漿的工具來實施抽取系統120A。在其他實施例中，抽取系統120A可被省略。如圖3A所示，產生電漿122。在一些實施例中，電漿122可產生用以沉積聚合物型膜的沉積物質。例如CH3 F或CH4 等氣態物質或其他已知的形成聚合物的化學物質可被提供，在電漿122中反應，通過抽取開孔128A及抽取開孔128B離開抽取系統120A。這些物質可形成反應性沉積物質132，所述物質射到基板100上。在此實例中，在層116中形成有腔110，其中層116可為將要保留的硬罩幕層、軟罩幕層或裝置層。因此，腔110可由沿著不同方向的尺寸（包括沿著所示笛卡爾坐標系的Y軸的L1、沿著Z軸的H1及沿著X軸的W1）界定。如圖3B及圖3G所示，反應性沉積物質可沉積在層116上，包括沉積在腔110的第一側壁114A及第二側壁114C上。在一些實施例中，基板100可相對於電漿122被施加負偏壓，例如-200 V、-100 V、-50 V或-20 V。關於這一點，實施例並不受限制。因此，聚合物層可傾向於沉積在基板100上，從而形成圖3B及圖3G所示的犧牲層115。由於來自電漿122的自由基及中性物質（由反應性沉積物質132表示）的通量具有較高的立體角，沉積製程可有利地在頂部水平表面上比在垂直表面（側壁）上或向下在腔110中沉積更厚的聚合物。
繼續圖3B及圖3G，在完成犧牲層115的沉積之後，執行定向反應性離子蝕刻操作，以沿著Y軸延長所述腔。在圖3B所示階段處，犧牲層115塗布層116的頂表面以及第一側壁114A及第二側壁114C。反應性離子蝕刻化學品可為根據層116以及聚合物層（即犧牲層115）的性質而選擇的已知蝕刻化學品。例如，如果層116是SiON層，則可將蝕刻化學品選擇成相對於其他材料（例如基板基底層118）選擇性地蝕刻SiON。所述蝕刻操作有關相對於基板130的平面的垂線以非零入射角θ 引導一對斜角反應性離子束，所述平面可表示晶片的上部主表面。這些斜角反應性離子束被示為沿著第一軌跡引導的斜角反應性離子束150A及沿著第二軌跡引導的斜角反應性離子束150B。如所提及，此種配置可通過以下方式來實現：提供束阻擋器，以界定第一開孔及第二開孔（被示出為抽取開孔12A及抽取開孔128B），從而界定兩個斜角帶狀離子束。
如同在已知的反應性離子束蝕刻配方中，合適的反應性物質152可伴隨著斜角反應性離子束。在一些實施例中，蝕刻操作可在與圖3A所示沉積操作相同的設備及相同的腔室中執行，其中斜角反應性離子束150A及斜角反應性離子束150B是通過位於抽取部126A與抽取部124A之間的抽取開孔128A及抽取開孔128B被抽取。如圖3G所示，在不同的非限制性實施例中，抽取開孔128A及抽取開孔128B可沿著X方向延長，使得沿著X方向的大小是沿著Y方向的大小的3倍、5倍、10倍、20倍或50倍。
在一些非限制性實施例中，斜角離子152A及斜角離子152B的入射角的值可介於15度與75度之間的範圍內。因此，水平表面及垂直表面均可暴露於離子且可被蝕刻。由於現在在層116的頂表面125上設置有保護性聚合物（犧牲層115），因此此種蝕刻使得在圖案被延長時層116的厚度損失減少（或者對層116的垂直蝕刻減少）。假定側壁上也存在一些聚合物沉積，則橫向蝕刻速率也可降低。
轉到圖3C及圖3H，示出在圖3B所示蝕刻操作的另一階段處基板100的結構。在此階段處，通過斜角反應性離子束150A及斜角反應性離子束150B，已從犧牲層115的頂表面移除材料，同時通過斜角反應性離子束150A，已從第一側壁114A完全移除犧牲層115，且通過斜角反應性離子束150B，已從第二側壁114A完全移除犧牲層115。犧牲層115仍沿著層116的頂部保留。
轉到圖3D及圖3I，示出在圖3C所示蝕刻操作的另一階段處基板100的結構（為了清楚起見，移除了斜角反應性離子束150A及斜角反應性離子束150B）。在此階段處，已從犧牲層115的頂表面移除了更多的材料，同時第一側壁114A及第二側壁114C已被延長以為腔110產生大於L1的長度L4。如圖所示，犧牲層115的隅角可由於斜角離子的蝕刻而圓化，同時層116保持在頂表面上受到保護。腔110已被延長，而腔110的寬度保持為值W1，且層116的厚度保持為H1。值得注意的是，圖3D所示結構可表示在完成使用斜角反應性離子束150A及斜角反應性離子束150B進行的蝕刻之後的腔110。
轉到圖3E及圖3J，示出在通過適當的濕式蝕刻或乾式蝕刻移除犧牲層115之後的基板100的結構，例如，所述濕式蝕刻或乾式蝕刻被設計成相對於層116的材料優先蝕刻聚合物材料。因此，在移除聚合物層之後，腔110的隅角可展現出比在不使用犧牲層115的情況下原本將出現的圓化更少的圓化。
現在轉到圖4A，示出以示意形式繪示的處理設備200。處理設備200表示用於選擇性地蝕刻基板部分（例如選擇性地延長腔）的處理設備。處理設備200可為具有電漿腔室202的基於電漿的處理系統，電漿腔室202用於通過本領域中已知的任何方便的方法在其中產生電漿204。電源230可例如為用以產生電漿204的射頻（radio frequency，RF）電源。如圖所示，可提供具有抽取開孔208的抽取板206，其中可執行選擇性蝕刻以選擇性地移除側壁層。基板（例如圖1B所示的具有前述結構的基板100）設置在製程腔室222中。基板100的基板平面由所示笛卡爾坐標系的X-Y平面表示，而基板100的平面的垂線是沿著Z軸（Z方向）。
在定向蝕刻操作期間，如圖所示，通過抽取開孔208抽取斜角離子束210。在一個實施例中，斜角離子束210可表示以上所述的斜角反應性離子束150。如同在已知系統中，當使用偏壓電源220在電漿腔室202與基板100之間施加電壓差時，可抽取斜角離子束210。偏壓電源220可耦合到製程腔室222，例如，其中製程腔室222及基板100保持處於相同的電位。在各種實施例中，如同在已知系統中，斜角離子束210可被抽取為連續束或脈衝式離子束。例如，偏壓電源220可被配置成將電漿腔室202與製程腔室222之間的電壓差供應為脈衝式直流（DC）電壓，其中脈衝式電壓的電壓、脈衝頻率及工作循環可彼此獨立地加以調整。
通過相對於抽取開孔208且因此相對於斜角離子束210沿著掃描方向216對包含基板100的基板載台214進行掃描，當例如腔110un等結構例如垂直於掃描方向216而被定向時，斜角離子束210可蝕刻此類結構的目標表面，如圖4B進一步所示。在各種實施例中，例如，斜角離子束210可被提供為帶狀離子束，其具有沿著圖4B所示笛卡爾坐標系的X方向延伸的長軸。基板100可被佈置成例如使得腔110的一組側壁（參見第一側壁114A）暴露於斜角離子束210。這樣一來，如圖4A所示，相對於Z軸（基板平面的法線）形成非零入射角的斜角離子束210可撞擊沿著X-Z平面定向的側壁，如所述。如圖1C或圖1F所示，此種幾何學有利於對X-Z側壁進行反應性離子蝕刻而不蝕刻Y-Z側壁，且因此選擇性地延長腔110以產生腔110的延長結構。在各種實施例中，非零入射角的值可在10度至75度間變化，而在一些實施例中，所述值可介於20度與60度之間的範圍內。關於這一點，實施例並不受限制。斜角離子束210可由包括惰性氣體、反應性氣體在內的任何方便的氣體混合物組成，且在一些實施例中可與其他氣態物質一起提供。可從氣體源224提供氣體，其中氣體源224可為被耦合成向電漿腔室202提供多種不同氣體的氣體歧管。在特定實施例中，斜角離子束210及其他反應性物質可作為蝕刻配方提供給基板100，以便對基板100上圖案化層的目標側壁執行定向反應性離子蝕刻。如上所論述，蝕刻配方可相對於基板基底層118的材料是選擇性的以便移除聚合物層（犧牲層115）及層116的材料，而不蝕刻基板基底層118或者在較小的程度上蝕刻基板基底層118。
在圖4B所示實例中，斜角離子束210被提供為沿著X方向延伸成束寬度的帶狀離子束，其中所述束寬度足以使基板100的整個寬度（甚至在沿著X方向的最寬部分處）受到暴露。示例性束寬度可在10 cm、20 cm、30 cm或更大的範圍內，而沿著Y方向的示例性束長度可在3 mm、5 mm、10 mm或20 mm的範圍內。關於這一點，實施例並不受限制。
如圖4B還指示，可在掃描方向216上對基板100進行掃描，其中掃描方向216位於X-Y平面中，例如沿著Y方向。值得注意的是，掃描方向216可表示在沿著Y方向的兩個相反（180度）方向上對基板100的掃描，或者僅為向左的掃描或向右的掃描。如圖3B所示，斜角離子束210的長軸垂直於掃描方向216沿著X方向延伸。因此，如圖4B所示，當沿著掃描方向216從基板100的左側到右側對基板100進行掃描達足夠的長度時，整個基板100可暴露於斜角離子束210。
現在轉到圖4C，示出以示意形式繪示的另一處理設備240。處理設備240表示用於對基板執行斜角離子處理的處理設備，且除了以下所論述的差異之外，可與處理設備200實質上相同。值得注意的是，處理設備240包括鄰近抽取開孔208設置的束阻擋器232。束阻擋器232的大小及位置適於界定第一開孔208A及第二開孔208B，其中第一開孔208A形成第一斜角離子束210A，且第二開孔208B形成第二斜角離子束210B。所述兩個斜角離子束可相對於垂線226界定量值相等而方向相反的入射角。在一個實施例中，第一斜角離子束210A可表示斜角反應性離子束150A，而第二斜角離子束210B表示斜角反應性離子束150。相對於抽取板206沿著Z軸偏移的束阻擋器可有助於界定斜角離子束的角度。因此，第一斜角離子束210A及第二斜角離子束210B可相似且同時地處理半導體鰭的相對側壁，如圖4C所大致繪示。當配置成如圖4B中帶狀束的形狀時，通過如圖所示對基板台板214進行掃描，這些斜角離子束可將整個基板100暴露於對裝置中跨越基板100分佈的腔110進行的反應性離子蝕刻。在此種配置中，可同時蝕刻腔110的相對側壁，從而在一次掃描操作中在沿著Y軸的兩個相反方向上延長腔110。
根據本發明的各種實施例，如上所詳述，處理設備200或處理設備240也可被佈置成沉積聚合物膜。因此，在蝕刻操作開始之前，可向電漿腔室提供適當的物質，例如CH3 F，以在基板100上沉積聚合物層。在沉積之後，可切換氣體化學品以根據情況使用一個斜角離子束210或多個斜角離子束210A、210B來執行斜角反應性離子束蝕刻。
在其他實施例中，可在群集工具的獨立站中執行以上所詳述的沉積及蝕刻操作。圖5呈現根據本發明實施例的示例性系統（示為系統300）的俯視圖（X-Y平面）。根據本文中所揭露的實施例，系統300可用於執行斜角離子蝕刻操作以及法向入射蝕刻操作。系統300可被配置為群集工具，其包括裝載鎖302及傳送腔室304，以將基板100運送到各種處理腔室及在各種處理腔室之間運送。傳送腔室304及處理腔室可耦合到抽真空設備（例如已知的泵吸系統（未示出）），以將傳送腔室304及以下所論述的其他處理腔室保持在真空條件下或受控的環境條件下。因此，基板100可在不暴露於環境的情況下在各種處理腔室與傳送腔室304之間被運送。系統300可包括耦合到傳送腔室304的斜角離子束蝕刻站306，其中基板100暴露於相對於基板平面的法線以非零入射角引導的離子，這與圖1A至圖1C或圖3A至圖3C中大致所示的幾何學一致。斜角離子束蝕刻站306可構成如上大致所述的電漿腔室及抽取板，或者可構成以上所述的電漿腔室、抽取板以及製程腔室。系統300可更包括聚合物沉積腔室308，聚合物沉積腔室308耦合到傳送腔室304且被佈置成執行薄聚合物層的沉積。因此，為了執行圖1A至圖1E所示的操作序列，可在斜角離子束蝕刻站306與聚合物沉積腔室308之間依序運送基板100，同時在各操作之間不破壞真空。圖5所示配置的優點在於，可循環重複圖1A至圖1E所示製程，以通過週期性地補充腔110上的薄聚合物層來維持單向蝕刻，同時不必改變給定腔室中的化學品，這是因為可在給定專用腔室中重複相同製程。快速補充在定向離子束腔室中蝕刻的腔上的犧牲聚合物層的能力容許對待蝕刻的主要層（例如層116）的蝕刻僅沿著一個方向進行，而層116的頂部由於聚合物層的重複補充而不經歷蝕刻。例如，此種重複補充也可防止或最小化層116所經歷的任何隅角圓化。
圖6繪示示例性製程流程400。在框402處，在設置在基板上的至少一個層內提供腔。在一些實施例中，所述腔可形成在給定層內。在一些實施例中，所述腔可由沿著第一方向的第一長度及沿著與第一方向垂直的第二方向的第一寬度。所述層可由第一高度表徵。在框404處，沉積犧牲層。在一些實施例中，所述犧牲層可為薄聚合物層。所述犧牲層可被沉積成在腔上方的水平表面上形成較厚的層且在腔的垂直表面上形成相對較薄的層。
在框406處，將腔暴露於斜角離子，例如在反應性離子蝕刻操作中，其中腔沿著第一方向延長到第二長度，而腔沿著第二方向具有不大於第一寬度的第二寬度。
在框408處，沉積第二犧牲層。在一些實施例中，所述第二犧牲層可為薄聚合物層。所述第二犧牲層可被沉積成在腔上方的水平表面上形成較厚的層且在腔的垂直表面上形成相對較薄的層。
在框410處，將腔暴露於斜角離子，例如在反應性離子蝕刻操作中，其中腔沿著第一方向延長到大於第二長度的第三長度，而腔沿著第二方向具有不大於第一寬度的第三寬度。
本發明實施例提供優於在基板中界定特徵的傳統處理的各種優點。一個優點在於能夠僅沿著一個方向選擇性地延長腔，同時維持腔沿著與第一方向垂直的第二方向的尺寸。另一優點是能夠將腔減小至已知微影製程所實現的間距以下。此種能力的實例是減小相鄰溝槽（例如接觸溝槽）之間的尖端到尖端間隔。由本發明實施例提供的另一優點是能夠防止硬罩幕的過度厚度損失並減少形成在硬罩幕層中的腔中的隅角圓化，同時仍沿著目標方向選擇性地延長腔。另一優點是能夠減少用於產生特徵圖案的罩幕數目，其中各特徵可分隔開比可由單個罩幕實現的閾值間隔小的距離。此種對罩幕數目的減少進一步具有減小特徵圖案印刷的覆蓋誤差的有利效果。
本發明的範圍不受本文所述的具體實施例限制。實際上，通過閱讀以上說明及所附圖式，對所屬領域中的一般技術人員來說，除本文所述實施例及潤飾以外，本發明的其他各種實施例及對本發明的各種潤飾也將顯而易見。因此，這些其他實施例及潤飾都旨在落於本發明的範圍內。此外，已針對特定目的而在特定環境中在特定實施方案的上下文中闡述了本發明，然而所屬領域中的一般技術人員將認識到，效用並非僅限於此且可針對任何數目的目的在任何數目的環境中有益地實施本發明。因此，應考慮到本文所述本發明的全部範圍及精神來理解以上提出的申請專利範圍。
100、130:基板 110:腔 114A:第一側壁/側壁 114B:側壁 114C:第二側壁/側壁 115:犧牲層 116:層 118:基板基底層 120、120A:抽取系統 122、142、204:電漿 124、124A、126、126A:抽取部 125:頂表面 128、128A、128B、208:抽取開孔 129、232:束阻擋器 132:反應性沉積物質 134、226:垂線 150、150A、150B:斜角反應性離子束 152:反應性物質 170、172、174、180、182、184、190、192、194、196:曲線 200、240:處理設備 202:電漿腔室 206:抽取板 208A:第一開孔 208B:第二開孔 210:斜角離子束 210A:第一斜角離子束/斜角離子束 210B:第二斜角離子束/斜角離子束 214:基板載台/基板台板 216:掃描方向 220:偏壓電源 222:製程腔室 224:氣體源 230:電源 300:系統 302:裝載鎖 304:傳送腔室 306:斜角離子束蝕刻站 308:聚合物沉積腔室 400:製程流程 402、404、406、408、410:框 H1:厚度 L1、L2、L3、L4:長度 W1:寬度 X、Y、Z:軸/方向θ:非零入射角
圖1A至圖1E繪示根據本發明實施例的基板處理的各個階段的側視圖。 圖1F至圖1J繪示分別與圖1A至圖1E對應的階段的俯視圖。 圖2A示出根據本發明一些實施例對腔的選擇性延長的實驗結果。 圖2B示出根據本發明其他實施例對腔的選擇性延長的其他實驗結果。 圖2C示出根據本發明其他實施例對腔的選擇性延長的其他實驗結果。 圖3A至圖3E繪示根據本發明其他實施例的基板處理的各個階段的側視圖。 圖3F至圖3J繪示分別與圖3A至圖3E對應的階段的俯視圖。 圖4A示出根據本發明其他實施例的另一處理設備的框圖。 圖4B示出根據本發明其他實施例的圖3A所示處理設備的抽取幾何學的俯視平面圖。 圖4C示出根據本發明其他實施例的另一處理設備的框圖。 圖5示出根據本發明額外實施例的另一處理設備。 圖6繪示根據一個實施例的示例性製程流程。
400:製程流程
402、404、406、408、410:框

Claims (15)

  1. 一種對基板進行圖案化的方法，包括： 在設置在所述基板上的層中提供腔，所述腔沿著第一方向具有第一長度且沿著與所述第一方向垂直的第二方向具有第一寬度，並且其中所述第一層沿著與所述第一方向及所述第二方向垂直的第三方向向具有第一高度； 在第一沉積程序中在所述腔之上沉積犧牲層；以及 在第一次曝光中將斜角離子引導到所述腔，其中所述腔被蝕刻，並且其中在所述第一次曝光之後，所述腔沿著所述第一方向具有大於所述第一長度的第二長度，且其中所述腔沿著所述第二方向具有不大於所述第一寬度的第二寬度。
  2. 如申請專利範圍第1項所述的對基板進行圖案化的方法，其中所述第一層在所述第一次曝光之後保持所述第一高度。
  3. 如申請專利範圍第2項所述的對基板進行圖案化的方法，更包括： 在第二沉積程序中在所述腔之上沉積第二犧牲層；以及 在第二次曝光中將第二斜角離子引導到所述腔，其中所述腔被蝕刻，並且其中在所述第二次曝光之後，所述腔沿著所述第一方向具有大於所述第二長度的第三長度，且其中所述腔沿著所述第二方向具有不大於所述第一寬度的第三寬度。
  4. 如申請專利範圍第1項所述的對基板進行圖案化的方法，其中所述斜角離子是第一斜角離子，其中所述第一斜角離子在存在第一反應性環境的情況下沿著相對於所述基板的平面的垂線成第一非零入射角的第一軌跡被引導，所述第一軌跡與所述第一方向對準。
  5. 如申請專利範圍第1項所述的對基板進行圖案化的方法，其中所述斜角離子在存在第一反應性環境的情況下被引導，其中所述斜角離子包括： 第一斜角離子束，具有相對於所述基板的平面的垂線成第一非零入射角的第一軌跡；以及 第二斜角離子束，具有相對於所述基板的平面的垂線成第二非零入射角的第二軌跡，其中所述第一軌跡及所述第二軌跡與所述第一方向對準且彼此相反。
  6. 如申請專利範圍第5項所述的對基板進行圖案化的方法，其中所述第一斜角離子束及所述第二斜角離子束分別包括第一帶狀束及第二帶狀束。
  7. 如申請專利範圍第1項所述的對基板進行圖案化的方法，其中沉積所述犧牲層包括： 在電漿腔室中產生包含沉積物質的電漿；以及 沿著所述電漿腔室的一側提供抽取開孔，其中所述沉積物質通過所述抽取開孔擴散到所述基板。
  8. 如申請專利範圍第7項所述的對基板進行圖案化的方法，其中在所述第一次曝光中將所述斜角離子引導到所述腔包括通過所述抽取開孔來引導所述斜角離子。
  9. 一種對基板進行圖案化的方法，包括： 在設置在所述基板上的第一層中提供腔，所述腔沿著第一方向具有第一長度且沿著與所述第一方向垂直的第二方向具有第一寬度，並且其中所述第一層沿著與所述第一方向及所述第二方向垂直的第三方向向具有第一高度； 在第一沉積程序中在所述腔之上沉積犧牲層；以及 在第一次曝光中將斜角離子引導到所述腔， 其中所述斜角離子包括： 第一斜角離子束，具有第一軌跡，被引導到所述腔的第一側壁；以及 第二斜角離子束，具有第二軌跡，被引導到所述腔的與所述第一側壁相對的第二側壁， 其中所述腔被蝕刻，並且其中在所述第一次曝光之後，所述腔沿著所述第一方向具有大於所述第一長度的第二長度，且其中所述腔沿著所述第二方向具有不大於所述第一寬度的第二寬度。
  10. 如申請專利範圍第9項所述的對基板進行圖案化的方法，其中所述第一層在所述第一次曝光之後保持所述第一高度。
  11. 如申請專利範圍第9項所述的對基板進行圖案化的方法，其中所述第一層包括硬罩幕層，且其中所述犧牲層包括聚合物層。
  12. 如申請專利範圍第9項所述的對基板進行圖案化的方法，其中沉積所述犧牲層及引導所述斜角離子構成第一蝕刻循環，所述方法包括在多個蝕刻循環中重複所述第一蝕刻循環至少一次， 其中在所述多個蝕刻循環之後，所述腔沿著所述第一方向具有大於所述第二長度的第三長度，且其中所述腔沿著所述第二方向具有不大於所述第一寬度的第三寬度。
  13. 如申請專利範圍第9項所述的對基板進行圖案化的方法，更包括在所述第一次曝光期間沿著所述第一方向對所述基板進行掃描。
  14. 一種設備，包括： 裝載鎖，用以接收基板； 傳送腔室，耦合到所述裝載鎖，且被佈置成在真空下傳送所述基板； 斜角離子束蝕刻站，耦合到所述傳送腔室，用以相對於基板平面的法線以非零入射角將斜角反應性離子束引導到所述基板； 聚合物沉積腔室，耦合到所述傳送腔室，被佈置成在所述基板上沉積聚合物層；以及 控制器，耦合到所述聚合物沉積腔室、所述傳送腔室及所述斜角離子束蝕刻站，用以使所述基板在多個蝕刻循環內循環，其中所述多個蝕刻循環中的給定蝕刻循環包括在所述聚合物沉積腔室中沉積所述聚合物層、在所述斜角離子束蝕刻站中蝕刻所述基板以及通過所述傳送腔室在所述聚合物沉積腔室與所述斜角離子束蝕刻站之間運送所述基板。
  15. 如申請專利範圍第14項所述的設備，所述斜角離子束蝕刻站包括： 電漿腔室，用於在其中產生電漿； 抽取板，沿著所述電漿腔室的一側設置，且所述抽取板包括抽取開孔以將所述斜角反應性離子束引導到所述基板；以及 基板載台，被設置成相對於所述斜角反應性離子束沿著第一方向對所述基板進行掃描。
TW108144694A 2018-12-14 2019-12-06 對基板進行圖案化的方法以及對基板進行圖案化的裝置 TWI844592B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862779757P 2018-12-14 2018-12-14
US62/779,757 2018-12-14
US16/676,857 US11640909B2 (en) 2018-12-14 2019-11-07 Techniques and apparatus for unidirectional hole elongation using angled ion beams
US16/676,857 2019-11-07

Publications (2)

Publication Number Publication Date
TW202036722A true TW202036722A (zh) 2020-10-01
TWI844592B TWI844592B (zh) 2024-06-11

Family

ID=

Also Published As

Publication number Publication date
CN113169046B (zh) 2024-05-07
CN113169046A (zh) 2021-07-23
KR20210093354A (ko) 2021-07-27
JP7290726B2 (ja) 2023-06-13
US20230223269A1 (en) 2023-07-13
US20200194271A1 (en) 2020-06-18
JP2023123470A (ja) 2023-09-05
JP2022512350A (ja) 2022-02-03
US11640909B2 (en) 2023-05-02
WO2020123253A1 (en) 2020-06-18
KR102669442B1 (ko) 2024-05-28

Similar Documents

Publication Publication Date Title
US11908691B2 (en) Techniques to engineer nanoscale patterned features using ions
US20230223269A1 (en) Techniques and apparatus for unidirectional hole elongation using angled ion beams
US20210375626A1 (en) Techniques and apparatus for elongation patterning using angled ion beams
TWI719156B (zh) 對襯底進行加工的方法
US11119405B2 (en) Techniques for forming angled structures
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
US20230135735A1 (en) Techniques and apparatus for selective shaping of mask features using angled beams
TW201822247A (zh) 將基底及設置在其上的層圖案化以及形成器件結構的方法
US9177824B2 (en) Photoresist treatment method by low bombardment plasma
TWI844592B (zh) 對基板進行圖案化的方法以及對基板進行圖案化的裝置
KR20240093838A (ko) 기판을 패턴화하는 방법 및 장치
CN118315265A (zh) 对衬底进行图案化的设备
US20230402284A1 (en) Patterning layer modification using directional radical ribbon beam