TW202032742A

TW202032742A - 半導體封裝結構及其製造方法

Info

Publication number: TW202032742A
Application number: TW108106686A
Authority: TW
Inventors: 許哲瑋
Original assignee: 恆勁科技股份有限公司
Priority date: 2019-02-27
Filing date: 2019-02-27
Publication date: 2020-09-01
Also published as: TWI682513B

Abstract

本發明揭露一種半導體封裝結構包括一第一圖案化導電層、一第一功率晶片、一第二功率晶片、一導電黏著層、一第二圖案化導電層、一第一導電連接元件、一第二導電連接元件以及一模封層。第一功率晶片及第二功率晶片係以正面及反面相互顛倒的方式嵌埋於模封層中。另外，第一功率晶片及第二功率晶片之一側係透過導電黏著層而固定於第一圖案化導電層。本發明亦揭露一種半導體封裝結構之製造方法。

Description

半導體封裝結構及其製造方法

本發明係關於一種封裝結構及其製造方法，特別關於一種半導體封裝結構及其製造方法。

隨著資訊與車用電子的需求大幅增長，四方平面無引腳封裝(Quad Flat No-Lead；QFN)封裝結構因為具備較佳的散熱效果以及較低的阻抗值及電磁干擾，目前已成為重要的半導體封裝技術。

而在QFN封裝結構中，銅片橋接(copper clip)技術是因應大功率需求而產生的技術。銅片設計成具有高低落差的拱橋形狀，利用點錫膏製程(solder dispenser)將銅片與晶片接合，其具有較小的阻抗以承載大電流，並且可承受熱應力產生的變形，因而適用於例如電晶體等高功率元件。

以下請參照第1A圖至第1D圖，以簡單說明習知的封裝結構中利用銅片橋接技術接合電晶體的部份。

如第1A圖所示，係於一導線架(lead frame)101上配合網版印刷形成一錫膏層102。接著，如第1B圖，將一電晶體晶片103置放於錫膏層102上。而後，如第1C圖，於電晶體晶片103上形成銲錫104。最後，如第1D圖，將一橋接銅片105置放於對應的錫膏層102以及銲錫104上，並經過攝氏380度的高溫回銲製程後而使導線架101、電晶體晶片103及橋接銅片105相互接合。

上述的製程及成品至少具有下列問題：

(1)封裝結構使用了導線架以及橋接銅片，因此封裝的高度(厚度)無法降低，而限制了其應用領域。

(2)銲錫或錫膏中皆含有相當高比例的鉛，而鉛金屬會造成環境污染且對人體健康有著相當程度的影響。

(3)在攝氏380度的高溫回銲製程固定所有元件之前可能發生各個元件位移，而導致精度下降。

因此，如何改善上述缺點而提供一種能夠整合高功率元件的半導體封裝結構及其製造方法，實屬當前重要課題之一。

有鑑於上述，本發明之一目的是提供一種半導體封裝結構及其製造方法，其能夠降低含有高功率元件的半導體封裝結構的高度，同時可以增加電性效能。本發明之另一目的是提供一種半導體封裝結構及其製造方法，其能夠不使用含鉛的製程而可符合環保法令之需求。

為達上述目的，本發明提供一種半導體封裝結構，其包括一第一圖案化導電層、一第一功率晶片、一第二功率晶片、一導電黏著層、一第二圖案化導電層、一第一導電連接元件、一第二導電連接元件以及一模封層。

第一功率晶片具有一第一正面及一第一背面，並且係以第一正面朝向第一圖案化導電層設置。第一功率晶片之第一正面具有一第一電極布局，而於第一背面具有一第二電極布局。

第二功率晶片鄰設於第一功率晶片，並且具有一第二正面及一第二背面，且係以第二背面朝向第一圖案化導電層設置。第二功率晶片之第二正面具有一第三電極布局，而於第二背面具有一第四電極布局。

導電黏著層電性連接於第一功率晶片之第一電極布局與第一圖案化導電層之間。另外，導電黏著層亦電性連接於第二功率晶片之第四電極布局與第一圖案化導電層之間。

第二圖案化導電層與第一圖案化導電層相對設置，且第一功率晶片之第一背面及第二功率晶片之第二正面係朝向第二圖案化導電層設置。

第一導電連接元件電性連接於第一功率晶片之第二電極布局與第二圖案化導電層之間，以及電性連接於第二功率晶片之第三電極布局與第二圖案化導電層之間。

第二導電連接元件電性連接於第一圖案化導電層與第二圖案化導電層之間，並使其電性連接。

模封層係包覆第一圖案化導電層、導電黏著層、第一功率晶片、第二功率晶片、第一導電連接元件及第二導電連接元件。

依據本發明之一實施例，其中第一功率晶片之第一電極布局相同於第二功率晶片之第三電極布局，且第一功率晶片之第二電極布局相同於第二功率晶片之第四電極布局。

依據本發明之一實施例，其中第一功率晶片及第二功率晶片係分別為一電晶體晶片。

依據本發明之一實施例，其中第一電極布局及第三電極布局係分別包含一閘極及一源極，而第二電極布局及第四電極布局係分別包含一汲極。

依據本發明之一實施例，其中第二電極布局之汲極係電性連接於第三電極布局之源極。

依據本發明之一實施例，其中模封層之材質係為鑄模化合物，其係以酚醛基樹脂、環氧基樹脂或矽基樹脂為主要基質。

另外，為達上述目的，本發明提供一種半導體封裝結構的製造方法，其包括下列步驟：步驟一係提供一承載板；步驟二係形成一第一圖案化導電層於承載板之一表面；步驟三係設置一導電黏著層於部分之第一圖案化導電層上；步驟四係設置一第一功率晶片於導電黏著層上，其中第一功率晶片之一第一正面之一第一電極布局係接觸於導電黏著層；步驟五係設置一第二功率晶片於導電黏著層上，其中第二功率晶片之一第二背面之一第四電極布局係接觸於導電黏著層；步驟六係形成至少一導電連接元件於未設置導電黏著層之第一圖案化導電層、第一功率晶片之一第一背面之一第二電極布局及/或第二功率晶片之一第二正面之一第三電極布局；步驟七係形成一模封層於承載板上，並且包覆第一圖案化導電層、導電黏著層、第一功率晶片、第二功率晶片及導電連接元件；步驟八係形成一第二圖案化導電層於模封層上，並且電性連接於暴露於模封層之導電連接元件；步驟九係移除承載板。

依據本發明之一實施例，其中第一功率晶片之第一背面之至少一汲極係電性連接於第二功率晶片之第二正面之至少一源極。

再者，為達上述目的，本發明提供一種半導體封裝結構的製造方法包括下列步驟：步驟一係提供一承載板；步驟二係形成一第一圖案化導電層於承載板之一表面；步驟三係設置一導電黏著層於部分之第一圖案化導電層上；步驟四係設置一第一功率晶片於導電黏著層上，其中第一功率晶片之一第一正面之一第一電極布局係接觸於導電黏著層；步驟五係設置一第二功率晶片於導電黏著層上，其中第二功率晶片之一第二背面之一第四電極布局係接觸於導電黏著層；步驟六係形成至少一第二導電連接元件於未設置導電黏著層之第一圖案化導電層；步驟七係形成一模封層於承載板上，並且包覆第一圖案化導電層、導電黏著層、第一功率晶片、第二功率晶片及第二導電連接元件；步驟八係於模封層上對應於第一功率晶片之一第一背面之一第二電極布局及第二功率晶片之一第二正面之一第三電極布局形成複數個開口；步驟九係形成一第一導電連接元件於該些開口；步驟十係形成一第二圖案化導電層於模封層上，並且電性連接於暴露於模封層之第一導電連接元件及第二導電連接元件；以及步驟十一係移除承載板。

依據本發明之一實施例，其中第一導電連接元件及第二圖案化導電層係同時於一工序中形成。

承上所述，本發明之一種半導體封裝結構及其製造方法係將例如為電晶體晶片的第一功率晶片以及第二功率晶片以相互顛倒的方式設置，據以縮短晶片之間電性連接的距離以增加電性效能。另一方面，利用半導體製程取代習知的含鉛及高溫回銲製程，除了能夠大幅度的提高封裝結構的精度，更能符合無鉛的環保製程趨勢需求。

101‧‧‧導線架

102‧‧‧錫膏層

103‧‧‧電晶體晶片

104‧‧‧銲錫

105‧‧‧橋接銅片

20‧‧‧半導體封裝結構

21‧‧‧承載板

211‧‧‧表面

22‧‧‧第一圖案化導電層

23‧‧‧導電黏著層

24‧‧‧第一功率晶片

241‧‧‧第一正面

242‧‧‧第一背面

25‧‧‧第二功率晶片

251‧‧‧第二正面

252‧‧‧第二背面

261‧‧‧第一導電連接元件

262‧‧‧第二導電連接元件

27‧‧‧模封層

27a‧‧‧保護層

271、272、273、274、275‧‧‧開口

28‧‧‧第二圖案化導電層

30‧‧‧電路板

33‧‧‧電子元件

32、34‧‧‧導電凸塊

D1、D2‧‧‧汲極

G1、G2‧‧‧閘極

S1、S2‧‧‧源極

T01、T02‧‧‧頂端

第1A圖至第1D圖係顯示先前技術之封裝結構中利用銅片橋接技術接合電晶體的製造方法示意圖。

第2A圖至第2I圖係顯示依據本發明第一實施例之半導體封裝結構之製造方法示意圖。

第3A圖至第3D圖係顯示依據本發明第二實施例之部分半導體封裝結構之製造方法示意圖。

第4圖係本發明較佳實施例之半導體封裝結構設置於電路板之一示意圖。

第5圖係本發明較佳實施例之承載有電子元件之半導體封裝結構設置於電路板之一示意圖。

以下將透過實施例來解釋本發明內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。須說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以限制實際比例。另外，以下實施例中，相同的元件將以相同的元件符號加以說明。

以下請參照第2A圖至第2I圖，其係本發明第一實施例之半導體封裝結構的製造方法示意圖。半導體封裝結構的製造方法包括步驟S11至步驟S20。

如第2A圖所示，步驟S11係於一承載板21之一表面211上形成一第一圖案化導電層22。承載板21可以係為金屬板或為絕緣板。第一圖案化導電層22之材料係為導電金屬，例如銅、銀、鎳或其組成之合金，其可利用微影蝕刻技術，配合額外之光阻層(圖中未顯示)執行曝光顯影以及蝕刻工序，並執行電鍍工序，以形成第一圖案化導電層22。

於此要特別說明的是，於傳統之晶圓型式(wafer type)之製程中，僅能針對形成於單一晶圓內之晶片(chip)或晶粒(die)同時進行封裝製程，其較為耗時且具有製程上之諸多限制。相較於傳統之晶圓型式之封裝製程，本發明採用大尺寸板面型式(panel level type)之封裝製程。其中，承載板21之面積為單一晶圓面積之複數倍。據此，本發明之承載板21能夠對於切割自複數個晶圓之全部晶片(或晶粒)同時進行封裝製程，而能有效節省製造時間。

接著，如第2B圖所示，步驟S12係設置一導電黏著層23於部分之第一圖案化導電層22上。導電黏著層23係可為導電膠，其材料可包含高散熱導電材料，例如銀或銅。在其他實施例中，導電黏著層23還可以是異方性導電膠，以提供垂直(Z軸)導通之用。

接著，如第2C圖所示，步驟S13係設置一第一功率晶片24於導電黏著層23上。第一功率晶片24具有一第一正面241及一第一背面242。在第一正面241具有一第一電極布局，而在第一背面242具有一第二電極布局。其中，第一正面241之第一電極布局係接觸於導電黏著層23。

接著，步驟S14係設置一第二功率晶片25於導電黏著層23上。第二功率晶片25具有一第二正面251及一第二背面252。在第二正面251具有一第三電極布局，而在第二背面252則具有一第四電極布局。其中，第二背面252之第四電極布局係接觸於導電黏著層23。

在本實施例中，第一功率晶片24以及第二功率晶片25係分別為一電晶體晶片，例如金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor；MOSFET)晶片。因此，第一電極布局以及第三電極布局係分別包括一閘極(Gate)G1、G2及一源極(Source)S1、S2。另一方面，第二電極布局以及第四電極布局則係分別包括一汲極(Drain)D1、D2。在其他實施例中，電晶體晶片還可以是雙極性接面電晶體(bipolar junction transistor；BJT)晶片或是絕緣柵雙極電晶體(Insulated Gate Bipolar Transistor；IGBT)晶片等。

基於上述，第一功率晶片24以及第二功率晶片25係相同的元件，因此第一功率晶片24之第一電極布局係相同於第二功率晶片25之第三電極布局，且第一功率晶片24之第二電極布局係相同於第二功率晶片25之第四電極布局。換言之，第一功率晶片24以及第二功率晶片25係以相互顛倒的方式設置於導電黏著層23上。

接著，如第2D圖所示，步驟S15係形成一第一導電連接元件261於第一功率晶片24之第一背面242之第二電極布局及第二功率晶片25之第二正面251之第三電極布局。第一導電連接元件261可以利用微影蝕刻技術，配合額外之光阻層(圖中未顯示)執行曝光顯影以及蝕刻工序，並執行電鍍工序而形成。

接著，如第2E圖所示，步驟S16係形成一第二導電連接元件262於未設置導電黏著層23之第一圖案化導電層22上。第二導電連接元件262，例如導電柱，其材質係為金屬，可以透過電鍍工序而直接形成於第一圖案化導電層22上，除了提供電傳導路徑之外，還可增加支撐強度。在其他實施例中，第二導電連接元件262還可以預先成形後再藉由導電膠而固定並且電性連接於第一圖案化導電層22(圖中未示)。

接著，如第2F圖所示，步驟S17係形成一模封層27於承載板21上，並且包覆第一圖案化導電層22、導電黏著層23、第一功率晶片24、第二功率晶片25、第一導電連接元件261以及第二導電連接元件262。其中，模封層27之材質可以為高填料含量介電材(high filler content dielectric material)，例如為鑄模化合物(molding compound)，其係以酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)或矽基樹脂(Silicone-Based Resin)為主要基質，其佔鑄模化合物之整體比例約為8wt.%~12wt.%，並摻雜佔整體比例約70wt.%~90wt.%的填充劑而形成。其中，填充劑可以包括二氧化矽及氧化鋁，以達到增加機械強度、降低線性熱膨脹係數、增加熱傳導、增加阻水及減少溢膠的功效。

在本實施例中，步驟S17還包括透過研磨工序研磨模封層27之頂部，以顯露出第一導電連接元件261以及第二導電連接元件262之頂端T01、T02。

接著，如第2G圖所示，步驟S18係形成一第二圖案化導電層28於模封層27上，並且電性連接於暴露於模封層27之第一導電連接元件261及第二導電連接元件262。

接著，如第2H圖所示，步驟S19係形成保護層(cover layer)27a於模封層27上，並且包覆第二圖案化導電層28，據以保護嵌埋於模封層27以及保護層27a內之元件。在本實施例中，還可選擇性地執行研磨工序研磨保護層27a之頂部。

最後，如第2I圖所示，步驟S20係移除承載板21，據以形成一半導體封裝結構20。在本實施例中，第一功率晶片24以及第二功率晶片25係以相互顛倒的方式設置，且第一功率晶片24之汲極D1係透過第一導電連接元件261以及第二圖案化導電層28而與第二功率晶片25之源極S2電性連接。據此，可以縮短汲極D1以及源極S2之間的電傳導距離，而可增加電性效果，另一方面，也使得半導體封裝結構能夠應用於半橋電路。

以下接著說明本發明第二實施例之半導體封裝結構的製造方法。在本實施例中，半導體封裝結構的製造方法包括步驟S31至步驟S40。由於本實施例之製造方法與第一實施例之製造方法有部分的步驟示相同的，因此將省略該相同的步驟敘述。另外，在本實施例中係沿用第一實施例之元件符號。

首先，步驟S31至步驟S34係與第一實施例之步驟S11至步驟S14相同，故於此不再加以贅述。

接著，如第3A圖所示，步驟S35係形成第二導電連接元件262於未設置導電黏著層23之第一圖案化導電層22上。與上述實施例相同，第二導電連接元件262，例如導電柱，其材質係為金屬，可以透過電鍍工序而直接形成於第一圖案化導電層22上，除了提供電傳導路徑之外，還可增加支撐強度。在其他實施例中，第二導電連接元件262還可以預先成形後再藉由導電膠而固定並且電性連接於第一圖案化導電層22(圖中未示)。

接著，如第3B圖所示，步驟S36係形成模封層27於承載板21上，並且包覆第一圖案化導電層22、導電黏著層23、第一功率晶片24、第二功率晶片25以及第二導電連接元件262。另外，步驟S36還可包括透過研磨工序研磨模封層27之頂部，以顯露出第二導電連接元件262之頂端T02。

接著，如第3C圖所示，步驟S37係以雷射鑽孔(laser drilling)技術於模封層27分別對應於第一功率晶片24之汲極D1以及第二功率晶片25之源極S2及閘極G2之位置形成三個開口271、272、273，以暴露出第一功率晶片24之汲極D1以及第二功率晶片25之源極S2及閘極G2。

接著，如第3D圖所示，步驟S38係形成第一導電連接元件261於開口271、272、273以及形成第二圖案化導電層28於模封層27上，並且電性連接於暴露於模封層27之第一導電連接元件261及第二導電連接元件262。在本實施例中，第一導電連接元件261以及第二圖案化導電層28係可同時形成，可利用微影蝕刻技術配合額外之光阻層(圖中未顯示)執行曝光顯影以及蝕刻工序，並執行電鍍工序以形成第一導電連接元件261以及第二圖案化導電層28。

接著，步驟39及步驟40係與第一實施例之步驟S19及步驟S20相同，故於此不再加以贅述。

本發明之半導體封裝結構20可以如第4圖所示，藉由導電凸塊32而電性連接於一電路板30上。其中，電路板30可以是印刷電路板、金屬核心(metal core)電路板或玻璃電路板。

另外，還可如第5圖所示，於保護層27a上以雷射鑽孔技術形成開口274、275以暴露出部分的第二圖案化導電層28，並將一電子元件33透過導電凸塊34而電性連接於第二圖案化導電層28。

綜上所述，本發明之一種半導體封裝結構及其製造方法係將例如為電晶體晶片的第一功率晶片以及第二功率晶片以相互顛倒的方式設置，其具有下列特點：

(1)將第一功率晶片以及第二功率晶片以相互顛倒的方式設置，得縮短晶片之間電性連接的距離以增加電性效能，且可減少封裝結構的高度。

(2)利用半導體製程取代習知的回銲製程，以大幅度的提高封裝結構的精度。

(3)製程中捨棄含鉛的回銲製程，因而可以符合環保的趨勢以及法令的需求。

(4)功率晶片之一側係使用導熱黏著層來固定於第一圖案化導電層，可以簡化製程。

本發明符合發明專利之要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士，爰依本案發明精神所作之等效修飾或變化，皆應包括於以下之申請專利範圍內。