TW202008555A - 垂直式暫態電壓抑制裝置 - Google Patents

垂直式暫態電壓抑制裝置 Download PDF

Info

Publication number
TW202008555A
TW202008555A TW108124364A TW108124364A TW202008555A TW 202008555 A TW202008555 A TW 202008555A TW 108124364 A TW108124364 A TW 108124364A TW 108124364 A TW108124364 A TW 108124364A TW 202008555 A TW202008555 A TW 202008555A
Authority
TW
Taiwan
Prior art keywords
heavily doped
region
well region
conductivity type
doped region
Prior art date
Application number
TW108124364A
Other languages
English (en)
Other versions
TWI712148B (zh
Inventor
林昆賢
陳致維
范美蓮
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Publication of TW202008555A publication Critical patent/TW202008555A/zh
Application granted granted Critical
Publication of TWI712148B publication Critical patent/TWI712148B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明係揭露一種垂直式暫態電壓抑制裝置，包含屬於第一導電型之一半導體基板、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第一導電型之一第二重摻雜區與一二極體。第一摻雜井區設於半導體基板中，並與半導體基板之底部相隔，第一摻雜井區浮接。第一重摻雜區設於第一摻雜井區中，第二重摻雜區設於半導體基板中。二極體設於半導體基板中，並經由一導電線電性連接第二重摻雜區。

Description

垂直式暫態電壓抑制裝置
本發明係關於一種抑制裝置，且特別關於一種垂直式暫態電壓抑制裝置。
受到靜電放電（ESD）的衝擊而損傷，再加上一些電子產品，如筆記型電腦或手機亦作的比以前更加輕薄短小，對ESD衝擊的承受能力更為降低。對於這些電子產品，若沒有利用適當的ESD保護裝置來進行保護，則電子產品很容易受到ESD的衝擊，而造成電子產品發生系統重新啟動，甚至硬體受到傷害而無法復原的問題。目前，所有的電子產品都被要求能通過IEC 61000-4-2標準之ESD測試需求。對於電子產品的ESD問題，使用暫態電壓抑制器（TVS）是較為有效的解決方法，讓ESD能量快速透過TVS予以釋放，避免電子產品受到ESD的衝擊而造成傷害。TVS的工作原理如第1圖所示，在印刷電路板（PCB）上，暫態電壓抑制器10並聯欲保護裝置12，當ESD情況發生時，暫態電壓抑制器10係瞬間被觸發，同時，暫態電壓抑制器10亦可提供一低電阻路徑，以供暫態之ESD電流進行放電，讓ESD暫態電流之能量透過暫態電壓抑制器10得以釋放。
在美國專利公告號8552530中，其係揭露一垂直式暫態電壓抑制器。此垂直式暫態電壓抑制器包含一N型重摻雜基板、一P型輕摻雜區、一N型重摻雜深井區、一P型重摻雜區、一第一N型重摻雜區與一第二N型重摻雜區，如第3a圖所示。P型輕摻雜區與N型重摻雜深井區形成於N型重摻雜基板上。P型重摻雜區、第一N型重摻雜區與第二N型重摻雜區形成在P型輕摻雜區中。第二N型重摻雜區電性連接第一接腳。第一接腳電性連接一端路端進而被保護。N型重摻雜基板電性連接第二接腳。第二接腳電性連接一接地端。N型重摻雜深井區電性連接P型重摻雜區與第一N型重摻雜區。換言之，P型輕摻雜區是接地的。第二N型重摻雜區、P型輕摻雜區與N型重摻雜基板形成一NPN雙載子接面電晶體。因為此NPN雙載子接面電晶體之基極接地而限制了NPN雙載子接面電晶體之增益，且P型重摻雜區與第二N型重摻雜區形成一齊納二極體，故垂直式暫態電壓抑制器之箝位電壓與靜電放電性能係分別較高並較差。
因此，本發明係在針對上述的困擾，提出一種垂直式暫態電壓抑制裝置，以解決習知所產生的問題。
本發明的主要目的，在於提供一種垂直式暫態電壓抑制裝置，其係浮接一垂直式雙載子接面電晶體之基極，以維持低握持(holding)電壓與低箝位電壓，並增加靜電放電性能。
為達上述目的，本發明提供一種垂直式暫態電壓抑制裝置，其係包含屬於第一導電型之一半導體基板、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第一導電型之一第二重摻雜區與一二極體。第一摻雜井區設於半導體基板中，並與半導體基板之底部相隔，第一摻雜井區浮接。第一重摻雜區設於第一摻雜井區中，第二重摻雜區設於半導體基板中。二極體設於半導體基板中，並經由一導電線電性連接第二重摻雜區。
在本發明之一實施例中，二極體更包含屬於第二導電型之一第二摻雜井區、屬於第二導電型之一第三重摻雜區與屬於第一導電型之一第四重摻雜區。第二摻雜井區設於半導體基板中，第三重摻雜區設於第二摻雜井區中，第三重摻雜區經由導電線電性連接第二重摻雜區，第四重摻雜區設於第二摻雜井區中。
在本發明之一實施例中，二極體更包含屬於第二導電型之一第二摻雜井區、屬於第二導電型之一第三重摻雜區與屬於第一導電型之一第四重摻雜區。第二摻雜井區設於半導體基板中，第三重摻雜區設於第二摻雜井區中，第四重摻雜區設於第二摻雜井區中，第四重摻雜區經由導電線電性連接第二重摻雜區。
在本發明之一實施例中，垂直式暫態電壓抑制裝置更包含一重摻雜井區，其係屬於第一導電型，重摻雜井區設於半導體基板中，第二重摻雜區設於重摻雜井區中。
本發明亦提供一種垂直式暫態電壓抑制裝置，其係包含屬於第一導電型之一半導體基板、一磊晶層、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第一導電型之一第二重摻雜區與一二極體。磊晶層設於半導體基板上，第一摻雜井區設於磊晶層中，第一摻雜井區浮接。第一重摻雜區設於第一摻雜井區中，第二重摻雜區設於磊晶層中。二極體設於磊晶層中，並經由一導電線電性連接第二重摻雜區。
在本發明之一實施例中，二極體更包含屬於第二導電型之一第二摻雜井區、屬於第二導電型之一第三重摻雜區與屬於第一導電型之一第四重摻雜區。第二摻雜井區設於磊晶層中，第三重摻雜區設於第二摻雜井區中，第三重摻雜區經由導電線電性連接第二重摻雜區，第四重摻雜區設於第二摻雜井區中。
在本發明之一實施例中，二極體更包含屬於第二導電型之一第二摻雜井區、屬於第二導電型之一第三重摻雜區與屬於第一導電型之一第四重摻雜區。第二摻雜井區設於磊晶層中，第三重摻雜區設於第二摻雜井區中，第四重摻雜區設於第二摻雜井區中，第四重摻雜區經由導電線電性連接第二重摻雜區。
在本發明之一實施例中，垂直式暫態電壓抑制裝置更包含一重摻雜井區，其係屬於第一導電型，重摻雜井區設於磊晶層中，以接觸半導體基板，第二重摻雜區設於重摻雜井區中。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
以下請參閱第2圖。以下介紹本發明之垂直式暫態電壓抑制裝置之第一實施例，其係包含屬於第一導電型之一半導體基板14、屬於第二導電型之一第一摻雜井區16、屬於第一導電型之一第一重摻雜區18、屬於第一導電型之一第二重摻雜區20與一二極體22。第一摻雜井區16設於半導體基板14中，並與半導體基板14之底部相隔，第一摻雜井區16浮接。第一重摻雜區18設於第一摻雜井區16中，第二重摻雜區20設於半導體基板14中。二極體22設於半導體基板14中，並經由一導電線24電性連接第二重摻雜區20。
二極體22更包含屬於第二導電型之一第二摻雜井區26、屬於第二導電型之一第三重摻雜區28與屬於第一導電型之一第四重摻雜區30。第二摻雜井區26設於半導體基板14中，第三重摻雜區28設於第二摻雜井區26中，第三重摻雜區28經由導電線24電性連接第二重摻雜區20，第四重摻雜區30設於第二摻雜井區26中。第一重摻雜區18與第四重摻雜區30電性連接第一接腳，半導體基板14電性連接第二接腳。
請參閱第2圖與第3圖。當第一導電型為N型，則第二導電型為P型。因此，半導體基板14、第一摻雜井區16與第一重摻雜區18形成一NPN雙載子接面電晶體32。NPN雙載子接面電晶體32並聯二極體22。NPN雙載子接面電晶體32之崩潰電壓藉由第一摻雜井區16之摻雜濃度來調整。當靜電放電事件發生在第一接腳或第二接腳時，NPN雙載子接面電晶體32或二極體22被觸發導通。因為NPN雙載子接面電晶體32為浮接，且箝位電壓與握持電壓(holding voltage)很有關係，故垂直式暫態電壓抑制裝置係維持其低握持電壓與低箝位電壓，以增強靜電放電性能。
請參閱第2圖與第4圖。當第一導電型為P型，則第二導電型為N型。因此，半導體基板14、第一摻雜井區16與第一重摻雜區18形成一PNP雙載子接面電晶體34。PNP雙載子接面電晶體34並聯二極體22。PNP雙載子接面電晶體34之崩潰電壓藉由第一摻雜井區16之摻雜濃度來調整。當靜電放電事件發生在第一接腳或第二接腳時，PNP雙載子接面電晶體34或二極體22被觸發導通。因為PNP雙載子接面電晶體34為浮接，且箝位電壓與握持電壓(holding voltage)很有關係，故垂直式暫態電壓抑制裝置係維持其低握持電壓與低箝位電壓，以增強靜電放電性能。
請參閱第5圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第二實施例，第二實施例與第一實施例差別在於第二實施例更包含一重摻雜井區36，其係屬於第一導電型，重摻雜井區36設於半導體基板14中，第二重摻雜區20設於重摻雜井區36中。重摻雜井區36降低靜電放電電流流經二極體22之阻抗，其餘技術特徵已於前面敘述，不再贅述。
請參閱第6圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第三實施例，第三實施例與第一實施例差別在於二極體22之連接關係。在第三實施例中，第四重摻雜區30經由導電線24電性連接第二重摻雜區20，且半導體基板14電性連接第一接腳，第一重摻雜區18與第三重摻雜區28電性連接第二接腳，其餘技術特徵已於前面敘述過，故不再贅述。
請參閱第6圖與第7圖。當第一導電型為N型，則第二導電型為P型。因此，半導體基板14、第一摻雜井區16與第一重摻雜區18形成一NPN雙載子接面電晶體38。NPN雙載子接面電晶體38並聯二極體22。NPN雙載子接面電晶體38之崩潰電壓藉由第一摻雜井區16之摻雜濃度來調整。當靜電放電事件發生在第一接腳或第二接腳時，NPN雙載子接面電晶體38或二極體22被觸發導通。因為NPN雙載子接面電晶體38為浮接，且箝位電壓與握持電壓(holding voltage)很有關係，故垂直式暫態電壓抑制裝置係維持其低握持電壓與低箝位電壓，以增強靜電放電性能。
請參閱第6圖與第8圖。當第一導電型為P型，則第二導電型為N型。因此，半導體基板14、第一摻雜井區16與第一重摻雜區18形成一PNP雙載子接面電晶體40。PNP雙載子接面電晶體40並聯二極體22。PNP雙載子接面電晶體40之崩潰電壓藉由第一摻雜井區16之摻雜濃度來調整。當靜電放電事件發生在第一接腳或第二接腳時，PNP雙載子接面電晶體40或二極體22被觸發導通。因為PNP雙載子接面電晶體34為浮接，且箝位電壓與握持電壓(holding voltage)很有關係，故垂直式暫態電壓抑制裝置係維持其低握持電壓與低箝位電壓，以增強靜電放電性能。
請參閱第9圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第四實施例，第四實施例與第三實施例差別在於第四實施例更包含一重摻雜井區36，其係屬於第一導電型，重摻雜井區36設於半導體基板14中，第二重摻雜區20設於重摻雜井區36中。重摻雜井區36降低靜電放電電流流經二極體22之阻抗，其餘技術特徵已於前面敘述，不再贅述。
請參閱第10圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第五實施例，第五實施例與第一實施例差別在於第一摻雜井區16、第二重摻雜區20與第二摻雜井區26設於一磊晶層42中，且此磊晶層42設於半導體基板14上，其中第一摻雜井區16與第二摻雜井區26接觸或隔離半導體基板14。當第一摻雜井區16與第二摻雜井區26接觸或隔離半導體基板14，且磊晶層42為N型、P型或本質型(intrinsic)時，第五實施例的等效電路皆與第一實施例相同，其餘技術特徵已於前面敘述，不再贅述。
請參閱第11圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第六實施例，第六實施例與第二實施例差別在於第一摻雜井區16、重摻雜井區36與第二摻雜井區26設於一磊晶層42中，且此磊晶層42設於半導體基板14上，其中重摻雜井區36必須接觸半導體基板14。當第一摻雜井區16與第二摻雜井區26接觸或隔離半導體基板14，且磊晶層42為N型、P型或本質型(intrinsic)時，第六實施例的等效電路皆與第二實施例相同，其餘技術特徵已於前面敘述，不再贅述。
請參閱第12圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第七實施例，第七實施例與第三實施例差別在於第一摻雜井區16、第二重摻雜區20與第二摻雜井區26設於一磊晶層42中，且此磊晶層42設於半導體基板14上，其中第一摻雜井區16與第二摻雜井區26接觸或隔離半導體基板14。當第一摻雜井區16與第二摻雜井區26接觸或隔離半導體基板14，且磊晶層42為N型、P型或本質型(intrinsic)時，第七實施例的等效電路皆與第三實施例相同，其餘技術特徵已於前面敘述，不再贅述。
請參閱第13圖，以下介紹本發明之垂直式暫態電壓抑制裝置之第八實施例，第八實施例與第四實施例差別在於第一摻雜井區16、重摻雜井區36與第二摻雜井區26設於一磊晶層42中，且此磊晶層42設於半導體基板14上，其中重摻雜井區36必須接觸半導體基板14。當第一摻雜井區16與第二摻雜井區26接觸或隔離半導體基板14，且磊晶層42為N型、P型或本質型(intrinsic)時，第八實施例的等效電路皆與第四實施例相同，其餘技術特徵已於前面敘述，不再贅述。
綜上所述，本發明浮接一垂直式雙載子接面電晶體之基極，以維持低握持(holding)電壓與低箝位電壓，並增加靜電放電性能。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧暫態電壓抑制器 12‧‧‧欲保護裝置 14‧‧‧半導體基板 16‧‧‧第一摻雜井區 18‧‧‧第一重摻雜區 20‧‧‧第二重摻雜區 22‧‧‧二極體 24‧‧‧導電線 26‧‧‧第二摻雜井區 28‧‧‧第三重摻雜區 30‧‧‧第四重摻雜區 32‧‧‧NPN雙載子接面電晶體 34‧‧‧PNP雙載子接面電晶體 36‧‧‧重摻雜井區 38‧‧‧NPN雙載子接面電晶體 40‧‧‧PNP雙載子接面電晶體 42‧‧‧磊晶層
第1圖為現有技術之與欲保護裝置連接之暫態電壓抑制器的電路方塊圖。 第2圖為本發明之垂直式暫態電壓抑制裝置之第一實施例之結構剖視圖。 第3圖為本發明之第2圖之等效電路圖。 第4圖為本發明之第2圖之另一等效電路圖。 第5圖為本發明之垂直式暫態電壓抑制裝置之第二實施例之結構剖視圖。 第6圖為本發明之垂直式暫態電壓抑制裝置之第三實施例之結構剖視圖。 第7圖為本發明之第6圖之等效電路圖。 第8圖為本發明之第6圖之另一等效電路圖。 第9圖為本發明之垂直式暫態電壓抑制裝置之第四實施例之結構剖視圖。 第10圖為本發明之垂直式暫態電壓抑制裝置之第五實施例之結構剖視圖。 第11圖為本發明之垂直式暫態電壓抑制裝置之第六實施例之結構剖視圖。 第12圖為本發明之垂直式暫態電壓抑制裝置之第七實施例之結構剖視圖。 第13圖為本發明之垂直式暫態電壓抑制裝置之第八實施例之結構剖視圖。
14‧‧‧半導體基板
16‧‧‧第一摻雜井區
18‧‧‧第一重摻雜區
20‧‧‧第二重摻雜區
22‧‧‧二極體
24‧‧‧導電線
26‧‧‧第二摻雜井區
28‧‧‧第三重摻雜區
30‧‧‧第四重摻雜區

Claims (16)

  1. 一種垂直式暫態電壓抑制裝置，包含： 一半導體基板，屬於第一導電型； 一第一摻雜井區，其係屬於第二導電型，該第一摻雜井區設於該半導體基板中，並與該半導體基板之底部相隔，該第一摻雜井區浮接； 一第一重摻雜區，屬於該第一導電型，該第一重摻雜區設於該第一摻雜井區中； 一第二重摻雜區，屬於該第一導電型，該第二重摻雜區設於該半導體基板中；以及 一二極體，設於該半導體基板中，並經由一導電線電性連接該第二重摻雜區。
  2. 如請求項1所述之垂直式暫態電壓抑制裝置，其中該第一導電型為P型，該第二導電型為N型。
  3. 如請求項1所述之垂直式暫態電壓抑制裝置，其中該第一導電型為N型，該第二導電型為P型。
  4. 如請求項1所述之垂直式暫態電壓抑制裝置，其中該二極體更包含： 一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該半導體基板中； 一第三重摻雜區，屬於該第二導電型，該第三重摻雜區設於該第二摻雜井區中，該第三重摻雜區經由該導電線電性連接該第二重摻雜區；以及 一第四重摻雜區，屬於該第一導電型，該第四重摻雜區設於該第二摻雜井區中。
  5. 如請求項4所述之垂直式暫態電壓抑制裝置，其中該第一重摻雜區與該第四重摻雜區電性連接第一接腳，該半導體基板電性連接第二接腳。
  6. 如請求項1所述之垂直式暫態電壓抑制裝置，其中該二極體更包含： 一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該半導體基板中； 一第三重摻雜區，屬於該第二導電型，該第三重摻雜區設於該第二摻雜井區中；以及 一第四重摻雜區，屬於該第一導電型，該第四重摻雜區設於該第二摻雜井區中，該第四重摻雜區經由該導電線電性連接該第二重摻雜區。
  7. 如請求項6所述之垂直式暫態電壓抑制裝置，其中該半導體基板電性連接第一接腳，該第一重摻雜區與該第三重摻雜區電性連接第二接腳。
  8. 如請求項1所述之垂直式暫態電壓抑制裝置，更包含一重摻雜井區，其係屬於該第一導電型，該重摻雜井區設於該半導體基板中，該第二重摻雜區設於該重摻雜井區中。
  9. 一種垂直式暫態電壓抑制裝置，包含： 一半導體基板，屬於第一導電型； 一磊晶層，設於該半導體基板上； 一第一摻雜井區，其係屬於第二導電型，該第一摻雜井區設於該磊晶層中，該第一摻雜井區浮接； 一第一重摻雜區，屬於該第一導電型，該第一重摻雜區設於該第一摻雜井區中； 一第二重摻雜區，屬於該第一導電型，該第二重摻雜區設於該磊晶層中；以及 一二極體，設於該磊晶層中，並經由一導電線電性連接該第二重摻雜區。
  10. 如請求項9所述之垂直式暫態電壓抑制裝置，其中該第一導電型為P型，該第二導電型為N型。
  11. 如請求項9所述之垂直式暫態電壓抑制裝置，其中該第一導電型為N型，該第二導電型為P型。
  12. 如請求項9所述之垂直式暫態電壓抑制裝置，其中該二極體更包含： 一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該磊晶層中； 一第三重摻雜區，屬於該第二導電型，該第三重摻雜區設於該第二摻雜井區中，該第三重摻雜區經由該導電線電性連接該第二重摻雜區；以及 一第四重摻雜區，屬於該第一導電型，該第四重摻雜區設於該第二摻雜井區中。
  13. 如請求項12所述之垂直式暫態電壓抑制裝置，其中該第一重摻雜區與該第四重摻雜區電性連接第一接腳，該半導體基板電性連接第二接腳。
  14. 如請求項9所述之垂直式暫態電壓抑制裝置，其中該二極體更包含： 一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該磊晶層中； 一第三重摻雜區，屬於該第二導電型，該第三重摻雜區設於該第二摻雜井區中；以及 一第四重摻雜區，屬於該第一導電型，該第四重摻雜區設於該第二摻雜井區中，該第四重摻雜區經由該導電線電性連接該第二重摻雜區。
  15. 如請求項14所述之垂直式暫態電壓抑制裝置，其中該半導體基板電性連接第一接腳，該第一重摻雜區與該第三重摻雜區電性連接第二接腳。
  16. 如請求項9所述之垂直式暫態電壓抑制裝置，更包含一重摻雜井區，其係屬於該第一導電型，該重摻雜井區設於該磊晶層中，以接觸該半導體基板，該第二重摻雜區設於該重摻雜井區中。
TW108124364A 2018-07-24 2019-07-10 垂直式暫態電壓抑制裝置 TWI712148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/043,647 US10923466B2 (en) 2018-07-24 2018-07-24 Vertical transient voltage suppression device
US16/043,647 2018-07-24

Publications (2)

Publication Number Publication Date
TW202008555A true TW202008555A (zh) 2020-02-16
TWI712148B TWI712148B (zh) 2020-12-01

Family

ID=65264221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124364A TWI712148B (zh) 2018-07-24 2019-07-10 垂直式暫態電壓抑制裝置

Country Status (3)

Country Link
US (1) US10923466B2 (zh)
CN (1) CN109326590B (zh)
TW (1) TWI712148B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230215864A1 (en) * 2022-01-03 2023-07-06 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (esd) protection device
CN114792721B (zh) * 2022-06-23 2022-09-27 南京融芯微电子有限公司 具有高维持电压的可控硅瞬态电压抑制器件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645039B1 (ko) 2003-12-15 2006-11-10 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
KR100680467B1 (ko) * 2004-11-10 2007-02-08 매그나칩 반도체 유한회사 정전기 방전 보호 소자
US7541648B2 (en) 2005-01-21 2009-06-02 Micron Technology, Inc. Electrostatic discharge (ESD) protection circuit
US7491584B2 (en) 2005-07-22 2009-02-17 Mediatek Inc. ESD protection device in high voltage and manufacturing method for the same
US8431958B2 (en) 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US9048096B2 (en) 2007-08-24 2015-06-02 Infineon Technologies Ag Diode-based ESD concept for DEMOS protection
US8552530B2 (en) * 2010-08-02 2013-10-08 Amazing Microelectronics Corp. Vertical transient voltage suppressors
US8710627B2 (en) 2011-06-28 2014-04-29 Alpha And Omega Semiconductor Incorporated Uni-directional transient voltage suppressor (TVS)
CN104465643A (zh) * 2013-09-17 2015-03-25 立锜科技股份有限公司 瞬时电压抑制元件及其制造方法
EP2863432A1 (en) 2013-10-21 2015-04-22 Nxp B.V. ESD protection device
US9245755B2 (en) 2013-12-30 2016-01-26 Texas Instruments Incorporated Deep collector vertical bipolar transistor with enhanced gain
KR101938909B1 (ko) 2014-02-21 2019-01-16 매그나칩 반도체 유한회사 수직형 바이폴라 정션 트랜지스터 소자 및 제조 방법
CN107731811B (zh) 2017-09-06 2020-03-27 电子科技大学 一种用于esd防护的依靠纵向bjt触发的scr器件

Also Published As

Publication number Publication date
TWI712148B (zh) 2020-12-01
US20200035664A1 (en) 2020-01-30
US10923466B2 (en) 2021-02-16
CN109326590B (zh) 2020-11-10
CN109326590A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
US11482519B2 (en) Transient voltage suppressor and method for manufacturing the same
TWI726354B (zh) 改善靜電放電防護能力之暫態電壓抑制裝置
US10497697B2 (en) Low capacitance transient voltage suppressor
US8552530B2 (en) Vertical transient voltage suppressors
TWI709219B (zh) 雙向式矽控整流器
US10396199B2 (en) Electrostatic discharge device
TW200609972A (en) Semiconductor device
US11476243B2 (en) Floating base silicon controlled rectifier
US9373614B2 (en) Transistor assembly as an ESD protection measure
WO2017118028A1 (zh) 一种浪涌防护器件
TWI725481B (zh) 暫態電壓抑制裝置
TWI712148B (zh) 垂直式暫態電壓抑制裝置
TWI699003B (zh) 散熱式齊納二極體
US11222887B2 (en) Transient voltage suppression device
US9165919B2 (en) Semiconductor device
TW202044540A (zh) 具有二極體及矽控整流器的半導體元件
TWI726385B (zh) 矽控整流器
TWI683414B (zh) 改良式暫態電壓抑制裝置
US9659921B2 (en) Power switch device
TWI714297B (zh) 靜電放電保護裝置
US10580765B1 (en) Semiconductor structure for electrostatic discharge protection
JP2010097996A (ja) サージ保護素子