TW201946379A - 用於有線傳輸裝置的線路驅動器以及緩衝放大器 - Google Patents

用於有線傳輸裝置的線路驅動器以及緩衝放大器 Download PDF

Info

Publication number
TW201946379A
TW201946379A TW108130796A TW108130796A TW201946379A TW 201946379 A TW201946379 A TW 201946379A TW 108130796 A TW108130796 A TW 108130796A TW 108130796 A TW108130796 A TW 108130796A TW 201946379 A TW201946379 A TW 201946379A
Authority
TW
Taiwan
Prior art keywords
transistor
signal path
circuit
buffer amplifier
logic
Prior art date
Application number
TW108130796A
Other languages
English (en)
Other versions
TWI688204B (zh
Inventor
欣杰 王
德克 費夫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201946379A publication Critical patent/TW201946379A/zh
Application granted granted Critical
Publication of TWI688204B publication Critical patent/TWI688204B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/56—Circuits for coupling, blocking, or by-passing of signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本揭露內容描述供用於例示性有線傳輸裝置中的例示性線路驅動器以及緩衝放大器。在一些情形中，例示性線路驅動器電連接至有線通信通道以傳輸資訊。例示性線路驅動器防止與有線通信通道的電荷共享（Charge Sharing）。本文中所揭露的例示性線路驅動器將各種電路節點充電至諸如邏輯零或邏輯一的各種邏輯值，以防止與有線通信通道的電荷共享。

Description

用於有線傳輸裝置的線路驅動器以及緩衝放大器
本發明是有關於一種線路驅動器以及緩衝放大器，且特別是有關於可防止有線通信通道發生電荷共享（Charge Sharing）的一種線路驅動器以及緩衝放大器。
儘管在通信方面的最近發展已主要集中於無線通信，但仍需要有線通信。有線通信使用基於導線的通信技術以傳輸資訊，基於導線的通信技術諸如電機電子工程師學會（Institute of Electrical and Electronics Engineer；IEEE）802.3通信標準或協定的版本，亦被稱作乙太網路（提供一實例）。有線通信通常用於電話網路、有線電視以及光纖通信中。基於導線的通信技術相較於無線通信的無線通信技術常常提供更高的穩定性。舉例而言，有線通信常常能抵抗不利的天氣條件。在一些形式的基於導線的通信技術的情況下，傳輸的強度及速度優於無線通信技術，諸如衛星或微波傳輸（提供一些實例）。此等特性允許有線通信仍然風行，甚至在無線通信技術持續進展時，尤其在汽車或其他模式的運輸內。
本發明的緩衝放大器包括緩衝電路以及充電共用電路。緩衝電路包括第一多個電晶體。充電共用電路包括第二多個電晶體。第一多個電晶體當中的第一電晶體及第二電晶體是以第一串聯配置來實施。第一多個電晶體當中的第三電晶體及第四電晶體是以第二串聯配置來實施。第二多個電晶體當中的第五電晶體以及第三電晶體是以第一閘極耦接配置來實施。第二多個電晶體當中的第六電晶體以及第四電晶體是以第二閘極耦接配置來實施。
本發明的另一緩衝放大器包括緩衝電路以及充電共用電路。緩衝電路具有第一信號路徑及第二信號路徑。第一信號路徑及第二信號路徑分別包括第一電路節點及第二電路節點。充電共用電路經配置以在第一信號路徑經停用時將第一電路節點充電至邏輯值，且在第二信號路徑經停用時將第二電路節點充電至邏輯值。
本發明的線路驅動器包括第一緩衝放大器以及第二緩衝放大器。第一緩衝放大器具有第一信號路徑及第二信號路徑。第一緩衝放大器經配置以反應於差分時脈信號當中的第一時脈信號處於第一邏輯位準而利用第一信號路徑或第二信號路徑選擇性地提供第一輸入資料串流。當第二信號路徑被用以提供第一輸入資料串流時，第一信號路徑處於第二邏輯位準。當第一信號路徑被用以提供第一輸入資料串流時，第二信號路徑處於第二邏輯位準。第二緩衝放大器經配置以反應於差分時脈信號當中的第二時脈信號處於第一邏輯位準而選擇性地提供第二輸入資料串流。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可能不直接接觸的實施例。另外，本揭露內容可在各種實例中重複參考數字及/或字母。此重複本身不指示所描述的各種實施例及/或配置之間的關係。
綜述
本揭露內容在各種實施例中描述供用於例示性有線傳輸裝置中的例示性線路驅動器。在一些情形中，例示性線路驅動器電連接至有線通信通道以傳輸資訊。例示性線路驅動器防止與有線通信通道的電荷共享（Charge Sharing）。本文中所揭露的例示性線路驅動器將各種電路節點充電至諸如邏輯零或邏輯一的各種邏輯值，以防止與有線通信通道的電荷共享。
例示性有線傳輸裝置
圖1說明根據本揭露內容的例示性實施例的例示性有線傳輸裝置的方塊圖。有線傳輸裝置100轉換以並列格式接收的一或多個輸入資料串流150.1至150.m ，從而以串列格式提供輸出資料串流152。在一例示性實施例中，有線傳輸裝置100可實施於有線通信系統內，有線通信系統諸如電機電子工程師學會（IEEE）802.3通信標準或協定的版本，亦被稱作乙太網路，諸如50G乙太網路、100G乙太網路、200G乙太網路及/或400G乙太網路（提供一些實例）。如圖1中所示，有線傳輸裝置100包括串列器102及線路驅動器104。
串列器102轉換一或多個並列格式的輸入資料串流150.1至150.m 自並列格式，以串列格式提供一或多個串列資料串流154.1至154.n 。在一例示性實施例中，串列器102將六十四（64）個輸入資料串流150.1至150.64自並列格式轉換，從而以串列格式提供兩（2）個串列資料串流154.1至154.2。如圖1中所示，串列器102根據時脈信號156將一或多個輸入資料串流150.1至150.m 自並列格式轉換，從而以串列格式提供一或多個串列資料串流154.1至154.n 。在一例示性實施例中，時脈信號156表示差分時脈信號156(+)、156(-)。在此例示性實施例中，時脈信號156(+)表示時脈信號156(-)的互補信號。
如圖1中所示，線路驅動器104可根據時脈信號156自一或多個串列資料串流154.1至154.n 當中選擇性地選取，從而以串列格式提供輸出資料串流152。舉例而言，線路驅動器104可對上文在例示性實施例中參考的兩個（2）串列資料串流154.1至154.2進行多工以提供輸出資料串流154。在圖1中所示的例示性實施例中，線路驅動器104提供輸出資料串流152以供經由諸如一或多個雙絞線纜線、一或多個同軸纜線及/或一或多個光纖纜線（提供一些實例）的有線通信通道進行傳輸。
可實施於例示性有線傳輸裝置內的例示性線路驅動器
圖2說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第一例示性線路驅動器的電路圖。如圖2中所示，緩衝放大器200提供與諸如一或多個雙絞線纜線、一或多個同軸纜線及/或一或多個光纖纜線（提供一些實例）的有線通信通道的阻抗匹配介面。在圖2中所示的例示性實施例中，緩衝放大器200包括充電共用電路202及緩衝電路204。緩衝放大器200可表示如上文在圖1中所描述的線路驅動器104的例示性實施例。如圖2中所繪示，緩衝放大器200可表徵為具有有線通信通道的電路介面。此有線通信通道可近似為如圖2中所繪示的有線通信通道206。然而，熟習相關技術者將認識到，在不背離本揭露內容的精神及範圍的情況下，有線通信通道可不近似於圖2中所繪示的內容。
在圖2中所示的例示性實施例中，充電共用電路202可表徵為防止電流源I1 與有線通信通道206之間的電荷共享。在此例示性實施例中，充電共用電路202將第一電路節點X1及第二電路節點X2充電至諸如邏輯零的第一邏輯值。第一電路節點X1及第二電路節點X2的此充電防止或實質上減少緩衝電路204與有線通信通道206之間的電荷共享。如圖2中所示，充電共用電路202包括P型金屬氧化物半導體場效（p-type metal-oxide-semiconductor field-effect；PMOS）電晶體P1及P2，且緩衝電路204包括PMOS電晶體P3至P6。在圖2中所示的例示性實施例中，PMOS電晶體P1及P3是以第一閘極耦接配置來實施，且PMOS電晶體P2及P4是以第二閘極耦接配置來實施。在此等閘極耦接配置中，PMOS電晶體P1的閘極耦接至PMOS電晶體P3的閘極，且PMOS電晶體P2的閘極耦接至PMOS電晶體P4的閘極。
在操作期間，當串列資料串流250(+)、250(-)當中的串列資料串流250(-)處於諸如邏輯零的第一邏輯值時，PMOS電晶體P1導電，即處於導通狀態。在本文中，本揭露內容中所描述的一或多個實施例可參考表示為>信號X(+)、X(-)>的差分信號，其中信號X(+)表示信號X(-)的互補信號，如熟習相關技術者在不背離本揭露內容的精神及範圍的情況下將認識到的。參看圖2，當串列資料串流250(+)、250(-)當中的串列資料串流250(+)處於第一邏輯值時，PMOS電晶體P2導電，即處於導通狀態。在一例示性實施例中，串列資料串流250(+)、250(-)可表示如上文在圖1中所描述的一或多個串列資料串流154.1至154.n 中的一或多者。PMOS電晶體P1及PMOS電晶體P2在處於導通狀態時使第一電路節點X1及第二電路節點X2分別被充電至諸如邏輯零的第一邏輯值。當緩衝電路204的PMOS電晶體P3及/或PMOS電晶體P4為下文所提到的非導電，即處於斷開狀態時，第一電路節點X1及第二電路節點X2的上述充電防止了電流源I1 與有線通信通道206之間的電荷共享。換言之，當PMOS電晶體P3處於斷開狀態時，第一漏電流IL1 可自電流源I1 流經PMOS電晶體P3。此第一漏電流IL1 通過處於導通狀態時的PMOS電晶體P2至接地。類似地，當PMOS電晶體P4處於斷開狀態時，第二漏電流IL2 可自電流源I1 流經PMOS電晶體P4。此第二漏電流IL2 通過處於導通狀態時的PMOS電晶體P1至接地。因而，PMOS電晶體P1及PMOS電晶體P2在處於導通狀態時分別防止第二漏電流IL2 及第一漏電流IL1 傳遞至有線通信通道206上，即防止電流源I1 與有線通信通道206之間的電荷共享。
如上文所描述，緩衝電路204包括PMOS電晶體P3至P6。在圖2中所示的例示性實施例中，PMOS電晶體P3及PMOS電晶體P6是以串聯配置來實施，其中PMOS電晶體P3的汲極耦接至PMOS電晶體P6的源極。PMOS電晶體P4及PMOS電晶體P5類似地以串聯配置來實施，其中PMOS電晶體P4的汲極耦接至PMOS電晶體P5的源極。如圖2中所示，緩衝電路204反應於時脈信號252而將串列資料串流250(+)、250(-)作為輸出資料串流254(+)、254(-)傳遞至有線通信通道206上。在一例示性實施例中，時脈信號252及輸出資料串流254(+)、254(-)可分別表示如上文在圖1中所描述的時脈信號156及輸出資料串流152的例示性實施例。
在操作期間，在任何給定的時間點，僅有PMOS電晶體P3或PMOS電晶體P4中的其中之一導電，即處於導通狀態。當串列資料串流250(-)及時脈信號252分別處於諸如邏輯零的第一邏輯值時，PMOS電晶體P3及PMOS電晶體P6導電，即處於導通狀態。在此情形下，電流源I1 流經PMOS電晶體P3及PMOS電晶體P6，從而以第二邏輯值（即邏輯一）提供輸出資料串流254(+)、254(-)當中的輸出資料串流254(-)。並且，當PMOS電晶體P1處於導通狀態時，第一電路節點X1處於第一邏輯值（即邏輯零），從而以第一邏輯值（即邏輯零）提供輸出資料串流254(+)、254(-)當中的輸出資料串流254(+)。同樣地，當串列資料串流250(+)及時脈信號252分別處於諸如邏輯零的第一邏輯值時，PMOS電晶體P4及PMOS電晶體P5導電，即處於導通狀態。在此情形下，電流源I1 流經PMOS電晶體P4及PMOS電晶體P5，從而以第二邏輯值（即邏輯一）提供輸出資料串流254(+)、254(-)當中的輸出資料串流254(+)。並且，當PMOS電晶體P2處於導通狀態時，第二電路節點X2處於第一邏輯值（即邏輯零），從而以第一邏輯值（即邏輯零）提供輸出資料串流254(+)、254(-)當中的輸出資料串流254(-)。參看圖2，當時脈信號252處於諸如邏輯一的第二邏輯值時，PMOS電晶體P5及PMOS電晶體P6非導電，即處於斷開狀態，以將緩衝放大器200與有線通信通道206電性隔離。
在圖2中所示的例示性實施例中，有線通信通道206表示諸如一或多個雙絞線纜線、一或多個同軸纜線及/或一或多個光纖纜線（提供一些實例）等有線通信通道的近似元件。如圖2中所示，有線通信通道206表示具有電阻性負載RL (+)及RL (-)以及電感性負載IL (+)及IL (-)的差分通信通道的近似元件。舉例而言，電阻性負載RL (+)及電感性負載IL (+)可表示雙絞線纜線當中的第一纜線及/或提供阻抗以匹配有線通信通道的特徵阻抗的終端電路。在此實例中，電阻性負載RL (-)及電感性負載IL (-)可表示雙絞線纜線當中的第二纜線及/或終端電路。如圖2中所示的有線通信通道206的此例示性實施例僅用於例示性目的。熟習相關技術者將認識到，在不背離本揭露內容的精神及範疇的情況下，其他有線通信通道的其他近似是可能的。
圖3說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第二例示性線路驅動器的電路圖。如圖3中所示，可使用一或多個時脈信號獨立地控制多個緩衝放大器，諸如是以兩個或兩個以上緩衝放大器200來提供一實例，以形成線路驅動器300。在一例示性實施例中，一或多個時脈信號可表示用以獨立地控制如下文將更詳細論述的多個緩衝放大器的差分時脈信號。在圖3中所示的例示性實施例中，線路驅動器300包括緩衝放大器302及緩衝放大器304，其各者可表示如上文在圖2中所描述的緩衝放大器200的例示性實施例。線路驅動器300可表示如上文在圖1中所描述的線路驅動器104的例示性實施例。如圖3中所繪示，線路驅動器300可被表徵為具有有線通信通道的電路介面。可使用如上文在圖2中所描述的有線通信通道206來近似此有線通信通道。
在圖3中所示的例示性實施例中，緩衝放大器302及緩衝放大器304是以互補配置來實施。在操作期間，緩衝放大器302以與如上文在圖2中所描述的緩衝放大器200實質上類似的方式反應於時脈信號352(+)、352(-)當中的時脈信號352(+)而選擇性地提供第一輸入資料串流350.1(+)、350.1(-)作為輸出資料串流354(+)、354(-)。同樣地，緩衝放大器304以與如上文在圖2中所描述的緩衝放大器200實質上類似的方式反應於時脈信號352(+)、352(-)當中的時脈信號352(-)而選擇性地提供第二輸入資料串流350.2(+)、350.2(-)作為輸出資料串流354(+)、354(-)。在一例示性實施例中，第一輸入資料串流350.1(+)、350.1(-)及第二輸入資料串流350.2(+)、350.2(-)可表示如上文在圖1中所描述的一或多個串列資料串流154.1至154.n 中的兩者或兩者以上的例示性實施例。類似地，在圖3中所示的例示性實施例中，時脈信號352(+)、352(-)可表示如上文在圖1中所描述的時脈信號156的例示性實施例。
時脈信號352(+)、352(-)的此互補配置允許線路驅動器300自第一輸入資料串流350.1(+)、350.1(-)及第二輸入資料串流350.2(+)、350.2(-)當中選擇性地選取以提供輸出資料串流354(+)、354(-)。舉例而言，當時脈信號352(+)處於諸如邏輯零的第一邏輯值時，時脈信號352(-)處於諸如邏輯一的第二邏輯值。在此實例中，當時脈信號352(+)處於第一邏輯值時，緩衝放大器302提供第一輸入資料串流350.1(+)、350.1(-)作為輸出資料串流354(+)、354(-)，且時脈信號352(-)在處於第二邏輯值時將緩衝放大器304與通信通道206電性隔離。作為另一實例，當時脈信號352(-)處於諸如邏輯零的第一邏輯值時，時脈信號352(+)處於諸如邏輯一的第二邏輯值。在此實例中，當時脈信號352(-)處於第一邏輯值時，緩衝放大器304提供第二輸入資料串流350.2(+)、350.2(-)作為輸出資料串流354(+)、354(-)，且時脈信號352(+)在處於第二邏輯值時將緩衝放大器302與通信通道206電性隔離。
圖4說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第三例示性線路驅動器的電路圖。如圖4中所說明，緩衝放大器400提供與諸如一或多個雙絞線纜線、一或多個同軸纜線及/或一或多個光纖纜線（提供一些實例）的有線通信通道的阻抗匹配介面。在圖4中所說明的例示性實施例中，緩衝放大器400包括充電共用電路402及緩衝電路404。緩衝放大器400可表示如上文在圖1中所描述的線路驅動器104的例示性實施例。如圖4中所繪示，緩衝放大器400可表徵為具有有線通信通道的電路介面。此有線通信通道可近似為如圖4中所繪示的有線通信通道406。然而，熟習相關技術者將認識到，在不背離本揭露內容的精神及範圍的情況下，有線通信通道可不近似於圖4中所繪示的內容。
在圖4中所說明的例示性實施例中，充電共用電路402可表徵為防止電流源I1 與有線通信通道406之間的電荷共享。在此例示性實施例中，充電共用電路402將第一電路節點X1及第二電路節點X2充電至諸如邏輯一的第二邏輯值。第一電路節點X1及第二電路節點X2的此充電防止或實質上減少緩衝電路404與有線通信通道406之間的電荷共享。如圖4中所說明，充電共用電路402包括n型金屬氧化物半導體場效（NMOS）電晶體N1及N2，且緩衝電路404包括NMOS電晶體N3至N6。在圖4中所說明的例示性實施例中，NMOS電晶體N1及N3是以第一閘極耦接配置來實施，其中NMOS電晶體N1的閘極耦接至NMOS電晶體N3的閘極，且NMOS電晶體N2及N4是以第二閘極耦接配置來實施，其中NMOS電晶體N2的閘極耦接至NMOS電晶體N4的閘極。
在操作期間，當串列資料串流450(+)、450(-)當中的串列資料串流450(-)處於諸如邏輯一的第二邏輯值時，NMOS電晶體N1導電，即處於導通狀態。當串列資料串流450(+)、450(-)當中的串列資料串流450(+)處於第二邏輯值時，NMOS電晶體N2導電，即處於導通狀態。在一例示性實施例中，串列資料串流450(+)、450(-)可表示如上文在圖1中所描述的一或多個串列資料串流154.1至154.n 中的一或多者。NMOS電晶體N1及NMOS電晶體N2在處於導通狀態時使第一電路節點X1及第二電路節點X2分別被充電至諸如邏輯一的第二邏輯值。當緩衝電路404的NMOS電晶體N3及/或NMOS電晶體N4為下文所提到的非導電，即處於斷開狀態時，第一電路節點X1及第二電路節點X2的上述充電防止了電流源I1 與有線通信通道406之間的充電共享。
如上文所描述，緩衝電路404包括NMOS電晶體N3至N6。在圖4中所說明的例示性實施例中，NMOS電晶體N3及NMOS電晶體N6是以串聯配置來實施，其中NMOS電晶體N3的源極耦接至NMOS電晶體N6的汲極。NMOS電晶體N4及NMOS電晶體N5類似地以串聯配置來實施，其中NMOS電晶體N4的源極耦接至NMOS電晶體N5的汲極。如圖4中所說明，緩衝電路404反應於時脈信號452而將串列資料串流450(+)、450(-)作為輸出資料串流454(+)、454(-)傳遞至有線通信通道406上。在一例示性實施例中，時脈信號452及輸出資料串流454(+)、454(-)可分別表示如上文在圖1中所描述的時脈信號156及輸出資料串流152的例示性實施例。
在操作期間，在任何給定的時間點，僅有NMOS電晶體N3及NMOS電晶體N4中的其中之一導電，即處於導通狀態。當串列資料串流450(-)及時脈信號452分別處於諸如邏輯一的第二邏輯值時，NMOS電晶體N3及NMOS電晶體N6導電，即處於導通狀態。在此情形下，電流源I1 自有線通信通道406汲取電流通過NMOS電晶體N3及NMOS電晶體N6，從而以第一邏輯值（即邏輯零）提供輸出資料串流454(+)、454(-)當中的輸出資料串流454(-)。並且，當NMOS電晶體N1處於導通狀態時，第一電路節點X1處於第二邏輯值（即邏輯一），從而以第二邏輯值（即邏輯一）提供輸出資料串流454(+)、454(-)當中的輸出資料串流454(+)。同樣地，當串列資料串流450(+)及時脈信號452分別處於諸如邏輯一的第二邏輯值時，NMOS電晶體N4及NMOS電晶體N5導電，即處於導通狀態。在此情形下，電流源I1 自有線通信通道406汲取電流通過NMOS電晶體N4及NMOS電晶體N5，從而以第一邏輯值（即邏輯零）提供輸出資料串流454(+)、454(-)當中的輸出資料串流454(+)。並且，當NMOS電晶體N2處於導通狀態時，第二電路節點X2處於第二邏輯值（即邏輯一），從而以第二邏輯值（即邏輯一）提供輸出資料串流454(+)、454(-)當中的輸出資料串流454(-)。參看圖4，當時脈信號452處於諸如邏輯一的第一邏輯值時，NMOS電晶體N5及NMOS電晶體N6非導電，即處於斷開狀態，以將緩衝放大器400與有線通信通道406電性隔離。
在圖4中所示的例示性實施例中，有線通信通道406表示諸如一或多個雙絞線纜線、一或多個同軸纜線及/或一或多個光纖纜線（提供一些實例）等有線通信通道的近似元件。如圖4中所示，有線通信通道406表示具有電阻性負載RL (+)及RL (-)以及電感性負載IL (+)及IL (-)的差分通信通道的近似元件。舉例而言，電阻性負載RL (+)及電感性負載IL (+)可表示雙絞線纜線當中的第一纜線及/或提供阻抗以匹配有線通信通道的特徵阻抗的終端電路。在此實例中，電阻性負載RL (-)及電感性負載IL (-)可表示雙絞線纜線當中的第二纜線及/或終端電路。如圖4中所示的有線通信通道406的此例示性實施例僅用於例示性目的。熟習相關技術者將認識到，在不背離本揭露內容的精神及範疇的情況下，其他有線通信通道的近似元件是可能的。
圖5說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第四例示性線路驅動器的電路圖。如圖5中所示，可使用一或多個時脈信號獨立地控制多個緩衝放大器，諸如兩個或兩個以上緩衝放大器400（提供一實例），以形成線路驅動器500。在一例示性實施例中，一或多個時脈信號可表示用以獨立地控制如下文將更詳細論述的多個緩衝放大器的差分時脈信號。在圖5中所示的例示性實施例中，線路驅動器500包括緩衝放大器502及緩衝放大器504，其各者可表示如上文在圖4中所描述的緩衝放大器400的例示性實施例。線路驅動器500可表示如上文在圖1中所描述的線路驅動器104的例示性實施例。如圖5中所繪示，線路驅動器500可表徵為具有有線通信通道的電路介面。可使用如上文在圖4中所描述的有線通信通道406來近似此有線通信通道。
在圖5中所示的例示性實施例中，緩衝放大器502及緩衝放大器504是以互補配置來實施。在操作期間，緩衝放大器502以與如上文在圖4中所描述的緩衝放大器400實質上類似的方式反應於時脈信號552(+)、552(-)當中的時脈信號552(+)而選擇性地提供第一輸入資料串流550.1(+)、550.1(-)作為輸出資料串流554(+)、554(-)。同樣地，緩衝放大器504以與如上文在圖4中所描述的緩衝放大器400實質上類似的方式反應於時脈信號552(+)、552(-)當中的時脈信號552(-)而選擇性地提供第二輸入資料串流550.2(+)、550.2(-)作為輸出資料串流554(+)、554(-)。在一例示性實施例中，第一輸入資料串流550.1(+)、550.1(-)及第二輸入資料串流550.2(+)、550.2(-)可表示如上文在圖1中所描述的一或多個串列資料串流154.1至154.n 中的兩者或兩者以上的例示性實施例。類似地，在圖5中所示的例示性實施例中，時脈信號552(+)、552(-)可表示如上文在圖1中所描述的時脈信號156的例示性實施例。
時脈信號552(+)、552(-)的此互補配置允許線路驅動器500自第一輸入資料串流550.1(+)、550.1(-)及第二輸入資料串流550.2(+)、550.2(-)當中選擇性地選取以提供輸出資料串流554(+)、554(-)。舉例而言，當時脈信號552(+)處於諸如邏輯一的第二邏輯值時，時脈信號552(-)處於諸如邏輯零的第一邏輯值。在此實例中，當時脈信號552(+)處於第二邏輯值時，緩衝放大器502提供第一輸入資料串流550.1(+)、550.1(-)作為輸出資料串流554(+)、554(-)，且時脈信號552(-)在處於第一邏輯值時將緩衝放大器504與通信通道406電性隔離。作為另一實例，當時脈信號552(-)處於諸如邏輯一的第二邏輯值時，時脈信號552(+)處於諸如邏輯零的第一邏輯值。在此實例中，當時脈信號552(-)處於第二邏輯值時，緩衝放大器504提供第二輸入資料串流550.2(+)、550.2(-)作為輸出資料串流554(+)、554(-)，且時脈信號552(+)在處於第一邏輯值時將緩衝放大器502與通信通道406電性隔離。
用於例示性線路驅動器的例示性操作控制流程
圖6說明根據本揭露內容的例示性實施例的例示性線路驅動器的例示性操作的流程圖。本揭露內容不限於此操作描述。實情為，一般熟習相關技術者將顯而易見，其他操作控制流程在本揭露內容的範圍及精神內。以下論述描述用於諸如線路驅動器104、緩衝放大器200、線路驅動器300、緩衝放大器400及/或線路驅動器500（提供一些實例）的例示性線路驅動器的例示性操作控制流程600。
在操作602，操作控制流程600啟用例示性線路驅動器的多個信號路徑當中的第一信號路徑。舉例而言且參看圖2，例示性線路驅動器包括第一信號路徑以及第二信號路徑。第一信號路徑包括PMOS電晶體P4及PMOS電晶體P5。第二信號路徑包括PMOS電晶體P3及PMOS電晶體P6。在此實例中，操作控制流程600藉由將諸如邏輯零的第一邏輯值提供至PMOS電晶體P4及PMOS電晶體P5來啟用第一信號路徑。作為另一實例且參看圖4，例示性線路驅動器包括第一信號路徑以及第二信號路徑。第一信號路徑包括NMOS電晶體N4及NMOS電晶體N5。第二信號路徑包括NMOS電晶體N3及NMOS電晶體N6。在此另一實例中，操作控制流程600藉由將諸如邏輯一的第二邏輯值提供至NMOS電晶體N4及NMOS電晶體N5來啟用第一信號路徑。
在操作604，操作控制流程600停用例示性線路驅動器的多個信號路徑當中的第二信號路徑。舉例而言且參看圖2，操作控制流程600藉由將諸如邏輯一的第二邏輯值提供至PMOS電晶體P3及PMOS電晶體P6來停用第二信號路徑。作為另一實例且參看圖4，例示性線路驅動器藉由將諸如邏輯零的第一邏輯值提供至NMOS電晶體N3及NMOS電晶體N6來停用第二信號路徑。
在操作606，操作控制流程600防止來自操作604的第二信號路徑內的充電共用。操作控制流程600將來自操作604的第二信號路徑的電路節點充電至諸如邏輯零的第一邏輯值，以防止來自操作604的第二信號路徑內的電荷共享。舉例而言，操作控制流程600將如圖2及圖4中所示的諸如第二電路節點X2的電路節點充電至第一邏輯值。如圖2及圖4中所示，此防止在例示性線路驅動器與如上文在圖2中所描述的有線通信通道206或如上文在圖4所描述的有線通信通道406之間共用電荷。
在操作608，操作控制流程600經由來自操作602的第一信號路徑提供資訊。
結論
前述實施方式揭露一種緩衝放大器。緩衝放大器包括包括緩衝電路以及充電共用電路。緩衝電路包括第一多個電晶體。充電共用電路包括第二多個電晶體。第一多個電晶體當中的第一電晶體及第二電晶體是以第一串聯配置來實施。第一多個電晶體當中的第三電晶體及第四電晶體是以第二串聯配置來實施。第二多個電晶體當中的第五電晶體以及第三電晶體是以第一閘極耦接配置來實施。第二多個電晶體當中的第六電晶體以及第四電晶體是以第二閘極耦接配置來實施。
在前述的例示性實施例中，第一電晶體的第一連接、第二電晶體的第一連接以及第五電晶體的第一連接經配置以形成第一電路節點。第三電晶體的第一連接、第四電晶體的第一連接以及第六電晶體的第一連接經配置以形成第二電路節點。
在前述的例示性實施例中，充電共用電路經配置以進行以下操作：當第三電晶體處於導通狀態時，將第一電路節點充電至邏輯零或邏輯一；以及當第一電晶體處於導通狀態時，將第二電路節點充電至邏輯零或邏輯一。
在前述的例示性實施例中，第一多個電晶體及第二多個電晶體包括多個P型金屬氧化物半導體場效（PMOS）電晶體。
在前述的例示性實施例中，第一多個電晶體及第二多個電晶體包括多個n型金屬氧化物半導體場效（NMOS）電晶體。
在前述的例示性實施例中，在前述的例示性實施例中，緩衝放大器更包括電流源。電流源經配置以提供電流。充電共用電路經配置以在第三電晶體處於導通狀態時對第一電晶體與第二電晶體之間的第一電路節點進行充電。充電共用電路經配置以在第一電晶體處於導通狀態時對第三電晶體與第四電晶體之間的第二電路節點進行充電。
在前述的例示性實施例中，充電共用電路經配置以將第一電路節點充電至邏輯零或邏輯一。充電共用電路經配置以將第二電路節點充電至邏輯零或邏輯一。
前述實施方式另外揭露一種緩衝放大器。緩衝放大器包括緩衝電路以及充電共用電路。緩衝電路具有第一信號路徑及第二信號路徑。第一信號路徑及第二信號路徑分別包括第一電路節點及第二電路節點。充電共用電路經配置以在第一信號路徑經停用時將第一電路節點充電至邏輯值，且在第二信號路徑經停用時將第二電路節點充電至邏輯值。
在前述的例示性實施例中，緩衝電路包括多個電晶體。第一信號路徑包括第一電晶體及第二電晶體。第一電晶體及第二電晶體是以第一串聯配置來實施。第二信號路徑包括第三電晶體及第四電晶體。第三電晶體及第四電晶體是以第二串聯配置來實施。
在前述的例示性實施例中，充電共用電路包括第五電晶體及第六電晶體。第一電晶體的第一連接、第二電晶體的第一連接以及第五電晶體的第一連接經配置以形成第一電路節點。第三電晶體的第一連接、第四電晶體的第一連接以及第六電晶體的第一連接經配置以形成第二電路節點。
在前述的例示性實施例中，充電共用電路經配置以進行以下操作：當第三電晶體處於導通狀態時將第一電路節點充電至邏輯值；以及當第一電晶體處於導通狀態時將第二電路節點充電至邏輯值。
在前述的例示性實施例中，第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第六電晶體包括多個P型金屬氧化物半導體場效（PMOS）電晶體。
在前述的例示性實施例中，第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第六電晶體包括多個n型金屬氧化物半導體場效（NMOS）電晶體。
在前述的例示性實施例中，緩衝放大器更包括電流源。電流源經配置以提供電流。充電共用電路經配置以在第一信號路徑經停用時將第一電路節點充電至邏輯值以防止電流流經第一信號路徑。充電共用電路經配置以在第二信號路徑經停用時將第二電路節點充電至邏輯值以防止電流流經第二信號路徑。
前述實施方式進一步揭露一種線路驅動器。線路驅動器包括第一緩衝放大器以及第二緩衝放大器。第一緩衝放大器具有第一信號路徑及第二信號路徑。第一緩衝放大器配置以反應於差分時脈信號當中處於第一邏輯位準的第一時脈信號而利用第一信號路徑或第二信號路徑選擇性地提供第一輸入資料串流。當利用第二信號路徑以提供第一輸入資料串流時，第一信號路徑處於第二邏輯位準。當利用第一信號路徑以提供第一輸入資料串流時，第二信號路徑處於第二邏輯位準。第二緩衝放大器反應於差分時脈信號當中處於第一邏輯位準的第二時脈信號而選擇性地提供第二輸入資料串流。
在前述的例示性實施例中，第一緩衝放大器包括緩衝電路以及充電共用電路。充電共用電路經配置以在利用第一信號路徑以提供第一輸入資料串流時將第二電路節點充電至第二邏輯位準，且在利用第二信號路徑以提供第一輸入資料串流時將第一電路節點充電至第二邏輯位準。
在前述的例示性實施例中，緩衝電路包括多個電晶體。第一信號路徑包括第一電晶體及第二電晶體。第一電晶體及第二電晶體是以第一串聯配置來實施。第二信號路徑包括第三電晶體及第四電晶體。第三電晶體及第四電晶體是以第二串聯配置來實施。
在前述的例示性實施例中，第一電晶體、第二電晶體、第三電晶體以及第四電晶體包括多個P型金屬氧化物半導體場效（PMOS）電晶體。
在前述的例示性實施例中，第一電晶體、第二電晶體、第三電晶體以及第四電晶體包括多個n型金屬氧化物半導體場效（NMOS）電晶體。
在前述的例示性實施例中，線路驅動器更包括電流源。電流源經配置以提供電流。充電共用電路經配置以進行以下操作：當第一信號路徑被用以提供第一輸入資料串流時將第二電路節點充電至第二邏輯位準以防止電流流經第二信號路徑；以及當第二信號路徑被用以提供第一輸入資料串流時將第一電路節點充電至第二邏輯位準以防止電流流經第一信號路徑。
前述實施方式參看隨附圖式以說明與本揭露內容一致的例示性實施例。前述實施方式中對「例示性實施例」的參考指示所描述的例示性實施例可包含特定特徵、結構或特性，但每一例示性實施例可能未必包含所述特定特徵、結構或特性。此外，此等片語未必指同一例示性實施例。此外，無論是否明確地描述其他例示性實施例的特徵、結構或特性，皆可獨立地包含或以任何組合形式包含結合例示性實施例所描述的任何特徵、結構或特性。
前述實施方式並不意謂是限制性的。實情為，本揭露內容的範圍僅根據以下申請專利範圍及其等效物定義。應瞭解，前述實施方式而非以下發明摘要章節意欲用以解譯申請專利範圍。發明摘要章節可闡述本揭露內容的一或多個但並非所有例示性實施例，且因此並不意欲以任何方式限制本揭露內容及以下申請專利範圍及其等效物。
前述實施方式內所描述的例示性實施例已出於說明的目的而提供，且並不意欲是限制性的。其他例示性實施例是可能的，且可在保持於本揭露內容的精神及範圍內時對例示性實施例進行修改。已憑藉說明指定功能及其關係的實施的功能建置區塊來描述前述實施方式。為便於描述，本文中已任意地定義此等功能建置區塊的邊界。只要適當地執行指定功能及其關係，便可定義替代邊界。
本揭露內容的實施例可以硬體、韌體、軟體或其任何組合實施。本揭露內容的實施例亦可實施為儲存於機器可讀介面（machine-readable medium）上的指令。其指令可由一或多個處理器讀取並執行。機器可讀介面可包含用於以可由機器（例如，計算電路系統）讀取的形式儲存或傳輸資訊的任何機制。舉例而言，機器可讀介面可包含非暫時性機器可讀介面，諸如唯讀記憶體（read only memory，ROM）、隨機存取記憶體（random access memory，RAM）、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置以及其他者。作為另一實例，機器可讀介面可包含暫時性機器可讀介面，諸如電、光學、聲學或其他形式的傳播信號（例如，載波、紅外線信號、數位信號等）。另外，韌體、軟體、常式、指令可在本文中描述為執行特定動作。然而，應瞭解，此等描述僅出於方便起見，且此等動作實際上由計算裝置、處理器、控制器或執行韌體、軟體、常式、指令等的其他裝置實現。
前述實施方式充分揭示本揭露內容的一般性質：其他人可在不背離揭露內容的精神及範疇的情況下藉由應用熟習相關技術者所瞭解的知識來針對各種應用容易地修改及/或調適此類例示性實施例而不進行過度實驗。因此，基於本文中所呈現的教示及指導，此等調適及修改意欲在例示性實施例的含義及多個等效物內。應理解，本文中的片語或術語是出於描述而非限制的目的，使得本說明書的術語或片語待由熟習相關技術者鑒於本文中的教示進行解譯。
100‧‧‧有線傳輸裝置
102‧‧‧串列器
104、300、500‧‧‧線路驅動器
150.1、150.2、150.m‧‧‧輸入資料串流
350.1(+)、350.1(-)、550.1(+)、550.1(-)‧‧‧第一輸入資料串流
350.2(+)、350.2(-)、550.2(+)、550.2(-)‧‧‧第二輸入資料串流
152、354(+)、354(-)、554(+)、554(-)、254(+)、254(-)、454(+)、454(-)‧‧‧輸出資料串流
154、154.1、154.2、154.n、250(+)、250(-)、450(+)、450(-)‧‧‧串列資料串流
156、156(+)、156(-)、252、352(+)、352(-)、452、552(+)、552(-)‧‧‧時脈信號
200、302、304、400、502、504‧‧‧緩衝放大器
202、402‧‧‧充電共用電路
204、404‧‧‧緩衝電路
206、406‧‧‧有線通信通道
600‧‧‧操作控制流程
602、604、606、608‧‧‧操作
I1‧‧‧電流源
IL1‧‧‧第一漏電流
IL2‧‧‧第二漏電流
IL(+)、IL(-)‧‧‧電感性負載
N1、N2、N3、N4、N5、N6‧‧‧n型金屬氧化物半導體場效（NMOS）電晶體
RL(+)、RL(-)‧‧‧電阻性負載
P1、P2、P3、P4、P5、P6‧‧‧P型金屬氧化物半導體場效（PMOS）電晶體
X1‧‧‧第一電路節點
X2‧‧‧第二電路節點
當結合附圖閱讀時，自以下實施方式最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增加或減小各種特徵的尺寸。
圖1說明根據本揭露內容的例示性實施例的例示性有線傳輸裝置的方塊圖。
圖2說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第一例示性線路驅動器的電路圖。
圖3說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第二例示性線路驅動器的電路圖。
圖4說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第三例示性線路驅動器的電路圖。
圖5說明根據本揭露內容的例示性實施例的可實施於例示性有線傳輸裝置內的第四例示性線路驅動器的電路圖。
圖6說明根據本揭露內容的例示性實施例的例示性線路驅動器的例示性操作的流程圖。

Claims (10)

  1. 一種緩衝放大器，包括： 緩衝電路，包括第一多個電晶體；以及 充電共用電路，包括第二多個電晶體， 其中所述第一多個電晶體當中的第一電晶體及第二電晶體是以第一串聯配置來實施， 其中所述第一多個電晶體當中的第三電晶體及第四電晶體是以第二串聯配置來實施， 其中所述第二多個電晶體當中的第五電晶體以及所述第三電晶體是以第一閘極耦接配置來實施， 其中所述第二多個電晶體當中的第六電晶體以及所述第一電晶體是以第二閘極耦接配置來實施，且 其中第一電晶體及第三電晶體經配置以接收差分輸入資料串流。
  2. 如申請專利範圍第1項所述的緩衝放大器，其中所述第一電晶體的第一連接、所述第二電晶體的第一連接以及所述第五電晶體的第一連接經配置以形成第一電路節點，且 其中所述第三電晶體的第一連接、所述第四電晶體的第一連接以及所述第六電晶體的第一連接經配置以形成第二電路節點。
  3. 如申請專利範圍第2項所述的緩衝放大器，其中所述充電共用電路經配置以進行以下操作： 當所述第三電晶體處於導通狀態時，將所述第一電路節點充電至邏輯零或邏輯一，以及 當所述第一電晶體處於所述導通狀態時，將所述第二電路節點充電至所述邏輯零或所述邏輯一。
  4. 如申請專利範圍第1項所述的緩衝放大器，其中所述第一多個電晶體及所述第二多個電晶體包括： 多個P型金屬氧化物半導體場效（PMOS）電晶體。
  5. 如申請專利範圍第1項所述的緩衝放大器，其中所述第一多個電晶體及所述第二多個電晶體包括： 多個n型金屬氧化物半導體場效（NMOS）電晶體。
  6. 如申請專利範圍第1項所述的緩衝放大器，更包括： 電流源，經配置以提供電流， 其中所述充電共用電路經配置以在所述第三電晶體處於導通狀態時對所述第一電晶體與所述第二電晶體之間的第一電路節點進行充電，且 其中所述充電共用電路經配置以在所述第一電晶體處於所述導通狀態時對所述第三電晶體與所述第四電晶體之間的第二電路節點進行充電。
  7. 如申請專利範圍第6項所述的緩衝放大器，其中所述充電共用電路經配置以將所述第一電路節點充電至邏輯零或邏輯一，且 其中所述充電共用電路經配置以將所述第二電路節點充電至所述邏輯零或所述邏輯一。
  8. 一種緩衝放大器，包括： 緩衝電路，具有第一信號路徑及第二信號路徑，所述第一信號路徑及所述第二信號路徑分別包括第一電路節點及第二電路節點，其中所述第一信號路徑包括第一電晶體及第二電晶體，所述第一電晶體及所述第二電晶體是以第一串聯配置來實施，所述第二信號路徑包括第三電晶體及第四電晶體，所述第三電晶體及所述第四電晶體是以第二串聯配置來實施；以及 充電共用電路，經配置以在所述第一信號路徑經停用時將所述第一電路節點充電至邏輯值，且在所述第二信號路徑經停用時將所述第二電路節點充電至所述邏輯值， 其中所述第一信號路徑經配置以在所述第一信號路徑經啟用時反應於處於第一邏輯位準的時脈信號提供第一輸出資料串流， 其中所述第二信號路徑經配置以在所述第二信號路徑經啟用時反應於處於第一邏輯位準的時脈信號提供第二輸出資料串流。
  9. 如申請專利範圍第8項所述的緩衝放大器，其中所述充電共用電路包括第五電晶體及第六電晶體，所述第五電晶體以及所述第三電晶體是以第一閘極耦接配置來實施，且所述第六電晶體以及所述第一電晶體是以第二閘極耦接配置來實施。
  10. 一種線路驅動器，包括： 第一緩衝放大器，包括： 緩衝電路，具有第一信號路徑及第二信號路徑，所述第一信號路徑及所述第二信號路徑分別包括第一電路節點及第二電路節點，其中所述第一信號路徑包括第一電晶體及第二電晶體，所述第一電晶體及所述第二電晶體是以第一串聯配置來實施，所述第二信號路徑包括第三電晶體及第四電晶體，所述第三電晶體及所述第四電晶體是以第二串聯配置來實施；以及 第二緩衝放大器， 其中所述第一緩衝放大器經配置以反應於差分時脈信號當中處於第一邏輯位準的第一時脈信號以利用所述第一信號路徑或所述第二信號路徑選擇性地提供第一輸入資料串流， 其中當所述第二信號路徑被用以提供所述第一輸入資料串流時，所述第一信號路徑處於第二邏輯位準， 其中當所述第一信號路徑被用以提供所述第一輸入資料串流時，所述第二信號路徑處於所述第二邏輯位準， 其中所述第二緩衝放大器經配置以反應於所述差分時脈信號當中處於所述第一邏輯位準的第二時脈信號以選擇性地提供第二輸入資料串流， 其中所述第一信號路徑經配置以在所述第一信號路徑經啟用時反應於處於第一邏輯位準的時脈信號提供輸出資料串流，且 其中所述第二信號路徑經配置以在所述第二信號路徑經啟用時反應於處於第一邏輯位準的時脈信號提供輸出資料串流。
TW108130796A 2018-04-27 2018-06-28 用於有線傳輸裝置的線路驅動器以及緩衝放大器 TWI688204B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/965,105 US10498301B2 (en) 2018-04-27 2018-04-27 Line drivers for wireline transmission devices
US15/965,105 2018-04-27

Publications (2)

Publication Number Publication Date
TW201946379A true TW201946379A (zh) 2019-12-01
TWI688204B TWI688204B (zh) 2020-03-11

Family

ID=68205432

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107122286A TWI671998B (zh) 2018-04-27 2018-06-28 用於有線傳輸裝置的線路驅動器以及緩衝放大器
TW108130796A TWI688204B (zh) 2018-04-27 2018-06-28 用於有線傳輸裝置的線路驅動器以及緩衝放大器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107122286A TWI671998B (zh) 2018-04-27 2018-06-28 用於有線傳輸裝置的線路驅動器以及緩衝放大器

Country Status (5)

Country Link
US (2) US10498301B2 (zh)
KR (1) KR102132750B1 (zh)
CN (1) CN110417391B (zh)
DE (1) DE102018110838A1 (zh)
TW (2) TWI671998B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479337A (en) 1993-11-30 1995-12-26 Kaiser Aerospace And Electronics Corporation Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter
US5546022A (en) 1994-12-16 1996-08-13 Sun Microsystems, Inc. Static logic circuit with improved output signal levels
US8441287B2 (en) * 2004-09-20 2013-05-14 The Trustees Of Columbia University In The City Of New York Low voltage track and hold circuits
JP4472507B2 (ja) * 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
US7279974B2 (en) * 2005-06-10 2007-10-09 Texas Instruments Incorporated Fully differential large swing variable gain amplifier
US20080024172A1 (en) 2006-07-26 2008-01-31 Parade Technologies, Ltd. Actively Compensated Buffering for High Speed Current Mode Logic Data Path
US8107910B2 (en) * 2007-08-29 2012-01-31 Qualcomm, Incorporated Differential to single-ended conversion for radio frequency devices
US8228091B2 (en) 2010-02-25 2012-07-24 Broadcom Corporation False-link protection circuit and method for utilizing same
EP2458581B1 (en) * 2010-11-29 2017-02-15 Optrex Corporation Drive device for liquid crystal display panel
US8198912B1 (en) * 2010-12-28 2012-06-12 Texas Instruments Incorporated Driver circuit correction arm decoupling resistance in steady state mode
US8432217B2 (en) * 2011-05-19 2013-04-30 Renesas Mobile Corporation Amplifier
US8625373B2 (en) * 2011-12-13 2014-01-07 Advanced Micro Devices, Inc. Voltage shifting sense amplifier for SRAM VMIN improvement
US9832048B2 (en) 2015-08-24 2017-11-28 Xilinx, Inc. Transmitter circuit for and methods of generating a modulated signal in a transmitter

Also Published As

Publication number Publication date
TWI688204B (zh) 2020-03-11
TW201946378A (zh) 2019-12-01
CN110417391B (zh) 2023-06-02
US20190334492A1 (en) 2019-10-31
TWI671998B (zh) 2019-09-11
US10868506B2 (en) 2020-12-15
KR20190125145A (ko) 2019-11-06
DE102018110838A1 (de) 2019-10-31
CN110417391A (zh) 2019-11-05
US10498301B2 (en) 2019-12-03
KR102132750B1 (ko) 2020-07-14
US20200067470A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US7965121B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US7714615B2 (en) De-emphasis circuit for a voltage mode driver used to communicate via a differential communication link
US20100104029A1 (en) Independent link(s) over differential pairs using common-mode signaling
US20080116935A1 (en) Source-coupled differential low-swing driver circuits
US8581628B2 (en) Low voltage transmitter with high output voltage
US9455713B1 (en) Split resistor source-series terminated driver
US20190013835A1 (en) Transmitter and communication system
US10135442B2 (en) Current-mode logic circuit
US8441281B2 (en) Current-mode logic buffer with enhanced output swing
US11290091B2 (en) High-speed regenerative comparator circuit
TWI671998B (zh) 用於有線傳輸裝置的線路驅動器以及緩衝放大器
US8983402B2 (en) Transceiver with wake up detection
JP7051694B2 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
US8289046B2 (en) Switchable passive termination circuits
CN110896338B (zh) 时钟传输模块与网络传输方法
CN109891758B (zh) 用于全双工传输的虚拟混合的电路和方法
US9396144B2 (en) High speed data transmission
US10897252B1 (en) Methods and apparatus for an auxiliary channel
JP2007174197A (ja) 双方向伝送装置および双方向伝送方法
US8023555B2 (en) Repeater circuit
US10187101B2 (en) Regenerative differential detector
CN105306043B (zh) 输入缓冲器
CN111052610A (zh) 数据接口、芯片和芯片系统