TW201946092A - 用於無匹配式電漿源的頻率調諧 - Google Patents

用於無匹配式電漿源的頻率調諧 Download PDF

Info

Publication number
TW201946092A
TW201946092A TW108107960A TW108107960A TW201946092A TW 201946092 A TW201946092 A TW 201946092A TW 108107960 A TW108107960 A TW 108107960A TW 108107960 A TW108107960 A TW 108107960A TW 201946092 A TW201946092 A TW 201946092A
Authority
TW
Taiwan
Prior art keywords
current
operating frequency
frequency
power output
amplitude
Prior art date
Application number
TW108107960A
Other languages
English (en)
Other versions
TWI816759B (zh
Inventor
龍茂林
王雨后
垠 吳
艾立克斯 派特森
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201946092A publication Critical patent/TW201946092A/zh
Application granted granted Critical
Publication of TWI816759B publication Critical patent/TWI816759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述用於無匹配式電漿源的頻率調諧。為了執行頻率調諧，在無匹配式電漿源的操作頻率上變化之後，電流係在無匹配式電漿源的放大電路的輸出處量測。在判定電流隨操作頻率上的變化而增加時，將操作頻率進一步改變，直到電流減小。當電流已減小，經改變的操作頻率係進一步修改為一操作頻率。當無匹配式電漿源操作於該操作頻率處，在放大電路的輸出處的電流係加以最大化。

Description

用於無匹配式電漿源的頻率調諧
本案實施例係關於無匹配式電漿源的頻率調諧。
此處提供之背景說明係以一般性呈現本揭露內容之背景為目的。目前列名發明人之作品，在此先前技術章節中所述之範圍，以及可能未在申請時以其他方式適格作為先前技術之說明的實施態樣，係未明示或暗示承認為對於本揭露內容之先前技術。
傳統的電漿機台包含射頻（RF）產生器、阻抗匹配電路、及電漿腔室。該RF產生器連接至該阻抗匹配電路，其進一步連接至該電漿腔室。RF產生器產生供給至阻抗匹配電路的RF功率。阻抗匹配電路使電漿腔室的阻抗與RF產生器的阻抗相匹配。
在晶圓處理期間，與電漿機台相關聯的各種參數係加以控制。本揭露內容所述實施例係在此背景下產生。
本揭露內容的實施例提供系統、設備、方法及電腦程式，用於無匹配式電漿源（MPS, matchless plasma source）的頻率調諧。應了解的是，本案實施例可以許多方式實現，例如製程、或設備、或系統、或硬體件、或方法、或電腦可讀媒體。一些實施例描述如下。
在無匹配式電漿源（MPS）的射頻（RF）產生器之中，藉由對無匹配式電漿源中的頻率調諧，將電漿腔室阻抗與傳統RF產生器的50 ohm輸出阻抗相匹配的傳統RF匹配網路加以移除，其中該無匹配式電漿源具有相當低的輸出電阻且當該無匹配式電漿源受到調諧時看見一純電阻負載。
在一些系統中，頻率調諧係藉由電壓波形與電流波形之間的相位角量測而加以執行。當將相位角推至零或在從零的一預設範圍內，該頻率調諧停止。然而，難以準確量測相位角。並且，零或從零的預設範圍內之相位角由於電壓波形的振盪而難以達成。所以，基於相位角的頻率調諧變得困難。
在一些實施例中，描述一種方法，用於將包含一訊號產生器的一無匹配式電漿源的功率輸出最佳化。該方法包含：控制該訊號產生器以操作於一操作頻率，俾以產生一脈衝訊號，該脈衝訊號係用以產生一正弦電流波形。該方法更包含：量測該正弦電流波形的電流幅值，以及調整該操作頻率且同時繼續量測該電流幅值。該方法包含：確認一目標頻率，其在該調整步驟期間產生電流的一近似最大幅值。
在各種實施例中，描述一種系統，用於使一無匹配式電漿源的功率輸出最佳化。該系統包含：一訊號產生器；一閘極驅動電路，連接至該訊號產生器；一放大電路，連接至該閘極驅動電路；及一控制器，連接至該訊號產生器。該控制器係建構以控制該訊號產生器以操作於一操作頻率，俾以產生一脈衝訊號，該脈衝訊號係用以產生一正弦電流波形。該系統更包含一電流探針，連接至該放大電路的輸出。該電流探針係建構以量測該正弦電流波形的電流幅值。該控制器係建構以在對該電流幅值加以量測時調整該操作頻率。該控制器係建構以確認一目標頻率，該目標頻率在該操作頻率的調整期間產生電流的一近似最大幅值。
在一些實施例中，描述一種控制器，用於將一無匹配式電漿源的功率輸出最佳化，該無匹配式電漿源包含一訊號產生器。該控制器包含：一處理器，建構以控制該訊號產生器以操作於一操作頻率，俾以產生一脈衝訊號，該脈衝訊號係用以產生一正弦電流波形。該處理器係建構以接收該正弦電流波形的電流幅值。該處理器係建構以在該電流幅值受量測時調整該操作頻率。該處理器係建構以確認一目標頻率，其在該操作頻率的調整期間產生電流的一近似最大幅值。該控制器包含一記憶體元件，連接至該處理器。該記憶體元件係建構以儲存該目標頻率。
此處所述之用於無匹配式電漿源的頻率調諧之系統和方法的一些優點包含：調諧該訊號產生器的操作頻率，以在無匹配式電漿源的輸出處達成複電流的近似最大幅值。不需要決定在無匹配式電漿源的輸出處介於複電流與複電壓之間的相位差。該相位差的決定取決於電漿腔室的不同條件。每次電漿腔室的條件改變，相位差係加以量測，且判定該相位差是否實質為零，例如零或在自零的一預設範圍內。在一些實施例中，毋須針對電漿腔室條件上的每個變化量測在該輸出處的複電流的幅值並判定該幅值是否為近似最大幅值。
此外，基於複電流的幅值而調諧操作頻率，與基於相位差而調諧操作頻率相比，是較為可靠的。在無匹配式電漿源的輸出處的電壓波形具有振盪，且因此，難以判定使相位差實質為零的操作頻率的數值。與之相比，控制器的處理器能夠判定使無匹配式電漿源的輸出處複電流的幅值為近似最大值的操作頻率。在無匹配式電漿源的輸出處複電流的電流波形中沒有振盪或僅有可忽略的振盪。
此處所述之用於無匹配式電漿源的頻率調諧之系統和方法的其他優點包含：與用於判定相位差者相比，使用較簡單的硬體設計。較簡單的設計包含一電流探針，其量測在無匹配式電漿源的輸出處的複電流的幅值。毋須使用複電壓與電流感測器來量測相位差或使用電壓感測器以協助相位差的量測。電壓感測器量測在無匹配式電漿源的輸出處的電壓波形的電壓數值。電流探針量測複電流的電流數值。當使用電壓感測器，判定在複電流與電壓波形之間的相位差。除了較簡單之外，與設計以量測介於電壓與電流之間相位角的複電壓與電流感測器或複電壓感測器相比，電流探針實質上較低成本。
從以下實施方式章節與隨附圖式，其他實施態樣將更為明白。
以下實施例描述頻率調諧系統及方法，用於無匹配式電漿源（MPS）。明顯的是，本案實施例可在沒有若干或全部這些特定細節的情況下實施。另一方面，眾所周知的製程操作不再詳細描述，以免不必要地模糊本案實施例。
該頻率調諧系統及方法包含一電流探針，其連接至該無匹配式電漿源的輸出。該電流探針量測在無匹配式電漿源的輸出處的一複電流的幅值，且提供該幅值至一控制器。該控制器判定該幅值是否為一近似最大值，其之後進一步描述。若該幅值不為近似最大值，控制器控制一訊號產生器以變化該訊號產生器的操作頻率。在操作頻率上的該變化，改變在該輸出處的該複電流的幅值。該電流探針再度量測改變後之複電流的幅值，並提供改變後的幅值至該控制器。該控制器再度判定改變後的幅值是否為該近似最大值。若判定改變後的幅值不是該近似最大值，該控制器再度控制該訊號產生器以變化該訊號產生器的操作頻率。另一方面，當判定該無匹配式電漿源的該輸出處的該複電流的改變後幅值為該近似最大值時，該控制器維持使該複電流的幅值為該近似最大值之該訊號產生器的操作頻率。
圖1為一系統100的實施例的圖示，用於描繪使用一電流（I）探針110以及一無匹配式電漿源103而控制一訊號產生器114的頻率。此處所述的無匹配式電漿源的各種例子提供於美國專利申請案第15/787,660號，發明名稱為” Matchless Plasma Source for Semiconductor Wafer Fabrication”，申請日為西元2017年10月18日，其全部內容藉由參照納入於此。系統100包含無匹配式電漿源103，其包含一訊號產生器114、一閘極驅動電路104、及一半橋式電路108。系統100更包含電流探針110及一電漿負載116。
訊號產生器114的一個例子為一數位時脈訊號產生器，其產生於射頻（RF）之脈衝訊號102，例如一時脈訊號。脈衝訊號102的另一例子為方波訊號，例如一數位波形或一脈衝列。脈衝訊號102在第一邏輯位準（例如高或一）與第二邏輯位準（例如低或零）之間脈動。閘極驅動電路104包含一閘極驅動器118A及另一閘極驅動器118B。閘極驅動器118A作為一運算放大器，且閘極驅動器118B作為一「非（NOT）」閘。半橋式電路108包含一電晶體112A及另一電晶體112B。此外，半橋式電路108包含一個二極體D1及一個二極體D2。二極體D1係連接於電晶體112A的汲極D與源極S端子之間，且二極體D2係連接於電晶體112B的汲極D與源極S端子之間。電流探針110的例子為一電流感測器，其量測一電流，例如具有幅值及相位的一複電流。電流探針110不是一複電壓與電流感測器。舉例來說，電流探針110無法量測半橋式電路108的輸出O11處的複電壓，且無法量測在輸出O11處的複電壓與電流。該電流係在半橋式電路108的輸出O11處加以量測。
系統100更包含一電抗電路130及一電漿負載116。電抗電路130的例子為一可變電容器120。電抗電路130的另一例子是一固定電容器。電抗電路130的又另一例子包含彼此串聯、並聯、或其組合之多個電容器及/或電感器。該等電容器其中一些是可變的，且該等電容器其餘者為固定的。作為另一例子，所有的電容器為可變的或固定的。類似的，該等電感器其中一些是可變的且該等電感器其餘者為固定的。作為另一例子，所有電感器為可變的或固定的。
電漿負載116的例子為變壓器耦合電漿（TCP）電漿腔室。電漿負載116包含一電極122（例如一變壓器TCP線圈）、以及當點燃時的電漿。無匹配式電漿源103係經由一連接件113、電抗電路130、及一連接件126而連接至電極122。例如連接件113或連接件126之連接件的例子為一導體、或一RF帶、或一柱體、或一橋式導體、或其組合。連接件113將輸出O11連接至電抗電路130。電漿負載116具有電阻，其由一電阻器加以表示。連接件126將電抗電路130連接至電漿負載116的電極122。
訊號產生器114係連接至閘極驅動器118A的一輸入且更連接至閘極驅動器118B的一輸入。此外，閘極驅動器118A的輸出係連接至電晶體112A的一輸入閘極端子，且閘極驅動器118B的輸出係連接至電晶體112B的一輸入閘極端子。電晶體112A的汲極端子D係連接至一直流（DC）電壓源Vdc，且電晶體112B的源極端子S係連接至一地電位。輸出O11係連接至電晶體112A的源極端子且亦連接至電流探針110的輸入。電流探針110的輸入及輸出O11係連接至電抗電路130。電流探針110的輸出係連接至訊號產生器114的輸入。
無匹配式電漿源103不包含阻抗匹配件，例如阻抗匹配網路或阻抗匹配電路。此外，在一些實施例中，沒有RF電纜將無匹配式電漿源103連接至阻抗匹配電路。舉例來說，阻抗匹配件不連接於半橋式電路108或無匹配式電漿源103的輸出O11與電漿負載116的電極122之間。阻抗匹配件包含多個電路元件，例如電感器及電容器，以將連接至阻抗匹配件的輸出的負載（例如電漿腔室）的阻抗與連接至阻抗匹配件的輸入的一來源（例如RF產生器及RF電纜）的阻抗加以匹配。
由無匹配式電漿源103產生的大多數功率係施加至電極122。舉例來說，由於在無匹配式電漿源103與電極122之間沒有阻抗匹配件及RF電纜，功率有效率地從無匹配式電漿源103供給至電極122。
其上製作有積體電路的一基板128（例如一晶圓）係放置於電漿負載116之內於電漿負載116的基板支撐件（例如下電極或晶圓平台或卡盤）的頂部表面上。訊號產生器114操作於操作頻率fRF以產生具有頻率fRF的脈衝訊號102，該操作頻率fRF為一射頻。舉例來說，頻率fRF在50千赫（kHz）以上至100百萬赫（MHz）以下之範圍。脈衝訊號102在一低位準（例如一邏輯位準0或低功率位準）與一高位準（例如一邏輯位準1或高功率位準）之間以一射頻脈動。為說明起見，脈衝訊號102以射頻從該低位準變動至該高位準以及從該高位準變動至該低位準。
脈衝訊號102從訊號產生器114供給至閘極驅動器118A及118B。閘極驅動器118A將脈衝訊號102放大以產生一閘極驅動訊號106A。並且，閘極驅動器118B將脈衝訊號102放大並反轉，以產生一閘極驅動訊號106B。閘極驅動訊號106A及106B各自為具有頻率fRF的一脈衝訊號，例如一方波訊號或一時脈訊號或一數位波形。
與閘極驅動訊號106A相比，閘極驅動訊號106B係反向脈動。舉例來說，在閘極驅動訊號106A具有一高位準（例如一高功率位準）的時間或時段期間，閘極驅動訊號106B具有一低位準，例如一低功率位準。此外，在閘極驅動訊號106A具有一低位準（例如一低功率位準）的時間或時段期間，閘極驅動訊號106B具有一高位準，例如一高功率位準。作為另一例子，在閘極驅動訊號106A從該低位準變動至該高位準的時間或時段期間，閘極驅動訊號106B從該高位準變動至該低位準。類似地，在閘極驅動訊號106A從該高位準變動至該低位準的時間或時段期間，閘極驅動訊號106B從該低位準變動至該高位準。
此反向同步允許電晶體112A及112B以輪續的方式加以連序操作，以例如連序地接通以及連序地關斷。電晶體112A及112B連序地操作，使得該等電晶體不於同一時間接通在相同時間段期間接通。舉例來說，當電晶體112A接通時，電晶體112B係關斷，且當電晶體112B接通時，電晶體112A關斷。舉例說明，在電晶體112A接通的時段或時間期間，電晶體112B係關斷。此外，在電晶體112B接通的時段或時間期間，電晶體112A係關斷。
當電晶體112A係接通且電晶體112B關斷時，橫跨電晶體112A的電壓增加並持續往正，直到該電壓由二極體D1所限制。類似地，當電晶體112A係關斷且電晶體112B接通時，橫跨電晶體112B的電壓增加並持續往負，直到該電壓由二極體D2所限制。因此，二極體D1降低或防止橫跨電晶體112A之擊穿的機會，且二極體D2降低或防止橫跨電晶體112B之電壓之擊穿的機會。
當電晶體112A接通時，一電流從電壓源Vdc經由電晶體112A流動至輸出O11，以在輸出O11處產生一電壓，且電晶體112B係關斷。當電晶體112B關斷時，沒有電流從輸出O11流動至與電晶體112B連接的地電位。該電流從輸出O11流動至電抗電路130。當電晶體112A接通時，該電流從電壓源Vdc加以推送至電抗電路130。此外，當電晶體112B接通時，電晶體112A係關斷，且在電晶體112A的接通狀態期間於輸出O11所產生的電壓產生一電流。所產生的該電流從輸出O11流動至與電晶體112B連接的地電位。當電晶體112B接通時，該電流係從輸出O11加以拉引至地電位。在電晶體112A關斷的時段或時間期間，沒有電流從電壓源Vdc經由電晶體112A流動至輸出O11。
電晶體112A及112B的連序接通與關斷係加以執行，以在輸出O11處產生一正弦電流波形。該正弦電流波形具有該射頻，例如頻率fRF。
電流探針110量測在輸出O11處所產生的正弦電流波形的複電流的幅值以產生一回授訊號124，且提供回授訊號124至訊號產生器114。回授訊號124包含在輸出O11處所產生的正弦電流波形的複電流的幅值。訊號產生器114判定在輸出O11處所量測的複電流的幅值是否為近似最大值。在判定輸出O11處測得的複電流的幅值不是該近似最大值時，訊號產生器114改變脈衝訊號102的頻率。具有改變後頻率的脈衝訊號102供給至閘極驅動器118A及118B。閘極驅動器118A及118B根據具有改變後頻率的脈衝訊號102而修改閘極驅動訊號106A及106B。舉例來說，閘極驅動訊號106A及106B的射頻係加以修改，以與脈衝訊號102的改變後頻率相匹配。於輸出O11處所產生的正弦電流波形係基於修改後的閘極驅動訊號106A及106B而受到修改。舉例來說，正弦電流波形的射頻係加以修改，以與閘極驅動訊號106A及106B的經修改頻率相匹配。
電流探針110對射頻係受到修改之正弦電流波形的複電流的幅值進行量測，並將該幅值提供至訊號產生器114。若訊號產生器114判定射頻受修改之正弦電流波形的複電流的幅值為該近似最大值，則訊號產生器114維持脈衝訊號102的該改變後頻率。另一方面，若訊號產生器114判定射頻受修改之正弦電流波形的複電流的幅值不為該近似最大值，訊號產生器114將該脈衝訊號102的該經改變頻率加以改變。當輸出O11處的正弦電流波形的複電流的幅值係於該近似最大值，一預定量的功率從輸出O11經由電抗電路130提供至電極122。舉例來說，一近似最大值的功率量從輸出O11經由電抗電路130提供至電極122。與輸出O11處的正弦電流波形的複電流的幅值不是近似最大值之在輸出O11處所提供的正弦電流波形的其餘功率量相比，該近似最大值的功率量係較大。
在輸出O11處所產生的正弦電流波形係從無匹配式電漿源103供給至電抗電路130。電抗電路130將正弦電流波形的較高階諧波加以移除（例如濾除），以產生具有一基頻的一定型的正弦波形。該定型的正弦波形具有一定型的包絡，其以下進一步說明。
該定型的正弦波形自電抗電路130經由連接件126發送至電極122以處理基板128。舉例來說，例如含氟氣體、含氧氣體、含氮氣體、用於金屬及介電質沉積的液體等等之一或多種製程材料係供給至電漿負載116。在接收到定型正弦波形及製程材料時，電漿在電漿負載116之內加以點燃以處理基板128。處理基板128的例子包含：在基板128上沉積材料、蝕刻基板128、清潔基板128、及濺鍍基板128。
電晶體112A及112B各者為場效電晶體（FET），例如金屬氧化物半導體場效電晶體（MOSFET），且此處所述FET為n型。在一些實施例中，替代n型FET，使用p型FET。
在各種實施例中，替代FET，可使用另一類型的電晶體，例如絕緣閘雙極電晶體（IGBT）、或金屬半導體場效電晶體（MESFET）、或接面場效電晶體（JFET）。
在各種實施例中，替代作為電極122而使用的TCP線圈，卡盤、或上電容電極板、或基板支撐件、或噴淋頭的上電極係加以使用。
電漿負載116的其他例子包含電容耦合電漿（CCP）腔室、化學氣相沉積（CVD）腔室、原子層沉積（ALD）腔室、電漿輔助化學氣相沉積（PECVD）腔室、電漿蝕刻腔室、電漿沉積腔室、或電漿輔助原子層沉積（PEALD）腔室。CCP腔室具有上電極或下電極。上電極為面向下電極的一電容板，該下電極亦為一電容板。在上電極與下電極之間存在一間隙。
在一些實施例中，除了訊號產生器114之外，使用一處理器。該處理器係連接至訊號產生器114。回授訊號124係提供至該處理器，且由訊號產生器114所做的此處所述任何判定係由訊號產生器114的該處理器所進行。當使用於此處，處理器有時在此處稱為微處理器、或中央處理單元（CPU）、或特定應用積體電路（ASIC）、或可程式化邏輯元件（PLD）。
在各種實施例中，電流探針110係於輸出O11與電抗電路130之間的任一點處加以連接。舉例來說，電流探針110係連接至電容器120的輸入。電容器120的輸入，接收來自輸出O11的正弦電流波形。作為另一範例，電流探針110連接至連接件113上的一點。
圖2係一系統200的實施例的圖示，以描繪電流探針110伴隨無匹配式電漿源215的使用。無匹配式電漿源215為圖1的無匹配式電漿源103的例子。無匹配式電漿源215包含一輸入部201及一輸出部203。輸入部201包含一控制器板202及一閘極驅動器211的一部分。閘極驅動器211為圖1的閘極驅動電路104的一個例子。閘極驅動器211係連接至控制器板202。輸出部203包含閘極驅動器211的其餘部分及一半橋式FET電路218。半橋式FET電路218為圖1的半橋式電路108的一個例子。半橋式FET電路218係連接至閘極驅動器211。如此處所述之半橋式FET電路有時此處稱為一放大電路。
控制器板202包含一控制器204、訊號產生器114、及一頻率輸入件208。頻率輸入件208的例子包含一控制器及一數位訊號處理器。舉例來說，頻率輸入件208係連接至控制器204的另一控制器。此處所述任何控制器（例如頻率輸入件208或控制器204）的例子，包含一處理器及一記憶體元件。此處所述控制器（例如頻率輸入件208或控制器204）的其他例子，包含一微處理器、一數位訊號處理器、一ASIC、一CPU、一處理器、或一PLD、或一現場可程式邏輯閘陣列（FPGA）。記憶體元件的例子包含唯讀記憶體（ROM）及隨機存取記憶體（RAM）。舉例來說，此處所述記憶體元件係快閃記憶體或硬碟或動態RAM或靜態RAM。訊號產生器114產生於頻率fRF的脈衝訊號102，例如400 kHz、或2 MHz、或13.56 MHz、或27 MHz、或60 MHz。
閘極驅動器211包含一閘極驅動器子部分210、一電容器212、一電阻器214、及一變壓器216的一初級繞組216A。電容器212具有電容，其縮減（例如抵消或負化（negate））初級繞組216A的電感。初級繞組216A的電感之縮減，促成方形的閘極驅動訊號106A及106B的產生。此外，電阻器214縮減由訊號產生器114所產生的脈衝訊號102的振盪。電阻220係由半橋式FET電路218的輸出O31所見。輸出O31介於電晶體112A的源極端子S與電晶體112B的汲極端子D之間。輸出O31係經由連接件113連接至電抗電路130。電阻220包含有在電極122中的雜散電阻。電阻220亦包含當在一電漿腔室217內點燃時的電漿之中的雜散電阻，且更包含連接件126的雜散電阻。電漿腔室217為圖1的電漿負載116的例子。
閘極驅動器211包含變壓器216的次級繞組216B及216C。閘極驅動器子部分210包含多個閘極驅動器210A及210B。閘極驅動器210A及210B每一者於一端連接至一正電壓源且於其相反端連接至一負電壓源。
半橋式FET電路218包含電晶體112A及電晶體112B，其以推挽式配置彼此連接。半橋式FET電路218更包含一DC軌（DC rail）213，其描繪於一點線部分之內。DC軌213包含電壓源Vdc、及多數個傳導構件219A、219B、及219C，其每一者為導體。傳導構件219A係連接至電晶體112A的汲極端子D以及至電壓源Vdc。此外，傳導構件219B係連接至電晶體112A的源極端子S以及至電晶體112B的汲極端子D。並且，傳導構件219C係連接至電晶體112B的源極端子S以及連接至地電位。
系統200更包含電流探針110，其連接至半橋式FET電路218的輸出O31。輸出O31為圖1的輸出O11的一個例子。輸出O31經由電晶體112A連接至電壓源Vdc。舉例來說，輸出O31係連接至電晶體112A的源極端子S，且電晶體112A的汲極端子D係連接至電壓源Vdc。
應注意的是，電壓與電流（VI）探針不連接至輸出O31、或介於輸出O31與電抗電路130之間的連接件113上的任何一點。VI探針為一感測器，其量測在輸出O31處的複電流、在輸出O31處的複電壓、及介於該複電壓與複電流之間的相位差。如此處所述的複電壓具有一幅值及一相位。類似地，如此處所述的複電流具有一幅值及一相位。此外，應注意的是，電壓探針不連接至輸出O31、或介於輸出O31與電抗電路130之間的連接件113上的任何一點。電壓探針為一感測器，其量測在輸出O31處的複電壓。電壓探針不量測在輸出O31處的複電流。電流探針110係連接至控制器204的處理器205，以提供回授訊號124。
控制器204的處理器205經由頻率輸入件208連接至訊號產生器114。頻率輸入件208具有一記憶體元件，其儲存操作頻率fRF的數值。控制器204的處理器205更經由一導體連接至DC軌213的電壓源Vdc。此外，訊號產生器114的輸出係連接至閘極驅動器210A及210B。閘極驅動器210A係連接至電容器212，且閘極驅動器210B係連接至電阻器214。電容器212及電阻器214係連接至變壓器216的初級繞組216A。
此外，變壓器216的次級繞組216B係連接至變壓器112A的輸入閘極端子，且變壓器216的次級繞組216C係連接至電晶體112B的輸入閘極端子。半橋式FET電路218的輸出O31連接至電容器120，且電容器120係經由連接件126連接至電極122的TCP線圈。
處理器205產生一控制訊號，並將該控制訊號傳送至該頻率輸入件208。在接收到該控制訊號時，頻率輸入件208的一處理器從該頻率輸入件208的記憶體元件取得操作頻率fRF的數值，且將該數值提供至訊號產生器114。頻率輸入件208儲存操作頻率fRF的數值，例如2 MHz或13.56 MHz。訊號產生器114在從頻率輸入件208接收到操作頻率fRF的數值時，產生具有操作頻率fRF的脈衝訊號102。閘極驅動器210A及210B將脈衝訊號102放大而產生放大的RF功率，並提供該放大的RF功率至變壓器216的初級繞組216A。
基於該放大的RF功率之電流流動的方向性，次級繞組216B或次級繞組216C任一者產生具有一閾值電壓的一閘極驅動訊號。舉例來說，當該放大的RF功率的電流從初級繞組216A的一帶正電端子（以一點表示）流動至初級繞組216A的一帶負電端子（無點），次級繞組216B產生具有該閾值電壓的閘極驅動訊號106A以接通電晶體112A，並且次級繞組216C不產生該閾值電壓且電晶體112B係關斷。另一方面，當該放大的RF功率的電流從初級繞組216A的帶負電端子流動至初級繞組216A的帶正電端子，次級繞組216C產生具有該閾值電壓的閘極驅動訊號106B以接通電晶體112B，並且次級繞組216B不產生該閾值電壓且電晶體112A係關斷。
當電晶體112A接通時，一電流從電壓源Vdc經由電晶體112A流動至輸出O31而在輸出O31處產生一電壓，且電晶體112B係關斷。當電晶體112A接通且電晶體112B關斷時，在輸出O31處的電壓產生正弦電流波形的複電流，且該電流係流動至電抗電路130。在輸出O31處的電壓根據從一任意波形產生器209所接收的電壓數值而加以產生，該任意波形產生器209係進一步描述於後。舉例來說，電壓源Vdc的電壓數值係從任意波形產生器209供給至電壓源Vdc。任意波形產生器209的一個例子是一控制器。任意波形產生器209的另一例子是一數位訊號處理器。任意波形產生器209在處理器205的控制下供給電壓數值至電壓源Vdc，且係連接至處理器205。當電晶體112B關斷時，沒有電流從輸出O31流動至與電晶體112B連接的地電位。當電晶體112B接通時，電晶體112A係關斷且在輸出O31處所產生的電壓產生一電流，其從輸出O31經由電晶體112B流動至與電晶體112B連接的地電位。當電晶體112A關斷且電晶體112B接通時，在輸出O31處的電壓產生正弦電流波形的複電流，且該電流係流動至電抗電路130。當電晶體112A關斷時，沒有電流從電壓源Vdc流動至輸出O31。
此外，任意波形產生器209產生具有該等電壓數值的一定型控制訊號221，且將該定型控制訊號221經由一導體提供至電壓源Vdc，該導體將電壓源Vdc連接至任意波形產生器209。舉例來說，該等電壓數值在零到八十伏特之範圍，使得敏捷式DC軌213操作於該範圍。該等電壓數值係由電壓源Vdc所產生的一電壓訊號的幅值，以定義該電壓訊號的定型的包絡而進一步定義在輸出O31處正弦電流波形的定型的包絡。舉例來說，為產生在輸出O31處的一連續波形，該等電壓數值提供該連續波形的一峰至峰幅值。該峰至峰幅值定義該連續波形的定型的包絡。作為另一範例，為了在輸出O31處產生具有一脈衝形狀的定型包絡的正弦電流波形，將該等電壓數值加以瞬間地（例如在一時間或在一預設時間段期間）大幅改變，使得正弦電流波形的峰至峰幅值從一第一參數位準（例如一高位準）變化至一第二參數位準（例如一低位準），或從該第二參數位準變動至該第一參數位準。該等電壓數值係週期地加以改變，以達成脈衝形狀的定型包絡。作為又另一例子，為了在輸出O31處產生具有一任意波形的定型包絡的正弦電流波形，該等電壓數值係藉由一任意波形產生器209以任意的方式加以改變，使得正弦電流波形的峰至峰幅值以預設方式改變。作為又另一例子，為了在輸出O31處產生具有一多狀態脈衝形狀的定型包絡的正弦電流波形，該等電壓數值係加以瞬間地（例如在一時間）大幅改變，使得正弦電流波形的峰至峰幅值從一高參數位準變化至一或多個中間位準，且接著從該一或多個中間位準變化至另一位準，例如一低參數位準或該高參數位準。應注意的是，具有多狀態脈衝形狀的定型包絡的正弦電流波形具有任意數量的狀態，例如從二至一千。
使用於此處的一參數位準包含一或多個參數數值，其不包含另一參數位準的一或多個參數數值。舉例來說，於一參數位準的一功率量係大於或小於一不同之參數位準的功率量。參數的例子包含電流、電壓、及功率。
藉由基於閘極驅動訊號106A及106B而操作電晶體112A及112B且控制電壓源Vdc以改變電壓數值，正弦電流波形係在輸出O31處加以產生。正弦電流波形具有定型的包絡。與TCP線圈的電感結合的電容器120，接收該正弦電流波形，並縮減（例如移除或過濾）該正弦電流波形的較高階諧波以產生具有基頻的定型之正弦波形。該定型的正弦波形亦具有該定型的包絡。該定型的正弦波形係從電容器120的輸出經由連接件126供給至電極122的TCP線圈，以在電漿腔室217內點燃或維持電漿。電漿係用以處理基板128。
電流探針110量測在輸出O31處的正弦電流波形的複電流，並提供回授訊號124至處理器205，回授訊號124包含複電流的一幅值。處理器205判定在輸出O31處所測得之複電流的幅值是否為該近似最大值。在判定在輸出O31處所測得之複電流的幅值不是該近似最大值時，處理器205發送一控制訊號至頻率輸入件208以修改訊號產生器114的操作頻率fRF的一數值。在接收到該控制訊號時，頻率輸入件208將具有操作頻率fRF的修改後數值的一訊號產生並發送至訊號產生器114。在接收到來自頻率輸入件208的訊號時，訊號產生器將具有操作頻率fRF的修改後數值的脈衝訊號102產生。如此，直到在輸出O31處所測得的複電流的幅值為該近似最大值為止，處理器205持續發送一控制訊號至頻率輸入件208以修改訊號控制器114的操作頻率fRF。當在輸出O31處複電流的幅值為該近似最大值時，一近似最大值的功率量供給至電極122而改善處理基板128的效率。
無匹配式電漿源103的元件（例如電晶體）為電子式的。此外，在無匹配式電漿源103與電極122之間沒有RF匹配件及RF電纜。該等電子元件，以及沒有RF匹配件與RF電纜的情況，促成針對達成快速電漿點燃及電漿持續性之可再現性及一致性。
在各種實施例中，電流探針110係連接在介於輸出O31與電抗電路130之間的任一點。舉例來說，電流探針110係連接至電容器120的輸入。電容器120的輸入係接收來自輸出O31的正弦電流波形。作為另一例子，電流探針110連接至在將輸出O31連接至電抗電路130之連接件113上的一點。
在一些實施例中，由處理器205、任意波形產生器209、及頻率輸入件208所執行之此處所述的功能係由一或多個控制器或由一或多個處理器加以執行。
在各種實施例中，由處理器205及任意波形產生器209所執行之此處所述的功能係由一或多個控制器或由一或多個處理器加以執行。舉例來說，任意波形產生器209為處理器205的一部分。舉例來說，由任意波形產生器209所執行的此處所述功能係由處理器205加以執行。
在一些實施例中，由處理器205及頻率輸入件208所執行的此處所述功能係藉由一或多個控制器或藉由一或多個處理器加以執行。舉例來說，頻率輸入件208為處理器205的一部分。舉例來說，由頻率輸入件208所執行的此處所述功能係由處理器205所執行。
在一些實施例中，由任意波形產生器209及頻率輸入件208所執行的此處所述功能係藉由一或多個控制器或藉由一或多個處理器加以執行。
在一些實施例中，替代用作閘極驅動器211的一部分的變壓器216，例如FET或IGBT或MESFET或JFET之多個電晶體係彼此連接以製作閘極驅動器211的該部分。
在各種實施例中，無匹配式電漿源215不包含電阻器214，或電容器212，或不包含電容器212及電阻器214二者。
在一些實施例中，無匹配式電漿源215包含圖1的二極體D1及D2。
圖3係一實施例圖示300，描繪一方法，用於判定在此處所述一半橋式電路的一輸出（例如輸出O11（圖1）或輸出O31（圖2））處正弦電流波形的複電流的近似最大幅值。圖示300描繪在半橋式電路的輸出處複電流的幅值相對於頻率fRF。處理器205（圖2）在記憶體元件207（圖2）內儲存一頻率解析度Δf、及操作頻率fRF的一預定範圍。該預定範圍的一個例子係介於50 kHz到100 MHz之間的一範圍。預定範圍的另一例子係介於100 kHz與50 MHz之間的範圍。該預定範圍係儲存在記憶體元件207。在操作頻率fRF具有起始數值fn 且半橋式電路的輸出處的電流幅值為|i|n 的一時間或一預定時間段期間，處理器205朝一增加頻率方向302將操作頻率fRF從fn 遞增至fn+1 ，以發現在半橋式電路的輸出處的正弦電流波形的複電流的對應電流幅值|i|n+1 ，其中fn+1 =fn +Δf。類似地，在操作頻率fRF具有起始數值fm 且半橋式電路的輸出處的電流幅值為|i|m 的一時間或一預定時間段期間，處理器205朝該增加頻率方向302將操作頻率fRF從fm 遞增至fm+1 ，以發現在半橋式電路的輸出處的正弦電流波形的複電流的對應電流幅值|i|m+1 ，其中fm+1 =fm +Δf。
處理器205比較幅值|i|n 與|i|n+1 或幅值|i|m 與|i|m+1 。若半橋式電路的輸出處的正弦電流波形的複電流的幅值係在一頻率搜尋方向上增加，舉例來說，在比較|i|n 與|i|n+1 的情況中，處理器205持續在增加頻率方向302上前進至訊號產生器114的操作頻率fRF的下一個數值fn+1 。若半橋式電路的輸出處的正弦電流波形的複電流的幅值係在一頻率搜尋方向上減少，舉例來說，在比較|i|m 與|i|m+1 的情況中，處理器205反轉頻率搜尋方向，且將數值fm 減少至fm-1 ，以在與增加頻率方向302相反的一減少頻率方向304上搜尋。亦即是，若由圖示300所表示的|i|-f曲線在操作頻率fRF的一數值處具有正斜率，處理器205增加該數值。另一方面，若由圖示300所表示的|i|-f曲線在操作頻率fRF的一數值處具有負斜率，處理器205減少該數值。
當操作頻率fRF由增加頻率方向302或由減少頻率方向304抵達操作頻率fRF的一數值fc ，其中操作頻率fRF的數值fc+1 處的|i|-f曲線的斜率為負的且在數值fc-1 處的|i|-f曲線的斜率為正的，處理器205完成一搜尋程序且頻率fRF係藉由處理器205加以調諧至達成該近似最大幅值的一數值，例如一最大電流幅值|i|max 。
在一些實施例中，為了增加數值fc 的準確性及調諧速率，頻率解析度Δf可由處理器205調整。當頻率搜尋方向接近數值fc ，例如在從fc 的一預設限值之內，頻率解析度Δf係較小。當頻率搜尋方向遠離數值fc ，頻率解析度Δf較大。
應注意的是，頻率搜尋方向為增加頻率方向302或減少頻率方向304任一者。
圖4為方法400的流程圖的實施例，詳細說明參照圖3所描繪之方法。該流程圖大體上說明如下。吾人假設頻率解析度為Δf。
在操作401中，具有對應電流幅值|i|n 或|i|m 的起始頻率為fn 或fm 。在操作402中，訊號產生器114的操作頻率係朝增加頻率方向加以遞增至fn+1 或fm+1 ，以發現對應的電流幅值|i|n+1 或|i|m+1 ，其中fn+1 =fn +Δf或fm+1 =fm +Δf。
在操作404中，將幅值|i|n 與|i|n+1 比較，或者將幅值|i|m 與|i|m+1 比較。若電流幅值在頻率搜尋方向上增加，例如，在|i|n 相對於|i|n+1 的實例，在操作406中，將操作頻率在頻率搜尋方向上增加至fn+1 。然而，若電流幅值在頻率搜尋方向上減少，例如，在|i|m 相對於|i|m+1 的實例，在操作412中，將頻率搜尋方向加以逆轉，且在操作414中，將頻率fm 減少至fm-1 。亦即是，若由圖3的圖示300所表示的|i|-f曲線在訊號產生器114的目前操作頻率處具有正斜率，則將操作頻率增加。若|i|-f曲線在訊號產生器114的目前操作頻率處具有負斜率，則將操作頻率減少。
接著，執行操作408、416、410、及418。當訊號產生器114的操作頻率抵達fc ，其中圖示300在fc+1 處的斜率為負且圖示300在fc-1 處的斜率為正，針對訊號產生器114的操作頻率的搜尋程序係完成，且將操作頻率加以調諧至達成在半橋式電路的輸出處複電流的近似最大值的一數值。當操作頻率係加以調諧至達成在半橋式電路的輸出處複電流的該近似最大值的該數值時，在操作420中，操作頻率係加以最佳化。在操作422中，訊號產生器114的操作頻率的另一調諧循環緊隨其後。舉例來說，方法400重複。
在一些實施例中，為了增加fc 的準確性及調諧速率，頻率解析度Δf為可調整的。當訊號產生器114的操作頻率接近fc 或在鄰近fc 的小範圍中，頻率解析度Δf係較小，且當訊號產生器114的操作頻率遠離fc ，頻率解析度Δf較大。
方法400的流程圖現在詳細說明。在操作401中，處理器205將訊號產生器114操作於操作頻率fn 或fm 。舉例來說，處理器205將一控制訊號發送至頻率輸入件208（圖2），以將訊號產生器114操作於數值fn 或fm 處。在接收控制訊號時，頻率輸入件208將數值fn 或fm 提供至訊號產生器114。訊號產生器114在接收到數值fn 或fm 時產生具有頻率fn 或fm 的脈衝訊號102。
在操作402中，處理器205在頻率搜尋方向上增加訊號產生器114的操作頻率。舉例來說，處理器205將一控制訊號發送至頻率輸入件208（圖2）以將數值fn 改變至另一數值fn+1 ，其係等於fn +Δf。應注意的是，在此例子中，頻率解析度Δf為一增量。在接收到該控制訊號時，頻率輸入件208將操作頻率fRF的一數值從fn 改變至fn+1 ，並提供數值fn+1 至訊號產生器114。在接收到數值fn+1 時，訊號產生器114產生具有頻率fn+1 的脈衝訊號102。作為另一例子，處理器205將一控制訊號發送至頻率輸入件208（圖2）以將數值fm 改變至另一數值fm+1 ，其係等於fm +Δf。在此例子中，解析度Δf為一增量。在接收到該控制訊號時，頻率輸入件208將訊號產生器114的操作頻率的一數值從fm 改變至fm+1 ，並提供數值fm+1 至訊號產生器114。在接收到數值fm+1 時，訊號產生器114產生具有頻率fm+1 的脈衝訊號102。
在操作404中，處理器205判定在半橋式電路的輸出處正弦電流波形的複電流的電流幅值在頻率搜尋方向上是增加或減少。亦即是，在操作404中，處理器205判定，在半橋式電路的輸出處正弦電流波形的複電流的多個幅值之間的斜率是正或負。舉例來說，處理器205判定在圖示300的幅值|i|n+1 與|i|n 之間的斜率是否為正的。該斜率係藉由處理器205計算為介於幅值|i|n+1 與|i|n 之間的差值相對於介於數值fn+1 與fn 之間的差值之比例。當訊號產生器114的操作頻率為fn ，電流探針110量測在半橋式電路的輸出處正弦電流波形的複電流的幅值|i|n ，且將幅值|i|n 發送至處理器205。當操作頻率具有數值fn+1 ，電流探針110量測在半橋式電路的輸出處正弦電流波形的複電流的幅值|i|n+1 ，且將幅值|i|n+1 發送至處理器205。作為另一例子，處理器205判定介於幅值|i|m+1 與|i|m 之間的圖示300的斜率是否為正的。該斜率係藉由處理器205計算為介於幅值|i|m+1 與|i|m 之間的差值相對於介於數值fm+1 與fm 之間的差值之比例。當頻率fRF為fm ，電流探針110量測在半橋式電路的輸出處正弦電流波形的複電流的幅值|i|m ，且將幅值|i|m 發送至處理器205。當操作頻率fRF具有數值fm+1 ，電流探針110量測在半橋式電路的輸出處正弦電流波形的複電流的幅值|i|m+1 ，且將幅值|i|m+1 發送至處理器205。作為另一例子，處理器205判定幅值|i|n+1 是否大於幅值|i|n ，或判定幅值|i|m+1 是否大於幅值|i|m 。在判定幅值|i|n+1 大於幅值|i|n 或判定幅值|i|m+1 大於幅值|i|m 之時，處理器205判定在半橋式電路的輸出處正弦電流波形的複電流的電流幅值係在頻率搜尋方向上增加。
在操作406中，在判定在半橋式電路的輸出處的正弦電流波形的複電流的電流幅值在頻率搜尋方向上增加時，處理器205持續在頻率搜尋方向上增加訊號產生器114的操作頻率。亦即是，在操作406中，在判定在半橋式電路的輸出處的正弦電流波形的複電流的幅值之斜率為正時，處理器205在斜率為正之頻率搜尋方向上持續增加訊號產生器114的操作頻率。
以此方式，處理器205在操作406中持續遞增訊號產生器114的操作頻率，直到在操作408中在半橋式電路的輸出處的正弦電流波形的複電流的電流幅值開始在頻率搜尋方向上減少。亦即是，處理器205在操作406中持續遞增訊號產生器114的操作頻率，直到在操作408中在半橋式電路的輸出處的正弦電流波形的複電流的幅值之斜率變成負的。舉例來說，處理器205將頻率從fn+1 增加至fc-1 ，進一步將操作頻率fRF從fc-1 遞增至fc ，且更進一步將操作頻率fRF從fc 遞增至fc+1 。應注意的是，數值fc-1 與fc 之間的差等於Δf，且數值fc+1 與fc 之間的差等於Δf。在此例子中，處理器205判定幅值|i|c 大於幅值|i|c-1 以及幅值|i|c+1 小於幅值|i|c ，以判定在半橋式電路的輸出處複電流的幅值不隨操作頻率fRF的增加而增加。繼續此例子，針對數值fc-1 在半橋式電路的輸出處複電流的幅值|i|c-1 藉由電流探針110加以量測，且針對數值fc 在半橋式電路的輸出處複電流的幅值|i|c 藉由電流探針110加以量測。並且，持續此例子，針對操作頻率fRF的數值fc+1 在半橋式電路的輸出處複電流的幅值|i|c+1 藉由電流探針110加以量測。
作為另一例子，處理器205將操作頻率fRF從fn+1 遞增至fc-1 ，從fc-1 遞增至fc ，且從fc 遞增至fc+1 ，直到在半橋式電路的輸出處圖示300的斜率變成負的。在此例子中，處理器205判定針對幅值|i|c 與|i|c-1 圖示300的斜率是否為正的，以及針對幅值|i|c+1 與|i|c 圖示300的斜率是否為負的。針對幅值|i|c 與|i|c-1 的斜率係藉由處理器205加以計算為介於幅值|i|c 與|i|c-1 之間的差值相對於介於數值fc 與fc-1 之間的差值之比例。針對幅值|i|c+1 與|i|c 的斜率係藉由處理器205加以計算為介於幅值|i|c+1 與|i|c 之間的差值相對於介於數值fc+1 與fc 之間的差值之比例。處理器205判定針對幅值|i|c 與|i|c-1 之圖示300的斜率在操作頻率fRF從fc-1 遞增至fc 的情況下係正的，且針對幅值|i|c+1 與|i|c 之圖示300的斜率在操作頻率fRF從fc 遞增至fc+1 的情況下係負的，以判定在半橋式電路的輸出處複電流的幅值隨訊號產生器114的操作頻率增加而減少。
當於操作408判定在半橋式電路的輸出處複電流的幅值開始隨訊號產生器114的操作頻率的增加而減少時，在操作410，處理器205發送一控制訊號至頻率輸入件208，以將頻率值fc+1 遞減至fc ，以將訊號產生器114操作於在半橋式電路的輸出處複電流為近似最大值的數值fc 處。亦即是，於操作408當判定時在半橋式電路的輸出處複電流的斜率係隨訊號產生器114的操作頻率的增加而變負，在操作410，處理器205發送一控制訊號至頻率輸入件208，以將頻率值fc+1 遞減至fc ，以將訊號產生器114操作於在半橋式電路的輸出處複電流為近似最大值的數值fc 處。在從處理器205接收到該控制訊號時，頻率輸入件208將數值fc 提供至訊號產生器114。在從頻率輸入件208接收到數值fc 時，訊號產生器114產生具有數值fc 的脈衝訊號102。
另一方面，於操作404在判定於半橋式電路的輸出處正弦電流波形的複電流的電流幅值係在頻率搜尋方向上減少時，在操作412，處理器205將頻率搜尋方向改變至與該頻率搜尋方向相反的方向。亦即，在操作412，在判定在半橋式電路的輸出處正弦電流波形的複電流的幅值的斜率為負時，處理器205將頻率搜尋方向改變至相反的方向，以降低訊號產生器114的操作頻率。舉例來說，在操作412，處理器205發送一控制訊號至頻率輸入件208（圖2）以將數值fm 改變至另一數值fm-1 ，數值fm-1 等於fm -Δf。在此例子中，解析度Δf為一減量。在接收到該控制訊號時，頻率輸入件208將訊號產生器114的操作頻率的數值從fm 改變至fm-1 ，且將數值fm-1 提供至訊號產生器114。在接收到數值fm-1 時，訊號產生器114產生具有頻率fm-1 的脈衝訊號102。
在操作414，處理器205持續減少訊號產生器114的操作頻率，直到在另一操作416中判定在半橋式電路的輸出處複電流的幅值係隨操作頻率減少而減少。亦即是，在操作414，處理器205持續減少操作頻率，直到判定在操作416中在半橋式電路的輸出處正弦電流波形的複電流的幅值的斜率變為正。舉例來說，處理器205持續將訊號產生器114的操作頻率從fm-1 遞減至fc+1 ，更將操作頻率fRF從fc+1 遞減至fc ，且更進一步將操作頻率fRF從fc 遞減至fc-1 。在此例子中，處理器205判定幅值|i|c 大於幅值|i|c+1 ，以及幅值|i|c-1 小於幅值|i|c ，以判定在半橋式電路的輸出處複電流的幅值隨訊號產生器114的操作頻率減少而減少。作為另一範例，處理器205持續將操作頻率fRF從fm-1 遞減至fc+1 ，更將操作頻率fRF從fc+1 遞減至fc ，且更進一步將操作頻率fRF從fc 遞減至fc-1 ，直到在半橋式電路的輸出處圖示300的斜率變為正。在此例子中，處理器205判定，針對幅值|i|c+1 與|i|c 圖示300的斜率為負的，且針對幅值|i|c 與|i|c-1 圖示300的斜率為正的。
在判定在半橋式電路的輸出處複電流的幅值隨訊號產生器114的操作頻率降低而降低時，在操作418中，處理器205發送一控制訊號至頻率輸入件208而將頻率值從fc-1 遞增至fc ，以將頻率產生器114操作於在半橋式電路的輸出處複電流為近似最大值的數值fc 。亦即是，在判定在半橋式電路的輸出處正弦電流波形的複電流的幅值的斜率變正時，在操作418中，處理器205發送一控制訊號至頻率輸入件208以將頻率值fc-1 遞增至fc ，以將訊號產生器114操作於半橋式電路的輸出處複電流為近似最大值的數值fc 處。如操作420所表示，當操作頻率具有數值fc 時，操作頻率係最佳化的。
在一些實施例中，使用於此處之半橋式電路的輸出為輸出O11（圖1）或介於輸出O11與電抗電路130之間的任一點。舉例來說，半橋式電路的輸出為將輸出O11連接至電抗電路130的輸入之連接件113上的一點。
在各種實施例中，使用於此處之半橋式電路的輸出係輸出O31（圖2）或介於輸出O31與電抗電路130之間的任一點。舉例來說，半橋式電路的輸出為將輸出O31連接至電抗電路130的輸入之連接件113上的一點。
在一些實施例中，當頻率搜尋方向接近數值fc ，例如在自數值fc 的預設限值之內，處理器增加頻率解析度Δf。舉例來說，與介於數值fn 與fn-1 之間的差值或介於數值fn+1 與fn 之間的差值相比，處理器205降低介於數值fc 與fc-1 之間的差值。作為另一例子，與介於數值fn 與fn-1 之間的差值或介於數值fn+1 與fn 之間的差值相比，處理器205降低介於數值fc+1 與fc 之間的差值。作為另一例子，與介於數值fm-1 與fm 之間的差值或介於數值fm+1 與fm 之間的差值相比，處理器205降低介於數值fc 與fc-1 之間的差值。作為另一例子，與介於數值fm-1 與fm 之間的差值或介於數值fm+1 與fm 之間的差值相比，處理器205降低介於數值fc+1 與fc 之間的差值。
在這些實施例中，為了判定頻率搜尋方向接近數值fc ，處理器205判定圖示300的斜率是否在從零的一預定義範圍之內。舉例來說，當操作頻率fRF在數值fc-1 處，處理器205判定針對幅值|i|c 與|i|c-1 的斜率係在從零之該預定義範圍內。在判定針對幅值|i|c 與|i|c-1 的斜率係在從零之該預定義範圍內之時，與介於數值fn+1 與fn 之間的差值或介於數值fm-1 與fm 之間的差值Δf相比，處理器205降低介於數值fc 與fc-1 之間的差值Δf。作為另一例子，當操作頻率fRF在數值fc+1 ，處理器205計算針對幅值|i|c 與|i|c+1 的斜率係在從零之該預定義範圍內。在判定針對幅值|i|c 與|i|c+1 的斜率係在從零之該預定義範圍內，與介於數值fm-1 與fm 之間的差值或介於數值fm+1 與fm 之間的差值Δf相比，處理器205降低介於數值fc 與fc+1 之間的差值Δf。
在一些實施例中，處理器205在記憶體元件207內儲存操作頻率fRF的所有數值以及在半橋式電路的輸出處正弦電流波形的複電流的所有幅值。處理器205從記憶體元件207存取操作頻率fRF的數值，以控制訊號產生器114操作於該操作頻率fRF。
應注意的是，在一些實施例中，近似最大幅值的一個例子是複電流的一幅值，其為針對操作頻率數值（例如fn-1 、fn 、fn+1 、fc-1 、fc 、fc+1 、fm-1 、fm 、及fm+1 ）所測得的複電流的所有幅值中的最大幅值|i|max 。近似最大幅值的另一例子係非最大幅值但在自最大幅值|i|max 的一預定義限值之內的複電流幅值。該預定義限值係儲存於記憶體元件207之中，且由處理器205加以存取。舉例來說，近似最大幅值為自最大幅值|i|max 的該預定義限值之內的複電流的幅值，在該處圖示300的斜率為零。在各種實施例中，預定義限值係小於在幅值|i|c+1 與|i|c 之間的差值或在幅值|i|c 與|i|c-1 之間的差值。
圖5A為實施例圖示500，描繪在半橋式電路的輸出處的電壓波形502係與在半橋式電路的輸出處的一電流訊號的基本波形504同相，以使提供至電極122（圖1）的功率最大化。圖示500描繪電壓波形502及基本波形504相對於時間t。電壓波形502代表在半橋式電路的輸出處的正弦電流波形的電壓數值。此外，基本波形504代表在半橋式電路的輸出處的正弦電流波形的複電流的幅值。應注意的是，當電壓波形502係與基本波形504同相，一近似最大量的功率係供應至電極122。
在一些實施例中，VI探針係連接至半橋式電路的輸出以量測電壓波形502的電壓數值以及在半橋式電路的輸出處的電流訊號的數值。VI探針量測介於電壓波形502與基本波形504之間的相位差，且將該相位差發送至處理器（未顯示）。處理器（未顯示）判定電壓波形502是否與基本波形504同相。舉例來說，處理器（未顯示）判定相位差是否實質為零，例如零或在自零的一預設範圍內。處理器（未顯示）改變操作頻率fRF，直到相位差實質為零。沒有此種VI探針用於圖1的系統100以及圖2的系統200。舉例來說，VI探針不連接至半橋式電路的輸出或介於該輸出與電抗電路130之間。實際上，電流探針110係用以量測在半橋式電路的輸出處的正弦電流波形的複電流的幅值。
圖5B係實施例圖示520，描繪在判定相位差是否實質為零上的困難。圖示520描繪在半橋式電路的輸出處的電壓訊號522及基本波形504相對於時間t。如圖5B中所述，電壓訊號522並非完全方形的。實際上，電壓訊號522在電壓訊號522從一個狀態至另一狀態的每一變遷期間具有振盪，例如漣波。電壓訊號522的振盪緊接在電壓訊號522的上升邊緣或下降邊緣之後發生。所以，處理器（未顯示）難以判定使相位差實質為零的操作頻率fRF。實質零的相位差由於此振盪變成一變動的待達成目標。並且，此等振盪隨著電漿腔室條件上的變化而在尖峰幅值大小或其數量上變化，例如增加或減少。電漿腔室的條件的例子包含介於電漿腔室的上電極與下電極之間的間隙、電漿腔室之內的壓力、電漿腔室之內的溫度、在電漿腔室內所使用的製程材料的類型、或其二者以上的組合。每次電漿腔室的條件改變，例如操作頻率fRF的設定點係加以手動調整，以達成實質零的相位差。在手動調整上存在誤差。在振盪上的變化使達成零相位差更為困難。與此相比，處理器205（圖2）判定使在半橋式電路的輸出處正弦電流波形的複電流的幅值為近似最大值的操作頻率fRF的一數值。替代調諧操作頻率fRF以達成實質零的相位差，操作頻率fRF係加以調諧以達成在半橋式電路的輸出處的複電流的近似最大幅值。當近似最大幅值係針對電壓源Vdc的電壓而加以達成，訊號產生器114（圖1）的操作頻率fRF係加以調諧。
在一些實施例中，儘管在電漿腔室217（圖1）的條件上之變化，使近似最大幅值達成之操作頻率fRF係相同。舉例來說，當電漿腔室217之內的壓力從第一位準變化至另一位準，使近似最大幅值達成之操作頻率為fc 。做為另一例子，當電漿腔室217（圖2）之內的溫度從第一位準變化至另一位準，使近似最大幅值達成的操作頻率fRF為fc 。所以，當電漿腔室217的條件上有變化時，不需要量測在半橋式電路的輸出處的複電流的幅值。此外，當電漿腔室217的條件上有變化時，不需要判定在半橋式電路的輸出處的複電流的幅值是否在近似最大值。
應注意的是，在一些實施例中，術語「不大於」有時在此處意指小於或等於，且這些術語在此處互換地使用。
此處所述實施例可使用各種電腦系統構造加以實施，包含手持式硬體單元、微處理器系統、基於微處理器或可編程消費性電子裝置、迷你電腦、主機電腦等等。此處所述實施例亦可實施於分散式計算環境，其中作業係藉由經由一電腦網路連結之遠程處理硬體加以執行。
在一些實施例中，例如主機系統等等之控制器為一系統的一部分，該系統為上述例子的一部分。該系統包含半導體處理設備，包含一或多個處理機台、腔室、處理用平台、及/或特定處理元件（晶圓支座、氣流系統等等）。該系統係與電子裝置整合，以在半導體晶圓或基板的處理之前、期間、及之後控制其操作。該等電子裝置稱為「控制器」，其可控制該系統的各種元件或次部分。取決於處理需求及/或系統類型，該控制器係加以編程以控制此處所揭露的程序，包含製程氣體輸送、溫度設定（例如加熱及/或冷卻）、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流率設定、流體輸送設定、位置和操作設定、進出機台及其他搬運機台及/或與該系統連接或界接的負載鎖室的晶圓搬運。
廣義而言，在各種實施例中，控制器係定義為具有各種積體電路、邏輯、記憶體、及/或軟體的電子裝置，其接收指令、發出指令、控制操作、允許清潔操作、允許終點量測等等。積體電路包含儲存程式指令之呈韌體形式的晶片、數位訊號處理器（DSP）、定義為ASIC的晶片、PLD、一或多個微處理器、或執行程式指令（例如軟體）的微控制器。程式指令為指令，其以各種個別設定（或程式檔案）形式與控制器通訊，定義操作參數用於針對一半導體晶圓或在半導體晶圓上執行一製程。在一些實施例中，操作參數為由製程工程師所定義之配方的一部分，用以在一或多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶粒之加工期間達成一或多個處理步驟。
在一些實施例中，控制器為一電腦的一部分或連接至電腦，該電腦係與系統整合、連接至系統、以其他方式網路連接至系統、或其組合。舉例來說，控制器係在「雲端」或晶圓廠主機電腦系統的全部或一部分，其允許針對晶圓處理的遠端存取。控制器允許對系統的遠端存取，以監測加工操作的目前進度、檢驗過去加工操作的歷史、自多個加工操作檢驗趨勢或效能指標，以改變目前處理的參數，以設定目前處理之後的處理步驟，或啟動新的製程。
在一些實施例中，遠端電腦（例如伺服器）將製程配方提供給電腦網路上的系統，電腦網路包含區域網路或網際網路。遠端電腦包含一使用者介面，其允許參數及/或設定的輸入或編程，該參數及/或設定接著自該遠端電腦傳輸至系統。在一些例子中，控制器接收呈設定形式的指令用於處理晶圓。應理解的是，該等設定係特定於待執行於晶圓上的製程之類型、以及控制器界接或控制之機台的類型。因此，如上所述，控制器係分散式的，例如包含網路連接在一起且朝共同目的（例如實現此處所述製程）工作的一或多個離散的控制器。用於此等目的之分散式控制器的例子包含在一腔室上的一或多個積體電路，其與位於遠端的一或多個積體電路（例如位於平台級或為遠端電腦的一部分）通訊，此等積體電路組合而控制腔室中的製程。
在各種實施例中，非限制性地，系統包含電漿蝕刻腔室、沉積腔室、旋轉清洗腔室、金屬鍍覆腔室、清潔腔室、斜邊蝕刻腔室、物理氣相沉積（PVD）腔室、化學氣相沉積（CVD）腔室、原子層沉積（ALD）腔室、原子層蝕刻（ALE）腔室、離子植佈腔室、及與半導體晶圓的加工和/或製造中關聯的或所使用的任何其他處理腔室。
更要注意，上述操作參照變壓器耦合電漿（TCP）反應器加以說明，在一些實施例中，上述操作適用於電漿腔室的其他類型，例如導體機台等等。
如以上所提及，取決於由機台執行之製程操作，控制器係與半導體製造工廠中之以下者其中一或更多進行通訊：其他機台電路或模組、其他機台元件、叢集機台、其他機台介面、相鄰的機台、附近的機台、遍及工廠而分布的機台、主電腦、另一控制器、或材料運輸中使用之機台，該材料運輸中使用之機台攜帶晶圓容器往返機台位置及/或裝載埠。
考慮到上述實施例，應理解的是該等實施例其中一些使用各種電腦實現操作，該等電腦實現操作涉及在電腦系統中所儲存資料。這些操作係對物理量進行物理性操作者。
該等實施例其中一些亦關於執行這些操作的硬體單元或設備。該設備特別建構用於特殊用途電腦。當定義為特殊用途電腦時，該電腦執行非該特殊用途一部分的其他處理、程式執行或程序，而仍能夠操作用於該特殊用途。
在若干實施例中，可藉由利用儲存於電腦記憶體、或由網路取得的一個以上電腦程式選擇性啟動或設定的電腦，執行此處所述操作。當資料係通過電腦網路取得，該資料可藉由電腦網路上的其他電腦（例如雲端計算資源）加以處理。
此處所述一個以上實施例亦可製作為非暫時性電腦可讀媒體上的電腦可讀碼。該非暫時性電腦可讀媒體係儲存資料的任何資料儲存硬體單元，例如記憶裝置等等，該資料之後由電腦系統讀出。非暫時性電腦可讀媒體的範例包含硬碟、網路附接儲存器（NAS）、ROM、RAM、光碟唯讀記憶體（CD-ROM）、可錄CD（CD-R）、可重寫CD（CD-RW）、磁帶、及其他光學和非光學資料儲存硬體單元。在一些實施例中，非暫時性電腦可讀媒體包含分布於網路連接電腦系統上的電腦可讀有形媒體，使得電腦可讀碼分散式地加以儲存和執行。
雖然上述的一些方法操作係以特定的順序描述，應理解的是，在各種實施例中，其他內務處理操作在該等方法操作之間加以執行，或者該等方法操作係加以調整，使得該等操作在些許不同的時間發生，或者可分布於一系統之中，該系統允許該等方法操作以各種時間間隔發生，或以與上述不同的順序執行。
進一步應注意的是，在一實施例中，來自上述任何實施例的一個以上特徵，在不偏離本揭露內容中所述各種實施例所述之範疇的情況下，與任何其他實施例的一個以上特徵結合。
雖然前述實施例以清楚理解為目的而相當程度詳細地加以描述，顯而易見的是，在隨附申請專利範圍的範疇之內可實施某些變化和修改。因此，本實施例係視為例示性而非限制性，且該等實施例係不限定於此處所提供的細節，而是可在隨附申請專利範圍的範疇和均等者之內加以修改。
100‧‧‧系統
102‧‧‧脈衝訊號
103‧‧‧無匹配式電漿源
104‧‧‧閘極驅動電路
106A‧‧‧閘極驅動訊號
106B‧‧‧閘極驅動訊號
108‧‧‧半橋式電路
110‧‧‧電流探針
112A‧‧‧電晶體
112B‧‧‧電晶體
113‧‧‧連接件
114‧‧‧訊號產生器
116‧‧‧電漿負載
118A‧‧‧閘極驅動器
118B‧‧‧閘極驅動器
120‧‧‧可變電容器
122‧‧‧電極
124‧‧‧回授訊號
126‧‧‧連接件
128‧‧‧基板
130‧‧‧電抗電路
200‧‧‧系統
201‧‧‧輸入部
202‧‧‧控制器板
203‧‧‧輸出部
204‧‧‧控制器
205‧‧‧處理器
207‧‧‧記憶體元件
208‧‧‧頻率輸入件
209‧‧‧任意波形產生器
210‧‧‧閘極驅動器子部分
210A‧‧‧閘極驅動器
210B‧‧‧閘極驅動器
211‧‧‧閘極驅動器
212‧‧‧電容器
213‧‧‧DC軌
214‧‧‧電阻器
215‧‧‧無匹配式電漿源
216‧‧‧變壓器
216A‧‧‧初級繞組
216B‧‧‧次級繞組
216C‧‧‧次級繞組
217‧‧‧電漿腔室
218‧‧‧半橋式FET電路
219A、219B、及219C‧‧‧傳導構件
220‧‧‧電阻
302‧‧‧增加頻率方向
304‧‧‧減少頻率方向
502‧‧‧電壓波形
504‧‧‧基本波形
522‧‧‧電壓訊號
D1‧‧‧二極體
D2‧‧‧二極體
O11‧‧‧輸出
O31‧‧‧輸出
Vdc‧‧‧直流（DC）電壓源
該等實施例係參照以下說明以及隨附圖式而理解。
圖1為一系統的實施例的圖示，用於描繪使用一電流（I）探針以及一無匹配式電漿源而控制一訊號產生器的操作頻率。
圖2係一系統的實施例的圖示，以描繪電流探針伴隨無匹配式電漿源的使用。
圖3係一實施例圖示，描繪一方法，用於判定圖1的無匹配式電漿源或圖2的無匹配式電漿源的輸出處正弦電流波形的複電流的近似最大幅值。
圖4為一方法的流程圖的實施例，詳細說明參照圖3所描繪之方法。
圖5A為一實施例圖示，描繪在半橋式電路的輸出處的電壓波形係與在半橋式電路的輸出處的一電流訊號的基本波形同相，以使提供至電極的功率最大化。
圖5B係一實施例圖示，描繪在判定介於電壓波形與基本波形之間的相位差是否實質為零上的困難。

Claims (21)

  1. 一種功率輸出最佳化方法，用於將一無匹配式電漿源的功率輸出最佳化，該無匹配式電漿源包含一訊號產生器，該方法包含： 控制該訊號產生器以操作於一操作頻率，俾以產生一脈衝訊號，該脈衝訊號係用以產生一正弦電流波形； 量測該正弦電流波形的電流幅值； 調整該操作頻率，且同時繼續量測該電流幅值；及 確認一目標頻率，其在該調整步驟期間產生電流的一近似最大幅值。
  2. 如申請專利範圍第1項之功率輸出最佳化方法，其中該目標頻率係用於該訊號產生器的操作。
  3. 如申請專利範圍第1項之功率輸出最佳化方法，其中該調整該操作頻率的步驟包含：將該操作頻率遞增一預定遞增量，直到該電流幅值開始減少。
  4. 如申請專利範圍第1項之功率輸出最佳化方法，其中該調整該操作頻率的步驟包含：將該操作頻率遞減一預定遞減量，直到該電流幅值開始減少。
  5. 如申請專利範圍第1項之功率輸出最佳化方法，其中該電流幅值係在一放大電路的輸出處加以量測，其中該放大電路係連接至一閘極驅動電路，其中該閘極驅動電路係連接至該訊號產生器。
  6. 如申請專利範圍第1項之功率輸出最佳化方法，其中該量測該電流幅值的步驟不藉由電壓與電流感測器或電壓感測器而加以執行。
  7. 如申請專利範圍第1項之功率輸出最佳化方法，其中該近似最大幅值為在調整該操作頻率所對應之所有電流數值中的一最大數值。
  8. 一種用於功率輸出最佳化的系統，用於將一無匹配式電漿源的功率輸出最佳化，該系統包含： 一訊號產生器； 一閘極驅動電路，連接至該訊號產生器； 一放大電路，連接至該閘極驅動電路； 一控制器，連接至該訊號產生器，其中該控制器係建構以控制該訊號產生器以操作於一操作頻率，俾以產生一脈衝訊號，該脈衝訊號係用以產生一正弦電流波形；及 一電流探針，連接至該放大電路的輸出，其中該電流探針係建構以量測該正弦電流波形的電流幅值； 其中該控制器係建構以在對該電流幅值加以量測時調整該操作頻率； 其中該控制器係建構以確認一目標頻率，該目標頻率在該操作頻率的調整期間產生電流的一近似最大幅值。
  9. 如申請專利範圍第8項之用於功率輸出最佳化的系統，其中該目標頻率係用於該訊號產生器的操作。
  10. 如申請專利範圍第8項之用於功率輸出最佳化的系統，其中該控制器係建構以：藉由將該操作頻率遞增一預定遞增量，直到該電流幅值開始減少，而調整該操作頻率。
  11. 如申請專利範圍第8項之用於功率輸出最佳化的系統，其中該控制器係建構以：將該操作頻率遞減一預定遞減量，直到該電流幅值開始減少，而調整該操作頻率。
  12. 如申請專利範圍第8項之用於功率輸出最佳化的系統，其中該電流幅值係在該放大電路的輸出處加以量測。
  13. 如申請專利範圍第8項之用於功率輸出最佳化的系統，其中該電流幅值不藉由電壓與電流感測器或電壓感測器加以量測。
  14. 如申請專利範圍第8項之用於功率輸出最佳化的系統，其中該近似最大幅值為在調整該操作頻率所對應之所有電流數值中的一最大數值。
  15. 一種用於功率輸出最佳化的控制器，用於將一無匹配式電漿源的功率輸出最佳化，該無匹配式電漿源包含一訊號產生器，該控制器包含： 一處理器，建構以控制該訊號產生器以操作於一操作頻率，俾以產生一脈衝訊號，該脈衝訊號係用以產生一正弦電流波形， 其中，該處理器係建構以接收該正弦電流波形的電流幅值， 其中，該處理器係建構以在該電流幅值受量測時調整該操作頻率， 其中，該處理器係建構以確認一目標頻率，其在該操作頻率的調整期間產生電流的一近似最大幅值；及 一記憶體元件，連接至該處理器，其中該記憶體元件係建構以儲存該目標頻率。
  16. 如申請專利範圍第15項之用於功率輸出最佳化的控制器，其中該目標頻率係用於該訊號產生器的操作。
  17. 如申請專利範圍第15項之用於功率輸出最佳化的控制器，其中為了調整該操作頻率，該處理器係建構以將該操作頻率遞增一預定遞增量，直到該電流幅值開始減少。
  18. 如申請專利範圍第15項之用於功率輸出最佳化的控制器，其中為了調整該操作頻率，該處理器係建構以將該操作頻率遞減一預定遞減量，直到該電流幅值開始減少。
  19. 如申請專利範圍第15項之用於功率輸出最佳化的控制器，其中該電流幅值係在一放大電路的輸出處加以量測。
  20. 如申請專利範圍第15項之用於功率輸出最佳化的控制器，其中該電流係藉由一電流探針加以量測，且不藉由電壓與電流感測器或電壓感測器加以量測。
  21. 如申請專利範圍第15項之用於功率輸出最佳化的控制器，其中該近似最大幅值為在調整該操作頻率所對應之所有電流數值中的一最大數值。
TW108107960A 2018-03-14 2019-03-11 無匹配式電漿源的功率輸出最佳化系統及方法 TWI816759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/921,266 US10672590B2 (en) 2018-03-14 2018-03-14 Frequency tuning for a matchless plasma source
US15/921,266 2018-03-14

Publications (2)

Publication Number Publication Date
TW201946092A true TW201946092A (zh) 2019-12-01
TWI816759B TWI816759B (zh) 2023-10-01

Family

ID=67906091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107960A TWI816759B (zh) 2018-03-14 2019-03-11 無匹配式電漿源的功率輸出最佳化系統及方法

Country Status (6)

Country Link
US (2) US10672590B2 (zh)
JP (1) JP7421487B2 (zh)
KR (1) KR20200121909A (zh)
CN (1) CN111868875B (zh)
TW (1) TWI816759B (zh)
WO (1) WO2019177866A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431428B2 (en) * 2014-01-10 2019-10-01 Reno Technologies, Inc. System for providing variable capacitance
US11521833B2 (en) 2017-07-10 2022-12-06 Reno Technologies, Inc. Combined RF generator and RF solid-state matching network
US11476091B2 (en) 2017-07-10 2022-10-18 Reno Technologies, Inc. Impedance matching network for diagnosing plasma chamber
KR102626357B1 (ko) * 2017-12-07 2024-01-16 램 리써치 코포레이션 반도체 rf 플라즈마 프로세싱을 위한 펄싱 내 rf 펄싱
CN110648888B (zh) * 2018-06-27 2020-10-13 北京北方华创微电子装备有限公司 射频脉冲匹配方法及其装置、脉冲等离子体产生系统
KR102438864B1 (ko) * 2018-09-28 2022-08-31 램 리써치 코포레이션 플라즈마 챔버의 전극으로 전력 전달 최적화를 위한 방법들 및 시스템들
US11804362B2 (en) * 2018-12-21 2023-10-31 Advanced Energy Industries, Inc. Frequency tuning for modulated plasma systems
US11515123B2 (en) * 2018-12-21 2022-11-29 Advanced Energy Industries, Inc. Apparatus and system for modulated plasma systems

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556549A (en) * 1994-05-02 1996-09-17 Lsi Logic Corporation Power control and delivery in plasma processing equipment
US5474648A (en) * 1994-07-29 1995-12-12 Lsi Logic Corporation Uniform and repeatable plasma processing
US6252354B1 (en) 1996-11-04 2001-06-26 Applied Materials, Inc. RF tuning method for an RF plasma reactor using frequency servoing and power, voltage, current or DI/DT control
US6472822B1 (en) * 2000-04-28 2002-10-29 Applied Materials, Inc. Pulsed RF power delivery for plasma processing
US6887339B1 (en) 2000-09-20 2005-05-03 Applied Science And Technology, Inc. RF power supply with integrated matching network
EP1689907A4 (en) * 2003-06-19 2008-07-23 Plasma Control Systems Llc METHOD AND DEVICE FOR PRODUCING PLASMA, AND RF ATTACK CIRCUIT WITH ADJUSTABLE USE FACTOR
GB0330019D0 (en) * 2003-12-24 2004-01-28 Powell David J Apparatus and method for controlling discharge lights
JP5512127B2 (ja) * 2005-10-31 2014-06-04 エム ケー エス インストルメンツ インコーポレーテッド 無線周波数電力搬送システム及び方法
US8012887B2 (en) * 2008-12-18 2011-09-06 Applied Materials, Inc. Precursor addition to silicon oxide CVD for improved low temperature gapfill
KR101767697B1 (ko) 2009-10-20 2017-08-11 램 리써치 코포레이션 플라즈마 프로세싱 시스템에서의 전류 제어
DE102010055889B4 (de) * 2010-12-21 2014-04-30 Ushio Denki Kabushiki Kaisha Verfahren und Vorrichtung zur Erzeugung kurzwelliger Strahlung mittels einer gasentladungsbasierten Hochfrequenzhochstromentladung
US9368329B2 (en) * 2012-02-22 2016-06-14 Lam Research Corporation Methods and apparatus for synchronizing RF pulses in a plasma processing system
WO2014036000A1 (en) * 2012-08-28 2014-03-06 Advanced Energy Industries, Inc. Wide dynamic range ion energy bias control; fast ion energy switching; ion energy control and a pulsed bias supply; and a virtual front panel
JP6473144B2 (ja) * 2013-06-14 2019-02-20 ユニバーシティ オブ バージニア パテント ファウンデーション フーリエ変換ミリメートル波分光法用の装置及び技法
US20140367043A1 (en) * 2013-06-17 2014-12-18 Applied Materials, Inc. Method for fast and repeatable plasma ignition and tuning in plasma chambers
JP6365026B2 (ja) 2014-07-03 2018-08-01 日本精工株式会社 直動案内装置
JP5797313B1 (ja) * 2014-08-25 2015-10-21 株式会社京三製作所 回生サーキュレータ、高周波電源装置、及び高周波電力の回生方法
CN112787536A (zh) * 2014-12-12 2021-05-11 株式会社达谊恒 高频电源
JP6730567B2 (ja) * 2015-10-20 2020-07-29 国立研究開発法人産業技術総合研究所 プラズマ処理装置、プラズマ生成方法、およびセルフバイアス印加方法
KR20180116225A (ko) * 2016-01-22 2018-10-24 에스피피 테크놀로지스 컴퍼니 리미티드 플라즈마 제어 장치
US9966231B2 (en) 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
US10296076B2 (en) * 2016-05-16 2019-05-21 Qualcomm Incorporated Supply voltage droop management circuits for reducing or avoiding supply voltage droops
US10264663B1 (en) * 2017-10-18 2019-04-16 Lam Research Corporation Matchless plasma source for semiconductor wafer fabrication

Also Published As

Publication number Publication date
JP2021515968A (ja) 2021-06-24
TWI816759B (zh) 2023-10-01
CN111868875A (zh) 2020-10-30
US20200286713A1 (en) 2020-09-10
US11437219B2 (en) 2022-09-06
JP7421487B2 (ja) 2024-01-24
US20190287764A1 (en) 2019-09-19
US10672590B2 (en) 2020-06-02
WO2019177866A1 (en) 2019-09-19
KR20200121909A (ko) 2020-10-26
CN111868875B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
TW201946092A (zh) 用於無匹配式電漿源的頻率調諧
US9595423B2 (en) Frequency tuning for dual level radio frequency (RF) pulsing
US10847345B2 (en) Direct drive RF circuit for substrate processing systems
US20240186111A1 (en) Systems and methods for tuning a mhz rf generator within a cycle of operation of a khz rf generator
US10256078B2 (en) Systems and methods for increasing efficiency of delivered power of a megahertz radio frequency generator in the presence of a kilohertz radio frequency generator
JP2014186994A (ja) プラズマ処理装置及びプラズマ処理方法
US20230298857A1 (en) Systems and Methods for Extracting Process Control Information from Radiofrequency Supply System of Plasma Processing System
US11728137B2 (en) Direct frequency tuning for matchless plasma source in substrate processing systems
US11908660B2 (en) Systems and methods for optimizing power delivery to an electrode of a plasma chamber
US11948780B2 (en) Automatic electrostatic chuck bias compensation during plasma processing
US20240242945A1 (en) Additional stray capacitor as another tuning knob for 1-supply ev source
KR20240096665A (ko) 주파수-변조된 멀티레벨 아웃페이싱 (outphasing) 전력 증폭기의 자동화된 조절을 위한 방법 및 장치