TW201939867A - 位準轉換器 - Google Patents

Abstract

本發明提出一種位準轉換器，其用以將第一電壓訊號轉換為第二電壓訊號，包含比較電路、推挽電路以及去耦電路。比較電路係用以比較第一電壓訊號和反相之第一電壓訊號，以產生二非全擺幅電壓訊號。推挽電路係用以產生高於全擺幅電壓訊號的第二電壓訊號。去耦電路係電性連接比較電路及推挽電路。

Description

位準轉換器

本發明是有關於一種位準轉換器，特別是有關於一種具有去耦電路的位準轉換器。

電壓位準轉換器是用來傳遞不同的積體電路(Integrated Circuit，簡稱IC)之間的訊號之電子電路。在許多應用中，當應用系統需將訊號從電壓位準較低的核心邏輯傳送到電壓位準較高的週邊裝置時，電壓位準轉換器就負責將低電壓訊號轉換成高電壓訊號。

第1圖為先前技術之位準轉換器電路，第4圖為先前技術之位準轉換器與本發明之位準轉換器的結果比較圖。如第4圖所示，於第1圖的電路結構下，將導致更大的漏電、更長的轉換時間(transition time) 和更長的傳播延遲(propagation delay)時間。故如何使位準轉換器的漏電減少、轉換時間和傳播延遲時間能夠更短，仍有待解決。

有鑑於上述習知技術之問題，本發明之其中之一目的在於提供一種位準轉換器，以期使位準轉換器的漏電減少、轉換時間和傳播延遲時間能夠更短。

緣是，為達上述目的，本發明係提供一種位準轉換器，其用以將第一電壓訊號轉換為第二電壓訊號，包含比較電路、推挽電路以及去耦電路。比較電路係用以比較第一電壓訊號和反相之第一電壓訊號，以產生二非全擺幅電壓訊號。推挽電路係用以產生高於全擺幅電壓訊號的第二電壓訊號。去耦電路係電性連接比較電路及推挽電路。

較佳地，去耦電路可包含第一電晶體、第二電晶體及第三電晶體，比較電路可包含第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體及第九電晶體，推挽電路可包含第十電晶體及第十一電晶體，第一電晶體、第六電晶體、第七電晶體及第十電晶體彼此連接，第二電晶體、第六電晶體及第十電晶體彼此連接，第三電晶體、第六電晶體及第四電晶體彼此連接，第四電晶體、第八電晶體及第十一電晶體彼此連接，第四電晶體及第五電晶體彼此連接，第二電晶體、第五電晶體及第九電晶體彼此連接，第一電晶體及第二電晶體彼此連接。

較佳地，第一電晶體、第二電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體及第十電晶體可為P型金氧半場效電晶體。

較佳地，第三電晶體、第八電晶體、第九電晶體及第十一電晶體可為N型金氧半場效電晶體。

較佳地，第一電晶體之閘極及第二電晶體之源極可連接至第一電晶體之汲極。第二電晶體之汲極與第六電晶體之汲極可彼此連接。第三電晶體之汲極與第四電晶體之源極可彼此連接。第五電晶體之閘極、第四電晶體之閘極和汲極、第八電晶體之汲極及第十一電晶體之閘極可彼此連接。第二電晶體之閘極、第五電晶體之汲極與第九電晶體之汲極可彼此連接。第六電晶體之閘極與第七電晶體之閘極可彼此連接。第七電晶體之閘極及第五電晶體之源極可連接至第七電晶體之汲極。

較佳地，第十電晶體之閘極、第二電晶體之汲極可連接至第六電晶體之汲極。第十電晶體之源極、第一電晶體之源極、第六電晶體之源極及第七電晶體之源極可連接至高位電壓訊號。

較佳地，第三電晶體之源極及閘極、第八電晶體之源極、第九電晶體之源極及第十一電晶體之源極可連接於接地端。

較佳地，第八電晶體之閘極電性連接於第一電壓訊號，第九電晶體之閘極電性連接於反相之第一電壓訊號。

較佳地，第十電晶體之汲極與第十一電晶體之汲極可電性連接於第二電壓訊號。

較佳地，比較電路包可括威爾森電流鏡。

承上所述，依據本發明其可具有一或多個下述優點：

1.當第八電晶體之閘極輸入低電壓及第九電晶體之閘極輸入高電壓時，第二電晶體導通，使得第六電晶體之汲極之接點電壓升高，而當第八電晶體之閘極輸入高電壓及第九電晶體之閘極輸入低電壓時，第一電晶體用來使流過第一和第二電晶體的電流變小，使得當第八電晶體導通時可順利拉低第六電晶體汲極電壓，如此轉換時間和傳播延遲時間能夠更短。

2. 當位準轉換器面臨難以從電路佈局中較大的寄生電容或從輸出負載轉換輸入電壓訊號時，會造成較長的轉換時間，而本案的電路結構有助於降低轉換時間，這也有助於減少漏電。

3. 藉由威爾森電流鏡 (Wilson Current Mirror) 電路結構，使得位準轉換器中推挽電路的輸入電壓不是全擺幅電壓訊號，所以有助於減少漏電。

4. 位準轉換器中的耦合雜訊(coupling noise)將造成較大的負電壓，藉由本案的第三電晶體對第四電晶體之源極之接點充電，有助於緩和負電壓。而第一電晶體和第二電晶體可用來去耦(decoupling)第四電晶體源極電壓被往低電壓耦合(couple)，第三電晶體可避免第四電晶體源極電壓被往負電壓耦合。

5. 藉由去耦電路，可以降低由耦合雜訊引起的功耗。

6. 本案的位準轉換器電路的面積相較於先前技術之位準轉換器電路的面積小，且本案的位準轉換器具有較大的電壓輸入範圍。

本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知識者而言，所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇，且本發明將僅為所附加的申請專利範圍所定義。

本發明下述一或多個實施方式係揭露一種位準轉換器。藉由下述實施方式所揭露之一種位準轉換器，可具有使轉換時間和傳播延遲時間更短、減少漏電、功耗，及有助於緩和負電壓之功效。

請一併參閱第2圖至第3圖，第2圖為本發明一實施方式之位準轉換器方塊圖，第3圖為本發明一實施方式之位準轉換器的電路結構圖。

如第2圖至第3圖所示，本發明之圖中，一種位準轉換器，用以將第一電壓訊號轉換為第二電壓訊號，例如高電壓訊號轉換為低電壓訊號或低電壓訊號轉換為高電壓訊號，位準轉換器包含比較電路100、去耦電路200以及推挽電路300。比較電路100係用以比較輸入的第一電壓訊號A和反相之第一電壓訊號B，以產生二非全擺幅電壓訊號。推挽電路300係用以產生高於全擺幅電壓訊號的第二電壓訊號V(OUT)。去耦電路200係電性連接比較電路100及推挽電路300，並於比較電路100及推挽電路300之間。

去耦電路200包含具有一第一端點11、一第二端點12及一第三端點13的第一電晶體1、具有一第一端點21、一第二端點22及一第三端點23的第二電晶體2及具有一第一端點31、一第二端點32及一第三端點33的第三電晶體3，比較電路100包含具有一第一端點41、一第二端點42及一第三端點43的第四電晶體4、具有一第一端點51、一第二端點52及一第三端點53的第五電晶體5、具有一第一端點61、一第二端點62及一第三端點63的第六電晶體6、具有一第一端點71、一第二端點72及一第三端點73的第七電晶體7、具有一第一端點81、一第二端點82及一第三端點83的第八電晶體8及具有一第一端點91、一第二端點92及一第三端點93的第九電晶體9，推挽電路300包含具有一第一端點101、一第二端點102及一第三端點103的第十電晶體10及具有一第一端點141、一第二端點142及一第三端點143的第十一電晶體14。

在本發明一實施方式的電路結構中，第一電晶體1之第二端點12、第六電晶體6之第二端點62、第七電晶體7之第二端點72及第十電晶體10之第二端點102彼此連接，第二電晶體2之第三端點23、第六電晶體6之第三端點63及第十電晶體10之第一端點101彼此連接，第三電晶體3之第二端點32、第六電晶體6之第三端點63及第四電晶體4之第二端點42彼此連接，第四電晶體4之第三端點43、第八電晶體8之第二端點82及第十一電晶體14之第一端點141彼此連接，第四電晶體4之第一端點41、第五電晶體5之第一端點51及第八電晶體8之第二端點82彼此連接，第二電晶體2之第一端點21、第五電晶體5之第三端點53及第九電晶體9之第二端點92彼此連接，第一電晶體1之第三端點13及第二電晶體2之第二端點22彼此連接，第六電晶體6之第一端點61、第七電晶體7之第一端點71彼此連接，第五電晶體5之第二端點52、第七電晶體7之第三端點73彼此連接。

另外，在本發明一實施方式中，第一電晶體1、第二電晶體2、第四電晶體4、第五電晶體5、第六電晶體6、第七電晶體7及第十電晶體10為P型金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)，以下稱P型金氧半場效電晶體(PMOS)。第三電晶體3、第八電晶體8、第九電晶體9及第十一電晶體14為N型金氧半場效電晶體(NMOS)。

具體而言，各電晶體1、2、3、4、5、6、7、8、9、10、14之第一端點11、21、31、41、51、61、71、81、91、101、141實質上為閘極；各N型金氧半場效電晶體3、8、9、14之第二端點32、82、92、142實質上為汲極、第三端點33、83、93、143實質上為源極；而各該P型金氧半場效電晶體1、2、4、5、6、7、10之第二端點12、22、42、52、62、72、102實質上為源極、第三端點13、23、43、53、63、73、103實質上為汲極。

在本發明一實施方式的電路結構中，第一電晶體1之閘極及第二電晶體2之源極連接至第一電晶體1之汲極，成為二極體，以當第八電晶體8之閘極輸入低電壓及第九電晶體9之閘極輸入高電壓時，第一電晶體1用來使流過第一電晶體1和第二電晶體2的電流變小，使得當第八電晶體8導通時可順利拉低第六電晶體6之汲極電壓，藉此來使得於轉換電壓時，第六電晶體6之汲極之接點電壓能更快轉換為低電壓，如此轉換時間和傳播延遲時間能夠更短。

第二電晶體2之閘極，用以接收控制訊號，來控制第二電晶體2的導通或關閉，第二電晶體2之汲極與第六電晶體6之汲極連接，當第八電晶體8之閘極輸入低電壓及第九電晶體9之閘極輸入高電壓時，第二電晶體2導通，使得第六電晶體6之汲極之接點電壓升高。

第三電晶體3之汲極與第四電晶體4之源極連接，第三電晶體3之源極及閘極連接於接地端，第三電晶體3之基極連接於接地端，而形成寄生二極體，使得當位準轉換器中的耦合雜訊(coupling noise)造成較大的負電壓時，藉由第三電晶體3對第四電晶體4之源極之接點充電，有助於緩和負電壓。

此外，第四電晶體4之閘極及第八電晶體8之汲極連接至第四電晶體4之汲極。第五電晶體5之閘極與第四電晶體4之閘極連接。第五電晶體5之汲極與第九電晶體9之汲極連接。第六電晶體6之閘極與第七電晶體7之閘極連接。第七電晶體7之閘極及第五電晶體5之源極連接至第七電晶體7之汲極。第十電晶體10之閘極及第二電晶體2之汲極連接至第六電晶體6之汲極。

具體而言，第八電晶體8之閘極電性連接於第一電壓訊號A，第九電晶體9之閘極電性連接於反相之第一電壓訊號B，例如當第八電晶體8之閘極電性連接於高電壓訊號時，則第九電晶體9之閘極電性連接於低電壓訊號，當第八電晶體8之閘極電性連接於低電壓訊號時，則第九電晶體9之閘極電性連接於高電壓訊號。第十電晶體10之源極、第一電晶體1之源極、第六電晶體6之源極及第七電晶體7之源極連接至一高位電壓訊號VDDA。第三電晶體3之源極及閘極、第八電晶體8之源極、第九電晶體9之源極及第十一電晶體14之源極連接於接地端。第十電晶體10之汲極與第十一電晶體14之汲極電性連接於第二電壓訊號V(OUT)。

具體而言，比較電路100包括威爾森電流鏡(Wilson Current Mirror)。藉由威爾森電流鏡 (Wilson Current Mirror) 電路結構，使得位準轉換器中推挽電路300的輸入電壓不是全擺幅電壓訊號，所以有助於減少漏電。

接著，請參考第4圖，第4圖為本發明之位準轉換器與先前技術之位準轉換器的結果比較圖。藉由上述本發明之位準轉換器的電路結構，相較於先前技術之位準轉換器的電路結構，本發明之位準轉換器的電壓上升/下降傳播延遲時間為96.2ns/38.5ns，相較於先前技術之位準轉換器的電壓上升/下降傳播延遲時間為146ns/143ns短。另外，本發明之位準轉換器的電壓轉換時間為6.51ns，相較於先前技術之位準轉換器的電壓轉換時間為185ns短。此外， 藉由威爾森電流鏡 (Wilson Current Mirror) 電路結構，使得位準轉換器中推挽電路的輸入電壓不是全擺幅電壓訊號，這有助於減少漏電。

此外，上述實施方式是假設全部金屬氧化物半導體場效電晶體都是共基極，但不限於此，理論上也可以應用在有不同基極電壓的架構上。另外，上述實施方式的接地端可表示為最低電壓或接地。

綜上所述， 本發明當第八電晶體之閘極輸入低電壓及第九電晶體之閘極輸入高電壓時，第二電晶體導通，使得第六電晶體之汲極之接點電壓升高，而當第八電晶體之閘極輸入高電壓及第九電晶體之閘極輸入低電壓時，第一電晶體用來使流過第一和第二電晶體的電流變小，使得當第八電晶體導通時可順利拉低第六電晶體汲極電壓，如此轉換時間和傳播延遲時間能夠更短。另，當位準轉換器面臨難以從電路佈局中較大的寄生電容或從輸出負載轉換輸入電壓訊號時，會造成較長的轉換時間，而本案的電路結構有助於降低轉換時間，這也有助於減少漏電。另外， 藉由威爾森電流鏡電路結構，使得位準轉換器中推挽電路的輸入電壓不是全擺幅電壓訊號，這有助於減少漏電。再者， 位準轉換器中的耦合雜訊將造成較大的負電壓，藉由本案的第三電晶體對第四電晶體之源極之接點充電，有助於緩和負電壓。最後， 藉由配置去耦電路，可以降低由耦合雜訊引起的功耗。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

100‧‧‧比較電路

200‧‧‧去耦電路

300‧‧‧推挽電路

1、2、3、4、5、6、7、8、9、10、14‧‧‧電晶體

11、21、31、41、51、61、71、81、91、101、141‧‧‧第一端點

12、22、32、42、52、62、72、82、92、102、142‧‧‧第二端點

13、23、33、43、53、63、73、83、93、103、143‧‧‧第三端點

A‧‧‧第一電壓訊號

B‧‧‧反相之第一電壓訊號

V(OUT)‧‧‧第二電壓訊號

VDDA‧‧‧高位電壓訊號

第1圖為先前技術之位準轉換器的電路結構圖。

第2圖為本發明一實施方式之位準轉換器方塊圖。

第3圖為本發明一實施方式之位準轉換器的電路結構圖。

第4圖為本發明之位準轉換器與先前技術之位準轉換器的結果比較圖。

Claims (10)

1. 一種位準轉換器，用以將一第一電壓訊號轉換為一第二電壓訊號，包含： 一比較電路，用以比較該第一電壓訊號和一反相之第一電壓訊號，以產生二非全擺幅電壓訊號； 一推挽電路，用以產生一高於全擺幅電壓訊號的該第二電壓訊號； 以及 一去耦電路，電性連接該比較電路及該推挽電路。
2. 如申請專利範圍第1項所述之位準轉換器，其中該去耦電路包含一第一電晶體、一第二電晶體及一第三電晶體，該比較電路包含一第四電晶體、一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體及一第九電晶體，該推挽電路包含一第十電晶體及一第十一電晶體，其中該第一電晶體、該第六電晶體、該第七電晶體及該第十電晶體彼此連接，該第二電晶體、該第六電晶體及該第十電晶體彼此連接，該第三電晶體、該第六電晶體及該第四電晶體彼此連接，該第四電晶體、該第八電晶體及該第十一電晶體彼此連接，該第四電晶體及該第五電晶體彼此連接，該第二電晶體、該第五電晶體及該第九電晶體彼此連接，該第一電晶體及該第二電晶體彼此連接。
3. 如申請專利範圍第2項所述之位準轉換器，其中該第一電晶體、該第二電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體及該第十電晶體為P型金氧半場效電晶體。
4. 如申請專利範圍第2項所述之位準轉換器，其中該第三電晶體、該第八電晶體、該第九電晶體及該第十一電晶體為N型金氧半場效電晶體。
5. 如申請專利範圍第2項所述之位準轉換器，其中該第一電晶體之閘極及該第二電晶體之源極連接至該第一電晶體之汲極；該第二電晶體之汲極與該第六電晶體之汲極彼此連接；該第三電晶體之汲極與該第四電晶體之源極彼此連接；該第五電晶體之閘極、該第四電晶體之閘極和汲極、第八電晶體之汲極及第十一電晶體之閘極彼此連接；該第二電晶體之閘極、該第五電晶體之汲極與該第九電晶體之汲極彼此連接；該第六電晶體之閘極與該第七電晶體之閘極彼此連接；該第七電晶體之閘極及該第五電晶體之源極連接至該第七電晶體之汲極。
6. 如申請專利範圍第2項所述之位準轉換器，其中該第十電晶體之閘極及該第二電晶體之汲極連接至該第六電晶體之汲極；該第十電晶體之源極、該第一電晶體之源極、該第六電晶體之源極及該第七電晶體之源極連接至一高位電壓訊號。
7. 如申請專利範圍第2項所述之位準轉換器，其中該第三電晶體之源極及閘極、該第八電晶體之源極、該第九電晶體之源極及該第十一電晶體之源極連接於一接地端。
8. 如申請專利範圍第2項所述之位準轉換器，其中該第八電晶體之閘極電性連接於該第一電壓訊號，該第九電晶體之閘極電性連接於該反相之第一電壓訊號。
9. 如申請專利範圍第2項所述之位準轉換器，其中該第十電晶體之汲極與該第十一電晶體之汲極電性連接於該第二電壓訊號。
10. 如申請專利範圍第1項所述之位準轉換器，其中該比較電路包括一威爾森電流鏡(Wilson Current Mirror)。