TW201933096A - 半導體裝置及其故障檢測方法 - Google Patents
半導體裝置及其故障檢測方法 Download PDFInfo
- Publication number
- TW201933096A TW201933096A TW107141349A TW107141349A TW201933096A TW 201933096 A TW201933096 A TW 201933096A TW 107141349 A TW107141349 A TW 107141349A TW 107141349 A TW107141349 A TW 107141349A TW 201933096 A TW201933096 A TW 201933096A
- Authority
- TW
- Taiwan
- Prior art keywords
- interrupt
- monitoring
- circuit
- interrupt signal
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Bipolar Transistors (AREA)
Abstract
本發明之課題係根據複數中斷信號之每個所產生的各種錯誤來檢測出故障。本發明之半導體裝置具有:處理器;複數電路方塊;中斷控制電路,從複數電路方塊之各個接受複數中斷信號,對處理器輸出中斷要求;及中斷監視電路,對應於任一個中斷信號,具有用來設定「顯示所對應的中斷信號的監視對象的狀態之監視種類」與第1及第2監視期間的設定電路。當監視種類顯示中斷信號為激活狀態時,中斷監視電路會監視該激活狀態,當該激活狀態持續的第1持續時間超過第1監視期間時,檢測出為故障;當監視種類顯示中斷信號的去活狀態時, 監視該去活狀態,當該去活狀態持續的第2持續時間超過第2監視期間時,檢測出為故障。
Description
本發明係關於半導體裝置及其故障檢測方法,例如關於監視中斷信號的半導體裝置及其故障檢測方法。
在專利文獻1中,揭示了關於驗證從輸出入裝置到處理器的中斷信號的中斷控制的中斷控制裝置的技術。專利文獻1中的中斷控制裝置具有保持中斷信號履歷的暫存器,在進行了該中斷信號所引起的中斷處理之後,參考該暫存器的內容進行該中斷處理的驗證。
[先行技術文獻]
[專利文獻]
[先行技術文獻]
[專利文獻]
[專利文獻1]日本特開2000-330798號公報
[發明所欲解決的課題]
但是,專利文獻1的問題點是並沒有考慮到複數中斷信號之每個產生的各種錯誤的情況。
其他的課題與新穎的特徴可以從本說明書的描述及附圖來清楚的了解。
[解決課題的手段]
[解決課題的手段]
根據一實施形態,半導體裝置會根據每個中斷信號所設定的監視種類來監視中斷信號之特定狀態的持續時間,以檢測出故障。
[發明的効果]
[發明的効果]
依據上述實施形態,可以根據複數中斷信號之每個所產生的各種錯誤來檢測出故障。
為了能夠較明確地說明,以下的記載及圖式會視情況加以省略。而且,執行各種處理的功能方塊,被記載在圖式上的各個要素,在硬體上可以使用CPU (Central Processing Unit)、記憶體、及其他電路來構成,在軟體上,可以使用載入記憶體的程式等來實現。因此,這些功能方塊可以僅使用硬體,僅使用軟體,或者將其加以組合等各種形式來實現,此已廣為該技術領域人士所理解。在各個圖式上,相同的要素會被標示以相同的符號,必要時會省略其說明。
上述程式可以使用各種型式的非暫時性電腦可讀取媒體來儲存及提供給電腦。非暫時性電腦可讀取媒體包含各種形式的具有實體的記錄媒體。非暫時性電腦可讀取媒體的例子包含有磁性記錄媒體(例如軟碟、磁帶、硬碟機)、光磁性記錄媒體(例如光磁性碟片)、CD-ROM(Read Only Memory)、CD-R、CD-R/W、半導體記憶體(例如罩幕式ROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、快閃ROM、RAM(Random Access Memory))。此外,程式也可以使用各種形式的暫時性電腦可讀取媒體來提供給電腦。暫時性電腦可讀取媒體的例子包括電子信號、光信號、及電磁波。暫時性電腦可讀取媒體可以藉由電線及光纖等有線通信網路或無線通信網路而將程式提供到電腦。
<實施形態1>
圖1是說明本實施形態1中之半導體裝置100的構成之方塊圖。半導体裝置100具有:處理器111及112;INTC(Interrupt Controller,中斷控制器)121及122;中斷監視部130;及周邊IP(Intellectual Property,智財元件)141~144。處理器111是因應中斷要求181來執行特定中斷處理的控制電路。處理器112是因應中斷要求182來執行特定中斷處理的控制電路。周邊IP141~144分別是輸出中斷信號161 ~164的電路方塊。而且,在此假設周邊IP141及143是功能安全度相對較高的IP。另一方面,假設周邊IP142及144與周邊IP141及143相比,是功能安全度較低的IP。 因此,假設從周邊IP141及143所輸出的中斷信號161及163,作為監視對象的優先度相對較高。並且假設從周邊IP142及144所輸出的中斷信號162及164,作為監視對象的優先度相對較低。在本實施形態中的一個例子,是說明將中斷信號161及163視為監視對象,將中斷信號162及164視為監視對象以外的情況。但即使是作為監視對象的優先度較低的中斷信號也可以作為監視對象。或者,即使是作為監視對象的優先度較高的中斷信號也可以作為監視對象以外。亦即,在本實施形態中,只要中斷信號161及163中至少一個是監視對象即可。此外,周邊IP及中斷信號的數目並不限定於此。例如,從周邊IP所輸出的中斷信號的數目有時會有數百條。而且,功能安全度較高的周邊IP與較低的周邊IP的比率也不限定於此。進一步來說,本實施形態中之半導體裝置100中,只要至少包含有一個輸出作為監視對象的中斷信號的周邊IP即可。本實施形態中之處理器的數目及INTC的數目並不限定於以上所述。
圖1是說明本實施形態1中之半導體裝置100的構成之方塊圖。半導体裝置100具有:處理器111及112;INTC(Interrupt Controller,中斷控制器)121及122;中斷監視部130;及周邊IP(Intellectual Property,智財元件)141~144。處理器111是因應中斷要求181來執行特定中斷處理的控制電路。處理器112是因應中斷要求182來執行特定中斷處理的控制電路。周邊IP141~144分別是輸出中斷信號161 ~164的電路方塊。而且,在此假設周邊IP141及143是功能安全度相對較高的IP。另一方面,假設周邊IP142及144與周邊IP141及143相比,是功能安全度較低的IP。 因此,假設從周邊IP141及143所輸出的中斷信號161及163,作為監視對象的優先度相對較高。並且假設從周邊IP142及144所輸出的中斷信號162及164,作為監視對象的優先度相對較低。在本實施形態中的一個例子,是說明將中斷信號161及163視為監視對象,將中斷信號162及164視為監視對象以外的情況。但即使是作為監視對象的優先度較低的中斷信號也可以作為監視對象。或者,即使是作為監視對象的優先度較高的中斷信號也可以作為監視對象以外。亦即,在本實施形態中,只要中斷信號161及163中至少一個是監視對象即可。此外,周邊IP及中斷信號的數目並不限定於此。例如,從周邊IP所輸出的中斷信號的數目有時會有數百條。而且,功能安全度較高的周邊IP與較低的周邊IP的比率也不限定於此。進一步來說,本實施形態中之半導體裝置100中,只要至少包含有一個輸出作為監視對象的中斷信號的周邊IP即可。本實施形態中之處理器的數目及INTC的數目並不限定於以上所述。
INTC121是接受複數中斷信號而對處理器111輸出中斷要求181的中斷控制電路。在此,INTC121與分別來自周邊IP141~144的中斷信號161~164的信號線,及來自錯誤控制部150的中斷信號169的信號線相連接。但是,INTC121在內部將中斷信號161及163設定為中斷對象。因此,INTC121會因應所接受到的中斷信號161或163對處理器111輸出中斷要求181。換言之,即使INTC121收到沒有被設定為中斷對象的中斷信號162、164、及169,也不會輸出中斷要求。
INTC122是接收複數中斷信號而對處理器112輸出中斷要求182的中斷控制電路。在此,INTC122與分別來自周邊IP141~144的中斷信號161~164的信號線,及來自錯誤控制部150的中斷信號169的信號線相連接。但是,INTC122在內部將中斷信號162、164、及169設定為中斷對象。因此,INTC122會因應所接受到的中斷信號162、164、或169而對處理器112輸出中斷要求182。換言之,即使INTC122收到沒有被設定為中斷對象之中斷信號161及163,也不會輸出中斷要求。亦即,可以根據INTC121及INTC122內部的設定方法,來任意地改變INTC121及INTC 122中作為中斷對象的中斷信號的組合。此外,INTC121是後面所述的第1中斷控制電路的一例。INTC122是後面所述的第2中斷控制電路的一例。
中斷監視部130包含:對應於複數中斷信號的各個之複數中斷監視電路之INTC監視器131及132;及OR電路1301。在此,INTC監視器131對應於中斷信號161, INTC監視器132對應於中斷信號163。INTC監視器131監視中斷信號161的狀態,當檢測出異常時,輸出故障通知信號171。INTC監視器132監視中斷信號163的狀態,當檢測出異常時,輸出故障通知信號172。OR電路1301將故障通知信號171及172的邏輯OR的結果作為故障通知信號170而加以輸出。此外,在本實施形態中如以上所述,作為監視對象的中斷信號至少有一個即可。所以,中斷監視部130至少有一個INTC監視器即可。這時並不需要OR電路1301。當監視對象的中斷信號有3個以上時,可以有對應於中斷信號的數目之INTC監視器,各INTC監視器分別對應於各中斷信號即可。
在此,使用圖2來說明INTC監視器131的內部構成。圖2是說明本實施的形態1中之INTC監視器131的構成之方塊圖。此外,由於INTC監視器132的構成與INTC監視器131的構成相同,所以省略圖式及說明。
INTC監視器131具有定時計數器210、控制邏輯電路220、控制暫存器230、及狀態暫存器240。定時計數器210根據時脈信號CLK來計算中斷信號161的激活狀態及去活狀態的持續時間。此外,時脈信號CLK也可以是將動作時脈加以除頻後之低速(kHz左右)時脈信號。這是因為相對於動作時脈的頻率,監視期間是非常長(毫秒左右)。
控制暫存器230是用來設定監視期間231、激活旗標232、及去活旗標233的設定電路的一例。監視期間231是用來顯示中斷信號161的激活狀態及去活狀態的持續時間是在正常範圍內之閾値的時間。此外,監視期間231相當於第1監視期間與第2監視期間是共通的情況。激活旗標232是顯示INTC監視器131是否是在監視中斷信號161的激活狀態的旗標資訊。去活旗標233是顯示NTC監視器131是否是在監視中斷信號161的去活狀態之旗標資訊。此外,激活旗標232及去活旗標233是顯示所對應的中斷信號161的監視對象的狀態之監視種類的一例。所以, 可以將激活旗標232及去活旗標233予以整合而作為一個監視種類資訊,藉著監視種類資訊的ON/OFF,來控制是否監視中斷信號161的激活狀態及去活狀態的兩者。
狀態暫存器240是保持激活期間故障旗標241,去活期間故障旗標242的保持電路。當中斷信號161的激活狀態的持續時間超過監視期間231時,激活期間故障旗標241會被控制邏輯電路220設定成顯示檢測出故障的値(例如1)。當中斷信號161的去活狀態的持續時間超過監視期間231時,去活期間故障旗標242會被控制邏輯電路220設定成顯示檢測出的故障的値(例如1)。
控制暫存器230及狀態暫存器240是從處理器111或112等外部,藉由處理器IO信號1110進行設定値的讀寫。亦即,處理器111或112等可以對控制暫存器230及狀態暫存器240進行各個設定値的設定及參考。而且,狀態暫存器240的激活期間故障旗標241及去活期間故障旗標242會被輸出而作為故障通知信號171。
當控制暫存器230中的激活旗標232或去活旗標233被設定時,控制邏輯電路220開始監視中斷信號161。而且,控制論理電路220會檢測中斷信號161的激活狀態及去活狀態的變化。而且,控制邏輯電路220會因應激活旗標232及去活旗標233的設定,每當檢測出中斷信號161的狀態的變化時,切換激活狀態及去活狀態的監視。
具體來說,當監視種類被設定電路設定成激活狀態(例如,以處理器111等將激活旗標232設定為1時),當中斷信號161是在激活狀態的情況,控制邏輯電路220使用定時計數器210開始計算第1持續時間。當監視種類被設定電路設定成去活狀態(例如,以處理器111等將去活旗標233設定為1時),當中斷信號161是在去活狀態的情況,控制邏輯電路220使用定時計數器210開始計算第2持續時間。
控制邏輯電路220是檢測中斷信號161的激活及去活的控制電路的一例。當檢測出中斷信號161的激活開始時,控制邏輯電路220清除定時計數器210,將之後的定時計數器210的量測値作為第1持續時間來與監視期間231相比較。當第1持續時間超過監視期間231時,控制邏輯電路220會檢測出為故障,在狀態暫存器240的激活期間故障旗標241內設定顯示檢測出故障的値(例如1)。
此外,當檢測出中斷信號161的去活開始時,控制邏輯電路220清除定時計數器210,將之後的定時計數器210的量測値作為第2持續時間來與監視期間231相比較。當第2持續時間超過監視期間231時,控制邏輯電路220會檢測出為故障, 在狀態暫存器240的去活期間故障旗標242內設定顯示檢測出故障的値(例如1)。
回到圖1來繼續說明。錯誤控制部150經由信號170接收來自INTC監視器131及132的故障通知,將該檢測通知作為中斷信號169而加以輸出。但是,錯誤控制部150可以將輸出對象選擇為INTC121及122,或者外部端子151的任一者或者雙方。因此,當錯誤控制部150對外部端子151輸出故障檢測通知時,可以使用半導體裝置100的外部監視裝置等來檢測出故障。然後,根據來自外部端子151的錯誤資訊而進行各種失敗操作。例如,將半導體裝置100重新開機。
此外,故障通知信號170是顯示至少有一個INTC監視器檢測出故障的信號。但是,故障通知信號170也可以包含能決定檢測出故障的INTC監視器或中斷信號的資訊。此外,故障通知信號170也可以包含能決定故障是在激活期間或去活期間中的任一者被檢測出來的資訊。
在此,錯誤控制部150將中斷信號169輸出到INTC121及122的雙方,如同上述,由於INTC121沒有被設定成為中斷對象,即使接收到中斷信號169也不會對處理器111通知中斷要求181。在此,INTC121將作為監視對象之中斷信號161及163設定為中斷對象。當中斷信號169顯示檢測出故障時,可能是與中斷信號161或163相關的系統之周邊IP141及143,或INTC121及處理器111中的任一者發生異常。所以,可能是處理器111無法適當地進行中斷處理。因此,當中斷信號161及163是監視對象時,在INTC121不會將中斷信號169設定成中斷對象。另一方面, 當接收到中斷信號169時,因為INTC122被設定成中斷對象,會對處理器112通知中斷要求182。因此,處理器112會因應中斷要求182,參考INTC監視器131及132的狀態暫存器240,決定檢測出異常的中斷信號(或者其輸出來源的周邊IP),及超過監視期間的是激活期間或去活期間的哪一者。然後,處理器112會將特定的資訊寫入DRAM(圖中未標示)等。然後,根據特定的資訊進行失敗操作。例如,可以對所決定的周邊IP進行軟體重置,嘗試從故障狀態復原。此外,上述的錯誤通知處理及復原處理僅僅是一個例子。
錯誤通知的其他例子是,INTC監視器131及132也可以將用來識別自己的INTC監視器、中斷信號、或輸出來源的周邊IP的資訊,對INTC121及122兩者通知檢測出故障。這時,INTC121及122會分析故障檢測通知,來判斷本身是否是對處理器進行錯誤通知的對象,當判斷是錯誤通知對象時,可以對處理器輸出中斷要求。藉此,可以用適當的處理器進行復原處理等。
或者,INTC監視器131及132也可以將用來識別自己的INTC監視器、中斷信號、或輸出來源的周邊IP的資訊,輸出到故障通知信號171或172,錯誤控制部150可以藉由故障通知信號170而決定發生故障的INTC監視器、中斷信號、或輸出來源的周邊IP。這時,錯誤控制部150也可以預先具有例如INTC121及122被分別設定的中斷信號的定義等。然後,錯誤控制部150可以根據所決定的資訊與上述定義等而對INTC121或122中的任一者輸出中斷信號。
此外,在本實施形態中,如同上述,設置有兩個通知中斷信號的系統。亦即,第1系統是將來自周邊IP141及143的中斷信號161及163通知INTC121,然後INTC121因應中斷信號161或163而對處理器111通知中斷要求181的系統。第2系統是將來自周邊IP142及144的中斷信號162及164以及來自錯誤控制部150的中斷信號169通知INTC122,INTC122因應中斷信號162、164、或169而對處理器112通知中斷要求182的系統。
然後,當中斷信號161或163被檢測出狀態異常時,第1系統所屬的周邊IP141及143、INTC121、處理器111、或相關連的信號線等其中之一發生故障的可能性很高。因此,當第1系統的中斷信號161或163檢測出異常時,不經由第1系統,而是對沒有被檢測出異常的第2系統通知檢測出故障。藉此,可以進行之後的復原處理等。
接著說明中斷信號的異常檢測處理之中,只有監視激活期間的情況。圖3是說明本實施形態1中監視中斷信號的激活期間的處理程序之流程圖。以下是說明監視中斷信號161的INTC監視器131的處理。在以下的說明中,如後面的圖4一般地,假設在開始時中斷信號161是在去活狀態。
首先,處理器111等設定中斷信號161的監視期間(S101)。具體來說,處理器111等在INTC監視器131的控制暫存器230內設定監視期間231。接著,處理器111等設定中斷信號161的激活旗標(S102)。具體來說,處理器111等將INTC監視器131的控制暫存器230的激活旗標232設定為1。此外,去活旗標233依然被設定為0。
之後,INTC監視器131維持待機(S103)直到中斷信號161被激活為止。然後,假設中斷信號161被激活(S104)。這時,INTC監視器131的控制邏輯電路220會檢測出中斷信號161被激活,使用定時計數器210開始計算第1持續時間。接著,INTC監視器131會監視中斷信號161的激活期間(S105)。INTC監視器131的控制邏輯電路220會判斷中斷信號161是否被去活(S106)。當控制邏輯電路220檢測出中斷信號161的去活開始時,控制邏輯電路220會清除定時計數器210(S107),回到步驟S103。
另一方面,在步驟S106,當控制邏輯電路220沒有檢測出中斷信號161的去活開始時,控制邏輯電路220會判斷定時計數器210是否溢位(S108)。具體來說,控制邏輯電路220將定時計數器210的量測値,亦即中斷信號161的激活狀態的持續時間之第1持續時間,與監視期間231相比較。當判斷第1持續時間超過監視期間231時,控制邏輯電路220檢測出激活期間中的故障(S109)。具體來說,控制邏輯電路220會將狀態暫存器240的激活期間故障旗標241設定為1。另一方面,在步驟S108中,當判斷定時計數器210沒有溢位時,回到步驟S105。
圖4是監視本實施形態1中之中斷信號的激活期間之際的時序圖。在此,監視期間231被設定成5毫秒,激活旗標232被設定,去活旗標233不會被設定。因為第一次的中斷信號161的激活期間是在3毫秒以內,沒有超過監視期間231,顯示定時計數器210會被清除。因為第二次的中斷信號161的激活期間超過監視期間231之5毫秒,激活期間故障旗標241會被設定為1。然後,經由錯誤控制部150通知檢測出故障。
此外,上述圖4中僅監視中斷信號的激活期間,而且在設定激活旗標232時,亦即在開始監視時中斷信號是在去活狀態的情況。這時,如以上所述,在圖3的步驟S104,會如步驟S103一般地不會監視中斷信號,直到中斷信號被激活為止。
與此相對地,僅監視中斷信號的激活期間,而且在設定激活旗標232時,當中斷信號是在激活狀態時也可以應用本實施形態。這時,在設定激活旗標232之後,INTC監視器131的控制邏輯電路220檢測出中斷信號161已被激活,開始以定時計數器210來計算第1持續時間。因此,即使是半導體裝置100的動作中設定了激活旗標232,也可以立即開始監視,很快速地檢測出故障。
而且,在本實施形態中,也可以僅監視中斷信號的去活期間。這時,在設定去活旗標233時,亦即在開始監視時中斷信號有可能是激活狀態或去活狀態。例如,在設定去活旗標233時當中斷信號是激活狀態時,會保留對中斷信號的監視,直到中斷信號被去活為止。另一方面,在設定去活旗標233時,當中斷信號是去活狀態時,在設定去活旗標233之後,INTC監視器131的控制邏輯電路220檢測出中斷信號161是去活狀態,開始用定時計數器210來計算第2持續時間。因此,即使是半導體裝置100的動作中設定了去活旗標233,也可以立即開始監視,很快速地檢測出故障。
接著,說明作為中斷信號的異常檢測處理中,監視激活期間及去活期間的情況。圖5是說明本實施形態1中監視中斷信號的激活期間及去活期間的處理程序之流程圖。在以下的說明中,如後面所述的圖6一般地,假設在開始時中斷信號161是去活狀態。
處理器111等設定中斷信號161的監視期間(S101)。處理器111等設定中斷信號161的激活旗標(S102)。具體來說,處理器111等將INTC監視器131的控制暫存器230的激活旗標232設定為1。處理器111等設定中斷信號161的去活旗標(S110)。 具體來說,處理器111等將INTC監視器131的控制暫存器230的去活旗標233設定為1。
接著,從激活旗標232及去活旗標233被設定為1的時間點開始,INTC監視器131開始監視中斷信號161(S111)。這時,如同上述,因為中斷信號161是去活狀態,INTC監視器131的制御邏輯電路220會檢測出中斷信號161為去活狀態,開始以定時計數器210來計算第2持續時間。以下針對INTC監視器131來作說明。
INTC監視器131的控制邏輯電路220判斷中斷信號161是否已被激活(S112)。 當控制邏輯電路220沒有檢測出中斷信號161的激活開始時,控制邏輯電路220判斷定時計數器210是否溢位(S114)。具體來說,控制邏輯電路220將定時計數器210的量測値,亦即中斷信號161成為去活狀態的持續時間之第2持續時間,與監視期間231相比較。當判斷第2持續時間超過監視期間231時,控制邏輯電路220檢測出去活期間的故障(S115)。具體來說,控制邏輯電路220將狀態暫存器240的去活期間故障旗標242設定為1。另一方面,在步驟S114時,當判斷定時計數器210沒有溢位時,回到步驟S111。
在步驟S112,當控制邏輯電路220檢測出中斷信號161的激活開始時,控制邏輯電路220會清除定時計數器210(S113),以定時計數器210開始計算第1持續時間。INTC監視器131監視中斷信號161的激活期間(S105)。INTC監視器131的控制邏輯電路220判斷中斷信號161是否已被去活(S106)。當控制邏輯電路220檢測出中斷信號161的去活開始時,控制邏輯電路220會清除定時計數器210(S107),回到步驟S111。
另一方面,在步驟S106,當控制邏輯電路220沒有檢測出中斷信號161的去活開始的情況,與上述圖3相同。
圖6是監視本實施形態1中之中斷信號的激活期間及去活期間之際的時序圖。在此,顯示監視期間231被設定為5毫秒,激活旗標232被設定,然後去活旗標233被設定。去活旗標233被設定後開始計算去活期間,在監視期間231內成為激活狀態,在激活期間也顯示在監視期間231內已去活。然後,由於中斷信號161的第2次去活期間超過監視期間231之5毫秒,去活期間故障旗標242會被設定為1。然後,會經由錯誤控制部150通知檢測出故障。
此外,上述圖6監視中斷信號的激活期間及去活期間的雙方,並且在設定激活旗標232及去活旗標233時,亦即在開始監視時中斷信號是去活狀態的情況。與此相對,監視中斷信號的激活期間及去活期間的雙方,而且在設定激活旗標232及去活旗標233時,當中斷信號是激活狀態的情況也可以適用本實施形態。這時,在設定激活旗標232之後,在設定去活旗標233之前,INTC監視器131的控制邏輯電路220會檢測出中斷信號161是激活狀態,以定時計數器210開始計算第1持續時間。因此,即使當半導體裝置100的動作時設定激活旗標232及去活旗標233,也可以立即開始監視,並快速地檢測出故障。
在此,當中斷信號的激活期間或去活期間超過特定監視期間時,可以說是該中斷信號的輸出來源的周邊IP或輸出目的地的中斷控制電路或處理器等一系列的系統的某一個發生故障。
接著,在本實施形態中,因為是針對每個中斷信號來設置控制暫存器230及定時計數器210,所以可以反映各個中斷信號的特徵,來設定適當的監視期間。例如電視及影像的信號處理需要處理30fps之具有即時性的資料。例如當對每個畫面都一定要有中斷信號時,藉著將相當於1個畫面以上的時間設定為控制暫存器230的監視期間231,可以快速地檢測出中斷控制的異常。
亦即,藉由本實施形態,因為可以對每個中斷信號設置INTC監視器,對每個中斷信號設定監視種類及監視期間,所以可以依據複數中斷信號所分別產生的各種錯誤來檢測出故障。
此外,以上所述的本實施形態也可以用以下的方式來表現。亦即,半導體裝置100具有:第1處理器111、複數電路方塊(周邊IP141及143) 、第1中斷控制電路(INTC121) 、及至少一個中斷監視電路(INTC監視器131或132)。在此,第1處理器111因應中斷要求進行特定的中斷處理。複數電路方塊輸出複數中斷信號161及163之各個。第1中斷控制電路由複數電路方塊之各個接收複數中斷信號,對第1處理器111輸出中斷要求181。至少一個中斷監視電路,其對應於複數中斷信號161及163中的至少一個,具有設定電路(控制暫存器230),用來設定「顯示所對應的中斷信號的監視對象的狀態之監視種類(激活旗標232及去活旗標233)」與第1及第2監視期間(監視期間231)。當監視種類是中斷信號的激活狀態時,中斷監視電路會監視激活狀態,當激活狀態持續的第1持續時間超過第1監視期間時,檢測出來為故障。當監視種類是中斷信號的去活狀態時,中斷監視電路會監視去活狀態,當去活狀態持續的第2持續時間超過第2監視期間時,檢測出來為故障。藉此,可以對每個中斷信號詳細設定監視種類及監視期間,將因應中斷信號所產生的各種錯誤作為故障而檢測出來。
當被本身所具有的設定電路設定監視種類時,中斷監視電路會開始監視中斷信號,最好是每當檢測出中斷信號的狀態變化時,切換激活狀態及去活狀態的監視。藉此,可以用因應中斷信號的狀態之適當的監視期間來檢測出故障。
此外,當監視種類被設定電路設定為激活狀態時,如果中斷信號是激活狀態,中斷監視電路會開始計算第1持續時間,當監視種類被設定電路設定為去活狀態時,如果中斷信號是去活狀態,會開始計算第2持續時間。藉此,因為可以因應監視種類的設定而即時地開始監視,可以在早期檢測出故障。
較佳的實施例中,半導體裝置更具有:第2處理器112、錯誤控制部150,接受來自中斷監視電路的故障的檢測通知,將檢測通知作為中斷信號169而輸出、及第2中斷控制電路(INTC122),接受來自錯誤控制部150的中斷信號169,對第2處理器112輸出中斷要求182。藉此,當從某個中斷信號檢測出故障時,可以從用來通知中斷要求的INTC及處理器的複數系統中,使用沒有檢測出故障的系統來通知故障。藉此,可以正確地進行故障原因的解析。
中斷監視電路更具有:定時計數器210,根據動作時脈來計算第1持續時間及第2持續時間、及控制電路(控制邏輯電路220),檢測出中斷信號的激活及去活。 當檢測出激活時,控制電路會清除定時計數器210,將之後的定時計數器210的量測値作為第1持續時間來與第1監視期間相比較,當檢測出去活時會清除定時計數器210,將之後的定時計數器210的量測値作為第2持續時間來與第2監視期間相比較。如此地,藉著交替地量測激活及去活的持續時間,可以適當地檢測出故障。
在此,複數中斷信號包含第1中斷信號161與第2中斷信號163。較佳實施例中,半導體裝置具有對應於第1中斷信號161之第1中斷監視電路(INTC監視器131),及對應於第2中斷信號163之第2中斷監視電路(INTC監視器132)。藉此,可以分別對複數中斷信號適當地檢測出故障。
而且,假設第1中斷監視電路是藉由監視第1中斷信號來檢測到故障時輸出第1故障通知信號171,第2中斷監視電路是藉由監視第2中斷信號來檢測到故障時輸出第2故障通知信號172。半導體裝置可以更具有將第1故障通知信號171及第2故障通知信號172的邏輯OR作為第3故障通知信號170而加以輸出之OR電路1301。藉此,可以整體地來監視及檢測複數中斷信號的故障。
半導體裝置具有少於複數中斷信號的總數的M個(M是正的整數)中斷監視電路,M個中斷監視電路分別對應於複數中斷信號中的M個信號。藉此,可以優先地檢測多數中斷信號中的一部分信號的故障,可以實現較彈性的監視。
此外,假設複數電路方塊包含有M個第1電路方塊,及與該第1電路方塊相比功能安全度較低之第2電路方塊。M個中斷監視電路分別對應於從M個第1電路方塊之各個被輸出的中斷信號。藉此,從功能安全的觀點來看可以僅將重要的中斷信號作為監視對象,來減小電路的規模。
<實施形態2>
本實施形態2是上述實施形態1的改良例。在本實施形態2中,在INTC監視器的控制暫存器內設置儲存重置旗標的區域。重置旗標是用來讓使用者任意地重設定時計數器的値所設定的値。此外,在本實施形態2中,因為INTC監視器以外的構成與上述實施形態1相同,所以省略其圖式及說明。
本實施形態2是上述實施形態1的改良例。在本實施形態2中,在INTC監視器的控制暫存器內設置儲存重置旗標的區域。重置旗標是用來讓使用者任意地重設定時計數器的値所設定的値。此外,在本實施形態2中,因為INTC監視器以外的構成與上述實施形態1相同,所以省略其圖式及說明。
圖7是說明本實施形態2中之INTC監視器131a的構成之方塊圖。INTC監視器131a與圖2相比,在控制暫存器230內追加了重置旗標234。例如,處理器111等在任意的時序下藉由處理器IO信號1110將控制暫存器230的重置旗標234設定為1。當重置旗標234被設定為1時,INTC監視器131a會清除定時計數器210的測定値。
例如,當同時發生複數個中斷,但是一邊的中斷信號較另一邊的中斷處理的優先程度低等情況時,需要延長當初所設定的監視期間。這時,當該中斷信號發生延遲,即使實際上並非故障,也有可能會被檢測出來故障。在這些情況下,可以藉著在監視該中斷信號的INTC監視器上設定重置旗標,先暫時清除定時計數器210,然後重新開始計數,以保留該中斷信號的故障檢出。
<實施形態3>
本實施形態3是上述實施形態1或2的改良例。本實施形態3可以將INTC監視器的監視期間分別設定為激活用及去活用。此外,在本實施形態3中,由於INTC監視器以外的構成與上述實施形態1相同,故省略其圖式及說明。此外,本實施形態3也可以應用在實施形態2中。
本實施形態3是上述實施形態1或2的改良例。本實施形態3可以將INTC監視器的監視期間分別設定為激活用及去活用。此外,在本實施形態3中,由於INTC監視器以外的構成與上述實施形態1相同,故省略其圖式及說明。此外,本實施形態3也可以應用在實施形態2中。
圖8是說明本實施形態3中之INTC監視器131b的構成之方塊圖。INTC監視器131b與圖2相比,控制暫存器230內的監視期間231被區分為激活用監視期間2311及去活用監視期間2312。激活用監視期間2311是第1監視期間的一例,去活用監視期間2312是第2監視期間的一例。激活用監視期間2311與去活用監視期間2312可以是相同期間,也可以是不同期間。
圖9是說明監視本實施形態3中之中斷信號的激活期間及去活期間的處理流程之流程圖。在以下的說明中,如後面所述的圖10一般地,假設在開始時中斷信號161是去活狀態。以下省略與上述圖5相同的處理的說明。
首先,在步驟S101a,處理器111等分別設定中斷信號161的激活用及去活用的監視期間。具體來說,處理器111等在INTC監視器131b的控制暫存器230內設定激活用監視期間2311及去活用監視期間2312。
然後,在步驟S112,當控制邏輯電路220沒有檢測出中斷信號161的激活開始時,控制邏輯電路220與去活用監視期間2312相比較來判斷定時計數器210是否有溢位(S114a)。具體來說,控制邏輯電路220是將第2持續時間與去活用監視期間2312相比較。當判斷第2持續時間超過去活用監視期間2312時,控制邏輯電路220會檢測出在去活期間的故障(S115)。另一方面,在步驟S114a,當判斷定時計數器210沒有溢位時,則回到步驟S111。
在步驟S106,當控制邏輯電路220沒有檢測出中斷信號161的去活開始時,控制邏輯電路220與激活用監視期間2311相比較來判斷定時計數器210是否有溢位(S108a)。具體來說,控制邏輯電路220將第1持續時間與激活用監視期間2311相比較。當判斷第1持續時間超過激活用監視期間2311時,控制邏輯電路220會檢測出激活期間發生故障(S109)。另一方面,在步驟S108a,當判斷定時計數器210沒有發生溢位時,則回到步驟S105。
圖10是監視本實施形態3中之中斷信號的激活期間及去活期間之際的時序圖。在此,說明將激活用監視期間2311設定為3毫秒,將去活用監視期間2312設定為7毫秒,激活旗標232被設定,然後去活旗標233被設定。即使去活期間成為6毫秒也未達到去活用監視期間2312,所以不會被檢測出為故障。另一方面,當激活期間超過3毫秒,超過了激活用監視期間2311時,激活期間故障旗標241被設定為1。然後,經由錯誤控制部150通知檢測出故障。
本實施形態可以用以下的方式來說明。亦即,處理器等在設定電路上設定監視種類與第1及第2監視期間。中斷監視電路因應監視種類的設定而開始監視中斷信號,當監視種類是中斷信號的激活狀態時,監視該激活狀態,將激活狀態持續的第1持續時間與第1監視期間相比較,當該第1持續時間超過第1監視期間時,檢測出來為故障;當監視種類是中斷信號的去活狀態時,中斷監視電路則監視該去活狀態,當去活狀態持續的第2持續時間超過第2監視期間時,檢測出來為故障。如此地,藉著分別設定中斷信號的激活期間與去活期間的監視期間,可以依據中斷信號的種類來彈性地設定監視期間,以適當地檢測出故障。
<實施形態4>
本實施形態4是上述實施形態1~3的改良例。在上述實施形態1~3中,是假設複數INTC監視器與一個除頻器(圖中未標示)相連接。因此,時脈信號的週期是相同的。但是,隨著中斷信號的不同,有時需要將監視期間設定為較長的期間,有時僅需要設定為較短的期間。因此,使用相同的週期可能會造成監視期間的限制。因此,在本實施形態4中,在各個INTC監視器使用不同時脈信號的週期。
本實施形態4是上述實施形態1~3的改良例。在上述實施形態1~3中,是假設複數INTC監視器與一個除頻器(圖中未標示)相連接。因此,時脈信號的週期是相同的。但是,隨著中斷信號的不同,有時需要將監視期間設定為較長的期間,有時僅需要設定為較短的期間。因此,使用相同的週期可能會造成監視期間的限制。因此,在本實施形態4中,在各個INTC監視器使用不同時脈信號的週期。
亦即,本實施形態4中的半導體裝置具有:複數中斷信號中的2個以上信號所分別對應的2個以上的中斷監視電路;對動作時脈以不同的除頻比來除頻之複數除頻器。2個以上的中斷監視電路分別是依據複數除頻器中的至少一部分所供給的動作時脈來動作。藉此,可以在各個中斷監視電路使用不同的動作時脈,彈性地調整監視期間。此外,較佳實施例中,本實施形態4的半導體裝置具有選擇電路,其可以從2個以上的中斷監視電路中選擇複數除頻器所分別供給的動作時脈的供給目的地。藉著改變監視期間與除頻比的組合,可以進行細微的監視期間的調整。
圖11是說明本實施形態4中之INTC監視器與除頻器的構成之方塊圖。在此,假設是使用INTC監視器131到133的3個中斷監視電路。而且,假設除頻比被設定成使得輸出:例如除頻器191是100Hz,除頻器192是1KHz,除頻器193是10KHz的時脈信號。但是,只要有至少2個以上的中斷監視電路。或者,至少有2個以上的除頻器即可。除頻比並不僅限於以上所述。選擇邏輯190是根據信號SEL來選擇除頻器與INTC監視器的組合,可以任意地選擇除頻器191~193,與INTC監視器131~133間連接的組合的選擇電路的一例。因此,例如處理器111等藉著信號SEL而對選擇邏輯190指定除頻器與INTC監視器的組合,以任意組合將除頻器與INTC監視器相連接。藉著指定除頻器中的除頻比的設定,INTC監視器中的監視期間的設定,及選擇邏輯190中的組合,可以較細微的來調整監視期間。
<實施形態5>
本實施形態5是上述實施形態1~4的應用例。
用來保證半導體裝置的功能安全的故障檢測的手段,具有例如在製造時用來選出不良晶片的掃描測試,及半導體裝置被安裝在使用者系統後,在起動時被實施的Power-On Self Test(POST)。特別是POST會在每次半導體裝置實際使用前被實施。當半導體裝置內的檢査對象電路的規模較大,預期測試時間會増加時,為了縮短測試時間,可以考慮將複數電路以功能來分組後的電路方塊(階層)為單位來實施POST,將複數階層平行地進行測試等的方法。但是,POST因為無法對跨階層的信號進行測試,所以會有跨階層的信號相關的故障檢測率會降低的課題。
本實施形態5是上述實施形態1~4的應用例。
用來保證半導體裝置的功能安全的故障檢測的手段,具有例如在製造時用來選出不良晶片的掃描測試,及半導體裝置被安裝在使用者系統後,在起動時被實施的Power-On Self Test(POST)。特別是POST會在每次半導體裝置實際使用前被實施。當半導體裝置內的檢査對象電路的規模較大,預期測試時間會増加時,為了縮短測試時間,可以考慮將複數電路以功能來分組後的電路方塊(階層)為單位來實施POST,將複數階層平行地進行測試等的方法。但是,POST因為無法對跨階層的信號進行測試,所以會有跨階層的信號相關的故障檢測率會降低的課題。
藉著應用上述本實施形態1等,可以檢測出在半導體裝置動作時無法以POS T檢測出的部分的故障。亦即,實施形態1等中之INTC監視器因為是監視從周邊IP到INTC的中斷信號,當周邊IP與INTC是在不同階層時,該中斷信號可以說是跨階層間的信號。因此,INTC監視器可以藉著監視該中斷信號來檢測出POST所無法檢測出的故障。
從功能安全的觀點來看,需要能夠確認半導體裝置在動作時每隔特定期間來監視中斷信號的監視設定是否被適當地執行。這時,讀出INTC監視器內的控制暫存器的激活旗標及去活旗標的値,將所讀出的値與特定的期待値相比較,便可以驗證該中斷信號的監視設定是否被適當地執行。
近年的半導體裝置中的中斷信號的數目會有例如數百條等,數目很多。實施形態1等中之INTC監視器及其控制暫存器因為是對每個中斷信號來設置,要讀出全部激活旗標及去活旗標値的處理,需要相當多的處理時間。但是,如以上所述,該讀出處理需要在特定期間內被執行,而且INTC監視器以外的功能安全的電路也需要驗證大量的設定値。所以,最好能在短時間內處理。
在本實施形態5中,對每個中斷信號所設置的各個控制暫存器內的激活旗標及去活旗標的値,定義可以跨越參考的位址。具體來說,對激活旗標及去活旗標,賦予在控制暫存器之間連續的參考位址。例如,對第1控制暫存器的激活旗標賦予參考位址1,對去活旗標賦予參考位址1的下一個參考位址2,對第2控制暫存器的激活旗標賦予參考位址2的下一個參考位址3,對去活旗標賦予參考位址3的下一個參考位址4。假設從處理器等對中斷監視部進行存取要求,開始位址是參考位址1,大小是4。這時依據該存取要求,會讀出從參考位址1到參考位址4的値。亦即,可以在1次的存取要求中讀出第1及第2控制暫存器的激活旗標及去活旗標的値。藉著賦予此種參考位址,從中斷監視部外部的處理器等來看,可以由至少2個以上的控制暫存器,將激活旗標及去活旗標予以整合後視為虛擬的暫存器(虛擬暫存器)來處理。虛擬暫存器可以在半導體裝置內進行設定,例如, 在構成控制暫存器的各正反器之中,對保持激活旗標及去活旗標的正反器賦予連續的參考位址,使得可以跨越地參照INTC監視器。在此,虛擬暫存器的數目較控制暫存器的數目少。因此,在設定激活旗標及去活旗標時,處理器等對用來存取所對應的各控制暫存器的第1位址個別地進行設定要求。另一方面,在激活旗標及去活旗標的設定確認時,處理器等對用來存取虛擬暫存器的第2位址(參考位址)進行參考要求。如同上述,因為虛擬暫存器的數目較全部控制暫存器的數目(=監視對象的中斷信號的數目)少,所以可以縮短讀出全部激活旗標及去活旗標的値的處理時間。
圖12是說明構成本實施形態5中之半導體裝置300的構成方塊圖。半導體裝置300具有:階層310、階層320、階層330、階層340、及階層350。階層310是包含複數CPU核心311、・・・31i(i是2以上的整數。)的電路方塊(以下稱之為「電路階層」。)。階層320是包含複數CPU核心321、・・・32j(j是2以上的整數。)的電路階層。階層330是包含INTC121及122、中斷監視部360、周邊IP141及142、及錯誤控制部150的電路階層。階層340是包含周邊IP143及144的電路階層。階層350是包含周邊IP145及146的電路階層。此外,包含CPU核心的階層310及320也可以是3個以上。階層330、340、及350所具有的周邊IP的數目及種類並不僅限定於此。在階層340及350以外也可以存在包含周邊IP的電路階層。
在此,假設INTC121是將中斷信號161、163、及165在內部設定為中斷對象。假設INTC122是將中斷信號162、164、166、及169在內部設定為中斷對象。
中斷監視部360包含:INTC監視器3000、3001、・・・300n(n是2以上的整數);OR電路361;及暫存器存取控制電路362。INTC監視器3000對應於中斷信號161,INTC監視器3001對應於中斷信號163,INTC監視器300n對應於中斷信號165。OR電路361將分別來自INTC監視器3000~300n的故障通知信號的邏輯OR的結果輸出而作為故障通知信號170。
在半導體裝置300內定義了用來存取INTC監視器3000~300n所分別具有的各控制暫存器的第1位址。亦即,第1位址是以控制暫存器單位來存取時適用的位址。在半導體裝置300內定義了用來存取在各控制暫存器內作為監視種類之激活旗標與去活旗標的第2位址。第2位址是被定義的參考位址,其用來將相對於各個中斷信號被分散存放的激活旗標及去活旗標以連續的位址來讀出。
暫存器存取控制電路362因應來自階層310或320內的CPU核心等的存取要求,來控制對指定的位址的讀出或寫入的存取處理。此外,暫存器存取控制電路362可以使用將存取目標的位址變換成物理位址的解碼器等來實現。例如,CPU核心等對暫存器存取控制電路362指定第1位址,傳送用來設定激活旗標及去活旗標的値的寫入要求。這時,暫存器存取控制電路362在第1位址所指定的控制暫存器的激活旗標及去活旗標的存放區域內設定寫入要求所指定的値。CPU核心等對暫存器存取控制電路362指定第2位址及讀出大小,傳送激活旗標及去活旗標的讀出要求。這時,暫存器存取控制電路362從第2位址所指定的控制暫存器的激活旗標,讀出「迄於讀出大小之位址的資料」。這時,第2位址相對於複數控制暫存器中對激活旗標及去活旗標的存放區域被賦予了連續的位址,可以藉由該讀出要求僅讀取激活旗標及去活旗標。
圖13是說明本實施形態5中之控制暫存器的例子的圖。在此,假設監視對象的中斷信號數是320條,激活旗標是1個位元,去活旗標是1個位元,從處理器111等可以一次讀出的暫存器的位元數是32個位元。因此,INTC監視器有INTC監視器3000~3319的320個,控制暫存器也存在了從控制暫存器0_4000~控制暫存器319_4319的320個。在各個控制暫存器內被分別設定了1個位元的激活旗標及去活旗標。此外,激活旗標、去活旗標、激活用監視期間、及去活用監視期間的存放位置與存放大小並不僅限定在圖13的例子中。圖13說明當使用上述第1位址來存取時,處理器111等所認識的暫存器的概念。亦即,例如,從控制暫存器0_ 4000的激活旗標0開始到去活用監視期間為止的32個位元的正反器內被賦予連續的第1位址。之後,從控制暫存器1_4001的激活旗標1開始到去活用監視期間為止,以及從控制暫存器319_4319的激活旗標319開始到去活用監視期間為止分別的32個位元的正反器也被賦予連續的第1位址。此外,在控制暫存器間的位址則不需要連續。
因此,從處理器111等來指定第1位址以進行各控制暫存器內的激活旗標及去活旗標的讀出處理時,需要進行320次的讀出處理。所以上述中斷信號的監視設定的確認處理要花費320次的讀出處理時間。在本實施形態中,如以下所述的是對虛擬暫存器進行讀出處理。
圖14是說明本實施形態5中之虛擬暫存器363的例子的圖。圖14是說明使用上述第2位址來存取時,從處理器111等所認知的暫存器的概念圖。在圖14的例中,虛擬暫存器363是以20個控制旗標確認暫存器0_36200~控制旗標確認暫存器19_36219來表現。在控制旗標確認暫存器0_36200內,設定有參照控制暫存器0_ 4000的激活旗標0及去活旗標0的正反器。同樣地,設定有參照控制暫存器1_4001的激活旗標1及去活旗標1,・・・控制暫存器15_4015的激活旗標15及去活旗標15的正反器。亦即,可以視為控制旗標確認暫存器0_36200將從控制暫存器0_4000到控制暫存器15_4015中的激活旗標及去活旗標的設定値加以總括來保存。因此,例如對控制旗標確認暫存器0_36200的存取處理,會變成對從控制暫存器0_ 4000到控制暫存器15_4015中的激活旗標及去活旗標的存取。例如從控制旗標確認暫存器0_36200的激活旗標0到去活旗標15為止的32位元的正反器內被賦予連續的第2位址。之後,從控制旗標確認暫存器1_36201的激活旗標16到去活旗標31為止,從控制旗標確認暫存器19_36219的激活旗標304到去活旗標319為止也是相同,在分別的32位元的正反器內賦予連續的第2位址。此外,在控制暫存器間位址不需要是連續的。
因此,從處理器111等藉著指定第2位址而進行各控制旗標確認暫存器內的激活旗標及去活旗標的讀出處理,可以用20次來完成。因此,藉著對控制旗標整合暫存器進行讀出處理,與對各個控制暫存器進行讀出處理相比,可以縮短讀出處理時間。
從以上的說明來看,本實施形態也可以用以下的方式來表現。亦即,半導体裝置具有分別對應於複數中斷信號中的2個以上信號之2個以上的中斷監視電路。在半導體裝置中,設定有參考位址,其將2個以上的中斷監視電路所分別具有的各設定電路所設定的監視種類予以整合來參考。半導體裝置更具有存取控制電路(暫存器存取控制電路362),其因應對參考位址的存取要求,從各設定電路讀出監視種類,將所讀出的監視種類予以整合來回應該存取要求的要求來源。 藉此,不是個別地參照對應於各個中斷信號的複數控制暫存器,而是使用「經由存取控制電路可以跨越地存取旗標之參考位址」進行存取,以縮短監視設定的確認處理時間。
本實施形態也具有以下的態樣。首先,其是具有包含複數電路之複數電路階層310~350之半導體裝置300的故障檢測方法。該複數電路包含:複數處理器(CPU核心311~31i、321~32i);複數電路方塊(周邊IP141~146);中斷控制電路(IN TC121);及至少一個中斷監視電路(INTC監視器3000)。在此,複數處理器因應中斷要求來執行特定的中斷處理。複數電路方塊將複數中斷信號161~166分別加以輸出。中斷控制電路從複數電路方塊之各個接受複數中斷信號,對複數處理器中的任一者輸出中斷要求181。中斷監視電路分別對應於複數中斷信號161、163、165等的各自,具有設定電路,用來設定:「顯示所對應的中斷信號的監視對象的狀態的監視種類」;與第1及第2監視期間。而且,當半導體裝置300起動時,在複數電路階層分別獨立地來執行特定的動作確認測試,當動作確認測試沒有異常時,使半導體裝置進行通常動作,在通常動作時,在看第1電路階層時,使用複數中斷監視電路中的一部分來監視來自第2電路階層的中斷信號。在此,第1電路階層包含中斷控制電路及複數中斷監視電路。第2電路階層是第1電路階層以外的電路階層。在中斷監視電路中,當監視種類顯示是中斷信號的激活狀態時,在該激活狀態持續的第1持續時間超過第1監視期間的情況,檢測為故障,當監視種類顯示中斷信號的去活狀態時,在該去活狀態持續的第2持續時間超過第2監視期間的情況,檢測為故障。藉著監視跨越階層間的信號,能夠檢測出封閉在同一階層內之起動時的動作確認測試所無法檢測出來的故障,所以可以提高故障檢出率。
在通常動作中,複數處理器的一部可以從具有中斷監視電路的設定電路讀出監視種類,將其與特定的期待値相比較。藉此,在半導體裝置的動作中,可以定期而且快速地檢查是否有適當地進行中斷信號的監視。可以保證為了功能安全而被設置的INTC監視器有正確地達到監視功能。
或者,第1的電路階層包含有複數中斷信號中的一部分之2個以上信號所分別對應的2個以上的中斷監視電路。半導體裝置300中設置了將2個以上的中斷監視電路所分別具有的各設定電路所設定的監視種類予以整合來參考之參考位址。較佳實施例中,半導體裝置300在通常動作時,因應來自複數處理器中的第1處理器對參考位址的存取要求,而從各設定電路讀出監視種類,將該讀出的監視種類予以整合後回應該第1處理器。藉此,可以不需要個別地參照每個中斷信號所對應的複數控制暫存器,而是經由存取控制電路旗標,使用能夠跨越地進行存取之參考位址來存取,可以縮短監視設定的確認處理時間。
<實施形態6>
本實施形態6是上述實施形態1~5的應用例。具體來說,是將上述半導體裝置應用在影像處理裝置時的情況。圖15是說明本實施形態6中之影像處理裝置420的構成之方塊圖。影像處理裝置420接受來自相機模組410的影像資料的輸入,對顯示裝置430輸出顯示用資料。相機模組410將所攝影的影像資料以圖像為單位輸入到影像處理裝置420。具體來說,相機模組410是從電源施加的時間點開始輸入圖像資料441。然後,每當輸入了1個訊框的圖像資料時,相機模組410會對影像處理裝置420輸出中斷信號442。
本實施形態6是上述實施形態1~5的應用例。具體來說,是將上述半導體裝置應用在影像處理裝置時的情況。圖15是說明本實施形態6中之影像處理裝置420的構成之方塊圖。影像處理裝置420接受來自相機模組410的影像資料的輸入,對顯示裝置430輸出顯示用資料。相機模組410將所攝影的影像資料以圖像為單位輸入到影像處理裝置420。具體來說,相機模組410是從電源施加的時間點開始輸入圖像資料441。然後,每當輸入了1個訊框的圖像資料時,相機模組410會對影像處理裝置420輸出中斷信號442。
影像處理裝置420具有:圖像輸入部421、INTC監視器422、INTC423、CPU 424、RAM425、DSP(Digital Signal Processor)426、圖像輸出部427、及匯流排428。RAM425是用來保存圖像資料的記憶裝置。圖像輸入部421接受從相機模組410輸入的圖像資料441,經由匯流排428將圖像資料保存在RAM425。當檢測出開始從相機模組410輸入影像(第1個訊框的圖像資料的輸入)時,圖像輸入部421對IN TC監視器422及INTC423輸出顯示影像輸入開始的中斷信號443。INTC423因應顯示影像輸入開始的中斷信號443,將顯示影像的輸入開始的中斷要求444輸出到CPU424。CPU424因應顯示影像的輸入開始的中斷要求444,依據處理器IO信號1110而對INTC監視器422進行監視種類的設定。此外,監視種類的設定也可以是圖像輸入部421來執行。監視種類的設定並不限定於第1個訊框的圖像資料的輸入,也可以在相機模組410的電源施加時進行。圖像輸入部421也可以說是上述周邊IP。亦即,當檢測出來自相機模組410的中斷信號442時,圖像輸入部421對INTC監視器422及INTC423輸出中斷信號443。
INTC423因應中斷信號443而將中斷要求444輸出到CPU424。CPU424因應中斷要求444,根據預先設定的程式進行演算處理。亦即,CPU424經由匯流排428,從RAM425讀出1個訊框的圖像資料,通知到DSP426。DSP426對被通知的圖像資料以特定的演算法進行壓縮處理等。此外,被壓縮後的資料也可以暫時保存在RAM425。圖像輸出部427將被壓縮後的資料作為顯示用資料而輸出到顯示裝置430以顯示到畫面上。
在INTC監視器422中,監視期間(去活用監視期間2312)是被設定成對應於影像內的圖像之1個訊框的處理之期間。INTC監視器422監視中斷信號443,當去活期間超過去活用監視期間2312時,檢測出故障,並輸出故障通知信號445。這時,因為經過了相當於1個訊框的處理時間,中斷信號443都沒有被激活,例如可能是相機模組410的故障。
當激活期間超過特定激活用監視期間2311時,INTC監視器422會檢測出故障,並輸出故障通知信號445。這時,中斷信號443會暫時被激活,但是並不會結束對1個訊框的圖像資料所進行的處理,因為中斷信號443沒有被去活,例如可能是INTC423或CPU424等的故障。
因此,在本實施形態6中的上述設定電路中,當從相機模組開始輸入影像時, 上述監視種類會被設定,將對應於上述影像內的圖像之1個訊框的處理之期間設定為上述監視期間。藉此,可以適當地檢測出影像處理中的故障。
更詳細地說,中斷監視電路經由複數電路方塊中的一個,對應於來自相機模組的每一個攝影圖像的訊框而被輸出的中斷信號,當開始從相機模組輸入影像時,中斷監視電路所具有的設定電路會被設定監視種類,設定電路所設定的監視期間則是對應於攝影圖像的1個訊框的處理之期間。
<實施形態7>
本實施形態7是上述實施形態1~5的應用例。具體來說,是在複數終端裝置間經由傳送路徑進行畫面的傳送與接收的通信系統的各終端裝置上,應用上述半導體裝置的情況。該通信系統是將車載機器與生産線等控制機器之電子控制裝置間的畫面資料的傳送與接收應用在依據特定的時間表進行的時間觸發系統上的例子。
本實施形態7是上述實施形態1~5的應用例。具體來說,是在複數終端裝置間經由傳送路徑進行畫面的傳送與接收的通信系統的各終端裝置上,應用上述半導體裝置的情況。該通信系統是將車載機器與生産線等控制機器之電子控制裝置間的畫面資料的傳送與接收應用在依據特定的時間表進行的時間觸發系統上的例子。
圖16是說明本實施形態7中的時間觸發系統7000的構成之方塊圖。時間觸發系統7000具有連接到網路匯流排700的複數電子控制裝置710、720、及730等。電子控制裝置710包含計時器時間表711,當地時間計時器712,具有傳送及接收畫面資料的功能(圖中未標示)。此外,假設電子控制裝置720及730也具有相同的構成及功能。
在計時器時間表711、721、及731中,在電子控制裝置710~730之間進行畫面資料的傳送與接收的時序是以共同的時間軸來定義。電子控制裝置710~730分別是以自己所有的當地時間計時器,來判斷被時間表所定義的自己的處理時序, 以進行畫面資料的傳送與接收。例如,電子控制裝置710被計時器時間表711所定義,電子控制裝置710到達進行畫面資料的送信時間是以當地時間計時器712來判断,當到達時進行畫面資料的送信處理。因此,當地時間計時器712、722、及732的時間需要是同步的。當地時間計時器的時間同步處理可以採用已知的技術來實現。
圖17是說明使用本實施形態7中之時間觸發系統7000之電子控制裝置710的構成之方塊圖。因為電子控制裝置720及730的構成也與電子控制裝置710相同,在此省略其圖式及說明。
電子控制裝置710具有:通信控制裝置740、INTC監視器750、INTC760、CPU 770、及RAM780。通信控制裝置740是周邊IP的一例,具有:計時器時間表711、當地時間計時器712、控制部713、及緩衝器714。計時器時間表711與計時器時間表721及731是以共通的時間軸,其至少定義了電子控制裝置710中的畫面資料的傳送與接收處理的時序。當地時間計時器712是與當地時間計時器722及732的時間同步之計時器。控制部713控制通信控制裝置740的各種處理。控制部713進行例如當地時間計時器712的時間同步處理,資料的傳送與接收處理等。控制部713因應當地時間計時器712完成時間同步,對INTC監視器750進行監視種類的設定。此外,監視種類的設定也可以是由CPU770進行。控制部713將因應計時器時間表711所定義的電子控制裝置710的傳送與接收處理時序的時間間隔,設定為INTC監視器750的監視期間。例如,如果電子控制裝置710的傳送與接收處理時序被計時器時間表711定義為等間隔,監視期間便是固定。另一方面,如果電子控制裝置710的傳送與接收處理時序是被計時器時間表711定義為各種的間隔,INTC監視器750的監視期間會被隨著更新。控制部713判斷當地時間計時器712所顯示的時間是否到達了計時器時間表711所定義的時間,當到達時,將中斷信號791輸出到INTC監視器750及INTC760。緩衝器714是保存從電子控制裝置720及730等經由網路匯流排700所接受的資料,及保存對電子控制裝置720及730等送信對象的資料的記憶區域。
INTC760因應中斷信號791而將中斷要求792輸出到CPU770。CPU770因應中斷要求792,依據預先設定的程式進行演算處理。例如,CPU770讀出儲存在緩衝器714的受信資料後,儲存在RAM780。或者CPU770從RAM780讀出送信對象資料後,儲存在緩衝器714。此外,CPU770會對傳送與接收的資料進行各種處理。
INTC監視器750的監視期間(去活用監視期間2312)是被設定為根據當地時間計時器712被輸出的中斷信號791發生的時序所對應的期間。INTC監視器750監視中斷信號791,當去活期間超過去活用監視期間2312時檢測出故障,輸出故障通知信號793。這時,如果當地時間計時器712是正常的,在預先設定的監視期間內中斷信號791應該會被激活。所以,當中斷信號791在去活用監視期間2312內沒有被激活,當去活期間超過去活用監視期間2312時,有可能是例如當地時間計時器712的故障。
當激活期間超過特定的激活用監視期間2311時,INTC監視器750檢測出故障,輸出故障通知信號793。這時,如果INTC760及CPU770是正常的,在特定激活用監視期間2311內中斷信號791應該會被去活。所以,當中斷信號791在激活用監視期間2311內沒有被去活,當激活期間超過激活用監視期間2311時,有可能是例如INTC760或CPU770的故障,INTC760與CPU770之間的斷線,或CPU770的處理延遲造成時間觸發系統7000全体的故障。
因此,本實施形態7中之上述設定電路中,上述複數電路方塊中的一個所內藏的計時器會隨著與外部裝置進行了時間同步,上述監視種類會被設定,依據上述計時器來被輸出的上述中斷信號的產生時序所對應的期間會被設定為上述監視期間。藉此,時間觸發系統可以確實地檢測出故障。
更詳細地說,中斷監視電路對應於上述複數電路方塊中的一個所內藏的計時器來依據特定的時間表被輸出的中斷信號,中斷監視電路所具有的設定電路會隨著計時器與外部裝置進行了時間同步,監視種類會被設定,設定電路所設定的監視期間是對應於特定的時間表的中斷信號產生時序的期間。
<實施形態8>
本實施形態8是上述實施形態1~5的應用例。具體來說,是將上述半導體裝置應用在聲音資料處理裝置時的情況。圖18是說明本實施形態8中之聲音處理裝置800的構成之方塊圖。聲音處理裝置800具有:聲音資料取樣模組810、INTC監視器820、INTC830、及CPU840。
本實施形態8是上述實施形態1~5的應用例。具體來說,是將上述半導體裝置應用在聲音資料處理裝置時的情況。圖18是說明本實施形態8中之聲音處理裝置800的構成之方塊圖。聲音處理裝置800具有:聲音資料取樣模組810、INTC監視器820、INTC830、及CPU840。
聲音資料取樣模組810通常是以8kHz(125微秒間隔)進行聲音資料的取樣。聲音資料取樣模組810將160個樣本(20毫秒)作為1個聲音訊框,進行各種信號處理。 因此,聲音資料取樣模組810是以聲音資料的取樣週期,亦即以每隔125微秒將中斷信號851輸出到INTC監視器820及INTC830。此外,聲音資料取樣模組810是周邊IP的一例。當開始輸入聲音資料時,聲音資料取樣模組810對INTC監視器820進行監視種類的設定。此外,監視種類的設定也由CPU840來進行。
INTC830因應中斷信號851而將中斷要求852輸出到CPU840。CPU840因應中斷要求852,對聲音資料取樣模組810進行軟體處理853。
在此,INTC監視器820的監視期間(去活用監視期間2312)是被設定為對應於聲音資料的1個訊框的處理期間。INTC監視器820監視中斷信號851,當去活期間超過去活用監視期間2312時,會檢測出故障,並輸出故障通知信號854。在此,如果聲音資料取樣模組810是正常地動作,每隔125微秒中斷信號851應該會被激活。所以,當中斷信號851在去活用監視期間2312內沒有被激活,當去活期間超過去活用監視期間2312時,可能是例如聲音資料取樣模組810的故障。
當激活期間超過特定的激活用監視期間2311時,INTC監視器820也會檢測出故障,輸出故障通知信號854。如果INTC830及CPU840有正常地動作,來自CPU 840的軟體處理853會被執行,中斷信號851在激活用監視期間2311內應該會被去活。所以,這時有可能是例如INTC830或CPU840故障。
因此,本實施形態8中之上述的設定電路中,當開始從聲音資料的取樣模組輸入時,上述監視種類會被設定,對應於上述聲音資料的1個訊框的處理期間會被設定為上述監視期間。藉此,可以在側音處理等時候也可以確實地檢測出故障。
換言之,中斷監視電路對應於從複數電路方塊中的聲音資料的取樣模組所輸出的中斷信號,當從取樣模組有聲音資料的輸入時,中斷監視電路所具有的設定電路會設定監視種類,被設定電路所設定的監視期間是對應於處理聲音資料的1個訊框的期間。
<實施形態9>
本實施形態9是上述實施形態1的變形例。圖19是說明本實施形態9中之半導體裝置100a的構成的方塊圖。半導體裝置100a具有:處理器111、INTC121、中斷監視部130a、及周邊IP141及142。在此,中斷監視部130a具有INTC監視器131。INTC監視器131監視中斷信號161的狀態,當檢測出異常時,對外部端子152輸出故障通知信號171。藉此,可以用半導體裝置100a的外部監視裝置等來檢測出故障。此外,其他的構成與實施形態1相同。
本實施形態9是上述實施形態1的變形例。圖19是說明本實施形態9中之半導體裝置100a的構成的方塊圖。半導體裝置100a具有:處理器111、INTC121、中斷監視部130a、及周邊IP141及142。在此,中斷監視部130a具有INTC監視器131。INTC監視器131監視中斷信號161的狀態,當檢測出異常時,對外部端子152輸出故障通知信號171。藉此,可以用半導體裝置100a的外部監視裝置等來檢測出故障。此外,其他的構成與實施形態1相同。
亦即,藉由本實施形態,設置有對應於至少一個中斷信號的INTC監視器,因為可以設定成對應於中斷信號的監視種類及監視期間,所以可以檢測出與中斷信號相關連來產生的各式各樣的錯誤的故障。
以上,是依據實施形態具體地說明了本發明者的發明,但是本發明並不僅限定在以上所述的實施形態,只要不脫離該要旨的範圍,當然也可以有各種變更。
100‧‧‧半導體裝置
100a‧‧‧半導體裝置
111‧‧‧處理器
1110‧‧‧處理器IO信號
112‧‧‧處理器
121‧‧‧INTC
122‧‧‧INTC
130‧‧‧中斷監視部
130a‧‧‧中斷監視部
1301‧‧‧OR電路
131‧‧‧INTC監視器
131a‧‧‧INTC監視器
131b‧‧‧INTC監視器
132‧‧‧INTC監視器
133‧‧‧INTC監視器
141‧‧‧周邊IP
142‧‧‧周邊IP
143‧‧‧周邊IP
144‧‧‧周邊IP
145‧‧‧周邊IP
146‧‧‧周邊IP
150‧‧‧錯誤控制部
151‧‧‧外部端子
152‧‧‧外部端子
153‧‧‧外部端子
161‧‧‧中斷信號
162‧‧‧中斷信號
163‧‧‧中斷信號
164‧‧‧中斷信號
165‧‧‧中斷信號
169‧‧‧中斷信號
170‧‧‧故障通知信號
171‧‧‧故障通知信號
172‧‧‧故障通知信號
181‧‧‧中斷要求
182‧‧‧中斷要求
190‧‧‧選擇邏輯
191‧‧‧除頻器
192‧‧‧除頻器
193‧‧‧除頻器
210‧‧‧定時計數器
220‧‧‧控制邏輯電路
230‧‧‧控制暫存器
231‧‧‧監視期間
2311‧‧‧激活用監視期間
2312‧‧‧去活用監視期間
232‧‧‧激活旗標
233‧‧‧去活旗標
234‧‧‧重置旗標
240‧‧‧狀態暫存器
241‧‧‧激活期間故障旗標
242‧‧‧去活期間故障旗標
300‧‧‧半導體裝置
300n‧‧‧INTC監視器
3000‧‧‧INTC監視器
3001‧‧‧INTC監視器
310‧‧‧階層
311‧‧‧CPU核心
31i‧‧‧CPU核心
320‧‧‧階層
321‧‧‧CPU核心
32j‧‧‧CPU核心
330‧‧‧階層
3319‧‧‧INTC監視器
340‧‧‧階層
350‧‧‧階層
360‧‧‧中斷監視部
361‧‧‧OR電路
362‧‧‧暫存器存取控制電路
363‧‧‧虛擬暫存器
36200‧‧‧控制旗標確認暫存器0
36201‧‧‧控制旗標確認暫存器1
36219‧‧‧控制旗標確認暫存器19
4000‧‧‧控制暫存器0
4001‧‧‧控制暫存器1
4319‧‧‧控制暫存器319
410‧‧‧相機模組
420‧‧‧影像處理裝置
421‧‧‧圖像輸入部
422‧‧‧INTC監視器
423‧‧‧INTC
424‧‧‧CPU
425‧‧‧RAM
426‧‧‧DSP
427‧‧‧圖像輸出部
428‧‧‧匯流排
430‧‧‧顯示裝置
441‧‧‧圖像資料
442‧‧‧中斷信號
443‧‧‧中斷信號
444‧‧‧中斷要求
445‧‧‧故障通知信號
700‧‧‧網路匯流排
7000‧‧‧時間觸發系統
710‧‧‧電子控制裝置
711‧‧‧計時器時間表
712‧‧‧當地時間計時器
713‧‧‧控制部
714‧‧‧緩衝器
720‧‧‧電子控制裝置
721‧‧‧計時器時間表
722‧‧‧當地時間計時器
730‧‧‧電子控制裝置
731‧‧‧計時器時間表
732‧‧‧當地時間計時器
740‧‧‧通信控制裝置
750‧‧‧INTC監視器
760‧‧‧INTC
770‧‧‧CPU
780‧‧‧RAM
791‧‧‧中斷信號
792‧‧‧中斷要求
793‧‧‧故障通知信號
800‧‧‧聲音處理裝置
810‧‧‧聲音資料取樣模組
820‧‧‧INTC監視器
830‧‧‧INTC
840‧‧‧CPU
851‧‧‧中斷信號
852‧‧‧中斷要求
853‧‧‧軟體處理
854‧‧‧故障通知信號
CLK‧‧‧時脈信號
S101~S115、S101a、S108a、S114a‧‧‧步驟
【圖1】說明本實施形態1中之半導體裝置的構成之方塊圖。
【圖2】說明本實施形態1中之INTC監視器的構成之方塊圖。
【圖3】說明監視本實施形態1中之中斷信號的激活期間之處理程序之流程圖。
【圖4】監視本實施形態1中之中斷信號的激活期間之際的時序圖。
【圖5】說明本實施形態1中之中斷信號的激活期間及去活期間的處理程序之流程圖。
【圖6】監視本實施形態1中之中斷信號的激活期間及去活期間之際的時序圖。
【圖7】說明本實施形態2中之INTC監視器的構成之方塊圖。
【圖8】說明本實施形態3中之INTC監視器的構成之方塊圖。
【圖9】說明本實施形態3中之中斷信號的激活期間及去活期間的處理程序之流程圖。
【圖10】監視本實施形態3中之中斷信號的激活期間及去活期間之際的時序圖。
【圖11】說明本實施形態4中之INTC監視器與除頻器的構成之方塊圖。
【圖12】說明本實施形態5中之半導體裝置的構成之方塊圖。
【圖13】說明本實施形態5中之控制暫存器的例圖。
【圖14】說明本實施形態5中之控制旗標整合暫存器的例圖。
【圖15】說明本實施形態6中之影像處理裝置的構成之方塊圖。
【圖16】說明本實施形態7中之時間觸發系統的構成之方塊圖。
【圖17】說明本實施形態7中使用時間觸發系統的電子控制裝置的構成之方塊圖。
【圖18】說明本實施形態8中之聲音處理裝置的構成之方塊圖。
【圖19】說明本實施形態9中之半導體裝置的構成之方塊圖。
Claims (19)
- 一種半導體裝置,其具有: 第1處理器,因應中斷要求來執行特定的中斷處理; 複數電路方塊,輸出複數中斷信號的各個; 第1中斷控制電路,接受來自該複數電路方塊之各個的該複數中斷信號,對該第1處理器輸出該中斷要求;及 至少一個中斷監視電路,其對應於複數中斷信號中的至少一個,具有用來設定顯示所對應的中斷信號的監視對象的狀態之監視種類及監視期間的設定電路; 該中斷監視電路, 當該監視種類顯示該中斷信號為激活狀態時,監視該激活狀態,當該激活狀態持續的第1持續時間超過第1監視期間時,檢測出來為故障, 當該監視種類顯示該中斷信號為去活狀態時,監視該去活狀態,當該去活狀態持續的第2持續時間超過第2監視期間時,檢測出來為故障。
- 如申請專利範圍第1項的半導體裝置,其中: 該中斷監視電路, 當本身所有的該設定電路被設定了該監視種類時,開始該中斷信號之監視, 每當檢測出該中斷信號的狀態變化時,切換該激活狀態及該去活狀態的監視。
- 如申請專利範圍第2項的半導體裝置,其中: 該中斷監視電路, 當該監視種類被該設定電路設定為該激活狀態時,在該中斷信號是該激活狀態的情況,開始該第1持續時間的量測, 當該監視種類被該設定電路設定為該去活狀態時,在該中斷信號是該去活狀態的情況,開始該第2持續時間的量測。
- 如申請專利範圍第2項的半導體裝置,其中: 當該設定電路從相機模組被開始輸入影像時,該監視種類會被設定, 對應於該影像內的圖像之1個訊框的處理的期間被設定為該監視期間。
- 如申請專利範圍第2項的半導體裝置,其中: 該設定電路中, 該複數電路方塊中的一個所內藏的計時器,隨著與外部裝置完成時間同步,該監視種類會被設定, 對應於根據該計時器而輸出的該中斷信號的產生時序的期間被設定為該監視期間。
- 如申請專利範圍第2項的半導體裝置,其中: 當從聲音資料的取樣模組開始輸入時,該設定電路中會設定該監視種類, 對應於該聲音資料的1個訊框的處理之期間被設定為該監視期間。
- 如申請專利範圍第1項的半導體裝置,更具有: 第2處理器; 錯誤控制部,從該中斷監視電路接受該故障檢測通知,將該檢測通知作為該中斷信號而加以輸出;及 第2中斷控制電路,從該錯誤控制部接受該中斷信號,對該第2處理器輸出而作為該中斷要求。
- 如申請專利範圍第1項的半導體裝置,其中, 該中斷監視電路更具有: 定時計數器,根據動作時脈來量測該第1持續時間及該第2持續時間;及 控制電路,檢測出該中斷信號的激活及去活, 該控制電路, 當檢測出該激活時,清除該定時計數器,將之後的該定時計數器的量測値作為該第1持續時間來與該第1監視期間相比較, 當檢測出該無效時,清除該定時計數器,將之後的該定時計數器的量測値作為該第2持續時間來與該第2監視期間相比較。
- 如申請專利範圍第1項的半導體裝置,其中: 該複數中斷信號包含第1中斷信號與第2中斷信號, 該半導體裝置具有對應於該第1中斷信號的第1中斷監視電路,及對應於該第2中斷信號的第2中斷監視電路。
- 如申請專利範圍第9項的半導體裝置,其中: 該第1中斷監視電路,當藉由監視該第1中斷信號來檢測出該故障時,輸出第1故障通知信號, 該第2中斷監視電路,當藉由監視該第2中斷信號來檢測出該故障時,輸出第2故障通知信號, 該半導體裝置更具有OR電路,其將該第1故障通知信號與該第2故障通知信號的邏輯OR輸出而作為第3故障通知信號。
- 如申請專利範圍第1項的半導體裝置,更具有對應於該複數中斷信號中的2個以上信號的各自之2個以上的該中斷監視電路, 於該半導體裝置設定有將該2個以上的中斷監視電路所分別具有的各設定電路所設定的該監視種類予以整合而作為參考用的參考位址, 因應對該參考位址的存取要求,該各個設定電路讀出該監視種類,將該讀出的該監視種類予以整合來回應該存取要求的要求來源。
- 如申請專利範圍第1項的半導體裝置,該半導體裝置具有少於該複數中斷信號總數的M個(M是正的整數)該中斷監視電路,該M個中斷監視電路分別對應於該複數中斷信號中的M個信號的各個。
- 如申請專利範圍第12項的半導體裝置,其中: 該複數電路方塊包含M個第1電路方塊,及與該第1電路方塊相比功能安全度較低的第2電路方塊, 該M個中斷監視電路分別對應於從該M個第1電路方塊之各個被輸出的該中斷信號。
- 如申請專利範圍第1項的半導體裝置,更具有: 該複數中斷信號中的2個以上信號所分別對應的2個以上的該中斷監視電路;及 相對於動作時脈以不同的除頻比來除頻的複數除頻器, 該2個以上的中斷監視電路分別是依據該複數除頻器的至少一部分所提供的動作時脈來動作。
- 如申請專利範圍第14項的半導體裝置,其更具有選擇電路,將該複數除頻器所分別供給的動作時脈的供給目的地從該2個以上的中斷監視電路之中來選擇。
- 一種半導體裝置的故障檢測方法,該半導體裝置具有: 第1處理器,因應中斷要求來執行特定的中斷處理; 複數電路方塊,輸出複數中斷信號之各個; 第1中斷控制電路,從該複數電路方塊分別接受該複數中斷信號,對該第1處理器輸出該中斷要求;及 至少一個中斷監視電路,對應於該複數中斷信號中的至少一個,其具有設定顯示所對應的中斷信號的監視對象的狀態之監視種類以及具有用來設定第1及第2監視期間的設定電路, 在該中斷監視電路中, 在該設定電路設定該監視種類及該第1及第2監視期間, 因應該監視種類的設定而開始該中斷信號的監視, 當該監視種類顯示該中斷信號為激活狀態時,監視該激活狀態, 將該激活狀態持續的第1持續時間與第1監視期間相比較,當該第1持續時間超過第1監視期間時,檢測出為故障, 當該監視種類顯示該中斷信號為去活狀態時,監視該去活狀態, 當該去活狀態持續的第2持續時間超過第2監視期間時,檢測出為故障。
- 一種半導體裝置的故障檢測方法,該半導體裝置具有包含複數電路之複數電路階層, 該複數電路包含: 複數處理器,因應中斷要求來執行特定的中斷處理; 複數電路方塊,輸出複數中斷信號之各個;及 中斷控制電路,從該複數電路方塊分別接受該複數中斷信號,對該複數處理器的任一者輸出該中斷要求, 至少一個中斷監視電路,對應於該複數中斷信號中的至少一個,其具有用來設定「顯示所對應的中斷信號的監視對象的狀態之監視種類」以及第1及第2監視期間的設定電路, 該半導體裝置在起動時,會在該複數電路階層分別獨立地執行特定的動作確認測試, 當該動作確認測試沒有異常時,使該半導體裝置執行通常的動作, 在該通常動作中,朝著包含該中斷控制電路及該中斷監視電路之第1電路階層,在該中斷監視電路監視來自該第1電路階層以外的第2電路階層的該中斷信號, 在該中斷監視電路中, 當該監視種類顯示該中斷信號為激活狀態時,在該激活狀態持續的第1持續時間超過第1監視期間的情況,檢測出為故障, 當該監視種類顯示該中斷信號為去活狀態時,在該去活狀態持續的第2持續時間超過第2監視期間的情況,檢測出為故障。
- 如申請專利範圍第17項的半導體裝置的故障檢測方法,其中: 在該通常動作中,該複數處理器的一部分從該中斷監視電路所具有的該設定電路讀出該監視種類來與特定的期待値相比較。
- 如申請專利範圍第17項的半導體裝置的故障檢測方法,其中: 該第1電路階層包含該複數中斷信號中的一部分之2個以上信號所分別對應的2個以上該中斷監視電路, 在該半導體裝置中, 設定有將該2個以上的中斷監視電路所分別具有的各個設定電路所設定的該監視種類予以整合而參考的參考位址, 在該通常動作中,因應來自該複數處理器中的第1處理器之對於該參考位址的存取要求,從該各設定電路讀出該監視種類,將該讀出的該監視種類予以整合來回應該第1處理器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-227372 | 2017-11-28 | ||
JP2017227372A JP2019096243A (ja) | 2017-11-28 | 2017-11-28 | 半導体装置及びその故障検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201933096A true TW201933096A (zh) | 2019-08-16 |
TWI786228B TWI786228B (zh) | 2022-12-11 |
Family
ID=64401997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107141349A TWI786228B (zh) | 2017-11-28 | 2018-11-21 | 半導體裝置及其故障檢測方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US10614008B2 (zh) |
EP (1) | EP3489829B1 (zh) |
JP (1) | JP2019096243A (zh) |
CN (1) | CN109840226A (zh) |
TW (1) | TWI786228B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019096243A (ja) | 2017-11-28 | 2019-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその故障検出方法 |
WO2021002421A1 (ja) * | 2019-07-04 | 2021-01-07 | オムロン株式会社 | 制御システム |
US11249872B1 (en) * | 2020-06-26 | 2022-02-15 | Xilinx, Inc. | Governor circuit for system-on-chip |
CN112256507B (zh) * | 2020-10-22 | 2023-10-27 | 地平线(上海)人工智能技术有限公司 | 芯片故障诊断方法、装置、可读存储介质及电子设备 |
CN116702663B (zh) * | 2023-07-27 | 2023-10-27 | 北京开源芯片研究院 | 一种电路综合方法、装置、电子设备及可读存储介质 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138709A (en) | 1990-04-11 | 1992-08-11 | Motorola, Inc. | Spurious interrupt monitor |
US5944840A (en) * | 1997-09-10 | 1999-08-31 | Bluewater Systems, Inc. | Continuous monitor for interrupt latency in real time systems |
US6112274A (en) * | 1998-06-17 | 2000-08-29 | Intel Corporation | Method and apparatus for processing more than one interrupts without reinitializing the interrupt handler program |
JP2000330798A (ja) | 1999-05-20 | 2000-11-30 | Mitsubishi Electric Corp | 割込制御装置および割込制御検証方法 |
US6553443B1 (en) * | 1999-09-28 | 2003-04-22 | Legerity, Inc. | Method and apparatus for prioritizing interrupts in a communication system |
EP1494119A1 (en) * | 2003-06-30 | 2005-01-05 | Thomson Multimedia Broadband Belgium | Network equipment and a method for monitoring the start up of a such an equipment |
TW200502847A (en) * | 2003-07-08 | 2005-01-16 | Benq Corp | Control device and method for reducing number of interrupts in a processor |
US7197586B2 (en) * | 2004-01-14 | 2007-03-27 | International Business Machines Corporation | Method and system for recording events of an interrupt using pre-interrupt handler and post-interrupt handler |
US7895382B2 (en) * | 2004-01-14 | 2011-02-22 | International Business Machines Corporation | Method and apparatus for qualifying collection of performance monitoring events by types of interrupt when interrupt occurs |
US7444450B2 (en) * | 2004-04-28 | 2008-10-28 | Hewlett-Packard Development Company, L.P. | Method and system for detecting excessive interrupt processing for a processor |
JP5508903B2 (ja) * | 2010-03-05 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 情報処理装置、半導体集積回路装置および異常検出方法 |
US8719630B2 (en) * | 2010-08-23 | 2014-05-06 | Qualcomm Incorporated | Method and apparatus for monitoring interrupts during a power down event at a processor |
US9009368B2 (en) * | 2012-10-23 | 2015-04-14 | Advanced Micro Devices, Inc. | Interrupt latency performance counters |
JP6266239B2 (ja) * | 2013-07-11 | 2018-01-24 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
US10282326B1 (en) * | 2014-10-29 | 2019-05-07 | Xilinx, Inc. | Active interrupt handler performance monitoring in microprocessors |
US9612894B2 (en) | 2015-06-01 | 2017-04-04 | Nxp Usa, Inc. | Detector for high frequency interrupts |
JP2019096243A (ja) * | 2017-11-28 | 2019-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその故障検出方法 |
-
2017
- 2017-11-28 JP JP2017227372A patent/JP2019096243A/ja active Pending
-
2018
- 2018-10-03 US US16/151,161 patent/US10614008B2/en active Active
- 2018-11-19 EP EP18206932.8A patent/EP3489829B1/en active Active
- 2018-11-21 TW TW107141349A patent/TWI786228B/zh active
- 2018-11-26 CN CN201811418423.XA patent/CN109840226A/zh active Pending
-
2020
- 2020-03-02 US US16/806,759 patent/US11036662B2/en active Active
-
2021
- 2021-05-13 US US17/319,799 patent/US11422960B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI786228B (zh) | 2022-12-11 |
US11422960B2 (en) | 2022-08-23 |
CN109840226A (zh) | 2019-06-04 |
JP2019096243A (ja) | 2019-06-20 |
EP3489829A1 (en) | 2019-05-29 |
US20200201796A1 (en) | 2020-06-25 |
EP3489829B1 (en) | 2020-11-04 |
US11036662B2 (en) | 2021-06-15 |
US10614008B2 (en) | 2020-04-07 |
US20210263869A1 (en) | 2021-08-26 |
US20190163655A1 (en) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI786228B (zh) | 半導體裝置及其故障檢測方法 | |
US11119874B2 (en) | Memory fault detection | |
US8667315B2 (en) | Synchronization control apparatus, information processing apparatus, and synchronization management method for managing synchronization between a first processor and a second processor | |
JP6602354B2 (ja) | バスハング検出 | |
US10496128B2 (en) | Method for obtaining timestamp and computer device using the same | |
CN104320308A (zh) | 一种服务器异常检测的方法及装置 | |
CN114499732A (zh) | 一种时钟校准方法、装置、计算机设备及可读存储介质 | |
CN100492992C (zh) | 告警处理方法及其设备 | |
WO2017101646A1 (zh) | 一种基站单板的硬件故障检测方法及装置 | |
US8907688B2 (en) | Method and device for supplying clock | |
TW201604679A (zh) | 計算機系統 | |
JP2007028118A (ja) | ノード装置の故障判断方法 | |
CN114968681A (zh) | 监测i2c总线通信异常的方法及装置、i2c主设备 | |
JP5987723B2 (ja) | 通信用スレーブ | |
US20140354078A1 (en) | Multi-switching device and multi-switching method thereof | |
US10014072B2 (en) | Diagnosis method for diagnosing memory, transmission apparatus, and computer-readable recording medium | |
JP6741940B2 (ja) | 情報処理装置及びpld管理プログラム | |
JP6015521B2 (ja) | 伝送路試験装置および伝送路試験方法 | |
JP2011191937A (ja) | デバイス起動装置およびcpu | |
US20220247621A1 (en) | Method, apparatus, and system for distributed sensor monitoring and management in a system-on-chip | |
JP3318926B2 (ja) | 時刻同期方式 | |
CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
JP2019102989A (ja) | 監視方法、監視装置、通信装置 | |
CN114443446A (zh) | 硬盘指示灯控制方法、系统、终端及存储介质 | |
JP2018014571A (ja) | 伝送装置及び記憶方法 |