TW201926356A - 編碼器及相關的編碼方法與快閃記憶體控制器 - Google Patents

編碼器及相關的編碼方法與快閃記憶體控制器 Download PDF

Info

Publication number
TW201926356A
TW201926356A TW106141115A TW106141115A TW201926356A TW 201926356 A TW201926356 A TW 201926356A TW 106141115 A TW106141115 A TW 106141115A TW 106141115 A TW106141115 A TW 106141115A TW 201926356 A TW201926356 A TW 201926356A
Authority
TW
Taiwan
Prior art keywords
check code
blocks
generate
block
calculation circuit
Prior art date
Application number
TW106141115A
Other languages
English (en)
Other versions
TWI643201B (zh
Inventor
郭軒豪
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW106141115A priority Critical patent/TWI643201B/zh
Priority to CN201810455384.4A priority patent/CN109841252B/zh
Priority to CN202011074485.0A priority patent/CN112435702B/zh
Priority to US16/038,147 priority patent/US10523243B2/en
Application granted granted Critical
Publication of TWI643201B publication Critical patent/TWI643201B/zh
Publication of TW201926356A publication Critical patent/TW201926356A/zh
Priority to US16/691,552 priority patent/US10958292B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G06F17/153—Multidimensional correlation or convolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一種編碼方法包含有：將多個資料區塊進行處理以產生多個局部校驗碼區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分；使用一第一計算電路以根據該第二部分以產生一第一計算結果；根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分；對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及使用一第二計算電路以至少根據該第一部分的校驗碼區塊來產生一第二部分的校驗碼區塊；其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為對該多個資料區塊進行編碼後所產生之多個校驗碼區塊。

Description

編碼器及相關的編碼方法與快閃記憶體控制器
本發明係有關於編碼器，尤指一種應用在快閃記憶體控制器中的編碼器。
在一般的編碼器中，會具有一個校驗碼檢查矩陣(parity-check matrix)，以供編碼器檢查所產生出來的校驗碼是否正確。舉例來說，編碼器在對資料進行編碼以產生校驗碼之後，會將資料與校驗碼和此校驗碼檢查矩陣進行相乘，而若是相乘結果等於“0”則判斷編碼正確；而若是相乘結果不等於“0”則判斷編碼錯誤。因應此校驗碼檢查矩陣，編碼器會具有一相對應的校驗碼產生矩陣以供產生適合的校驗碼，然而，在某些情況下，校驗碼產生矩陣可能無法被找到，因此編碼器會需要進行多個矩陣乘法操作及/或補償/調整操作，以產生類似使用校驗碼產生矩陣所產生的校驗碼，因此會增加編碼器的複雜度。特別地，上述多個矩陣乘法操作通常會包含循環卷積(circulant convolution)計算，因此更會大幅增加編碼器的硬體成本。
因此，本發明的目的之一在於提出一種編碼器，其可以降低編碼器中的循環卷積計算所需要的硬體，以避免先前技術中所述之硬體成本大幅增加的情形。
在本發明的一個實施例中，揭露了一種編碼器，其包含有一第一桶式移位器模組、一第一計算電路、一調整電路、一第一循環卷積計算電路以及一第二計算電路。該第一桶式移位器模組用以將多個資料區塊進行處理以產生多個局部校驗碼區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分；該第一計算電路耦接於該第一桶式移位器模組，且用以根據該第二部分以產生一第一計算結果；該調整電路用以根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分；該第一循環卷積計算電路耦接於該調整電路，且用以對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及該第二計算電路耦接於該第一循環卷積計算電路，且用以至少根據該第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊；其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為該編碼器針對該多個資料區塊所產生之多個校驗碼區塊。
在本發明的另一個實施例中，揭露了一種快閃記憶體控制器，其中該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有一記憶體、一微處理器以及一編碼器，其中該記憶體用來儲存一程式碼；該微處理器用來執行該程式碼以控制對該快閃記憶體模組之存取；且該編碼器用以對該多個資料區塊進行編碼以得到多個校驗碼區塊。此外，該編碼器包含有一第一桶式移位器模組、一第一計算電路、一調整電路、一第一循環卷積計算電路以及一第二計算電路。該第一桶式移位器模組用以將多個資料區塊進行處理以產生多個局部校驗碼區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分；該第一計算電路耦接於該第一桶式移位器模組，且用以根據該第二部分以產生一第一計算結果；該調整電路用以根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分；該第一循環卷積計算電路耦接於該調整電路，且用以對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及該第二計算電路耦接於該第一循環卷積計算電路，且用以至少根據該第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊；其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為該編碼器針對該多個資料區塊所產生之多個校驗碼區塊。
在本發明的另一個實施例中，揭露了一種編碼方法，其包含有：將多個資料區塊進行處理以產生多個局部校驗碼區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分；使用一第一計算電路以根據該第二部分以產生一第一計算結果；根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分；對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及使用一第二計算電路以至少根據該第一部分的校驗碼區塊來產生一第二部分的校驗碼區塊；其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為對該多個資料區塊進行編碼後所產生之多個校驗碼區塊。
在本發明的另一個實施例中，揭露了一種編碼器，其包含有一桶式移位器模組、一調整電路、一循環卷積計算電路以及一計算電路。該桶式移位器模組用以將多個資料區塊進行處理以產生多個局部校驗碼區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分；該調整電路用以根據該第二部分來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分；該循環卷積計算電路耦接於該調整電路，且用以對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及該計算電路耦接於該循環卷積計算電路，且用以至少根據該第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊；其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為該編碼器針對該多個資料區塊所產生之多個校驗碼區塊。
請參考第1圖，第1圖為依據本發明一實施例之一種記憶裝置100的示意圖。記憶裝置100包含有一快閃記憶體（Flash Memory）模組120以及一快閃記憶體控制器110，且快閃記憶體控制器110用來存取快閃記憶體模組120。依據本實施例，快閃記憶體控制器110包含一微處理器112、一唯讀記憶體（Read Only Memory, ROM）112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對快閃記憶體模組120之存取（Access）。控制邏輯114包含了一編碼器132以及一解碼器134，其中編碼器132用來對寫入到快閃記憶體模組120中的資料進行編碼以產生對應的校驗碼(或稱，錯誤更正碼(Error Correction Code)，ECC)，而解碼器134用來將從快閃記憶體模組120所讀出的資料進行解碼。
於典型狀況下，快閃記憶體模組120包含了多個快閃記憶體晶片，而每一個快閃記憶體晶片包含複數個區塊（Block），而該控制器（例如：透過微處理器112執行程式碼112C之快閃記憶體控制器110）對快閃記憶體模組120進行複製、抹除、合併資料等運作係以區塊為單位來進行複製、抹除、合併資料。另外，一區塊可記錄特定數量的資料頁（Page），其中該控制器（例如：透過微處理器112執行程式碼112C之記憶體控制器110）對快閃記憶體模組120進行寫入資料之運作係以資料頁為單位來進行寫入。
實作上，透過微處理器112執行程式碼112C之快閃記憶體控制器110可利用其本身內部之元件來進行諸多控制運作，例如：利用控制邏輯114來控制快閃記憶體模組120之存取運作（尤其是對至少一區塊或至少一資料頁之存取運作）、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置（Host Device）130溝通。
在一實施例中，記憶裝置100可以是可攜式記憶裝置（例如：符合SD/MMC、CF、MS、XD標準之記憶卡），且主裝置130為一可與記憶裝置連接的電子裝置，例如手機、筆記型電腦、桌上型電腦…等等。而在另一實施例中，記憶裝置100可以設置在一電子裝置中，例如設置在手機、筆記型電腦、桌上型電腦之中，而此時主裝置130可以是該電子裝置的一處理器。
在本實施例中，編碼器132為一低密度奇偶檢查碼（Low-Density Parity Check code，LDPC code）編碼器，且可以根據來自主裝置130的資料來產生對應的校驗碼，且所產生的校驗碼符合一校驗碼檢查矩陣。具體來說，參考第2圖，假設該校驗碼檢查矩陣為一大小為c*t的矩陣(例如，c=5，t=48)，而該校驗碼檢查矩陣可以分為左側的矩陣M(大小為c*(t-c))以及右側的矩陣K(大小為c*c)，為了找出與該校驗碼檢查矩陣所對應的校驗碼產生矩陣，可以先找出矩陣K的反矩陣K-1 (inverse matrix)，之後再將反矩陣(K-1 )與矩陣M相乘以得到矩陣P，而矩陣P的轉置矩陣(transpose matrix)便可以作為校驗碼產生矩陣。換句話說，在找到矩陣P的轉置矩陣之後，編碼器132可以將來自主裝置130的資料乘以矩陣P的轉置矩陣來得到對應於該些資料的校驗碼，而編碼器之後再將資料與校驗碼一起乘上該校驗碼檢查矩陣以判斷校驗碼是否正確。舉例來說，若是相乘結果等於“0”則判斷編碼正確；而若是相乘結果不等於“0”則判斷編碼錯誤。在判斷編碼正確之後，資料與對應的校驗碼便會被寫入至快閃記憶體模組120中的一個資料頁中。
然而，在某些情況下，反矩陣K-1 可能無法被輕易找到，因此編碼器132會需要進行多個矩陣乘法操作及/或補償/調整操作來得到一個類似反矩陣K-1 的內容，以供找出校驗碼產生矩陣來產生校驗碼。本發明因此提出了一種電路架構，以使得編碼器132可以在盡可能節省硬體成本的情形下完成編碼器132的操作。需注意的是，編碼器132中有關於編碼的過程涉及許多複雜的數學運算，但由於本發明的重點是在於電路架構的設計，故相關的矩陣內容及推導過程的細節在此不予贅述。
參考第3圖，其為根據本發明一實施例之編碼器300的示意圖，其中編碼器300可以作為第1圖所示之編碼器132。如第3圖所示，編碼器300包含了一桶式移位器模組310、一第一計算電路320、一調整電路330、一循環卷積(circulant convolution)計算電路340、一補償電路342以及一第二計算電路350。在本實施例中，桶式移位器模組310包含了多個桶式移位器311、312、313、314、315以及多個累加電路317_1~317_5；第一計算電路320包含了一循環卷積計算電路322、一補償電路324以及一桶式移位器模組326；調整電路330包含了多個累加電路332、334、336；以及第二計算電路350包含了一桶式移位器模組352、一循環卷積計算電路354、一補償電路356、一包含兩個累加電路357、358的輸出電路。在本實施例中，編碼器300係將來自主裝置130的一筆資料分為多個資料區塊(在本實施例中該多個資料區塊為43個資料區塊DB_1~DB_43)，並將該多個資料區塊DB_1~DB_43進行編碼後產生多個校驗碼區塊(在本實施例中該多個校驗碼區塊為5個校驗碼區塊PB_1~PB_5)。需注意的是，上述之一個資料區塊與一個校驗碼區塊的大小是相同的，且資料區塊的大小可以由設計者所自行決定，例如192*192個位元。
在編碼器300的操作中，首先，桶式移位器模組310將資料區塊DB_1~DB_43進行處理以產生多個局部校驗碼(partial parity)區塊PPB_1~PPB_5。具體來說，桶式移位器311可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路317_1來將43個移位後資料區塊進行相加來得到局部校驗碼區塊PPB_1；桶式移位器312可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路317_2來將43個移位後資料區塊進行相加來得到局部校驗碼區塊PPB_2；類似地，桶式移位器313、314、315可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路317_3、317_4、317_5來將43個移位後資料區塊進行相加來分別得到局部校驗碼區塊PPB_3、PPB_4、PPB_5。
局部校驗碼區塊PPB_1~PPB_5會被分兩個部分以進行不同的處理，其中第一部分包含了三個局部校驗碼區塊PPB_1~PPB_3，而第二部分包含了兩個局部校驗碼區塊PPB_4~PPB_5。在第一計算電路320的操作中，循環卷積計算電路322將局部校驗碼區塊PPB_4~PPB_5進行循環卷積操作以產生兩個中間區塊；補償電路324係為一可移除(optional)的元件，且用來補償循環卷積計算電路322所輸出的兩個中間區塊；桶式移位器模組326用以對該兩個中間區塊進行處理以產生三個計算結果區塊。在本實施例中，由於桶式移位器模組326係根據兩個中間區塊來產生三個計算結果區塊，故桶式移位器模組326可以包含6個桶式移位器(2*3=6)。
調整電路330中的累加電路332、334、336將桶式移位器模組326所產生的三個計算結果區塊分別與局部校驗碼區塊PPB_1~PPB_3進行相加，以產生調整後的局部校驗碼區塊。
接著，循環卷積計算電路340對調整後之第一部分的局部校驗碼區塊(即PPB_1~PPB_3)進行循環卷積操作，並透過補償電路342以產生校驗碼區塊PB_1~PB_3。需注意的是，補償電路342為一可移除的元件，亦即在不需要補償的情形下可以自編碼器300中移除而不會影響到其操作。
接著，在第二計算電路350的操作中，桶式移位器模組352對校驗碼區塊PB_1~PB_3進行處理以產生兩個處理後區塊；循環卷積計算電路354將兩個處理後區塊進行循環卷積操作以產生兩個輸出區塊；補償電路356係為一可移除的元件，且用來補償循環卷積計算電路354所輸出的兩個輸出區塊；累加電路357、357分別將循環卷積計算電路322或是補償電路324所產生的中間區塊與循環卷積計算電路354或是補償電路356所產生的兩個輸出區塊進行相加，以產生校驗碼區塊PB_4~PB_5。在本實施例中，由於桶式移位器模組352係根據三個校驗碼區塊PB_1~PB_3來產生兩個處理後區塊，故桶式移位器模組352可以包含6個桶式移位器(3*2=6)
在產生校驗碼區塊PB_1~PB_5之後，編碼器會將資料區塊DB_1~DB_43連同校驗碼區塊PB_1~PB_5一起與校驗碼檢查矩陣相乘以判斷校驗碼區塊PB_1~PB_5是否正確。若是正確，快閃記憶體控制器110便會將資料區塊DB_1~DB_43連同校驗碼區塊PB_1~PB_5一起寫入到快閃記憶體模組120的一區塊的一資料頁中。
在第3圖所示的電路架構中，桶式移位器模組310可以被比對為第2圖所示之矩陣M，而第一計算電路320、調整電路330、循環卷積計算電路340、補償電路342以及第二計算電路350則是用來產生一個類似於第2圖所示之反矩陣K-1 的內容，以在無法確實找到反矩陣K-1 的情形下可以產生校驗碼區塊PB_1~PB_5。此外，編碼器300具有三個循環卷積計算電路322、340、354，其中循環卷積計算電路322為2*2個循環矩陣/區塊相乘，循環卷積計算電路340為3*3個循環矩陣/區塊相乘，以及循環卷積計算電路354為2*2個循環矩陣/區塊相乘，因此總和來說編碼器300的循環矩陣/區塊相乘的次數為17次(4+9+4=17)。因此，由於編碼器300只需進行17次循環矩陣/區塊相乘操作便可以產生五個校驗碼區塊，故可以確實降低編碼器300的硬體成本。
參考第4圖，其為根據本發明另一實施例之編碼器400的示意圖，其中編碼器400可以作為第1圖所示之編碼器132。如第4圖所示，編碼器400包含了一桶式移位器模組410、一第一計算電路420、一調整電路430、一循環卷積計算電路440、一補償電路442以及一第二計算電路450。在本實施例中，桶式移位器模組410包含了多個桶式移位器411、412、413、414、415以及多個累加電路417_1~417_5；第一計算電路420兩個桶式移位器模組422、424；調整電路430包含了多個累加電路432、434、436、438；以及第二計算電路350包含了一桶式移位器模組452以及一輸出電路424。在本實施例中，編碼器400係將來自主裝置130的一筆資料分為多個資料區塊(在本實施例中該多個資料區塊為43個資料區塊DB_1~DB_43)，並將該多個資料區塊DB_1~DB_43進行編碼後產生多個校驗碼區塊(在本實施例中該多個校驗碼區塊為5個校驗碼區塊PB_1~PB_5)。需注意的是，上述之一個資料區塊與一個校驗碼區塊的大小是相同的，且資料區塊的大小可以由設計者所自行決定，例如192*192個位元。
在編碼器400的操作中，首先，桶式移位器模組410將資料區塊DB_1~DB_43進行處理以產生多個局部校驗碼(partial parity)區塊PPB_1~PPB_5。具體來說，桶式移位器411可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路417_1來將43個移位後資料區塊進行相加來得到局部校驗碼區塊PPB_1；桶式移位器412可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路417_2來將43個移位後資料區塊進行相加來得到局部校驗碼區塊PPB_2；類似地，桶式移位器413、414、415可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路417_3、417_4、417_5來將43個移位後資料區塊進行相加來分別得到局部校驗碼區塊PPB_3、PPB_4、PPB_5。
局部校驗碼區塊PPB_1~PPB_5會被分兩個部分以進行不同的處理，其中第一部分包含了四個局部校驗碼區塊PPB_1~PPB_4，而第二部分包含了一個局部校驗碼區塊PPB_5。在第一計算電路420的操作中，桶式移位器模組422對局部校驗碼區塊PPB_5進行移位操作以產生一中間區塊，且桶式移位器模組424對該中間區塊進行處理以產生四個計算結果區塊。
調整電路430中的累加電路432、434、436、438將桶式移位器模組424所產生的四個計算結果區塊分別與局部校驗碼區塊PPB_1~PPB_4進行相加，以產生調整後的局部校驗碼區塊。
接著，循環卷積計算電路440對調整後之第一部分的局部校驗碼區塊(即PPB_1~PPB_4)進行循環卷積操作，並透過補償電路442以產生校驗碼區塊PB_1~PB_4。需注意的是，補償電路442為一可移除的元件，亦即在不需要補償的情形下可以自編碼器400中移除而不會影響到其操作。
接著，在第二計算電路450的操作中，桶式移位器模組452對校驗碼區塊PB_1~PB_4進行處理以產生一個處理後區塊；輸出電路454將桶式移位器模組422所產生的中間區塊與桶式移位器模組452所產生的輸出區塊進行相加，以產生校驗碼區塊PB_5。
在產生校驗碼區塊PB_1~PB_5之後，編碼器會將資料區塊DB_1~DB_43連同校驗碼區塊PB_1~PB_5一起與校驗碼檢查矩陣相乘以判斷校驗碼區塊PB_1~PB_5是否正確。若是正確，快閃記憶體控制器110便會將資料區塊DB_1~DB_43連同校驗碼區塊PB_1~PB_5一起寫入到快閃記憶體模組120的一區塊的一資料頁中。
在第4圖所示的電路架構中，桶式移位器模組410可以被比對為第2圖所示之矩陣M，而第一計算電路420、調整電路430、循環卷積計算電路440、補償電路442以及第二計算電路450則是用來產生一個類似於第2圖所示之反矩陣K-1 的內容，以在無法確實找到反矩陣K-1 的情形下可以產生校驗碼區塊PB_1~PB_5。此外，編碼器400僅具有一個循環卷積計算電路440，其中循環卷積計算電路440為4*4個循環矩陣/區塊相乘。因此，由於編碼器400只需進行16次循環矩陣/區塊相乘操作便可以產生五個校驗碼區塊，故可以確實降低編碼器400的硬體成本。
另一方面，若是校驗碼檢查矩陣中的矩陣K具有某一種特定的型式，例如矩陣K的最後一行與最後一列的數值均為“0”時，第4圖所示的編碼器400中的元件可以進一步地減少，例如以下所述之第5圖所示的實施例。
參考第5圖，其為根據本發明另一實施例之編碼器500的示意圖，其中編碼器500可以作為第1圖所示之編碼器132。如第5圖所示，編碼器500包含了一桶式移位器模組510、一調整電路530、一循環卷積計算電路540、一補償電路542以及一計算電路550。在本實施例中，桶式移位器模組510包含了多個桶式移位器511、512、513、514、515以及多個累加電路517_1~517_5。在本實施例中，編碼器500係將來自主裝置130的一筆資料分為多個資料區塊(在本實施例中該多個資料區塊為43個資料區塊DB_1~DB_43)，並將該多個資料區塊DB_1~DB_43進行編碼後產生多個校驗碼區塊(在本實施例中該多個校驗碼區塊為5個校驗碼區塊PB_1~PB_5)。需注意的是，上述之一個資料區塊與一個校驗碼區塊的大小是相同的，且資料區塊的大小可以由設計者所自行決定，例如192*192個位元。
在編碼器500的操作中，首先，桶式移位器模組510將資料區塊DB_1~DB_43進行處理以產生多個局部校驗碼(partial parity)區塊PPB_1~PPB_5。具體來說，桶式移位器511可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路517_1來將43個移位後資料區塊進行相加來得到局部校驗碼區塊PPB_1；桶式移位器512可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路517_2來將43個移位後資料區塊進行相加來得到局部校驗碼區塊PPB_2；類似地，桶式移位器513、514、515可以分別對資料區塊DB_1~DB_43進行移位操作，並透過累加電路517_3、517_4、517_5來將43個移位後資料區塊進行相加來分別得到局部校驗碼區塊PPB_3、PPB_4、PPB_5。
局部校驗碼區塊PPB_1~PPB_5會被分兩個部分以進行不同的處理，其中第一部分包含了四個局部校驗碼區塊PPB_1~PPB_4，而第二部分包含了一個局部校驗碼區塊PPB_5。調整電路530中的累加電路532、534、536、538分別將局部校驗碼區塊PPB_5的內容加入到局部校驗碼區塊PPB_1~PPB_4中，以產生調整後的局部校驗碼區塊。
接著，循環卷積計算電路540對調整後之第一部分的局部校驗碼區塊(即PPB_1~PPB_4)進行循環卷積操作，並透過補償電路542以產生校驗碼區塊PB_1~PB_4。需注意的是，補償電路542為一可移除的元件，亦即在不需要補償的情形下可以自編碼器500中移除而不會影響到其操作。
接著，計算電路550將局部校驗碼區塊PPB_5與校驗碼區塊PB_1~PB_4進行相加，以產生校驗碼區塊PB_5。
在產生校驗碼區塊PB_1~PB_5之後，編碼器會將資料區塊DB_1~DB_43連同校驗碼區塊PB_1~PB_5一起與校驗碼檢查矩陣相乘以判斷校驗碼區塊PB_1~PB_5是否正確。若是正確，快閃記憶體控制器110便會將資料區塊DB_1~DB_43連同校驗碼區塊PB_1~PB_5一起寫入到快閃記憶體模組120的一區塊的一資料頁中。
在第5圖所示的電路架構中，桶式移位器模組510可以被比對為第2圖所示之矩陣M，而調整電路530、循環卷積計算電路540、補償電路542以及計算電路550則是用來產生一個類似於第2圖所示之反矩陣K-1 的內容，以在無法確實找到反矩陣K-1 的情形下可以產生校驗碼區塊PB_1~PB_5。此外，編碼器500僅具有一個循環卷積計算電路540，其中循環卷積計算電路540為4*4個循環矩陣/區塊相乘。因此，由於編碼器500只需進行16次循環矩陣/區塊相乘操作便可以產生五個校驗碼區塊，故可以確實降低編碼器500的硬體成本。另一方面，相較於第4圖的實施例，由於少了第一計算電路420以及第二計算電路450中的部分元件，故可以進一步地降低成本。
參考第6圖，其為根據本發明一實施例之一種編碼方法的流程圖，同時參考第1~6圖及以上實施例所揭露的內容，編碼方法的流程如下所述。
步驟600：流程開始。
步驟602：將多個資料區塊進行處理以產生多個局部校驗碼區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分。
步驟604：使用一第一計算電路以根據該第二部分以產生一第一計算結果。
步驟606：根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分。
步驟608：對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊。
步驟610：使用一第二計算電路以至少根據該第一部分的校驗碼區塊來產生一第二部分的校驗碼區塊，其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為對該多個資料區塊進行編碼後所產生之多個校驗碼區塊。
簡要歸納本發明，在本發明之編碼器中，其透過將局部校驗碼區塊分為兩個部分來進行操作，以在可以確實產生校驗碼區塊的情形下降低編碼器中的循環卷積計算所需要的硬體。因此，本發明之編碼器可以避免先前技術中所述之硬體成本大幅增加的情形。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧記憶裝置
110‧‧‧快閃記憶體控制器
112‧‧‧微處理器
112C‧‧‧程式碼
112M‧‧‧唯讀記憶體
114‧‧‧控制邏輯
116‧‧‧緩衝記憶體
118‧‧‧介面邏輯
120‧‧‧快閃記憶體模組
130‧‧‧主裝置
132、300、400、500‧‧‧編碼器
134‧‧‧解碼器
310、326、352、410、422、424、452、510‧‧‧桶式移位器模組
311、312、313、314、315、411、412、413、414、415、511、512、513、514、515‧‧‧桶式移位器
317_1~317_5、332、334、336、357、358、417_1~417_5、432、434、436、438、517_1~517_5、532、534、536、538‧‧‧累加電路
320、420‧‧‧第一計算電路
322、340、354、440、540‧‧‧循環卷積計算電路
324、342、356、442、542‧‧‧補償電路
330、430、530‧‧‧調整電路
350、450‧‧‧第二計算電路
454‧‧‧輸出電路
550‧‧‧計算電路
600~610‧‧‧步驟
DB_1~DB_43‧‧‧資料區塊
PPB_1~PPB_5‧‧‧局部校驗碼區塊
PB_1~PB_5‧‧‧校驗碼區塊
第1圖為依據本發明一實施例之一種記憶裝置的示意圖。 第2圖為校驗碼檢查矩陣及校驗碼產生矩陣的示意圖。 第3圖為根據本發明一實施例之編碼器的示意圖。 第4圖為根據本發明另一實施例之編碼器的示意圖。 第5圖為根據本發明另一實施例之編碼器的示意圖。 第6圖為根據本發明一實施例之一種編碼方法的流程圖。

Claims (21)

  1. 一種設置在一快閃記憶體控制器中的編碼器，包含有： 一第一桶式移位器模組，用以將多個資料區塊進行處理以產生多個局部校驗碼(partial parity)區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分； 一第一計算電路，耦接於該第一桶式移位器模組，用以根據該第二部分以產生一第一計算結果； 一調整電路，用以根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分； 一第一循環卷積(circulant convolution)計算電路，耦接於該調整電路，用以對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及 一第二計算電路，耦接於該第一循環卷積計算電路，用以至少根據該第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊； 其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為該編碼器針對該多個資料區塊所產生之多個校驗碼區塊，且該多個資料區塊以及該多個校驗碼區塊係被寫入至一快閃記憶體中。
  2. 如申請專利範圍第1項所述之編碼器，其中該第二部分包含了至少兩個局部校驗碼區塊，且該第一計算電路與該第二計算電路均包含了循環卷積操作。
  3. 如申請專利範圍第2項所述之編碼器，其中該第一部分包含了C1個局部校驗碼區塊，該第二部分包含了C2個局部校驗碼區塊，且該第一計算電路包含有： 一第二循環卷積計算電路，用以將C2個局部校驗碼區塊進行循環卷積操作以產生C2個中間區塊；以及 一第二桶式移位器模組，耦接於該第二循環卷積計算電路，用以對該C2個中間區塊進行處理以產生C1個計算結果區塊以作為該第一計算結果； 其中該調整電路將該C1個計算結果區塊分別與該C1個局部校驗碼區塊進行相加以產生該調整後第一部分。
  4. 如申請專利範圍第3項所述之編碼器，其中該第一部分的校驗碼區塊包含了C1個校驗碼區塊，且該第二計算電路包含有： 一第三桶式移位器模組，用以對該C1個校驗碼區塊進行處理以產生C2個處理後區塊； 一第三循環卷積計算電路，耦接於該第三桶式移位器模組，用以將C2個處理後區塊進行循環卷積操作以產生C2個輸出區塊； 一輸出電路，耦接於該第三循環卷積計算電路，用以根據該C2個中間區塊來調整該C2個輸出區塊，以產生C2個校驗碼區塊來作為該第二部分的校驗碼區塊。
  5. 如申請專利範圍第1項所述之編碼器，其中該第一計算電路以及該第二計算電路均不包含任何的循環卷積操作。
  6. 如申請專利範圍第5項所述之編碼器，其中該第一部分包含了C1個局部校驗碼區塊，該第二部分包含了C2個局部校驗碼區塊，C2等於1，且該第一計算電路包含有： 一第二桶式移位器模組，用以對該C2個局部校驗碼區塊進行處理以產生C1個計算結果區塊以作為該第一計算結果； 其中該調整電路將該C1個計算結果區塊分別與該C1個局部校驗碼區塊進行相加以產生該調整後第一部分。
  7. 如申請專利範圍第6項所述之編碼器，其中該第一部分的校驗碼區塊包含了C1個校驗碼區塊，且該第二計算電路包含有： 一第三桶式移位器模組，用以對該C1個校驗碼區塊進行處理以產生C2個處理後區塊； 一輸出電路，耦接於該第三桶式移位器模組，用以根據該C2個中間區塊來調整該C2個輸出區塊，以產生C2個校驗碼區塊來作為該第二部分的校驗碼區塊。
  8. 如申請專利範圍第1項所述之編碼器，其為在該快閃記憶體控制器中的一低密度奇偶檢查碼（Low-Density Parity Check code，LDPC code）編碼電路。
  9. 一種快閃記憶體控制器，該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有： 一記憶體，用來儲存一程式碼； 一微處理器，用來執行該程式碼以控制對該快閃記憶體模組之存取；以及 一編碼器，用以對該多個資料區塊進行編碼以得到多個校驗碼區塊，其中該編碼器包含有： 一第一桶式移位器模組，用以將多個資料區塊進行處理以產生多個局部校驗碼(partial parity)區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分； 一第一計算電路，耦接於該第一桶式移位器模組，用以根據該第二部分以產生一第一計算結果； 一調整電路，用以根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分； 一第一循環卷積(circulant convolution)計算電路，耦接於該調整電路，用以對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及 一第二計算電路，耦接於該第一循環卷積計算電路，用以至少根據該第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊； 其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為該編碼器針對該多個資料區塊所產生之多個校驗碼區塊。
  10. 如申請專利範圍第9項所述之快閃記憶體控制器，其中該第二部分包含了至少兩個局部校驗碼區塊，且該第一計算電路與該第二計算電路均包含了循環卷積操作。
  11. 如申請專利範圍第10項所述之快閃記憶體控制器，其中該第一部分包含了C1個局部校驗碼區塊，該第二部分包含了C2個局部校驗碼區塊，且該第一計算電路包含有： 一第二循環卷積計算電路，用以將C2個局部校驗碼區塊進行循環卷積操作以產生C2個中間區塊；以及 一第二桶式移位器模組，耦接於該第二循環卷積計算電路，用以對該C2個中間區塊進行處理以產生C1個計算結果區塊以作為該第一計算結果； 其中該調整電路將該C1個計算結果區塊分別與該C1個局部校驗碼區塊進行相加以產生該調整後第一部分。
  12. 如申請專利範圍第11項所述之快閃記憶體控制器，其中該第一部分的校驗碼區塊包含了C1個校驗碼區塊，且該第二計算電路包含有： 一第三桶式移位器模組，用以對該C1個校驗碼區塊進行處理以產生C2個處理後區塊； 一第三循環卷積計算電路，耦接於該第三桶式移位器模組，用以將C2個處理後區塊進行循環卷積操作以產生C2個輸出區塊； 一輸出電路，耦接於該第三循環卷積計算電路，用以根據該C2個中間區塊來調整該C2個輸出區塊，以產生C2個校驗碼區塊來作為該第二部分的校驗碼區塊。
  13. 如申請專利範圍第9項所述之快閃記憶體控制器，其中該第一計算電路以及該第二計算電路均不包含任何的循環卷積操作。
  14. 如申請專利範圍第13項所述之快閃記憶體控制器，其中該第一部分包含了C1個局部校驗碼區塊，該第二部分包含了C2個局部校驗碼區塊，C2等於1，且該第一計算電路包含有： 一第二桶式移位器模組，用以對該C2個局部校驗碼區塊進行處理以產生C1個計算結果區塊以作為該第一計算結果； 其中該調整電路將該C1個計算結果區塊分別與該C1個局部校驗碼區塊進行相加以產生該調整後第一部分。
  15. 如申請專利範圍第14項所述之快閃記憶體控制器，其中該第一部分的校驗碼區塊包含了C1個校驗碼區塊，且該第二計算電路包含有： 一第三桶式移位器模組，用以對該C1個校驗碼區塊進行處理以產生C2個處理後區塊； 一輸出電路，耦接於該第三桶式移位器模組，用以根據該C2個中間區塊來調整該C2個輸出區塊，以產生C2個校驗碼區塊來作為該第二部分的校驗碼區塊。
  16. 如申請專利範圍第9項所述之快閃記憶體控制器，其為一低密度奇偶檢查碼（Low-Density Parity Check code，LDPC code）編碼器。
  17. 一種應用在一快閃記憶體控制器中的編碼方法，包含有： 將多個資料區塊進行處理以產生多個局部校驗碼(partial parity)區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分； 使用一第一計算電路以根據該第二部分以產生一第一計算結果； 根據該第一計算結果來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分； 對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及 使用一第二計算電路以至少根據該第一部分的校驗碼區塊來產生一第二部分的校驗碼區塊； 其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為對該多個資料區塊進行編碼後所產生之多個校驗碼區塊，且該多個資料區塊以及該多個校驗碼區塊係被寫入至一快閃記憶體中。
  18. 如申請專利範圍第17項所述之編碼方法，其中該第二部分包含了至少兩個局部校驗碼區塊，且該第一計算電路與該第二計算電路均包含了循環卷積操作。
  19. 如申請專利範圍第17項所述之編碼方法，其中該第一計算電路以及該第二計算電路均不包含任何的循環卷積操作。
  20. 如申請專利範圍第17項所述之編碼方法，其為設置在該快閃記憶體控制器中的一低密度奇偶檢查碼（Low-Density Parity Check code，LDPC code）編碼電路。
  21. 一種設置在一快閃記憶體控制器中的編碼器，包含有： 一桶式移位器模組，用以將多個資料區塊進行處理以產生多個局部校驗碼(partial parity)區塊，其中該多個局部校驗碼區塊包含了一第一部分及一第二部分； 一調整電路，用以根據該第二部分來調整該多個局部校驗碼區塊的該第一部分，以產生一調整後第一部分； 一循環卷積(circulant convolution)計算電路，耦接於該調整電路，用以對該調整後第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及 一計算電路，耦接於該循環卷積計算電路，用以至少根據該第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊； 其中該第一部分的校驗碼區塊及該第二部分的校驗碼區塊係作為該編碼器針對該多個資料區塊所產生之多個校驗碼區塊，且該多個資料區塊以及該多個校驗碼區塊係被寫入至一快閃記憶體中。
TW106141115A 2017-11-27 2017-11-27 編碼器及相關的編碼方法與快閃記憶體控制器 TWI643201B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW106141115A TWI643201B (zh) 2017-11-27 2017-11-27 編碼器及相關的編碼方法與快閃記憶體控制器
CN201810455384.4A CN109841252B (zh) 2017-11-27 2018-05-14 闪存控制器和设置在闪存控制器中的编码器和编码器
CN202011074485.0A CN112435702B (zh) 2017-11-27 2018-05-14 闪存控制器和设置在闪存控制器中的编码器
US16/038,147 US10523243B2 (en) 2017-11-27 2018-07-17 Encoder, associated encoding method, and flash memory controller utilizing divided partial parity blocks for circulant convolution calculations
US16/691,552 US10958292B2 (en) 2017-11-27 2019-11-21 Encoder, associated encoding method and flash memory controller utilizing divided partial parity blocks for circulant convolution calculations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141115A TWI643201B (zh) 2017-11-27 2017-11-27 編碼器及相關的編碼方法與快閃記憶體控制器

Publications (2)

Publication Number Publication Date
TWI643201B TWI643201B (zh) 2018-12-01
TW201926356A true TW201926356A (zh) 2019-07-01

Family

ID=65431592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141115A TWI643201B (zh) 2017-11-27 2017-11-27 編碼器及相關的編碼方法與快閃記憶體控制器

Country Status (3)

Country Link
US (2) US10523243B2 (zh)
CN (2) CN109841252B (zh)
TW (1) TWI643201B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354717B1 (en) * 2018-05-10 2019-07-16 Micron Technology, Inc. Reduced shifter memory system
TWI804347B (zh) * 2022-06-16 2023-06-01 慧榮科技股份有限公司 編碼器與快閃記憶體控制器
US12099411B2 (en) 2022-10-14 2024-09-24 SK Hynix Inc. Error processing circuit, memory and operation method of the memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1496519B1 (en) 1998-01-21 2006-08-23 Sony Corporation Encoding method and memory apparatus
CN1271791C (zh) * 2001-01-18 2006-08-23 深圳市中兴集成电路设计有限责任公司 Turbo译码器及其实现方法
JP4112849B2 (ja) * 2001-11-21 2008-07-02 株式会社東芝 半導体記憶装置
GB2387089B (en) * 2002-03-28 2004-12-22 Matsushita Comm Ind Uk Ltd Improved carryout word calculation for cyclic shift registers
US20040213354A1 (en) * 2003-04-28 2004-10-28 Jones William W. Mixed domain cancellation
TW200816685A (en) * 2006-07-28 2008-04-01 Qualcomm Inc Data encoding method and apparatus for flash-type signaling
CN101192833B (zh) * 2006-11-28 2011-12-07 华为技术有限公司 一种低密度校验码ldpc并行编码的装置及方法
KR100874484B1 (ko) * 2006-12-08 2008-12-18 한국전자통신연구원 준순환 저밀도 패리티 검사 부호화 방법 및 장치
US8046542B2 (en) * 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
CN101183565B (zh) * 2007-12-12 2011-02-16 深圳市硅格半导体有限公司 存储介质中数据校验方法
US8281214B2 (en) * 2008-10-17 2012-10-02 Lsi Corporation Programmable quasi-cyclic low-density parity check (QC LDPC) encoder for read channel
US8175012B2 (en) * 2009-03-26 2012-05-08 Mediatek Inc. Decoding/encoding method for booting from a NAND flash and system thereof
US8458574B2 (en) * 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
EP2738944B1 (en) * 2011-07-27 2017-08-30 Sun Patent Trust Encoding and decoding of tail-biting rate (n-1)/n low-density parity check convolutional codes (ldpc-cc)
TWI500038B (zh) * 2012-09-28 2015-09-11 Univ Nat Chiao Tung 記憶體系統之全套平行編碼方法與全套平行解碼方法
CN103812510A (zh) * 2012-11-15 2014-05-21 中兴通讯股份有限公司 译码方法及装置
RU2014104571A (ru) * 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
TWI530959B (zh) * 2014-06-17 2016-04-21 慧榮科技股份有限公司 用來控制一記憶裝置之方法以及記憶裝置與控制器
CN104464822B (zh) * 2014-11-21 2016-04-20 湖南大学 一种基于闪存错误区间的ldpc纠错编码方法
TWI560718B (en) * 2015-03-27 2016-12-01 Silicon Motion Inc Data storage device and encoding method thereof
CN107391296B (zh) * 2016-04-27 2020-11-06 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
CN107391026B (zh) * 2016-04-27 2020-06-02 慧荣科技股份有限公司 闪存装置及闪存存储管理方法
US10075192B2 (en) * 2016-05-09 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing with folded parity sector

Also Published As

Publication number Publication date
CN112435702B (zh) 2024-01-19
US20200091939A1 (en) 2020-03-19
CN112435702A (zh) 2021-03-02
US10523243B2 (en) 2019-12-31
US20190165817A1 (en) 2019-05-30
US10958292B2 (en) 2021-03-23
CN109841252A (zh) 2019-06-04
CN109841252B (zh) 2020-11-03
TWI643201B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
TWI530959B (zh) 用來控制一記憶裝置之方法以及記憶裝置與控制器
TWI643201B (zh) 編碼器及相關的編碼方法與快閃記憶體控制器
JP2004234545A (ja) 制御回路及びメモリコントローラ
TWI712268B (zh) 快閃記憶體控制器及其中的編碼電路與解碼電路
US10291258B2 (en) Error correcting code for correcting single symbol errors and detecting double bit errors
TWI665678B (zh) 編碼器及相關的編碼方法與快閃記憶體控制器
KR20180059150A (ko) 1 클럭 인코딩이 가능한 에러 정정 코드 인코더 및 에러 정정 코드 인코딩 방법과, 그리고 그 에러 정정 코드 인코더를 포함하는 메모리 컨트롤러
CN110389850B (zh) 译码方法和相关的闪存控制器与电子装置
TWI677878B (zh) 編碼器及相關的編碼方法與快閃記憶體控制器
TWI711279B (zh) 編碼器及相關的編碼方法與快閃記憶體控制器
CN108665940B (zh) Ecc编码电路、解码电路以及存储器控制器
TWI804347B (zh) 編碼器與快閃記憶體控制器
US20080148132A1 (en) Error detection and correction scheme for multi-level cell NAND flash
TWI782341B (zh) 快閃記憶體控制器及其中的編碼電路
TWI759672B (zh) 解碼方法及相關的快閃記憶體控制器與電子裝置
US11876535B1 (en) Memory controller and method for controlling data in decoding pipeline
JP2013201503A (ja) チェンサーチ回路、復号器、記憶装置およびチェンサーチ方法
US9077381B2 (en) Memory controller, storage device and memory control method
JP2010140132A (ja) メモリシステム及びメモリコントローラ
JP2013201482A (ja) チェンサーチ回路、復号器、記憶装置およびチェンサーチ方法