TWI782341B - 快閃記憶體控制器及其中的編碼電路 - Google Patents

Abstract

本發明揭露了一種應用在一快閃記憶體控制器中的編碼電路，其包含有一輔助資料產生電路以及一編碼器。在該編碼電路的操作中，該輔助資料產生電路係用以接收多個資料組塊以產生該多個資料組塊的一輔助資料，且該編碼器係根據一校驗碼檢查矩陣來對該多個資料組塊進行編碼以產生一校驗碼，並使用該輔助資料來替換該校驗碼中的一部分以產生一調整後校驗碼，其中該多個資料組塊以及該調整後校驗碼係被寫入至一快閃記憶體中。

Description

快閃記憶體控制器及其中的編碼電路

本發明係有關於快閃記憶體，尤指一種應用在快閃記憶體控制器中的編碼電路與解碼電路。

在目前的低密度奇偶檢查碼(Low-Density Parity Check code，LDPC code)編碼器中，若是所採用的校驗碼檢查矩陣為一非全秩校驗碼檢查矩陣(non-full rank parity check matrix)時，其所產生的校驗碼會包含了多個不具有錯誤更正效果的多個位元(通常被稱為相依位元(dependent bit))，因此造成了記憶體空間上的浪費。

因此，本發明的目的之一在於提出一種編碼電路，其可以利用原本相依位元的位址來儲存其他的輔助資料，以解決先前技術中所述的問題。

在本發明的一個實施例中，揭露了一種應用在一快閃記憶體控制器中的編碼電路，其包含有一輔助資料產生電路以及一編碼器。在編碼電路的操作中，輔助資料產生電路係用以接收多個資料組塊以產生該多個資料組塊的一 輔助資料，且該編碼器係根據一校驗碼檢查矩陣來對該多個資料組塊進行編碼以產生一校驗碼，並使用該輔助資料來替換該校驗碼中的一部分以產生一調整後校驗碼，其中該多個資料組塊以及該調整後校驗碼係被寫入至一快閃記憶體中。

在本發明的另一個實施例中，揭露了一種快閃記憶體控制器，其中該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有一記憶體、一微處理器以及一編碼電路。該記憶體係用來儲存一程式碼，且該微處理器係用來執行該程式碼以控制對該快閃記憶體模組之存取，以及該編碼電路包含有一輔助資料產生電路以及一編碼器。在編碼電路的操作中，輔助資料產生電路係用以接收多個資料組塊以產生該多個資料組塊的一輔助資料，且該編碼器係根據一校驗碼檢查矩陣來對該多個資料組塊進行編碼以產生一校驗碼，並使用該輔助資料來替換該校驗碼中的一部分以產生一調整後校驗碼，其中該多個資料組塊以及該調整後校驗碼係被寫入至一快閃記憶體中。

在本發明的另一個實施例中，揭露了一種應用在一快閃記憶體控制器中的解碼電路，其包含有一解碼器以及一檢查電路。在該解碼電路的操作中，該解碼器係用以對來自一快閃記憶體的一資料進行解碼，以產生一解碼後資料以及一解碼後校驗碼；以及該檢查電路係用以自該解碼後校驗碼中取得一輔助資料，並根據該輔助資料來判斷該解碼後資料的完整性或正確性，以產生一檢查結果；其中當該檢查結果指出該解碼後資料的完整性或正確性正常，則該解碼後資料係被傳送給耦接於該快閃記憶體控制器的一主裝置。

在本發明的另一個實施例中，揭露了一種快閃記憶體控制器，其中 該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有一記憶體、一微處理器以及一解碼電路。該記憶體係用來儲存一程式碼，且該微處理器係用來執行該程式碼以控制對該快閃記憶體模組之存取，以及該解碼電路包含有一解碼器以及一檢查電路。在該解碼電路的操作中，該解碼器係用以對來自一快閃記憶體的一資料進行解碼，以產生一解碼後資料以及一解碼後校驗碼；以及該檢查電路係用以自該解碼後校驗碼中取得一輔助資料，並根據該輔助資料來判斷該解碼後資料的完整性或正確性，以產生一檢查結果；其中當該檢查結果指出該解碼後資料的完整性或正確性正常，則該解碼後資料係被傳送給耦接於該快閃記憶體控制器的一主裝置。

100:記憶裝置

110:快閃記憶體控制器

112:微處理器

112C:程式碼

112M:唯讀記憶體

114:控制邏輯

116:緩衝記憶體

118:介面邏輯

120:快閃記憶體模組

130:主裝置

132:編碼電路

134:解碼電路

310:循環冗餘校驗編碼器

320:低密度奇偶檢查碼編碼器

322:局部校驗碼計算電路

324:循環卷積計算電路

326:補償電路

330:輔助資料產生電路

500~510:步驟

700~708:步驟

610:低密度奇偶檢查碼解碼器

620:檢查電路

第1圖為依據本發明一實施例之一種記憶裝置的示意圖。

第2圖為校驗碼檢查矩陣及校驗碼產生矩陣的示意圖。

第3圖為根據本發明一實施例之編碼電路的示意圖。

第4圖繪示了寫入至快閃記憶體模組中的資料組塊、循環冗餘校驗碼以及調整後校驗碼的示意圖。

第5圖根據本發明一實施例之編碼方法的流程圖。

第6圖為根據本發明一實施例之解碼電路的示意圖。

第7圖根據本發明一實施例之解碼方法的流程圖。

第1圖為依據本發明一實施例之一種記憶裝置100的示意圖。記憶裝置100包含有一快閃記憶體(Flash Memory)模組120以及一快閃記憶體控制器 110，且快閃記憶體控制器110用來存取快閃記憶體模組120。依據本實施例，快閃記憶體控制器110包含一微處理器112、一唯讀記憶體(Read Only Memory,ROM)112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對快閃記憶體模組120之存取(Access)。控制邏輯114包含了一編碼電路132以及一解碼電路134，其中編碼電路132用來對寫入到快閃記憶體模組120中的資料進行編碼以產生對應的校驗碼(或稱，錯誤更正碼(Error Correction Code)，ECC)，而解碼器134用來將從快閃記憶體模組120所讀出的資料進行解碼。

於典型狀況下，快閃記憶體模組120包含了多個快閃記憶體晶片，而每一個快閃記憶體晶片包含複數個區塊(Block)，而該控制器(例如：透過微處理器112執行程式碼112C之快閃記憶體控制器110)對快閃記憶體模組120進行複製、抹除、合併資料等運作係以區塊為單位來進行複製、抹除、合併資料。另外，一區塊可記錄特定數量的資料頁(Page)，其中該控制器(例如：透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體模組120進行寫入資料之運作係以資料頁為單位來進行寫入。

實作上，透過微處理器112執行程式碼112C之快閃記憶體控制器110可利用其本身內部之元件來進行諸多控制運作，例如：利用控制邏輯114來控制快閃記憶體模組120之存取運作(尤其是對至少一區塊或至少一資料頁之存取運作)、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置(Host Device)130溝通。

在一實施例中，記憶裝置100可以是可攜式記憶裝置(例如：符合 SD/MMC、CF、MS、XD標準之記憶卡)，且主裝置130為一可與記憶裝置連接的電子裝置，例如手機、筆記型電腦、桌上型電腦...等等。而在另一實施例中，記憶裝置100可以設置在一電子裝置中，例如設置在手機、筆記型電腦、桌上型電腦之中，而此時主裝置130可以是該電子裝置的一處理器。

在本實施例中，編碼電路132至少包含一低密度奇偶檢查碼(Low-Density Parity Check code，LDPC code)編碼器，且可以根據來自主裝置130的資料來產生對應的校驗碼，且所產生的校驗碼符合一校驗碼檢查矩陣。具體來說，參考第2圖，假設該校驗碼檢查矩陣為一大小為c*t的矩陣(例如，c=5，t=48，或是其他任意適合的數值)，而該校驗碼檢查矩陣可以分為左側的矩陣M(大小為c*(t-c))以及右側的矩陣K(大小為c*c)，為了找出與該校驗碼檢查矩陣所對應的校驗碼產生矩陣，可以先找出矩陣K的反矩陣K^-1(inverse matrix)，之後再將反矩陣(K^-1)與矩陣M相乘以得到矩陣P，而矩陣P的轉置矩陣(transpose matrix)便可以作為校驗碼產生矩陣。換句話說，在找到矩陣P的轉置矩陣之後，編碼電路132可以將來自主裝置130的資料乘以矩陣P的轉置矩陣來得到對應於該些資料的校驗碼，而編碼器之後再將資料與校驗碼一起乘上該校驗碼檢查矩陣以判斷校驗碼是否正確。舉例來說，若是相乘結果等於“0”則判斷編碼正確；而若是相乘結果不等於“0”則判斷編碼錯誤。在判斷編碼正確之後，資料與對應的校驗碼便會被寫入至快閃記憶體模組120中的一個資料頁中。

需注意的是上述該校驗碼檢查矩陣的每一個單元都在實作上為一區塊，而該區塊可以是一個方陣(例如64*64的矩陣或是192*192的矩陣)，亦即該校驗碼檢查矩陣包含了c*t個區塊。

然而，當該校驗碼檢查矩陣為一非全秩校驗碼檢查矩陣時，反矩陣K^-1的秩(rank)會低於反矩陣K^-1的行/列數，例如反矩陣K^-1的秩可能是(c-x)，其中x根據不同的校驗碼檢查矩陣可以是不同的正整數，例如x=3、x=5...等等。然而，由於反矩陣K^-1的秩(rank)會低於反矩陣K^-1的行/列數，故編碼電路132所產生之校驗碼會包含了一些相依位元，亦即無法用來進行錯誤更正的位元。本實施例之編碼電路132係可利用原本相依位元的位址來儲存其他的輔助資料，以避免浪費記憶體空間。

參考第3圖，其為根據本發明一實施例之編碼電路132的示意圖。如第3圖所示，編碼電路132包含了一循環冗餘校驗(Cyclic Redundancy Check，CRC)編碼器310、一低密度奇偶檢查碼編碼器320以及一輔助資料產生電路330，其中低密度奇偶檢查碼編碼器320包含了一局部校驗碼計算電路322、一循環卷積(circulant convolution)計算電路324以及一補償電路326。在本實施例中，局部校驗碼計算電路322可以被比對為第2圖所示之矩陣M，且循環卷積計算電路324則是用來產生一個類似於第2圖所示之反矩陣K^-1的內容，由於局部校驗碼計算電路322以及循環卷積計算電路324涉及許多複雜的電路架構與數學運算，其具體電路架構可參考相同發明人所提出之中華民國專利申請案(申請號：106141115)，再加上本發明的重點並不在於低密度奇偶檢查碼編碼器320的電路設計，故局部校驗碼計算電路322以及循環卷積計算電路324的細節在此不予贅述。

在第3圖所示之編碼電路132的操作中，首先，循環冗餘校驗編碼器310對多個資料組塊進行循環冗餘校驗編碼，以產生一循環冗餘校驗碼；接著，低密度奇偶檢查碼編碼器320中的局部校驗碼計算電路322以及循環卷積計算電路324依序對該多個資料組塊以及該循環冗餘校驗碼進行編碼計算以產生一校 驗碼，其中該校驗碼包含了至少一個相依位元；同時，輔助資料產生電路330根據該多個資料組塊及/或該循環冗餘校驗碼以產生一輔助資料；接著，補償電路326使用該輔助資料來替換該校驗碼的至少一個相依位元以產生一調整後校驗碼；最後，編碼電路132將該資料組塊、該循環冗餘校驗碼以及該調整後校驗碼一併寫入到快閃記憶體模組120中一區塊的一個資料頁中。

在一實施例中，輔助資料產生電路330所產生之該輔助資料為該多個資料組塊的一識別資訊(ID)、雜湊資料(hash data)、服務品質(Quality of Service，QoS)資訊、時間戳記、或是邏輯/實體位址(logical address)；在另一實施例中，循環冗餘校驗編碼器310所產生之該循環冗餘校驗碼包含了一第一部分以及一第二部分，其中該第一部分係接續在該多個資料組塊之後，而該第二部分係作為該輔助資料以取代該校驗碼中的相依位元；在另一實施例中，該輔助資料亦可以為該多個資料組塊中所有具有數值“1”(或是數值“0”)的位元數量除以一參考值後所得的餘數，但本發明並不以此為限。

第4圖繪示了寫入至快閃記憶體模組120中的該資料組塊、該循環冗餘校驗碼以及該調整後校驗碼的示意圖。如第4圖所示，該循環冗餘校驗碼係接續在資料組塊之後，該調整後校驗碼接續在該循環冗餘校驗碼之後，斜線部分是原本校驗碼中相依位元的位址，而輔助資料用來替換原本校驗碼中的相依位元以產生該調整後校驗碼。

在第3、4圖的實施例中，透過將校驗碼中沒有更正效果的相依位元替換為有實際效用的輔助資料，可以在有限的記憶體空間內加入更多有用的資訊，以避免記憶體空間的浪費。

第5圖根據本發明一實施例之編碼方法的流程圖。參考第1~4圖及說明書所揭露之相關內容，編碼方法的流程如下所述。

步驟500：流程開始。

步驟502：對多個資料組塊進行循環冗餘校驗編碼，以產生一循環冗餘校驗碼。

步驟504：對該多個資料組塊以及該循環冗餘校驗碼進行編碼計算以產生一校驗碼。

步驟506：根據該多個資料組塊及/或該循環冗餘校驗碼以產生一輔助資料。

步驟508：使用該輔助資料來替換該校驗碼的至少一個相依位元以產生一調整後校驗碼。

步驟510：將該資料組塊、該循環冗餘校驗碼以及該調整後校驗碼一併寫入到快閃記憶體模組中一區塊的一個資料頁中。

第6圖所示為根據本發明一實施例之解碼電路134的示意圖。如第6圖所示，解碼電路134包含了一低密度奇偶檢查碼解碼器610以及一檢查電路620。在解碼電路134的操作中，首先，因應來自主裝置130的一讀取請求，低密度奇偶檢查碼解碼器610自快閃記憶體模組120中一區塊的一資料頁讀取一資料，並對該資料進行解碼以產生一解碼後資料以及一解碼後校驗碼，其中該解碼後資料可以是第4所示之資料組塊以及循環冗餘校驗碼，而該解碼後校驗碼可以是第4圖的調整後校驗碼。接著，檢查電路620自該解碼後校驗碼中取得輔助資料(如第4圖所示之斜線部分，位址為編碼電路132以及解碼電路134的已知資訊)，並利用輔助資料來判斷該解碼後資料的完整性/正確性以產生一檢查結果。在一實施 例中，當該檢查結果指出該解碼後資料的完整性或正確性正常，則微處理器112會將該解碼後資料傳送給主裝置130。

在一實施例中，檢查電路620可以是一循環冗餘校驗解碼器，亦即且檢查電路620自該解碼後資料取得一第一部分循環冗餘校驗碼，且檢查電路620自該解碼後校驗碼中取得一第二部分循環冗餘校驗碼(亦即，輔助資料)，以及檢查電路620使用該第一部分循環冗餘校驗碼以及該第二部分循環冗餘校驗碼來判斷該解碼後資料的完整性或正確性，以產生該檢查結果。如上所述，由於該解碼後校驗碼中亦包含了循環冗餘校驗碼的部分內容，因此在循環冗餘校驗碼的位元數較多的情形下，本實施例可以讓完整性/正確性檢查具有更高的準確性。

第7圖根據本發明一實施例之解碼方法的流程圖。參考第4、6圖及說明書所揭露之相關內容，解碼方法的流程如下所述。

步驟700：流程開始。

步驟702：自快閃記憶體模組中一區塊的一資料頁讀取一資料。

步驟704：對該資料進行解碼以產生一解碼後資料以及一解碼後校驗碼。

步驟706：自該解碼後校驗碼取得一輔助資料。

步驟708：根據該輔助資料來判斷該解碼後資料的正確性/完整性。

簡要歸納本發明，在本發明之快閃記憶體控制器及相關的編碼電路與解碼電路中，係將編碼電路原本所產生之校驗碼中的相依位元替換為具有實質功用的輔助資料，以充分利用記憶體空間來避免浪費空間。另一方面，透過在校驗碼中加入輔助資料，可以在解碼過程中的正確性/完整性檢查具有更高的 準確性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

132:編碼電路

310:循環冗餘校驗編碼器

320:低密度奇偶檢查碼編碼器

322:局部校驗碼計算電路

324:循環卷積計算電路

326:補償電路

330:輔助資料產生電路

Claims (10)

1. 一種應用在一快閃記憶體控制器中的編碼電路，包含有：一輔助資料產生電路，用以接收多個資料組塊的一循環冗餘校驗碼以產生對應至該多個資料組塊的一輔助資料；以及一編碼器，耦接於該輔助資料產生電路，用以根據一校驗碼檢查矩陣來對該多個資料組塊進行編碼以產生一校驗碼，並使用該輔助資料來替換該校驗碼的一部分以產生一調整後校驗碼；其中該多個資料組塊以及該調整後校驗碼係被寫入至一快閃記憶體中。
2. 如申請專利範圍第1項所述之編碼電路，其中該校驗碼檢查矩陣為一非全秩校驗碼檢查矩陣(non-full rank parity check matrix)，且該校驗碼的該部分係為不具有錯誤更正效果的多個位元。
3. 如申請專利範圍第1項所述之編碼電路，其中該編碼器為在該快閃記憶體控制器中的一低密度奇偶檢查碼(Low-Density Parity Check code，LDPC code)編碼器。
4. 如申請專利範圍第1項所述之編碼電路，另包含有：一循環冗餘校驗編碼器，用以對該多個資料組塊進行編碼以產生該循環冗餘校驗碼；其中該輔助資料產生電路係根據該循環冗餘校驗碼的一部分來產生該輔助資料。
5. 如申請專利範圍第1項所述之編碼電路，其中該輔助資料為該多 個資料組塊的一識別資訊(ID)、雜湊資料(hash data)、服務品質(Quality of Service，QoS)資訊、或是邏輯/實體位址(logical address)。
6. 一種快閃記憶體控制器，該快閃記憶體控制器係用來存取一快閃記憶體模組，且該快閃記憶體控制器包含有：一記憶體，用來儲存一程式碼；一微處理器，用來執行該程式碼以控制對該快閃記憶體模組之存取；以及一編碼電路，包含有：一輔助資料產生電路，用以接收多個資料組塊的一循環冗餘校驗碼以產生對應至該多個資料組塊的一輔助資料；以及一編碼器，耦接於該輔助資料產生電路，用以根據一校驗碼檢查矩陣來對該多個資料組塊進行編碼以產生一校驗碼，並使用該輔助資料來替換該校驗碼的一部分以產生一調整後校驗碼；其中該多個資料組塊以及該調整後校驗碼係被寫入至該快閃記憶體模組中。
7. 如申請專利範圍第6項所述之快閃記憶體控制器，其中該校驗碼檢查矩陣為一非全秩校驗碼檢查矩陣(non-full rank parity check matrix)，且該校驗碼的該部分係為不具有錯誤更正效果的多個位元。
8. 如申請專利範圍第6項所述之快閃記憶體控制器，其中該編碼器為在該快閃記憶體控制器中的一低密度奇偶檢查碼(Low-Density Parity Check code，LDPC code)編碼器。
9. 如申請專利範圍第6項所述之快閃記憶體控制器，另包含有：一循環冗餘校驗編碼器，用以對該多個資料組塊進行編碼以產生該循環冗餘校驗碼；其中該輔助資料產生電路係根據該循環冗餘校驗碼的一部分來產生該輔助資料。
10. 如申請專利範圍第6項所述之快閃記憶體控制器，其中該輔助資料為該多個資料組塊的一識別資訊(ID)、雜湊資料(hash data)、服務品質(Quality of Service，QoS)資訊、或是邏輯/實體位址(logical address)。

Images