TW201921895A - 用於以降低的過取樣輸出比來進行數位預失真的方法和裝置 - Google Patents

用於以降低的過取樣輸出比來進行數位預失真的方法和裝置 Download PDF

Info

Publication number
TW201921895A
TW201921895A TW107122292A TW107122292A TW201921895A TW 201921895 A TW201921895 A TW 201921895A TW 107122292 A TW107122292 A TW 107122292A TW 107122292 A TW107122292 A TW 107122292A TW 201921895 A TW201921895 A TW 201921895A
Authority
TW
Taiwan
Prior art keywords
signal
sampling rate
rate
dpd
generate
Prior art date
Application number
TW107122292A
Other languages
English (en)
Other versions
TWI694697B (zh
Inventor
伊格 谷特曼
艾瑞兒亞可芙 薩基
艾利克山德爾皮魯 伊坦
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201921895A publication Critical patent/TW201921895A/zh
Application granted granted Critical
Publication of TWI694697B publication Critical patent/TWI694697B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0017—Digital filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本案的某些態樣涉及一種供在准許使用下游數位類比轉換器的無線發射器內使用的數位預失真（DPD）設備，該下游數位類比轉換器以接近數位基頻輸入信號的頻寬的時脈速率操作。在一些實例中，使用上取樣器來提高數位基頻輸入信號的取樣速率以獲得速率提高的數位輸入信號。使用DPD設備來對速率提高的數位輸入信號應用預失真以獲得經預失真數位信號。隨後使用下取樣器來降低經預失真數位信號的取樣速率以獲得具有低於上取樣器的提高的速率（例如，接近數位基頻輸入信號的頻寬）的取樣速率的較低速率的經預失真數位信號。可提供低通濾波器以便對來自經預失真數位信號的帶外信號分量進行濾波。

Description

用於以降低的過取樣輸出比來進行數位預失真的方法和裝置
本專利申請案主張2017年8月28日在美國專利商標局提交的發明申請案第15/688,766號的優先權和權益。
本發明一般係關於無線通訊系統，尤其係關於用於數位預失真（DPD）的方法和裝置。
信號傳送設備（諸如在無線通訊中使用的那些設備）通常包括用於用足夠的功率來放大射頻（RF）信號以供經由一或多個天線無線傳送到遠端設備的功率放大器（PA）。出於功率效率目的，施加於PA的輸入RF信號被設為一功率位準以便儘可能接近飽和地驅動PA。然而，這導致由PA產生的輸出信號中的失真。經常採用數位預失真（DPD）來減少PA的輸出信號中的失真。本案涉及降低與DPD相關聯的功耗和複雜性。
本案的某些態樣提供了一種用於無線通訊的裝置。該裝置包括：處理系統，其被配置成：經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號，第一取樣速率高於第二取樣速率；經由對第一信號進行預失真來產生第三信號；及經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號，第三取樣速率低於第一取樣速率；及介面，被配置成輸出第四信號以供傳輸。
本案的某些態樣提供了一種用於無線通訊的方法。該方法包括：經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號，第一取樣速率高於第二取樣速率；經由對第一信號進行預失真來產生第三信號；經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號，第三取樣速率低於第一取樣速率；及輸出第四信號以供傳輸。
本案的某些態樣提供了一種用於無線通訊的裝備。該裝備包括：用於經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號的裝置，第一取樣速率高於第二取樣速率；用於經由對第一信號進行預失真來產生第三信號的裝置；用於經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號的裝置，第三取樣速率低於第一取樣速率；及用於輸出第四信號以供傳輸的裝置。
本案的某些態樣提供了一種電腦可讀取媒體，其上儲存有指令以用於：經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號，第一取樣速率高於第二取樣速率；經由對第一信號進行預失真來產生第三信號；經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號，第三取樣速率低於第一取樣速率；及輸出第四信號以供傳輸。
本案的某些態樣提供一種無線節點，包括：處理系統，其被配置成：經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號，第一取樣速率高於第二取樣速率；經由對第一信號進行預失真來產生第三信號；及經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號，第三取樣速率低於第一取樣速率；及發射器，其被配置成傳送第四信號。
本案的某些態樣亦提供了用於執行本文描述的操作的各種其他裝置、方法和電腦可讀取媒體。
本案的各態樣涉及提供供在無線發射器內使用的數位預失真（DPD）設備，該無線發射器准許使用以接近數位基頻輸入信號的頻寬的時脈速率操作的數模（DAC）和模數（ADC）轉換器以便例如允許顯著地降低傳送設備中的功耗和複雜性。這可以經由本文描述的輸出速率降低的DPD設備來達成。在一些實例中，輸出速率降低的DPD主要被適配成比帶外失真更多地減少輸出信號的帶內失真。
以下參照附圖更全面地描述本案的各種態樣。然而，本案可用許多不同形式來實施並且不應解釋為被限於本案通篇提供的任何具體結構或功能。相反，提供這些態樣是為了使得本案將是透徹和完整的，並且其將向本發明所屬領域中具有通常知識者完全傳達本案的範疇。基於本文中的教導，本發明所屬領域中具有通常知識者應領會，本案的範疇意欲覆蓋本文中所揭示的本案的任何態樣，不論其是與本案的任何其他態樣相獨立地實現亦是組合地實現的。例如，可使用本文所闡述的任何數目的態樣來實現裝置或實踐方法。另外，本案的範疇意欲覆蓋使用作為本文中所闡述的本案的各種態樣的補充或者另外的其他結構、功能性、或者結構及功能性來實踐的此類裝置或方法。應當理解，本文中所揭示的本案的任何態樣可由請求項的一或多個元素來實施。
儘管本文描述了特定態樣，但這些態樣的眾多變體和置換落在本案的範疇之內。儘管提到了優選態樣的一些益處和優點，但本案的範疇並非意欲被限於特定益處、用途或目標。確切而言，本案的各態樣意欲寬泛地適用於不同的無線技術、系統組態、網路、和傳輸協定，其中一些藉由實例在附圖和以下對優選態樣的描述中圖示。詳細描述和附圖僅僅圖示本案而非限定本案，本案的範疇由所附請求項及其等效技術方案來定義。
信號傳送設備（諸如在無線通訊中使用的那些設備）通常包括用於以足夠的功率放大射頻（RF）信號以供經由一或多個天線無線傳送到遠端設備的功率放大器（PA）。儘管PA在遠離飽和的較低放大水平可以是相當線性的，但PA在飽和或接近飽和之處可能變得相當非線性。對於功率效率並非至關重要的應用，可以經由使PA從飽和狀態退避到線性領域來避免非線性。對於無線通訊，功率效率經常是相當重要的，因此施加於PA的輸入RF信號被設為一功率位準以便儘可能接近飽和地驅動PA。
儘管接近飽和地驅動PA提高了功率效率，但這亦能由於PA的非線性而顯著地使來自該PA的輸出信號失真，尤其是在輸入RF信號具有在無線通訊中常見的高峰均功率比（PAPR）時。所得信號失真具有兩個主要分量：帶內分量和帶外分量。帶內失真可導致帶內信號分量的差錯向量幅值（EVM）增大。帶外失真可導致對毗鄰通道傳輸的污染或干擾，即毗鄰通道干擾（ACI）。
為了儘可能接近飽和地操作PA以達到功率效率目的，同時亦減少PA的輸出信號的失真，許多無線發射器採用數位預失真（DPD）。利用DPD，PA對輸出信號的非線性效應被建模，並且逆失真被應用於基頻數位信號，以使得由PA接近飽和時的非線性引入的任何後續失真可以絕大部分被抵消。以此方式，與沒有DPD的發射器相比，可以減少從飽和退避的程度，由此在不引入顯著信號失真的情況下提高功率效率。
圖1圖示了包括閉合迴路DPD設備102（亦即，具有回饋的DPD設備）的示例性無線RF傳送設備100。來自信號源104的基頻數位信號被施加到DPD 102。DPD 102將基頻數位信號上取樣至例如基頻信號頻寬的五倍，隨後應用預失真以校正所傳送的最終輸出信號的失真。更具體地，由DPD 102產生的經預失真的上取樣信號被施加到數位類比轉換器（DAC）106，該DAC 106使用頻率至少比基頻信號頻寬高五倍的時鐘來將該經預失真信號轉換為類比信號，DAC 106的時鐘由本端振盪器（LO）108產生。從DAC 106輸出的類比信號由升頻轉換器110進行升頻轉換以產生RF信號。隨後，由PA 112放大RF信號以產生輸出信號以供施加到天線114，該天線114用於將信號輻射到自由空間，以便例如將資料從一個無線設備傳送到另一個無線設備。
由PA 112提供的輸出信號的一部分被取樣（經由方向耦合器，未圖示）並且被回饋到降頻轉換器116。降頻轉換器對回饋信號進行降頻轉換以產生基頻回饋信號，該基頻回饋信號被施加到類比數位轉換器（ADC）118。ADC 118以比原始基頻信號頻寬高五倍的時脈速率將基頻回饋類比信號轉換為基頻回饋數位信號。LO 108亦為ADC 118產生時鐘。來自ADC 118的回饋數位信號被施加到DPD訓練模組120，DPD訓練模組120亦直接從DPD 120接收回饋。DPD訓練模組120對PA輸出信號的帶內和帶外失真進行建模，並產生或自我調整地調整DPD 102的預失真係數。DPD 102基於預失真係數來如前述地對基頻數位信號進行預失真以減少最終輸出信號的失真。
圖2是可以在圖1的發射器中使用的示例性DPD 102的方塊圖。DPD 102包括上取樣器（1:M）202、低通濾波器（LPF）204以及預失真模組206。預失真模組206包括如圖所示連接的N + 1個乘法器2080 -208N 、N個核心2101 -210N 以及加法器212。上取樣器202對輸入基頻數位信號進行過取樣，例如以比基頻數位輸入信號的頻寬高5倍（經由使用適當的M值）的因數來進行過取樣。在基頻處於2 GHz的實例中，上取樣信號則是10 GHz。LPF 204被配置為基本上消除上取樣信號的由上取樣器203的過取樣操作產生的任何副本。過取樣信號被施加到N+1個乘法器208的相應第一輸入。預失真係數b0 至bN （最初由DPD訓練模組在圖2中未圖示的預處理規程中產生）被應用於N + 1個乘法器208的相應第二輸入。第零個乘法器2080 的輸出被直接應用於加法器212的一個輸入。其他乘法器2081 -208N 的輸出分別被應用於核心2101-N 的輸入。核心2101 -210N 的輸出被應用於加法器212的相應輸入。加法器212輸出經預失真的上取樣信號，該信號被施加到DAC的輸入（如圖1中）。
包括DPD 102的發射器設備100的可能缺點是從DPD 102輸出的經預失真信號處於過取樣速率（例如，是基頻輸入信號頻寬的五倍的速率）。由於經預失真信號隨後被施加到DAC，因此DAC需要能夠正確地處理高速率經預失真信號。對於上取樣信號在10 GHz的實例，DPD的輸出同樣在10 GHz，因此DAC應能夠以該高速率恰當地操作。ADC亦應能夠以該高速率恰當地操作。DAC和ADC對經過取樣信號的處理因此可能消耗相當大的功率，並且可能需要複雜的硬體來處置高速率信號的大頻寬。在開放迴路DPD發射器（亦即，不包括回饋特徵的發射器（諸如圖1的組件116、118和120）中亦可能出現類似的缺點。對於開放迴路DPD，在發射器處於使用中時預失真係數不由發射器自我調整地調整。而是使用預定係數，這些預定係數是使用工廠校準來預校準的。 輸出速率降低的DPD的說明性裝置實例
本文描述的示例性DPD有助於消除向射頻（RF）無線發射器的DAC和ADC提供經高度過取樣信號的需要。在一些標準DPD中，採用是數位基頻信號頻寬的至少五（5）倍的過取樣來幫助減少帶外失真。隨後，DAC和ADC以對應於DPD的過取樣速率的時脈速率（例如，信號頻寬的五倍）操作，這在功耗和電路空間態樣可能具有重大缺點。
利用這裡描述的輸出速率降低的DPD，從DPD設備輸出到DAC的經預失真數位信號可以具有小於數位基頻輸入信號的頻寬的1.5倍的取樣速率，即使在DPD以是數位基頻輸入信號頻寬五倍的過取樣速率操作的情形中亦是如此。這允許DAC（以及接收回饋RF信號的任何ADC）以更接近基頻信號頻寬的時脈速率操作，這可以顯著降低傳送設備的功耗和複雜性。
在DPD以上取樣比5進行過取樣的一個實例中，施加到DAC的信號的過取樣比可以被設置為僅1.32，而同時仍然提供可靠的數位類比轉換。在該實例中，若到發射器的基頻輸入信號的頻寬是2 GHz，則DAC僅以2.64 GHz操作，與否則需要以10 GHz操作以便容適來自一般DPD的高速率輸出信號的DAC相比，這可以提供功耗和設計複雜性的顯著降低。
顯然，過取樣仍然被用於產生高取樣速率信號（例如，x5）以用於由本文所述的DPD進行內部處理，以允許DPD高效地減少最終傳送的RF信號的帶內失真，從而減小差錯向量幅值（EVM）。然而，這裡描述的輸出速率降低的DPD的輸出處在比DPD內部處理的信號的取樣速率低得多的取樣速率，並且因此DAC（以及其他下游組件，諸如回饋ADC）不需要以相同的高取樣速率操作。這裡描述的DPD被稱為「輸出取樣速率降低的DPD」，因為從DPD輸出到諸如DAC之類的下游組件的信號的取樣速率相對於輸入或內部DPD取樣速率降低了。
這裡描述的一些特徵可以特別適用於可以容忍輸出信號有相當大量的帶外失真的情形。例如，若傳送設備的頻譜遮罩要求具有寬鬆的規範，則在本文描述的至少一些實例中，DPD被配置為主要校正帶內失真，而容忍更大量的帶外失真。
圖3是包括具有降低的輸出取樣速率的DPD 304的示例性發射器300的高級方塊圖。除了DPD 304之外，發射器300可以與以上論述的發射器100相同，因此發射器300的絕大多數組件在本節中將僅被簡要描述。來自信號源302的數位基頻信號被施加到DPD 304。DPD 304包括以下組件：(1) 將輸入基頻數位信號的取樣速率提高至基頻信號頻寬的M倍（亦即，它按M:1對輸入信號進行上取樣）；(2) 對上取樣信號應用預失真以減少發射器的最終RF輸出信號的失真；(3) 將經預失真信號的取樣速率降低回原始速率（亦即，按1:M對經預失真信號進行下取樣）。M可以例如設置為五（5），但是可以設置為其他值，這取決於特定系統的需求和容差，諸如3到10範圍內的值，即信號被過取樣達至少三（3）倍，更高的M值通常產生更好的帶內失真校正。
隨後，從DPD 304輸出的經預失真數位信號被施加到DAC 306，DAC 306可以以接近或恰好高於基頻信號頻寬（例如，僅為基頻頻寬的1.32倍）的時脈速率操作。DAC 306將經預失真數位信號轉換為類比信號，DAC 306的時鐘由本端振盪器（LO）308產生。從DAC 306輸出的信號由RF升頻轉換器310進行升頻轉換以產生RF信號，隨後由PA 312放大該RF信號以產生最終輸出信號以供施加到天線314或其他發射器。
由PA 312提供的輸出信號的一部分被取樣並回饋到RF降頻轉換器316。降頻轉換器對回饋RF信號進行降頻轉換以產生基頻回饋信號，該基頻回饋信號被施加到ADC 318，ADC 318將該基頻回饋類比信號轉換為基頻回饋數位信號。如同DAC 306，ADC 318可以以接近或恰好高於基頻信號頻寬（例如，僅為基頻頻寬的1.32倍）的時脈速率操作。來自ADC 318的回饋數位信號被施加到DPD訓練模組320，DPD訓練模組320亦直接從DPD 304接收回饋。DPD訓練模組320對最終輸出信號的失真進行建模，並產生或自我調整地調整預失真係數。DPD 304使用最新的一組預失真係數來對基頻數位信號進行預失真，以減少或校正最終輸出信號的帶內和帶外失真，或者在一些實例中僅僅帶內分量。
注意，圖3圖示了閉合迴路DPD發射器。本案的各態樣亦可以在開放迴路DPD發射器內實現。對於開放迴路DPD，發射器不包括回饋特徵（諸如圖1的組件316、318和320）。對於開放迴路DPD，當在操作中時不由發射器自我調整地調整預失真係數。而是使用工廠校準規程來預先校準係數，並且將預定係數儲存在發射器內以供在實際設備操作期間使用。
圖4是供在圖3的發射器中使用的示例性DPD設備 400的方塊圖。DPD設備400的輸入處理部分包括第一取樣速率轉換器402和第一低通濾波器（LPF）404。DPD模組406包括如圖所示連接的乘法器408、核心410和加法器412，以用於應用預失真。DPD 400設備的輸出處理部分包括第二LPF 414和第二取樣速率轉換器416。
第一取樣速率轉換器402被配備或配置成提高基頻數位輸入信號的取樣速率，亦即，其將輸入信號上取樣例如五倍。上取樣准許DPD設備對信號應用更準確的預失真（與沒有上取樣的類似DPD相比），以更好地減少功率放大器的輸出信號的帶內失真。第一LPF 404對上取樣信號進行低通濾波達足以從上取樣信號中移除所有或絕大多數信號副本的量（使用下面論述的特定截止比）。隨後將上取樣信號施加到預失真模組406，預失真模組406使用一組乘法器408、核心410和加法器412，基於如前述的預失真係數b0 到bN 來對數位信號應用預失真。
經預失真數位信號被施加到第二LPF 414，第二LPF 414從該預失真數位信號中基本上移除帶外信號分量（使用下面論述的截止比）。這樣做以使得由圖3的DAC 306執行的後續向類比的轉換不會導致帶外分量折疊回到帶內並由此破壞帶內信號。否則，數位類比轉換會導致帶外分量摺疊到帶內分量中，因為預失真模組406處的經預失真數位信號的取樣速率處於遠高於圖3的DAC 306將數位信號轉換為類比信號的速率（因為DAC以低得多的速率操作，例如基頻頻寬的1.32倍，而不是頻寬的5倍）的速率。
在經預失真信號的帶外信號分量被LPF 414基本上移除之後，第二取樣速率轉換器416將取樣速率降低回到其原始取樣速率，例如它將信號下取樣達等於先前上取樣的量。這允許圖3的DAC 306以接近或恰好高於原始基頻信號的取樣速率操作（例如，在原始信號的取樣速率的1到1.5倍的範圍內）。因此，與圖1和圖2的DAC相比，DAC設計不需要改變，因為它以與基頻信號頻寬相似的速率或恰好略高的速率操作。與圖1和圖2的使用被配置為以高得多的時脈速率操作的DAC和ADC的設備相比，這允許發射器消耗比否則可能需要的功率少得多的功率並且降低DAC（以及任何回饋ADC）的複雜性。
為了達成準確的預失真，推薦由預失真模組406對顯著過取樣的基頻數位信號進行操作，因此使用第一取樣速率轉換器402來實現這種過取樣（例如，1:M上取樣，其中M = 5）。然而，在一些系統中，可能不希望以如此高的速率對信號進行過取樣。在這種情形中，可以執行並行處理，以使得每個並行預失真模組以大約輸入基頻數位信號的取樣速率操作。隨後組合來自並行處理的經處理信號以達成類似於圖4中執行的預失真。（下面結合圖6論述該替代實現）。
圖5是圖示供在圖3的發射器中使用的圖4的示例性DPD設備的進一步細節的方塊圖。圖5的DPD設備500包括：上取樣器（1:M）502、第一（DPD前）LPF（LPF 1）504，以及包括N + 1個乘法器5080- 508N 、N個核心5101 -510N 和加法器512的DPD模組506，如圖所示地連接。預失真模組506包括第二（DPD後）LPF（LPF 2）514和下取樣器（M:1）516。上取樣器（1:M）502以相對較高的上取樣速率（例如1:5）對輸入基頻數位信號進行上取樣以產生更準確的預失真，以便更好地減少功率放大器的輸出信號的帶內失真。例如，可以經由按M-1提供零填充來達成上取樣。第一LPF 504從過取樣信號中移除（或「清除」）信號副本。例如，LPF 504可以採用π/M的截止比。
隨後將過取樣信號施加到DPD模組506，DPD模組506使用N個並行乘法器5080 -508N 、N個並行核心5101 -510N 和加法器512（以組合N個單獨饋送），基於預失真係數b0 到bN 來執行對基頻數位信號的預失真。經預失真數位信號隨後被施加到第二LPF 514，第二LPF 514從該經預失真數位信號中基本上移除帶外信號分量。例如，LPF 514可以使用π/(OSF x M)的截止比來清除帶外發射，其中過取樣因數（OSF）是系統時脈速率與輸入到LPF 514的信號的頻寬之間的比率。如前述，在沒有第二LPF濾波器（LPF 514）的情況下，由於系統的取樣速率有限，因此帶外發射可能會摺疊到「帶內」，並由此導致高EVM，破壞了帶內信號。在由LPF 514移除了經預失真信號的帶外信號分量之後，下取樣器（M:1）516將信號下取樣回到其原始取樣速率。如已經論述過的，這允許DAC 306（圖3）以與原始基頻信號基本相同的取樣速率操作（例如，不超過原始基頻速率的1.5倍，或者在一些實例中是1.32x）。
如前述，在一些系統中，可以容忍更大量的帶外雜訊。在這樣的系統內，DPD模組506和LPF濾波器514可以被配置為比帶外濾波更強調帶內濾波。例如，LPF濾波器514可以被配置為提供對帶外分量稍少的濾波（儘管仍然應該提供足夠的濾波以防止其中帶外發射否則可能破壞帶內信號的上述問題）。在一些實例中，DPD模組506所使用的特定係數可以被適配成強調減少帶內失真而不是帶外失真（特別是因為現在採用單獨的帶外LPF濾波器514）。
還要注意，在一些系統中，以高速率對信號進行過取樣可能是不合乎需要的，因此用一組並行預失真模組執行並行處理，每個並行預失真模組以大約輸入基頻數位信號的取樣速率操作。隨後組合來自並行處理的經處理信號以便以更高的過取樣速率達成類似於圖5中執行的預失真。
圖6是提供合適的並行預失真處理的示例性多相DPD設備600的方塊圖。DPD設備600包括解多工器（「DEMUX」）604，其具有接收輸入基頻數位信號的輸入（經受由處於輸入基頻數位信號的取樣速率的時鐘信號驅動的模M計數器606）以及耦合到第一組多相濾波器6081 -608M 的輸入的一組 M個輸出，其中例如M同樣為5。因此，在該配置中，輸入信號值以循環方式被相繼地提供給M個多相濾波器6081 -608M 。多相濾波器6081 -608M 將輸入信號共同分解為具有1/M的有效取樣速率的M個信號。這M個信號被施加到相應的DPD模組6121 -612M ，這些DPD模組基於預失真係數b0 到bn 將相應的預失真應用於相應的M個信號。
預失真模組6121 -612M 的輸出處的經預失真信號被施加到第二組M個多相濾波器6161 -616M 。這些多相濾波器基本上移除每一個信號的帶外分量。同樣，如以上所論述的，這防止在經預失真的基頻數位信號被圖3的發射器設備的DAC轉換成類比信號時帶外分量被折疊回到帶內。多相濾波器6161 -616M 的輸出處的經濾波的預失真信號被施加到多工器（「MUX」）618的相應M個輸入。MUX 618基於由處於與輸入基頻數位信號相同的取樣速率的時鐘驅動的第二模M計數器620產生的信號來多工來自多相濾波器6161 -616M 的輸出的M個信號。經多工信號則是施加到圖3的作為整個發射器設備的一部分的用於轉換為類比的DAC 306的經預失真數位信號。注意，利用圖6的多相實現，就不使用單獨的上取樣器和下取樣器（如圖5的實現中那樣）。
因此，利用DPD設備600，經由採用並行處理，避免了對在DPD設備500中使用的輸入基頻數位信號的高過取樣。注意，DPD模組6121 -612M 中的每一個可以以與圖5的DPD模組506相同的方式操作，即每個DPD模組都包括乘法器、核心和加法器，如已經描述的。亦注意，當採用多相濾波器時，不使用單獨的LPF，因為多相濾波器可被配備成執行相同的功能。在其他實例中，可能使用單獨的LPF。
圖7是針對其中使用本文描述的技術來應用DPD的第一實例702以及其中未應用DPD的第二實例704的因變於頻率（相對於被示為0 Hz的中心頻率）的發射器輸出信號（以dB為單位）的示例性曲線圖700。對於這兩種情形，作為PA飽和功率與平均輸出功率之比的退避（BO）約為7.2 dB。信號頻寬（BW）是4 GHz。該系統和DAC取樣速率是5.28 GHz。OSF是1.32。曲線圖的中心部分是帶內信號。旁側部分表示帶外信號。曲線圖示出DPD情形的EVM與非DPD情形相比顯著改善，因為DPD曲線圖702中就在中心帶內部分之外處存在明顯凹口，其原本絕大部分是平坦的更具體地，對於DPD情形，與非DPD情形的發射EVM（其為-22.7 dB）相比，發射EVM僅為-34 dB。凹口的寬度是0.64 GHz。 輸出速率降低的DPD規程的說明性方法實例
圖8概述了用於使用圖3的發射器或類似配備的發射器來傳送信號的無線通訊方法800。簡言之，在802，從信號源（例如，其中安裝了發射器的無線設備的其他組件）輸入基頻數位信號。在804，將基頻數位信號施加到DPD，該DPD被配備成 (1) 將輸入基頻數位信號的取樣速率提高到適於應用預失真以校正至少帶內失真的過取樣速率；(2)對經過取樣信號應用預失真以減少發射器的最終RF輸出信號的失真（原本會由於發射器的功率放大器接近飽和時的非線性而產生）;以及(3)將經預失真信號的取樣速率降低回到原始基頻速率。在806處，來自DPD的經預失真信號被施加到DAC以將經預失真信號轉換為類比信號，該DAC以接近或恰好高於基頻信號的頻寬的時脈速率操作。在808，類比信號從DAC被輸出到升頻轉換器以產生RF信號，隨後由發射器的一或多個PA放大該RF信號以產生RF輸出信號以供施加到發射天線以傳送到自由空間。在810處，RF輸出信號的一部分被回饋到降頻轉換器以對回饋信號進行降頻轉換以產生基頻回饋信號，該基頻回饋信號被施加到ADC以將基頻回饋類比信號轉換為基頻回饋數位信號以供用於調整預失真係數以改進失真校正。
圖9概述了用於使用圖4和5的預失真模組或類似配備的設備來對信號進行預失真的方法900。圖9的操作可對應於圖8的方塊804。簡言之，在902，按1:M對輸入基頻數位信號進行上取樣，其中M是例如5。在904，使用第一低通濾波器來對上取樣信號進行濾波以使用例如π/M的截止比來移除或清除過取樣信號中的信號副本。在906處，經濾波的上取樣信號被分成N + 1個串流或饋送（例如，饋送0……N），其中信號饋送0……N中的每一者被施加到一組N + 1個乘法器0……N中的相應乘法器以將該信號乘以一組N個預失真係數（b0 ... N ）中相應的一個預失真係數。在908處，將除了第0個乘法器之外的所有乘法器的輸出應用於相應的預失真核心0……N以產生一組N個信號，以供使用亦接收第0個乘法器（亦即，乘法器0）的輸出的加法器進行組合以產生組合預失真信號。在910，使用第二低通濾波器來對組合預失真信號進行濾波以便使用例如π/(OSF x M)的截止比來從經預失真數位信號中基本上移除帶外信號分量，其中OSF是系統時脈速率與輸入到第二LPF的信號的頻寬之間的比率。在912處，按M:1對所得信號進行下取樣以將信號恢復到其原始取樣速率，並且將下取樣信號輸出到發射器的DAC（以供由發射器的其他組件進一步處理，如已經描述的）。
圖10概述了用於使用圖6的多相預失真模組或類似配備的設備來對信號進行預失真的方法1000。圖10的操作亦可對應於圖8的框804。簡言之，在1002，輸入基頻數位信號被解多工成M個信號以便以循環方式將信號值應用於一組M個多相濾波器，這受制於由處於輸入基頻數位信號的取樣速率的時鐘信號驅動的模M計數器，其中例如M是5。在1004，使用M個多相濾波器來對經解多工的信號進行濾波以將輸入信號分解為M個信號，每個信號具有1/M的有效取樣速率。在1006，使用相應的預失真模組來將一組N+1個預失真係數應用於每個上取樣信號，以減少傳送設備的最終輸出信號的失真。在1008處，使用另一組M個多相濾波器來對所得到的M個信號進行濾波，以基本上移除這M個信號中的每一個信號的帶外分量。在1010，基於由處於與輸入基頻數位信號相同的取樣速率的時鐘驅動的第二模M計數器產生的信號來多工這M個信號以將該信號恢復到其原始取樣速率，隨後將該信號輸出到發射器的DAC（用於由該發射器的其他組件進一步處理，如已經描述的）。 無線通訊系統的說明性實例
本文所描述的各技術可用於各種寬頻無線通訊系統，包括基於正交多工方案的通訊系統。此類通訊系統的實例包括分空間多工存取（SDMA）、分時多工存取（TDMA）、正交分頻多工存取（OFDMA）系統、單載波分頻多工存取（SC-FDMA）系統等。SDMA系統可利用充分不同的方向來同時傳送屬於多個使用者終端的資料。TDMA系統可經由將傳輸信號劃分在不同時槽中、每個時槽被指派給不同的使用者終端來允許多個使用者終端共享相同的頻率通道。OFDMA系統利用正交分頻多工（OFDM），這是一種將整個系統頻寬劃分成多個正交次載波的調制技術。這些次載波亦可以被稱為頻調、頻段等。在OFDM下，每個次載波可以用資料獨立調制。SC-FDMA系統可以利用交錯式FDMA（IFDMA）在跨系統頻寬分佈的次載波上傳送，利用局部式FDMA（LFDMA）在由毗鄰次載波構成的塊上傳送，或者利用增強式FDMA（EFDMA）在多個由毗鄰次載波構成的塊上傳送。一般而言，調制符號在OFDM下是在頻域中發送的，而在SC-FDMA下是在時域中發送的。
本文中的教導可被納入各種有線或無線裝置（例如，節點）中（例如，在其內實現或由其執行）。在一些態樣，根據本文中的教導實現的無線節點可包括存取點或存取終端。
存取點（「AP」）可包括、被實現為、或被稱為B節點、無線電網路控制器（「RNC」）、進化型B節點（eNB）、基地台控制器（「BSC」）、基地收發機站（「BTS」）、基地台（「BS」）、收發機功能（「TF」）、無線電路由器、無線電收發機、基本服務集（「BSS」）、擴展服務集（「ESS」）、無線電基地台（「RBS」）、或其他某個術語。
存取終端（「AT」）可包括、被實現為、或被稱為用戶站、用戶單元、行動站（MS）、遠端站、遠端終端機、使用者終端（UT）、使用者代理、使用者設備、使用者裝備（UE）、用戶站、或其他某個術語。在一些實現中，存取終端可包括蜂巢式電話、無線電話、對話啟動協定（「SIP」）話機、無線區域迴路（「WLL」）站、個人數位助理（「PDA」）、具有無線連接能力的掌上型設備、站（「STA」）、或連接到無線數據機的其他某種合適的處理設備。因此，本文中所教導的一或多個態樣可被納入到電話（例如，蜂巢式電話或智慧型電話）、電腦（例如，膝上型電腦）、平板設備、可攜式通訊設備、可攜式計算設備（例如，個人資料助理）、娛樂設備（例如，音樂或視訊設備、或衛星無線電）、全球定位系統（GPS）設備、或被配置成經由無線或有線媒體來通訊的任何其他合適的設備中。在一些態樣，節點是無線節點。此類無線節點可例如經由有線或無線通訊鏈路來為網路（例如，廣域網（諸如網際網路）或蜂巢網路）提供連通性或提供至該網路的連通性。
圖11圖示了其中可實踐本案的各態樣的具有存取點和使用者終端的多工存取多輸入多輸出（MIMO）系統1100。例如，存取點1110或使用者終端1120可以包括具有如前述配置的DPD設備的發射器。為簡單起見，圖11中示出僅一個存取點1110。存取點一般是與各使用者終端通訊的固定站，並且亦可稱為基地台或其他某個術語。使用者終端可以是固定的或者移動的，並且亦可被稱作行動站、無線設備、或其他某個術語。存取點1110可在任何給定時刻在下行鏈路和上行鏈路上與一或多個使用者終端1120通訊。下行鏈路（亦即，前向鏈路）是從存取點至使用者終端的通訊鏈路，而上行鏈路（亦即，反向鏈路）是從使用者終端至存取點的通訊鏈路。使用者終端亦可與另一使用者終端進行對等通訊。系統控制器1130耦合至各存取點並提供對這些存取點的協調和控制。
儘管以下揭示的各部分將描述能夠經由分空間多工存取（SDMA）來通訊的使用者終端1120，但對於某些態樣，使用者終端1120亦可包括不支援SDMA的一些使用者終端。因此，對於此類態樣，AP 1110可被配置成與SDMA使用者終端和非SDMA使用者終端兩者通訊。此辦法可便於允許較老版本的使用者終端（「舊式」站）仍得以部署在企業中以延長其有用壽命，同時允許在認為恰當的場合引入較新的SDMA使用者終端。
SDMA系統可以是分時雙工（TDD）系統或分頻雙工（FDD）系統。對於TDD系統，下行鏈路和上行鏈路共享相同頻帶。對於FDD系統，下行鏈路和上行鏈路使用不同頻帶。MIMO系統1100亦可利用單載波或多載波進行傳輸。每個使用者終端可裝備有單個天線（例如為了抑制成本）或多個天線（例如在能夠支援額外成本的場合）。若各使用者終端1120經由將傳送/接收劃分成不同時槽、每個時槽被指派給不同使用者終端1120的方式來共享相同頻率通道，則系統1100亦可以是TDMA系統。
圖12圖示了其中可實踐本案的各態樣且可在MIMO系統1100內採用的無線設備1202中可利用的各種組件。無線設備1202是可被配置成實現本文描述的各種方法的設備的實例。無線設備1202可以是存取點1110或使用者終端1120。
無線設備1202可包括處理器1204，其控制無線設備1202的操作。處理器1204亦可被稱為中央處理單元（CPU）。記憶體1206（其可包括唯讀記憶體（ROM）和隨機存取記憶體（RAM））向處理器1204提供指令和資料。記憶體1206的一部分亦可包括非揮發性隨機存取記憶體（NVRAM）。處理器1204通常基於記憶體1206內儲存的程式指令來執行邏輯和算數運算。記憶體1206中的指令可被執行以實現本文所描述的方法。處理器1204可以例如指導各附圖的各種流程圖的所有或一些操作以實現DPD或其他特徵。
無線設備1202亦可包括外殼1208，該外殼1208可包括發射器1210和接收器1212以允許在無線設備1202和遠端位置之間進行資料的傳送和接收。發射器1210和接收器1212可被組合成收發機1214。單個或複數個發射天線1216或其他發射器可被附連到外殼1208並且電耦合至收發機1214。無線設備1202亦可包括（未圖示）多個發射器、多個接收器、以及多個收發機。可以如前述配備或配置發射器120以執行各種流程圖的操作。
無線設備1202亦可包括信號偵測器1218，其可被用於力圖偵測和量化由收發機1214接收到的信號位準。信號偵測器1218可偵測諸如總能量、每次載波每符號能量、功率譜密度之類的信號以及其他信號。無線設備1202亦可包括用於處理信號的數位訊號處理器（DSP）1220。無線設備1202的各個組件可由匯流排系統1222耦合在一起，該匯流排系統1222除了資料匯流排之外亦可包括電源匯流排、控制信號匯流排和狀態信號匯流排。 實例操作和裝置的概述
圖13概述了根據本案的某些態樣的可由一裝置執行的用於對信號應用預失真的示例性方法1300。簡言之，方法1300包括經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號，第一取樣速率高於第二取樣速率（方塊1302）。方法1300進一步包括經由對第一信號進行預失真來產生第三信號（方塊1304）。另外，方法1300包括經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號，第三取樣速率低於第一取樣速率（方塊1306）。方法1300亦包括輸出第四信號以供傳輸（方塊1308）。
第四信號隨後可被輸出至DAC或其他下游設備，以允許該DAC或其他下游設備以比在該下游設備改為需要以應用預失真的提高的速率（亦即，第一經預失真數位信號的速率）操作的情況下原本需要的速率更低的速率操作。在上述一些實例中，下游DAC可以以2.64 GHz而不是10 GHz操作。亦即，DAC可以被設計成以相對接近於數位基頻輸入信號的頻寬的時脈速率而不是高得多的速率操作，相比於需要配備成以10 GHz操作的DAC的發射器，這可以顯著降低傳送設備的功耗和複雜性。在一些實例中，第二信號是數位基頻輸入信號，第一信號是速率提高的數位輸入信號，第三信號是第一經預失真數位信號，第四信號是第二經預失真數位信號。
圖14概述了根據本案的某些態樣的具有可被用於對信號應用預失真的組件的示例性裝置或設備1400。簡言之，該裝置或設備1400包括處理系統1402，其被配置為經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號，第一取樣速率高於第二取樣速率；經由對第一信號進行預失真以產生第三信號；及經由將第三信號轉換為第三取樣速率來產生具有第三取樣速率的第四信號，第三取樣速率低於第一取樣速率。裝置1400進一步包括被配置成輸出第四信號以供傳輸的介面1404。
以上所描述的方法的各種操作可由能夠執行相應功能的任何合適的裝置來執行。這些裝置可包括各種硬體及/或軟體組件及/或模組，包括但不限於電路、特殊應用積體電路（ASIC）、或處理器。一般而言，在存在附圖中圖示的操作的場合，這些操作可具有帶相似編號的相應配對手段功能組件。
例如，圖13的方法1300的各個操作可對應於圖15中圖示的裝備1500的各個裝置，裝備1500的各個裝置進而可以與圖3-6中圖示的一或多個設備或組件相對應。例如，裝備1500包括用於經由轉換與第二取樣速率相關聯的第二信號來產生具有第一取樣速率的第一信號的裝置1502，第一取樣速率高於第二取樣速率；這樣的裝置1502例如包括處理器1204、DSP 1220、上取樣器402和LPF 404、上取樣器502和LPF 1 504、或多相濾波器6081 至608M 中的至少一者。裝備1500進一步包括用於經由對第一信號進行預失真來產生第三信號的裝置1504。例如，這樣的裝置1504包括處理器1204、DSP 1220、包括乘法器408、核心410和加法器412的DPD模組406，包括乘法器5080到508N的DPD模組506或DPD 6121 至612M 模組中的至少一者。裝備1500包括用於經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號的裝置1506，第三取樣速率低於第一取樣速率。這樣的裝置1506包括例如處理器1204、DSP 1220、下取樣器416、下取樣器516或多相濾波器6161至616M中的至少一者。裝備1500進一步包括用於輸出第四信號以供傳輸的裝置1508。這樣的裝置1508包括例如匯流排系統1222以及DPD 304或DAC 306之間的介面中的至少一者。
關於其他裝置、用於從第二信號中移除信號副本的裝置包括例如處理器1204、DSP 1220、LPF 404或LPF 1 504中的至少一者。用於以π/M的截止比對第二信號進行低通濾波的裝置包括例如處理器1204、DSP 1220、LPF 404或LPF 1 504中的至少一者，其中M是第一取樣速率與第二取樣速率之比。用於產生第四信號的裝置進一步包括用於從第三信號中濾除帶外信號分量的裝置，其包括例如處理器1204、DSP 1220、LPF 414或LPF 2 514中的至少一者。用於產生第四信號的裝置進一步包括用於以π/(OSF x M)的截止比對第三信號進行低通濾波的裝置，其包括例如處理器1204、DSP 1220、LPF 404或LPF 1 504中的至少一者，其中過取樣因數（OSF）是系統時脈速率與第二信號的頻寬之間的比率，並且其中M是第一取樣速率與第二取樣速率之比。
關於額外裝置，用於將第一信號乘以一組預失真係數以產生第一組中間信號的裝置包括例如處理器1204、DSP 1220、乘法器408或乘法器5080 至508N 中的至少一者。用於經由由一組預失真核心分別修改第一組中間信號中的至少一些來產生第二組中間信號的裝置包括例如處理器1204、DSP 1220、核心410或核心1-N 5101 至510N 中的至少一者。用於對第二組中間信號求和的裝置包括例如處理器1204、DSP 1220、加法器412或加法器512中的至少一者。用於對第二信號進行下取樣的裝置包括例如處理器1204、DSP 1220、下取樣器416、下取樣器516或多相濾波器6161 至616M 中的至少一者。
關於其他裝置，用於對第二信號進行多相濾波以產生第一信號的裝置包括例如處理器1204、DSP 1220或多相濾波器6081 至608M 中的至少一者。用於解多工第二信號的裝置包括例如處理器1204、DSP 1220或解多工器604中的至少一者。用於對第三信號進行多相濾波以產生第四信號並同時濾除第三信號的帶外分量的裝置包括例如處理器1204、DSP 1220或多相濾波器6161 至616M 中的至少一者。用於多工第四信號的裝置包括例如處理器1204、DSP 1220或多工器618中的至少一者。
這些僅是本文描述的特定手段功能組件的一些實例，並且可以使用其他合適的設備或組件。
在一些實例中，可以提供非瞬態電腦可讀取媒體，其具有儲存在其上的用於控制發射器設備（諸如圖3的發射器設備）的指令。指令可以用於對控制處理器（諸如圖12的處理器1204）的操作進行控制以控制發射器（諸如圖12的發射器1210）。
圖16圖示了示例性非瞬態電腦可讀取媒體及其指令。簡言之，可提供電腦可讀取媒體1600，其上儲存有用於經由將與第二取樣速率相關聯的第二信號轉換到第一取樣速率來產生具有第一取樣速率的第一信號的指令1602，第一取樣速率高於第二取樣速率該電腦可讀取媒體亦可在其上儲存用於經由對第一信號進行預失真來產生第三信號的指令1604。電腦可讀取媒體亦可在其上儲存有用於經由將第三信號轉換成第三取樣速率來產生具有第三取樣速率的第四信號的指令1606，第三取樣速率低於第一取樣速率。該電腦可讀取媒體亦可在其上儲存有用於輸出第四信號以供傳輸的指令1608。這些僅是可以儲存在非瞬態電腦可讀取媒體中並用於控制一或多個組件或設備的指令的一些實例。一般而言，本文描述的任何功能或方法操作可以具有用於控制或至少啟動或停用相應設備或組件的相應指令集。
如本文所使用的，術語「產生」涵蓋各種各樣的動作。例如，「產生」可包括演算、造成、計算、建立、決定、處理、推導、研究、制定、產生、提供、引發、引向、導致、檢視（例如，在表、資料庫或其他資料結構中檢視）、查明以及類似動作。而且，「產生」可包括接收（例如，接收資訊）、存取（例如，存取記憶體中的資料）以及類似動作。而且，「產生」亦可包括解析、選擇、選取、確立以及類似動作。
如本文中所使用的，術語「決定」涵蓋各種各樣的動作。例如，「決定」可包括演算、計算、處理、推導、研究、檢視（例如，在表、資料庫或其他資料結構中檢視）、查明、及類似動作。「決定」亦可包括接收（例如，接收資訊）、存取（例如，存取記憶體中的資料）等。而且，「決定」亦可包括解析、選擇、選取、確立及類似動作。而且，「決定」可包括量測、估計及類似動作。
如本文中所使用的，引述一列項目「中的至少一者」的短語是指這些項目的任何組合，包括單個成員。作為實例，「a、b或c中的至少一者」意欲覆蓋a、b、c、a-b、a-c、b-c和a-b-c、以及包括多重相同成員的任何此類列表（例如，包括aa、bb、或cc的任何列表）。
結合本案所描述的各種說明性邏輯區塊、模組、以及電路可用設計成執行本文描述的功能的通用處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置（PLD）、個別閘門或電晶體邏輯、個別的硬體組件、或其任何組合來實現或執行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何市售的處理器、控制器、微控制器、或狀態機。處理器還可以被實現為計算設備的組合，例如，DSP與微處理器的組合、複數個微處理器、與DSP核心協同的一或多個微處理器、或任何其他此類配置。
結合本案描述的方法或演算法的步驟可直接在硬體中、在由處理器執行的軟體模組中、或在這兩者的組合中實施。軟體模組可常駐在本發明所屬領域所知的任何形式的儲存媒體中。可使用的儲存媒體的一些實例包括隨機存取記憶體（RAM）、唯讀記憶體（ROM）、快閃記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移除磁碟、CD-ROM，等等。軟體模組可以包括單一指令、或許多指令，且可分佈在若干不同的程式碼片段上，分佈在不同的程式間以及跨多個儲存媒體分佈。儲存媒體可被耦合到處理器以使得該處理器能從/向該儲存媒體讀寫資訊。替換地，儲存媒體可以被整合到處理器。
本文中所揭示的方法包括用於達成所描述的方法的一或多個步驟或動作。這些方法步驟及/或動作可以彼此互換而不會脫離請求項的範疇。換言之，除非指定了步驟或動作的特定次序，否則具體步驟及/或動作的次序及/或使用可以改動而不會脫離請求項的範疇。
所描述的功能可在硬體、軟體、韌體或其任何組合中實現。若以硬體實現，則實例硬體設定可包括無線節點中的處理系統。處理系統可以用匯流排架構來實現。取決於處理系統的具體應用和整體設計約束，匯流排可以包括任何數目的互連匯流排和橋接器。匯流排可將包括處理器、機器可讀取媒體、以及匯流排介面的各種電路連結在一起。匯流排介面可被用於將網路介面卡等經由匯流排連接至處理系統。網路介面卡可被用於實現PHY層的信號處理功能。在使用者終端120（見圖1）的情形中，使用者介面（例如，按鍵板、顯示器、滑鼠、操縱桿，等等）亦可以被連接到匯流排。匯流排亦可以連結各種其他電路，諸如定時源、周邊設備、穩壓器、功率管理電路以及類似電路，它們在本發明所屬領域中是眾所周知的，因此將不再進一步描述。
處理器可負責管理匯流排和一般處理，包括執行儲存在機器可讀取媒體上的軟體。處理器可用一或多個通用及/或專用處理器來實現。實例包括微處理器、微控制器、DSP處理器、以及其他能執行軟體的電路系統。軟體應當被寬泛地解釋成意指指令、資料、或其任何組合，無論是被稱作軟體、韌體、中介軟體、微代碼、硬體描述語言、或其他。作為實例，機器可讀取媒體可包括RAM（隨機存取記憶體）、快閃記憶體、ROM（唯讀記憶體）、PROM（可程式設計唯讀記憶體）、EPROM（可抹除可程式設計唯讀記憶體）、EEPROM（電可抹除可程式設計唯讀記憶體）、暫存器、磁碟、光碟、硬驅動器、或者任何其他合適的儲存媒體、或其任何組合。機器可讀取媒體可被實施在電腦程式產品中。該電腦程式產品可以包括包裝材料。
在硬體實現中，機器可讀取媒體可以是處理系統中與處理器分開的一部分。然而，如本發明所屬領域中具有通常知識者將容易領會的，機器可讀取媒體或其任何部分可在處理系統外部。作為實例，機器可讀取媒體可包括傳輸線、由資料調制的載波、及/或與無線節點分開的電腦產品，所有這些皆可由處理器經由匯流排介面來存取。替換地或補充地，機器可讀取媒體或其任何部分可被集成到處理器中，諸如快取記憶體及/或通用暫存器檔可能就是這種情形。
處理系統可以被配置為通用處理系統，該通用處理系統具有一或多個提供處理器功能性的微處理器、以及提供機器可讀取媒體中的至少一部分的外部記憶體，它們皆經由外部匯流排架構與其他支援電路系統連結在一起。替換地，處理系統可以用帶有集成在單塊晶片中的處理器、匯流排介面、使用者介面（在存取終端情形中）、支援電路系統、和至少一部分機器可讀取媒體的ASIC（特殊應用積體電路）來實現，或者用一或多個FPGA（現場可程式設計閘陣列）、PLD（可程式設計邏輯裝置）、控制器、狀態機、閘控邏輯、個別硬體組件、或者任何其他合適的電路系統、或者能執行本案通篇所描述的各種功能性的電路的任何組合來實現。取決於具體應用和加諸於整體系統上的總設計約束，本發明所屬領域中具有通常知識者將認識到如何最佳地實現關於處理系統所描述的功能性。
機器可讀取媒體可以包括數個軟體模組。這些軟體模組包括當由處理器執行時使處理系統執行各種功能的指令。這些軟體模組可以包括傳送模組和接收模組。每個軟體模組可以常駐在單個存放裝置中或者跨多個存放裝置分佈。作為實例，當觸發事件發生時，可以從硬驅動器中將軟體模組載入到RAM中。在軟體模組執行期間，處理器可以將一些指令載入到快取記憶體中以提高存取速度。可隨後將一或多個快取記憶體行載入到通用暫存器檔中以供處理器執行。在以下述及軟體模組的功能性時，將理解此類功能性是在處理器執行來自該軟體模組的指令時由該處理器來實現的。
若以軟體實現，則各功能可作為一或多數指令或代碼儲存在電腦可讀取媒體上或藉其進行傳送。電腦可讀取媒體包括電腦儲存媒體和通訊媒體兩者，這些媒體包括促成電腦程式從一地向另一地轉移的任何媒體。儲存媒體可以是能被電腦存取的任何可用媒體。作為實例而非限定，此類電腦可讀取媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存、磁碟儲存或其他磁存放裝置、或能用於攜帶或儲存指令或資料結構形式的期望程式碼且能被電腦存取的任何其他媒體。任何連接亦被正當地稱為電腦可讀取媒體。例如，若軟體是使用同軸電纜、光纖電纜、雙絞線、數位用戶線（DSL）、或無線技術（諸如紅外（IR）、無線電、以及微波）從web網站、伺服器、或其他遠端源傳送而來，則該同軸電纜、光纖電纜、雙絞線、DSL或無線技術（諸如紅外、無線電、以及微波）就被包括在媒體的定義之中。如本文中所使用的盤（disk）和碟（disc）包括壓縮光碟（CD）、鐳射光碟、光碟、數位多功能光碟（DVD）、軟碟、和藍光®光碟，其中盤（disk）常常磁性地再現資料，而碟（disc）用鐳射來光學地再現資料。因此，在一些態樣，電腦可讀取媒體可以包括非瞬態電腦可讀取媒體（例如，有形媒體）。另外，對於其他態樣，電腦可讀取媒體可以包括瞬態電腦可讀取媒體（例如，信號）。上述的組合應當亦被包括在電腦可讀取媒體的範疇內。
因此，某些態樣可以包括用於執行本文中提供的操作的電腦程式產品。例如，此類電腦程式產品可以包括其上儲存（及/或編碼）有指令的電腦可讀取媒體，這些指令能由一或多個處理器執行以執行本文中所描述的操作。對於某些態樣，電腦程式產品可包括包裝材料。
此外，應當領會，用於執行本文中所描述的方法和技術的模組及/或其他合適裝置能由使用者終端及/或基地台在適用的場合下載及/或以其他方式獲得。例如，此類設備能被耦合至伺服器以促成用於執行本文中所描述的方法的裝置的轉移。替換地，本文中所描述的各種方法能經由儲存裝置（例如，RAM、ROM、諸如壓縮光碟（CD）或軟碟等實體儲存媒體等）來提供，以使得一旦將該儲存裝置耦合至或提供給使用者終端及/或基地台，該設備就能獲得各種方法。此外，可利用適於向設備提供本文中所描述的方法和技術的任何其他合適的技術。
將理解，請求項並不被限於以上所圖示的精確配置和組件。可在以上所描述的方法和裝置的佈局、操作和細節上作出各種改動、更換和變形而不會脫離請求項的範疇。
100‧‧‧無線RF傳送設備
102‧‧‧DPD
104‧‧‧信號源
106‧‧‧DAC
108‧‧‧本端振盪器（LO）
110‧‧‧升頻轉換器
112‧‧‧PA
114‧‧‧天線
116‧‧‧降頻轉換器
118‧‧‧ADC
120‧‧‧DPD訓練模組
202‧‧‧上取樣器
204‧‧‧LPF
206‧‧‧預失真模組
2080‧‧‧乘法器
2081‧‧‧乘法器
208N‧‧‧乘法器
2101‧‧‧核心
210N‧‧‧核心
212‧‧‧加法器
300‧‧‧發射器
302‧‧‧信號源
304‧‧‧DPD
306‧‧‧DAC
308‧‧‧本端振盪器（LO）
310‧‧‧RF升頻轉換器
312‧‧‧PA
314‧‧‧天線
316‧‧‧RF降頻轉換器
318‧‧‧ADC
320‧‧‧DPD訓練模組
400‧‧‧DPD設備
402‧‧‧第一取樣速率轉換器
404‧‧‧第一低通濾波器（LPF）
406‧‧‧DPD模組
408‧‧‧乘法器
410‧‧‧核心
412‧‧‧加法器
414‧‧‧第二LPF
416‧‧‧第二取樣速率轉換器
500‧‧‧DPD設備
502‧‧‧上取樣器（1:M）
504‧‧‧第一（DPD前）LPF（LPF 1）
506‧‧‧預失真模組
5080‧‧‧並行乘法器
5081‧‧‧並行乘法器
508N‧‧‧並行乘法器
5101‧‧‧並行核心
510N‧‧‧並行核心
512‧‧‧加法器
514‧‧‧LPF
516‧‧‧下取樣器（M:1）
600‧‧‧DPD設備
604‧‧‧解多工器（「DEMUX」）
606‧‧‧模M計數器
6081‧‧‧多相濾波器
608M‧‧‧多相濾波器
6121‧‧‧DPD模組
612M‧‧‧DPD模組
6161‧‧‧多相濾波器
616M‧‧‧多相濾波器
620‧‧‧第二模M計數器
700‧‧‧曲線圖
702‧‧‧DPD曲線圖
704‧‧‧第二實例
800‧‧‧無線通訊方法
802‧‧‧方塊
804‧‧‧方塊
806‧‧‧方塊
808‧‧‧方塊
810‧‧‧方塊
900‧‧‧方法9
902‧‧‧方塊
904‧‧‧方塊
906‧‧‧方塊
908‧‧‧方塊
910‧‧‧方塊
912‧‧‧方塊
1000‧‧‧方法
1002‧‧‧方塊
1004‧‧‧方塊
1006‧‧‧方塊
1008‧‧‧方塊
1010‧‧‧方塊
1100‧‧‧多工存取多輸入多輸出（MIMO）系統
1110‧‧‧存取點
1120‧‧‧使用者終端
1130‧‧‧系統控制器
1120‧‧‧使用者終端
1202‧‧‧無線設備
1204‧‧‧處理器
1206‧‧‧記憶體
1208‧‧‧外殼
1210‧‧‧發射器
1212‧‧‧接收器
1214‧‧‧收發機
1216‧‧‧發射天線
1218‧‧‧信號偵測器
1220‧‧‧數位訊號處理器（DSP）
1222‧‧‧匯流排系統
1300‧‧‧方法
1302‧‧‧方塊
1304‧‧‧方塊
1306‧‧‧方塊
1308‧‧‧方塊
1400‧‧‧裝置或設備
1402‧‧‧處理系統
1404‧‧‧介面
1500‧‧‧裝備
1502‧‧‧裝置
1504‧‧‧裝置
1506‧‧‧裝置
1508‧‧‧裝置
1600‧‧‧電腦可讀取媒體
1602‧‧‧指令
1604‧‧‧指令
1606‧‧‧指令
1608‧‧‧指令
圖1是圖示根據現有技術的裝備成用於數位預失真（DPD）的發射器的方塊圖。
圖2是圖示亦根據現有技術的圖1的發射器的DPD組件的方塊圖。
圖3是圖示根據本案的各態樣的裝備成用於降低的輸出取樣速率的DPD的示例性發射器的方塊圖。
圖4是圖示根據本案的各態樣的供與圖3的發射器聯用的示例性DPD組件的方塊圖。
圖5是進一步圖示根據本案的各態樣的圖3的發射器的示例性DPD組件的方塊圖。
圖6是圖示根據本案的各態樣的供與圖3的發射器聯用的示例性多相DPD組件的方塊圖。
圖7是圖示針對其中根據本案的各態樣應用DPD的實例以及其中未應用DPD的實例的因變於頻率的示例性發射器輸出信號的曲線圖。
圖8圖示了根據本案各態樣的可由具有輸出取樣速率降低的DPD的發射器執行的示例性操作。
圖9圖示了根據本案各態樣的可由輸出取樣速率降低的DPD設備執行的示例性操作。
圖10圖示了根據本案各態樣的可由採用多相濾波的輸出取樣速率降低的DPD設備執行的示例性操作。
圖11圖示了可在其中實現本案的諸態樣的示例性無線通訊網路。
圖12圖示了可在其中實現本案的諸態樣的示例性無線設備。
圖13圖示了根據本案的各態樣的可由圖12的無線設備執行的示例性操作。
圖14圖示了根據本案的各態樣的可被用於實現圖13的操作的示例性組件。
圖15圖示了根據本案的各態樣的可被用於實現圖13的操作的其他示例性組件。
圖16圖示了根據本案的各態樣的可被用於控制發射器以執行圖13的操作的示例性電腦可讀取媒體指令。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種用於無線通訊的裝置，包括： 一處理系統，其被配置成： 經由轉換與一第二取樣速率相關聯的一第二信號來產生具有一第一取樣速率的一第一信號，該第一取樣速率高於該第二取樣速率； 經由對該第一信號進行預失真來產生一第三信號；及 經由將該第三信號轉換成一第三取樣速率來產生具有該第三取樣速率的一第四信號，該第三取樣速率低於該第一取樣速率；及 一介面，其被配置成輸出該第四信號以供傳輸。
  2. 如請求項1之裝置，其中該第二信號是一數位基頻輸入信號，該第一信號是一速率提高的數位輸入信號，該第三信號是一第一經預失真數位信號，並且該第四信號是一第二經預失真數位信號。
  3. 如請求項1之裝置，其中該處理系統被配置成產生該第一信號以使得該第一信號的該第一取樣速率比該第二信號的該第二取樣速率高至少三倍。
  4. 如請求項1之裝置，其中該處理系統被配置成產生該第四信號以使得該第四信號的該第三取樣速率小於該第二信號的該第二取樣速率的1.5倍。
  5. 如請求項1之裝置，其中該處理系統被進一步配置成經由移除由該第二信號的轉換導致的信號副本來產生該第一信號。
  6. 如請求項1之裝置，其中該處理系統被配置成經由以π/M的一截止比對該第二信號進行低通濾波來產生該第一信號，其中M是該第一取樣速率與該第二取樣速率之比。
  7. 如請求項1之裝置，其中該處理系統被配置成經由從該第三信號中濾除帶外信號分量來產生該第四信號。
  8. 如請求項1之裝置，其中該處理系統被配置成經由以π/(OSF x M)的一截止比對該第三信號進行低通濾波來產生該第四信號，其中該過取樣因數（OSF）是一系統時脈速率與該第二信號的一頻寬之間的一比率，並且其中M是該第一取樣速率與該第二取樣速率之一比。
  9. 如請求項1之裝置，其中該處理系統被配置成經由至少以下操作來對該第一信號進行預失真： 將該第一信號乘以一組預失真係數以產生一第一組中間信號；及 經由由一組預失真核心分別修改該第一組中間信號中的至少一些來產生一第二組中間信號，並且 其中產生該第三信號包括對該第二組中間信號求和。
  10. 如請求項1之裝置，其中轉換該第二信號包括對該第二信號進行上取樣以產生該第一信號。
  11. 如請求項1之裝置，其中轉換該第三信號包括對該第三信號進行下取樣以產生該第四信號。
  12. 如請求項1之裝置，其中轉換該第二信號包括對該第二信號進行多相濾波以產生該第一信號。
  13. 如請求項12之裝置，其中該處理系統被配置成在對該第二信號進行多相濾波之前解多工該第二信號。
  14. 如請求項13之裝置，其中解多工該第二信號受制於由處於該第二取樣速率的一時鐘信號驅動的一第一模M計數器產生的一控制信號，其中M/1是該第一取樣速率與該第二取樣速率之一比。
  15. 如請求項1之裝置，其中轉換該第三信號包括對該第三信號進行多相濾波以產生該第四信號，而同時濾除該第三信號的帶外分量。
  16. 如請求項15之裝置，其中該處理系統被配置成在多相濾波之後多工該第四信號。
  17. 如請求項16之裝置，其中多工該第四信號受制於由處於該第二取樣速率的一時鐘信號驅動的一第二模M計數器產生的一控制信號，其中M/1是該第一取樣速率與該第二取樣速率之一比。
  18. 一種用於無線通訊的方法，包括以下步驟： 經由轉換與一第二取樣速率相關聯的一第二信號來產生具有一第一取樣速率的一第一信號，該第一取樣速率高於該第二取樣速率； 經由對該第一信號進行預失真來產生一第三信號； 經由將該第三信號轉換成一第三取樣速率來產生具有該第三取樣速率的一第四信號，該第三取樣速率低於該第一取樣速率；及 輸出該第四信號以供傳輸。
  19. 一種無線節點，包括： 一處理系統，其被配置成： 經由轉換與一第二取樣速率相關聯的一第二信號來產生具有一第一取樣速率的一第一信號，該第一取樣速率高於該第二取樣速率； 經由對該第一信號進行預失真來產生一第三信號；及 經由將該第三信號轉換成一第三取樣速率來產生具有該第三取樣速率的一第四信號，該第三取樣速率低於該第一取樣速率；及 一發射器，其被配置成傳送該第四信號。
  20. 如請求項19之無線節點，其中該發射器包括一數位類比轉換器（DAC），該DAC轉換器被配置成在傳送該第四信號之前將該第四信號從一數位格式轉換成一類比格式，該DAC轉換器被配備成以等於或低於該第一取樣速率的一時脈速率操作。
TW107122292A 2017-08-28 2018-06-28 用於以降低的過取樣輸出比來進行數位預失真的方法和裝置 TWI694697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/688,766 US10541657B2 (en) 2017-08-28 2017-08-28 Method and apparatus for digital pre-distortion with reduced oversampling output ratio
US15/688,766 2017-08-28

Publications (2)

Publication Number Publication Date
TW201921895A true TW201921895A (zh) 2019-06-01
TWI694697B TWI694697B (zh) 2020-05-21

Family

ID=62976285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122292A TWI694697B (zh) 2017-08-28 2018-06-28 用於以降低的過取樣輸出比來進行數位預失真的方法和裝置

Country Status (5)

Country Link
US (1) US10541657B2 (zh)
EP (1) EP3676958A1 (zh)
CN (1) CN111052599B (zh)
TW (1) TWI694697B (zh)
WO (1) WO2019045866A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3665773A1 (en) * 2017-08-11 2020-06-17 Nokia Solutions and Networks Oy Polyphase digital signal predistortion in radio transmitter
US10469109B2 (en) * 2017-09-19 2019-11-05 Qualcomm Incorporated Predistortion for transmitter with array
US11003205B2 (en) * 2019-02-04 2021-05-11 Sigmasense, Llc. Receive analog to digital circuit of a low voltage drive circuit data communication system
WO2020187384A1 (en) * 2019-03-15 2020-09-24 Telefonaktiebolaget Lm Ericsson (Publ) Per-branch, combined, and grouped combined mimo dpd
DE112020003370T5 (de) * 2019-07-12 2022-03-24 Maxlinear Inc. Ein Konzept zur Interferenzunterdrückung in einem Sende-/Empfangsgerät
CN111130545B (zh) * 2019-12-02 2023-07-04 北京时代民芯科技有限公司 一种数模混合微系统dac/adc单元回环测试系统
TWI819476B (zh) * 2022-01-25 2023-10-21 瑞昱半導體股份有限公司 通訊裝置以及用於補償通訊裝置的頻率響應失真的方法
US11711120B1 (en) * 2022-04-29 2023-07-25 Qualcomm Incorporated Power adjustment to align transmit chain power ratios
CN116366408B (zh) * 2022-12-30 2024-01-05 珠海笛思科技有限公司 信号处理方法及装置、电子设备和可读存储介质
CN117729624A (zh) * 2023-11-17 2024-03-19 广州配天通信技术有限公司 一种双工收发装置、无线通信设备及其无线通信方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298097B1 (en) * 1999-05-11 2001-10-02 Wiseband Communications Inc. Amplifier with wideband digital predistortion
US6614374B1 (en) * 1999-06-15 2003-09-02 Globespanvirata, Inc. High performance switched-capacitor filter for oversampling Sigma-Delta digital to analog converters
US8005162B2 (en) 2007-04-20 2011-08-23 Microelectronics Technology, Inc. Dynamic digital pre-distortion system
US9184710B2 (en) 2011-02-09 2015-11-10 Intel Corporation Digital predistortion of a power amplifier for signals comprising widely spaced carriers
US8537041B2 (en) * 2011-05-12 2013-09-17 Andrew Llc Interpolation-based digital pre-distortion architecture
CN104468437B (zh) 2013-09-12 2017-11-14 富士通株式会社 数字预失真发射机及其控制方法
EP3131251A4 (en) 2014-04-30 2017-04-19 Huawei Technologies Co. Ltd. Pre-distortion system and method
JP6386339B2 (ja) * 2014-10-28 2018-09-05 パナソニック株式会社 歪み補償電力増幅器
US10224970B2 (en) * 2016-05-19 2019-03-05 Analog Devices Global Wideband digital predistortion

Also Published As

Publication number Publication date
WO2019045866A1 (en) 2019-03-07
TWI694697B (zh) 2020-05-21
US20190068133A1 (en) 2019-02-28
US10541657B2 (en) 2020-01-21
CN111052599B (zh) 2021-08-06
EP3676958A1 (en) 2020-07-08
CN111052599A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI694697B (zh) 用於以降低的過取樣輸出比來進行數位預失真的方法和裝置
US11245429B2 (en) System and method for increasing bandwidth for digital predistortion in multi-channel wideband communication systems
US11095326B2 (en) Wide bandwidth digital predistortion system with reduced sampling rate
TWI304679B (en) Power amplifier linearization methods and apparatus using predistortion in the frequency domain
US8467747B2 (en) Multi-band wide band power amplifier digital predistortion system
CN102948071B (zh) 调制不可知的数字混合模式功率放大器系统及方法
US20160119004A1 (en) Multi-band radio-frequency digital predistortion
US20140191798A1 (en) Transmission signal power control apparatus, communication apparatus and predistortion coefficient updating method
JP2005045767A (ja) ディジタル相互相殺システム
CN105634415B (zh) 数字预失真系统和用于放大信号的方法
EP1500186A2 (en) An adaptive pre-distortion method and apparatus for digital rf transmitters
EP2161841B1 (en) Predistortion of a radio frequency signal
Hammi et al. Digital subband filtering predistorter architecture for wireless transmitters
Lozhkin et al. New low power digital sub-band predistorter for OFDM signals
Berland et al. Digital signal processing techniques to compensate for RF imperfections in advanced transmitter architectures
JP2018157452A (ja) 通信装置、パルス幅変調回路、およびパルス幅変調方法
KR20180004314A (ko) 변조 방식에 무관한 디지털 하이브리드 모드 전력 증폭기 시스템 및 그 방법