TW201918791A

TW201918791A - 積體電路製造方法

Info

Publication number: TW201918791A
Application number: TW107117732A
Authority: TW
Inventors: 王宏鈞; 劉楫平; 蔡振坤; 簡瑋成; 黃文俊
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-11-14
Filing date: 2018-05-24
Publication date: 2019-05-16
Also published as: US20200320246A1; US11308256B2; US20190147134A1; US10691864B2; CN109783834A

Abstract

本揭露提供一種積體電路製造方法。此方法包括接收一積體電路設計佈局；對積體電路設計佈局執行一光學鄰近校正(OPC)程序，以產生一校正後的積體電路設計佈局；以及使用一機器學習演算法驗證校正後的積體電路設計佈局。光學鄰近校正後驗證包括使用機器學習演算法以識別校正後的積體電路設計佈局的一或多個第一特徵；將識別後的一或多個第一特徵與一資料庫進行比較，其中資料庫包括複數第二特徵；以及基於與上述第二特徵關聯的資料庫中的複數標籤來驗證校正後的積體電路設計佈局。

Description

積體電路製造方法

本揭露係有關於一種積體電路製造方法，特別是藉由機器學習演算法驗證光學鄰近校正後(post OPC)轉印的積體電路製造方法。

半導體裝置被使用在各種電子應用(例如個人電腦、手機、數位相機以及其他電子設備)中。積體電路(IC)藉由包括設計步驟以及後續製造步驟的一個流程來製造。在設計步驟中，積體電路的佈局被生成為電子檔案。此佈局包括對應於將要在晶片上製造的結構的幾何形狀。在製造步驟中，此佈局被形成在半導體工作部件上。舉例來說，藉由順序地沉積絕緣或介電層、導電層以及半導體層的材料在半導體基板上，並且使用微影製程來圖案化各種材料層以在半導體基板上形成電路部件以及元件。

隨著半導體工業已進入奈米技術製程節點(例如5奈米)以追求更高的裝置密度、更高的效能以及更低的成本。不斷縮小的幾何尺寸給積體電路製造帶來挑戰。因此，需要對各種半導體製程步驟改善效率及減少成本，例如用於光學鄰近校正(OPC)之後的轉印驗證(printing verification)。

本揭露提供了一種積體電路製造方法。此方法包括接收一積體電路設計佈局。此方法包括對積體電路設計佈局執行一光學鄰近校正(OPC)程序，以產生一校正後的積體電路設計佈局。此方法更包括使用一機器學習演算法驗證校正後的積體電路設計佈局。

本揭露提供了一種積體電路製造系統。此系統包括一光罩製造模組，被配置以接收一積體電路設計佈局。此光罩製造模組包括一資料準備模組，被配置以對積體電路設計佈局執行一光學鄰近校正(OPC)程序以產生一校正後的積體電路設計佈局，並且使用一機器學習演算法驗證校正後的積體電路設計佈局。此光罩製造模組包括一光罩加工(mask tooling)模組，被配置以轉印校正後的積體電路設計佈局。此系統包括一積體電路製造模組，被配置以使用一光罩製造一積體電路。

本揭露提供了一種儲存有複數電腦可執行程式碼的一種電腦可讀媒體。電腦可執行程式碼包括一第一程式碼，用於接收一積體電路設計佈局。電腦可執行程式碼包括一第二程式碼，用於對上述積體電路設計佈局執行一光學鄰近校正(OPC)程序，以產生一校正後的積體電路設計佈局。電腦可執行程式碼包括一第三程式碼，用於使用一機器學習演算法驗證校正後的積體電路設計佈局。

100‧‧‧積體電路製造流程

102‧‧‧積體電路設計

104‧‧‧資料準備

106‧‧‧光罩加工

108‧‧‧半導體晶圓

110‧‧‧積體電路

202‧‧‧光學鄰近校正

204‧‧‧光學鄰近校正後驗證

300‧‧‧操作

301-312‧‧‧步驟

400‧‧‧系統

402‧‧‧積體電路設計模組

404‧‧‧光罩製造模組

406‧‧‧資料準備模組

408‧‧‧光學鄰近校正模組

410‧‧‧光學鄰近校正後驗證模組

412‧‧‧特徵識別模組

414‧‧‧資料庫比較模組

416‧‧‧評估模組

418‧‧‧記憶體

420‧‧‧資料庫

422‧‧‧資料訓練模組

424‧‧‧圖案產生模組

426‧‧‧訓練模擬模組

428‧‧‧光罩加工模組

430‧‧‧積體電路製造模組

418a‧‧‧資料源

430a‧‧‧訓練資料

432‧‧‧目標資料

434‧‧‧驗證資料

436‧‧‧目標資料

438‧‧‧機器學習模型

440‧‧‧測試預測

502‧‧‧GDS池

504‧‧‧特徵

本揭露之觀點從後續實施例以及附圖可以更佳理解。須知示意圖係為範例，並且不同特徵並無示意於此。不同特徵之尺寸可能任意增加或減少以清楚論述。

第1圖係為根據本揭露實施例之積體電路(IC)製造流程的示意圖。

第2圖係為根據本揭露實施例之用於積體電路製造的積體電路設計以及光罩製造的示意圖。

第3圖係為根據本揭露實施例之使用機器學習的光學鄰近校正後驗證的操作流程圖。

第4圖係為根據本揭露實施例之用於積體電路製造的積體電路設計以及光罩製造(使用了機器學習的光學鄰近校正後驗證)的系統的示意圖。

第4A圖係為根據本揭露實施例之用於機器學習模型訓練及驗證的資料源使用的是意圖。

第5圖係為根據本揭露實施例之用於光學鄰近校正後驗證的資料訓練、特徵提取以及資料庫產生機器學習技術的示意圖。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。舉例來說，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書的不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

此外，其與空間相關用詞。例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。除此之外，設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。

在半導體工業中，積體電路(IC)設計係使用多種製程(例如蝕刻、沉積、佈植、退火、研磨以及微影)形成於晶圓上。微影製程將圖案從光罩轉移到晶圓，使得蝕刻、佈植或其他步驟僅被施加在晶圓的預定區域。光罩包括積體電路圖案並且被使用(有時重複使用)在晶圓製程。光罩可以使用各種微影寫入(lithography writing)技術被圖案化。一個例子是電子束(e-beam)寫入。

積體電路的製造使用微影模擬以預測在晶圓上產生的光罩的圖像。這樣的預測可以用於諸如評估圖像的品質、驗證這些圖像的可製造性、使用光學鄰近校正執行光罩圖案的校正以達到圖像接近目標的圖案、優化轉印參數(例如照明源)或全局優化(globally optimize)此照明源與光罩以達到更好的轉印能力。光罩設計的評估可以包括識別“熱點(hotspot)”，其為在下線(tape-out)時具有缺陷的光罩區域。積體電路佈局輪廓係基於積體電路設計佈局以及其他設計資料(例如閘極與主動區)所產生。積體電路佈局輪廓的產生是模擬積體電路裝置基於其設計佈局以產生其物理尺寸及幾何形狀的程序。此模擬可以考慮與要製造積體電路裝置的積體電路製造廠相關的製造資料，例如用於將定義在光罩的積體電路設計佈局轉移到晶圓上的積體電路特徵的微影製程資料(例如：聚焦及/或能量(或曝光)劑量的統計資料)及/或蝕刻資料(例如：蝕刻劑特性)。此模擬將產生對應於積體電路設計佈局的虛擬製造特徵。在一實施例中，模擬可以藉由合適的模擬工具被執行，例如以積體電路為重點的模擬程式(Simulation Program with Integrated Circuit Emphasis；SPICE)。SPICE是一種提供完整物理模擬的工具，包括輸出訊號變形、訊號凖位(signal level)以及時間延遲。SPICE是UC Berkeley開發的電路分析程式。模擬結果可以包括各種電性參數，例如飽和電流。在另一實施例中，模擬結果包括其他電性效能，例如短通道效應以及相關的效能偏差。各種驗證以及檢查可被執行以識別可能導致積體電路裝置有品質問題及/或可靠度問題的熱點。在一實施例中，各種準則可被定義以檢查所模擬的電性參數，並且根據預定準則從模擬結果尋找是否有任何區域超出容許範圍(例如：稱為製程窗口(process window))。

形成用於具有較小特徵尺寸的積體電路的光罩更有挑戰性。鄰近效應(proximity effect)是與光罩圖像相關之光學畸變的一種形式。對於給定的顯影時間，在顯影製程後，光阻層的給定區域是否將殘留或被移除取決於在暴露輻射期間沉積在該區域中的能量總量。圖像特徵的尺寸及/或分離逼近於所述輻射的解析度極限，此等圖像特徵將因此容易受到畸變，畸變取決於位於“銳利”邊緣的兩側的繞射極大值及最小值如何相互作用。鄰近效應可以至少部分地藉由在與預期畸變相反的方向上修改任何給定特徵以得到補償。

光學鄰近校正(OPC)是用於調整(例如：校正或優化)光罩佈局設計以改善成像效應的一種微影技術。光學鄰近校正程序的目的是盡可能地在矽晶圓上重現設計者所繪製的原始佈局。舉例來說，光學鄰近校正可以用於補償由繞射或製程影響所導致的圖像錯誤。光學鄰近校正有助於在經過製程後成為在晶圓上的蝕刻圖像時，保持原始光罩佈局設計的邊緣佈局的完整性。舉例來說，在經過製程後，在晶圓上被蝕刻的圖像可能出現不規則性，例如比設計較窄或較寬的線寬。光學鄰近校正可以藉由改變(例如：校正)光罩佈局設計的圖案以補償這種不規則性。對光罩佈局設計的這些改變可以稱為輔助特徵(assist features,AFs)。

其他畸變，例如圓角(rounded corners)，是藉由光學成像機台所導致，並且難以補償。如果不加以校正，這種畸變可能會顯著改變正在製造的積體電路的電性特性。光學鄰近校正可以藉由移動邊緣或加入額外多邊形至光罩佈局設計以校正這些錯誤。這可以藉由基於特徵之間的寬度與間隔所預先計算的查找表或者藉由使用緊湊模型(compact model)以動態地模擬最終圖案來驅動，並因此驅動邊緣(通常會被分段)的移動以找到最佳解(例如：稱為基於模型的光學鄰近校正)。

在執行光學鄰近校正以對光罩佈局設計圖案進行調整之後，修改後的圖案可能更不規則。光學鄰近校正後(post OPC)驗證可以被執行以識別校正後的光罩佈局設計的突出區域(highlight areas)(突出區域可能無法正確地轉印在晶圓上)。

本揭露之實施例提供了使用機器學習方法進行光學鄰近校正後驗證(post OPC verification)的技術。本文提供的光學鄰近校正驗證可以用於驗證(例如：評估或預測)可以轉印的光罩佈局設計(包括在光學鄰近校正程序中加入的輔助特徵)。光學鄰近校正驗證以及光學鄰近校正後驗證可用於光罩的加工，其中此光罩將用於半導體裝置的積體電路製造。

根據後續更詳細描述的本揭露實施例，機器學習技術(例如：基於圖像的機器學習)可用於資料訓練以及光罩佈局設計的資料庫產生，其具有各種加入的輔助特徵、相關的轉印輸出(print-out)風險以及突出點(highlight points)。機器學習技術可以使用在光學鄰近校正後驗證中以識別在光學鄰近校正後的光罩佈局設計中的特徵，使這些特徵與在資料庫中的光罩佈局設計匹配，並且基於在資料庫中相關的轉印輸出風險與突出點來驗證光學鄰近校正後的光罩佈局設計。

第1圖是根據本揭露一些實施例之積體電路(IC)製造流程的示意圖。積體電路製造流程100是一個使用光學鄰近校正後驗證之積體電路製造流程的示例，其中使用光學鄰近校正後驗證係使用機器學習方法(例如：基於圖像的機器學習)。

積體電路製造流程100的電路製造可以從積體電路設計102開始以創建光罩佈局設計。根據一個實施例，積體電路設計102可以由積體電路設計廠執行。在另一實施例中，根據積體電路設計102，設計者是與被指定製造積體電路產品的積體電路製造廠分離的設計團隊。在複數實施例中，積體電路製造廠能夠製造光罩、半導體晶圓或兩者。積體電路設計102包括為積體電路產品所設計並且基於積體電路產品規範的各種幾何圖案。積體電路設計102可以基於設計規範並且可以包括邏輯設計、圖表設計(schematic design)以及物理設計。舉例而言，積體電路設計佈局的一部份包括各種積體電路特徵(亦稱為主要特徵)，例如主動區、閘極、源極與汲極、內部層間的相互連線的金屬線或介層窗(via)以及用於作焊接墊(bonding pad)的開孔，這些特徵將被形成在半導體基板(例如矽晶圓)以及設置在半導體基板上的複數材料層中。積體電路設計佈局可包括某些輔助特徵(AF)，例如那些用於成像效應、處理提升及/或光罩識別資訊的特徵。在第1圖中顯示的積體電路設計102僅是具有幾何圖案的光罩佈局設計的一個說明範例。

積體電路設計102對積體電路產生光罩佈局設計，光罩佈局設計被提供至光罩製造實體(entity)，例如光罩廠。積體電路設計佈局可以呈現在具有幾何圖案資訊的一或多個資料檔案中。在一實施例中，積體電路設計佈局以圖形設計系統“GDS”(graphics design system data)的格式表示。光罩製造實體可以根據來自積體電路設計廠所接收到的光罩佈局設計執行資料準備104以及光罩加工(mask tooling)106。光罩加工106基於來自資料準備104的調整後的光罩佈局設計結果來製造光罩(有時稱為倍縮光罩)或一組光罩。資料準備104準備調整後的光罩佈局設計，並且提供該圖案到光罩加工106。如第2圖所示，資料準備104包括執行光學鄰近校正202以及光學鄰近校正後驗證204。根據本揭露之實施例，光學鄰近校正後驗證使用機器學習(例如：基於圖像的機器學習)方法以在光罩加工106之前驗證校正後的光罩佈局設計。

光罩加工106使用微影技術來製造光罩，例如電子束微影。光罩加工106可以根據各種技術形成光罩。在另一實施例中，光罩係使用二元技術(binary technology)所形成。在此情況下，光罩圖案包括不透明區及透明區。在一實施例中，二元光罩包括一透明基板(例如：熔融石英)以及塗佈在光罩的不透明區域的不透明材料(例如：鉻)。在另一實施例中，光罩使用相位移技術形成。在相位移光罩(PSM)中，在光罩上所形成之圖案的複數特徵被配置以具有合適的相位差以提升解析度及成像品質。在複數實施例中，相位移光罩在習知中可以是衰減相位移光罩(attenuated PSM)、交替相位移光罩(alternating PSM)或無鉻(chrome-less)相位移光罩，或者是將來所發展的其他相位移光罩。

光罩(或一組光罩)可以用於積體電路製造實體(例如：有時稱為“fab”的積體電路製造廠)以製造半導體晶圓108。半導體晶圓108可包括矽基板或其他合適基板，基板可以是半導體(例如：鍺)、複合半導體(例如：碳化矽、砷化銦或磷化銦)或合金半導體(例如：矽鍺碳、磷砷化鎵或磷化銦鎵)。半導體晶圓108可進一步包括複數摻雜區、介電特徵及多層內部連線。

積體電路製造實體包括複數製程機台以對半導體晶圓108應用各種製程以製造積體電路110。該些製程可包括在半導體晶圓108上執行沉積、蝕刻、研磨、清洗、退火以及微影。積體電路製造實體使用微影以在用來製造積體電路110的半導體晶圓108上形成積體電路圖案，其中微影使用了根據本文所述之使用機器學習技術來驗證的校正後的光罩佈局設計所創建的光罩。此積體電路圖案從光罩被轉移到感光材料層(例如光阻)。

示例之微影製程可包括光阻旋轉塗佈、軟烘烤、光罩對準、曝光、曝光後烘烤、顯影光阻以及硬烘烤的製程步驟。微影設備通常包括提供輻射能的輻射源、投影用於微影圖案化之輻射能的透鏡系統以及具有掃描功能的光罩基座(mask stage)。輻射能可以是適合光源，例如紫外光(UV)、深紫外光(DUV)或極紫外光(EUV)源。舉例來說，輻射源可包括氟化氪(KrF)準分子雷射、氟化氬(ArF)準分子雷射、氟(F₂)準分子雷射、汞燈或其他光源，但不限於此。透鏡系統可包括一或多個照明模組，照明模組被設計以將來自輻射源的輻射束引導到光罩上。光罩基座可以操作以固定光罩並且在平移及/或旋轉模式中操作光罩。微影設備可包括基板基座，基板基座用於第一微影製程期間在平移及/或旋轉模式中保持及操作欲圖案化之基板。對準裝置可以被使用以對準光罩與基板。

在另一實施例中，光罩被用以在離子佈植製程之前在半導體晶圓108上形成圖案，以在半導體晶圓108中形成複數摻雜區域。在另一實施例中，光罩被用以在蝕刻製程之前在半導體晶圓108上形成圖案，以在半導體晶圓108中形成複數蝕刻區域。在另一實施例中，光罩被用以在沉積製程(例如化學氣相沉積(CVD)或物理氣相沉積(PVD))之前在半導體晶圓108上形成圖案，以在半導體晶圓108上的複數區域中形成薄膜。

第2圖是根據一些實施例之用於積體電路製造的積體電路設計方法以及光罩製造方法的示意圖。如第2圖所示，資料準備104包括光學鄰近校正202以及光學鄰近校正後驗證204。如第2圖所示，資料準備104接收光罩佈局(例如：從積體電路設計廠)，光罩佈局可以是用於積體電路或半導體裝置的設計圖案。

雖然在第2圖中沒有顯示，資料準備104可包括對積體電路設計佈局執行邏輯操作(或LOP)。舉例來說，邏輯操作可以根據製造規則修改積體電路設計佈局。

雖然在第2圖中沒有顯示，資料準備104可包括對積體電路設計佈局執行重新定向處理(retargeting process)。在此步驟中，可以修改積體電路設計佈局以在基於規則的方法中改善成像效應，使得修改後的積體電路設計佈局在晶圓上具有改善的圖像。在此步驟中對積體電路設計佈局的修改可包括重新調整主要特徵的尺寸、重新定位主要特徵的邊緣、對主要特徵重新塑形、對主要特徵加入輔助特徵、對主要特徵加入散射條(scattering bar)或前述之組合。在一實施例中，各種輔助特徵包括襯線(serif)特徵或冗餘插入(dummy insertion)特徵。如上面所述，在積體電路中的功能元件被稱為主要特徵。在另一實施例中，散射條與主要特徵間係間隔開的。在某一個實施例中，散射條是次解析度特徵，其尺寸低於微影製程的解析度。因此，這些次解析度特徵無法在半導體基板上成像。然而，冗餘插入特徵的尺寸被設定可成像到半導體基板上。舉例來說，冗餘插入特徵包括遠離主要特徵設置的冗餘隔離(dummy isolation)特徵及/或導電特徵，以在熱製程期間提供均勻的熱效應。在另一實施例中，冗餘插入特徵可被加入到積體電路設計佈局以提升化學機械研磨(CMP)或其他製程優點。這些特徵被稱為解析度特徵。此外，重新定向處理後的積體電路佈局的微影成像得到改善，解析度及準確度有所提升。重新定向處理不只用於結合各種特徵，而且還修改在微影製程期間主要特徵的光學效能。另外，其他特徵可被加入或其他動作可被應用以調整積體電路設計佈局。

資料準備104進行到光學鄰近校正202的程序。光學鄰近校正202以接收積體電路設計佈局(例如：如第2圖所示之光罩佈局(GDS.in))為輸入並且以提供藉由光學鄰近校正的程序調整後的另一個積體電路設計佈局(例如：如第2圖所示之校正後的光罩佈局(GDS.out))為輸出。光學鄰近校正202可以使用基於模型的方法被執行。在進行光學鄰近校正202期間，積體電路佈局被修改，使得修改後的積體電路設計佈局在晶圓上具有改善的圖像。在此步驟中對積體電路設計佈局的修改包括重新調整主要特徵的尺寸、重新定位主要特徵的邊緣、對主要特徵重新塑形、對主要特徵加入輔助特徵、對主要特徵加入散射條或前述之組合。光學鄰近校正202包括模擬積體電路設計佈局以產生積體電路設計佈局的輪廓。積體電路設計佈局的輪廓是積體電路設計佈局從對應的光罩轉移到積體電路基板(例如半導體晶圓)時的圖像。基於輪廓與所預期的積體電路設計佈局的差異，此過程可以重複許多次，直到差異在可接受範圍內。此模擬是基於製造資料來進行。此模擬包括根據製造資料模擬微影製程以從光罩轉移積體電路設計佈局到積體電路基板，製造資料包括微影光學成像資料，並且可進一步包括光阻反應資料。在另一實施例中，製造資料可更包括蝕刻資料，例如蝕刻偏差(etching bias)。

光學鄰近校正後驗證204可以根據輸入所設計的佈局圖案來檢查光阻轉印輸出(resist print-out)。光學鄰近校正後驗證204可包括執行評估程序以確定輪廓是否可接受。一組電子束資料被產生，以電子束寫入機可使用的格式顯示積體電路設計佈局。這組電子束資料可被稱為用於光罩製造的下線(tape-out)。下線系統可以執行資料準備104。下線系統可以是分離的實體或可以分佈在現有實體中，例如設計/實驗室設施或在線系統。下線系統可以連接到網路，例如網際網路或內部網路。如下所述，本揭露對光學鄰近校正後驗證204提供機器學習方法。

在習知的光學鄰近校正後驗證(例如：稱為轉印檢查)中，可以藉由調整模擬的曝光能量劑量來執行轉印檢查。舉例來說，劑量可以在標稱條件(nominal conditions)附近的範圍內增加或減少。接著，使用所得模型(resultant module)執行全晶片檢查以評估轉印輸出或缺陷的可能性。然而，在一些情況下，劑量變化窗口(dose variation window)取決於層的類型(layer types)。因此，劑量範圍的偏差可能不夠準確以檢查轉印輸出的確切區域，這會導致在檢查期間低估熱點區域或高估熱點區域(例如：在轉印中有缺陷機率的區域)，進而降低產能。因此，需要更準確的光學鄰近校正後驗證。

使用機器學習的光學鄰近校正後驗證之示例

如上所述，當積體電路設計佈局從對應的光罩轉移到積體電路基板(例如半導體晶圓)時，光學鄰近校正程序提供積體電路設計佈局的圖像。機器學習是一種圖案辨識的強力(powerful)方法。根據某些實施例，機器學習可用於在使用圖案辨識的訓練模型的光學鄰近校正後驗證中檢查光阻轉印輸出，以建立在光學鄰近校正後的積體電路設計佈局(例如：主要特徵以及鄰近輔助特徵)與是否晶圓將轉印輸出該圖案的相關評估之間的關係。機器學習演算法的範例包括卷積神經網路(convolutional neural network；CNN)演算法、遞歸神經網路(recursive neural network)演算法、支援向量機(support vector machine)演算法以及深度學習人工智慧演算法。

在機器學習中，卷積神經網路(CNN或ConvNet)是已經成功地應用於分析視覺圖像的一種深度類別的前饋人工神經網路。卷積神經網路使用多層感知器的變體，其被設計為需要最少的預處理。它們亦被知悉為位移不變(shift invariant)或空間不變(space invariant)的人工神經網路(SIANN)，這是基於它們的共享權重結構以及轉移不變特性。與其他圖像分類演算法相比，卷積神經網路使用相對較少的預處理。此意味著網路在學習傳統演算法中為手動工程(hand-engineered)的過濾器(filter)。這種在特徵設計中獨立於(不依靠)先前知識以及人力為其一主要優點。

遞歸(recursive)神經網路(RNN)是藉由在結構上遞歸地應用相同的一組權重所創建的一種深度神經網路，通過在拓樸排序(topological order)中給定的結構以產生在可變尺寸輸入結構(variable-size structures)上的結構預測或純量預測。舉例來說，遞歸神經網路已經成功地在自然語言處理中學習序列以及樹形結構，主要是基於詞嵌入(word embedding)的詞組與句子連續表示。遞歸神經網路首先被引入以學習分佈的結構表示，例如邏輯術語。

在機器學習中，支援向量機(SVMs，亦支援向量網路)是具有關聯於學習演算法的監督學習模型，其分析資料用於分類分析及迴歸分析。給定一組訓練範例，每個訓練範例被標記屬於兩個類別中的一個或另一個，支援向量機訓練演算法建立一個模型，用以分配新的訓練範例至一個類別或另一個類別，使其成為非機率二元線性分類器(雖然多種方法(例如普拉特縮放(Platt scaling))存在以在機率分類設置中使用支援向量機)。支援向量機模型是將訓練範例在空間中表示為點的映射，使得各個類別由盡可能寬的明確差距(gap)被劃分。新的訓練範例接著被映射至同一空間中，並且基於它們會落在差距(gap)的哪一側預測屬於其類別。除了執行線性分類外，支援向量機可以使用所謂的核心技巧(kernel trick)高效地執行非線性分類，隱密地映射它們的輸入到高維度特徵空間。當資料未被標籤時，監督學習是不可能的，並且需要一種無監督學習方法，該方法會試圖找到資料的自然聚類(natural clustering)到多個分組，並且接著映射新資料到這些形成的多個分組。對支援向量機提供改善的聚類(clustering)演算法被稱為支援向量聚類(support vector clustering)，並且在當資料未被施加標籤時或當只有一些資料被施加標籤為用於分類過程(classification pass)的預處理時被使用。

深度學習(亦被知為深度結構學習或分層(hierarchical)學習)是人工神經網路的應用，應用於包含多於一個隱藏層的學習任務。深度學習是基於學習資料表示法的機器學習方法的更廣泛家族的一部份，不同於任務特定的演算法。學習可以受到監督、部份地受到監督或無監督。某些表示法(representations)在基於在生物神經系統中的資訊處理和通訊圖案的解釋下是鬆散的，例如試圖定義在大腦中的各種刺激以及相關神經元反應之間的關係的神經編碼。

第3圖是根據一些實施例之使用機器學習(例如：基於圖像的機器學習)的光學鄰近校正後驗證的操作300流程圖。根據某些實施例，光學鄰近校正後驗證的操作300可藉由如上述之光罩製造實體(例如：藉由資料準備模組)來執行。在實施例中，操作300可藉由處理器或處理系統來執行。為了明確表示，將結合第4圖中的系統400來說明操作300，系統400被配置以執行操作300。

操作300在步驟302藉由接收積體電路設計佈局(例如：GDS.in資料剪輯(data clip)或電腦輔助設計(CAD)資料檔案)作為開始。積體電路設計佈局可以由光罩製造模組404接收。積體電路設計佈局可以從積體電路設計模組402(例如：積體電路設計廠)輸出。舉例來說，積體電路設計佈局可以自動化地產生或藉由使用者使用電腦輔助設計軟體輸入。

操作300包括在步驟304中對積體電路設計佈局執行光學鄰近校正程序，以產生校正後的積體電路設計佈局，並且在步驟306中使用機器學習演算法驗證校正後的積體電路設計佈局。光罩製造模組404可包括執行光學鄰近校正和光學鄰近校正後驗證的資料準備模組406。舉例來說，資料準備模組406包括光學鄰近校正模組408，光學鄰近校正模組408執行光學鄰近校正程序以輸出校正後的光罩佈局設計(例如：GDS.out資料剪輯)到光學鄰近校正後驗證模組410。

根據某些實施例，在步驟306中驗證校正後的積體電路設計佈局包括在步驟308中使用機器學習演算法識別校正後的積體電路設計佈局的一或多個特徵(例如：主要特徵及/或輔助特徵)、在步驟310中將一或多個識別後的特徵與包括複數特徵的資料庫作比較以及在步驟312中基於與該些特徵關聯的資料庫中的複數標籤(例如：指示是否積體電路設計佈局將成功地轉印輸出在晶圓上或具有缺陷的轉印輸出在晶圓上(或其機率))來驗證校正後的積體電路設計佈局。舉例來說，光學鄰近校正後驗證模組410包括特徵識別模組412，特徵識別模組412被配置以識別在校正後的積體電路設計佈局中的特徵。

根據某些實施例，特徵識別模組412使用機器學習演算法以識別該些特徵。機器學習轉印輸出模型使用各種輸入圖案佈局的模擬/晶圓結果進行訓練。透過機器學習方法(例如卷積神經網路、支援向量機、深度學習方法)，來自輸入的GDS佈局可以被提取並且嵌入到訓練模型中。接著，訓練模型建立晶圓上可能的轉印輸出結果與具有輔助特徵佈置的輸入設計圖案之間的關聯性。舉例來說，光學鄰近校正後驗證模組410更包括資料庫比較模組414。系統400可包括記憶體418(或多個記憶體)，記憶體418可以位於系統400內的各個位置。記憶體418儲存資料庫420。資料庫420可包括許多不同的積體電路設計佈局、特徵及/或輔助特徵。另外，資料庫420儲存與在資料庫中每一個不同的積體電路設計佈局、特徵及/或輔助特徵相關的標籤。標籤對應於(例如：使用光罩進行微影製程以製造積體電路的期間)圖案是否將成功地轉印輸出在晶圓上的預測，或是對應於轉印輸出在晶圓上的圖案是否具有缺陷的預測(例如：模擬的結果)。資料庫比較模組414可以將在校正後的積體電路設計佈局中所識別出的特徵與在資料庫420中的特徵進行比較。基於該比較，資料庫比較模組414可以將校正後的積體電路設計佈局與在資料庫420中的圖案作匹配。評估模組416可以檢查在資料庫420中與匹配圖案相關的標籤。基於該標籤，評估模組416可以確定(例如：預測)校正後的積體電路設計佈局是否將轉印輸出。

因此，機器學習訓練模型可以突出顯示(highlight)可能的圖案區域，並且可以應用更詳細的製程窗口(例如：公差閥值(tolerance threshold))模型以檢查真實的製程窗口。製程窗口可以立即在光學鄰近校正流程之後進行預先檢查以及通選(gate)，並且可以減少半導體開發的整體運行時間。

透過機器學習，系統400可以從許多嚴謹的模擬結果中訓練出精確的轉印模型。此外，從機器學習中(例如：神經網路)，此模型接著可以基於在某個範圍內圖案布局在光罩設計(design-on-mask；DOM)與晶圓設計(design-on-wafer；DOW)之間建立連接。接著，所得的模型可以應用在光學鄰近校正後驗證，以有效檢查轉印輸出機率，因為所提出的方法是基於圖像而不是實時模擬。

如第3圖所述，在步驟301中，可以執行資料訓練以產生資料庫420(例如藉由資料訓練模組422)。舉例來說，資料訓練模組422可以包括圖形產生模組424以產生許多不同圖案(例如：積體電路設計佈局、特徵、輔助特徵、輔助特徵佈置、佈局類型、環境等等)。訓練模擬模組426可以對由圖案產生模組424所產生的圖案執行轉印模擬，以確定圖案是否將成功地轉印輸出在晶圓上的機率，或是圖案是否具有缺陷的轉印輸出在晶圓上的機率。基於模擬結果，訓練模擬模組426可以創建與將被儲存在資料庫420中的圖形相關的標籤。這些儲存的圖案以及標籤可用於後期的光學鄰近校正後驗證程序。

在一些情況下，該模擬執行光學鄰近校正緊湊模型以確定轉印輸出風險。在此模型中，曝光能量變化以在各種環境下測試此圖案以確定圖案是否將成功地轉印輸出(例如：具有缺陷)。舉例來說，光學鄰近校正緊湊模型可具有以下形式：

根據某些實施例，除了其他光學鄰近校正驗證技術(例如：緊湊光學鄰近校正模型)，可以使用本文所述之用於光學鄰近校正後驗證的機器學習方法。舉例來說，藉由在不同曝光劑量下執行模擬來驗證校正後的積體電路設計佈局，以基於輪廓和強度確定轉印輸出機率。因此，多個標準可被應用來檢查使用不同方法的轉印輸出風險。根據某些實施例，大約百分之八十(80%)的可用資料可以用於資料訓練以產生資料庫420，並且大約百分之二十(20%)的資料可以用於第4A圖所示之轉印驗證。如第4A圖所示，資料源418a(例如：在記憶體418)可以分成用於資料訓練的子集和用於驗證(測試)的子集，這些子集可以包括特徵以及目標圖案。資料源418a可以隨機地被選擇。如第4A圖所示，大約80%的資料源418a被選擇為訓練資料430a和目標資料432，並且大約20%的資料源418a被選擇為驗證資料434和目標資料436。這可以避免在模型訓練期間過度擬合(over-fitting)。可以使用不同資料組執行多次資料訓練及驗證，以訓練及驗證機器學習(ML)模型438。驗證資料434包括基於機器學習模型438而用於在訓練資料430a中的特徵的測試預測440。測試預測440可以與目標資料436進行比較以評估機器學習模型438的精確性。

一旦積體電路設計佈局被驗證，可以接著轉印(例如：下線)光罩。如第4圖所示，光罩製造模組404包括光罩加工模組428。光罩加工模組428使用藉由資料準備模組406驗證的積體電路光罩佈局設計，並且轉印光罩(例如：使用電子束微影或其他製程技術)。此光罩可以接著用於製造半導體裝置的積體電路製造。如第4圖所示，系統400包括積體電路製造模組430。積體電路製造模組430可以由積體電路製造實體(例如： fab(積體電路製造廠))來執行。積體電路製造模組430可以應用各種微影技術使用光罩來製造積體電路。

第5圖是根據一些實施例之用於光學鄰近校正後驗證的資料訓練、特徵提取以及資料庫產生機器學習技術的示意圖。第5圖更詳細地顯示可以由資料訓練模組422執行的資料訓練以及資料庫產生技術。

如第5圖所示，資料訓練可包括形成GDS池(pool)502。舉例來說，GDS池502可包括由圖案產生模組424產生並且儲存在資料庫420的積體電路設計佈局(例如，GDS資料剪輯)。如圖所示，可以從積體電路設計佈局提取特徵(例如：主要特徵、輔助特徵等等)，例如特徵504。如上面所述，機器學習技術可以用於特徵提取。訓練模擬模組426可以預測特徵是否將“轉印”或“不轉印”。訓練的輸出是與可儲存在資料庫420中的特徵/圖案相關的標籤，以指示相關的特徵/圖案是否將轉印。如上面所述，儲存在資料庫420中的圖案及標籤可以用於光學鄰近校正後驗證。

可以使用通用處理器、特殊應用積體電路(ASIC)、現場可程式邏輯閘陣列(FPGA)，或者其他可程式邏輯裝置(PLD)、離散閘極或電晶體邏輯(discrete gate or transistor logic)、離散硬體部件，或者設計以執行本文所述功能之任何組合，來實現或執行結合本揭露所述之各種邏輯塊、模組以及電路。如果以軟體實現，可以將這些功能作為一或多個指令或程式碼儲存或傳輸到電腦可讀媒體上。無論軟體、韌體、中介軟體(middleware)、微程式碼、硬體描述語言或其他，軟體都應被廣義地解釋為指令、資料或任何組合。電腦可讀媒體包括電腦儲存媒體以及通訊媒體兩者，通訊媒體包括任何便於將電腦程式從一個地方傳輸到另一個地方的任何媒體。處理器可以負責執行儲存在機器可讀儲存媒體上的軟體模組。電腦可讀媒體可以耦接到處理器，使得處理器可以從儲存媒體讀取資訊(並寫入資訊到儲存媒體)。或者，儲存媒體可以整合到處理器中。機器可讀媒體可包括具有指令存在其上的電腦可讀儲存媒體。機器可讀媒體或其任何部份可以整合到處理器中，例如緩存(cache)及/或通用寄存器檔案(general register diles)。機器可讀媒體可以體現(embodied)在電腦程式產品中。

電腦可讀媒體可包括多個軟體模組。軟體模組可包括單一指令或許多指令，並且可以分佈在幾個不同的程式碼區段(code segment)上、不同程式之間以及跨越多個儲存媒體。軟體模組包括藉由設備(例如處理器)執行時，使處理系統執行各種功能的指令。因此，某些實施例可包括具有指令儲存(及/或編碼)在其上的電腦可讀媒體，指令可由一或多個處理器執行以執行本文所述之操作(例如用於執行本文所述且顯示在第3圖中的操作的指令)。

本文所述的使用機器學習於積體電路設計佈局的光學鄰近後驗證的技術可以幫助改善驗證積體電路設計佈局的效率及精確度。改善效率可以加速光罩的製造流程，進而降低相關成本。改善精確度可以減少轉印光罩的缺陷，進而減少校正或重新轉印所涉及的時間及成本。

在一實施例中，提供了一種積體電路製造方法。此方法包括接收一積體電路設計佈局。此方法包括對積體電路設計佈局執行一光學鄰近校正(OPC)程序，以產生一校正後的積體電路設計佈局。此方法更包括使用一機器學習演算法驗證校正後的積體電路設計佈局。

在一實施例中，在積體電路製造方法中，其中驗證上述校正後的積體電路設計佈局的步驟包括使用上述機器學習演算法以識別上述校正後的積體電路設計佈局的一或多個第一特徵；將識別後的上述一或多個第一特徵與一資料庫進行比較，其中上述資料庫包括複數第二特徵；以及基於與上述第二特徵關聯的上述資料庫中的複數標籤來驗證上述校正後的積體電路設計佈局。

在一實施例中，在積體電路製造方法中，其中上述複數標籤對應於一機率，其中上述機率為上述校正後的積體電路設計佈局是否將成功地轉印在一晶圓上，或者上述校正後的積體電路設計佈局是否具有缺陷地轉印在上述晶圓上。

在一實施例中，在積體電路製造方法中，其中接收上述積體電路設計佈局的步驟包括接收一圖形設計系統(GDS)檔案，並且上述校正後的積體電路設計佈局包括一調整後的圖形設計系統檔案。

在一實施例中，在積體電路製造方法中更包括產生上述資料庫，其中產生上述資料庫的步驟包括產生複數積體電路設計佈局；對每一個積體電路設計佈局執行一轉印模擬以確定一機率，上述機率為上述校正後的積體電路設計佈局是否將成功地轉印在一晶圓上，或者上述校正後的積體電路設計佈局是否具有缺陷地轉印在上述晶圓上；以及在上述資料庫中儲存與每一個積體電路設計佈局關聯的一標籤，其中上述標籤指示上述機率。

在一實施例中，在積體電路製造方法中，其中上述機器學習演算法包括以下至少一者：一卷積神經網路(convolutional neural network)演算法、一遞歸神經網路(recursive neural network)演算法、一支援向量機(support vector machine)演算法或一深度學習人工智慧演算法。

在一實施例中，在積體電路製造方法中更包括藉由在複數曝光劑量中對每一個積體電路執行複數轉印模擬以使用一緊湊光學鄰近校正模型(compact OPC model)驗證上述校正後的積體電路設計佈局以確定上述機率。

在另一實施例中，提供了一種積體電路製造系統。此系統包括一光罩製造模組，被配置以接收一積體電路設計佈局。此光罩製造模組包括一資料準備模組，被配置以對積體電路設計佈局執行一光學鄰近校正(OPC)程序以產生一校正後的積體電路設計佈局，並且使用一機器學習演算法驗證校正後的積體電路設計佈局。此光罩製造模組包括一光罩加工(mask tooling)模組，被配置以轉印校正後的積體電路設計佈局。此系統包括一積體電路製造模組，被配置以使用一光罩製造一積體電路。

在一實施例中，在積體電路製造系統中，其中上述積體電路製造系統更包括至少一記憶體以儲存一資料庫：以及上述資料準備模組被配置以藉由以下方式驗證上述校正後的積體電路設計佈局：使用上述機器學習演算法以識別上述校正後的積體電路設計佈局的一或多個第一特徵；將識別後的上述一或多個第一特徵與一資料庫進行比較，其中上述資料庫包括複數第二特徵；以及基於與上述第二特徵關聯的上述資料庫中的複數標籤來驗證上述校正後的積體電路設計佈局。

在一實施例中，在積體電路製造系統中，其中上述複數標籤對應於一機率，其中上述機率為上述校正後的積體電路設計佈局是否將成功地轉印在一晶圓上，或者上述校正後的積體電路設計佈局是否具有缺陷地轉印在上述晶圓上。

在一實施例中，在積體電路製造系統中，其中接收上述積體電路設計佈局的步驟包括接收一圖形設計系統(GDS)檔案，並且其中上述校正後的積體電路設計佈局包括一調整後的圖形設計系統檔案。

在一實施例中，在積體電路製造系統中更包括一資料訓練(data training)模組，被配置以藉由以下方式產生上述資料庫：產生複數積體電路設計佈局；對每一個積體電路設計佈局執行一轉印模擬以確定一機率，上述機率為上述校正後的積體電路設計佈局是否將成功地轉印在一晶圓上，或者上述校正後的積體電路設計佈局是否具有缺陷地轉印在上述晶圓上；以及在上述資料庫中儲存與每一個積體電路設計佈局關聯的一標籤，其中上述標籤指示上述機率。

在一實施例中，在積體電路製造系統中，其中上述機器學習演算法包括以下至少一者：一卷積神經網路(convolutional neural network)演算法、一遞歸神經網路 (recursive neural network)演算法、一支援向量機(support vector machine)演算法或一深度學習人工智慧演算法。

在一實施例中，在積體電路製造系統中，其中上述資料準備模組更被配置以藉由在複數曝光劑量中對每一個積體電路執行複數轉印模擬以使用一緊湊光學鄰近校正模型(compact OPC model)驗證上述校正後的積體電路設計佈局以確定上述機率。

在另一實施例中，提供了一種儲存有複數電腦可執行程式碼的一種電腦可讀媒體。電腦可執行程式碼包括一第一程式碼，用於接收一積體電路設計佈局。電腦可執行程式碼包括一第二程式碼，用於對上述積體電路設計佈局執行一光學鄰近校正(OPC)程序，以產生一校正後的積體電路設計佈局。電腦可執行程式碼包括一第三程式碼，用於使用一機器學習演算法驗證上述校正後的積體電路設計佈局。

在一實施例中，在電腦可讀媒體中，其中用於驗證上述校正後的積體電路設計佈局的上述第三程式碼包括：一第四程式碼，用於使用上述機器學習演算法以識別上述校正後的積體電路設計佈局的一或多個第一特徵；一第五程式碼，用於將識別後的上述一或多個第一特徵與一資料庫進行比較，其中上述資料庫包括複數第二特徵；以及一第六程式碼，用於基於與上述第二特徵關聯的上述資料庫中的複數標籤來驗證上述校正後的積體電路設計佈局。

在一實施例中，在電腦可讀媒體中，其中複數標籤對應於一機率，其中上述機率為上述校正後的積體電路設計佈局是否將成功地轉印在一晶圓上，或者上述校正後的積體電路設計佈局是否具有缺陷的轉印在上述晶圓上。

在一實施例中，在電腦可讀媒體中，其中用於接收上述積體電路設計佈局的第一代碼包括用於接收一圖形設計系統(GDS)檔案的一第七程式碼，並且其中上述校正後的積體電路設計佈局包括一調整後的圖形設計系統檔案。

在一實施例中，在電腦可讀媒體更包括用於產生上述資料庫的一第八程式碼，上述第八程式碼包括：一第九程式碼，用於產生複數積體電路設計佈局；一第十程式碼，用於對每一個積體電路設計佈局執行一轉印模擬以確定一機率，上述機率為上述校正後的積體電路設計佈局是否將成功地轉印在一晶圓上，或者上述校正後的積體電路設計佈局是否具有缺陷的轉印在上述晶圓上；以及一第十一程式碼，用於在上述資料庫中儲存與每一個積體電路設計佈局關聯的一標籤，其中上述標籤指示上述機率。

在一實施例中，在電腦可讀媒體中，其中上述機器學習演算法包括以下至少一者：一卷積神經網路(convolutional neural network)演算法、一遞歸神經網路(recursive neural network)演算法、一支援向量機(support vector rnachine)演算法或一深度學習人工智慧演算法。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/ 或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims

一種積體電路製造方法，包括：接收一積體電路設計佈局；對上述積體電路設計佈局執行一光學鄰近校正(OPC)程序，以產生一校正後的積體電路設計佈局；以及使用一機器學習演算法驗證上述校正後的積體電路設計佈局。