TW201911305A - 包括阻變隨機存取記憶體式單調計數器的電路 - Google Patents

包括阻變隨機存取記憶體式單調計數器的電路 Download PDF

Info

Publication number
TW201911305A
TW201911305A TW107112111A TW107112111A TW201911305A TW 201911305 A TW201911305 A TW 201911305A TW 107112111 A TW107112111 A TW 107112111A TW 107112111 A TW107112111 A TW 107112111A TW 201911305 A TW201911305 A TW 201911305A
Authority
TW
Taiwan
Prior art keywords
rram
circuit
resistance state
cell
count
Prior art date
Application number
TW107112111A
Other languages
English (en)
Inventor
呂士濂
翁烔城
鄒宗成
池育德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201911305A publication Critical patent/TW201911305A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/17—Embedded application
    • G06F2212/177—Smart card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種包括阻變隨機存取記憶體式單調計數器的電路包括：存儲陣列，具有多個存儲單元；控制邏輯電路，耦合到所述存儲陣列，且被配置成使用第一電壓信號使所述多個存儲單元中的第一存儲單元從第一電阻狀態轉變到第二電阻狀態，且使用第二電壓信號使所述第一存儲單元從所述第二電阻狀態轉變到第三電阻狀態；以及計數器電路，耦合到所述控制邏輯電路，且被配置成響應於所述第一存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態來將計數增大一，且響應於所述第一存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數增大一。

Description

包括阻變隨機存取記憶體式單調計數器的電路
本揭露實施例是有關於一種包括阻變隨機存取記憶體式單調計數器的電路。
單調計數器通常用於電腦系統中以在所述計數器的相應壽命內維持僅可被增大或減小的計數，即單調計數器的計數僅可在一個方向上變化。單調計數器有助於確保例如先前計數或基於先前計數的事件將不再發生。單調計數器可用於例如指派唯一數位或唯一識別碼。
舉例來說，單調計數器可用于預付現金卡（pre-paid cash card）中。一般來說，此種預付現金卡包含餘額值，所述餘額值反映以前存入的現金量的當前剩餘量。每當相應的用戶使用預付現金卡來購物時，此種餘額值便應相應地減小。然而，在一些情形中，駭客或惡意用戶可能對在前一購物期間或之後的餘額值進行備份，並利用所述備份來重複替換當前餘額值。這樣一來，駭客或惡意用戶可能永遠不會用光「備份」餘額值，此通常被稱為倒帶攻擊（rewind attack）或備份攻擊（backup attack）。鑒此，單調計數器通常被整合到此種現金卡中以產生每當用戶使用所述現金卡時便增大一的唯一計數。由於由單調計數器提供的此種計數無法逆轉或變更，因此商戶可依靠所述計數來檢測是否出現備份攻擊。
一般來說，傳統單調計數器採用各種一次性可程式設計存儲裝置（例如，電子熔絲裝置（eFuse device）、反電子熔絲裝置（anti-eFuse device）等）以利用其不可逆轉特性來提供此種計數。然而，傳統單調計數器的相應壽命通常受到此種一次性可程式設計存儲裝置的相應數目限制。換句話說，每當傳統單調計數器提供更新的計數時，一次性可程式設計存儲裝置中的相應一者便被無效化（即，無法被使用），此會不利地限制傳統單調計數器的壽命。因此，使用一次性可程式設計存儲裝置的傳統單調計數器尚未完全令人滿意。
本揭露的實施例提供一種包括阻變隨機存取記憶體式單調計數器的電路，包括：存儲陣列，具有多個存儲單元；控制邏輯電路，耦合到所述存儲陣列，且被配置成使用第一電壓信號來使所述多個存儲單元中的第一存儲單元從第一電阻狀態轉變到第二電阻狀態，且使用第二電壓信號來使所述第一存儲單元從所述第二電阻狀態轉變到第三電阻狀態；以及計數器電路，耦合到所述控制邏輯電路，且被配置成響應於所述第一存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態來將計數增大一，且響應於所述第一存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數增大一。
本揭露的實施例提供一種包括阻變隨機存取記憶體式單調計數器的電路，包括：存儲陣列，具有多個阻變隨機存取記憶體單元；控制邏輯電路，耦合到所述存儲陣列，且被配置成使用第一電壓信號來使所述多個阻變隨機存取記憶體單元中的第一阻變隨機存取記憶體單元從第一電阻狀態轉變到第二電阻狀態；以及計數器電路，耦合到所述控制邏輯電路，且被配置成響應於所述第一阻變隨機存取記憶體單元從所述第一電阻狀態轉變到所述第二電阻狀態來將計數增大一。
本揭露的實施例提供一種操作包括阻變隨機存取記憶體式單調計數器的電路的方法，包括：提供處於第一電阻狀態的存儲單元；使所述存儲單元從所述第一電阻狀態轉變到第二電阻狀態；響應於所述存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態，將計數器的計數增大一；使所述存儲單元從所述第二電阻狀態轉變到第三電阻狀態；以及響應於所述存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數器的所述計數增大一。
以下公開內容闡述了用於實作主題的不同特徵的各種示例性實施例。下文闡述元件及排列的具體實例以簡化本發明。當然這些僅為實例且並非旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵「之上」或第二特徵「上」可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本公開內容可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「之下（beneath）」、「下面（below）」、「下部的（lower）」、「上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
本發明提供包括阻變隨機存取記憶體（RRAM）式單調計數器電路的認證電路的各種實施例。在一些實施例中，認證電路包括被形成為陣列的多個RRAM單元。RRAM式單調計數器電路利用每一RRAM單元從一電阻狀態轉變到另一電阻狀態來提供無法變更及逆轉的計數。更具體來說，在一些實施例中，所公開的認證電路使被施加到每一RRAM單元的相應信號的電壓/電流電平變化從而使每一RRAM單元呈現至少三種電阻狀態。當RRAM單元從第一電阻狀態轉變到第二電阻狀態時，RRAM式單調計數器相應地將計數增大一；且當RRAM單元從第二電阻狀態轉變到第三電阻狀態時，RRAM式單調計數器相應地將計數再增大一。再者，當RRAM單元轉變到第三電阻狀態時，在一些實施例中，RRAM單元可維持在所述第三電阻狀態，即不可逆轉到第二電阻狀態或第一電阻狀態。
這樣一來，與以上所提及的傳統單調計數器相比，所公開的認證電路的RRAM式單調計數器可在使計數保持不可變更及不可逆轉的同時將所述計數的數目加倍。因此，認證電路的RRAM式單調計數器的相應壽命可實質上延長高達兩倍，此轉而會提高所述認證電路的相應可靠性。
圖1示出根據各種實施例的認證電路100的方塊圖。認證電路100包括控制邏輯電路102、RRAM電路104、RRAM式單調計數器電路106、及加密電路（encryption circuit）108。為簡潔起見，本文中將RRAM式單調計數器電路106稱為單調計數器電路106。RRAM電路104包括被形成為陣列的多個RRAM單元、以及耦合到所述多個RRAM單元的一個或多個驅動器電路及輸入/輸出（input/output，I/O）電路，下文將參照圖2來對此予以進一步詳細論述。
在一些實施例中，耦合到RRAM電路104的控制邏輯電路102被配置成使用RRAM電路104的所述一個或多個驅動器電路來使RRAM單元中的每一者從第一電阻狀態轉變到第二電阻狀態、且接著轉變到第三電阻狀態。控制邏輯電路102進一步被配置成使用RRAM電路104的I/O電路來確定每一RRAM單元當前呈現所述電阻狀態中的哪一種，並基於電阻狀態轉變的存在來判斷是否更新單調計數器電路106呈現的計數。舉例而言，當控制邏輯電路102確定RRAM單元已從相應的第一電阻狀態轉變到第二電阻狀態或者從相應的第二電阻狀態轉變到第三電阻狀態時，控制邏輯電路102可使單調計數器電路106將計數增大一，下文將參照圖4對此予以進一步詳細論述。
在一些實施例中，耦合到單調計數器電路106的加密電路108可與變化的餘額值一起使用最新更新的計數值來提供加密值。更具體來說，在一些實施例中，可使用例如（舉例來說）公開金鑰密碼演算法（public-key cryptographic algorithm）（例如，迪菲-赫爾曼金鑰交換（Diffie–Hellman key exchange）、數位簽章演算法（Digital Signature Algorithm）、李維斯特-沙米爾-阿德爾曼演算法（Rivest-Shamir- Adelman Algorithm）等）、量子密碼技術（quantum cryptographic technique）等各種密碼技術中的一種來產生加密值。舉例來說，當認證電路100被預付現金卡採用時，變化的餘額值可包括所述預付現金卡的餘額量。並且，根據一些實施例，加密電路108可使用由單調計數器電路106提供的最新更新的計數來產生加密值。這樣一來，加密值是唯一的且是不可複製的（由於計數的不可逆轉特性）。商戶可使用此種加密值來判斷是否出現以上所提及的備份攻擊。
圖2示出根據各種實施例的RRAM電路104的方塊圖。如圖所示，RRAM電路104包括具有多個RRAM單元（例如，202-1）的RRAM陣列202、位線（bit line，BL）驅動器204、字線（word line，WL）驅動器206、選擇線（select line，SL）驅動器208、形成電路210、及輸入/輸出（I/O）電路212。儘管在圖2所示實施例中，RRAM陣列200包括僅一個RRAM單元202-1，然而應理解，RRAM陣列200可包括任何所期望數目的RRAM單元，此仍保持處於本發明的範圍內。
在一些實施例中，RRAM陣列202的每一RRAM單元（例如，202-1）包括具有可變電阻的電阻器及串聯地耦合到所述電阻器的電晶體，此通常被稱為1電晶體1電阻器（1-transistor 1-resistor，1T1R）RRAM配置。這樣一來，每一RRAM單元可包括各自分別耦合到位線（BL）、字線（WL）、及選擇線（SL）的三個端子。下文將參照圖3進一步詳細闡述此種1T1R RRAM配置。
如下文將參照圖4進一步詳細論述，在一些實施例中，RRAM陣列202的所述多個RRAM單元以列-行配置進行排列，其中RRAM陣列202包括沿垂直方向（即，列）排列的多個BL、以及沿與所述垂直方向垂直的水準方向（即，行）排列的多個WL及SL。此外，每一BL與多對WL及SL交叉，且在每一交叉部位處，RRAM單元耦合到相應的BL、WL、及SL。
此外，在一些實施例中，RRAM陣列202的RRAM單元各自通過相應的BL、WL、及SL耦合到BL驅動器204、WL驅動器206、及SL驅動器208。在一些實施例中，BL驅動器204可包括一個或多個複用器、開關裝置、及/或類似裝置，所述一個或多個複用器、開關裝置、及/或類似裝置各自被配置成選擇所述BL中的一者或多者以使經耦合的RRAM單元分別置位元。相似地，WL驅動器206及SL驅動器208可各自包括一個或多個複用器、開關裝置、及/或類似裝置，所述一個或多個複用器、開關裝置、及/或類似裝置各自被配置成選擇所述WL中的一者或多者及SL中的一者或多者以使經耦合的RRAM單元分別置位元。在一些實施例中，通過相應的BL，每一RRAM單元可進一步耦合到形成電路210。形成電路210可包括一個或多個電壓源電路及/或電流源電路，所述一個或多個電壓源電路及/或電流源電路被配置成通過施加不同的電壓/電流信號來使每一RRAM單元在相應的不同電阻狀態之間轉變，下文將參照圖4對此予以進一步詳細論述。
根據各種實施例，RRAM陣列202的RRAM單元中的每一者可通過相應的BL而進一步耦合到I/O電路212。I/O電路212包括多個感測放大器（sensing amplifier，SA），所述多個感測放大器各自被配置成確定（例如，讀取）RRAM陣列202的RRAM單元中的每一者的相應電阻狀態。在一些實施例中，可將此種所確定的電阻狀態提供到控制邏輯電路102（圖1），以如以上根據一些實施例所述判斷是否更新單調計數器電路106的計數。在一些實施例中，控制邏輯電路102（圖1）可耦合到BL驅動器204、WL驅動器206、SL驅動器208、形成電路210、及I/O電路212，且被配置成控制BL驅動器204、WL驅動器206、SL驅動器208、形成電路210、及I/O電路212中的每一者，下文將參照圖4對此予以進一步詳細論述。
圖3示出根據一些實施例的RRAM陣列202（圖2）的RRAM單元202-1的示例性配置。如上所述，RRAM單元202-1被實作成1T1R RRAM配置，舉例來說，具有可變電阻的電阻器302被串聯到電晶體304。然而，在一些其他實施例中，RRAM陣列202的RRAM單元可使用展現出可變電阻特性的各種RRAM配置中的任一者，例如（舉例來說）1二極體-1電阻器（1 diode-1 resistor，1D-1R）配置、1電晶體-多電阻器（1 transistor-many resistors，1T-manyR）配置、交錯式配置（cross-bar configuration）等，此仍保持處於本發明的範圍內。
在一些實施例中，電阻器302被形成為多層式堆疊（multi-layer stack），所述多層式堆疊包括頂部電極（top electrode，TE）312、頂蓋層（capping layer）322、可變電阻介電質（variable resistance dielectric，VRD）層332、及底部電極（bottom electrode，BE）342。在一些實施例中，TE 312可由選自Pt、TiN/Ti、TiN、Ru、Ni、及其組合的材料中的至少一種形成；頂蓋層322可由例如Ti、Ni、Hf、Nb、Co、Fe、Cu、V、Ta、W、Cr、及其組合等過渡金屬材料中的至少一種形成；VRD層332可由例如TiOx、NiOx、HfOx、NbOx、CoOx、FeOx、CuOx、VOx、TaOx、WOx、CrOx、及其組合等過渡金屬氧化物材料中的至少一種形成；並且BE 342可由選自TiN、TaN、W、Pt、及其組合的材料中的至少一種形成。在一些實施例中，VRD層332可包括高介電常數介電層（high-k dielectric layer）。一般來說，VRD層332可使用特定製造工藝配方、通過例如原子層沉積（atomic layer deposition，ALD）、化學氣相沉積（chemical vapor deposition，CVD）、金屬有機化學氣相沉積（metal-organic chemical vapor deposition，MOCVD）等沉積方案來形成以具有特定厚度及晶體結構。
如上所述，每一RRAM單元還包括串聯耦合到相應電阻器的電晶體。在一些實施例中，此種電晶體通常稱為「選擇電晶體」或「使能電晶體」，「選擇電晶體」或「使能電晶體」被配置成能夠使傳導路徑流經所耦合的電阻器。如圖3中所示，選擇電晶體304串聯耦合到電阻器302。此外，在一些實施例中，TE 312耦合到相應BL且被配置成從形成電路（圖2）接收各種電壓信號（例如下文將論述的設定電壓信號（set voltage signal）、負設定信號（negative set signal））。並且，選擇電晶體304的漏極耦合到BE 342，選擇電晶體304的柵極耦合到相應WL且被配置成接收一個或多個WL置位元信號以使RRAM單元202-1被存取，且選擇電晶體304的源極耦合到相應SL且被配置成接收相對於在TE 312處接收的電壓信號而言的參考電壓信號（例如，接地（ground））。
在一些實施例中，在操作RRAM單元202-1之前，RRAM單元202-1是「展開的（unformed）」。本文中所使用的用語「展開的」指代RRAM單元的電阻器呈現高電阻狀態（high resistance state，HRS）。舉例來說，當RRAM單元202-1處於HRS時，RRAM單元202-1可呈現範圍介於約10千歐姆（kilo ohm）與約100千歐姆之間的電阻值。在一些實施例中，可在RRAM單元202-1尚未被施加任何應力（例如，電壓/電流信號）時提供此種展開的RRAM單元202-1。
為操作RRAM單元202-1，通過相應WL以置位元信號將選擇電晶體304啟動（即，接通），且接著在RRAM單元202-1兩端施加具有第一極性（例如，BL被設置成具有正電壓且SL為接地）的第一電壓信號。這樣一來，BL（及TE 312）處的較高的電壓將帶負電荷的氧離子從VRD層332拉動到頂蓋層322且因此在VRD層332內留下氧空缺（oxygen vacancy），此使得存在於BE 342中的電子能夠從BE 342分別穿過VRD層332及頂蓋層322行進（例如，跳行）並最終到達TE 312。因此，「形成」穿過VRD層332的第一傳導路徑。在形成此種第一傳導路徑之前，如以上所提及，電阻器302保持處於HRS，且一旦形成所述第一傳導路徑，則電阻器302從HRS轉變到低電阻狀態（low resistance state，LRS），且在BL與SL之間流動有幅值相對較高的電流。舉例來說，當RRAM單元202-1處於LRS時，RRAM單元202-1可呈現與HRS的情形相比實質上較低的電阻值，所述電阻值的範圍介於約10千歐姆與約20千歐姆之間。
在一些實施例中，在使選擇電晶體304保持接通的同時，在RRAM單元202-1兩端施加具有第二極性（例如，SL被設置成具有正電壓且BL為接地）的第二電壓信號。這樣一來，SL處的較高的電壓將氧離子從頂蓋層322拉回VRD層332，且因此填充VRD層332處的氧空缺中的一些氧空缺，此會防止存在於BE 342中的電子能夠從BE 342穿過層332及322行進（例如，跳行）到TE 312。因此，第一傳導路徑消失，以使電阻器302轉變回HRS狀態且自SL到BL流動有幅值較低的電流。
一般來說，當在BL處施加比在SL處施加的電壓高的正電壓（例如，上述第一電壓信號）時，VRD層332由於傳導路徑（例如，上述第一傳導路徑）的形成而展現出較低的電阻率（resistivity），此使RRAM單元202-1處於LRS。因此，施加在RRAM單元202-1兩端的電壓通常被稱為RRAM單元202-1的「設定」電壓。另一方面，當在SL處施加比在BL處施加的電壓高的正電壓（即，相對於TE 312，施加在RRAM單元202-1兩端的負電壓）（例如，上述第二電壓信號）時，VRD層332由於缺少第一傳導路徑而展現出較高的電阻率，此使RRAM單元202-1轉變回HRS。因此，施加在RRAM單元202-1兩端的電壓通常被稱為RRAM單元202-1的「重設（reset）」電壓。隨著進一步提高重設電壓的電壓位準（即，相對於TE 312，在RRAM單元202-1兩端施加更大的負電壓），在一些實施例中，可能有更多數目的缺陷從BE 342穿過VRD層332及頂蓋層322遷移並到達TE 312，此使得在VRD層332兩端形成第二傳導路徑。當形成此種第二傳導路徑時，VRD層332展現出更低的電阻率，此轉而使RRAM單元202-1轉變到極低電阻狀態（very low resistance state，VLRS）。舉例來說，當RRAM單元202-1處於VLRS時，RRAM單元202-1可呈現與LRS的情形相比實質上較低的電阻值，所述電阻值的範圍介於約1歐姆（ohm）與約10歐姆之間。施加在RRAM單元202-1兩端的此種電壓通常被稱為RRAM單元202-1的「負設定」電壓。在一些實施例中，一旦RRAM單元202-1轉變到VLRS，則RRAM單元202-1無法轉變回LRS或HRS。換句話說，RRAM單元202-1不可逆轉到LRS或HRS，此尤其（但不僅僅）對在單調計數器中使用的RRAM單元202-1有用。
根據本發明的一些實施例，認證電路100（圖1）使用RRAM陣列202的每一RRAM單元的此三種電阻狀態（HRS、LRS、及VLRS）來增大單調計數器電路106的計數數目從而延長相應壽命。具體來說，當對RRAM單元施加相應的「設定」電壓時，所述RRAM單元從相應的HRS轉變到LRS，此會將計數增大一。當對RRAM單元施加相應的負設定電壓時，所述RRAM單元從LRS轉變到相應的VLRS，此會將計數再增大一。即，每一RRAM單元可負責兩次計數。這樣一來，當單調計數器電路106使用RRAM陣列202來更新相應的計數時，計數的數目可為RRAM陣列202的RRAM單元的數目的約兩倍。再者，當每一RRAM單元轉變到VLRS（例如，負責兩次計數）時，所述RRAM單元無法轉變回HRS或LRS，由於所述計數不可逆轉，因而此會進一步提高認證電路100的安全性。下文將參照圖4進一步詳細論述認證電路100的操作。
圖4示出根據各種實施例的認證電路100的混合電路及方塊圖。如以上所提及，RRAM陣列202包括以列-行配置排列的任何所期望數目的RRAM單元。在圖4所示所說明實施例中，出於說明目的，RRAM陣列202包括設置於RRAM陣列202的相應位置中的三個RRAM單元410、420、及430。RRAM陣列202中的RRAM單元中的每一者實質上與以上所論述的RRAM單元202-1相似（圖3）。
因此，RRAM單元410包括串聯耦合的電阻器412及選擇電晶體414；RRAM單元420包括串聯耦合的電阻器422及選擇電晶體424；且RRAM單元430包括串聯耦合的電阻器432及選擇電晶體434，其中電阻器412、422、及432中的每一者實質上與RRAM單元202-1的電阻器302相似，且選擇電晶體414、424、及434中的每一者實質上與RRAM單元202-1的選擇電晶體304相似。
此外，RRAM單元410通過BL 441、WL 443、及SL 445分別耦合到BL驅動器204、WL驅動器206、及SL驅動器208；RRAM單元420通過BL 447、WL 443、及SL 445分別耦合到BL驅動器204、WL驅動器206、及SL驅動器208；且RRAM單元430通過BL 441、WL 449、及SL 451分別耦合到BL驅動器204、WL驅動器206、及SL驅動器208。
在一些實施例中，RRAM單元410及420通過共用的WL 443及SL 445耦合到WL驅動器206及SL驅動器208。換句話說，RRAM單元410及420沿共用的第一行排列。儘管沿此種第一行示出僅兩個RRAM單元（例如，410及420），然而可沿所述第一行設置任何所期望數目的RRAM單元，其中沿所述第一行的RRAM單元中的每一者通過共用的WL 443及SL 445耦合到WL驅動器206及SL驅動器208，但利用相應的BL而耦合到BL驅動器204。相似地，RRAM單元410及430通過共用的BL 441耦合到BL驅動器204及I/O電路212。換句話說，RRAM單元410及430沿共用的第一列排列。儘管沿此種第一列示出僅兩個RRAM單元（例如，410及430），然而可沿所述第一列設置任何所期望數目的RRAM單元，其中沿第一列的RRAM單元中的每一者通過共用的BL 441耦合到BL驅動器204及I/O電路212，但利用相應的WL及SL而耦合到WL驅動器206及SL驅動器208。
在一些實施例中，在第一次使用認證電路100之前，單調計數器電路106可從0開始其計數，且RRAM陣列202的RRAM單元（例如，410、420、430等）中的每一者可「展開」。如以上參照圖3所述，當RRAM單元展開時，RRAM單元呈現HRS。隨後，當使用認證電路100（此可由事件（例如，使用者使用包括認證電路100的預付現金卡來進行第一次支付）觸發）時，控制邏輯電路102可使用WL驅動器206來提供WL置位元信號以選擇第一WL（即，RRAM陣列202的第一行）從而啟動RRAM單元的沿著所選擇的第一行的相應選擇電晶體，且使用SL驅動器208來選擇沿著第一行的對應SL。控制邏輯電路102同時或隨後使用BL驅動器204來選擇特定BL。這樣一來，選擇特定RRAM單元。
使用RRAM單元410作為實例，控制邏輯電路102通過WL驅動器206將WL 443置位以啟動選擇電晶體414，且接著通過SL驅動器208及BL驅動器204分別將SL 445及BL 441置位。控制邏輯電路102接著使用形成電路210來在RRAM單元410兩端施加相應的「設定」電壓。在一些實施例中，此種設定電壓可為正值。換句話說，RRAM單元410的電阻器412的與BL 441耦合的端子施加有正設定電壓，且RRAM單元410的電晶體414的源極端耦合到接地。基於RRAM單元202-1的操作原理，如以上參照圖3所述，當在RRAM單元410兩端施加設定電壓時，RRAM單元410可從HRS轉變到LRS。因此，與處於HRS的RRAM單元410相比，流經RRAM單元410的電流信號的相應電流電平可實質上提高。
在一些實施例中，控制邏輯電路102使用I/O電路212、通過將流經RRAM單元410的電流信號或存在於BL 441上的電壓信號與參考信號進行比較來判斷RRAM單元410是否已成功地從HRS轉變到LRS。舉例來說，I/O電路212可包括具有第一輸入端子及第二輸入端子的第一感測放大器。第一輸入端子耦合到BL 441以接收電流信號（流經RRAM單元410）或電壓信號（存在於BL 441上），且第二輸入端子耦合到與1T1R RRAM配置相似的參考單元，所述參考單元的電阻器具有與當RRAM單元410處於HRS時RRAM單元410的電阻器412的電阻率大約相同的恒定電阻率。這樣一來，I/O電路212的第一感測放大器（其可為電流或電壓感測放大器）可將電流/電壓信號分別與在第一輸入端子及第二輸入端子處接收的參考信號進行比較以判斷RRAM單元410是否已從HRS轉變到LRS。
在一些實施例中，如果I/O電路212確定RRAM單元410已從HRS轉變到LRS，則控制邏輯電路102可獲知此種轉變，並使單調計數器電路106將計數例如從0增大到1。因此，加密電路108可與包括認證電路100的預付現金卡的當前餘額值（例如，在用戶進行第一次支付之後預付現金卡的剩餘餘額（例如，$50））一起使用此種更新的計數來提供第一更新加密值（例如，基於剩餘餘額$50及計數「1」的加密值）。
隨後，當再次使用認證電路100（此可由另一事件（例如，用戶使用預付現金卡進行第二次支付）觸發）時，控制邏輯電路102可遵行上述操作而選擇RRAM單元410，但會使形成電路210在RRAM單元410兩端施加相應的「負設定」電壓。
在一些實施例中，此種負設定電壓可為負值。換句話說，RRAM單元410的電阻器412的與BL 441耦合的端子施加有負設定電壓，且RRAM單元410的電晶體414的源極端耦合到接地。基於RRAM單元202-1的操作原理，如以上參照圖3所闡述，當在RRAM單元410兩端施加負設定電壓時，RRAM單元410可從LRS轉變到VLRS。因此，與處於LRS的RRAM單元410相比，流經RRAM單元410的電流信號的電流電平可進一步提高。相似地，I/O電路212可使用第二感測放大器來判斷RRAM單元410是否已成功地從LRS轉變到VLRS。
舉例來說，第二感測放大器可具有耦合到BL 441的一個輸入端子及耦合到與1T1R RRAM配置相似的另一參考單元的另一輸入端子，所述另一參考單元的電阻器具有與當RRAM單元410處於LRS時RRAM單元410的電阻器412的電阻率大約相同的恒定電阻率。這樣一來，I/O電路212的第二感測放大器可遵行與第一感測放大器相似的操作以判斷RRAM單元410是否已從LRS轉變到VLRS。
如果I/O電路212確定RRAM單元410已從LRS轉變到VLRS，則控制邏輯電路102可獲知此種轉變，並使單調計數器電路106進一步將計數例如從1增大到2。因此，加密電路108可與在使用者進行第二次支付之後預付現金卡的剩餘餘額（例如，$20）一起使用此種更新的計數來提供第二更新加密值（例如，基於剩餘餘額$20及計數「2」的加密值）。
如以上所提及，由於計數無法被逆轉或變更，因此商戶可依賴由認證電路100提供的此計數來判斷是否已出現以上提及的備份攻擊中的一種。舉例來說，用戶可對前一剩餘餘額進行備份，或者甚至對前一加密值進行備份，並以所述前一剩餘餘額或加密值來替換當前剩餘餘額或加密值。然而，由於每當用戶使用預付現金卡時計數便不可逆轉地增大一，因此即便所述用戶以備份來替換當前加密值，商戶仍可基於當前計數與可被從備份解密的前一計數之間的不匹配而檢測到此種備份攻擊。
在一些其他實施例中，不再利用RRAM單元410從LRS轉變到VLRS來負責將計數增大（以上實例中的從1增大到2），而是控制邏輯電路102可使用BL驅動器204來選擇RRAM單元420且使用形成電路210來在RRAM單元420兩端施加相應的設定電壓以使RRAM單元420從HRS轉變到LRS。並且，控制邏輯電路102利用RRAM單元420從HRS轉變到LRS來使單調計數器電路106將計數從1增大到2。
圖5示出根據各種實施例的用於操作認證電路100（圖1）的方法500的流程圖。在各種實施例中，方法500的操作由圖1至圖4中所示的相應組件執行。出於論述的目的，將結合圖1至圖4闡述方法500的以下實施例。應注意，方法500的所示實施例僅為實例。因此，應理解，可對各種操作中的任意操作進行省略、重新排序、及/或添加，此仍保持處於本發明的範圍內。
根據各種實施例，所述方法開始於操作502，在操作502中提供包括各自被展開的多個RRAM單元的RRAM陣列。如以上所提及，當RRAM單元被展開時，此種RRAM單元可呈現HRS。使用RRAM陣列202作為實例，將RRAM陣列202的RRAM單元（例如，410、420、430等）中的每一者展開，以使每一RRAM單元處於HRS。
接下來，根據各種實施例，在操作504處，選擇RRAM陣列的第一RRAM單元。繼續使用以上實例，由控制邏輯電路102通過用於將RRAM單元410的相應WL 443、SL 445、及BL 441置位的WL驅動器206、SL驅動器208、及BL驅動器204來選擇RRAM單元410。
接下來，根據各種實施例，在操作506處，將所選擇的第一RRAM單元410從HRS轉變到相應的LRS。仍然使用以上實例，在選擇RRAM單元410之後，控制邏輯電路102使用形成電路210在RRAM單元410兩端施加相應的設定電壓以使RRAM單元410從HRS轉變到LRS。
接下來，根據各種實施例，在操作508處，將單調計數器電路的計數相應地增大一。仍然使用以上實例，響應於RRAM單元410從HRS轉變到LRS，控制邏輯電路102將單調計數器電路106的計數增大一。在一些實施例中，單調計數器電路106可將此種更新的計數提供到所耦合的加密電路108，且加密電路108可與當前餘額值一起使用所述更新的計數來提供加密值。
根據各種實施例，在操作510處，將所選擇的第一RRAM單元從LRS轉變到相應的VLRS。仍然使用以上實例，在RRAM單元410轉變到LRS之後，控制邏輯電路102使用形成電路210在RRAM單元410兩端施加相應的負設定電壓以使RRAM單元410從LRS轉變到VLRS。在一些實施例中，一旦RRAM陣列202的RRAM單元中的任一者轉變到VLRS，則此種RRAM單元無法轉變回LRS或HRS。
接下來，根據各種實施例，在操作512處，再次將單調計數器電路的計數增大一。響應於RRAM單元410從LRS轉變到VLRS，控制邏輯電路102將單調計數器電路106的計數增大一。在一些實施例中，單調計數器電路106可將此種更新的計數提供到所耦合的加密電路108，且加密電路108可與當前餘額值一起使用所述更新的計數來提供另一加密值。
在一些實施例中，方法500可繼續進行進一步的操作以選擇RRAM陣列的另一RRAM單元（此與操作504相似），且執行與參照操作506至508所述的過程相似的過程以再將計數增大一，並執行與參照操作510至512所述的過程相似的過程以再將計數增大一。類似地，可以任意所期望次數反覆運算地執行方法500的操作504至512，直到RRAM陣列的所有RRAM單元均各自轉變到相應的VLRS。
在實施例中，一種包括阻變隨機存取記憶體式單調計數器的電路包括：存儲陣列，具有多個存儲單元；控制邏輯電路，耦合到所述存儲陣列，且被配置成使用第一電壓信號來使所述多個存儲單元中的第一存儲單元從第一電阻狀態轉變到第二電阻狀態，且使用第二電壓信號來使所述第一存儲單元從所述第二電阻狀態轉變到第三電阻狀態；以及計數器電路，耦合到所述控制邏輯電路，且被配置成響應於所述第一存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態來將計數增大一，且響應於所述第一存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數增大一。
在本揭露的實施例中，其中所述多個存儲單元各自包括阻變隨機存取記憶體單元。在本揭露的實施例中，其中，當所述第一存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態時，所述第一存儲單元呈現實質上較低的電阻值。在本揭露的實施例中，其中，當所述第一存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態時，所述第一存儲單元呈現實質上較低的電阻值。在本揭露的實施例中，其中，當所述第一存儲單元轉變到所述第三電阻狀態時，所述第一存儲單元無法轉變回所述第一電阻狀態或所述第二電阻狀態。在本揭露的實施例中，其中所述控制邏輯電路還被配置成使用所述第一電壓信號來使所述多個存儲單元中的第二存儲單元從相應的第一電阻狀態轉變到相應的第二電阻狀態。在本揭露的實施例中，其中所述計數器電路還被配置成響應於所述第二存儲單元從所述相應的第一電阻狀態轉變到所述相應的第二電阻狀態來使相應的所述計數增大一。在本揭露的實施例中，其中所述第一電壓信號是正值，而所述第二電壓信號是負值。
在另一實施例中，一種包括阻變隨機存取記憶體式單調計數器的電路包括：存儲陣列，具有多個阻變隨機存取記憶體（RRAM）單元；控制邏輯電路，耦合到所述存儲陣列，且被配置成使用第一電壓信號來使所述多個RRAM單元中的第一RRAM單元從第一電阻狀態轉變到第二電阻狀態；以及計數器電路，耦合到所述控制邏輯電路，且被配置成響應於所述第一RRAM單元從所述第一電阻狀態轉變到所述第二電阻狀態來將計數增大一。
在本揭露的實施例中，其中所述控制邏輯電路還被配置成使用第二電壓信號來使所述第一阻變隨機存取記憶體單元從所述第二電阻狀態轉變到第三電阻狀態。在本揭露的實施例中，其中所述計數器電路還被配置成響應於所述第一阻變隨機存取記憶體單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數增大一。在本揭露的實施例中，其中，當所述第一阻變隨機存取記憶體單元轉變到所述第三電阻狀態時，所述第一阻變隨機存取記憶體單元無法轉變回所述第一電阻狀態或所述第二電阻狀態。在本揭露的實施例中，其中，當所述第一阻變隨機存取記憶體單元從所述第二電阻狀態轉變到所述第三電阻狀態時，所述第一阻變隨機存取記憶體單元呈現實質上較低的電阻值。在本揭露的實施例中，其中，當所述第一阻變隨機存取記憶體單元從所述第一電阻狀態轉變到所述第二電阻狀態時，所述第一阻變隨機存取記憶體單元呈現實質上較低的電阻值。在本揭露的實施例中，其中所述控制邏輯電路還被配置成使用所述第一電壓信號來使所述多個阻變隨機存取記憶體單元中的第二阻變隨機存取記憶體單元從相應的第一電阻狀態轉變到相應的第二電阻狀態。在本揭露的實施例中，其中所述計數器電路還被配置成響應於所述第二阻變隨機存取記憶體單元從所述相應的第一電阻狀態轉變到所述相應的第二電阻狀態來將相應的所述計數增大一。
在又一實施例中，一種操作包括阻變隨機存取記憶體式單調計數器的電路的方法包括：提供處於第一電阻狀態的存儲單元；使所述存儲單元從所述第一電阻狀態轉變到第二電阻狀態；響應於所述存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態，將計數器的計數增大一；使所述存儲單元從所述第二電阻狀態轉變到第三電阻狀態；以及響應於所述存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數器的所述計數增大一。
在本揭露的實施例中，其中，當所述存儲單元轉變到所述第三電阻狀態時，所述存儲單元無法轉變回所述第一電阻狀態或所述第二電阻狀態。在本揭露的實施例中，其中所述存儲單元包括阻變隨機存取記憶體單元。在本揭露的實施例中，其中，當所述存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態時，所述存儲單元呈現較低的電阻值，且當所述存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態時，所述存儲單元呈現更低的電阻值。
前述內容概述了若干實施例的特徵以使所屬領域中的普通技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，其可容易地使用本發明作為設計或修改其他工藝及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及變更。
100‧‧‧認證電路
102‧‧‧控制邏輯電路
104‧‧‧RRAM電路
106‧‧‧單調計數器電路
108‧‧‧加密電路
202‧‧‧RRAM陣列
202-1、420、430‧‧‧RRAM單元
204‧‧‧位線（BL）驅動器
206‧‧‧字線（WL）驅動器
208‧‧‧選擇線（SL）驅動器
210‧‧‧形成電路
212‧‧‧輸入/輸出（I/O）電路
302、412、422、432‧‧‧電阻器
304、414‧‧‧電晶體/選擇電晶體
312‧‧‧頂部電極（TE）
322‧‧‧層/頂蓋層
332‧‧‧層/可變電阻介電質（VRD）層
342‧‧‧底部電極（BE）
410‧‧‧RRAM單元/第一RRAM單元
424、434‧‧‧選擇電晶體
441、447‧‧‧位線（BL）
443、449‧‧‧字線（WL）
445、451‧‧‧選擇線（SL）
500‧‧‧方法
502、504、506、508、510、512‧‧‧操作
BL‧‧‧位線
SL‧‧‧選擇線
WL‧‧‧字線
結合附圖閱讀以下詳細說明，會最好地理解本發明的各個方面。應注意，各種特徵未必按比例繪製。實際上，為論述清晰起見，可任意增大或減小各種特徵的尺寸及幾何形狀。 圖1示出根據一些實施例的包括單調計數器電路的認證電路的方塊圖。 圖2示出根據一些實施例的圖1所示認證電路的阻變隨機存取記憶體（resistive random access memory，RRAM）電路的方塊圖。 圖3示出根據一些實施例的圖2所示RRAM電路的RRAM單元的示例性配置。 圖4示出根據一些實施例的圖1所示認證電路的混合電路及方塊圖。 圖5示出根據一些實施例的操作圖1所示認證電路的示例性方法的流程圖。

Claims (1)

  1. 一種包括阻變隨機存取記憶體式單調計數器的電路，包括： 存儲陣列，具有多個存儲單元； 控制邏輯電路，耦合到所述存儲陣列，且被配置成使用第一電壓信號來使所述多個存儲單元中的第一存儲單元從第一電阻狀態轉變到第二電阻狀態，且使用第二電壓信號來使所述第一存儲單元從所述第二電阻狀態轉變到第三電阻狀態；以及 計數器電路，耦合到所述控制邏輯電路，且被配置成響應於所述第一存儲單元從所述第一電阻狀態轉變到所述第二電阻狀態來將計數增大一，且響應於所述第一存儲單元從所述第二電阻狀態轉變到所述第三電阻狀態來再次將所述計數增大一。
TW107112111A 2017-07-31 2018-04-09 包括阻變隨機存取記憶體式單調計數器的電路 TW201911305A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762538989P 2017-07-31 2017-07-31
US62/538,989 2017-07-31
US15/898,119 US10482958B2 (en) 2017-07-31 2018-02-15 RRAM-based monotonic counter
US15/898,119 2018-02-15

Publications (1)

Publication Number Publication Date
TW201911305A true TW201911305A (zh) 2019-03-16

Family

ID=65038118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112111A TW201911305A (zh) 2017-07-31 2018-04-09 包括阻變隨機存取記憶體式單調計數器的電路

Country Status (3)

Country Link
US (2) US10482958B2 (zh)
CN (1) CN109325372A (zh)
TW (1) TW201911305A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10482958B2 (en) * 2017-07-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based monotonic counter
US11069742B2 (en) * 2019-11-23 2021-07-20 Tetramem Inc. Crossbar array circuit with parallel grounding lines

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
US10482958B2 (en) * 2017-07-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based monotonic counter

Also Published As

Publication number Publication date
CN109325372A (zh) 2019-02-12
US10916305B2 (en) 2021-02-09
US10482958B2 (en) 2019-11-19
US20200051631A1 (en) 2020-02-13
US20190035458A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
US9997244B1 (en) RRAM-based authentication circuit
Siemon et al. Realization of boolean logic functionality using redox‐based memristive devices
JP6508478B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
KR102152759B1 (ko) 저항성 랜덤 액세스 메모리 디바이스
US9898598B2 (en) Authentication system having a non-volatile memory including memory cells in initial or variable states and a host computer for performing authentication therebetween
JP6532024B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US7936585B2 (en) Non-volatile memory cell with non-ohmic selection layer
EP2953134B1 (en) Non-volatile memory device
CN105632543A (zh) 具有防篡改性的非易失性存储装置及集成电路卡
Chou et al. Crossbar array of selector-less TaOx/TiO2 bilayer RRAM
JP2017215935A (ja) 認証装置および認証方法
US9792987B1 (en) Resistive random access memory device
TWI721063B (zh) 儲存陣列
US11450358B2 (en) On-the-fly programming and verifying method for memory cells based on counters and ECC feedback
WO2016175744A1 (en) Memristive crossbar array having multi-selector memristor cells
US10916305B2 (en) RRAM-based monotonic counter
Yu et al. Enhanced scouting logic: A robust memristive logic design scheme
US20170271408A1 (en) Memory cell with a multi-layered selector
Vourkas et al. Memristive crossbar-based nonvolatile memory
US11776590B2 (en) On-the-fly programming and verifying method for memory cells based on counters and ECC feedback
US20150221701A1 (en) Memory device and memory cell array
CN117521163A (zh) 一种基于互补阻变忆阻器的物理不可克隆函数的实现方法