TW201838119A - 封裝結構及其製作方法 - Google Patents
封裝結構及其製作方法 Download PDFInfo
- Publication number
- TW201838119A TW201838119A TW106112111A TW106112111A TW201838119A TW 201838119 A TW201838119 A TW 201838119A TW 106112111 A TW106112111 A TW 106112111A TW 106112111 A TW106112111 A TW 106112111A TW 201838119 A TW201838119 A TW 201838119A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- forming
- dielectric layer
- layer
- package structure
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種封裝結構及其製作方法。所述封裝結構包括線路基板、導電層、晶片以及封裝膠體。線路基板具有線路結構,其中所述線路基板於第一表面處具有凹槽與位於所述凹槽下方的多個開口,所述多個開口暴露出部分所述線路結構,且與所述第一表面相對的第二表面暴露部分所述線路結構。導電層配置於所述開口的側壁與底部上。晶片配置於所述凹槽中,其中所述晶片具有多個凸塊,且所述多個凸塊分別配置於對應的開口中。封裝膠體配置於所述第一表面與所述晶片上。
Description
本發明是有關於一種半導體結構及其製作方法,且特別是有關於一種封裝結構及其製作方法。
對於晶片以覆晶(flip chip)接合方式接合至線路基板的封裝結構來說,一般是先將晶片接合至線路基板,然後進行模製製程,以形成包覆晶片的封裝膠體(molding compound)。
然而,在將晶片以覆晶接合方式接合至線路基板時,晶片的凸塊(bump)與線路基板的接墊(pad)之間容易產生對準失誤的情形,以致於晶片與線路基板無法達成有效的電性連接。
此外,對於薄型化的封裝結構來說,在接合晶片之前會先對晶片進行薄化處理。然而,經薄化處理的晶片容易具有翹曲(warpage)問題,因此也容易導致晶片與線路基板無法有效接合。
另外,在以模製製程形成封裝膠體時,封裝膠體往往無法完全地填滿晶片與線路基板之間的區域而在所形成的封裝結構中產生許多空隙(void),因而導致封裝結構的可靠度降低。
本發明提供一種封裝結構,其中晶片配置於線路基板的凹槽中,且晶片的凸塊配置於凹槽下方的開口中。
本發明提供一種封裝結構的製作方法,其用以形成上述封裝結構。
本發明的封裝結構包括線路基板、導電層、晶片以及封裝膠體。線路基板具有線路結構,其中所述線路基板於第一表面處具有凹槽與位於所述凹槽下方的多個開口,所述多個開口暴露出部分所述線路結構,且與所述第一表面相對的第二表面暴露部分所述線路結構。導電層配置於所述開口的側壁與底部上。晶片配置於所述凹槽中,其中所述晶片具有多個凸塊,且所述多個凸塊分別配置於對應的開口中。封裝膠體配置於所述第一表面與所述晶片上。
在本發明的封裝結構的一實施例中,更包括多個銲球,所述多個銲球配置於由所述第二表面暴露出的所述線路結構上。
在本發明的封裝結構的一實施例中,所述線路基板包括基板以及介電層。所述線路結構的一部分位於所述基板中。介電層配置於所述基板上,其中所述線路結構的剩餘部分位於所述介電層中,且所述介電層具有所述凹槽與所述多個開口。
本發明的封裝結構的製作方法包括以下步驟:提供具有線路結構的線路基板,其中所述線路基板於第一表面處具有凹槽與位於所述凹槽下方的多個開口,所述多個開口暴露出部分所述線路結構;於所述開口的側壁與底部上形成導電層;提供具有多個凸塊的晶片;以所述凸塊朝向所述第一表面的方式將晶片設置於所述凹槽中,其中所述多個凸塊分別位於對應的開口中;移除相對於所述第一表面的第二表面處的部分所述線路基板,以暴露出部分所述線路結構;以及於所述第一表面與所述晶片上形成封裝膠體。
在本發明的封裝結構的製作方法的一實施例中,所述線路基板的形成方法包括以下步驟:於基板中形成所述線路結構的一部分;於所述基板上形成第一介電層;於所述第一介電層中形成所述線路結構的剩餘部分;於所述第一介電層上形成第二介電層,其中所述第二介電層具有所述多個開口;以及於所述第二介電層上形成第三介電層,其中所述第三介電層具有所述凹槽。
在本發明的封裝結構的製作方法的一實施例中,在形成所述第二介電層之後以及在形成所述第三介電層之前,於所述多個開口中形成所述導電層。
在本發明的封裝結構的製作方法的一實施例中,所述凹槽的形成方法包括以下步驟:在形成所述導電層之後,於所述多個開口中形成罩幕層;於所述第二介電層上形成介電材料層;於所述介電材料層上形成罩幕圖案;以所述罩幕圖案為罩幕,移除部分所述介電材料層,以形成所述凹槽;以及移除所述罩幕圖案與所述罩幕層。
在本發明的封裝結構的製作方法的一實施例中,在將所述晶片設置於所述凹槽中之後以及在形成所述封裝膠體之前,更可以移除部分所述晶片,以減少所述晶片的厚度。
在本發明的封裝結構的製作方法的一實施例中,所述晶片的表面與所述第一表面例如為共平面的。
在本發明的封裝結構的製作方法的一實施例中,更包括於由所述第二表面暴露出的所述線路結構上形成多個銲球。
基於上述,在本發明中,由於晶片在接合至線路基板之前並未被薄化,因此可避免晶片因薄化而翹曲且無法與線路基板有效地接合的問題。此外,在本發明中,封裝膠體不需形成於晶片與線路基板之間,因此可避免封裝膠體無法完全地填滿二者之間的區域的問題。另外,在本發明中,藉由凹槽與開口可使晶片準確地與線路基板接合而不會偏移,使得晶片能夠與線路基板有效地電性連接。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1H為依據本發明實施例的封裝結構的製作流程剖面示意圖。首先,請參照圖1A,於基板100中形成線路圖案102。基板100例如是矽晶圓或玻璃基板。線路圖案102的形成方法例如是先對基板100進行圖案化製程,以於基板100中形成凹槽圖案100a。然後,進行電鍍製程,以於凹槽圖案100a中形成導電層來作為線路圖案102。上述的導電層例如為銅層。
然後,請參照圖1B,於基板100上形成覆蓋線路圖案102的第一介電層104。第一介電層104的材料例如是環氧樹脂(epoxy resin)。接著,於第一介電層104中形成與線路圖案102連接的線路圖案106。線路圖案106包括線路層106a與導通孔(conductive via)106b。線路圖案106的形成方法與材料為本領域技術人員所熟知,於此不再贅述。在本實施例中,第一介電層104中僅具有一層線路層,但本發明不限於此。在其他實施例中,第一介電層104中也可具有多層線路層。在本實施例中,位於基板100中的線路圖案102與位於第一介電層104中的線路圖案106統稱為線路結構。
接著,請參照圖1C,於第一介電層104上形成覆蓋線路圖案106的第二介電層108。第二介電層108的材料例如是環氧樹脂。第二介電層108具有暴露出部分線路圖案106的開口108a。第二介電層108的形成方法例如是先於線路圖案106上對應於開口108a的位置形成罩幕圖案。然後,於罩幕圖案所暴露出來的區域中形成介電材料層(例如使用化學氣相沉積法)。之後,移除罩幕圖案。如此一來,即可形成具有開口108a的第二介電層108。在本實施例中,開口108a的側壁傾斜於第一介電層104的表面上,但本發明不限於此。在其他實施例中,開口108a的側壁也可以與第一介電層104的表面垂直,或者開口108a的側壁也可以呈曲面狀。
然後,於開口108a的側壁與底部上形成導電層110。導電層110的材料例如為導電樹脂。導電層110的形成方法例如是先於第二介電層108上形成導電材料層(例如使用旋轉塗佈法),且導電材料層將開口108a填滿。然後,移除開口108a外的導電材料層(例如使用化學機械研磨法)。接著,進行微影製程與蝕刻製程,移除位於開口108a的中央部分的導電材料層,以於開口108a的側壁與底部上保留導電材料層。在本實施例中,由於利用導電樹脂來作為導電層110,因此除了可用以使後續形成於開口108a中的元件與線路圖案106電性連接之外,還可用以將上述元件穩固地黏著於開口108a中。
接著,於開口108a中形成罩幕層112。罩幕層的材料例如是光阻。罩幕層112的形成方法例如是先於第二介電層108上形成罩幕材料層,且罩幕材料層將開口108a填滿。然後,移除開口108a外的罩幕材料層(例如使用化學機械研磨法)。
然後,請參照圖1D,於第二介電層104上形成具有暴露所有開口108a的凹槽114a的第三介電層114。第三介電層114的材料例如是環氧樹脂。第三介電層114的形成方法例如是先於第二介電層108上形成介電材料層(例如使用化學氣相沉積法)。接著,於介電材料層上形成罩幕圖案116。罩幕圖案116的材料例如是光阻。罩幕圖案116暴露出欲形成凹槽114a的區域。然後,以罩幕圖案116為罩幕來移除部分介電材料層(例如進行非等向蝕刻製程),直到暴露出導電層110與罩幕層112的頂面。
特別一提的是,凹槽114a用以容置待封裝的晶片,因此凹槽114a除了必須暴露所有開口108a之外,其寬度必須不小於待封裝的晶片的寬度。此外,由於凹槽114a用以容置待封裝的晶片,因此凹槽114a的深度(即第三介電層114的厚度)與最終形成的封裝結構的厚度相關,後續將對此進行說明。
接著,請參照圖1E,移除罩幕層112與罩幕圖案116。在本實施例中,由於罩幕層112與罩幕圖案116的材料相同(例如皆為光阻),因此可在同一個步驟中將兩者同時移除。如此一來,完成了本實施例的具有線路結構12的線路基板10的製作。也就是說,在本實施例中,線路基板10包括基板100、第一介電層104、第二介電層108與第三介電層114,且線路基板10具有由線路圖案102與線路圖案106構成的線路結構12。在本實施例中,第三介電層114的表面可視為線路基板10的第一表面10a,而基板100的未設置有線路圖案102的表面可視為線路基板10的第二表面10b。
然後,請參照圖1F,將待封裝的晶片117置於凹槽114a中。詳細地說,晶片117的主動表面(active area)上具有用以與外部元件連接的凸塊116a。在此步驟中,將晶片117以凸塊116a朝向線路基板10的第一表面10a的方式(亦即以覆晶的方式)將晶片117置於凹槽114a中,且使凸塊116a置於開口108a中。也就是說,在本實施例中,藉由凹槽114a與開口108a可使晶片117位於正確的位置而不會偏移,因此使得晶片117能夠與線路基板10有效地電性連接。
此外,在本實施例中,由於開口108a的側壁與底部上設置有導電層110,且導電層110的材料為導電樹脂,因此除了可以使晶片117與線路基板10有效地電性連接之外,還可以使凸塊116a穩固地位於開口108a中而不易分離。另外,在本實施例中,由於晶片117在接合至線路基板10之前並未被薄化,因此可避免晶片因薄化而翹曲且因此無法與線路基板10有效地接合的問題。
接著,請參照圖1G,對第二表面10b進行研磨製程(例如使用化學機械研磨法),移除部分基板100,直到暴露出線路圖案102。此時,線路圖案102的表面與第二表面10b為共平面的。此外,為了符合封薄型裝結構的需求,可選擇性地對晶片117進行研磨製程(例如使用化學機械研磨法),以減少晶片117的厚度。在本實施例中,晶片117經研磨後,其表面與第一表面10a為共平面的。也就是說,在本實施例中,可藉由調整第三介電層114的厚度來控制研磨後的晶片117的厚度,亦即可藉由調整第三介電層114的厚度來控制最終的封裝結構的厚度來符合需求。然而,本發明不限於此。在其他實施例中,視實際需求,研磨後的晶片117的表面也可以高於第一表面10a。
之後,請參照圖1H,於第一表面10a上形成封裝膠體118。封裝膠體118的形成方法例如是進行模製製程。封裝膠體118覆蓋第三介電層114與晶片117。在本實施例中,晶片117的凸塊116a位於開口108a中且藉由導電層110而穩固於開口108a中,因此封裝膠體118不需形成於晶片117與線路基板10之間,進而避免封裝膠體118無法完全地填滿晶片117與線路基板10之間的區域而產生空隙的問題。之後,於由第二表面10b暴露出的線路圖案102上形成銲球120,以完成本實施例的封裝結構的製作。
雖然本發明已以實施例發明如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧封裝結構
10a‧‧‧第一表面
10b‧‧‧第二表面
12‧‧‧線路結構
100‧‧‧基板
100a‧‧‧凹槽圖案
102、106‧‧‧線路圖案
104‧‧‧第一介電層
106a‧‧‧線路層
106b‧‧‧導通孔
108‧‧‧第二介電層
108a‧‧‧開口
110‧‧‧導電層
112‧‧‧罩幕層
114‧‧‧第三介電層
114a‧‧‧凹槽
116‧‧‧罩幕圖案
116a‧‧‧凸塊
117‧‧‧晶片
118‧‧‧封裝膠體
120‧‧‧銲球
圖1A至圖1H為依據本發明實施例的封裝結構的製作流程剖面示意圖。
Claims (10)
- 一種封裝結構,包括: 線路基板,具有線路結構,其中所述線路基板於第一表面處具有凹槽與位於所述凹槽下方的多個開口,所述多個開口暴露出部分所述線路結構,且與所述第一表面相對的第二表面暴露部分所述線路結構; 導電層,配置於所述開口的側壁與底部上; 晶片,配置於所述凹槽中,其中所述晶片具有多個凸塊,且所述多個凸塊分別配置於對應的開口中;以及 封裝膠體,配置於所述第一表面與所述晶片上。
- 如申請專利範圍第1項所述的封裝結構,更包括多個銲球,所述多個銲球配置於由所述第二表面暴露出的所述線路結構上。
- 如申請專利範圍第1項所述的封裝結構,其中所述線路基板包括: 基板,其中所述線路結構的一部分位於所述基板中;以及 介電層,配置於所述基板上,其中所述線路結構的剩餘部分位於所述介電層中,且所述介電層具有所述凹槽與所述多個開口。
- 一種封裝結構的製作方法,包括: 提供具有線路結構的線路基板,其中所述線路基板於第一表面處具有凹槽與位於所述凹槽下方的多個開口,所述多個開口暴露出部分所述線路結構; 於所述開口的側壁與底部上形成導電層; 提供具有多個凸塊的晶片; 以所述凸塊朝向所述第一表面的方式將晶片設置於所述凹槽中,其中所述多個凸塊分別位於對應的開口中; 移除相對於所述第一表面的第二表面處的部分所述線路基板,以暴露出部分所述線路結構;以及 於所述第一表面與所述晶片上形成封裝膠體。
- 如申請專利範圍第4項所述的封裝結構的製作方法,其中所述線路基板的形成方法包括: 於基板中形成所述線路結構的一部分; 於所述基板上形成第一介電層; 於所述第一介電層中形成所述線路結構的剩餘部分; 於所述第一介電層上形成第二介電層,其中所述第二介電層具有所述多個開口;以及 於所述第二介電層上形成第三介電層,其中所述第三介電層具有所述凹槽。
- 如申請專利範圍第5項所述的封裝結構的製作方法,其中在形成所述第二介電層之後以及在形成所述第三介電層之前,於所述多個開口中形成所述導電層。
- 如申請專利範圍第6項所述的封裝結構的製作方法,其中所述凹槽的形成方法包括: 在形成所述導電層之後,於所述多個開口中形成罩幕層; 於所述第二介電層上形成介電材料層; 於所述介電材料層上形成罩幕圖案; 以所述罩幕圖案為罩幕,移除部分所述介電材料層,以形成所述凹槽;以及 移除所述罩幕圖案與所述罩幕層。
- 如申請專利範圍第4項所述的封裝結構的製作方法,其中在將所述晶片設置於所述凹槽中之後以及在形成所述封裝膠體之前,更包括移除部分所述晶片,以減少所述晶片的厚度。
- 如申請專利範圍第8項所述的封裝結構的製作方法,其中所述晶片的表面與所述第一表面為共平面的。
- 如申請專利範圍第4項所述的封裝結構的製作方法,更包括於由所述第二表面暴露出的所述線路結構上形成多個銲球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106112111A TWI629764B (zh) | 2017-04-12 | 2017-04-12 | 封裝結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106112111A TWI629764B (zh) | 2017-04-12 | 2017-04-12 | 封裝結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI629764B TWI629764B (zh) | 2018-07-11 |
TW201838119A true TW201838119A (zh) | 2018-10-16 |
Family
ID=63640642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106112111A TWI629764B (zh) | 2017-04-12 | 2017-04-12 | 封裝結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI629764B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201021171A (en) * | 2008-11-17 | 2010-06-01 | Phoenix Prec Technology Corp | Package substrate and package structure |
TWI455263B (zh) * | 2009-02-16 | 2014-10-01 | Ind Tech Res Inst | 晶片封裝結構及晶片封裝方法 |
US9406658B2 (en) * | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
TWI483351B (zh) * | 2013-01-15 | 2015-05-01 | 矽品精密工業股份有限公司 | 半導體裝置及其製法 |
TWI560818B (en) * | 2014-12-05 | 2016-12-01 | Siliconware Precision Industries Co Ltd | Electronic package and the manufacture thereof |
TWI567843B (zh) * | 2016-05-23 | 2017-01-21 | 恆勁科技股份有限公司 | 封裝基板及其製法 |
-
2017
- 2017-04-12 TW TW106112111A patent/TWI629764B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI629764B (zh) | 2018-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11670577B2 (en) | Chip package with redistribution structure having multiple chips | |
US10109573B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
TWI587467B (zh) | 半導體封裝結構及形成該半導體封裝結構的方法 | |
US10672741B2 (en) | Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same | |
US10964594B2 (en) | Methods of packaging semiconductor devices including placing semiconductor devices into die caves | |
US7208335B2 (en) | Castellated chip-scale packages and methods for fabricating the same | |
US10096541B2 (en) | Method for fabricating electronic package | |
TWI575664B (zh) | 封裝結構及其形成方法 | |
US10049973B2 (en) | Electronic package and fabrication method thereof and substrate structure | |
US10615055B2 (en) | Method for fabricating package structure | |
TW201717343A (zh) | 封裝上封裝構件及其製作方法 | |
TW201733070A (zh) | 具有側壁保護重佈線層中介層的半導體封裝及其製作方法 | |
TWI767287B (zh) | 半導體封裝結構 | |
TW202221862A (zh) | 封裝結構及其製造方法 | |
TWI731619B (zh) | 封裝結構及其形成方法 | |
US20220384388A1 (en) | Semiconductor Packaging and Methods of Forming Same | |
TWI629764B (zh) | 封裝結構及其製作方法 | |
US20220293504A1 (en) | Semiconductor packaging structure, method, device and electronic product | |
US20230078980A1 (en) | Thermal pad, semiconductor chip including the same and method of manufacturing the semiconductor chip | |
US20160050753A1 (en) | Interposer and fabrication method thereof | |
KR100876885B1 (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |