TW201837909A - 用於高速自旋轉矩磁性隨機存取記憶體之工程屏障層介面 - Google Patents

用於高速自旋轉矩磁性隨機存取記憶體之工程屏障層介面 Download PDF

Info

Publication number
TW201837909A
TW201837909A TW106140339A TW106140339A TW201837909A TW 201837909 A TW201837909 A TW 201837909A TW 106140339 A TW106140339 A TW 106140339A TW 106140339 A TW106140339 A TW 106140339A TW 201837909 A TW201837909 A TW 201837909A
Authority
TW
Taiwan
Prior art keywords
layer
interface
barrier layer
free layer
free
Prior art date
Application number
TW106140339A
Other languages
English (en)
Inventor
香多 帕克
吉米 建安 靳
王培元
承赫 康
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201837909A publication Critical patent/TW201837909A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一種垂直磁性穿隧接面可包括一自由層、一參考層及一屏障層。該屏障層可配置於該自由層與該參考層之間。該屏障層可包括一第一介面及一第二介面。該第一介面可面向該自由層，且一第二介面可面向該參考層。該第一介面可與該第二介面不實體地相關。

Description

用於高速自旋轉矩磁性隨機存取記憶體之工程屏障層介面
本發明之某些態樣大體上係關於磁性穿隧接面(MTJ)器件，且更特定言之係關於用於高速自旋轉矩磁性隨機存取記憶體(STT-MRAM)之工程屏障層介面。
不同於習知隨機存取記憶體(RAM)晶片技術，由儲存元件之磁化將資料儲存於磁性RAM (MRAM)中。儲存元件之基本結構由藉由薄穿隧屏障分隔開之金屬鐵磁性層組成。該等鐵磁性層中之一者(例如，在屏障下方之鐵磁性層)具有在特定方向中固定之磁化，且通常被稱作參考層，其可互換地稱作固定層。其他鐵磁性層(例如，在穿隧屏障上方之鐵磁性層)具有可經改變以表示「1」或「0」之磁化方向且通常被稱作自由層。 舉例而言，當自由層磁化反平行於固定層磁化時可表示「1」。另外，當自由層磁化平行於固定(參考)層磁化時可表示「0」或反之亦然。具有固定(參考)層、穿隧層及自由層之一個此類器件為磁性穿隧接面(MTJ)。MTJ之電阻取決於自由層磁化及固定層磁化彼此係平行抑或反平行。諸如MRAM之記憶體器件係自可個別定址MTJ之陣列而建置。 為在習知MRAM中寫入資料，通過MTJ施加超過臨界切換電流之寫入電流。超過臨界切換電流的寫入電流之施加改變自由層之磁化方向。當寫入電流在第一方向(自自由層至參考層)上流動時，MTJ可被置放於其中其自由層磁化方向及參考層磁化方向在平行定向中對準的一狀態中或保持在該狀態中。當寫入電流在與第一方向相反之第二方向(自參考層至自由層)上流動時，MTJ可被置放於其中其自由層磁化及固定層磁化係在反平行定向中的第二狀態中或保持在該第二狀態中。 為讀取習知MRAM中之資料，讀取電流可經由用以在MTJ中寫入資料的相同電流路徑流經MTJ。若MTJ之自由層及固定層的磁化彼此平行定向，則MTJ呈現並聯電阻。並聯電阻不同於在自由層及固定層之磁化係在反平行定向中的情況下MTJ將呈現的電阻(反並聯)。在習知MRAM中，兩個不同狀態係由MRAM之位元胞元中的MTJ之此等兩個不同電阻界定。兩個不同電阻指示邏輯「0」抑或「邏輯1」值由MTJ儲存。 自旋轉矩磁性隨機存取記憶體(STT-MRAM)為具有非揮發性之優點的新興非揮發性記憶體。詳言之，嵌入有邏輯電路之STT-MRAM可以與離晶動態隨機存取記憶體(DRAM)相當或更高之速度來操作。另外，STT-MRAM與嵌入式靜態隨機存取記憶體(eSRAM)相比具有較小晶片大小，與快閃相比較具有虛擬不受限制讀取/寫入耐久性，且具有低陣列洩漏電流。 詳言之，自旋轉矩(STT)效率及保留率為嵌入式STT-MRAM的MTJ之設計中之指定參數。結果，垂直STT-MRAM已變成用於提供下一代嵌入式非揮發性記憶體之領先候選者。雖然STT-MRAM為用作低功率記憶體控制單元(MCU)或物聯網(IoT)應用之統一記憶體的有前景之候選者，但STT-MRAM仍不足夠快速/功率不夠低以充當快取替換記憶體(例如，低位階快取記憶體(LLC)或其他)。
垂直磁性穿隧接面可包括自由層、參考層及屏障層。屏障層可配置於自由層與參考層之間。屏障層可包括第一介面及第二介面。第一介面可面向自由層，且第二介面可面向參考層。第一介面可與第二介面不實體地相關。 製造垂直磁性穿隧接面(pMTJ)之方法可包括在pMTJ之參考層上沈積屏障層。方法亦可包括處理屏障層之曝露表面。屏障層之曝露表面可與屏障層之相對表面不實體地相關。該方法可進一步包括在pMTJ之屏障層之曝露表面上沈積自由層。 磁性隨機存取記憶體(MRAM)陣列可包括複數個位元胞元。複數個位元胞元中之每一者亦可包括垂直磁性穿隧接面(pMTJ)。pMTJ可進一步包括在自由層與參考層之間的屏障層。屏障層可包括面向參考層之參考層介面。屏障層亦可包括用於誘發參考層與自由層之間的初始磁化角度的構件。 此已經相當寬泛地概述了本發明的特徵及技術優點，使得可以更好地理解下文的實施方式。下文將描述本發明之額外特徵及優點。熟習此項技術者應瞭解，可以容易利用本發明作為基礎來修改或設計其他結構用於實現本發明的相同目的。熟習此項技術者亦應意識到此等等效構造並不脫離如在所附申請專利範圍中所闡述的本發明之教示內容。當結合附圖考慮時，關於本發明之組織和操作方法的被認為是本發明之特性的新穎特徵與另外目標及優點一起將自以下描述得到更好理解。然而，應明確地理解諸圖中之每一者是僅出於說明及描述之目的而提供並且並非意圖作為本發明之限制的定義。
相關申請案之交叉參考 本申請案主張2017年1月24日申請且標題為「ENGINEERED BARRIER LAYER INTERFACE FOR HIGH SPEED SPIN-TRANSFER TORQUE MAGNETIC RANDOM ACCESS MEMORY」的美國臨時專利申請案第62/450,030號之權利，該案之揭示內容明確地以全文引用之方式併入本文中。 下文結合附圖所闡述之詳細描述意欲作為對各種組態之描述，且不意欲表示於其中可實踐所描述概念的唯一組態。出於提供對各種概念的透徹理解之目的，詳細描述包括特定細節。然而，熟習此項技術者將顯而易見可在無此等特定細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示以便避免混淆此等概念。如本文所描述，術語「及/或」的使用意欲表示「包括性或」，且術語「或」的使用意欲表示「互斥或」。 自旋轉矩磁性隨機存取記憶體(STT-MRAM)為具有非揮發性之優點的新興非揮發性記憶體。詳言之，嵌入有邏輯電路之STT-MRAM可以與離晶動態隨機存取記憶體(DRAM)相當或更高之速度來操作。另外，STT-MRAM與嵌入式靜態隨機存取記憶體(eSRAM)相比具有較小晶片大小，與快閃相比較具有虛擬不受限制讀取/寫入耐久性，且具有低陣列洩漏電流。詳言之，相對於其他非揮發性記憶體選項(諸如電阻式RAM (RRAM)、鐵電RAM (FRAM)、eFlash及類似者)，STT-MRAM為快速且非揮發性的。 自旋轉矩(STT)效率及保留率為當垂直MTJ (pMTJ)用作記憶體胞元時改良的嵌入式STT-MRAM之設計參數。結果，垂直STT-MRAM為用於提供下一代嵌入式非揮發性記憶體之領先候選者。雖然垂直STT-MRAM為用作低功率記憶體控制單元(MCU)或物聯網(IoT)應用之統一記憶體的有前景之候選者，但垂直STT-MRAM仍不足夠快速/功率不夠低以充當快取替換記憶體(例如，低位階快取記憶體(LLC)或其他)。 詳言之，當自由層與參考(例如，固定)層之間的初始磁化角度平行或反平行(例如，0或180度)時，自旋轉矩效應為零，此防止切換。此初始角度可藉由使用高電流或高脈衝寬度來干擾。如下文所描述，培育時間延遲係指用於干擾pMTJ之自由層與參考層之間的初始磁化角度的培育時間。用於設定初始角度之此所得不可忽略培育延遲限制STT-MRAM用於超速切換並誘發廣泛切換時間分佈。因此，此培育時間延遲防止習知STT-MRAM用於例如高速切換低電流快取記憶體應用。 本發明之各種態樣提供用於設定STT-MRAM之pMTJ中的自由層與參考層之間的初始磁化角度的技術。用於製造pMTJ之程序流程可包括前段製程(FEOL)程序、中間段製程(MOL)程序及後段製程(BEOL)程序。應理解術語「層」包括薄膜且除非另外說明否則不解釋為指示垂直或水平厚度。如下文所描述，術語「基板」可指經切割晶圓之基板或可指並未經切割之晶圓的基板。類似地，除非此等互換將確定地規定，否則術語晶圓及晶粒可互換地使用。 如所描述，後段製程互連層可指用於電耦接至積體電路之前段製程活動器件的導電互連層(例如，金屬一(M1)、金屬二(M2)、金屬三(M3)等)。後段製程互連層可電耦接至中段製程互連層，從而例如將M1連接至積體電路之氧化物擴散(OD)層。後段製程第一通孔(V2)可將M2連接至M3或後段製程互連層之其他者。前段製程程序可包括形成活動器件(諸如電晶體、電容器及二極體)的程序步驟之集合。前段製程程序包括離子植入、退火、氧化、化學氣相沈積(CVD)或原子層沈積(ALD)、蝕刻、化學機械研磨(CMP)及磊晶。 中間段製程程序可包括實現電晶體至後段製程互連件(例如，M1…M8)之連接的程序步驟之集合。此等步驟包括矽化及接觸形成以及壓力引入。後段製程程序可包括形成緊結單獨電晶體之互連件及形成電路的程序步驟之集合。目前，銅及鋁用以形成互連件，但隨著技術的進一步發展，可使用其他導電材料。 描述用於高速低電流應用之STT-MRAM。在本發明之態樣中，STT-MRAM之pMTJ的自由層與參考層之間的初始磁化角度可經由可減少或甚至消除培育時間延遲之程序而工程化。此介面工程STT-MRAM可支援高速切換低電流快取記憶體應用。詳言之，介面工程屏障層可支援同時使用低電流之高速STT-MRAM。舉例而言，不同屏障層介面可在自由層與參考層磁化之間建立可減少或消除培育延遲時間之角度。 在本發明之態樣中，pMTJ可包括參考(例如，固定)層、自由層及在參考層與自由層之間的屏障層。屏障層可包括面向自由層之第一介面及面向參考層之第二介面。參考層與自由層之間的初始磁化角度可藉由將第一介面與屏障層之第二介面不實體地相關而調整。根據本發明之態樣，自由層與參考層之間的初始磁化角度可藉由第一介面與第二介面不實體地相關而設定。 圖1說明包括耦接至存取電晶體102之磁性穿隧接面(MTJ) 140的記憶體器件之記憶體胞元100。記憶體器件可為自可個別定址MTJ之陣列建置的磁性隨機存取記憶體(MRAM)器件。MTJ堆疊可包括自由層、固定層及在其之間的穿隧屏障層以及一或多個鐵磁性(或抗鐵磁性)層。代表性地，MTJ 140之自由層130耦接至位元線132。存取電晶體102耦接於MTJ 140之固定層110與固定電位節點108之間。穿隧屏障層120耦接於固定層110與自由層130之間。存取電晶體102包括耦接至字線106之閘極104。 合成抗鐵磁性材料可形成固定層110及自由層130。舉例而言，固定層110可包括多個材料層，其包括鈷-鐵-硼(CoFeB)層、釕(Ru)層及鈷-鐵(CoFe)層。另外，自由層130亦可包括多個材料層，其包括鈷-鐵-硼(CoFeB)層、釕(Ru)層及鈷-鐵(CoFe)層。另外，穿隧屏障層120可為氧化鎂(MgO)。 圖2說明習知STT-MRAM位元胞元200。STT-MRAM位元胞元200包括磁性穿隧接面(MTJ)儲存元件240、電晶體202、位元線232及字線206。MTJ儲存元件240係例如由被薄非磁性絕緣層(穿隧屏障)分隔開的至少兩個抗鐵磁性層(釘紮層及自由層)形成，該等層中之每一者可保持磁場或偏振。來自兩個鐵磁性層之電子可在施加至鐵磁性層之偏壓電壓下歸因於穿隧效應而透過穿隧屏障。自由層之磁性偏振可經反轉以使得釘紮層及自由層之極性實質上對準或相反。通過MTJ之電路徑的電阻取決於釘紮層及自由層之偏振的對準而變化。此電阻變化可程式化及讀取位元胞元200。STT-MRAM位元胞元200亦包括源極線204、感測放大器236、讀取/寫入電路238及位元線參考234。 形成MRAM之磁性穿隧接面(MTJ)的材料通常展現高穿隧磁阻(TMR)、高垂直磁性各向異性(PMA)及良好資料保留率。可在垂直定向中製造MTJ結構，被稱作垂直磁性穿隧接面(pMTJ)器件。具有介電質屏障層(例如，氧化鎂(MgO))之材料(例如，鈷-鐵-硼(CoFeB)材料)的堆疊可用於pMTJ結構。包括材料(例如，CoFeB/MgO/CoFeB)之堆疊的pMTJ結構已考慮用於MRAM結構。 圖3說明習知垂直磁性穿隧接面(pMTJ)結構之截面圖。代表性地，圖3中展示為pMTJ 340的MTJ結構300形成於基板302上。MTJ結構300可形成於半導體基板(諸如矽基板)或任何其他替代合適之基板材料上。MTJ結構300可包括第一電極304、晶種層306及固定層310。固定層310包括第一合成反鐵磁性(SAF)層312、SAF耦接層314及第二SAF層316。MTJ結構300亦包括屏障層320、自由層330、頂蓋層350 (亦稱為罩蓋層)及第二電極308。MTJ結構300可為各種類型器件之一部分，諸如半導體記憶體器件(例如，MRAM)。 在此組態中，第一電極304及第二電極308包括導電材料(例如，鉭(Ta))。在其他組態中，第一電極304及/或第二電極308可包括其他適當材料，包括(但不限於)鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)或其他類似導電材料。第一電極304及第二電極308可在MTJ結構300內使用不同材料。 晶種層306形成於第一電極304上。晶種層306可為第一SAF層312提供機械及結晶基板。晶種層306可為化合物材料，包括(但不限於)鎳鉻(NiCr)、鎳鐵(NiFe)、NiFeCr或用於晶種層306之其他合適材料。當晶種層306經生長或以其他方式耦接至第一電極304時，光滑及密集結晶結構導致晶種層306。在此組態中，晶種層306根據特定結晶定向促進MTJ結構300中之隨後形成層的生長。晶種層306之結晶結構可經選擇為在米勒指數標記系統內之任一晶體定向，但常常經選擇為在(111)晶體定向中。 第一SAF層312形成於晶種層306上。第一SAF層312包括形成於晶種層306上的材料之多層堆疊，該晶種層在本文中可被稱作第一反平行釘紮層(AP1)。第一SAF層312中之材料的多層堆疊可為抗鐵磁性材料或用以在第一SAF層312中建立抗鐵磁性力矩的材料之組合。形成第一SAF層312之材料的多層堆疊包括但不限於鈷(Co)、與其他材料(諸如鎳(Ni)、鉑(Pt)或鈀(Pd))組合的鈷，或其他類似鐵磁性材料。 SAF耦接層314形成於第一SAF層312上，且促進第一SAF層312與第二SAF層316之間的磁耦接。第二SAF層316具有反平行於第一SAF層312之磁性定向。SAF耦接層314包括輔助此耦接的材料，包括(但不限於)釕(Ru)、鉭(Ta)、釓(Gd)、鉑(Pt)、鉿(Hf)、鋨(Os)、銠(Rh)、鈮(Nb)、鋱(Tb)或其他類似材料。SAF耦接層314亦可包括用以為第一SAF層312及第二SAF層316提供機械及/或結晶結構支撐的材料。 第二SAF層316形成於SAF耦接層314上。第二SAF層316可具有類似於第一SAF層312之材料，但可包括其他材料。第一SAF層312、SAF耦接層313及第二SAF層316之組合形成包括SAF參考層之固定層310，該固定層常常被稱作MTJ結構300中之「釘紮層」。固定層310經由抗鐵磁性耦接固定或釘紮SAF參考層(例如，312、314、316)之磁化方向。如所描述，第二SAF層316可被稱為第二反平行釘紮層(AP2)。在此配置中，第一SAF層312可被稱為藉由SAF耦接層314與第二反平行釘紮層(AP2)分隔開以形成固定層310的第一反平行釘紮層(AP1)。固定層310可包括鈷-鐵-硼(CoFeB)膜。固定層310亦可包括其他鐵磁性材料層，諸如CoFeTa、NiFe、Co、CoFe、CoPt、CoPd、FePt或Ni、Co及Fe之任一合金。 鄰接屏障層320的固定層310之TMR增強層可由為屏障層320提供結晶定向的諸如CoFeB之材料形成。如同晶種層306，固定層310中之材料為待在特定結晶定向中生長之後續層提供模板。此定向可在米勒指數系統內之任何方向上，但常常在(100) (或(001))晶體定向中。 屏障層320 (亦稱作穿隧屏障層)形成於固定層310上。屏障層320為在固定層310與自由層330之間行進的電子提供穿隧屏障。屏障層320 (其可包括氧化鎂(MgO))形成於固定層310上且可具有結晶結構。屏障層320之結晶結構可在(100)方向中。屏障層320可包括其他元件或其他材料，諸如氧化鋁(AlO)、氮化鋁(AlN)、氮氧化鋁(AlON)或其他非磁性或介電材料。屏障層320之厚度經選擇以使得當偏壓電壓施加至MTJ結構300時電子可經由屏障層320自固定層310穿隧至自由層330。 可為鈷-鐵-硼(CoFeB)之自由層330形成於屏障層320上。最初沈積於屏障層320上之自由層330為非晶形結構。亦即，自由層330當最初沈積於屏障層320上時不具有結晶結構。自由層330亦為抗鐵磁性層或多層材料，其可包括類似於固定層310之抗鐵磁性材料或可包括不同材料。 在此組態中，自由層330包括未在特定磁性定向中固定或釘紮之抗鐵磁性材料。自由層330之磁化定向能夠旋轉成在與固定層310之釘紮磁化平行或反平行的方向中。穿隧電流取決於固定層310及自由層330之相對磁化方向而垂直地流經屏障層320。 頂蓋層350形成於自由層330上。頂蓋層350可為介電層或其他絕緣層，以允許自由層330與固定層310之間的磁場及電場的抑制。頂蓋層350有助於減少將MTJ結構300自一個定向(例如，平行)切換至另一定向(例如，反平行)的切換電流密度。亦可被稱作罩蓋層之頂蓋層350可為氧化物，諸如非晶形氧化鋁(AlOx)或非晶形氧化鉿(HfOx)。在不背離本發明之範疇的情況下，頂蓋層350亦可為其他材料，諸如氧化鎂(MgO)或其他介電材料。 第二電極308形成於頂蓋層350上。在一個組態中，第二電極308包括鉭。替代地，第二電極308包括用於MTJ結構300至電路的其他器件或部分之電氣連接的任何其他合適之導電材料。第二電極308在頂蓋層350上之形成完成MTJ結構300。 當自由層330與固定層310 (例如，參考層)之間的初始磁化角度為0或180度(例如，平行或反平行)時，pMTJ 340之自旋轉矩效應為零，從而導致不切換。習知地可藉由使用高電流或高脈衝寬度而干擾此初始磁化角度。不幸的是，用於設定在自由層330與固定層310之間的初始磁化角度的所得不可忽略培育延遲時間防止使用pMTJ 340用於超速切換且誘發廣泛切換時間分佈。此培育時間延遲防止在例如高速切換低電流快取記憶體應用中使用習知STT-MRAM。 轉矩 µ MFL ×MREF ×MFL (1) 圖4說明當電子通過鐵磁性薄膜時電子之自旋偏振。在此實例中，電子402在其通過參考層410之鐵磁性薄膜時變成在參考層(RL)磁化(MREF )之方向上自旋偏振。另外，自旋偏振電子施加轉矩於自由層(FL)磁化(MFL )上，此調節(例如，切換)自由層磁化MFL (參看方程式(1))。當參考層之磁化MREF 及自由層之磁化MFL 平行或反平行時，自旋轉矩為零，此防止切換。 在習知自由層切換中，可藉由使用高電流或高脈衝寬度干擾此初始磁化角度。不幸的是，用於設定自由層430與參考層410之間的初始磁化角度的所得不可忽略培育延遲時間防止在超速切換應用中使用STT-MRAM。用於設定自由層430與參考層410之間的初始磁化角度的培育延遲時間亦誘發廣泛切換時間分佈。因此，習知STT-MRAM不用於高速切換低電流應用，諸如快取記憶體(例如，三位階(L3)或四位階(L4)快取記憶體)。 本發明之態樣係關於藉由使用工程屏障層介面改良pMTJ之切換/寫入。此介面工程STT-MRAM可支援高速切換低電流快取記憶體應用。亦即，在藉由去除習知地用以干擾初始磁化角度的高電流使用低電流時，介面工程屏障層可支援高速STT-MRAM。舉例而言，不同屏障層介面可在自由層磁化與參考層磁化之間建立可減少或甚至消除用於設定自由層430與參考層410之間的初始磁化角度之培育時間的角度，例如如圖5B中所示。 圖5A及圖5B說明根據本發明之態樣的用以提供介面誘發磁化的pMTJ之屏障層的自由層介面及參考層介面。圖5A展示包括在參考層與自由層(未展示)之間的屏障層520之參考層介面520R及自由層介面520F的pMTJ 500。屏障層520包括面向自由層之自由層介面520F及面向參考層之參考層介面520R。在此配置中，屏障層介面(例如，520F及502R)之垂直磁性各向異性(PMA)係基於介面誘發磁化(M)。一般而言，磁化M正交於屏障層介面，如由磁化箭頭所指示。 在圖5A中，屏障層520之參考層介面520R與自由層介面520F共形。代表性地，自由層磁化(FL M)與參考層磁化(RL M)之間的初始磁性角度平行或反平行。在此實例中，自由層磁化(FL M)與參考層磁化(RL M)之間的初始磁化角度平行，如由與本端RL力矩524平行的FL M箭頭522所指示。因此，pMTJ 550之自旋轉矩為零，此防止切換。參考層介面520R與自由層介面520F之間的初始磁化角度可藉由將屏障層520之參考層介面520R及自由層介面520F不實體地相關而調整，如圖5B中所示。 圖5B說明根據本發明之態樣的pMTJ 550，其中自由層與參考層之間的磁化之初始磁化角度係藉由參考層介面與自由層介面不實體地相關而設定。在此配置中，屏障層560之參考層介面520R類似於圖5A中所示之組態。然而，在圖5B中，自由層介面560F經處理以防止自由層介面560F與參考層介面520R之間的實體相關性。亦即，自由層磁化FL M歸因於處理屏障層560之自由層介面560F而不再對應於參考層磁化RL M。 在本發明之一個態樣中，電漿處理應用於面向自由層的屏障層520之表面，其被稱為自由層介面560F。自由層介面560F之此處理誘發與參考層介面520R相比不同的介面。有利地，屏障層520之非共形介面誘發參考層與自由層之間既不平行亦不反平行的磁化角度。儘管圖5B說明自由層介面560F之處理，但應認識到，參考層介面520R可經處理以防止自由層介面560F與參考層介面520R之間的實體相關性。 在本發明之此態樣中，本端FL力矩562之方向歸因於自由層磁化FL M與參考層磁化RL M之間的對應關係之缺少而不再與本端RL力矩524之方向平行。因此，屏障層520之非共形介面誘發參考層與自由層之間的磁化角度而不帶來培育時間延遲。結果，pMTJ 550可實現用於高速切換低電流應用之STT-MRAM，諸如快取記憶體(例如，三位階(L3)或四位階(L4)快取記憶體)。 圖6A及圖6B說明根據本發明之態樣的屏障層介面之電漿處理。代表性地，屏障層620包括面向自由層(未展示)之自由層介面620F及面向參考層(未展示)之參考層介面620R。在此實例中，執行自由層介面620F之電漿處理。儘管描述電漿處理，但應認識到，根據本發明之態樣預期處理自由層介面620F之其他形式。舉例而言，自由層介面620F可經歷光滑過程且參考層介面620R可經歷粗糙化過程。不管處理過程，本發明之態樣係關於防止自由層介面620F與參考層介面620R之間的實體相關性，例如如圖6B中所示。 在圖6B中所示之配置中，展示屏障層660之多層自由層介面(例如，660F1 及660F2 )。在此實例中，第一自由層介面660F1 經處理以防止與參考層介面620R之實體相關性。在處理後，第二自由層介面660F2 沈積於第一自由層介面660F1 上。第二自由層介面660F2 可進一步使第一自由層介面660F1 光滑以防止與參考層介面620R之實體相關性。 圖7說明根據本發明之態樣的pMTJ結構之屏障層介面的處理。代表性地，pMTJ結構700可包括第一電極704 (例如，底部電極)及晶種層706。pMTJ結構700亦可包括第一合成反鐵磁性(SAF)層712 (例如，底部SAF)、SAF耦接層714及第二SAF層716 (例如，頂部SAF)。pMTJ結構700亦包括在第二SAF層上之參考層710及在參考層710上之屏障層720。 在本發明之此態樣中，電漿處理應用於屏障層720之自由層介面720F以形成包括不實體地符合參考層介面720R之自由層介面760F的工程屏障層760。在此配置中，pMTJ結構700亦包括在自由層730上之頂蓋層750 (亦稱為罩蓋層，諸如氧化鎂(MgO)罩蓋層)，及在頂蓋層750上之第二電極708 (例如，頂部電極)。pMTJ結構700可為各種類型器件之一部分，諸如半導體記憶體器件(例如，MRAM)。 圖8A及圖8B說明根據本發明之態樣的屏障層介面之處理。圖8A展示包括與參考層介面820R實體地相關的自由層介面820F之MgO屏障層820。亦即，自由層介面820F及參考層介面820R展現匹配共形粗糙度。圖8B展示具有與參考層介面820R不相關之自由層介面860F的工程屏障層860。在本發明之此態樣中，自由層介面860F之電漿處理防止自由層介面860F與參考層介面820R之間的實體相關性。 圖9為說明根據本發明之態樣的製造垂直磁性穿隧接面(pMTJ)之方法的程序流程圖。在方法900中，在區塊902處，屏障層沈積於pMTJ之參考層上。舉例而言，屏障層720可沈積於參考層710上，如圖7中所示。在區塊904處，處理屏障層之曝露表面。舉例而言，如圖7中所示，屏障層720之曝露表面(例如，自由層介面720F)經處理以形成具有與工程屏障層760之相對表面(例如，參考層介面720R)不實體地相關的自由層介面760F的工程屏障層760。處理屏障層之曝露表面可包括對屏障層之曝露表面進行原位處理。在區塊906處，自由層沈積於pMTJ之屏障層之曝露表面上。舉例而言，如圖7中所示，自由層730沈積於工程屏障層760之自由層介面760F上。 根據本發明之一態樣，MRAM陣列可包括位元胞元，其中每一位元胞元包括一pMTJ。pMTJ包括在自由層與參考層之間的屏障層。屏障層可包括面向參考層之參考層介面。屏障層亦可包括用於誘發參考層與自由層之間的初始磁化角度的構件。誘發構件可為自由層介面560F/660F2/760F/860F，如圖5B、圖6B、圖7及圖8B中所示。在另一態樣中，上述構件可為經組態以藉由上述構件執行所敍述功能的任何模組或任何裝置或材料。 自旋轉矩效率及保留率為當垂直MTJ用作記憶體胞元時改良的嵌入式STT-MRAM之設計參數。結果，垂直STT-MRAM為用於提供下一代嵌入式非揮發性記憶體之領先候選者。雖然垂直STT-MRAM為用作低功率記憶體控制單元(MCU)或物聯網(IoT)應用之統一記憶體的有前景之候選者，但垂直STT-MRAM仍不足夠快速/功率不夠低以充當快取替換記憶體(例如，低位階快取記憶體(LLC)或其他)。 在本發明之態樣中，垂直MTJ可包括參考(例如，固定)層、自由層及在參考層與自由層之間的屏障層。屏障層可包括面向自由層之自由層介面及面向參考層之參考層介面。參考層與自由層之間的初始磁化角度可藉由將工程屏障層之自由層介面與參考層介面不實體地相關而調整。根據本發明之態樣，自由層與參考層之間的初始磁化角度可藉由自由層介面與參考層介面不實體地相關而設定。 圖10為展示可有利地使用本發明之態樣的例示性無線通信系統1000的方塊圖。出於說明的目的，圖10展示三個遠端單元1020、1030及1050以及兩個基地台1040。將認識到，無線通信系統可具有更多遠端單元及基地台。遠端單元1020、1030及1050包括IC器件1025A、1025C及1025B，其包括所揭示pMTJ器件。將認識到，其他器件亦可包括所揭示pMTJ器件，諸如基地台、切換器件及網路設備。圖10展示自基地台1040至遠端單元1020、1030及1050之前向鏈路信號1080以及自遠端單元1020、1030及1050至基地台1040之反向鏈路信號1090。 在圖10中，遠端單元1020展示為行動電話，遠端單元1030展示為攜帶型電腦，且遠端單元1050展示為無線區域迴路系統中的固定位置遠端單元。舉例而言，遠端單元可為行動電話、手持式個人通信系統(PCS)單元、攜帶型資料單元(諸如個人數位助理(PDA))、GPS啟用器件、導航器件、機上盒、音樂播放器、視訊播放器、娛樂單元、固定位置資料單元(諸如儀錶讀取設備)、或儲存或擷取資料或電腦指令或其組合的通信器件。儘管圖10說明根據本發明之態樣的遠端單元，但本發明不限於此等例示性說明單元。本發明之態樣可適當地用於許多器件，其包括所揭示pMTJ器件。 圖11為說明用於半導體組件(諸如上文所揭示之垂直磁性穿隧接面(pMTJ)結構)之電路、佈局及邏輯設計的設計工作站之方塊圖。設計工作站1100包括含有作業系統軟體、支援檔案及諸如Cadence或OrCAD之設計軟體的硬碟1101。設計工作站1100亦包括顯示器1102以促進電路1110或諸如根據本發明一態樣之垂直磁性穿隧接面結構之半導體組件1112之設計。儲存媒體1104被提供以有形地儲存電路1110或半導體組件1112之設計。電路1110或半導體組件1112之設計可以諸如GDSII或GERBER之檔案格式被儲存於儲存媒體1104上。儲存媒體1104可為CD-ROM、DVD、硬碟、快閃記憶體或其他適當器件。此外，設計工作站1100包括用於接受來自儲存媒體1104之輸入或寫入輸出至儲存媒體1104的驅動裝置1103。 記錄於儲存媒體1104上之資料可指定邏輯電路組態、用於光微影術光罩之圖案資料，或用於串列寫入工具(諸如電子束微影術)之光罩圖案資料。資料可進一步包括邏輯驗證資料，諸如與邏輯模擬相關聯之時序圖或網電路。於儲存媒體1104上提供資料藉由減少用於設計半導體晶圓之製程的數目而促進電路1110或半導體組件1112的設計。 對於韌體及/或軟體實施，可以執行本文中所描述功能之模組(例如，程序、函數等等)實施方法。在實施本文中所描述之方法時，可使用有形地體現指令的機器可讀媒體。舉例而言，軟體程式碼可儲存於記憶體中，並由處理器單元來執行。記憶體可實施於處理器單元內或處理器單元外部。如本文所使用，術語「記憶體」係指長期、短期、揮發性、非揮發性或其他記憶體之類型，且不限於特定類型的記憶體或特定數目之記憶體，或上面儲存記憶體的特定類型的媒體。 若以韌體及/或軟體實施，則可將功能作為一或多個指令或程式碼儲存於電腦可讀媒體上。實例包括以資料結構編碼之電腦可讀媒體及以電腦程式編碼之電腦可讀媒體。電腦可讀媒體包括實體電腦儲存媒體。儲存媒體可為可由電腦存取之可用媒體。借助於實例而非限制，此類電腦可讀媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器件，磁碟儲存器件或其他磁性儲存器件，或其他可用於儲存呈指令或資料結構形式的所要程序碼並可由電腦存取的媒體；如本文中所使用，磁碟及光碟包括緊密光碟(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)，軟碟及藍光光碟，其中碟片通常以磁性方式再現資料，而光碟用雷射以光學方式再現資料。以上各者之組合亦應包括於電腦可讀媒體之範疇內。 除儲存在電腦可讀媒體上之外，指令及/或資料還可提供為在包括於通信裝置中之傳輸媒體上的信號。舉例而言，通信裝置可包括具有指示指令及資料之信號的收發器。指令及資料經組態以使一或多個處理器實施申請專利範圍中概述的功能。 儘管已詳細地描述本發明及其優點，但應理解，在不脫離如由所附申請專利範圍所界定的本發明之技術的情況下，可在本文中進行各種改變、替代及變更。舉例而言，相對於基板或電子裝置使用諸如「上方」及「下方」之關係術語。當然，若基板或電子器件顛倒，則上方變成下方，且反之亦然。另外，若側向定向，則上方及下方可指代基板或電子器件之側面。此外，本申請案之範疇並不意欲限於說明書中所描述之過程、機器、製品、物質組成、手段、方法及步驟之特定組態。如熟習此項技術者將易於自本發明而瞭解，可根據本發明利用執行與本文中所描述的對應組態實質上相同之功能或實現與該等對應組態實質上相同之結果的當前現有或稍後待開發的過程、機器、製品、物質組成、手段、方法或步驟。相應地，所附申請專利範圍意欲在其範疇中包括此等過程、機器、製品、物質組成、手段、方法或步驟。 熟習此項技術者將進一步瞭解，在本文中結合揭示內容而描述的各種說明性邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體，或兩者之組合。為了清楚地說明硬體與軟體之此可互換性，各種說明性組件、區塊、模組、電路及步驟已在上文大體按其功能性加以描述。將此功能性實施為硬體或為軟體視特定應用及強加於整個系統上之設計約束而定。對於每一特定應用而言，熟習此項技術者可以變化之方式實施所描述之功能性，但不應將該等實施決策解釋為導致脫離本發明之範疇。 可使用通用處理器、數位信號處理器(DSP)、專用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文所描述之功能的任何組合來實施或執行本文中結合本發明而描述的各種說明性邏輯區塊、模組及電路。通用處理器可為微處理器，但在替代例中，處理器可為任何習知之處理器、控制器、微控制器或狀態機。處理器亦可實施為計算器件之組合(例如DSP與微處理器之組合、多個微處理器之組合、一或多個微處理器結合DSP核心)，或任何其他此類組態。 結合本發明而描述的方法或演算法之步驟可直接在硬體中、由處理器執行的軟體模組中或此兩者之組合中體現。軟體模組可以駐留在RAM、快閃記憶體、ROM、EPROM、EEPROM、暫存器、硬碟、抽取式磁碟、CD-ROM或此項技術中已知的任何其他形式之儲存媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊且將資訊寫入至儲存媒體。在替代方案中，儲存媒體可整合至處理器。處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於使用者終端機中。在替代例中，處理器及儲存媒體可作為離散組件駐留於使用者終端機中。 在一或多個例示性設計中，所描述之功能可以硬體、軟體、韌體或其任何組合來實施。若以軟體實施，則可將功能作為一或多個指令或程式碼而儲存於電腦可讀媒體上或經由電腦可讀媒體來傳輸。電腦可讀媒體包括電腦儲存媒體及包括促進電腦程式自一處傳送至另一處的任何媒體的通信媒體兩者。儲存媒體可為可由通用或專用電腦存取之任何可用媒體。借助於實例但並非限制，此電腦可讀媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器件、磁碟儲存器件或其他磁性儲存器件，或可用於載運或儲存呈指令或資料結構形式之所要程式碼構件且可由通用或專用電腦或通用或專用處理器存取之任何其他媒體。並且，任何連接被恰當地稱為電腦可讀媒體。舉例而言，若使用同軸電纜、光纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)而自一網站、伺服器或其他遠端源傳輸軟體，則將同軸電纜、光纜、雙絞線、DSL或無線技術(諸如紅外線、無線電及微波)包括於傳輸媒體之定義中。如本文中所使用，磁碟及光碟包括緊密光碟(CD)、雷射光碟、光學光碟、數位影音光碟(DVD)、軟碟和藍光光碟，其中磁碟通常以磁性方式再現資料，而光碟使用雷射以光學方式再現資料。以上各者之組合亦應包括於電腦可讀媒體之範疇內。 提供先前描述以使任何熟習此項技術者能夠實踐本文所描述之各種態樣。對此等態樣之各種修改將對熟習此項技術者顯而易見，且本文中所定義之一般原理可應用於其他態樣。因此，申請專利範圍不意欲限於本文中所展示之態樣，而是應符合與申請專利範圍之語言一致的完整範疇，其中參考呈單數形式的元件不意欲意味著「一個且僅一個」(除非明確地如此陳述)，而是相反地為「一或多個」。除非另外特定地陳述，否則術語「一些」指代一或多個。指代項目清單「中之至少一者」的片語指代彼等項目之任何組合，包括單一成員。作為實例，「以下各者中的至少一者：a、b或c」意欲涵蓋：a；b；c；a及b；a及c；b及c；以及a、b及c。一般熟習此項技術者已知或稍後將知曉的貫穿本發明而描述的各種態樣之元件的所有結構及功能等效物以引用的方式明確地併入本文中，且意欲由申請專利範圍涵蓋。此外，本文所揭示之任何內容均不意欲專用於公眾，無論申請專利範圍中是否明確地敍述此揭示內容。所主張的元件不應被解釋為依據35 U.S.C. §112第六段的規定，除非該元件係明確地使用片語「用於...的構件」來敍述，或者在方法請求項的狀況下，元件係使用片語「用於...的步驟」來敍述。
100‧‧‧記憶體胞元
102‧‧‧存取電晶體
104‧‧‧閘極
106‧‧‧字線
108‧‧‧固定電位節點
110‧‧‧固定層
120‧‧‧穿隧屏障層
130‧‧‧自由層
132‧‧‧位元線
140‧‧‧磁性穿隧接面(MTJ)
200‧‧‧自旋轉矩磁性隨機存取記憶體(STT-MRAM)位元胞元
202‧‧‧電晶體
204‧‧‧源極線
206‧‧‧字線
232‧‧‧位元線
234‧‧‧位元線參考
236‧‧‧感測放大器
238‧‧‧讀取/寫入電路
240‧‧‧磁性穿隧接面(MTJ)儲存元件
300‧‧‧磁性穿隧接面(MTJ)結構
302‧‧‧基板
304‧‧‧第一電極
306‧‧‧晶種層
308‧‧‧第二電極
310‧‧‧固定層
312‧‧‧第一合成反鐵磁性(SAF)層
314‧‧‧合成反鐵磁性(SAF)耦接層
316‧‧‧第二合成反鐵磁性(SAF)層
320‧‧‧屏障層
330‧‧‧自由層
340‧‧‧垂直磁性穿隧接面(pMTJ)
350‧‧‧頂蓋層
402‧‧‧電子
410‧‧‧參考層
430‧‧‧自由層
500‧‧‧垂直磁性穿隧接面(pMTJ)
520‧‧‧屏障層
520F‧‧‧自由層介面
520R‧‧‧參考層介面
522‧‧‧自由層磁化(FL M)箭頭
524‧‧‧本端參考層(RL)力矩
550‧‧‧垂直磁性穿隧接面(pMTJ)
560‧‧‧屏障層
560F‧‧‧自由層介面
562‧‧‧本端自由層(FL)力矩
620‧‧‧屏障層
620F‧‧‧自由層介面
620R‧‧‧參考層介面
660‧‧‧屏障層
660F1‧‧‧第一自由層介面
660F2‧‧‧第二自由層介面
700‧‧‧垂直磁性穿隧接面(pMTJ)結構
704‧‧‧第一電極
706‧‧‧晶種層
708‧‧‧第二電極
710‧‧‧參考層
712‧‧‧第一合成反鐵磁性(SAF)層
714‧‧‧合成反鐵磁性(SAF)耦接層
716‧‧‧第二合成反鐵磁性(SAF)層
720‧‧‧屏障層
720R‧‧‧參考層介面
720F‧‧‧自由層介面
730‧‧‧自由層
750‧‧‧頂蓋層
760‧‧‧工程屏障層
760F‧‧‧自由層介面
820‧‧‧氧化鎂(MgO)屏障層
820F‧‧‧自由層介面
820R‧‧‧參考層介面
860‧‧‧工程屏障層
860F‧‧‧自由層介面
860R‧‧‧參考層介面
900‧‧‧方法
902‧‧‧區塊
904‧‧‧區塊
906‧‧‧區塊
1000‧‧‧例示性無線通信系統
1020‧‧‧遠端單元
1025A‧‧‧積體電路(IC)器件
1025B‧‧‧積體電路(IC)器件
1025C‧‧‧積體電路(IC)器件
1030‧‧‧遠端單元
1040‧‧‧基地台
1050‧‧‧遠端單元
1080‧‧‧前向鏈路信號
1090‧‧‧反向鏈路信號
1100‧‧‧設計工作站
1101‧‧‧硬碟
1102‧‧‧顯示器
1103‧‧‧驅動裝置
1104‧‧‧儲存媒體
1110‧‧‧電路
1112‧‧‧半導體組件
為了較完整地理解本發明，現結合隨附圖式參考以下描述。 圖1為連接至存取電晶體的磁性穿隧接面(MTJ)器件之圖式。 圖2為包括MTJ的習知磁性隨機存取記憶體(MRAM)胞元之概念圖。 圖3為說明習知垂直磁性穿隧接面(pMTJ)結構之橫截面圖。 圖4說明當電子通過鐵磁性薄膜時電子之自旋偏振。 圖5A及圖5B說明根據本發明之態樣的用以提供介面誘發磁化的pMTJ之屏障層的自由層介面及參考層介面。 圖6A及圖6B說明根據本發明之態樣的屏障層介面之電漿處理。 圖7說明根據本發明之態樣的pMTJ結構之屏障層介面的處理。 圖8A及圖8B說明根據本發明之態樣的屏障層介面之處理。 圖9為說明根據本發明之態樣的製造垂直磁性穿隧接面之方法的程序流程圖。 圖10為展示可有利地使用本發明之組態的例示性無線通信系統之方塊圖。 圖11為說明根據本發明之一個態樣的用於半導體組件之電路、佈局及邏輯設計的設計工作站之方塊圖。

Claims (20)

  1. 一種垂直磁性穿隧接面，其包含： 一自由層； 一參考層；及 一屏障層，其在該自由層與該參考層之間，該屏障層具有面向該自由層之一第一介面及面向該參考層之一第二介面，該第一介面與該第二介面不實體地相關。
  2. 如請求項1之垂直磁性穿隧接面，其中該第一介面之一表面光滑且該第二介面之一表面粗糙。
  3. 如請求項1之垂直磁性穿隧接面，其中該屏障層包含複數個氧化鎂(MgO)層。
  4. 如請求項1之垂直磁性穿隧接面，其中該自由層與該參考層之間的一初始磁化角度既不平行亦不反平行。
  5. 如請求項1之垂直磁性穿隧接面，其中該自由層與該參考層之間的一初始磁化角度係藉由該第一介面與該第二介面不實體地相關而設定。
  6. 如請求項1之垂直磁性穿隧接面，其中該第一介面之一表面與該第二介面之一表面非共形。
  7. 如請求項1之垂直磁性穿隧接面，其整合至一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通信器件、一個人數位助理(PDA)、一固定位置資料單元、一行動電話及一攜帶型電腦中之至少一者中。
  8. 一種製造一垂直磁性穿隧接面(pMTJ)之方法，其包含： 將一屏障層沈積於該pMTJ之一參考層上； 處理該屏障層之一曝露表面，該屏障層之該曝露表面與該屏障層之一相對表面不實體地相關；及 將一自由層沈積於該pMTJ之該屏障層之該曝露表面上。
  9. 如請求項8之方法，其中處理包含使該屏障層之該曝露表面光滑。
  10. 如請求項8之方法，其中處理包含： 使該屏障層之該相對表面粗糙；及 使該屏障層之該曝露表面光滑。
  11. 如請求項8之方法，其中處理包含對該屏障層之該曝露表面進行電漿處理。
  12. 如請求項8之方法，其中處理包含對該屏障層之該曝露表面進行原位處理。
  13. 如請求項8之方法，其中處理包含使該屏障層之該曝露表面光滑，該屏障層之該曝露表面面向該自由層且該屏障層之該相對表面面向該參考層。
  14. 如請求項8之方法，其進一步包含將該pMTJ併入至一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通信器件、一個人數位助理(PDA)、一固定位置資料單元、一行動電話及一攜帶型電腦中之至少一者中。
  15. 一種磁性隨機存取記憶體(MRAM)陣列，其包含： 複數個位元胞元，該複數個位元胞元中之每一者包含： 一垂直磁性穿隧接面(pMTJ)，其包括在一自由層與一參考層之間的一屏障層，該屏障層具有面向該參考層之一參考層介面及用於誘發該參考層與該自由層之間的一初始磁化角度的構件。
  16. 如請求項15之MRAM陣列，其中該自由層與該參考層之間的該初始磁化角度既不平行亦不反平行。
  17. 如請求項15之MRAM陣列，其中該參考層介面之一表面粗糙。
  18. 如請求項15之MRAM陣列，其中該用於誘發的構件面向該自由層。
  19. 如請求項15之MRAM陣列，其中該MRAM陣列包含自旋轉矩(STT)-MRAM。
  20. 如請求項15之MRAM陣列，其整合至一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通信器件、一個人數位助理(PDA)、一固定位置資料單元、一行動電話及一攜帶型電腦中之至少一者中。
TW106140339A 2017-01-24 2017-11-21 用於高速自旋轉矩磁性隨機存取記憶體之工程屏障層介面 TW201837909A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762450030P 2017-01-24 2017-01-24
US62/450,030 2017-01-24
US15/467,803 US10431734B2 (en) 2017-01-24 2017-03-23 Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US15/467,803 2017-03-23

Publications (1)

Publication Number Publication Date
TW201837909A true TW201837909A (zh) 2018-10-16

Family

ID=62907249

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140339A TW201837909A (zh) 2017-01-24 2017-11-21 用於高速自旋轉矩磁性隨機存取記憶體之工程屏障層介面

Country Status (5)

Country Link
US (2) US10431734B2 (zh)
EP (1) EP3574531A1 (zh)
KR (1) KR20190104538A (zh)
TW (1) TW201837909A (zh)
WO (1) WO2018140125A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431734B2 (en) 2017-01-24 2019-10-01 Qualcomm Incorporated Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US11189781B2 (en) * 2017-07-10 2021-11-30 Everspin Technologies, Inc. Magnetoresistive stack/structure including metal insertion substance
US11527275B2 (en) * 2018-09-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crystal seed layer for magnetic random access memory (MRAM)
KR102316542B1 (ko) * 2018-11-22 2021-10-22 한양대학교 산학협력단 메모리 소자
CN112186097B (zh) * 2019-07-01 2023-10-27 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法
CN110620175A (zh) * 2019-08-13 2019-12-27 上海新微技术研发中心有限公司 磁存储器件
CN110416406A (zh) * 2019-08-13 2019-11-05 上海新微技术研发中心有限公司 磁存储器件
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
JP6932407B1 (ja) 2021-02-22 2021-09-08 福岡丸本株式会社 袋詰め補助装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331397B2 (ja) 1999-07-23 2002-10-07 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
US6960480B1 (en) 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US8772845B2 (en) 2011-09-22 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for smoothing an interface between layers of a semiconductor device
US10312433B2 (en) 2012-04-06 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of capping layer resistance area product for magnetic device applications
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
US9385309B2 (en) 2014-04-28 2016-07-05 Qualcomm Incorporated Smooth seed layers with uniform crystalline texture for high perpendicular magnetic anisotropy materials
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US10096649B2 (en) * 2016-08-04 2018-10-09 Qualcomm Incorporated Reducing or avoiding metal deposition from etching magnetic tunnel junction (MTJ) devices, including magnetic random access memory (MRAM) devices
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
US10431734B2 (en) 2017-01-24 2019-10-01 Qualcomm Incorporated Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory

Also Published As

Publication number Publication date
EP3574531A1 (en) 2019-12-04
US20180212142A1 (en) 2018-07-26
KR20190104538A (ko) 2019-09-10
US10833254B2 (en) 2020-11-10
WO2018140125A1 (en) 2018-08-02
US10431734B2 (en) 2019-10-01
US20190288187A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
EP3504711B1 (en) High speed, low power spin-orbit torque (sot) assisted spin-transfer torque magnetic random access memory (stt-mram) bit cell array
US10103319B2 (en) Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
US10833254B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US10468590B2 (en) High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) Spin transfer torque structure for MRAM devices having a spin current injection capping layer
JP6159009B2 (ja) メモリセル、製造方法、半導体デバイス構造、及びメモリシステム
US20160111634A1 (en) Amorphous alloy spacer for perpendicular mtjs
US9595666B2 (en) Method of fabricating smooth seed layers with uniform crystalline texture for high perpendicular magnetic anisotropy materials
TW201705568A (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
JP6567272B2 (ja) 磁性多層スタック
TWI643367B (zh) 形成磁性裝置的自由層的材料組成、自由層與磁性元件