TW201803116A - 用於高壓射頻切換器之氮化鎵電晶體 - Google Patents

用於高壓射頻切換器之氮化鎵電晶體 Download PDF

Info

Publication number
TW201803116A
TW201803116A TW106105367A TW106105367A TW201803116A TW 201803116 A TW201803116 A TW 201803116A TW 106105367 A TW106105367 A TW 106105367A TW 106105367 A TW106105367 A TW 106105367A TW 201803116 A TW201803116 A TW 201803116A
Authority
TW
Taiwan
Prior art keywords
gallium nitride
layer
gate
gate electrode
electrode
Prior art date
Application number
TW106105367A
Other languages
English (en)
Other versions
TWI724107B (zh
Inventor
漢威 陳
山薩塔克 達斯古塔
馬可 拉多撒福傑維克
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201803116A publication Critical patent/TW201803116A/zh
Application granted granted Critical
Publication of TWI724107B publication Critical patent/TWI724107B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明的實施例有關於多閘極氮化鎵(GaN)電晶體及其之製造方法。多閘極GaN電晶體包括氮化鎵層。GaN電晶體包括在汲極電極與源極電極之間的兩或更多個閘極電極。極化層位在第一閘極電極與第二閘極電極之間，極化層在GaN層內形成二維電子氣體(2DEG)，2DEG電性耦合第一閘極電極和第二閘極電極。

Description

用於高壓射頻切換器之氮化鎵電晶體
本發明有關於用於高壓射頻切換器之氮化鎵電晶體，詳言之，有關於用於高壓射頻切換器之具有單一源極和汲極之多閘極增強型氮化鎵電晶體。
射頻(RF)切換器可用來切換並路由高頻信號。已使用各種材料來形成RF切換器的電晶體。例如，已使用絕緣體上覆矽(SOI)電晶體及砷化鎵(GaAs)偽形高電子遷移率電晶體(pHEMT)。Si RF SOI電晶體可能因多堆疊(多達14個串聯的電晶體)而有高啟通電阻以應付高崩潰電壓。GaAs pHEMT為耗盡型電晶體技術並可使用至閘極之不同的供應電壓來關閉電晶體。在行動系統中的供應電壓通常限制在3.7V(1S電池)或7.4V(2S電池)。
100‧‧‧氮化鎵電晶體
101‧‧‧矽基板
102‧‧‧GaN層
104‧‧‧汲極電極
106‧‧‧汲極金屬
108‧‧‧經摻雜的半導體部份
110a、110b、110c‧‧‧極化層
111a、111b、111c‧‧‧二維電子氣體
112‧‧‧氮化鋁中間層
114‧‧‧源極電極
116‧‧‧源極金屬
118‧‧‧經摻雜的半導體部份
120‧‧‧第一閘極電極
122‧‧‧閘極金屬
124‧‧‧閘極電介質
126‧‧‧間隔體
130‧‧‧第一閘極電極
132‧‧‧閘極金屬
134‧‧‧閘極電介質
136‧‧‧間隔體
200‧‧‧氮化鎵電晶體
206、208‧‧‧閘極
202‧‧‧汲極
204‧‧‧源極
212a、212b、212c、212d、212e‧‧‧汲極電極
214a、214b、214c、214d、214e‧‧‧源極電極
216、218‧‧‧閘極電極
140‧‧‧中間層電介質
150‧‧‧隔離氧化物
302‧‧‧氮化鎵層
304‧‧‧極化層
306‧‧‧中間層
308‧‧‧二維電子氣體
322a、322b‧‧‧隔離電介質材料
312a、312b‧‧‧蝕刻部份
332a、332b‧‧‧假性閘極
342a、342b‧‧‧間隔體電介質
362a‧‧‧汲極半導體材料
362b‧‧‧源極半導體材料
372‧‧‧中間層電介質
382a‧‧‧汲極接點溝渠
382b‧‧‧汲極接點溝渠
392a‧‧‧汲極金屬
392b‧‧‧源極金屬
3004a、3004b‧‧‧極化層
3002a、2002b‧‧‧閘極溝渠
3104a、3104b‧‧‧閘極電介質
3102a、3102b‧‧‧閘極電介質
400‧‧‧中介層
402‧‧‧第一基板
404‧‧‧第二基板
406‧‧‧球柵陣列
408‧‧‧金屬互連
410‧‧‧通孔
412‧‧‧穿矽通孔
414‧‧‧嵌入式裝置
500‧‧‧運算裝置
502‧‧‧積體電路晶粒
504‧‧‧CPU
506‧‧‧晶粒上記憶體
508‧‧‧通訊邏輯單元
510‧‧‧依電性記憶體
512‧‧‧非依電性記憶體
514‧‧‧圖形處理單元
516‧‧‧數位信號處理器
520‧‧‧晶片組
522‧‧‧天線
524‧‧‧顯示器或觸碰螢幕顯示器
526‧‧‧觸碰螢幕控制器
528‧‧‧全球定位系統裝置
530‧‧‧電池
532‧‧‧運動共同處理器或感測器
534‧‧‧揚聲器
536‧‧‧相機
538‧‧‧使用者輸入裝置
540‧‧‧大量儲存裝置
542‧‧‧密碼處理器
550‧‧‧磁阻隨機存取記憶體
552‧‧‧MTJ堆疊
600‧‧‧射頻前端
602‧‧‧切換器
608‧‧‧接收器
610‧‧‧收發器
700‧‧‧射頻電路
702‧‧‧GaN多閘極電晶體
706‧‧‧RF輸入
708‧‧‧RF輸出
712‧‧‧GaN多閘極電晶體
714a、714b‧‧‧控制閘極
716‧‧‧RF輸入
718‧‧‧RF輸出
722‧‧‧GaN多閘極電晶體
724a、724b‧‧‧控制閘極
726‧‧‧RF輸入
728‧‧‧RF輸出
750‧‧‧射頻電路
790‧‧‧射頻電路
第1圖為根據本發明的實施例之氮化鎵電晶體的示意圖。
第2圖為根據本發明的實施例之一組多閘極氮化鎵電晶體之由上而下的示意圖。
第3A至3L圖為繪示用於製造多閘極氮化鎵電晶體的程序流程之示意圖。
第4圖繪示包括本發明的一或更多實施例的中介層。
第5圖繪示根據本發明的一實施例建構之運算裝置。
第6圖為根據本發明的實施例之用於通訊裝置的射頻前端之一示範電路的示意圖。
第7A至C圖為具有根據本發明的實施例之多閘極電晶體之示範射頻電路的示意圖。
【發明內容及實施方式】
由於其寬帶隙及高關鍵崩潰電場的緣故，氮化鎵(GaN)電晶體可用來取代Si RF SOI及GaAs作為RF切換器。目前最先進技術的Si RF SOI及GaAs pHEMT具有可用GaN技術解決的限制。
例如，Si RF SOI電晶體可能有高啟通電阻(on-resistance)。例如，Si RF SOI電晶體的啟通電阻可表示為R(on)=n * R(on_single state)=n * 2Rcc+n * Rch+n * Rac。Rcc為從N+源極/汲極到存取區域之接觸電阻，而Rac為從源極/汲極至通道的存取區域之橫向電阻。GaAs電晶體的啟通電阻可表示為R(on)=2Rcc+n * Rch+n * 2Rac。
Si及GaAs電晶體兩者可具有高啟通電阻，因此，針 對RF切換應用使用非常大的電晶體寬度來達成低插入損耗。此外，大電晶體寬度通常伴隨有大寄生(電容及漏電)，這對性能及功率效率有不利的影響。
本發明描述使用多閘極GaN電晶體架構，其使用在GaN通道中2D電子氣體的低電阻來實現比Si RF SOI及GaAs電晶體的啟通電阻明顯更佳的啟通電阻(Ron)。
多閘極用來分散在從汲極至源極的大RF輸入電壓擺幅下將通道保持在關閉狀態所需的高閘極電壓。藉由分散閘極電壓，多閘極GaN RF切換電晶體可用於行動系統中，其中供應電壓通常限制在3.7V(1S電池)或7.4V(2S電池)。
Si、GaAs及GaN電晶體的Rcc部分相當。在Si RF SOI MOSFET中對RON有最大電阻貢獻的為Rac，這是因為輕微摻雜的Si存取區域的緣故。GaAs pHEMT使用三角洲(delta)摻雜的量子井及其高電子遷移率來實現比Si明顯更低的RON，但電荷密度限於從1 * 1012/cm2至5 * 1012/cm2的範圍內。GaN提供在從1 * 1013/cm2至2 * 1013/cm2的範圍內之非常高的2DEG電荷密度且適度高的遷移率而得以有低片電阻及比GaAs和Si顯著更低的Rac。
第1圖為根據本發明的實施例之氮化鎵電晶體100的示意圖。氮化鎵(GaN)電晶體100包括GaN層102。GaN層102可位在矽基板101上或可為獨立的結構。GaN電晶體100亦包括汲極電極104。汲極電極104包括汲極 金屬106，其可包括例如鈦或鎢。汲極電極亦可包括介於GaN層102及汲極金屬106之間的經摻雜的半導體部分108。經摻雜的半導體部分108可包括經摻雜的氮，例如，氮化銦鎵(InxGa1-xN，其中5%<x<15%)。
GaN電晶體100亦包括源極電極114。源極電極114包括源極金屬116，其可包括例如鈦或鎢。源極電極亦可包括介於GaN層102及汲極金屬106之間的經摻雜的半導體部分118。經摻雜的半導體部分118可包括經摻雜的氮，例如，氮化銦鎵(InxGa1-xN，其中5%<x<15%)。
GaN電晶體100亦包括第一閘極電極120。第一閘極電極120位在汲極電極104附近。第一閘極電極120包括閘極金屬122，其可例如為氮化鈦。第一閘極電極120亦包括閘極電介質124，其位在閘極金屬122側壁上並介於閘極金屬122與GaN層102之間。間隔體126可位在第一閘極電極120旁(例如，接觸閘極電介質124)。間隔體126可為電介質材料，如氮化矽。
第二閘極電極130位在第一閘極電極120附近及源極電極114附近。第二閘極電極130包括閘極金屬132，其可例如為氮化鈦。第二閘極電極130亦包括閘極電介質134，其位在閘極金屬132側壁上並介於閘極金屬132與GaN層102之間。間隔體136可位在第二閘極電極130旁(例如，接觸閘極電介質134)。間隔體136可為電介質材料，如氮化矽。
GaN電晶體100亦包括位在第一閘極電極120與第二 閘極電極130之間的極化層110a。極化層110a可在GaN層102與極化層110a之間的界面形成二維電子氣體(2DEG)111a。一般而言，可在兩個三族(Group III)氮化物層的異質接面形成2DEG，因這兩個三族氮化物層之間的極化差異所致。例如，極化為纖鋅礦三族氮化物結晶中固有的。GaN電晶體相較於其他的一個優點在於對GaN電晶體而言無需雜質摻雜物來形成源極、汲極、和閘極之間的導電通道。
2DEG的存在在第1圖中以虛線繪示於GaN層102頂部及每一個極化層110a、110b、110c下方。2DEG存在於每一個極化層110a、110b、110c與下伏之GaN層之間的界面。極化層110a可稱為第一極化層或閘極間極化層。位在汲極電極104與第一閘極電極120之間的極化層110b可稱為第二極化層或汲極側極化層。位在源極電極114與第二閘極電極130之間的極化層110c可稱為第三極化層或源極側極化層。
2DEG 111b在汲極電極104與第一閘極電極120之間形成導電通道。同樣地，2DEG 111a在第一閘極電極120與第二閘極電極130之間形成導電通道。2DEG 111c在第二閘極電極130與源極電極114之間形成導電通道。
可在氮化鋁(AlN)中間層112上疊晶式形成極化層110a、110b、110c。AlN層112可有助於促成極化層110a、110b、110c之生長。在第3圖中進一步討論極化層的生長。另外，AlN層112可作為閘極電極的一部分並可 增進GaN通道中的電子遷移率。
第1圖中還顯示中間層電介質140，其將汲極電極與閘極電極隔離並將閘極電極與源極電極隔離並將閘極電極與它們自己隔離。
第1圖中還顯示隔離氧化物(比如二氧化矽)150，其將整個電晶體與基板/晶圓上的其他電晶體或結構隔離。
第1圖顯示兩個閘控平面式GaN電晶體但本發明設想得到使用超過兩個閘極。例如，亦可有本發明也設想得到之大量閘極(N>2)的堆疊。不同的電晶體架構，亦即，亦可有窄寬度或鰭式場效電晶體(finfet)或奈米線/全包覆式閘極(gate-all-around)的架構。這些閘極的每一個亦可有不同的架構，為平面式的一或更多者結合為鰭式場效電晶體的一或更多閘極。鰭式場效電晶體及奈米線GaN對於控制DIBL、短通道效應及子通道擊穿(sub-channel punch-through)有利。此多閘極GaN電晶體設計的優點在於整個堆疊擔負一個N+源極和一個N+汲極的接觸電阻(2Rcc)。多閘極GaN電晶體的R(on)可表示成R(on)=2Rcc+n * Rch+n * 2Rac，其中n為閘極電極的數量。
第2圖為根據本發明的實施例之一組多閘極氮化鎵電晶體200之由上而下的示意圖。電晶體200包括兩個閘極電極：閘極1 206及閘極2 208，雖可使用超過兩個閘極。
GaN電晶體200可包括汲極202及源極204。汲極202可包括複數個汲極電極212a、212b、212c、212d、及212e。可形成汲極電極以具有共同接點(汲極202)。電極可分隔開來，使得源極電極214a可設置在電極212a及212b之間；源極電極214b可設置在電極212b及212c之間；源極電極214c可設置在電極212c及212d之間；且源極電極214d可設置在電極212d及212e之間。可形成閘極電極206及208。閘極206可包括設置在每一個源極與汲極之間的空隙中之閘極電極216。閘極208可包括設置在每一個源極與汲極之間的空隙中之閘極電極218。閘極電極216和閘極電極218彼此相鄰。
第3A至3L圖為繪示用於製造多閘極氮化鎵電晶體的程序流程之示意圖。第3A圖為繪示在氮化鎵(GaN)層302上形成極化層304的示意圖300。從矽基板形成GaN層302。極化層304可包括氮化鋁銦(AlxIn1-xN，其中0.8<x<0.9)或氮化鋁鎵(AlxGa1-xN，其中0.1<x<0.5)。極化層304可生長到5至30nm的厚度。極化層304可疊晶生長在GaN層302上。在一些實施例中，可在GaN層302上形成中間層306。中間層306可包括氮化鋁(AlN)，其可幫助極化層304之疊晶生長。中間層306可為1至2nm的AlN層。
極化層304的形成可導致在GaN層302表面附近形成二維電子氣體(2DEG)308。
第3B圖為繪示GaN層302之蝕刻的示意圖310。可 使用已知的技術來蝕刻GaN層302及極化層304(及下伏之中間層306)。在界定電晶體裝置邊緣的區域蝕刻基板。基板的蝕刻部份312a及312b為用於沈積隔離GaN電晶體與基板上的其他裝置之隔離電介質材料的地方。
第3C圖為繪示隔離電介質材料的形成之示意圖320。隔離電介質材料322a及322b可包括二氧化矽(SiO2)。可用於在氮化鎵上形成氧化層的已知方式來沈積隔離電介質材料。
第3D圖為繪示「假」閘極332a及332b之形成的示意圖330。使用微影蝕刻技術在預定位置形成假性閘極。形成假性閘極332a及332b以形成正空間，其周圍可形成電晶體的其他組件。將於後詳述，在形成其他組件之後才形成閘極電極。
第3E圖為繪示在假性閘極332a及332b旁形成間隔體電介質342a及342b的示意圖340。可自氮化矽(SiN)或其他電介質材料的微影沈積形成間隔體342a及342b。間隔體342a及342b促成如後續說明之假性閘極332a及332b的選擇性移除。
第3F圖為繪示用於形成源極和汲極之GaN層302的蝕刻之示意圖350。在介於隔離電介質322a與假性閘極332a(或者若形成間隔體的話，間隔體342a)之間的區域352a中蝕刻GaN層302。極化層304(和下伏的AlN層306)也和GaN層302一起被蝕刻。在蝕刻之後，極化層304的一部分保留在暴露的區域352a與假電極332a之 間。在蝕刻之後，極化層304的一部分保留在暴露的區域352b與假電極332b之間。
第3G圖為繪示源極和汲極電極之形成的示意圖360。形成作為汲極之汲極半導體材料362a。可自氮化銦鎵(InxGa1-xN，5%<x<15%)形成汲極半導體362a及源極半導體362b。
第3H圖為繪示中間層電介質372的形成及平面化的示意圖370。中間層電介質372可包括二氧化矽或其他氧化物層。中間層電介質372可覆蓋隔離電介質322a及322b、汲極和源極半導體362a及362b、及極化層304。
第3I圖為繪示形成用於源極和汲極的接觸溝渠的示意圖380。可藉由在汲極半導體材料362a上方的位置蝕刻中間層電介質372來形成汲極接點溝渠382a。可藉由在源極半導體材料362b上方的位置蝕刻中間層電介質372來形成源極接點溝渠382b。
第3J圖為繪示形成用於汲極電極和源極電極之汲極和源極金屬的示意圖390。於汲極半導體材料362a上的汲極接點溝渠382a之中沈積汲極金屬392a。於源極半導體材料362b上的源極接點溝渠382b之中沈積源極金屬392b。汲極金屬392a及源極金屬392b可包括鈦或鎢。
第3K圖為繪示用於移除假性閘極的示意圖3000。可藉由蝕刻移除假性閘極332a及332b。蝕刻亦移除位在假性閘極下方之極化層的一部分。所得之結構包括在汲極半導體材料362a旁的極化層3004a、在閘極溝渠3002a及 2002b之間的極化層3004c、及在源極半導體材料362b旁的極化層3004b。極化層3004a與GaN層302創造出2DEG 3004a。2DEG 3004a從半導體材料362a延伸至閘極溝渠3002a的邊緣。極化層3004b與GaN層302創造出2DEG 3004b。2DEG 3004b從半導體材料362b延伸至閘極溝渠3002b的邊緣。2DEG 3004c延伸於的兩個閘極溝渠3002a及2002b邊緣之間。在一些實施例中，將閘極溝渠蝕刻至GaN層302。在一些實施例中，將閘極溝渠蝕刻至AlN層306。
第3L圖為繪示用於形成閘極電極的示意圖3100。可將閘極電介質3104a沈積於閘極溝渠3002a中。可將閘極金屬沈積在閘極電介質3102a上。可將閘極電介質3104b沈積於閘極溝渠3002b中。可將閘極金屬沈積在閘極電介質3102b上。極化層3004a與GaN層302創造2DEG 3004a。2DEG 3004a從半導體材料362a延伸到閘極電介質3104a的邊緣。極化層3004b與GaN層302創造2DEG 3004b。2DEG 3004b從半導體材料362a延伸到閘極電介質3104b的邊緣。2DEG 3004c延伸於兩個閘極電介質3104a及3104b的邊緣之間。閘極金屬可包括氮化鈦。
第4圖繪示包括本發明的一或更多實施例的中介層400。中介層400為用來橋接第一基板402至第二基板404的中介基板。第一基板402可為例如積體電路晶粒。第二基板404可例如為記憶體模組、電腦母板、或另一個積體電路晶粒。一般而言，中介層400之目的在於將連結 分散至較寬間距或將連結重新路由至不同的連結。例如，中介層400可將積體電路晶粒耦合至球柵陣列(BGA)406，其可接著耦合到第二基板404。在一些實施例中，將第一及第二基板402/404附接至中介層400的相對側。在其他實施例中，將第一及第二基板402/404附接至中介層400的相同側。又在另外的實施例中，藉由中介層400互連三或更多個基板。
可以環氧樹脂、玻璃纖維強化的環氧樹脂、陶瓷材料、或比如聚醯亞胺之聚合物材料形成中介層400。在另外的實作中，以交替的硬性或彈性材料形成中介層，該些材料可包括上述用於半導體基板中之相同的材料，比如矽、鍺、及其他III-V族及IV族材料。
中介層可包括金屬互連408及通孔410，包括但不限於穿矽通孔(TSV)412。中介層400可進一步包括嵌入式裝置414，包括被動及主動裝置。這種裝置包括，但不限於，電容、解耦合電容、電阻、電感、熔線、二極體、變壓器、感測器、及靜電放電(ESD)裝置。在中介層400上亦可形成更複雜的裝置，比如射頻(RF)裝置、功率放大器、電力管理裝置、天線、陣列、感測器、及MEMS裝置。
根據本發明的實施例，可在中介層400之製造中使用本文所揭露的設備或程序。
第5圖繪示根據本發明的一實施例之運算裝置500。運算裝置500可包括若干組件。在一實施例中，這些組件 附接至一或更多個母板。在一替代實施例中，在單一個系統晶片(SoC)晶粒上製造這些組件的某些或全部。運算裝置500中之組件包括，但不限於，積體電路晶粒502及至少一個通訊邏輯單元508。在一些實作中，在積體電路晶粒502內製造通訊邏輯單元508，而在其他實作中在接合至與積體電路晶粒502共享或與其電子式耦合的基板或母板之別的積體電路晶片中製造通訊邏輯單元508。積體電路晶粒502可包括CPU 504還有晶粒上記憶體506，通常用作快取記憶體，其可藉由比如嵌入式DRAM(eDRAM)或自旋轉矩記憶體(STTM或STT-MRAM)。
運算裝置500可包括其他組件，其可或可不實體或電性耦合到母板或製造於SoC晶粒內。這些其他組件包括，但不限於，依電性記憶體510(如DRAM)、非依電性記憶體512(如ROM或快閃記憶體)、圖形處理單元514(GPU)、數位信號處理器516、密碼處理器542(執行硬體內的密碼演算法之專門處理器)、晶片組520、天線522、顯示器或觸碰螢幕顯示器524、觸碰螢幕控制器526、電池530或其他電力來源、功率放大器(未圖示)、電壓調節器(未圖示)、全球定位系統(GPS)裝置528、羅盤、運動共同處理器或感測器532(其可包括加速度計、陀螺儀、及羅盤)、揚聲器534、相機536、使用者輸入裝置538(比如鍵盤、滑鼠、手寫筆、及觸摸板)、及大量儲存裝置540(比如硬碟機、光碟(CD)、 數位多功能碟(DVD)、及諸如此類)。
非依電性記憶體可包括磁阻隨機存取記憶體(MRAM)550。MRAM 550可包括一或更多MTJ堆疊552。MTJ堆疊552可與第2圖中所述的MTJ堆疊類似並包括合成反鐵磁體，其在兩個鐵磁層之間包括擴散屏障。
通訊邏輯單元508允許用於往返運算裝置500的資料傳輸之無線通訊。「無線」一詞和其衍生詞可用來描述電路、裝置、系統、方法、技術、通訊通道等等，其可藉由使用透過非固體媒體的調變電磁輻射來通訊資料。該術語並非意味關聯的裝置不含有任何電線，雖在一些實施例中它們沒有。通訊邏輯單元508可實施若干無線標準或協定的任一者，包括但不限於，Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20系列、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、上述衍生者，還有指定成3G、4G、5G和以上之任何其他無線協定。運算裝置500可包括複數通訊邏輯單元508。例如，第一通訊邏輯單元508可專門用於較短程無線通訊，比如Wi-Fi及藍芽，而第二通訊邏輯單元508可專門用於較長程無線通訊，比如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他者。
在各種實施例中，運算裝置500可為膝上型電腦、上網本電腦、筆記型電腦、超極本(ultrabook)電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動 PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在其他實作中，運算裝置500可為處理資料的任何其他電子裝置。
第6圖為根據本發明的實施例之用於通訊裝置的射頻前端600之一示範電路的示意圖。前端600包括複數切換器，比如切換器602或604。切換器602可包括一或更多個多閘極氮化鎵電晶體，如第1及2圖中所述者。另外，前端600可包括傳送器606，其可為蜂巢式傳輸之無線電傳送器。前端600亦可包括接收器608，其可為無線電接收器。前端600亦可包括wifi及/或藍芽收發器610。
第7A圖為具有根據本發明的實施例之GaN多閘極電晶體702之示範射頻電路700的示意圖。GaN多閘極電晶體702包括RF輸入706和RF輸出708。可藉由控制元件704切換RF電路700。GaN多閘極電晶體702可包括如第1圖中所示之多閘極電晶體(或可包括超過2個閘極)。第7B圖為具有根據本發明的實施例之多閘極電晶體712之示範射頻電路750的示意圖。GaN多閘極電晶體712包括RF輸入716和RF輸出718。可藉由控制閘極714a及714b切換RF電路750。GaN多閘極電晶體712可包括如第1圖中所示之多閘極電晶體(或可包括超過2個閘極)。第7C圖為具有根據本發明的實施例之GaN多閘極電晶體722之示範射頻電路790的示意圖。GaN多閘極電晶體722包括RF輸入726和RF輸出728。可藉由控制 閘極724a及724b切換RF電路790。可使用一額外的控制元件724c來提供對切換RF信號之更多控制。GaN多閘極電晶體722可包括如第1圖中所示之多閘極電晶體(或可包括超過2個閘極)。
下列段落提供本文所揭露之各種實施例的範例。
範例1為多閘極氮化鎵電晶體，其包括氮化鎵層、電性耦合至該氮化鎵層的汲極電極、電性耦合至該氮化鎵層的源極電極、在該汲極電極旁的第一閘極電極、位在該第一閘極電極與該源極電極之間的第二閘極電極、及位在該第一閘極電極與該第二閘極電極之間的極化層。
範例2可包括範例1之標的物，且亦可包括在該極化層與該氮化鎵層之間的界面之二維電子氣體(2DEG)，該2DEG電性耦合該第一閘極電極與該第二閘極電極。
範例3可包括範例1或2之任何者的標的物，且亦可包括位在該汲極與該第一閘極之間的汲極側極化層。
範例4可包括範例3之標的物，且亦可包括在該汲極側極化層與該氮化鎵層之間的界面在該汲極電極與該第一閘極電極之間的2DEG。
範例5可包括範例1或2或3之任何者的標的物，且亦可包括位在該源極電極與該第二閘極電極之間的源極側極化層。
範例6可包括範例5之標的物，且亦可包括在該源極側極化層與該氮化鎵層之間的界面在該源極電極與該第二閘極電極之間的2DEG。
範例7可包括範例1或2之任何者的標的物，且進一步包括設置在該氮化鎵層與該極化層之間的氮化鋁層。
範例8可包括範例1或2或7之任何者的標的物，且亦可包括位在該第一閘極電極與該極化層之間的第一電介質層，及位在該第二閘極電極與該極化層之間的第二電介質層。
範例9可包括範例1或2或3或4或5或6或7或8之任何者的標的物，且亦可包括與該第一閘極電極的側壁接觸之氮化鎵間隔體，及與該第二閘極電極的側壁接觸之氮化鎵間隔體。
範例10可包括範例1或2或7或8或9之任何者的標的物，其中該汲極電極或源極電極之一或兩者包含位在經摻雜的半導體材料上之金屬接點。
範例11可包括範例10標的物，其中該經摻雜的半導體材料包含氮化銦鎵。
範例12可包括範例1標的物，其中該極化層包含氮化鋁銦或氮化鋁鎵。
範例13可包括範例1或2或7或8或9或10之任何者的標的物，且亦可包括位在該第二閘極電極與該源極電極之間的第三閘極電極，位在該第三閘極電極與該源極之間的第四極化層；及在該第四極化層與該氮化鎵層之間和在該第三閘極電極與該源極電極之間的界面之2DEG。
範例14為用於在氮化鎵層上製造多閘極氮化鎵電晶體的方法，該方法可包括在該氮化鎵表面上形成氮化鋁 層；在該氮化鋁層上形成極化層；在該氮化鋁層之暴露的第一部份上形成第一閘極電極；在該氮化鋁層之暴露的第二部份上形成第二閘極電極；形成在該第一閘極電極附近的汲極電極；形成在該第二閘極電極附近的源極電極；該第一閘極電極和該第二閘極電極形成於該汲極電極與該源極電極之間。
範例15可包括範例14標的物，其中形成該第一閘極電極可包括在氮化鋁層之該暴露的第一部份形成閘極電介質，並在該第一閘極電介質上形成閘極金屬；且其中形成該第二閘極電極可包括形成第二閘極電介質，並在該第二閘極電介質上形成第二閘極金屬。
範例16可包括範例14或15之任何者的標的物，其中形成該汲極電極可包括在該氮化鎵層上形成經摻雜的半導體；並在該經摻雜的半導體上形成金屬電極；且其中形成源極電極可包括在該氮化鎵層上形成經摻雜的半導體；並在該經摻雜的半導體上形成金屬電極。
範例17可包括範例14或15或16之任何者的標的物，其中形成經摻雜的半導體包含在該氮化鎵層上形成氮化銦鎵，以及其中形成該金屬電極包含在該氮化銦鎵上沈積鈦或鎢。
範例18可包括範例14標的物，其中形成該極化層可包括在該氮化鋁層上疊晶生長該極化層。
範例19可包括範例14或15之任何者的標的物，其中該極化層包含氮化鋁鎵、氮化鋁銦、或氮化鋁鎵銦，或 氮化鋁鎵、氮化鋁銦、或氮化鋁鎵銦的疊層組合。
範例20為運算裝置，其包括安置在基板上之處理器；在該處理器內的通訊邏輯單元；在該處理器內的記憶體；在該運算裝置內的圖形處理單元；在該運算裝置內的天線；在該運算裝置上的顯示器；在該運算裝置內的電池；在該處理器內的功率放大器；及在該處理器內的電壓調節器。該運算裝置亦可包括多閘極氮化鎵電晶體，其包括氮化鎵層、電性耦合至該氮化鎵層的汲極電極、電性耦合至該氮化鎵層的源極電極、在該汲極電極旁的第一閘極電極、位在該第一閘極電極與該源極電極之間的第二閘極電極、及位在該第一閘極電極與該第二閘極電極之間的極化層。
範例21可包括範例20之標的物，且亦可包括在該極化層與該氮化鎵層之間的界面之二維電子氣體(2DEG)，該2DEG電性耦合該第一閘極電極與該第二閘極電極。
範例22可包括範例20或21之任何者的標的物，且亦可包括位在該汲極與該第一閘極之間的汲極側極化層。
範例23可包括範例22之標的物，且亦可包括在該汲極側極化層與該氮化鎵層之間的界面在該汲極電極與該第一閘極電極之間的2DEG。
範例24可包括範例20或22或23之任何者的標的物，且進一步包括位在該源極電極與該第二閘極電極之間的源極側極化層。
範例25可包括範例24之標的物，且亦可包括在該源極側極化層與該氮化鎵層之間的界面在該源極電極與該第二閘極電極之間的2DEG。
範例26可包括範例20之標的物，且亦可包括設置在該氮化鎵層與該極化層之間的氮化鋁層。
範例27可包括範例20或26之任何者的標的物，且亦可包括位在該第一閘極電極與該極化層之間的第一電介質層，及位在該第二閘極電極與該極化層之間的第二電介質層。
範例28可包括範例20或26或27之任何者的標的物，且亦可包括與該第一閘極電極的側壁接觸之氮化鎵間隔體，及與該第二閘極電極的側壁接觸之氮化鎵間隔體。
範例29可包括範例20或21或22或23或24或25或26或27或28之任何者的標的物，其中該汲極電極或源極電極之一或兩者包含位在經摻雜的半導體材料上之金屬接點。
範例30可包括範例23標的物，其中該經摻雜的半導體材料包含氮化銦鎵。
範例31可包括範例22標的物，其中該極化層包含氮化鋁銦或氮化鋁鎵。
範例32可包括範例20或22或24之任何者的標的物，且亦可包括位在該第二閘極電極與該源極電極之間的第三閘極電極，位在該第三閘極電極與該源極之間的第四極化層。
範例33可包括範例32之標的物，且亦可包括在該第三閘極電極與該源極電極之間在該第四極化層與該氮化鎵層之間的界面之2DEG。
在說明及專利範圍中，可使用術語耦合的(coupled)及連接的(connected)，還有其衍生詞。在特定實施例中，連接的可用來指直接實體或電性彼此接觸的兩或更多個元件。耦合的可意指直接實體或電性接觸的兩或更多個元件。然而，耦合的亦可非直接接觸但仍彼此配合或互動的兩或更多個元件。
說明書中對於「一實施例」或「一些實施例」的參照意指連同該實施例所述之特定特徵、結構或特性包括在至少一實作中。在說明書各處中出現的詞組「在一實施例中」可或可都不參照相同的實施例。
雖然以專門針對結構特徵及/或方法行為之語言敘述實施例，可了解到主張專利權之標的物可不限於所述的特定特徵或行為。更確切來說，揭露特定特徵或行為作為實施主張專利權之標的物的樣本形式。
100‧‧‧氮化鎵電晶體
101‧‧‧矽基板
102‧‧‧GaN層
104‧‧‧汲極電極
106‧‧‧汲極金屬
108‧‧‧經摻雜的半導體部份
110a、110b、110c‧‧‧極化層
111a、111b、111c‧‧‧二維電子氣體
112‧‧‧氮化鋁中間層
114‧‧‧源極電極
116‧‧‧源極金屬
118‧‧‧經摻雜的半導體部份
120‧‧‧第一閘極電極
122‧‧‧閘極金屬
124‧‧‧閘極電介質
126‧‧‧間隔體
130‧‧‧第一閘極電極
132‧‧‧閘極金屬
134‧‧‧閘極電介質
136‧‧‧間隔體
140‧‧‧中間層電介質
150‧‧‧隔離氧化物

Claims (24)

  1. 一種多閘極氮化鎵電晶體，包含：氮化鎵層；電性耦合至該氮化鎵層的汲極電極；電性耦合至該氮化鎵層的源極電極；在該汲極電極旁的第一閘極電極；位在該第一閘極電極與該源極電極之間的第二閘極電極；以及位在該第一閘極電極與該第二閘極電極之間的極化層。
  2. 如申請專利範圍第1項之氮化鎵電晶體，進一步包含在該極化層與該氮化鎵層之間的界面之二維電子氣體(2DEG)，該2DEG電性耦合該第一閘極電極與該第二閘極電極。
  3. 如申請專利範圍第1項之氮化鎵電晶體，進一步包含位在該汲極與該第一閘極之間的汲極側極化層。
  4. 如申請專利範圍第3項之氮化鎵電晶體，進一步包含在該汲極側極化層與該氮化鎵層之間的界面在該汲極電極與該第一閘極電極之間的2DEG。
  5. 如申請專利範圍第1項之氮化鎵電晶體，進一步包含位在該源極電極與該第二閘極電極之間的源極側極化層。
  6. 如申請專利範圍第5項之氮化鎵電晶體，進一步包含在該源極側極化層與該氮化鎵層之間的界面在該第二閘 極電極與該源極電極之間的2DEG。
  7. 如申請專利範圍第1項之氮化鎵電晶體，進一步包含設置在該氮化鎵層與該極化層之間的氮化鋁層。
  8. 如申請專利範圍第1或2或3或4項之氮化鎵電晶體，進一步包含：位在該第一閘極電極與該極化層之間的第一電介質層，以及位在該第二閘極電極與該極化層之間的第二電介質層。
  9. 如申請專利範圍第1項之氮化鎵電晶體，進一步包含：與該第一閘極電極的側壁接觸之氮化鎵間隔體，以及與該第二閘極電極的側壁接觸之氮化鎵間隔體。
  10. 如申請專利範圍第1項之氮化鎵電晶體，其中該汲極電極或源極電極之一或兩者包含位在經摻雜的半導體材料上之金屬接點。
  11. 如申請專利範圍第10項之氮化鎵電晶體，其中該經摻雜的半導體材料包含氮化銦鎵。
  12. 如申請專利範圍第1項之氮化鎵電晶體，其中該極化層包含氮化鋁銦或氮化鋁鎵。
  13. 一種用於在氮化鎵層上製造多閘極氮化鎵電晶體的方法，該方法包含：在該氮化鎵表面上形成氮化鋁層；在該氮化鋁層的一部分上形成極化層； 在該氮化鋁層之暴露的第一部份上形成第一閘極電極；在該氮化鋁層之暴露的第二部份上形成第二閘極電極；形成在該第一閘極電極附近的汲極電極；以及形成在該第二閘極電極附近的源極電極，該第一閘極電極和該第二閘極電極形成於該汲極電極與該源極電極之間。
  14. 如申請專利範圍第13項之方法，其中：形成該第一閘極電極包含：在氮化鋁層之該暴露的第一部份中形成閘極電介質，以及在該第一閘極電介質上形成閘極金屬；以及其中形成該第二閘極電極包含：形成第二閘極電介質；以及在該第二閘極電介質上形成第二閘極金屬。
  15. 如申請專利範圍第13項之方法，其中形成該汲極電極包含：在該氮化鎵層上形成經摻雜的半導體；以及在該經摻雜的半導體上形成金屬電極；以及其中形成源極電極包含：在該氮化鎵層上形成經摻雜的半導體；以及在該經摻雜的半導體上形成金屬電極。
  16. 如申請專利範圍第15項之方法，其中形成經摻雜 的半導體包含在該氮化鎵層上形成氮化銦鎵；以及其中形成該金屬電極包含在該氮化銦鎵上沈積鈦或鎢。
  17. 如申請專利範圍第13項之方法，其中形成該極化層包含：在該氮化鋁層上疊晶生長該極化層。
  18. 如申請專利範圍第13項之方法，其中該極化層包含氮化鋁鎵、氮化鋁銦、或氮化鋁鎵銦，或氮化鋁鎵、氮化鋁銦、或氮化鋁鎵銦的任何者之疊層組合。
  19. 一種運算裝置包含：安置在基板上之處理器；在該處理器內的通訊邏輯單元；在該處理器內的記憶體；在該運算裝置內的圖形處理單元；在該運算裝置內的天線；在該運算裝置上的顯示器；在該運算裝置內的電池；在該處理器內的功率放大器；以及在該處理器內的電壓調節器；其中該運算裝置包含：多閘極氮化鎵電晶體包含：氮化鎵層；電性耦合至該氮化鎵層的汲極電極；電性耦合至該氮化鎵層的源極電極； 在該汲極電極旁的第一閘極電極；位在該第一閘極電極與該源極電極之間的第二閘極電極；以及位在該第一閘極電極與該第二閘極電極之間的極化層。
  20. 如申請專利範圍第19項之運算裝置，進一步包含在該極化層與該氮化鎵層之間的界面之二維電子氣體(2DEG)，該2DEG電性耦合該第一閘極電極與該第二閘極電極。
  21. 如申請專利範圍第20項之運算裝置，進一步包含位在該汲極與該第一閘極之間的汲極側極化層。
  22. 如申請專利範圍第21項之運算裝置，進一步包含在該汲極側極化層與該氮化鎵層之間的界面在該汲極電極與該第一閘極電極之間的2DEG。
  23. 如申請專利範圍第20項之運算裝置，進一步包含位在該源極電極與該第二閘極電極之間的源極側極化層。
  24. 如申請專利範圍第22項之運算裝置，進一步包含在該氮化鎵層與該極化層之間的界面在該第二閘極與該源極電極電極之間的二維電子氣體(2DEG)。
TW106105367A 2016-03-28 2017-02-17 用於高壓射頻切換器之氮化鎵電晶體 TWI724107B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US16/24399 2016-03-28
WOPCT/US16/24399 2016-03-28
PCT/US2016/024399 WO2017171695A1 (en) 2016-03-28 2016-03-28 Gallium nitride transistors for high-voltage radio frequency switches

Publications (2)

Publication Number Publication Date
TW201803116A true TW201803116A (zh) 2018-01-16
TWI724107B TWI724107B (zh) 2021-04-11

Family

ID=59966212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105367A TWI724107B (zh) 2016-03-28 2017-02-17 用於高壓射頻切換器之氮化鎵電晶體

Country Status (3)

Country Link
US (1) US10777672B2 (zh)
TW (1) TWI724107B (zh)
WO (1) WO2017171695A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720521B2 (en) 2018-11-23 2020-07-21 Industrial Technology Research Institute Enhancement mode gallium nitride based transistor device and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11757027B2 (en) * 2018-12-13 2023-09-12 Intel Corporation E-D mode 2DEG FET with gate spacer to locally tune VT and improve breakdown
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
US10991797B2 (en) * 2019-03-13 2021-04-27 International Business Machines Corporation Self-aligned two-dimensional material transistors
US11569182B2 (en) 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2161754A3 (en) * 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US9147738B2 (en) 2012-11-30 2015-09-29 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720521B2 (en) 2018-11-23 2020-07-21 Industrial Technology Research Institute Enhancement mode gallium nitride based transistor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20190074368A1 (en) 2019-03-07
US10777672B2 (en) 2020-09-15
WO2017171695A1 (en) 2017-10-05
TWI724107B (zh) 2021-04-11

Similar Documents

Publication Publication Date Title
US11664373B2 (en) Isolation walls for vertically stacked transistor structures
US11605565B2 (en) Three dimensional integrated circuits with stacked transistors
US11282861B2 (en) Dynamic logic built with stacked transistors sharing a common gate
US11251227B2 (en) Fully self-aligned cross grid vertical memory array
US11895824B2 (en) Vertical 1T-1C DRAM array
TWI724107B (zh) 用於高壓射頻切換器之氮化鎵電晶體
US11575036B2 (en) Gallium nitride transistors with source and drain field plates and their methods of fabrication
US20200176482A1 (en) Backside fin recess control with multi-hsi option
US10861870B2 (en) Inverted staircase contact for density improvement to 3D stacked devices
TWI706515B (zh) 氮化鎵電壓調整器
US10943836B2 (en) Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
JP2017527976A (ja) 高電圧デバイスを集積させたシリコンダイ
TWI798159B (zh) 具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法
TWI748950B (zh) 多高度半導體裝置及其製造方法
WO2018182724A1 (en) Technique for creating a self-aligned bitline in a vertical fet
TWI723134B (zh) 用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ）以及形成氮化鎵電晶體在矽基板上的方法
TW201813105A (zh) 用以降低閘極誘發障壁下降／短通道效應同時最小化對驅動電流的影響的有欠疊尖端的鍺電晶體結構
TWI715661B (zh) 用以減少寄生電容的閘極堆疊金屬間的差動功函數
US11532719B2 (en) Transistors on heterogeneous bonding layers
CN111133584A (zh) 改进沟道应力的隔离壁应力源结构及其制造方法
WO2018182729A1 (en) Co-integration of on chip memory technologies