TW201743218A - 固態硬碟控制裝置與方法 - Google Patents

固態硬碟控制裝置與方法 Download PDF

Info

Publication number
TW201743218A
TW201743218A TW105117275A TW105117275A TW201743218A TW 201743218 A TW201743218 A TW 201743218A TW 105117275 A TW105117275 A TW 105117275A TW 105117275 A TW105117275 A TW 105117275A TW 201743218 A TW201743218 A TW 201743218A
Authority
TW
Taiwan
Prior art keywords
signal
control device
solid state
hard disk
output signal
Prior art date
Application number
TW105117275A
Other languages
English (en)
Other versions
TWI591486B (zh
Inventor
陳政宇
簡志清
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105117275A priority Critical patent/TWI591486B/zh
Priority to US15/602,787 priority patent/US10198368B2/en
Application granted granted Critical
Publication of TWI591486B publication Critical patent/TWI591486B/zh
Publication of TW201743218A publication Critical patent/TW201743218A/zh
Priority to US16/243,748 priority patent/US10817437B2/en
Priority to US16/382,293 priority patent/US10909047B2/en
Priority to US16/537,692 priority patent/US10776288B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Communication Control (AREA)

Abstract

本發明揭露一種固態硬碟控制裝置，包含：一多介面相容實體層電路，用來依據一序列/解序列接收訊號產生一實體層輸出訊號；一輸入輸出電路，用來依據至少一端子的訊號變化產生至少一端子輸出訊號；以及一處理電路，用來依據該實體層輸出訊號及/或該至少一端子輸出訊號以使該固態硬碟控制裝置之運作模式適用於複數種介面類型的其中之一。

Description

固態硬碟控制裝置與方法
本發明是關於介面偵測技術，尤其是關於能夠偵測介面類型之固態硬碟控制裝置與方法。
傳統固態硬碟介面是序列進階技術附加（Serial Advanced Technology Attachment, SATA）介面。然而，由於SATA介面的傳輸速度逐漸無法滿足高速傳輸的需求，部分固態硬碟轉而採用周邊元件互連快遞（Peripheral Component Interconnect Express, PCI-Express）介面。
為增加相容性，尚有部分固態硬碟能夠支援SATA介面與PCI-Express介面，此種固態硬碟會設定一特定腳位之電壓準位，從而一主機能夠藉由偵測該腳位之準位來指派與該固態硬碟相連的連接埠的配置（Configuration），然而，於該主機完成該連接埠的配置後，若將該固態硬碟之運作模式由一第一模式（例如SATA模式）改為一第二模式（例如PCI-Express模式）或者換上另一固態硬碟僅支援該第二模式，該主機不會相應地改變配置，從而該固態硬碟或該另一固態硬碟無法與該主機正常連線。另有一種情形是上述固態硬碟藉由設定該腳位之準位以運作於一預設模式（例如前述第一或第二模式），但與該固態硬碟相連的一主機不具偵測該腳位的功能，且該主機將與該固態硬碟相連的連接埠配置得與該預設模式不相容，從而該固態硬碟無法與該主機正常連線。
部分先前技術載於下列文件中： (1) ”PCI Express M.2 Specification ”, Revision 0.7, Version 1.0, November 27, 2012, PP. 150 (pin 69 PEDET)； (2) “Serial ATA Revision 3.3 ”, Gold Revision, February 2, 2016, PP. 214 (pin position 69 [Config_1]) & PP. 215 (Table 27)。
鑑於先前技術的問題，本發明之一目的在於提供一種固態硬碟控制裝置與方法能夠從裝置端進行介面偵測，從而改善先前技術。
本發明揭露一種固態硬碟控制裝置，其一實施例包含一多介面相容實體層電路、一輸入輸出電路以及一處理電路。該多介面相容實體層電路用來依據一序列/解序列接收訊號產生一實體層輸出訊號。該輸入輸出電路用來依據至少一端子的訊號變化產生至少一端子輸出訊號。該處理電路用來依據該實體層輸出訊號與該至少一端子輸出訊號兩者的至少其中之一以使該固態硬碟控制裝置之運作模式適用於複數種介面類型的其中之一。
本發明另揭露一種固態硬碟控制方法，是由一固態硬碟控制裝置來執行，該控制方法之一實施例使一固態硬碟控制裝置相容於複數種介面類型，包含下列步驟：依據一接收訊號產生一實體層輸出訊號；依據至少一端子的訊號變化產生至少一端子輸出訊號；以及依據該實體層輸出訊號與該至少一端子輸出訊號兩者的至少其中之一以使該固態硬碟控制裝置之運作模式適用於該複數種介面類型的其中之一。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之用語是參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋是以本說明書之說明或定義為準。
本發明之揭露內容包含固態硬碟控制裝置與方法，該裝置之部分元件單獨而言可能為已知元件，在不影響揭露與可實施性之要求的前提下，以下說明對於個別已知元件的細節將予以節略。另外，本發明之方法可以是軟體及/或韌體之形式，可藉由本發明之裝置或其等效裝置來執行。
請參閱圖1，其是本發明之固態硬碟控制裝置（Solid State Drive Controller, SSD Controller）之一實施例的示意圖。圖1之固態硬碟控制裝置100相容於複數種介面類型，因此包含該複數種介面類型之實體層（Physical Layer）與協定層（Protocol Layer），所述協定層是實體層以上的層級，例如是資料鏈結層（Data Link Layer）、資料交割層（Data Transaction Layer）等等，所述複數種介面類型例如是周邊元件互連快遞（Peripheral Component Interconnect Express, PCI-Express）介面、序列進階技術附加（Serial Advanced Technology Attachment, SATA）介面等等，然此僅是舉例，非用以限制本發明之範圍。
如圖1所示，固態硬碟控制裝置100包含：一多介面相容實體層電路（Multi-Interface Compatible Physical Layer, MIC-PHY）110；一輸入輸出電路（Input/Output, I/O）120；一處理電路（Processing Circuit）130；以及一媒體存取控制電路（Media Access Control, MAC）140。
請參閱圖1，多介面相容實體層電路110包含前述複數種介面類型之實體層，用來依據一接收訊號產生一實體層輸出訊號，本實施例中，該接收訊號是一序列/解序列（Serializer/Deserializer, SerDes）接收訊號，由於SerDes技術是本領域之習用技術，能夠將大位元寬度的單端匯流排訊號壓縮成一或多個差動訊號，且該一或多個差動訊號之頻率高於該單端匯流排訊號之頻率，故上述SerDes接收訊號對本領域人士而言具有特定含義，非為任意訊號，然而本發明之實施並不以SerDes接收訊號為限。
請參閱圖1，輸入輸出電路120用來依據至少一端子（或說至少一引腳）的訊號變化產生至少一端子輸出訊號，本實施例中，該至少一端子的數目等於該至少一端子輸出訊號的訊號，換言之，不同端子輸出訊號是經由不同端子被傳輸；另外，該至少一端子輸出訊號於本實施例中不經過該實體層電路110，換言之，固態硬碟控制裝置100經由不同引腳分別接收該至少一端子輸出訊號與該SerDes接收訊號。
請參閱圖1，處理電路130例如是一微處理器（microprocessor）或其等效電路，用來依據該實體層輸出訊號與該至少一端子輸出訊號兩者的至少其中之一（亦即依據該實體層輸出訊號及/或該至少一端子輸出訊號）以使該固態硬碟控制裝置100之運作模式適用於前述複數種介面類型的其中之一。處理電路130之操作的細節載明於後。
請參閱圖1，媒體存取控制電路140耦接該實體層電路110與該處理電路130，用來提供定址與存取控制功能，對固態硬碟控制裝置100而言是必需，但與本發明之實施無直接關係。
承前所述，於一實施例中，處理電路130可依據該實體層輸出訊號決定該固態硬碟控制裝置100之運作模式。舉例而言，固態硬碟控制裝置100支援SATA介面與PCI-Express介面，若一主機將與固態硬碟控制裝置100相連之連接埠指派為SATA或PCI-Express介面之連接埠，由於SATA介面於連線建立階段之傳送訊號的特性與PCI-Express介面於連線建立階段之傳送訊號的特性不同，因此固態硬碟控制裝置100能夠藉由偵測來自該主機的訊號的特性以分辨該連接埠的狀態，從而決定運作於何種模式。詳言之，若上述主機於連線建立階段傳送符合PCI-Express規範之SerDes訊號，該SerDes訊號會是頻率符合規格定義之訊號收送頻帶內（In-Band）訊號，例如是頻率為2.5GHz的一訓練序列（Training Sequence）如圖2所示，因此實體層電路110會依據該頻帶內訊號產生前述實體層輸出訊號，以供處理電路130藉由訊號頻率的比較、準位變化的偵測、準位平均值的偵測等等手段的至少其中之一來判斷該實體層輸出訊號符合PCI-Express規範；而若該主機於連線建立階段傳送符合SATA規範之SerDes訊號，該SerDes訊號會是頻率低於規格定義之訊號收送頻帶外（Out-of-Band, OOB）訊號，例如是頻率為低頻的COMRESET、COMINIT或COMWAKE訊號如圖3所示，因此實體層電路110會包含一低頻訊號偵測電路（LFD）410如圖4所示，以依據該頻帶外訊號產生前述實體層輸出訊號，以供處理電路130判斷該實體層輸出訊號符合SATA規範。請注意，上述頻帶內訊號之頻率一般而言高於1GHz（例如數GHz），該頻帶外訊號之頻率一般而言低於1GHz（例如數百KHz至數MHz）。另請注意，固態硬碟控制裝置100亦會發送訊號至前述主機，然此操作與本實施例之技術特徵無甚相關，故細節在此予以省略。
於另一實施例中，處理電路130可依據該至少一端子輸出訊號決定該固態硬碟控制裝置100之運作模式。舉例而言，固態硬碟控制裝置100支援SATA介面與PCI-Express介面，若一主機將與固態硬碟控制裝置100相連之連接埠指派為SATA或PCI-Express介面之連接埠，由於SATA介面之傳輸不需要該至少一端子輸出訊號而PCI-Express介面之傳輸需要該訊號，因此SATA介面上該至少一端子輸出訊號不會有變化而PCI-Express介面上該至少一端子輸出訊號會有特定變化，從而固態硬碟控制裝置100能夠藉由前述至少一端子來接收並偵測來自該主機的訊號以分辨該連接埠的狀態，進而決定運作於何種模式。詳言之，當該至少一端子輸出訊號符合PCI-Express規範時，該至少一端子輸出訊號例如是至少一頻帶邊（Side Band）訊號，其包含一復位訊號（PERST#）、一喚醒訊號（WAKE#）、一時脈要求訊號（CLKREQ#）與一參考時脈訊號（REFCLK）的至少其中之一，其中符號「#」代表低準位致能（low enable）（亦即一訊號之低準位對應一致能狀態），而於固態硬碟控制裝置100與一主機連線後，該復位訊號、喚醒訊號、時脈要求訊號以及該參考時脈訊號的波形如圖5所示，據此，處理電路130能夠依據該至少一端子輸出訊號藉由訊號頻率的比較、準位變化的偵測、準位平均值的偵測等等手段的至少其中之一來判斷該連接埠被指派為PCI-Express介面的連接埠；而若該連接埠被指派為SATA介面的連接埠，該至少一端子輸出訊號的波形不會有變化，處理電路130可據以判斷該至少一端子輸出訊號不符合PCI-Express規範，從而判斷固態硬碟控制裝置100應運行於SATA模式。
請參閱圖5，於一實施例中，處理電路130偵測該復位訊號之準位是否被拉高（pulled high），並接著偵測該復位訊號之準位是否被一主機端拉低而確立（asserted），從而於上述偵測的結果為是時判斷該至少一端子輸出訊號符合PCI-Express規範，或於上述偵測的結果為否時判斷該至少一端子輸出訊號不符合PCI-Express規範。於另一實施例中，處理電路130偵測該時脈要求訊號之準位是否被拉高並接著偵測該時脈要求訊號之準位是否被該固態硬碟控制裝置拉低而確立，從而於上述偵測的結果為是時判斷該至少一端子輸出訊號符合PCI-Express規範，或於上述偵測的結果為否時判斷該至少一端子輸出訊號不符合PCI-Express規範。於又一實施例中，處理電路130偵測該時脈要求訊號之準位變化以及偵測該參考時脈訊號之有無，從而於偵測到準位變化以及時脈的存在時判斷該至少一端子輸出訊號符合PCI-Express規範，於此實施例中，固態硬碟控制裝置100會包含一時脈產生電路（未顯示於圖），其用來依據來自一主機的該參考時脈訊號（例如100MHz之時脈訊號）產生一運作時脈以供固態硬碟控制裝置100運作於PCI-Express模式下，值得注意的是SATA規範採用嵌入式時脈訊號，無需上述獨立的參考時脈訊號。於再一實施例中，處理電路130偵測該復位訊號、該喚醒訊號與該時脈要求訊號的至少其中之一的準位是否被拉高，從而於上述偵測的結果為是時判斷該至少一端子輸出訊號符合PCI-Express規範，或於上述偵測的結果為否時判斷該至少一端子輸出訊號不符合PCI-Express規範。
除前揭固態硬碟控制裝置100外，本揭露另包含一種固態硬碟控制方法，是由本揭露之固態硬碟控制裝置100或其等效裝置來執行。該控制方法之一實施例如圖6所示，能夠使一固態硬碟控制裝置相容於複數種介面類型，並包含下列步驟： 步驟S610：依據一接收訊號產生一實體層輸出訊號。本步驟可由圖1之多介面相容實體層電路110或其等效電路來執行。 步驟S620：依據至少一端子的訊號變化產生至少一端子輸出訊號。本步驟可由圖1之輸入輸出電路120或其等效電路來執行。 步驟S630：依據該實體層輸出訊號與該至少一端子輸出訊號兩者的至少其中之一以使該固態硬碟控制裝置之運作模式適用於該複數種介面類型的其中之一。
由於本技術領域具有通常知識者能夠藉由前揭裝置實施例之內容來推知本方法實施例的細節與變化，更明確地說，裝置實施例之技術特徵可合理應用於方法實施例中，因此，在不影響本方法實施例之揭露與可實施性之要求的前提下，重複及冗餘之說明在此予以節略。請注意，本說明書之實施例雖多以SATA介面與PCI-Express介面為例，本領域具有通常知識者能夠依本揭露以及其它種介面之規範來推衍出支援更多種介面或其它種介面的固態硬碟控制裝置與方法，凡此種種均屬本發明範圍內的合理變化。
綜上所述，本發明之裝置與方法能夠從裝置端進行介面偵測，除能避免先前技術之問題，更具有低實施成本與高應用性等特點。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100‧‧‧固態硬碟控制裝置（SSD Controller）
110‧‧‧多介面相容實體層電路（MIC-PHY）
120‧‧‧輸入輸出電路（I/O）
130‧‧‧處理電路（Processing Circuit）
140‧‧‧媒體存取控制電路（MAC）
Host‧‧‧主機
SSD Controller‧‧‧固態硬碟控制裝置
Training Sequence‧‧‧訓練序列
COMRESET、COMWAKE‧‧‧SATA訊號
410‧‧‧低頻訊號偵測電路（LFD）
PERST#‧‧‧復位訊號
WAKE#‧‧‧喚醒訊號
CLKREQ#‧‧‧時脈要求訊號
REFCLK‧‧‧參考時脈訊號
S610~S630‧‧‧步驟
〔圖1〕本發明之固態硬碟控制裝置之一實施例的示意圖； 〔圖2〕為本發明偵測符合PCI-Express規範之SerDes接收訊號的示意圖； 〔圖3〕為本發明偵測符合SATA規範之SerDes接收訊號的示意圖； 〔圖4〕為本發明之固態硬碟控制裝置之另一實施例的示意圖； 〔圖5〕為符合PCI-Express規範之端子輸出訊號的波形示意圖；以及 〔圖6〕本發明之固態硬碟控制方法之一實施例的流程圖。
100‧‧‧固態硬碟控制裝置(SSD Controller)
110‧‧‧多介面相容實體層電路(MIC-PHY)
120‧‧‧輸入輸出電路(I/O)
130‧‧‧處理電路(Processing Circuit)
140‧‧‧媒體存取控制電路(MAC)

Claims (10)

  1. 一種固態硬碟（Solid State Driver, SSD）控制裝置，相容於複數種介面類型，包含： 一多介面相容實體層（Multi-Interface Compatible Physical Layer）電路，用來依據一序列/解序列（Serializer/Deserializer, SerDes）接收訊號產生一實體層輸出訊號； 一輸入輸出（Input/Output, I/O）電路，用來依據至少一端子的訊號變化產生至少一端子輸出訊號；以及 一處理電路，用來依據該實體層輸出訊號與該至少一端子輸出訊號的至少其中之一以使該固態硬碟控制裝置之運作模式適用於該複數種介面類型的其中之一。
  2. 如申請專利範圍第1項所述之固態硬碟控制裝置，其中該複數種介面類型包含周邊元件互連快遞（Peripheral Component Interconnect Express, PCI-Express）與序列進階技術附加（Serial Advanced Technology Attachment, SATA）。
  3. 如申請專利範圍第1項所述之固態硬碟控制裝置，其中該序列/解序列接收訊號包含一頻帶內（In-Band）訊號與一頻帶外（Out-of-Band, OOB）訊號的其中之一。
  4. 如申請專利範圍第3所述之固態硬碟控制裝置，其中該頻帶內訊號符合PCI-Express規範，該頻帶外訊號符合SATA規範。
  5. 如申請專利範圍第4所述之固態硬碟控制裝置，其中該頻帶內訊號之頻率高於1GHz，該頻帶外訊號之頻率低於1GHz。
  6. 如申請專利範圍第1項所述之固態硬碟控制裝置，其中該至少一端子輸出訊號符合PCI-Express規範。
  7. 如申請專利範圍第6項所述之固態硬碟控制裝置，其中該至少一端子輸出訊號包含下列訊號的至少其中之一：一復位訊號（PERST#）、一喚醒訊號（WAKE#）與一時脈要求訊號（CLKREQ#）。
  8. 如申請專利範圍第7項所述之固態硬碟控制裝置，其中該處理電路偵測該復位訊號之準位是否被拉高（pulled high）並接著偵測該復位訊號之準位是否被一主機端拉低而確立（asserted），從而依據偵測結果判斷該至少一端子輸出訊號是否符合PCI-Express規範。
  9. 如申請專利範圍第7項所述之固態硬碟控制裝置，其中該處理電路偵測該時脈要求訊號之準位是否被拉高並接著偵測該時脈要求訊號之準位是否被該固態硬碟控制裝置拉低而確立，從而依據偵測結果判斷該至少一端子輸出訊號是否符合PCI-Express規範。
  10. 一種固態硬碟（Solid State Driver, SSD）控制方法，是由一固態硬碟控制裝置來執行，該控制方法使該固態硬碟控制裝置相容於複數種介面類型，包含下列步驟： 依據一接收訊號產生一實體層輸出訊號； 依據至少一端子的訊號變化產生至少一端子輸出訊號；以及 依據該實體層輸出訊號與該至少一端子輸出訊號的至少其中之一以使該固態硬碟控制裝置之運作模式適用於該複數種介面類型的其中之一。
TW105117275A 2016-06-01 2016-06-01 固態硬碟控制裝置與方法 TWI591486B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW105117275A TWI591486B (zh) 2016-06-01 2016-06-01 固態硬碟控制裝置與方法
US15/602,787 US10198368B2 (en) 2016-06-01 2017-05-23 Solid state drive control device and method
US16/243,748 US10817437B2 (en) 2016-06-01 2019-01-09 Solid state drive control device and method
US16/382,293 US10909047B2 (en) 2016-06-01 2019-04-12 Flash memory control device capable of detecting type of interface and method thereof
US16/537,692 US10776288B2 (en) 2016-06-01 2019-08-12 Apparatus for adapting interface type of peripheral device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105117275A TWI591486B (zh) 2016-06-01 2016-06-01 固態硬碟控制裝置與方法

Publications (2)

Publication Number Publication Date
TWI591486B TWI591486B (zh) 2017-07-11
TW201743218A true TW201743218A (zh) 2017-12-16

Family

ID=60048481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117275A TWI591486B (zh) 2016-06-01 2016-06-01 固態硬碟控制裝置與方法

Country Status (2)

Country Link
US (3) US10198368B2 (zh)
TW (1) TWI591486B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683254B (zh) * 2018-08-31 2020-01-21 英業達股份有限公司 伺服器節電系統及其節電方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645282B (zh) * 2017-05-24 2018-12-21 瑞昱半導體股份有限公司 單晶片系統與具有其之積體電路裝置
CN110601698B (zh) * 2018-06-13 2022-09-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路
TWI768881B (zh) * 2021-05-07 2022-06-21 慧榮科技股份有限公司 邊帶信號調整系統及其方法和儲存裝置
CN116795452B (zh) * 2023-07-20 2024-04-02 龙芯中科(北京)信息技术有限公司 驱动程序兼容性的确定方法、装置及设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043099B1 (en) * 2004-02-12 2011-10-25 Super Talent Electronics, Inc. Extended USB plug, USB PCBA, and USB flash drive with dual-personality
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US7461192B2 (en) * 2004-12-15 2008-12-02 Rambus Inc. Interface for bridging out-of-band information and preventing false presence detection of terminating devices
CN201153336Y (zh) 2007-10-31 2008-11-19 佛山市顺德区顺达电脑厂有限公司 硬盘驱动器工作状态指示灯的控制电路
US7970978B2 (en) 2008-05-27 2011-06-28 Initio Corporation SSD with SATA and USB interfaces
US9753887B2 (en) * 2009-02-24 2017-09-05 Seagate Technology Llc Receiver training during a SATA out of band sequence
US8447916B2 (en) * 2010-02-17 2013-05-21 Microsoft Corporation Interfaces that facilitate solid state storage configuration
JP5226722B2 (ja) 2010-03-26 2013-07-03 株式会社バッファロー 記憶装置
KR101254646B1 (ko) * 2012-08-13 2013-04-15 주식회사 유니테스트 솔리드 스테이트 드라이브 테스터에서 스토리지 인터페이스장치
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
US8943234B1 (en) * 2013-08-05 2015-01-27 Lsi Corporation Multi-protocol storage controller
US9460042B2 (en) * 2013-09-03 2016-10-04 Hewlett Packard Enterprise Development Lp Backplane controller to arbitrate multiplexing of communication
CN104882749B (zh) * 2014-02-27 2017-03-22 宜鼎国际股份有限公司 SATA Express连接器
CN107251421B (zh) * 2014-10-15 2020-07-03 株式会社藤仓 光接收器、有源光缆、以及光接收器的控制方法
CN104516802A (zh) 2015-01-08 2015-04-15 浪潮(北京)电子信息产业有限公司 一种指示不同类型硬盘的状态的方法及系统
TWI598737B (zh) * 2017-01-20 2017-09-11 群聯電子股份有限公司 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683254B (zh) * 2018-08-31 2020-01-21 英業達股份有限公司 伺服器節電系統及其節電方法

Also Published As

Publication number Publication date
US20190146933A1 (en) 2019-05-16
TWI591486B (zh) 2017-07-11
US20170351624A1 (en) 2017-12-07
US10817437B2 (en) 2020-10-27
US10198368B2 (en) 2019-02-05
US20190361819A1 (en) 2019-11-28
US10776288B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
TWI591486B (zh) 固態硬碟控制裝置與方法
US9747237B2 (en) Methods and apparatus for reliable detection and enumeration of devices
US20150220140A1 (en) Device, method and system for operation of a low power phy with a pcie protocol stack
US20120290761A1 (en) USB Converter and Related Method
JP2017201517A (ja) 動的ｐｃｉｅスイッチ再配置システムおよびその方法
EP3035171A1 (en) Apparatus, system and method for communication of touch sensor information
JP5225427B2 (ja) シリアル・アドバンスド・テクノロジー・アタッチメントの性能を改善するための方法および装置
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
CN110647486B (zh) 一种PCIe链路训练方法、端设备及通讯系统
US20160005488A1 (en) External storage device and method of setting reference frequency for the same
JP2017514230A (ja) ハイブリッド仮想ｇｐｉｏ
TWI604304B (zh) 電子裝置及其檢測方法
US8583966B2 (en) Methods and structure for debugging DDR memory of a storage controller
US7464195B2 (en) Method and apparatus for detecting a presence of a device
US11880289B2 (en) Auto-detection of interconnect hangs in integrated circuits
WO2023030275A1 (zh) 监测器件地址管理方法及装置、基板管理控制器、设备
US10909047B2 (en) Flash memory control device capable of detecting type of interface and method thereof
CN104899164B (zh) 集成电路总线的地址寻址方法、集成电路总线设备和系统
CN111930655B (zh) 固态硬盘控制装置与方法
TWI735869B (zh) 儲存控制裝置及其控制方法
TW202145022A (zh) 介面連接裝置、系統及其方法
US20160147701A1 (en) Bridge for bus-powered peripheral device power management
US11055255B2 (en) Interface connection apparatus and method
TW202403492A (zh) 時脈多工器裝置、控制器以及儲存裝置
TW202143061A (zh) 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器